KR20190066481A - 전계효과 전력소자 제작방법 - Google Patents

전계효과 전력소자 제작방법 Download PDF

Info

Publication number
KR20190066481A
KR20190066481A KR1020170166220A KR20170166220A KR20190066481A KR 20190066481 A KR20190066481 A KR 20190066481A KR 1020170166220 A KR1020170166220 A KR 1020170166220A KR 20170166220 A KR20170166220 A KR 20170166220A KR 20190066481 A KR20190066481 A KR 20190066481A
Authority
KR
South Korea
Prior art keywords
layer
field effect
power
forming
effect power
Prior art date
Application number
KR1020170166220A
Other languages
English (en)
Inventor
이종민
강동민
김동영
김성일
김정진
김진식
김해천
도재원
문재경
민병규
배성범
신민정
안효균
윤형섭
이상흥
이형석
임종원
장성재
장우진
장유진
정현욱
조규준
지홍구
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020170166220A priority Critical patent/KR20190066481A/ko
Publication of KR20190066481A publication Critical patent/KR20190066481A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

기판 상에 전이층, 버퍼층 및 배리어층을 포함하는 에피층을 형성하는 것, 상기 에피층의 버퍼층의 일부 및 배리어층을 식각하여 제1 리세스들을 형성하는 것, 상기 제1 리세스들을 채우는 오믹 전극들을 형성하는 것, 상기 배리어층 상에 게이트 전극을 형성하는 것, 상기 게이트 전극은 상기 오믹 전극들 사이에 배치되고, 상기 기판의 하면 상에 식각 공정을 수행하여 상기 오믹 전극들 중 어느 하나의 하면을 노출하는 제2 리세스를 형성하는 것, 및 상기 기판의 하면 및 상기 제2 리세스를 덮는 하부 전극을 형성하는 것을 포함하는 전계효과 전력소자 제조 방법을 제공하되 상기 하부 전극은 상기 오믹 전극들 중 상기 어느 하나와 접할 수 있다.

Description

전계효과 전력소자 제작방법{MANUFACTURING METHOD OF FIELD EFFECT POWER DEVICE}
본 발명은 전계효과 전력소자에 관한 것이다.
현재 시대는 다양한 형태의 무선통신 기술의 발달 및 반도체 기술의 발전이 이루어져 있으며 기술의 발전에 따라서 더 나은 특성을 얻기 위해서 여러 소자가 연구되고 있다. 현재 Si 이나 화합물 반도체에서 주로 사용되는 전자소자는 전계효과 소자이며 다양한 분야의 기본 소자로 사용되어 왔다. 특히, 화합물 반도체 이종접합 전계효과 전력소자는 화합물반도체의 물성에 기반한 우수한 특성을 가지므로 높은 주파수 특성 및 높은 전력밀도 큰 파괴전압 특성을 가지므로 차세대 전력소자로 각광받고 있다. GaN 기반의 전자소자는 물질적인 특성의 우수성으로 인해서 지금까지 많은 연구가 진행되고 있다. GaN 물질은 우수한 열전도도 특성을 가지며 높은 항복전압 특성을 가지고 전자이동도 특성도 우수하므로 고주파 고전력 소자의 물질로 연구되고 있으며 앞으로도 많은 관심을 받게 될 것이다. 지금까지 가장 많이 이용되고 연구된 전계효과 전력소자는 AlGaN/GaN 전력소자 이며 GaN 에피층에 더 넓은 밴드갭을 가지는 AlGaN층을 접합하여 접합면에 채널을 형성시켜서 높은 주파수 특성과 우수한 전력특성을 얻을 수 있다.
최근 우수한 특성을 갖는 GaN 기반의 전계효과 전력소자를 다양한 응용분야에 사용되고 있으며 먼저 고출력 특성을 가지는 전력 증폭기의 핵심 소자로 사용되고 있다. 보통 통신시스템에서 가장 중요한 부품은 전력증폭기이며 가장 높은 가격을 갖는 부품 역시 전력증폭기이다. 따라서, 전력증폭기를 구성하는 전력소자의 특성과 신뢰성에 대한 많은 연구가 진행되고 있으며 상업적으로도 응용분야가 계속 확장되고 있으며 가장 큰 시장을 형성하고 있다. 최근 4세대 LTE통신과 앞으로 5세대 통신 등의 무선 통신뿐만 아니라 레이더 등의 군수부품에서도 전력증폭기는 가장 중요한 핵심 소자이다. 이러한 배경에서 전력소자가 최종 제품으로 나오기 위해서는 제품의 신뢰성을 측정해야 하며 상업적인 가치를 가지기 위해서는 제품의 신뢰성이 일정 수준이상의 기준을 만족하여야 한다.
전력소자는 전력증폭기에 응용되며 송수신단에서 가장 큰 출력을 나타내는 소자이다. 특히 이러한 전력소자의 특성을 나타내는 특성 지표로는 출력전력, 출력이득, P1dB, 효율 등이 있다. 이 가운데서 전력소자의 분류는 주로 출력전력을 기준으로 하게 된다. 측, 전력소자의 출력전력이 포화되어서 그 소자가 외부로 낼 수 있는 일정전력이 정의되게 되며 이를 출력전력이라고 한다. 이러한 출력전력을 높이기 위해서는 다수의 소자를 병렬로 연결하여서 소자의 구조를 정의 한다. 하지만 실제 소자가 갖는 한계로 인해서 소자를 계속 많은 개수를 연결하더라도 어느 정도 출력전력이 상승에 한계가 나타나며 이 경우 전력이득의 급격한 감소가 나타나므로 소자의 크기를 계속 증가시킬 수는 없다.
전계효과 소자의 구조는 소스, 드레인, 게이트로 구성되며 높은 출력과 높은 주파수 특성을 가지므로 RF 전력소자로 가장 많이 이용되고 있다. 입력단은 게이트 이며 소스는 접지이며 드레인은 출력단으로 작동한다. 이러한 전계효과 전자소자의 특성은 소자를 구성하는 에피레이어의 영향을 받으며 소자의 구조에 영향을 받는 다. 특히, RF 특성은 소스 게이트간의 간격, 게이트 드레인간의 간격에 영향을 받으며 최적의 소자 특성을 가지기 위해서는 많은 연구를 통해 최적의 소자 구조를 결정해야 한다.
그 동안에는 많은 연구가 주파수 특성 향상 및 출력 특성 향상에 초점을 맞추어 진행되어 왔다. 하지만, 앞서 언급한 것처럼 더 많은 분야에서의 활용을 위해서는 고 신뢰성 전계효과 전력소자의 제작이 필 수적이다. 전계효과 전력소자의 신뢰성을 확인하기 위해서 여러가지 시험이 실시 되고 있으며 신뢰성을 향상시키기 위한 많은 소자 구조들이 제안되어 왔다.
본 특허에서는 특히 신뢰성이 우수한 안정적인 전계효과 전력소자를 제작하는 방법을 제시하고 있다. 소자의 신뢰성을 확보하면서 높은 주파수 특성을 얻을수 있는 방법을 설명하고자 한다. 소자의 RF 특성과 신뢰성을 향상 시키기 위해서는 소자가 동작할 때 발생하는 내부의 열을 외부로 효율적으로 방출할 수 있도록 하여 열적 안정성을 확보해야만 한다. 또한, 소자의 RF 특성 저하를 일으키는 소자 구조에서 근원적으로 발생할 수 있는 부가성분등을 최대한으로 억제하여야 한다. 이러한 두가지 목표를 동시에 얻기 위해서는 소자의 구조와 그 구조를 구현하기 위한 공정 스텝을 정밀하게 설계 하여야 한다. 특히, 고출력 전력 소자의 특성 저하없이 원하는 소자의 고주파 특성을 얻으며 신뢰성을 확보하기 위해서 본 특허에서는 효과적은 방법을 제시한다. 기존에 고안된 많은 주파수 특성 향상을 위한 소자들이 복잡한 공정을 여러 단계에 걸쳐서 진행하거나 에피층을 재성장하거나 하는 공정상의 복잡성을 가져오므로 이는 전체 비용의 증가를 가져오므로 바람직하지않다. 본 발명에서는 신뢰성을 확보하면서 높은 주파수 특성을 갖는 전계효과 전력소자를 제작하는 방법을 제시한다.
본 발명의 목적은 전계효과 전력소자의 고주파 특성을 향상시키는 동시에 소자의 열적안정성을 향상시켜 신뢰성을 확보하기 위한 효과적인 방법을 제시한다. 소자의 신뢰성은 소자 동작시 발생하는 열에 의해 저하되므로 이러한 문제점을 해결 및 억제하면서 고주파 특성을 향상시킬 수 있는 소자 제작방법과 구조를 제시하고 있다.
본 발명의 실시예들에 따른 전계효과 전력소자 제작방법은 기판 상에 전이층, 버퍼층 및 배리어층을 포함하는 에피층을 형성하는 것, 상기 에피층의 버퍼층의 일부 및 배리어층을 식각하여 제1 리세스들을 형성하는 것, 상기 제1 리세스들을 채우는 오믹 전극들을 형성하는 것, 상기 배리어층 상에 게이트 전극을 형성하는 것, 상기 게이트 전극은 상기 오믹 전극들 사이에 배치되고, 상기 기판의 하면 상에 식각 공정을 수행하여 상기 오믹 전극들 중 어느 하나의 하면을 노출하는 제2 리세스를 형성하는 것, 및 상기 기판의 하면 및 상기 제2 리세스를 덮는 하부 전극을 형성하는 것을 포함할 수 있다. 상기 하부 전극은 상기 오믹 전극들 중 상기 어느 하나와 접할 수 있다.
본 발명의 구성에 따르면, 간편한 방법을 사용하여 고신뢰성 전계효과 전력소자를 제작할 수 있다. 전계효과 전력소자를 실제 증폭 회로 및 모듈에 사용할 때 가장 중요한 점이 신뢰성과 높은 고속 특성이다. 따라서, 본 발명은 이러한 전계효과 전력소자의 신뢰성을 확보함과 저항 및 인덕턴스 등의 소자 기생 성분을 억제함으로써 높은 고속 특성을 얻을 수 있는 방법을 제시하고 있다.
본 발명의 구성에 의하면 전계효과 전력소자의 신뢰성을 가지면서 우수한 고주파 특성을갖는 대면적 소자에 쉽게 적용될 수 있어서 앞으로 우수한 특성의 대전력 전계효과 전력소자를 제작할 수 있다. 본 발명의 방법을 사용하면 소자의 공정도 간략하면서 소자의 특성도 쉽게 조절할 수 있을 뿐만 아니라 신뢰성도 향상 시킬 수 있다.
도 1은 종래의 전계효과 전력소자의 정면에서 본 그림이다.
도 2는 대면적소자의 드레인 패드를 아래에는 대면적 소자의 게이트 패드를 나타내는 도면이다.
도 3는 본 발명에서 구현하고자 하는 구조를 개략적으로 나타낸 것이다.
도 3-1 내지 도 3-11은 본 발명에서 구현하고자 하는 소자의 제조방법을 순차적으로 설명하는 도면들이다.
도 1은 종래의 전계효과 전력소자의 정면에서 본 그림이다.
간략하게 나타내기 위해서 정면에서 본 모습만을 나타내었다. 또한, 간단히 나타내기 위해서 소스(source), 게이트(gate), 드레인(drain) 각 1개씩 만을 나타내었다. 도 1에서 나타낸 바와 같이 전계효과 전력소자는 소스, 게이트, 드레인의 3-포트 전자소자이며 입력단이 게이트이며 출력단이 드레인 이며 소스단은 접지된다. 소자의 제작 방법은 일반적인 전계효과 전자소자의 에피층이 먼저 형성되어야 하며 보통 Si이나 SiC기판, 혹은 사파이어 기판을 사용한다. 기판 위에 에피층 성장을 위한 전이층을 두껍게 형성 시키며 그 위에 버퍼층을 형성하고 그 위에 배리어층을 형성한다. 소자의 제작 공정은 오믹전극을 형상한 후에 소자 isolation을 하고 게이트 전극을 형성하고 도 1에는 나타내지 않았지만 소자의 패시베이션을 하게 된다. 소자의 동작은 GaN 버퍼층위에 더 큰 밴드갭을 가지는 배리어 층을 형성함으로써 이차원 채널을 형성하여서 캐리어가 이동하여 높은 주파수 특성과 출력 특성을 가진다. 일반적인 구조에서는 표면 보호를 하기 위해 실리콘나이트라이드 (SiNx)등의 유전 물질을 사용한다. 사용하는 물질로는 SiNx, SiO2, Al2O3 등이 가능하다.
우수한 전력특성을 갖는 GaN 전력소자는 원하는 큰 출력을 얻기 위해서 소자의 크기를 키우는 대면적 소자를 설계 제작 하게 된다. 이 때 대면적소자의 설계는 다 수의 게이트 핑거와 게이트 핑거의 양 옆으로 소스 드레인 패드를 배치하는 배열을 병렬로 배치하여 구현하게 된다. 많은 수의 게이트 핑거를 병렬로 배치함으로써 전체 게이트 폭의 커지며 이는 출력전력의 증가를 가져올 수 있다. 이 때 가장 문제가 되는 점이 소자의 열적 불안정성이다. 소자가 큰 구동 전류 및 전력을 가질 때 소자 내부의 채널층을 중심으로 많은 열이 발생하며 이는 소자의 신뢰성의 저하를 일으킨다. 따라서, 이러한 열적 문제를 해결하기 위해서 도 2에 나타낸 바와 같이 다수의 열 방출을 위한 비아(via)를 소자에 형성 시키게 된다. 특히, 도2는 소자 내부의 소스 패드에 다 수의 비아를 형성한 모습을 보여주고 있다.이러한 소자 내부에 비아를 형성하 였을 때의 장점은 소자 내부의 채널층과 가장 가까이 비아를 형성함으로 써 열 방출이 용이하게 되며 소스의 그라운드가 소자 내부에서 확보되므로 기생 성분이 현저히 감소하므로 소자의 고주파 특성이 향상되게 된다. 본 특허에서는 이러한 대면적 소자에 다 수의 비아를 형성 하였을 때 열적 안정성을 확보하는 동시에 초고주파 특성을 향상시킬 수 있는 소자 구조와 제조 방법에 대해 서술 하였다.
도 2에서 위에는 대면적소자의 드레인 패드를 아래에는 대면적 소자의 게이트 패드를 나타내었다. 확보된 그림을 보면 소스 패드에 비아를 타원형 형태로 형성 하였다. 하나의 소스패드에 세개의 비아를 형성하는 예를 나타내었으며 본 특허의 내용은 이러한 내부 비아를 갖는 대면적 소자의 특성을 향상시키는 제조 방법과 소자 구조에 대해 설명 한다.
도 3는 본 발명에서 구현하고자 하는 구조를 개략적으로 나타낸 것이다. 간략화를 위해서 앞으로 본 발명을 설명하는 그림에서는 도 1에서와 같이 한 개의 소스, 드레인, 게이트를 갖는 전력소자만을 나타내었다. 대면적 소자에서 다 수의 게이트 핑거가 병렬로 배치되므로 본 발명에서의 구조를 병렬로 배치 함으로써 쉽게 우수한 특성의 대면적 전력소자를 제작 할 수 있다. 그림에서 전계효과 트랜지스터의 소스, 게이트, 드레인을 나타내었다. 제작공정을 설명하며 우수한 특성을 가질 수 있는 구조를 제안하고 이러한 구조의 필요성과 이룰 수 있는 장점에 대해서 서술한다. 앞서 정리한 것처럼 소자의 열적 안정성과 신뢰성을 향상시키며 소자 고주파 특성을 향상시킬 수 있는 방법을 기술하고 이를 소자에 적용하는 내용을 설명한다.
도 3a부터는 본 발명에서 구현하고자 하는 소자의 제조방법을 순차적으로 설명한다.
본 발명에서의 소자 제작 방법은 먼저 에피층의 성장 완료로부터 시작한다. 기본 에피층 구조는 도 1에서 나타낸 바와 같이 다음과 같다. 먼저 기판(100) 과 에피층 성장을 하기 위한 전이층(101), 버퍼층 (102), 배리어층(103)으로 구성 한다. 만약 전계 효과 전력소자로 많이 사용되는 AlGaN/GaN 이종접합 전력소자인 경우라면 AlGaN 층이 배리어층이되며 GaN층이 버퍼층이 된다. 배리어층은 AlGaN층으로 국한되지 않으며 이차원 채널층을 형성할 수 있는 넓은 밴드갭을 갖는 에피층이면 가능하다. 에피층 위에는 소자의 제작 공정에서 먼저 소스와 게이트 전극 형성을 위한 마스크 (200)을 형성한다. 마스크는 SiO2, SiNx등의 절연체를 이용할 수 있으며 전극 패드를 증착할 부분만큼 오픈 되도록 패턴닝 하낟. 간략화를 위해 설명은 하나의 소스, 게이트, 드레인을 갖는 소자에 대해서 설명하며 본 내용은 다수의 소스, 게이트, 드레인을 갖는 소자에도 적용될 수 있다. 또한 공정 설명에서 소자의 isolation공정에 대한 설명은 생략하였다.
도 3b는 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다.
에피층위에 일정하게 패터닝된 절연막 (200)을 이용하여 기판을 식각 한다. 식각은 기판 물질에 따라서 가장 효율적인 방법으로 선택해서 진행해야 하며 건식 식각이 주로 사용된다. 식각 깊이는 배리어층 (103)은 모두 식각 하고 버퍼층(102)의 일부가 남도록 식각 한다.
도 3c는 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다. 앞서 식각을 한 깊이가 있으므로 오믹전극은 두껍게 증착할 수 있다.
도 3d은 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다. 오믹전극을증착한 후에 소자 상부를 다시 절연막(201)으로 보호한다. 절연막은 오믹전극을 모두 덮도록 하며 이 후 게이트 전극을 형성할 부분을 리소그라피 공정을 이용하여 오픈 시킨다. 이 때 리소그라피 공정은 스텝퍼 혹은 이빔 리소그라피 장비를 사용할 수 있다.
도 3e은 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다. PR (202)을 절연막 (201) 위에 패턴닝 하여 게이트 헤드 형태를 형성한다. 이러한 게이트 헤드는 게이트 저항을 감소시킴으로써 소자 특성을 향상 시킬 수 있다.
도 3f은 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다. 앞서 패터닝하여 형성된 린 부분에 게이트 전극 (301)을 증착한다. 게이트 전극은 Ni/Au등의 물질을 사용할 수 있으며 Schottky contact을 형성 하여야 한다.
도 3g은 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다. 게이트 전극을증착한 후에 전체 소자위에 절연막(203)을 증착한다.
도 3h은 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다. 세번째 절연막(203)을 증착후에 후면 공정을 위하여 선택적으로 후면 패턴닝을 수행 하야 한다. 후면 식각은 식각 장비의 식각이 진행되는 가운데 패턴을 유지할 수 있는 특성을 갖는 물질을 사용해야 한다. 기존의 PR혹은 절연막(SiO2, SiNx)은 마스크로 사용하기 어려우므로 Ni같은 물질은 마스크로 하여 후면 패터닝을 한다. 그림에서 후면 마스크(204)를 나타내었다.
도 3i은 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다. 후면 패턴닝을 후면 마스크를 이용하여 형성한 후에 기판을 식각한다. 기판 (100)은 고주파 전력소자의 경우 SiC이며 다른 물질일 경우 식각 조건 및 식각 속도는 차이가 있을 수 있다. 식각은 기판 은 모두 식각하고 전이층에 도달하게 된다.
도 3j을 참조하면, 후면 식각의 속도는 기판이완료된 후에 GaN 물질을 만나게 되면 속도가 느려지며 식각 진행이 더디게 된다. 식각이 버퍼층을 지나 이미 형성한 오믹전극에 도달하게 되는지 계속 모니터링 할 수 있으며 금속에 식각이 도달하게 되면 식각을 더 이상 종료한다. 이 때의 소자 구조는 위 그림과 같이 나타난다.
도 3k는 본 발명에서 구현하는 전계효과 전력소자의 다음 제작 방법이다. 후면 마스크 (204)를 제거하고 후면 전부에 후면 전극 (302)를 형성한다. 후면 전극은 열 방출 및 그라운드를 형성할 수 있도록 하며 보통 금을 플레이팅방법을 사용하여 형성한다.
최종 소자의 구조는 하나의 게이트와 하나의 소스 패드, 하나의 드레인 패드에 대한 형성방법을 나타낸 것이고 도 2 와 같은 내부 후면 비아를 갖고 있는 대면적 소자에 쉽게 적?될 수 있다. 위 구조가 같는 장점은 다음과 같다. 첫번째, 소스전극과 드레인 전극이 상부 식각에 의해 채널층과 직접 맞닿고 있으므로 소스 저항과 드레인 저항의 감소를 가져올 수 있다. 두번째, 소스 패드와 후면 그라운드가 직접 연결되고 있으므로 기생 인덕턴스 성분이 억제되어 주파수 특성이 향상될 수 있다. 세번째 후면 비아가 소자의 버퍼층 까지 가까이 형성되므로 소자 채널층에서 발생하는 열이 쉽게 비아를 통해서 방출 될수 있으므로 소자의 열문제를 해결 할 수 있고 이는 소자의 신뢰성을 향상시킨다. 네번째, 이러한 공정으추가적인 어려운 공정이 없으며 소스 전극을 이용하여 식각을 멈출 수 있으므로 공정이 간편 해질 수 있다.

Claims (1)

  1. 기판 상에 전이층, 버퍼층 및 배리어층을 포함하는 에피층을 형성하는 것;
    상기 에피층의 버퍼층의 일부 및 배리어층을 식각하여 제1 리세스들을 형성하는 것;
    상기 제1 리세스들을 채우는 오믹 전극들을 형성하는 것;
    상기 배리어층 상에 게이트 전극을 형성하는 것, 상기 게이트 전극은 상기 오믹 전극들 사이에 배치되고;
    상기 기판의 하면 상에 식각 공정을 수행하여 상기 오믹 전극들 중 어느 하나의 하면을 노출하는 제2 리세스를 형성하는 것; 및
    상기 기판의 하면 및 상기 제2 리세스를 덮는 하부 전극을 형성하는 것을 포함하되,
    상기 하부 전극은 상기 오믹 전극들 중 상기 어느 하나와 접하는 전계효과 전력소자 제작방법.
KR1020170166220A 2017-12-05 2017-12-05 전계효과 전력소자 제작방법 KR20190066481A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170166220A KR20190066481A (ko) 2017-12-05 2017-12-05 전계효과 전력소자 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170166220A KR20190066481A (ko) 2017-12-05 2017-12-05 전계효과 전력소자 제작방법

Publications (1)

Publication Number Publication Date
KR20190066481A true KR20190066481A (ko) 2019-06-13

Family

ID=66847462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166220A KR20190066481A (ko) 2017-12-05 2017-12-05 전계효과 전력소자 제작방법

Country Status (1)

Country Link
KR (1) KR20190066481A (ko)

Similar Documents

Publication Publication Date Title
JP6156015B2 (ja) 半導体装置及びその製造方法
US7675090B2 (en) Semiconductor device having a contact on a buffer layer thereof and method of forming the same
TWI671908B (zh) 半導體元件、電氣機器、雙向場效電晶體及安裝構造體
US20130146946A1 (en) Semiconductor device and method for fabricating same
CN106910724B (zh) 一种半导体器件
JP2014209647A (ja) フィールドプレートに接続されたソース領域を有する、ワイドバンドギャップ電界効果トランジスタ
JP6268366B2 (ja) 半導体装置
KR20200068745A (ko) 고 전자 이동도 트랜지스터
JP6834546B2 (ja) 半導体装置及びその製造方法
CN112185959B (zh) 一种与GaN HEMT电力电子器件单片集成的CMOS反相器及制备方法
JP2008117885A (ja) 電界効果トランジスタおよびその製造方法
KR20190130032A (ko) 고전력 소자의 열관리를 위한 다이아몬드 에어 브리지
JP2014090190A (ja) ＧａＮ系ＨＥＭＴアクティブデバイスのためのリークバリヤ
JP2011040597A (ja) 半導体装置およびその製造方法
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP5721782B2 (ja) 半導体装置
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
JP2018206994A (ja) 半導体装置及びその製造方法
JP2010098251A (ja) 半導体装置及びその製造方法
JP7450719B2 (ja) Ｉｉｉ族窒化物半導体集積回路構造、その製造方法および使用
JP5629977B2 (ja) 半導体装置及びその製造方法
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
WO2021208576A1 (zh) 一种半导体器件及其制造方法
KR20190066481A (ko) 전계효과 전력소자 제작방법
JP2014060427A (ja) 半導体装置及びその製造方法