KR20190062233A - Stencil concept and inspection - Google Patents

Stencil concept and inspection Download PDF

Info

Publication number
KR20190062233A
KR20190062233A KR1020180146209A KR20180146209A KR20190062233A KR 20190062233 A KR20190062233 A KR 20190062233A KR 1020180146209 A KR1020180146209 A KR 1020180146209A KR 20180146209 A KR20180146209 A KR 20180146209A KR 20190062233 A KR20190062233 A KR 20190062233A
Authority
KR
South Korea
Prior art keywords
station
stencil
semiconductor die
buffer cavity
test
Prior art date
Application number
KR1020180146209A
Other languages
Korean (ko)
Other versions
KR102103086B1 (en
Inventor
쿠앙 잉 오
Original Assignee
엠아이 이큅먼트 (엠) 에스디엔. 비에이치디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠아이 이큅먼트 (엠) 에스디엔. 비에이치디. filed Critical 엠아이 이큅먼트 (엠) 에스디엔. 비에이치디.
Publication of KR20190062233A publication Critical patent/KR20190062233A/en
Application granted granted Critical
Publication of KR102103086B1 publication Critical patent/KR102103086B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

The present invention relates to a stencil concept and inspection thereof. A hard docking test system (1) comprises of: at least one buffer cavity station (10) for receiving a plurality of untested semiconductor dies (12) in an upstream process and returning a tested semiconductor die (12T). The buffer cavity station (10) supplies the untested semiconductor dies (12) to a stencil station (20) and receives the tested semiconductor die (12T) from the stencil station (20) and comprises of at least one pick-up head (11) capable of transferring the untested semiconductor dies (12) and the tested semiconductor die (12T) to a buffer cavity (14) which comprises of a plurality of cavities; at least one test site station (30) which receives the untested semiconductor dies (12) and returns the tested semiconductor die (12T) to the stencil station (20), the at least one test site station (30) which comprises of at least one test arm (32) capable of transferring the untested semiconductor dies (12) and the tested semiconductor die (12T) to a test site (34) to perform a probe mark test; and at least one vision camera (16) which is disposed between the buffer cavity station (10) and the stencil station (20). Thus, the semiconductor dies can be continuously supplied.

Description

스텐실 개념 및 검사{STENCIL CONCEPT AND INSPECTION}Stencil Concept and Inspection {STENCIL CONCEPT AND INSPECTION}

하드 도킹 테스트 시스템은 업스트림 공정의 복수의 테스트 되지 않은 반도체 다이를 수신하고 테스트 된 반도체 다이를 리턴시키는 적어도 하나의 버퍼 캐비티 스테이션으로서, 상기 버퍼 캐비티 스테이션은 스텐실 스테이션에 테스트 되지 않은 반도체 다이를 공급하고 상기 스텐실 스테이션으로부터 테스트 된 반도체 다이를 수신하고, 상기 버퍼 캐비티 스테이션은 테스트 되지 않은 반도체 다이와 테스트 된 반도체 다이를 복수의 캐비티를 포함하는 버퍼 캐비티로 이송할 수 있는 적어도 하나의 픽업 헤드를 포함하는 적어도 하나의 버퍼 캐비티 스테이션; 테스트 되지 않은 반도체 다이를 수신하고 테스트 된 반도체 다이를 스텐실 스테이션으로 리턴시키는 적어도 하나의 테스트 사이트 스테이션으로서, 프로브 마크 테스트를 수행하기 위하여 테스트 되지 않은 반도체 다이와 테스트 된 반도체 다이를 테스트 사이트로 이송시킬 수 있는 적어도 하나의 테스트 암을 포함하는 적어도 하나의 테스트 사이트 스테이션; 및 상기 버퍼 캐비티 스테이션과 상기 스텐실 스테이션 사이에 배치되는 적어도 하나의 비전 카메라를 포함한다. At least one buffer cavity station for receiving a plurality of untested semiconductor dies of an upstream process and returning a tested semiconductor die, the buffer cavity station providing an untested semiconductor die to the stencil station, A buffer cavity station receiving a tested semiconductor die from a stencil station, the buffer cavity station comprising at least one pick-up head comprising at least one pick-up head capable of transferring an untested semiconductor die and a tested semiconductor die to a buffer cavity comprising a plurality of cavities Buffer cavity station; At least one test site station for receiving an untested semiconductor die and returning the tested semiconductor die to a stencil station, the at least one test site station being capable of transporting untested semiconductor die and tested semiconductor die to a test site for performing probe mark testing At least one test site station comprising at least one test arm; And at least one vision camera disposed between the buffer cavity station and the stencil station.

반도체 테스트 설비에서 WLCSP와 같은 반도체 다이 또는 장치는 몇 가지 예를 들면, 시각적, 무결성, 전기적 테스트의 다양한 단계를 거치게 된다. 매우 경쟁이 치열한 산업으로 인해, 정교한 다이의 조작, 이송 및 테스트의 높은 처리량이 유리하고 바람직하며, 이는 높은 비즈니스 수익으로 이어질 수 있다.In a semiconductor test facility, a semiconductor die or device, such as a WLCSP, undergoes various stages of visual, integrity, and electrical testing, for example. Due to the highly competitive industry, high throughput of sophisticated die manipulation, transfer and testing is advantageous and desirable, which can lead to high business revenues.

종래에는, 다이 소팅(sorting)과 하드 도킹 테스트를 수행하기 위해 별도의 장비가 필요하였다. 그러나 이것은 비용, 공간, 인력 및 처리 속도 측면에서 효율적이지 않은 것으로 입증되었다. 또한, 유닛 손상은 테스트와 소팅 스테이션과 결합함으로써 감소될 수 있다. 일반적으로, 웨이퍼에서 몇 가지 작업을 수행하고 다이싱(dice)하기 전에, 웨이퍼 수준에서 테스트가 수행된다. 이러한 작업 후에 테스트를 통과한 장치가 손상되어 장치 수율을 저하시킬 수 있다. 따라서, 본 발명은 다이싱된 유닛의 소팅과 테스팅의 작업을 결합하여 다음 공정을 위한 100% 양호한 유닛 다이 패키징을 보장한다. 따라서, 본 발명에서 복수의 가이드된 비전, 비전 검사 및 픽업 헤드를 구비하는, 버퍼 캐비티와 프로브 마크 테스트 사이의 반도체 다이에 대한 이송 시스템에 의해 상기 단점이 완화된다면, 이로울 것이다.Conventionally, separate equipment was required to perform sorting and hard docking tests. However, this has proven to be inefficient in terms of cost, space, manpower and processing speed. Also, unit damage can be reduced by combining with testing and sorting stations. In general, testing is performed at the wafer level before performing some work on the wafer and dicing. After this operation, the device that has passed the test may be damaged, which may reduce the device yield. Thus, the present invention combines the work of sorting and testing of diced units to ensure 100% good unit die packaging for the next process. It would therefore be advantageous if the disadvantages were alleviated by the transfer system for the semiconductor die between the buffer cavity and the probe mark test with a plurality of guided vision, vision inspection and pick-up heads in the present invention.

따라서, 본 발명의 주요 목적은 기계로부터 유닛(반도체 다이)의 연속적인 공급을 가능하게 하기 위하여 비전 검사 및 캐비티 그룹을 갖는 스텐실 스테이션을 제공하는 것에 있다. It is therefore a principal object of the present invention to provide a stencil station having vision inspection and cavity groups to enable continuous supply of units (semiconductor dies) from a machine.

본 발명의 목적은 유닛 또는 반도체 다이를 시스템으로부터 하드 도킹 테스트 시스템으로 이송하기 위한 캐리어 또는 스텐실로서의 역할을 하는 가요성 구조/수단을 제공하는 것에 있다. It is an object of the present invention to provide a flexible structure / means that serves as a carrier or stencil for transferring a unit or semiconductor die from a system to a hard docking test system.

본 발명의 또 다른 목적은 모든 다이들을 다중 다이 테스트 기능을 위한 테스트 사이트 구성을 따르도록 정렬시키는 것에 있다. It is a further object of the present invention to arrange all the dies to follow the test site configuration for multiple die test functions.

본 발명의 또 다른 목적은 하나의 시스템/스테이션에서 다른 시스템/스테이션으로 다이를 연속적으로 공급할 수 있도록 하기 위하여, 적어도 하나의 캐리어 또는 트레이 또는 스텐실을 구비한 비전 가이드 반도체 다이 이송 시스템을 제공하는 것에 있다. It is a further object of the present invention to provide a vision guide semiconductor die transfer system with at least one carrier or tray or stencil in order to be able to continuously supply dies from one system / station to another system / station .

본 발명의 또 다른 목적은 반도체 다이 테스트 또는 프로브 마크 테스트의 처리량을 증가시키는 것에 있다.It is another object of the present invention to increase the throughput of semiconductor die test or probe mark test.

본 발명의 추가적인 목적은 이하의 본 발명의 상세한 설명의 이해 또는 실제 실행에서의 본 발명의 채택에 의해 명백해질 것이다.Further objects of the present invention will become apparent from the following detailed description of the invention or the adoption of the invention in actual practice.

본 발명의 바람직한 실시 예에 따르면, 다음이 제공된다 :According to a preferred embodiment of the present invention, there is provided:

하드 도킹 테스트 시스템은, The hard docking test system,

업스트림 공정의 복수의 테스트 되지 않은 반도체 다이를 수신하고 테스트 된 반도체 다이를 리턴시키는 적어도 하나의 버퍼 캐비티 스테이션으로서, 상기 버퍼 캐비티 스테이션은 스텐실 스테이션에 테스트 되지 않은 반도체 다이를 공급하고 상기 스텐실 스테이션으로부터 테스트 된 반도체 다이를 수신하고, 상기 버퍼 캐비티 스테이션은 테스트 되지 않은 반도체 다이와 테스트 된 반도체 다이를 복수의 캐비티를 포함하는 버퍼 캐비티로 이송할 수 있는 적어도 하나의 픽업 헤드를 포함하는 적어도 하나의 버퍼 캐비티 스테이션; At least one buffer cavity station for receiving a plurality of untested semiconductor dies in an upstream process and returning a tested semiconductor die, the buffer cavity station supplying an untested semiconductor die to a stencil station, At least one buffer cavity station receiving a semiconductor die, the buffer cavity station including at least one pickup head capable of transferring an untested semiconductor die and a tested semiconductor die to a buffer cavity comprising a plurality of cavities;

테스트 되지 않은 반도체 다이를 수신하고 테스트 된 반도체 다이를 스텐실 스테이션으로 리턴시키는 적어도 하나의 테스트 사이트 스테이션으로서, 프로브 마크 테스트를 수행하기 위하여 테스트 되지 않은 반도체 다이와 테스트 된 반도체 다이를 테스트 사이트로 이송시킬 수 있는 적어도 하나의 테스트 암을 포함하는 적어도 하나의 테스트 사이트 스테이션; 및 At least one test site station for receiving an untested semiconductor die and returning the tested semiconductor die to a stencil station, the at least one test site station being capable of transporting untested semiconductor die and tested semiconductor die to a test site for performing probe mark testing At least one test site station comprising at least one test arm; And

상기 버퍼 캐비티 스테이션과 상기 스텐실 스테이션 사이에 배치되는 적어도 하나의 비전 카메라를 포함하고, And at least one vision camera disposed between the buffer cavity station and the stencil station,

적어도 하나의 플랫폼 또는 브릿지를 포함하는 상기 스텐실 스테이션이 상기 버퍼 캐비티 스테이션과 상기 테스트 사이트 스테이션 사이에 배치되고, 상기 브릿지 상에 장착된 적어도 하나의 스텐실 플레이트를 포함하는 것을 특징으로 한다. The stencil station including at least one platform or bridge is disposed between the buffer cavity station and the test site station and includes at least one stencil plate mounted on the bridge.

본 발명의 다른 태양 및 이점은 첨부 도면과 함께 상세한 설명을 참조하면 파악될 것이다.
도 1은 본 발명의 예시적인 정면도를 도시한다.
도 2는 도 1의 예시적인 상세한 사시도를 도시한다.
도 3은 근접한 보조 장치를 갖는 본 발명의 예시적인 평면도를 도시한다.
도 4는 근접한 보조 장치를 갖는 본 발명의 예시적인 사시도를 도시한다.
도 5a는 버퍼 캐비티로부터 스텐실로 다이들을 이송하는 픽업 헤드가 제공되는 본 발명의 예시적인 측면도를 도시한다.
도 5b는 비전 카메라 위를 가로질러 다이를 이송하는 픽업 헤드의 예시적인 측면도를 도시한다.
도 5c는 다이를 가진 픽업 헤드가 스텐실 개념을 향해 하강하는 예시적인 측면도를 도시하고, 테스트 암이 테스트 스테이션으로부터 이동함에 따라, 픽업 헤드와 테스트 암 모두는 다음의 명령을 기다리지 않고 독립적으로 작동한다.
도 5d는 다이를 스텐실 상에 삽입한 후에 픽업 헤드가 상승하는 예시적인 측면도를 도시하고, 스텐실은 테스트 사이트 스테이션을 향해 이동하고, 그에 의해 테스트 암이 하강하여 다이를 회수한다.
도 5e는 도 4의 스텐실의 상세도를 도시하는데, 이는 음 또는 양의 압력 수단에 작동 가능하게 연결된 채널을 갖는 테스트 되지 않은 반도체 다이를 수신한다.
도 5f는 테스트 암이 스텐실로부터 다이를 픽업하여 테스트 사이트 스테이션의 테스트 사이트로 진행하는 예시적인 측면도를 도시한다.
도 5g는 프로브 암 테스트를 수행하기 위해 다이와 함께 테스트 사이트로 하강한 테스트 암을 도시한다.
도 5h는 프로브 마크 테스트를 수행한 후, 테스트 암이 다이를 스텐실에 리턴시키는 예시적인 측면도를 도시한다.
도 5i는 테스트 암이 버퍼 캐비티로의 다이의 이송을 개시하는 동안에, 스텐실이 프로브 마크 테스트 된 반도체 다이와 함께 되돌아 이동하거나 또는 초기 위치로 리턴하는 예시적인 측면도를 도시한다.
도 5j는 도 4의 스텐실의 상세도를 도시하는데, 이는 음 또는 양의 압력 수단에 작동 가능하게 연결된 채널을 갖는 프로브 마크 테스트 된 반도체 다이를 수용한다.Other aspects and advantages of the present invention will become apparent from the following detailed description when taken in conjunction with the accompanying drawings.
Figure 1 shows an exemplary front view of the present invention.
Fig. 2 shows an exemplary detailed perspective view of Fig.
Figure 3 shows an exemplary top view of the present invention with an adjunct auxiliary device.
Figure 4 shows an exemplary perspective view of the invention with an adjoining auxiliary device.
Figure 5A illustrates an exemplary side view of the present invention in which a pick-up head is provided for transferring dies from a buffer cavity to a stencil.
Figure 5B illustrates an exemplary side view of a pick-up head that transports a die across a vision camera.
Figure 5c shows an exemplary side view in which the pick-up head with the die descends towards the stencil concept, and as the test arm moves away from the test station, both the pick-up head and the test arm operate independently without waiting for the next command.
Figure 5d shows an exemplary side view in which the pick-up head rises after inserting the die onto the stencil, wherein the stencil moves toward the test site station, thereby lowering the test arm to withdraw the die.
Figure 5e shows a detailed view of the stencil of Figure 4, which receives an untested semiconductor die having a channel operatively connected to negative or positive pressure means.
Figure 5f shows an exemplary side view of a test arm picking up a die from a stencil and proceeding to a test site at a test site station.
Figure 5G shows the test arm descended to the test site with the die to perform the probe arm test.
Figure 5h shows an exemplary side view of the test arm returning the die to the stencil after performing the probe mark test.
Figure 5i shows an exemplary side view in which the stencil moves back with the probe mark tested semiconductor die or returns to the initial position while the test arm initiates transfer of the die into the buffer cavity.
Figure 5j shows a detailed view of the stencil of Figure 4, which accommodates a probe mark tested semiconductor die having a channel operably connected to negative or positive pressure means.

다음의 상세한 설명에서, 본 발명의 완전한 이해를 제공하기 위해 다수의 특정 세부 사항이 제시된다. 그러나, 당업자는 본 발명이 이러한 특정 세부 사항들 없이도 실시될 수 있음을 이해할 것이다. 다른 경우들에서, 본 발명을 모호하게 하지 않도록 하기 위하여, 잘 알려진 방법들, 절차들 및/또는 구성 요소들은 상세히 기술되지 않았다.In the following detailed description, numerous specific details are set forth in order to provide a thorough understanding of the present invention. However, those skilled in the art will appreciate that the present invention may be practiced without these specific details. In other instances, well known methods, procedures, and / or components have not been described in detail in order not to obscure the present invention.

본 발명은 그 실시 예들에 대한 다음의 설명으로부터 명백하게 이해될 것이며, 그 실시 예들은 첨부 도면을 참조하여 단지 예로서 주어진 것이며, 도면은 일정한 비율로 도시되어 있지 않다.The present invention will be clearly understood from the following description of its embodiments, which are given by way of example only with reference to the accompanying drawings, which are not drawn to scale.

비록 그것이 도면의 간단한 설명에 기술되어 있지만, 구성 요소의 이동(traverse) 및 시퀀스의 예시적인 방법이 도 5a 내지 도 5i에 도시되어있다. 유닛 이송 암, 픽업 헤드 및 테스트 암과 같은 구성 요소 또는 시스템은 독립적으로 작동하여 다음 지시를 기다리지 않을 수도 있음을 이해해야 한다. 도 5a 내지 도 5i를 참조하면, 하드 도킹 테스트 시스템(1)은 업스트림 공정의 복수의 테스트 되지 않은 반도체 다이(12)를 수신하고 테스트 된 반도체 다이(12T)를 리턴시키는 적어도 하나의 버퍼 캐비티 스테이션(10)를 포함한다. 상기 버퍼 캐비티 스테이션(10)은 스텐실 스테이션(20)에 테스트 되지 않은 반도체 다이(12)를 공급하고 상기 스텐실 스테이션(20)으로부터 테스트 된 반도체 다이(12T)를 수신하고, 상기 버퍼 캐비티 스테이션(10)은 테스트 되지 않은 반도체 다이(12)와 테스트 된 반도체 다이(12T)를 복수의 캐비티를 포함하는 버퍼 캐비티(14)로 이송할 수 있는 적어도 하나의 픽업 헤드(11)를 포함한다. Although illustrated in the brief description of the drawings, an exemplary method of traversing and sequencing components is illustrated in Figures 5A-5I. It should be appreciated that components or systems such as unit transfer arms, pick-up heads and test arms may operate independently and not wait for the next instruction. 5A-5I, a hard docking test system 1 includes at least one buffer cavity station (not shown) for receiving a plurality of untested semiconductor dies 12 in an upstream process and returning a tested semiconductor die 12T 10). The buffer cavity station 10 supplies the untested semiconductor die 12 to the stencil station 20 and receives the tested semiconductor die 12T from the stencil station 20 and the buffer cavity station 10, Includes at least one pick-up head (11) capable of transferring untested semiconductor die (12) and tested semiconductor die (12T) to a buffer cavity (14) comprising a plurality of cavities.

측면에서 볼 때, 픽업 헤드(11)는 상-하(±z 축), 좌-우(±x 축), 전-후(±y 축), 및 수직/수평 면에서의 방향/회전(θ) 이동들의 4-헤드(headed) 블록 화살표로 표시된 것과 같이, 4-축 이동을 수행할 수 있다. From the side, the pick-up head 11 can detect the direction / rotation (?) On the top / bottom (占 z axis), left / right (占 axis) ) 4-axis movement, as indicated by the 4-headed block arrows of the movements.

적어도 하나의 플랫폼 또는 브릿지(24)를 포함하는 스텐실 스테이션(20)은 버퍼 캐비티 스테이션(10)과 테스트 사이트 스테이션(30) 사이에 배치되고, 좌-우(±x 축), 전-후(±y 축), 및 수평 면에서의 방향/회전(θ) 이동의 3-축 이동으로 이동을 수행할 수 있는 적어도 하나의 스텐실 플레이트(22)를 포함한다. 스텐실 플레이트(22)는 스텐실 브릿지(24) 상에 장착된다.A stencil station 20 including at least one platform or bridge 24 is disposed between the buffer cavity station 10 and the test site station 30 and is configured to be movable between a left-right (+/- x axis) y axis), and at least one stencil plate 22 that is capable of performing a three-axis movement of direction / rotation (&thetas;) movement in a horizontal plane. The stencil plate 22 is mounted on the stencil bridge 24.

테스트되지 않은 반도체 다이(12)를 수신하고 테스트 된 반도체 다이(12T)를 그로부터 스텐실 스테이션(20)로 리턴하는 적어도 하나의 테스트 사이트 스테이션(30)은 적어도 하나의 테스트 암(32)를 포함하는데, 이는 프로브 마크 테스트를 수행하기 위해 테스트되지 않은 반도체 다이(12) 및 테스트 된 반도체 다이(12T)를 테스트 사이트(34)로 이송할 수 있다. 다시, 측면에서 볼 때, 테스트 암(32)은 상-하 및 좌-우 이동의 4-헤드 블록 화살표에 의해 도시된 바와 같이, 2-축 이동을 수행 할 수 있다.The at least one test site station 30 that receives the untested semiconductor die 12 and returns the tested semiconductor die 12T therefrom to the stencil station 20 includes at least one test arm 32, Which can transport the untested semiconductor die 12 and the tested semiconductor die 12T to the test site 34 to perform the probe mark test. Again, from a side view, the test arm 32 can perform two-axis movement, as shown by the four-head block arrows of the up-and-down and left-right movements.

적어도 하나의 비전 카메라(16)는 x-y-θ 오프셋 보정을 통한 다이 배치 목적을 위해 임의의 오정렬 또는 결함에 대한 범프들(125)을 포함하는 다이들 하부면의 비전 검사(vision inspection)를 제공하기 위하여 버스 캐비티 스테이션(10)과 스텐실 스테이션(20) 사이에 배치된다. At least one vision camera 16 provides vision inspection of the bottom of the dies including bumps 125 for any misalignment or defects for die placement purposes through xy-theta offset correction And is disposed between the bus cavity station 10 and the stencil station 20. [

적어도 하나의 플랫폼 또는 브릿지(24)를 포함하는 스텐실 스테이션(20)은 버퍼 캐비티 스테이션(10)과 테스트 사이트 스테이션(30) 사이에 배치되며, 적어도 하나의 스텐실 플레이트(24)를 포함한다. 상기 플랫폼 또는 브릿지(24)는 스텐실 플레이트(22)와 결합되어 플레이트가 스테이션들(10, 30) 사이를 이동할 수 있게 하는 액추에이터 수단을 적어도 포함한다.A stencil station 20 comprising at least one platform or bridge 24 is disposed between the buffer cavity station 10 and the test site station 30 and includes at least one stencil plate 24. The stencil station 20 includes at least one stencil plate 24, The platform or bridge 24 at least includes actuator means coupled with the stencil plate 22 to allow the plate to move between the stations 10,30.

도 2를 참조하면, 스텐실 플레이트(22)는 WLCSP(Wafer Level Chip Scale Packaging) 다이들을 수용한다. 스텐실 플레이트(22)는 어레이로 배열되는 스텐실 그룹(201) 및 캐비티 그룹(202)을 적어도 포함한다. 스텐실 그룹(201)은 범프들(125)을 포함하는 테스트되지 않은 반도체 다이(12) 하부면을 수용할 수 있는 복수의 함몰부(indentations, 2012, 도 5e)를 포함한다. 스텐실 그룹(201)은 버퍼 스테이션(10, 도 5a)에 근접하게 배치된다. 복수의 함몰부(2012)는 스텐실 플레이트(22)가 이동하는 동안, 테스트되지 않은 반도체 다이(12)를 제 위치에 유지할 수 있는 음 또는 양의 압력 수단(26)에 작동 가능하게 연결된 채널을 포함한다. 또한, 복수의 함몰부(2022)는 스텐실 플레이트(22)가 이동하는 동안, 테스트되지 않은 반도체 다이(12)를 제 위치에 유지할 수 있는 음 또는 양의 압력 수단(26)에 작동 가능하게 연결된 채널을 포함한다. Referring to FIG. 2, the stencil plate 22 receives Wafer Level Chip Scale Packaging (WLCSP) dies. The stencil plate 22 includes at least a stencil group 201 and a cavity group 202 arranged in an array. The stencil group 201 includes a plurality of indentations 2012 (Fig. 5E) capable of receiving the underside of the untested semiconductor die 12 including the bumps 125. The stencil group 201 is disposed close to the buffer station 10 (FIG. 5A). The plurality of depressions 2012 include channels operably connected to negative or positive pressure means 26 that can maintain the untested semiconductor die 12 in place while the stencil plate 22 is moving do. A plurality of depressions 2022 are formed in the channels 2022 operatively connected to negative or positive pressure means 26 that can maintain the untested semiconductor die 12 in place while the stencil plate 22 is moving. .

한편, 캐비티 그룹(202)은 테스트 사이트 스테이션(30)에 근접하게 배치되고, 테스트 된 반도체 다이(12T) 표면을 수용할 수 있는 복수의 함몰부(2022)를 포함한다. Cavity group 202, on the other hand, includes a plurality of depressions 2022 disposed adjacent to test site station 30 and capable of receiving the surface of tested semiconductor die 12T.

스텐실 그룹(201)의 방향, 위치 및 양은 테스트 사이트(34)에서 테스트 사이트 스테이션(30) 방향, 위치 및 테스트 소켓(341)의 양과 동일해야 하고, 그 결과 전체 배치(batch)가 어떠한 추가적인 정렬 없이 테스트 사이트(34)로 바로 이송될 수 있다. The direction, position and amount of the stencil group 201 should be the same as the test site station 30 direction, location and amount of test sockets 341 at the test site 34 so that the entire batch is processed without any additional alignment And can be immediately transferred to the test site 34.

본 발명은 선행 기술에 비해 우수한 결과 및 장점을 설명하는 바람직한 실시 예로서본 명세서에 도시되고 설명되었지만, 본 발명은 이러한 특정 실시 예에 한정되지 않는다. 따라서, 여기에 도시되고 설명된 본 발명의 형태는 단지 예시적인 것으로 간주되고, 다른 실시 예가 첨부된 청구항에 기재된 본 발명의 범위를 벗어나지 않는 범위내에서 선택될 수 있다. While the present invention has been shown and described herein as a preferred embodiment that describes superior results and advantages over the prior art, the present invention is not limited to this particular embodiment. Accordingly, the forms of the invention shown and described herein are to be considered as exemplary only, and other embodiments may be chosen without departing from the scope of the invention as set forth in the appended claims.

Claims (10)

하드 도킹 테스트 시스템(1)에 있어서,
업스트림 공정의 복수의 테스트 되지 않은 반도체 다이(12)를 수신하고 테스트 된 반도체 다이(12T)를 리턴시키는 적어도 하나의 버퍼 캐비티 스테이션(10)으로서, 상기 버퍼 캐비티 스테이션(10)은 스텐실 스테이션(20)에 테스트 되지 않은 반도체 다이(12)를 공급하고 상기 스텐실 스테이션(20)으로부터 테스트 된 반도체 다이(12T)를 수신하고, 상기 버퍼 캐비티 스테이션(10)은 테스트 되지 않은 반도체 다이(12)와 테스트 된 반도체 다이(12T)를 복수의 캐비티를 포함하는 버퍼 캐비티(14)로 이송할 수 있는 적어도 하나의 픽업 헤드(11)를 포함하는 적어도 하나의 버퍼 캐비티 스테이션(10);
테스트 되지 않은 반도체 다이(12)를 수신하고 테스트 된 반도체 다이(12T)를 스텐실 스테이션(20)으로 리턴시키는 적어도 하나의 테스트 사이트 스테이션(30)으로서, 프로브 마크 테스트를 수행하기 위하여 테스트 되지 않은 반도체 다이(12)와 테스트 된 반도체 다이(12T)를 테스트 사이트(34)로 이송시킬 수 있는 적어도 하나의 테스트 암(32)을 포함하는 적어도 하나의 테스트 사이트 스테이션(30); 및
상기 버퍼 캐비티 스테이션(10)과 상기 스텐실 스테이션(20) 사이에 배치되는 적어도 하나의 비전 카메라(16);를 포함하고,
적어도 하나의 플랫폼 또는 브릿지(24)를 포함하는 상기 스텐실 스테이션(20)이 상기 버퍼 캐비티 스테이션(10)과 상기 테스트 사이트 스테이션(30) 사이에 배치되고, 상기 브릿지(24) 상에 장착된 적어도 하나의 스텐실 플레이트(22)를 포함하는 것을 특징으로 하는 하드 도킹 테스트 시스템(1). In the hard docking test system 1,
At least one buffer cavity station (10) for receiving a plurality of untested semiconductor die (12) in an upstream process and returning a tested semiconductor die (12T), said buffer cavity station (10) comprising a stencil station And the buffer cavity station 10 receives the tested semiconductor die 12 and the tested semiconductor die 12T from the stencil station 20, At least one buffer cavity station (10) comprising at least one pick-up head (11) capable of transferring the die (12T) to a buffer cavity (14) comprising a plurality of cavities;
At least one test site station (30) for receiving the untested semiconductor die (12) and returning the tested semiconductor die (12T) to the stencil station (20) At least one test site station (30) comprising at least one test arm (32) capable of transferring the semiconductor die (12T) and the tested semiconductor die (12T) to the test site (34); And
And at least one vision camera (16) disposed between the buffer cavity station (10) and the stencil station (20)
The stencil station 20 including at least one platform or bridge 24 is disposed between the buffer cavity station 10 and the test site station 30 and at least one Of the stencil plate (22) of the hard docking test system (1). 제 1 항에 있어서, 상기 스텐실 플레이트(22)는 어레이로 배열되는 적어도 하나의 스텐실 그룹(201)을 포함하는 것을 특징으로 하는 하드 도킹 테스트 시스템(1).The hard docking test system (1) of claim 1, wherein the stencil plate (22) comprises at least one stencil group (201) arranged in an array. 제 1 항 또는 제 2 항에 있어서, 상기 스텐실 플레이트(22)는 어레이로 배열되는 적어도 하나의 캐비티 그룹(202)을 포함하는 것을 특징으로 하는 하드 도킹 테스트 시스템(1).3. A hard docking test system (1) as claimed in claim 1 or 2, characterized in that the stencil plate (22) comprises at least one cavity group (202) arranged in an array. 제 2 항에 있어서, 상기 스텐실 그룹(201)은 상기 테스트 사이트 스테이션(30)의 방향, 위치, 및 테스트 사이트(34)에서의 테스트 소켓(341)의 양과 동일한 방향, 위치 및 양을 갖는 것을 특징으로 하는 하드 도킹 테스트 시스템(1). The method according to claim 2, characterized in that the stencil group (201) has the same direction, position and amount as the direction and position of the test site station (30) and the amount of the test socket (341) (1). ≪ / RTI > 제 1 항에 있어서, 상기 플랫폼 또는 브릿지(24)는 상기 스텐실 플레이트(22)와 결합되어 플레이트가 이동할 수 있게 하는 액추에이터를 적어도 포함하는 것을 특징으로 하는 하드 도킹 테스트 시스템(1).The hard docking test system (1) of claim 1, wherein the platform or bridge (24) comprises at least an actuator coupled to the stencil plate (22) to allow movement of the plate. 제 2 항에 있어서, 상기 스텐실 그룹(201)은 범프(125)를 포함하는 테스트 되지 않은 반도체 다이(12) 하부면을 수용할 수 있는 복수의 함몰부(2012)를 포함하는 것을 특징으로 하는 하드 도킹 테스트 시스템(1).3. The method of claim 2, wherein the stencil group (201) comprises a plurality of depressions (2012) capable of receiving a lower surface of an untested semiconductor die (12) Docking test system (1). 제 3 항에 있어서, 상기 캐비티 그룹(202)은 테스트 된 반도체 다이(12T) 표면을 수용할 수 있는 복수의 함몰부(2022)를 포함하는 것을 특징으로 하는 하드 도킹 테스트 시스템(1).4. The hard docking test system (1) of claim 3, wherein the cavity group (202) comprises a plurality of depressions (2022) capable of receiving the surface of the tested semiconductor die (12T). 제 6 항에 있어서, 상기 복수의 함몰부(2012)는 음 또는 양의 압력 수단(26)에 작동 가능하게 연결된 채널을 포함하는 것을 특징으로 하는 하드 도킹 테스트 시스템(1).7. The hard docking test system (1) according to claim 6, wherein said plurality of depressions (2012) comprise channels operatively connected to negative or positive pressure means (26). 제 6 항에 있어서, 상기 복수의 함몰부(2022)는 음 또는 양의 압력 수단(26)에 작동 가능하게 연결된 채널을 포함하는 것을 특징으로 하는 하드 도킹 테스트 시스템(1).The hard docking test system (1) according to claim 6, wherein the plurality of depressions (2022) comprise channels operatively connected to negative or positive pressure means (26). 제 1 항에 있어서, 상기 스텐실 플레이트(22)는 WLCSP(Wafer Level Chip Scale Packaging) 다이를 수용하는 것을 특징으로 하는 반도체 다이 이송 및 검사 시스템(1).
2. The semiconductor die transfer and inspection system (1) of claim 1, wherein the stencil plate (22) houses a Wafer Level Chip Scale Packaging (WLCSP) die.
KR1020180146209A 2017-11-27 2018-11-23 Stencil concept and inspection KR102103086B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2017704521 2017-11-27
MYPI2017704521A MY191597A (en) 2017-11-27 2017-11-27 Stencil concept and inspection

Publications (2)

Publication Number Publication Date
KR20190062233A true KR20190062233A (en) 2019-06-05
KR102103086B1 KR102103086B1 (en) 2020-04-23

Family

ID=66844632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180146209A KR102103086B1 (en) 2017-11-27 2018-11-23 Stencil concept and inspection

Country Status (4)

Country Link
KR (1) KR102103086B1 (en)
MY (1) MY191597A (en)
PH (1) PH12018000378A1 (en)
TW (1) TWI678758B (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111613A (en) * 1998-10-07 2000-04-21 Nippon Eng Kk Loader unloader device for burn-in board
JP2009063380A (en) * 2007-09-05 2009-03-26 Seiko Epson Corp Method and device for controlling temperature of electronic parts, and ic handler
JP2013167474A (en) * 2012-02-14 2013-08-29 Seiko Epson Corp Handler and component inspection apparatus
KR20160093043A (en) * 2013-12-03 2016-08-05 해피재팬, 인크. Electronic Device Handler

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM439797U (en) * 2012-04-02 2012-10-21 Fittech Co Ltd Defect inspection device for LED die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111613A (en) * 1998-10-07 2000-04-21 Nippon Eng Kk Loader unloader device for burn-in board
JP2009063380A (en) * 2007-09-05 2009-03-26 Seiko Epson Corp Method and device for controlling temperature of electronic parts, and ic handler
JP2013167474A (en) * 2012-02-14 2013-08-29 Seiko Epson Corp Handler and component inspection apparatus
KR20160093043A (en) * 2013-12-03 2016-08-05 해피재팬, 인크. Electronic Device Handler

Also Published As

Publication number Publication date
PH12018000378A1 (en) 2019-07-24
TW201926526A (en) 2019-07-01
KR102103086B1 (en) 2020-04-23
MY191597A (en) 2022-06-30
TWI678758B (en) 2019-12-01

Similar Documents

Publication Publication Date Title
US9643220B2 (en) Substrate processing method for transferring a substrate
KR102181218B1 (en) Integrated testing and handling mechanism
US20060056955A1 (en) Sawing and sorting system
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
EP1066535B1 (en) Device and assembly for testing electronic components
US20090129899A1 (en) Handling system for inspecting and sorting electronic components
JP3533879B2 (en) Member delivery device and integrated circuit device inspection device
KR101831256B1 (en) Semiconductor Strip Align Apparatus And Semiconductor Strip Align Method Using The Same
KR100964956B1 (en) Taping machine
KR102231146B1 (en) Transfer tool module, needle pin assembly, and device handler having the same
US20130058741A1 (en) Handler and part inspection apparatus
KR102548788B1 (en) Apparatus for testing semiconductor devices
KR20200054726A (en) Electric component handler
KR20140003281A (en) Semionductor chip bonding system
KR102103086B1 (en) Stencil concept and inspection
KR20120108678A (en) Device inspection apparatus
KR102547556B1 (en) Probe station
KR20190062240A (en) Semiconductor die sorting and test handler system and method therefor
KR20100006989A (en) Picker unit for vision inspection machine
KR20100067844A (en) Test apparatus for semiconductor packages
US11637039B2 (en) Method of processing wafer, and chip measuring apparatus
KR100639400B1 (en) Lid pick and place equipment
KR20200057161A (en) Loader for wafer prober being capable of storing wafers
KR101636049B1 (en) Apparatus for supplying wafer
TW201407690A (en) A packaging apparatus and method for transferring integrated circuits to a packaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant