KR20190055940A

KR20190055940A - 터치표시장치 및 패널

Info

Publication number: KR20190055940A
Application number: KR1020170152815A
Authority: KR
Inventors: 이양식; 정지현; 안수창; 이재균
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-11-16
Filing date: 2017-11-16
Publication date: 2019-05-24
Also published as: KR102411682B1; CN109799923A; CN109799923B; DE102018126343A1; US10976871B2; GB2570757B; GB2570757A; US20190146608A1; GB201818677D0

Abstract

본 발명의 실시예들은 터치표시장치 및 패널에 관한 것으로서, 더욱 상세하게는, 전기적으로 분리되고 인접한 제1 터치전극과 제2 터치전극의 경계 영역에서, 제1 터치전극의 외곽 부분과 제2 터치전극의 외곽 부분은 다른 형상을 가짐으로써, 노이즈에 강인하고 정확한 터치 센싱을 가능하게 할 수 있는 터치표시장치 및 패널에 관한 것이다.

Description

터치표시장치 및 패널{TOUCH DISPLAY DEVICE AND PANEL}

본 발명의 터치표시장치 및 패널에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치, 플라즈마 표시장치, 유기발광표시장치 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치 중에는, 버튼, 키보드, 마우스 등의 통상적인 입력방식에서 탈피하여, 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력방식을 제공하는 터치표시장치가 있다.

이러한 터치표시장치가 터치 기반의 입력 방식을 제공하기 위해서는, 사용자의 터치 유무를 파악하고 터치 좌표를 정확하게 검출할 수 있어야 한다.

이를 위해, 여러 가지의 터치 센싱 방식 중, 터치패널에 형성된 다수의 터치전극에 형성되는 캐패시턴스의 변화를 토대로 터치 유무 및 터치 좌표 등을 검출하는 캐패시턴스 기반의 터치 센싱 방식이 많이 이용되고 있다.

이러한 캐패시턴스 기반의 터치 센싱 방식의 경우, 터치 유무에 따라 터치전극 간의 캐패시턴스 또는 그 변화량이 크게 형성되어야만 터치 감도가 향상될 수 있다.

하지만, 터치 센싱과 관련 없는 신호 또는 전압이 터치전극들에 유입되는 경우, 유입된 신호 또는 전압은 터치 구동 시 노이즈로 작용하여, 터치전극 간의 캐패시턴스 성분이 작게 검출되어 터치 감도를 크게 떨어뜨릴 수 있다.

이러한 배경에서, 본 실시예들의 목적은 노이즈에 강인하고 정확한 터치 센싱을 가능하게 하는 터치표시장치 및 패널을 제공하는 데 있다.

본 실시예들의 다른 목적은 노이즈에 강인하고 정확한 터치 센싱을 가능하게 하는 터치전극 외곽 구조를 갖는 터치표시장치 및 패널을 제공하는 데 있다.

본 실시예들의 또 다른 목적은 뮤추얼 캐패시턴스 성분에 해당하는 센싱 값을 크게 얻을 수 있는 터치전극 외곽 구조를 갖는 터치표시장치 및 패널을 제공하는 데 있다.

본 실시예들의 또 다른 목적은 슬림화 디자인 구조에서도, 노이즈에 강인하고 정확한 터치 센싱을 가능하게 하는 터치표시장치 및 패널을 제공하는 데 있다.

일 측면에서, 본 발명의 실시예들은, 다수의 터치전극이 배치된 터치패널과, 터치패널을 센싱하여 터치유무 또는 터치좌표를 획득하는 터치 센싱 회로를 포함하는 터치표시장치를 제공할 수 있다.

터치패널에서, 다수의 터치전극 중 인접한 제1 터치전극과 제2 터치전극은 전기적으로 분리될 수 있다.

터치패널에서, 제1 터치전극과 제2 터치전극의 경계 영역에서, 제1 터치전극의 외곽 부분과 제2 터치전극의 외곽 부분은 다른 형상을 가질 수 있다.

일 예로, 제1 터치전극의 외곽 부분과 제2 터치전극의 외곽 부분 중 하나에만 적어도 하나의 돌출부가 존재할 수 있다.

다른 예로, 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부와 제2 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는 서로 다른 크기를 가질 수 있다.

또 다른 예로, 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는, 제2 터치전극의 외곽 부분이 차지하는 영역 내로 침범하여 돌출되어 있을 수 있다.

또 다른 예로, 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는, 제2 터치전극의 외곽 부분에 존재하는 둘 이상의 돌출부 사이로 돌출되어 있을 수 있다.

다른 측면에서, 본 실시예들은, 다수의 터치전극과, 다수의 터치전극과 전기적으로 연결된 다수의 터치라인이 배치되는 패널을 제공할 수 있다.

이러한 패널에서, 다수의 터치전극 중 인접한 제1 터치전극과 제2 터치전극은 전기적으로 분리될 수 있다.

제1 터치전극과 제2 터치전극의 경계 영역에서, 제1 터치전극의 외곽 부분과 제2 터치전극의 외곽 부분은 다른 형상을 가질 수 있다.

이상에서 전술한 본 실시예들에 의하면, 노이즈에 강인하고 정확한 터치 센싱을 가능하게 하는 터치표시장치 및 패널을 제공할 수 있다.

본 실시예들에 의하면, 노이즈에 강인하고 정확한 터치 센싱을 가능하게 하는 터치전극 외곽 구조를 갖는 터치표시장치 및 패널을 제공할 수 있다.

본 실시예들에 의하면, 뮤추얼 캐패시턴스 성분에 해당하는 센싱 값을 크게 얻을 수 있는 터치전극 외곽 구조를 갖는 터치표시장치 및 패널을 제공할 수 있다.

본 실시예들에 의하면, 슬림화 디자인 구조에서도, 노이즈에 강인하고 정확한 터치 센싱을 가능하게 하는 터치표시장치 및 패널을 제공할 수 있다.

도 1은 본 발명의 실시예들에 따른 터치표시장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널의 예시도이다.
도 3은 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널의 다른 예시도이다.
도 4는 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널에 배치된 비 메쉬 타입의 터치전극을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널에 배치된 메쉬 타입의 터치전극을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 터치표시장치에서, 하나의 터치전극과 서브픽셀들 간의 관계를 나타낸 도면이다.
도 7 및 도 8은 본 발명의 실시예들에 따른 터치표시장치에서, 구동 터치전극(TEd)과 센싱 터치전극(TEs) 간에 형성되는 뮤추얼 캐패시턴스를 나타낸 도면이다.
도 9 및 도 10은 본 발명의 실시예들에 따른 터치표시장치에서, 터치 구동 시, 발생하는 노이즈에 의한 터치 오동작 발생 현상을 설명하기 위한 도면이다.
도 11은 본 발명의 실시예들에 따른 터치표시장치에서, 제1 터치전극 외곽 구조를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 터치표시장치에서, 제2 터치전극 외곽 구조를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 터치표시장치에서, 제3 터치전극 외곽 구조를 나타낸 도면이다.
도 14 내지 도 16은 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널에 배치된 메쉬 타입의 터치전극의 영역 내에 내부 더미메탈이 존재하는 경우를 나타낸 도면이다.
도 17은 본 발명의 실시예들에 따른 터치표시장치에서 서브픽셀의 구조의 예시도이다.
도 18은 본 발명의 실시예들에 따른 터치표시장치에서 서브픽셀의 구조의 다른 예시도이다.
도 19 내지 도 21은 본 발명의 실시예들에 따른 터치표시장치의 단면도들이다.
도 22는 본 발명의 실시예들에 따른 터치표시장치의 3가지 터치전극 외곽 구조에 따른 뮤추얼 캐패시턴스 크기를 나타낸 그래프이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 발명의 실시예들에 따른 터치표시장치의 시스템 구성도이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 터치표시장치는 영상을 표시하기 위한 영상 표시 기능과, 사용자의 터치를 센싱하는 터치 센싱 기능을 제공할 수 있다.

본 발명의 실시예들에 따른 터치표시장치는, 영상 표시를 위해, 데이터 라인들과 게이트 라인들이 배치되는 표시패널(DISP)과, 표시패널(DISP)을 구동하기 위한 디스플레이 구동 회로 등을 포함할 수 있다.

디스플레이 구동 회로는, 데이터 라인들을 구동하기 위한 데이터 구동 회로(DDC)와, 게이트 라인들을 구동하기 위한 게이트 구동 회로(GDC)와, 데이터 구동 회로(DDC) 및 게이트 구동 회로(GDC)를 제어하기 위한 디스플레이 컨트롤러(D-CTR) 등을 포함할 수 있다.

본 발명의 실시예들에 따른 터치표시장치는, 터치 센싱을 위해, 터치 센서(Touch Sensor)로서 다수의 터치전극들(TE)이 배치된 터치패널(TSP)과, 터치패널(TSP)의 구동 및 센싱 처리를 수행하는 터치 센싱 회로(TSC) 등을 포함할 수 있다.

터치 센싱 회로(TSC)는 터치패널(TSP)을 구동하기 위하여 터치패널(TSP)로 구동 신호를 공급하고, 터치패널(TSP)로부터 센싱 신호를 검출하고, 이를 토대로, 터치유무 및/또는 터치위치(터치좌표)를 센싱한다.

이러한 터치 센싱 회로(TSC)는 구동 신호를 터치패널(TSP)로 공급하고 센싱 신호를 터치패널(TSP)로부터 수신하는 터치 구동 회로(TDC)와, 터치유무 및/또는 터치위치(터치좌표)를 산출하는 터치 컨트롤러(T-CTR) 등을 포함하여 구현될 수도 있다.

터치 센싱 회로(TSC)는 하나 또는 둘 이상의 부품(예: 집적회로)으로 구현될 수 있으며, 디스플레이 구동 회로와 별도로 구현될 수도 있다.

또한, 터치 센싱 회로(TSC)의 전체 또는 일부는, 디스플레이 구동 회로 또는 그 내부 회로 중 하나 이상과 통합되어 구현될 수 있다. 예를 들어, 터치 센싱 회로(TSC)의 터치 구동 회로(TDC)는 디스플레이 구동 회로의 데이터 구동 회로(DDC)와 함께 집적회로로 구현될 수 있다.

한편, 본 발명의 실시예들에 따른 터치표시장치는 터치전극들(TE)에 형성되는 캐패시턴스(Capacitance)에 기반하여 터치를 센싱할 수 있다.

본 발명의 실시예들에 따른 터치표시장치는 캐패시턴스 기반의 터치 센싱 방식으로서, 뮤추얼-캐패시턴스(Mutual-capacitance) 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있다. 경우에 따라서, 본 발명의 실시예들에 따른 터치표시장치는 셀프-캐패시턴스(Self-capacitance) 기반의 터치 센싱 방식으로 터치를 센싱할 수도 있다. 다만, 아래에서는, 설명의 편의를 위하여, 본 발명의 실시예들에 따른 터치표시장치가 뮤추얼-캐패시턴스 기반의 터치 센싱 방식으로 터치를 센싱하는 경우를 예로 든다.

도 2 및 도 3은 본 발명의 실시예들에 따른 터치표시장치가 뮤추얼-캐패시턴스 기반의 터치 센싱 방식으로 터치를 센싱하는 경우, 터치패널(TSP)의 예시도이다.

도 2 및 도 3을 참조하면, 뮤추얼-캐패시턴스 기반의 터치 센싱 방식의 경우, 터치패널(TSP)에 배치되는 다수의 터치전극들(TE)은 구동 신호가 인가되는 구동 터치전극(TEd: Driving TE, 구동전극, 송신전극, 또는 구동라인이라고도 함)과, 센싱 신호가 센싱되고 구동전극과 캐패시턴스를 형성하는 센싱 터치전극(TEs: Sensing TE, 센싱전극, 수신전극, 또는 센싱라인이라고도 함)으로 분류될 수 있다.

도 2 및 도 3을 참조하면, 동일한 행 (또는 동일한 열)에 배치된 구동 터치전극들(TEd)은 일체화 방식에 의해 (또는 브릿지 패턴에 의한 연결 방식에 의해) 전기적으로 서로 연결되어 하나의 구동 터치전극 라인(DEL)을 형성한다.

도 2 및 도 3을 참조하면, 동일한 열 (또는 동일한 행)에 배치된 센싱 터치전극들(TEs)은 브릿지 패턴(BP)에 의해 (또는 일체화 방식에 의해) 전기적으로 서로 연결되어 하나의 센싱 터치전극 라인(SEL)을 형성한다.

이러한 뮤추얼-캐패시턴스 기반의 터치 센싱 방식의 경우, 터치 센싱 회로(TSC)는, 하나 이상의 구동 터치전극 라인(DEL)으로 구동 신호를 인가하고, 하나 이상의 센싱 터치전극 라인(SEL)으로부터 센싱 신호를 수신하고, 수신된 센싱 신호를 토대로, 손가락, 펜 등의 포인터의 유무에 따른 구동 터치전극 라인(DEL)과 센싱 터치전극 라인(SEL) 간의 캐패시턴스(뮤추얼-캐패시턴스)의 변화를 토대로 터치 유무 및/또는 터치 좌표 등을 검출한다.

도 2 및 도 3을 참조하면, 구동 신호 및 센싱 신호 전달을 위해, 다수의 구동 터치전극 라인(DEL) 및 다수의 센싱 터치전극 라인(SEL) 각각은 하나 이상의 터치라인(TL)을 통해 터치 구동 회로(TDC)와 전기적으로 연결된다.

보다 구체적으로, 구동 신호 전달을 위해, 다수의 구동 터치전극 라인(DEL) 각각은, 하나 이상의 구동 터치라인(TLd)을 통해, 터치 구동 회로(TDC)와 전기적으로 연결된다. 그리고, 센싱 신호 전달을 위해, 다수의 센싱 터치전극 라인(SEL) 각각은 하나 이상의 센싱 터치라인(TLs)을 통해, 터치 구동 회로(TDC)와 전기적으로 연결된다.

한편, 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널(TSP)은 표시패널(DISP)와 별도로 제작되어 표시패널(DISP)와 본딩 되는 외장형 타입일 수도 있고, 표시패널(DISP)의 제작 시 함께 제작되어 표시패널(DISP)의 내부에 존재하는 내장형 타입일 수도 있다.

본 발명의 실시예들에 따른 터치표시장치에서, 터치패널(TSP)이 표시패널(DISP)의 내부에 존재하는 내장형 타입인 경우, 터치패널(TSP)은 표시패널(DISP)에 배치된 다수의 터치전극들(TE)의 집합체이거나, 표시패널(DISP) 그 자체일 수도 있다.

아래에서는, 설명의 편의를 위하여, 터치패널(TSP)이 표시패널(DISP)의 내부에 존재하는 내장형 타입인 것으로 가정한다. 이 경우, 터치전극들(TE) 및 터치라인들(TL)은 표시패널(DISP)의 내부에 존재하는 전극 및 신호배선이다.

또 한편, 본 발명의 실시예들에 따른 터치표시장치의 표시패널(DISP)은, 유기발광표시패널(OLED Panel), 액정표시패널(LCD Panel) 등의 다양한 타입일 수 있다. 아래에서는, 설명의 편의를 위해, 유기발광표시패널(OLED Panel)을 주로 예로 들어 설명한다.

도 4는 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널(TSP)에 배치된 비 메쉬 타입(Non-mesh type)의 한 터치전극(TE)을 나타낸 도면이다.

도 4를 참조하면, 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널(TSP)에 배치된 다수의 터치전극(TE) 각각은 비 메쉬 타입일 수 있다.

비 메쉬 타입(Non-mesh type)의 터치전극(TE)은 오픈 영역(Open Area)이 없는 판 형태의 전극메탈일 수 있다.

이 경우, 터치 전극(TE)은 투명 전극일 수 있다. 이는 표시패널(DISP)의 발광 효율을 위한 것이다.

도 5는 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널(TSP)에 배치된 메쉬 타입(Mesh type)의 터치전극을 나타낸 도면이다.

도 5를 참조하면, 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널(TSP)에 배치된 다수의 터치전극(TE) 각각은 메쉬 타입일 수 있다.

메쉬 타입(Mesh type)의 터치전극(TE)은 메쉬 타입으로 패터닝 된 전극메탈(EM)로 되어 있을 수 있다.

이에 따라, 메쉬 타입(Mesh type)의 터치전극(TE)의 영역에는 다수의 오픈 영역(OA)이 존재할 수 있다.

도 6은 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널(TSP)에 배치된 메쉬 타입의 터치전극(TE)과 서브픽셀(Sub Pixel) 간의 대응 관계를 설명하기 위한 도면이다.

도 6을 참조하면, 메쉬 타입으로 패터닝 된 전극메탈(EM)인 터치전극(TE)의 영역 내 존재하는 다수의 오픈 영역(OA) 각각은 하나 이상의 서브픽셀(SP)의 발광 영역과 대응될 수 있다.

예를 들어, 하나의 터치전극(TE)의 영역 내 존재하는 다수의 오픈 영역(OA) 각각은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀 등 중 하나 이상의 발광 영역과 대응될 수 있다.

다른 예로, 하나의 터치전극(TE)의 영역 내 존재하는 다수의 오픈 영역(OA) 각각은 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀 및 흰색 서브픽셀 등 중 하나 이상의 발광 영역과 대응될 수 있다.

전술한 바와 같이, 평면에서 볼 때, 각 터치전극(TE)은 메쉬 타입으로 패터닝 된 전극메탈(EM)이고, 각 터치전극(TE)의 오픈 영역들(OA) 각각에 하나 이상의 서브픽셀의 발광 영역이 대응되어 존재함으로써, 터치 센싱을 가능하게 하면서도, 표시패널(DISP)의 개구율 및 발광 효율을 더욱 높여줄 수 있다.

위에서 전술한 바와 같이, 하나의 터치전극(TE)의 외곽의 대략적인 윤곽은 마름모형 또는 직사각형(정사각형 포함 가능) 등일 수 있으며, 하나의 터치전극(TE)에서의 구멍에 해당하는 오픈 영역(OA) 또한, 마름모형 또는 직사각형(정사각형 포함 가능) 등일 수 있다.

하지만, 이러한 터치전극(TE)의 형상과 오픈 영역(OA)의 형상은, 서브픽셀의 형상, 서브픽셀들의 배열 구조, 터치 감도 등을 고려하여, 다양하게 변형되어 설계될 수 있을 것이다.

도 7 및 도 8은 본 발명의 실시예들에 따른 터치표시장치에서, 구동 터치전극(TEd)과 센싱 터치전극(TEs) 간에 형성되는 뮤추얼 캐패시턴스를 나타낸 도면이다.

도 7을 참조하면, 도 3의 터치패널(TSP)의 구조 기반 하에서, 터치패널(TSP)에는, 2개의 구동 터치전극(TEd; TE2, TE4)과 2개의 센싱 터치전극(TEs; TE1, TE3)이 인접하여 배치된다.

2개의 구동 터치전극(TEd; TE2, TE4)은 일체화 (또는 브릿지 패턴)에 의해 전기적으로 연결됨으로써, 하나의 구동 터치전극 라인(DEL)을 이루게 된다.

2개의 센싱 터치전극(TEs; TE1, TE3)은 브릿지 패턴(BP) (또는 일체화)에 의해 전기적으로 연결됨으로써, 하나의 센싱 터치전극 라인(SEL)을 이루게 된다.

터치 센싱 회로(TSC)는, 터치 구동 기간 동안, 2개의 구동 터치전극(TEd; TE2, TE4)으로 구동 신호를 인가하고 2개의 센싱 터치전극(TEs; TE1, TE3)으로부터 센싱 신호를 수신한다.

도 8을 참조하면, 터치 센싱 회로(TSC)는 하나의 센싱 터치전극 라인(SEL)에 포함된 하나 또는 둘 이상의 센싱 터치전극(TEs)으로부터 수신되는 센싱 신호들을 토대로, 터치 유무에 따른 구동 터치전극(TEd)과 센싱 터치전극(TEs) 간의 뮤추얼 캐패시턴스(Cm) 또는 그 변화 량(Cm)을 계산하고, 이렇게 계산된 뮤추얼 캐패시턴스(Cm) 또는 그 변화 량(Cm)을 전체적으로 취합하여 터치패널(TSP)에서의 터치유무 또는 터치좌표를 얻어낼 수 있다.

한편, 도 8은 터치패널(TSP)이 표시패널(DISP)에 내장되는 경우를 예시적으로 간략하게 도시한 것으로서, 디스플레이 파트(Display Part) 상에 절연층이 위치하고, 이 절연층 상에 터치전극들(TEd, TEs)이 배치될 수 있다.

디스플레이 파트(Display Part)는 디스플레이 구동과 관련하여 표시패널(DISP)에 배치되는 전극들이나 신호 배선들을 포함할 수 있다.

표시패널(DISP)이 유기발광표시패널인 경우, 디스플레이 파트(Display Part)와 터치전극들(TEd, TEs) 사이에 존재하는 절연층은, 일 예로, 봉지층(ENCAP)일 수 있다.

도 9 및 도 10은 본 발명의 실시예들에 따른 터치표시장치에서, 터치 구동 시, 발생하는 노이즈에 의한 터치 오동작 발생 현상을 설명하기 위한 도면이다.

도 9를 참조하면, 구동 터치전극(TEd)에 구동 신호가 인가되고 센싱 터치전극(TEs)으로부터 센싱 신호가 검출되는 터치 구동 기간 동안, 터치 센싱과 관련이 없는 신호 또는 전압 등이 구동 터치전극(TEd), 센싱 터치전극(TEs) 및 터치 라인 등의 터치 센서 메탈에 유입될 수 있다.

터치 센서 메탈에 유입된 신호 또는 전압 등은 터치 센싱(터치 구동)에 장애가 되는 노이즈로 작용할 수 있다.

본 명세서에서, 노이즈는, 터치 센서 메탈의 전압 상태를 원치 않게 변화시키는 모든 영향 요인들일 수 있다.

예를 들어, 디스플레이 파트 등에 형성된 디스플레이 구동 관련 전극(예: 데이터 라인, 게이트 라인, 픽셀 전극 등)의 전압 상태에 의해 터치 센서 메탈에 노이즈가 발생될 수 있으며, 이 경우의 노이즈를 디스플레이 노이즈라고 할 수 있다.

다른 예를 들어, 터치표시장치의 슬림화로 인해, 구동 터치전극(TEd) 및 센싱 터치전극(TEs)이 디스플레이 파트와 더 가까워지게 되어, 디스플레이 파트에서 유입되는 노이즈가 구동 터치전극(TEd) 및 센싱 터치전극(TEs)에 더욱더 크게 발생할 수 있다.

또 다른 예를 들어, 터치표시장치의 슬림화로 인해, 구동 터치전극(TEd) 및 센싱 터치전극(TEs)이 손가락 등과 더 가까워지게 되어, 터치표시장치의 외부에서 유입된 노이즈가 구동 터치전극(TEd) 및 센싱 터치전극(TEs)에 더욱더 크게 발생할 수 있다.

이러한 노이즈가 발생하면, 구동 터치전극(TEd) 및 센싱 터치전극(TEs) 등의 전기적인 상태에 영향을 끼칠 수 있다.

이로 인해, 구동 터치전극(TEd) 및 센싱 터치전극(TEs) 간의 뮤추얼 캐패시턴스(Cm) 또는 그 변화 량(Cm)이 비정상적으로 계산되어 터치 센싱 정확도가 떨어질 수 있다.

도 10을 참조하면, 터치 센싱 회로(TSC)의 센싱 값(센싱 레벨)은, 미리 정해져 있는 센싱 한계 하에서 얻어질 수 있는데, 노이즈가 있는 경우, 센싱 값(센싱 레벨)은 노이즈 성분과 뮤추얼 캐패시턴스 성분이 더해진 값을 얻어질 수 있다.

만약, 노이즈가 커지게 되면, 센싱 한계로 인해, 뮤추얼 캐패시턴스 성분에 해당하는 실질적인 센싱 값이 작아지게 되고, 실질적인 센싱 값의 감소분만큼 터치 센싱 결과의 정확도가 나빠질 수 있다.

터치표시장치의 슬림화 또는 경량화 등으로 인해, 터치전극들(TEd, TEs)과 디스플레이 파트 간의 거리와, 터치전극들(TEd, TEs)과 손가락 간의 거리가 더욱더 가까워져서, 터치 구동 시, 터치전극들(TEd, TEs)은 더욱더 큰 노이즈 영향을 받을 수 있고, 그만큼 터치 감도가 나빠질 수 있다.

도 11은 본 발명의 실시예들에 따른 터치표시장치에서, 제1 터치전극 외곽 구조를 나타낸 도면이다.

도 11을 참조하면, 도 3의 터치패널(TSP)의 구조 기반 하에서, 2개의 구동 터치전극(TEd; TE2, TE4)과 2개의 센싱 터치전극(TEs; TE1, TE3)이 인접하여 배치될 때, 센싱 터치전극(TEs)에 해당하는 제1 터치전극(TE1)과 구동 터치전극(TEd)에 해당하는 제2 터치전극(TE2)이 인접하게 배치된다.

제1 터치전극 외곽 구조에 따르면, 센싱 터치전극(TEs)에 해당하는 제1 터치전극(TE1)과 구동 터치전극(TEd)에 해당하는 제2 터치전극(TE2) 간의 경계 영역을 확대한 부분을 참조하면, 제1 터치전극(TE1)의 외곽 부분에는 돌출부(PP1)가 존재할 수 있다. 제2 터치전극(TE2)의 외곽 부분에는 돌출부(PP2)가 존재할 수 있다.

이러한 돌출 구조는, 전극메탈(EM)을 형성하고, 제1 터치전극(TE1)과 제2 터치전극(TE2)를 구분하기 위하여, 커팅 라인을 따라 커팅 되어 생겨난 것이다.

제1 터치전극(TE1)과 제2 터치전극(TE2) 간에는 형성되는 뮤추얼 캐패시턴스(Cm)는, 제1 터치전극(TE1)의 돌출부(PP)와 제2 터치전극(TE2)의 돌출부(PP2) 간의 최단 거리를 고려할 때, Cma라고 가정한다.

한편, 캐패시턴스(C)는 캐패시턴스(C)를 형성하는 2개의 전극의 거리에 반비례하고, 2개의 전극의 면적에 비례하는 특성을 갖는다.

전술한 제1 터치전극 외곽 구조에 따르면, 돌출 구조에 의해, 제1 터치전극(TE1)과 제2 터치전극(TE2)은 서로 더욱 가까워지고, 이에 따라 뮤추얼 캐패시턴스(Cm)가 더 커질 수 있다.

아래에서는, 노이즈가 발생하더라도, 뮤추얼 캐패시턴스(Cm) 또는 그 변화 량(Cm)이 더욱더 크게 얻어지도록 하여, 터치 감도를 향상시킬 수 있는 제2, 제3 터치전극 외곽 구조를 설명한다.

도 12는 본 발명의 실시예들에 따른 터치표시장치에서, 제2 터치전극 외곽 구조를 나타낸 도면이고, 도 13은 본 발명의 실시예들에 따른 터치표시장치에서, 제3 터치전극 외곽 구조를 나타낸 도면이다.

도 11에 도시된 바와 같이, 2개의 구동 터치전극(TEd; TE2, TE4)과 2개의 센싱 터치전극(TEs; TE1, TE3)이 인접하여 배치될 때, 센싱 터치전극(TEs)에 해당하는 제1 터치전극(TE1)과 구동 터치전극(TEd)에 해당하는 제2 터치전극(TE2)이 인접하게 배치된다.

센싱 터치전극(TEs)에 해당하는 제1 터치전극(TE1)과 구동 터치전극(TEd)에 해당하는 제2 터치전극(TE2)은 전기적으로 분리된다.

도 12 및 도 13에 도시된 바와 같이, 본 실시예들에 따른 터치표시장치에서는, 제1 터치전극(TE1)과 제2 터치전극(TE2)의 경계 영역에서, 제1 터치전극(TE1)의 외곽 부분과 제2 터치전극(TE2)의 외곽 부분은 다른 형상을 가질 수 있다.

따라서, 노이즈가 발생하더라도, 뮤추얼 캐패시턴스(Cm) 또는 그 변화 량(Cm)이 더 크게 얻어질 수 있으며, 이에 따라, 터치 감도도 향상될 수 있다.

본 실시예들에 따른 터치표시장치에서는, 노이즈가 발생하더라도, 뮤추얼 캐패시턴스(Cm) 또는 그 변화 량(Cm)이 더 크게 얻어지도록 하는 터치전극 외곽 구조는, 도 12의 제2 터치전극 외곽 구조와 도 13의 제3 터치전극 외곽 구조를 포함할 수 있다.

도 12를 참조하면, 제2 터치전극 외곽 구조에 따르면, 제1 터치전극(TE1)과 제2 터치전극(TE2)의 경계 영역에서, 제1 터치전극(TE1)의 외곽 부분과 제2 터치전극(TE2)의 외곽 부분 중 하나(도 12의 예시에서는, 제1 터치전극(TE1)의 외곽 부분)에만 적어도 하나의 돌출부(PP1)가 존재할 수 있고, 나머지 하나(도 12의 예시에서는, 제2 터치전극(TE2)의 외곽 부분)에는 돌출부가 존재하지 않을 수 있다.

도 12를 참조하면, 돌출부가 존재하지 않는 제2 터치전극(TE2)의 외곽 부분은 라인 타입으로 되어 있을 수 있다.

캐패시턴스 특성을 고려하고, 제1 터치전극(TE1)의 외곽에 존재하는 적어도 하나의 돌출부(PP1)에서 외곽이 라인 타입인 제2 터치전극(TE2)의 외곽까지의 최단 거리가 도 11에서 제1 터치전극(TE1)의 돌출부(PP)와 제2 터치전극(TE2)의 돌출부(PP2) 간의 최단 거리와 동일하다고 가정할 때, 제2 터치전극 외곽 구조에 따른 제1 터치전극(TE1)과 제2 터치전극(TE2) 간의 뮤추얼 캐패시턴스는 대략적으로 Cma+(v2/2)×Cma+(v2/2)×Cma 가 된다.

전술한 바와 같이, 도 12의 제2 터치전극 외곽 구조에 따른 뮤추얼 캐패시턴스는, 도 11의 제1 터치전극 외곽 구조에 따른 뮤추얼 캐패시턴스보다 커진 것을 알 수 있다. 따라서, 제2 터치전극 외곽 구조에 의하면 터치감도가 향상될 수 있다.

도 12에서는 센싱 터치전극(TEs)에 돌출부가 존재하나, 구동 터치전극(TEd)에 돌출부가 존재할 수도 있다. 또는, 제1 위치에서는 센싱 터치전극(TEs)에 돌출부가 존재하고, 제2 위치에서는 구동 터치전극(TEd)에 돌출부가 존재할 수도 있다.

도 13을 참조하면, 제3 터치전극 외곽 구조에 따르면, 센싱 터치전극(TEs)에 해당하는 제1 터치전극(TE1)의 외곽 부분에 적어도 하나의 돌출부(PP1)가 존재하고, 구동 터치전극(TEd)에 해당하는 제2 터치전극(TE2)의 외곽 부분에 적어도 하나의 돌출부(PP2)가 존재할 수 있다.

도 13을 참조하면, 제3 터치전극 외곽 구조에 따르면, 제1 터치전극(TE1)의 외곽 부분에 존재하는 적어도 하나의 돌출부(PP1)와 제2 터치전극(TE2)의 외곽 부분에 존재하는 적어도 하나의 돌출부(PP2)는 서로 다른 크기를 가질 수 있다.

또한, 도 13을 참조하면, 제3 터치전극 외곽 구조에 따르면, 제1 터치전극(TE1)의 외곽 부분에 존재하는 둘 이상의 돌출부(PP1) 간에도 크기가 서로 다를 수 있다. 또한, 제2 터치전극(TE2)의 외곽 부분에 존재하는 둘 이상의 돌출부(PP2) 간에도 크기가 서로 다를 수 있다.

도 13의 예시에 따르면, 제1 터치전극(TE1)의 외곽 부분에 존재하는 적어도 하나의 돌출부(PP1)는, 제2 터치전극(TE2)의 외곽 부분에 존재하는 적어도 하나의 돌출부(PP2)보다 더 클 수 있다.

이러한 제3 터치전극 외곽 구조에 의하면, 제1 터치전극(TE1)의 외곽 부분에 존재하는 적어도 하나의 돌출부(PP1)는 제2 터치전극(TE2)의 영역과 더 가깝게 돌출되거나 제2 터치전극(TE2)의 영역 내로 돌출되어, 제1 터치전극(TE1)과 제2 터치전극(TE2) 간의 거리가 더욱더 가깝게 되어, 제1 터치전극(TE1)과 제2 터치전극(TE2) 간에 형성되는 뮤추얼 캐패시턴스가 더욱더 커질 수 있다.

도 13을 참조하면, 제1 터치전극(TE1)의 외곽 부분에 존재하는 적어도 하나의 돌출부(PP1)는, 제2 터치전극(TE2)의 외곽 부분이 차지하는 영역 내로 침범하여 돌출되어 있을 수 있다.

도 13을 참조하면, 제1 터치전극(TE1)의 외곽 부분에 존재하는 적어도 하나의 돌출부(PP1)는, 제2 터치전극(TE2)의 외곽 부분에 존재하는 둘 이상의 돌출부(PP2) 사이로 돌출되어 있을 수 있다.

캐패시턴스 특성을 고려하고, 제1 터치전극(TE1)의 돌출부(PP1)에서 제2 터치전극(TE2)의 돌출부(PP2)까지의 최단 거리가 도 11에서 제1 터치전극(TE1)의 돌출부(PP)와 제2 터치전극(TE2)의 돌출부(PP2) 간의 최단 거리와 동일하다고 가정할 때, 제3 터치전극 외곽 구조에 따른 제1 터치전극(TE1)과 제2 터치전극(TE2) 간의 뮤추얼 캐패시턴스는 대략적으로 3 Cma (=Cma+Cma+Cma)가 된다.

이러한 제3 터치전극 외곽 구조에 의하면, 제1 터치전극(TE1)과 제2 터치전극(TE2) 간의 거리가 더욱더 가깝게 되어, 제1 터치전극(TE1)과 제2 터치전극(TE2) 간에 형성되는 뮤추얼 캐패시턴스가 더욱더 커질 수 있다.

도 13에서는 센싱 터치전극(TEs)의 돌출부가 더 크게 돌출되어 있으나, 구동 터치전극(TEd)의 돌출부가 더 크게 돌출되어 있을 수도 있다. 제1 위치에서는 센싱 터치전극(TEs)의 돌출부가 더 크고, 제2 위치에서는 구동 터치전극(TEd)의 돌출부가 더 클 수도 있다.

도 11 내지 도 13을 참조하면, 제1 터치전극(TE1)과 제2 터치전극(TE2) 중 하나는 구동 터치전극(TEd)이고 나머지 하나는 센싱 터치전극(TEs)이다.

따라서, 터치 센싱 회로(TSC)는, 제1 터치전극(TE1)과 제2 터치전극(TE2) 중, 하나에는 구동 신호를 인가하고, 나머지 하나로부터 센싱 신호를 수신할 수 있다.

따라서, 터치표시장치는 뮤추얼 캐패시턴스에 기반하여 터치를 센싱할 수 있다.

도 14 내지 도 16는 본 발명의 실시예들에 따른 터치표시장치에서, 터치패널(TSP)에 배치된 메쉬 타입의 터치전극(TE)의 영역 내에 내부 더미메탈(INDUM)이 존재하는 경우를 나타낸 도면이다.

도 14 내지 도 16를 참조하면, 터치패널(TSP)에 배치된 다수의 터치전극(TE)의 전체 또는 일부의 영역 내에는, 메쉬 타입으로 패터닝 된 전극메탈(EM)과 끊어진 하나 이상의 내부 더미메탈(INDUM)이 배치될 수 있다.

한편, 하나의 터치전극(TE)의 영역 내에 하나 이상의 내부 더미메탈(INDUM)이 존재하지 않고 전극메탈(EM)만 메쉬 타입으로 존재하는 경우, 화면 상에 전극메탈(EM)의 윤곽이 보이는 시인성 문제가 발생할 수 있다. 하지만, 터치 전극 영역 내 내부 더미메탈(INDUM)을 형성함으로써, 하나의 터치전극(TE)이 메쉬 형태로 패터닝 된 경우에 발생할 수 있는 시인성 문제를 방지해줄 수 있다.

메쉬 형태로 전극메탈(EM)이 패터닝 되고, 이후, 메쉬 형태로 패터닝 된 전극메탈(EM)이 터치전극 형성을 위해 커팅 된다(터치전극 형성 커팅 처리).

이후, 하나의 터치전극 영역 내 메쉬 형태로 패터닝 되어 있는 전극메탈(EM)을 정해진 패턴으로 커팅하여(내부 더미메탈 형성 커팅 처리), 전극 메탈(EM)과 끊어진 내부 더미메탈(INDUM)을 형성할 수 있다.

이와 같이 내부 더미메탈(INDUM)을 형성하는 경우, 내부 더미메탈(INDUM)은 커팅 처리에 의해 전극 메탈(EM)에서 끊어진 일부분이다.

따라서, 터치 전극 영역 내 하나 이상의 내부 더미메탈(INDUM)은 다수의 터치전극(TE) 각각에 해당하는 전극메탈(EM)과 동일한 층에 배치되고 동일한 물질일 수 있다.

전술한 내부 더미메탈(INDUM)의 형성 방법에 따르면, 내부 더미메탈(INDUM)을 보다 쉽게 형성할 수 있으며, 단일 층에 전극 메탈(EM)과 더미메탈(DM)을 형성할 수 있는 이점도 있다.

도 15는 도 14에서 내부 더미메탈(INDUM)을 생략한 터치전극(TE)에 해당하는 전극메탈(EM)을 나타낸 도면이고, 도 16는 도 15를 개략화하여 나타낸 도면이다.

도 15 및 도 16를 참조하면, 하나의 터치전극(TE)에서 구동 신호가 인가되거나 센싱 신호가 수신되는 전극메탈 크기는, 내부 더미메탈(INDUM)이 차지하는 공간(IDA)만큼 줄어든 것을 알 수 있다.

도 17은 본 발명의 실시예들에 따른 터치표시장치에서 서브픽셀의 구조의 예시도이고, 도 18은 본 발명의 실시예들에 따른 터치표시장치에서 서브픽셀의 구조의 다른 예시도이다.

도 17을 참조하면, 실시예들에 따른 터치표시장치(100)가 유기발광표시장치인 경우, 각 서브픽셀은, 기본적으로, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 제1 노드(N1)로 데이터 전압을 전달해주기 위한 제1 트랜지스터(T1)와, 영상 신호 전압에 해당하는 데이터 전압 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지하는 스토리지 캐패시터(Cst)를 포함하여 구성될 수 있다.

유기발광다이오드(OLED)는 제1전극(E1, 예: 애노드 전극 또는 캐소드 전극), 유기발광층(EL) 및 제2전극(E2, 예: 캐소드 전극 또는 애노드 전극) 등으로 이루어질 수 있다.

유기발광다이오드(OLED)의 제2전극(E2)에는 기저 전압(EVSS)이 인가될 수 있다.

구동 트랜지스터(DRT)는 유기발광다이오드(OLED)로 구동 전류를 공급해줌으로써 유기발광다이오드(OLED)를 구동해준다.

구동 트랜지스터(DRT)는 제1 노드(N1), 제2 노드(N2) 및 제3노드(N3)를 갖는다.

구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드에 해당하는 노드로서, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다.

구동 트랜지스터(DRT)의 제2 노드(N2)는 유기발광다이오드(OLED)의 제1전극(E1)과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다.

구동 트랜지스터(DRT)의 제3노드(N3)는 구동 전압(EVDD)이 인가되는 노드로서, 구동 전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다.

제1 트랜지스터(T1)는 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제1 노드(N1) 사이에 전기적으로 연결되고, 게이트 라인을 통해 스캔 신호(SCAN)를 게이트 노드로 인가 받아 제어될 수 있다.

이러한 제1 트랜지스터(T1)는 스캔 신호(SCAN)에 의해 턴-온 되어 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다.

스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.

이러한 스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)이다.

한편, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 제어, 또는 서브픽셀의 특성치(예: 구동 트랜지스터(DRT)의 문턱전압 또는 이동도, 유기발광다이오드(OLED)의 문턱전압 등)를 센싱하기 위하여, 도 18에 도시된 바와 같이, 각 서브픽셀은 제2 트랜지스터(T2)를 더 포함할 수 있다.

제2 트랜지스터(T2)는 구동 트랜지스터(DRT)의 제2 노드(N2)와 기준 전압(Vref)을 공급하는 기준 전압 라인(RVL) 사이에 전기적으로 연결되고, 게이트 노드로 스캔 신호의 일종인 센싱 신호(SENSE)를 인가 받아 제어될 수 있다.

제2 트랜지스터(T2)는 센싱 신호(SENSE)에 의해 턴-온 되어 기준 전압 라인(RVL)을 통해 공급되는 기준 전압(Vref)을 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가해준다.

또한, 제2 트랜지스터(T2)는 구동 트랜지스터(DRT)의 제2 노드(N2)에 대한 전압 센싱 경로 중 하나로 활용될 수 있다.

한편, 스캔 신호(SCAN) 및 센싱 신호(SENSE)는 별개의 게이트 신호일 수 있다. 이 경우, 스캔 신호(SCAN) 및 센싱 신호(SENSE)는, 서로 다른 게이트 라인을 통해, 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드로 각각 인가될 수도 있다.

경우에 따라서는, 스캔 신호(SCAN) 및 센싱 신호(SENSE)는 동일한 게이트 신호일 수도 있다. 이 경우, 스캔 신호(SCAN) 및 센싱 신호(SENSE)는 동일한 게이트 라인을 통해 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드에 공통으로 인가될 수도 있다.

구동 트랜지스터(DRT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 n 타입 트랜지스터 또는 p 타입 트랜지스터일 수 있다.

각 서브픽셀 구조는 도 17 및 도 18 이외에도 다양하게 변형될 수 있다.

도 19 내지 도 21은 본 발명의 실시예들에 따른 터치표시장치의 단면도들이다.

도 19 및 도 21을 참조하면, 터치패널(TSP)이 표시패널(DISP)에 내장되고, 표시패널(DISP)이 유기발광표시패널로 구현되는 경우, 터치패널(TSP)은 표시패널(DISP) 내 봉지 층(ENCAP) 상에 위치할 수 있다. 다시 말해, 다수의 터치전극(TE), 다수의 터치라인(TL) 등의 터치 센서 메탈(Touch Sensor Metal)은, 표시패널(DISP) 내 봉지 층(ENCAP) 상에 위치할 수 있다.

전술한 바와 같이, 봉지층(ENCAP) 상에 터치전극들(TE)을 형성함으로써, 디스플레이 성능 및 디스플레이를 위한 층의 형성에 큰 영향을 주지 않고, 터치전극들(TE)을 형성할 수 있다.

한편, 도 19 및 도 21을 참조하면, 봉지층(ENCAP) 아래에 유기발광다이오드(OLED)의 제2 전극(E2)일 수 있는 캐소드(Cathode)가 존재할 수 있다.

봉지층(ENCAP)의 두께(T)는, 일 예로, 5 마이크로 미터 이상일 수 있다.

전술한 바와 같이, 봉지층(ENCAP)의 두께를 5 마이크로 미터 이상으로 설계함으로써, 유기발광다이오드(OLED)의 캐소드(Cathode)와 터치전극들(TE) 사이에 형성되는 기생 캐패시턴스를 줄여줄 수 있다. 이에 따라, 기생 캐패시턴스에 의한 터치감도 저하를 방지할 수 있다.

전술한 바와 같이, 다수의 터치전극(TE) 각각은 전극메탈(EM)이 다수의 오픈 영역(OA)이 있는 메쉬 형태로 패터닝되어 있고, 다수의 오픈 영역들(OA)에는, 수직 방향으로 보면, 하나 이상의 서브픽셀 또는 그 발광 영역이 존재할 수 있다.

전술한 바와 같이, 평면에서 볼 때, 터치전극(TE)의 영역 내에 존재하는 오픈 영역들(OA) 각각의 위치에 하나 이상의 서브픽셀의 발광 영역이 대응되어 존재하도록, 터치전극(TE)의 전극 메탈(EM)이 패터닝 됨으로써, 표시패널(DISP)의 발광 효율을 높여줄 수 있다.

따라서, 도 19 및 도 20에 도시된 바와 같이, 블랙 매트릭스(BM)의 위치는 터치전극(TE)의 전극 메탈(EM)의 위치와 대응될 수 있다.

그리고, 다수의 컬러필터(CF)의 위치는 다수의 터치전극(TE)의 위치와 대응된다.

전술한 바와 같이, 다수의 오픈 영역들(OA)의 위치에 대응되는 위치에 다수의 컬러필터들(CF)가 위치함으로써, 유기발광표시패널(특히, 화이트 OLED를 이용하는 경우), 우수한 발광성능을 갖는 터치표시장치를 제공할 수 있다.

다수의 컬러필터(CF)과 다수의 터치전극(TE) 간의 수직 위치 관계를 살펴보면, 다음과 같다.

도 19에 도시된 바와 같이, 다수의 컬러필터(CF)와 블랙매트릭스(BM)는 다수의 터치전극들(TE) 상에 위치할 수 있다.

다수의 컬러필터들(CF)과 블랙매트릭스(BM)은, 다수의 터치전극들(TE) 상의 오버코트 층(OC) 상에 위치할 수 있다.

도 20에 도시된 바와 같이, 다수의 컬러필터(CF)와 블랙매트릭스(BM)은 다수의 터치전극들(TE)의 하부에 위치할 수 있다.

다수의 터치전극(TE)는 다수의 컬러필터(CF)와 블랙매트릭스(BM) 상의 오버코트 층(OC) 상에 위치할 수 있다.

전술한 바에 따르면, 발광 성능 등의 디스플레이 성능과 터치 성능을 고려하여, 컬러필터들(CF)과 터치전극들(TE) 간의 최적의 위치 관계를 갖는 터치표시장치를 제공할 수 있다.

한편, 터치표시장치의 제작 편리성 향상 및 사이즈 축소 등을 위하여, 터치전극들(TE)로 이루어지는 터치패널(TSP)을 표시패널(DISP)에 내장하기 위한 시도들이 종래에도 이루어지고 있다.

하지만, 유기발광표시패널인 표시패널(DISP)에 터치패널(TSP)을 내장하기 위해서는 상당한 어려움이나 많은 제약 사항들이 있다.

가령, 유기발광표시패널인 표시패널(DISP)의 제작 공정 시, 유기물로 인해, 일반적으로 금속 물질로 되어 있는 터치전극들(TE)을 패널 내부에 형성하기 위한 고온 공정이 자유롭지 못한 한계점이 있다.

이러한 유기발광표시패널의 구조적 특성 및 공정 등의 제약 요인으로 인해, 유기발광표시패널인 표시패널(DISP)의 내부에 터치센서로서의 터치전극들(TE)을 배치시키기가 어려운 실정이었다. 따라서, 종래에는, 터치패널(TSP)을 유기발광표시패널인 표시패널(DISP)에 내장시키는 것이 아니라, 유기발광표시패널인 표시패널(DISP) 상에 부착하는 방식으로 터치구조를 구현해 왔다.

하지만, 도 19 및 도 20에 도시된 바와 같이, 봉지층(ENCAP) 상에 터치전극들(TE)을 형성하는 등의 구조를 통해, 우수한 디스플레이 성능 및 터치 성능을 가질 수 있는 터치패널(TSP)이 내장된 유기발광표시패널인 표시패널(DISP)을 제공할 수 있다.

도 21을 참조하면, 기판 또는 백 플레이트(L01) 상에 폴리이미드 층(L02, PI(Polyimide) Layer)이 위치한다.

폴리이미드 층(L02) 상에 버퍼층(L03)이 위치할 수 있으며, 버퍼층(L03) 상에 층간 절연막(L04)이 위치할 수 있다.

층간 절연막(L04) 상에 게이트 층(L05)이 존재할 수 있으며, 게이트 층(L05)에는, 필요한 위치마다 게이트 전극 등이 형성될 수 있다.

게이트 층(L05) 상에 게이트 절연막(L06)이 존재할 수 있다.

게이트 절연막(L06) 상에 소스/드레인 층(L07)이 존재할 수 있다.

소스/드레인 층(L07)에는, 데이터 라인(DL), 메탈 연결을 위한 링크 라인(LL) 등의 신호 배선과, 각종 트랜지스터의 소스/드레인 전극 등이 형성될 수 있다.

소스/드레인 층(L07) 상에는 보호층(L08)이 존재할 수 있다.

보호층(L08) 상에 평탄화층(L09)이 위치하고, 평탄화층(L09) 상에, 각 서브픽셀의 발광 위치에 제1 전극(E1)이 형성되는 제1 전극 층(L10)이 존재할 수 있다.

제1 전극 층(L10) 상에 뱅크(L11)이 위치하고, 뱅크(L11) 상에, 유기발광층(L12)이 위치한다.

유기발광층(L12) 상에 모든 서브픽셀 영역에 공통으로 형성되는 제2 전극 층(L13)이 존재할 수 있다.

제2 전극 층(L13) 상에, 수분, 공기 등의 침투 방지를 위한 봉지층(L14)이 존재할 수 있다.

또한, 패널 외곽에는 댐(DAM)이 존재할 수 있다.

봉지층(L14)은 1개의 층으로 되어 있을 수도 있고, 2개 이상의 층이 적층 되어 있을 수도 있다. 또한, 봉지층(L14)은 금속 층으로 되어 있을 수도 있고, 유기물 층과 무기물 층이 둘 이상이 적층되어 있을 수도 있다.

도 21의 구현 예시의 경우, 봉지층(L14)이 제1 봉지층(L14a), 제2 봉지층(L14b) 및 제3 봉지층(L14c)으로 적층된 경우이다.

제1 봉지층(ENCAP 1, L14a), 제2 봉지층(ENCAP 2, L14b) 및 제3 봉지층(ENCAP 3, L14c) 각각은 유기물 층과 무기물 층일 수 있다.

전술한 봉지층(L14) 상에, 터치 전극(TE)이 형성된다.

터치 전극(TE)은 개구 영역(OA)이 있는 메쉬 타입으로 예를 든 것이다. 이 경우, 터치 전극(TE)은 투명 전극일 수 있다.

또한, 봉지층(L14) 상에, 터치 라인(TL)도 형성될 수 있다.

터치 라인(TL)과 터치 전극(TE)은 서로 다른 층에 형성될 수도 있고 동일 층에 형성될 수도 있다.

터치 전극(TE)과 연결된 터치 라인(TL)은, 댐(DAM)이 있는 영역을 지나쳐 댐 외곽 영역, 즉, 패드(IP)와 인접한 영역까지 연장된다.

그리고, 터치 라인(TL)은 댐 외곽 영역에서 소스/드레인 층(L07)에 형성된 링크 라인(LL)과 컨택홀(CNT)을 통해 연결될 수 있다.

링크 라인(LL)은, 터치 구동 회로(TDC)와 연결을 위해, 댐 외곽 영역에 존재하는 패드(IP)와 전기적으로 연결될 수 있다.

봉지층(L14)은 소정의 두께(Tencap)로 형성될 수 있다. 여기서, 봉지층(L14)의 두께(Tencap)는, 터치 구동 및 터치 센싱 시 RC 지연과, 터치 성능(터치 감도)에 끼치는 영향을 고려하여 설계될 수 있다.

한편, 댐(DAM)은 제1, 제2, 제3 봉지층(L14a, L14b, L14c) 중 하나 이상의 경계 지점 또는 그 근방에 형성될 수 있다.

이러한 댐(DAM)은, 뱅크(L11) 및 봉지층(L14) 등이 적층되어 높게 형성될 수 있다.

이러한 댐(DAM)은, 봉지층(L14a, L14b, L14c)이 패널 외곽으로 무너지는 것을 방지할 수 있다.

또한, 댐(DAM)은 봉지층(L14a, L14b, L14c)의 일부가 연장되어 있기 때문에, 봉지 기능을 할 수 있고, 이에 따라, 측면에서 패널 안쪽으로 유입되는 수분 등으로부터의 픽셀 등을 보호해줄 수 있다.

도 21을 참조하면, 표시패널(DISP)에는 다수의 터치전극(TE)과 전기적으로 연결된 다수의 터치라인(TL)이 배치되는데, 표시패널(DISP)의 외곽 영역(댐 외곽 영역)에서, 다수의 터치라인(TL)의 하부에는 봉지층(L14)이 배치되지 않을 수 있다.

한편, 다수의 터치전극(TE) 각각에 해당하는 전극메탈(EM)은 서브픽셀 영역을 정의하는 다수의 뱅크(L11)와 중첩될 수 있다.

도 22는 본 발명의 실시예들에 따른 터치표시장치의 3가지 터치전극 외곽 구조에 따른 뮤추얼 캐패시턴스 크기를 나타낸 그래프이다.

도 22는, 도 11의 제1 터치전극 외곽 구조(Case 1)와, 도 12의 제1 터치전극 외곽 구조(Case 2)와, 도 13의 제1 터치전극 외곽 구조(Case 3) 각각에서 구동 터치전극(TEd)과 센싱 터치전극(TEs) 간에 형성되는 뮤추얼 캐패시턴스(Cm)의 크기를 나타낸 그래프이다.

도 22를 참조하면, 도 13의 제1 터치전극 외곽 구조(Case 3)에서의 뮤추얼 캐패시턴스가 가장 크고, 도 12의 제1 터치전극 외곽 구조(Case 2)에서의 뮤추얼 캐패시턴스가 그 다음으로 크고, 도 11의 제1 터치전극 외곽 구조(Case 1)에서의 뮤추얼 캐패시턴스가 가장 작게 나타난다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

다수의 터치전극이 배치된 터치패널; 및
상기 터치패널을 센싱하여 터치유무 또는 터치좌표를 획득하는 터치 센싱 회로를 포함하고,
상기 다수의 터치전극 중 인접한 제1 터치전극과 제2 터치전극은 전기적으로 분리되고,
상기 제1 터치전극과 상기 제2 터치전극의 경계 영역에서, 상기 제1 터치전극의 외곽 부분과 상기 제2 터치전극의 외곽 부분은 다른 형상을 갖는 터치표시장치.
제1항에 있어서,
상기 제1 터치전극의 외곽 부분과 상기 제2 터치전극의 외곽 부분 중 하나에만 적어도 하나의 돌출부가 존재하는 터치표시장치.
제1항에 있어서,
상기 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부와 상기 제2 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는 서로 다른 크기를 갖는 터치표시장치.
제1항에 있어서,
상기 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는,
상기 제2 터치전극의 외곽 부분이 차지하는 영역 내로 침범하여 돌출되어 있는 터치표시장치.
제1항에 있어서,
상기 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는,
상기 제2 터치전극의 외곽 부분에 존재하는 둘 이상의 돌출부 사이로 돌출되어 있는 터치표시장치.
제1항에 있어서,
상기 다수의 터치전극 각각은 메쉬 타입으로 패터닝 된 전극 메탈인 터치표시장치.
제6항에 있어서,
상기 다수의 터치전극의 전체 또는 일부의 영역 내에는 메쉬 타입으로 패터닝 된 전극메탈과 끊어진 하나 이상의 내부 더미메탈이 배치되는 터치표시장치.
제7항에 있어서,
상기 하나 이상의 내부 더미메탈은 상기 전극메탈과 동일한 층에 배치되고 동일한 물질인 터치표시장치.
제1항에 있어서,
상기 터치패널은 다수의 데이터 라인과 다수의 게이트 라인이 배치되고 상기 다수의 데이터 라인과 상기 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 배열된 표시패널에 내장되고,
상기 다수의 터치전극 각각은 메쉬 타입으로 패터닝 된 전극메탈이고,
상기 다수의 터치전극 각각 영역 내에는 다수의 오픈 영역이 존재하고,
상기 다수의 오픈 영역 각각은 하나 이상의 서브픽셀의 발광 영역과 대응되는 터치표시장치.
제9항에 있어서,
상기 다수의 터치전극은 상기 표시패널 내 봉지층 상에 위치하는 터치표시장치.
제1항에 있어서,
상기 터치 센싱 회로는,
상기 제1 터치전극과 상기 제2 터치전극 중, 하나에는 구동 신호를 인가하고, 나머지 하나로부터 센싱 신호를 수신하는 터치표시장치.
다수의 터치전극; 및
상기 다수의 터치전극과 전기적으로 연결된 다수의 터치라인이 배치되고,
상기 다수의 터치전극 중 인접한 제1 터치전극과 제2 터치전극은 전기적으로 분리되고,
상기 제1 터치전극과 상기 제2 터치전극의 경계 영역에서, 상기 제1 터치전극의 외곽 부분과 상기 제2 터치전극의 외곽 부분은 다른 형상을 갖는 패널.
제12항에 있어서,
상기 제1 터치전극의 외곽 부분과 상기 제2 터치전극의 외곽 부분 중 하나에만 적어도 하나의 돌출부가 존재하는 패널.
제12항에 있어서,
상기 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부와 상기 제2 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는 서로 다른 크기를 갖는 패널.
제12항에 있어서,
상기 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는,
상기 제2 터치전극의 외곽 부분이 차지하는 영역 내로 침범하여 돌출되어 있는 패널.
제12항에 있어서,
상기 제1 터치전극의 외곽 부분에 존재하는 적어도 하나의 돌출부는,
상기 제2 터치전극의 외곽 부분에 존재하는 둘 이상의 돌출부 사이로 돌출되어 있는 패널.