KR20190019932A - 폴리디메틸실록산을 함유하는 접착제 - Google Patents

폴리디메틸실록산을 함유하는 접착제 Download PDF

Info

Publication number
KR20190019932A
KR20190019932A KR1020187035661A KR20187035661A KR20190019932A KR 20190019932 A KR20190019932 A KR 20190019932A KR 1020187035661 A KR1020187035661 A KR 1020187035661A KR 20187035661 A KR20187035661 A KR 20187035661A KR 20190019932 A KR20190019932 A KR 20190019932A
Authority
KR
South Korea
Prior art keywords
wafer
adhesive
adhesive layer
peeling
substrate
Prior art date
Application number
KR1020187035661A
Other languages
English (en)
Other versions
KR102272726B1 (ko
Inventor
히로시 오기노
토모유키 에노모토
테츠야 신조
카즈히로 사와다
?스케 모리야
Original Assignee
닛산 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛산 가가쿠 가부시키가이샤 filed Critical 닛산 가가쿠 가부시키가이샤
Publication of KR20190019932A publication Critical patent/KR20190019932A/ko
Application granted granted Critical
Publication of KR102272726B1 publication Critical patent/KR102272726B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

[과제] 웨이퍼의 이면 연마 후에는 용이하게 박리할 수 있고, 내열성, 세정 제거성이 용이한 접착제를 제공한다.
[해결수단] 지지체와 웨이퍼의 회로면 사이에서 박리 가능하게 접착하고 웨이퍼의 이면을 가공을 하기 위한 접착제로서, 지지체측 또는 웨이퍼측으로부터 가열함으로써 이 접착제가 경화되어, 접착층의 박리시의 박리면이 선택 가능해지는 상기 접착제. 상기 접착제가 하이드로실릴화 반응에 의해 경화되는 성분(A)와 폴리디메틸실록산을 포함하는 성분(B)를 포함한다. 성분(B)가 1100mm2/s 내지 2000000mm2/s의 점도를 가지는 폴리디메틸실록산. 제1 기체의 표면에 접착제를 도포하여 이루어지는 접착층과 제2 기체의 표면을 접합하고, 제1 기체측으로부터 가열하는 적층체의 형성방법. 제1 기체의 표면에 접착제를 도포하여 이루어지는 접착층과 제2 기체의 표면을 접합하고, 제1 기체측으로부터 가열하고 경화하여 적층체를 형성한 후에 적층체를 가공하고, 제1 기체와 접착층 사이에서 박리를 일으키는 박리방법.

Description

폴리디메틸실록산을 함유하는 접착제
본 발명은 웨이퍼 이면의 연마시에 웨이퍼를 지지체에 고정하기 위한 접착제와 이를 이용한 적층체에 관한 것이다.
종래의 2차원적인 평면방향으로 집적해 온 반도체 웨이퍼는, 추가적인 집적화를 목적으로 평면을 추가로 3차원 방향으로도 집적(적층)하는 반도체 집적기술이 요구되고 있다. 이 3차원 적층은 실리콘 관통전극(TSV: through silicon via)에 의해 결선하면서 다층으로 집적하는 기술이다. 다층으로 집적할 때, 집적되는 각각의 웨이퍼는 형성된 회로면과는 반대측(즉, 이면)을 연마에 의해 박화(薄化)하고, 박화된 반도체 웨이퍼가 적층된다.
박화 전의 반도체 웨이퍼(여기서는 단순히 웨이퍼라고도 한다)는, 연마장치로 연마하기 위해 지지체에 접착된다. 이때의 접착은 연마 후에 용이하게 박리되어야 하기 때문에, 가접착이라고 한다. 떼어내는데 큰 힘을 가하면 박화된 반도체 웨이퍼는, 절단되거나 변형되는 경우가 있고, 이러한 일이 발생하지 않도록, 가접착에서는, 용이하게 떨어져야 한다. 하지만, 반도체 웨이퍼의 이면 연마시에 연마응력에 의해 지지체로부터 반도체 웨이퍼가 떨어지거나 밀리는 것은 바람직하지 않다. 따라서 가접착에 요구되는 성능은 연마시의 응력에 견디고, 연마 후에 용이하게 떨어지는 것이다.
예를 들어 연마시의 평면방향에 대하여 높은 응력(강한 접착력)을 가지고, 떼어낼 때의 종방향에 대하여 낮은 응력(약한 접착력)을 가지는 성능이 요구된다.
이러한 접착 프로세스로서 접착층과 분리층을 가지고, 분리층은 디메틸실록산의 플라즈마 중합에 의해 형성되며, 연마 후에 기계적으로 분리하는 방법(특허문헌 1, 특허문헌 2 참조), 지지기판과 반도체 웨이퍼를 접착성 조성물로 접착하고, 반도체 웨이퍼의 이면을 연마한 후에 접착제를 에칭액으로 제거하는 방법(특허문헌 3 참조), 그리고, 지지체와 반도체 웨이퍼를 접착하는 접착층에 알케닐기 함유 오가노폴리실록산과 하이드로실릴기 함유 오가노폴리실록산을 백금촉매로 중합한 중합층과, 열경화성 폴리실록산으로 이루어지는 중합층을 조합한 웨이퍼 가공체의 형성방법(특허문헌 4, 특허문헌 5 참조, 특허문헌 6 참조, 특허문헌 7 참조)이 개시되어 있다.
일본특허공표 2012-510715호 공보 일본특허공표 2012-513684호 공보 일본특허공표 2008-532313호 공보 일본특허공개 2013-179135호 공보 일본특허공개 2013-232459호 공보 일본특허공개 2006-508540호 공보 일본특허공개 2009-528688호 공보
본 발명은 지지체(지지기판)와 웨이퍼 사이에 접착층을 형성하는 접착제, 이 접착제는, 하이드로실릴화 반응에 의해 경화되는 폴리오가노실록산 성분과, 비반응성의 폴리오가노실록산 성분을 포함하는 것으로, 웨이퍼의 이면의 연마시의 응력에 견디고, 연마 후에 용이하게 떼어낼 수 있으며, 가열 경화시의 가열방향에 따라 박리면이 선택 가능해지는 접착제를 제공한다.
본 발명은 제1 관점으로서, 지지체와 웨이퍼의 회로면 사이에서 박리 가능하게 접착하고 웨이퍼의 이면을 가공을 하기 위한 접착제로서, 이 접착제의 경화시에 지지체측으로부터의 가열 또는 웨이퍼측으로부터의 가열에 의해 박리시의 박리면이 제어 가능해지는 상기 접착제,
제2 관점으로서, 지지체 표면과 웨이퍼 표면의 회로면을 접합하기 위한 접착제로서, 웨이퍼 이면의 가공을 하기 위한 가접착을 할 수 있고, 지지체측 또는 웨이퍼측으로부터의 가열 경화에 의해 박리면을 지지체와 상기 접착제 사이 또는 웨이퍼와 상기 접착제 사이에서 선택할 수 있는 접착제이며, 상기 접착제가 하이드로실릴화 반응에 의해 경화 되는 성분(A)와, 폴리디메틸실록산을 포함하는 성분(B)를 포함하는 접착제,
제3 관점으로서, 성분(A)가, SiO2로 표시되는 실록산 단위(Q단위), R1R2R3SiO1/2로 표시되는 실록산 단위(M단위), R4R5SiO2/2로 표시되는 실록산 단위(D단위), R6SiO3/2로 표시되는 실록산 단위(T단위), 및 이들의 조합으로 이루어지는 군에서 선택된 폴리실록산(A1)(R1 내지 R6은 각각 독립적으로 탄소 원자수 1 내지 10의 알킬기, 탄소 원자수 2 내지 10의 알케닐기, 또는 수소 원자인 1가 화학기를 나타내며, 단 각각 Si-C결합 또는 Si-H 결합에 의해 규소 원자에 결합되어 있다)과 백금족 금속계 촉매(A2)를 포함하고 있고, 상기 폴리실록산(A1)은 폴리오가노실록산(a1)(상기 폴리오가노실록산(a1)은 SiO2로 표시되는 실록산 단위(Q단위), R1’R2’R3’SiO1/2로 표시되는 실록산 단위(M’단위), R4’R5’SiO2/2로 표시되는 실록산 단위(D’단위), R6’SiO3/2로 표시되는 실록산 단위(T’단위), 및 이들의 조합으로 이루어지는 군에서 선택되고, R1’ 내지 R6’은, 각각 독립적으로 탄소 원자수 1 내지 10의 알킬기 또는 탄소 원자수 2 내지 10의 알케닐기인 1가 화학기를 나타낸다)과 폴리오가노실록산(a2)(상기 폴리실록산(a2)은 SiO2로 표시되는 실록산 단위(Q단위), R1”R2”R3”SiO1/2로 표시되는 실록산 단위(M”단위), R4”R5”SiO2/2로 표시되는 실록산 단위(D”단위), R6”SiO3/2로 표시되는 실록산 단위(T”단위), 및 이들의 조합으로 이루어지는 군에서 선택되고, R1” 내지 R6”은, 각각 독립적으로 탄소 원자수 1 내지 10의 알킬기 또는 수소 원자인 1가 화학기를 나타낸다)을 포함하는 제2 관점에 기재된 접착제,
제4 관점으로서, 성분(B)가 1100mm2/s 내지 2000000mm2/s의 점도를 가지는 폴리디메틸실록산인 제2 관점 또는 제3 관점에 기재된 접착제,
제5 관점으로서, 성분(B)가 10000mm2/s 내지 1000000mm2/s의 점도를 가지는 폴리디메틸실록산인 제2 관점 또는 제3 관점에 기재된 접착제,
제6 관점으로서, 접착제 중의 성분(A)와 성분(B)가 질량%로 80:20 내지 50:50의 비율인 제2 관점 내지 제5 관점 중 어느 하나에 기재된 접착제,
제7 관점으로서, 억제제(A3)를 추가로 포함하는 제2 관점 내지 제6 관점 중 어느 하나에 기재된 접착제,
제8 관점으로서, 가공이 웨이퍼 이면의 연마인 제1 관점 내지 제7 관점 중 어느 하나에 기재된 접착제,
제9 관점으로서, 제1 기체의 표면에 제1 관점 내지 제8관점 중 어느 하나에 기재된 접착제를 도포하여 접착층을 형성하는 제1 공정,
상기 접착층에 제2 기체의 표면을 접합하는 제2 공정, 그리고
제1 기체측으로부터 가열하고, 상기 접착층을 경화시키는 제3 공정
을 포함하는 적층체의 형성방법.
제10 관점으로서, 제1 기체가 지지체이고, 제2 기체가 웨이퍼이며, 제2 공정에서 웨이퍼의 회로면이 제1 기체와 마주보는 것인 제9 관점에 기재된 접합방법,
제11 관점으로서, 제1 기체가 웨이퍼이고, 제2 기체가 지지체이며, 제2 공정에서 웨이퍼의 회로면이 제2 기체와 마주보는 것인 제9 관점에 기재된 접합방법,
제12 관점으로서, 제3 공정에서 가열이 핫 플레이트를 이용하여 120 내지 260℃에서 행해지는 제9 관점 내지 제11 관점 중 어느 하나에 기재된 접합방법,
제13 관점으로서, 제1 기체의 표면에 제1 관점 내지 제8 관점 중 어느 하나에 기재된 접착제를 도포하여 접착층을 형성하는 제1 공정,
상기 접착층에 제2 기체의 표면을 접합하는 제2 공정,
제1 기체측으로부터 가열하고, 접착층을 경화시켜, 적층체를 형성하는 제3 공정,
이 적층체를 가공하는 제4 공정, 그리고
제1 기체와 경화된 접착층 사이에서 박리시키는 제5 공정
을 포함하는 박리방법,
제14 관점으로서, 제1 기체가 지지체이고, 제2 기체가 웨이퍼이며, 제2 공정에서 웨이퍼의 회로면이 제1 기체와 마주보는 것인 제13 관점에 기재된 박리방법,
제15 관점으로서, 제1 기체가 웨이퍼이고, 제2 기체가 지지체이며, 제2 공정에서 웨이퍼의 회로면이 제2 기체와 마주보는 것인 제13 관점에 기재된 박리방법,
제16 관점으로서, 제3 공정에서 가열이 핫 플레이트를 이용하여 제1 기체의 온도가 120 내지 260℃이고, 제1 기체와 제2 기체의 온도차가 2 내지 20℃인 제13 관점에 기재된 박리방법,
제17 관점으로서, 제4 공정에서 가공이 제1 기체 또는 제2 기체의 이면의 연마인 제13 관점 내지 제16 관점 중 어느 하나에 기재된 박리방법,
제18 관점으로서, 제1 기체와 접착층 사이에서 박리시킨 후, 제2 기체와 접착층을 추가로 분리하는 제13 관점 내지 제17 관점 중 어느 하나에 기재된 박리방법,
제19 관점으로서, 제2 기체와 접착층의 분리가 접착제 표면에 테이프를 부착시키고, 제2 기체면에 대하여 60도 내지 180도 각도로 떼어내어 제2 기체와 접착층을 분리하는 것인 제18 관점에 기재된 박리방법, 및
제20 관점으로서, 제9 관점 내지 제12 관점 중 하나의 방법으로 제1 기체의 표면에 접착제를 도포하여 접착층을 형성하고, 제2 기체의 표면을 접착층에 접합하며, 제1 기체 또는 제2 기체의 이면을 연마한 후, 제13 관점 내지 제19 관점 중 어느 하나에 기재된 방법으로 제1 기체와 접착층 사이에서 박리하는 적층체의 가공방법이다.
본 발명에서는, 지지체와 웨이퍼의 회로면 사이에 장입되는 접착제가, 하이드로실릴화 반응에 의해 가교경화되는 성분(A)와, 비가교성의 폴리디메틸실록산을 포함하는 성분(B)를 포함하고, 웨이퍼의 회로면의 반대측인 웨이퍼 이면을 가공을 하기 위한 적층체를 형성하며, 특정 성분의 폴리실록산이 조합됨으로써, 웨이퍼의 회로면과, 지지체에 대한 스핀코트성이 우수하고, 지지체 표면 및 웨이퍼 표면의 회로면과의 접합시나 웨이퍼 이면의 가공시에 있어서의 내열성이 우수하며, 웨이퍼의 이면의 가공 후, 즉, 연마 후에는 용이하게 박리할 수 있고, 박리 후에는 웨이퍼나 지지체에 부착된 접착제를 용제나 테이프에 의해 떼어냄으로써 간단하게 제거할 수 있는 효과가 얻어진다.
그리고, 본 발명의 접착제는, 웨이퍼의 이면(회로면의 반대측)을 가공한 후에 웨이퍼와 지지체를 박리할 시에, 이 접착제를 도포하여 이루어지는 접착층을 경화할 때에 가열한 방향으로부터 선택적으로 박리시킬 수 있다. 즉, 웨이퍼와 접착층과 지지체로 이루어지는 적층체에서, 접착층의 경화시에 웨이퍼측으로부터 가열경화를 행한 경우는 박리시에 웨이퍼와 접착층 사이에서 박리시킬 수 있다. 또한, 접착층의 경화시에 지지체측으로부터 가열 경화를 행한 경우는 박리시에 지지체와 접착층 사이에서 박리시킬 수 있다. 즉, 본 발명의 접착제는, 이 접착제를 도포하여 이루어지는 접착층의 경화시에 지지체측으로부터의 가열 또는 웨이퍼측으로부터의 가열에 의해 박리시에 박리면을 선택할 수 있는 효과가 얻어진다.
본 발명에서는 접착제 중에서 하이드로실릴화 반응에 의해 경화되는 성분(A)와 폴리디메틸실록산을 포함하는 성분(B)의 2종류의 폴리오가노실록산을 포함하고 있기 때문에, 접착층 중에서의 각각의 성분의 분포차가 일어나 상기 박리면의 컨트롤이 가능해진 것이다. 성분(A)와 성분(B)와 추가로 그 밖의 폴리오가노실록산을 포함하는 접착제를 형성하는 것도 가능하다.
웨이퍼의 회로면의 반대측의 가공에서는, 연마에 의한 웨이퍼의 박화가 행해진다. 그 다음, 실리콘 관통전극(TSV) 등의 형성을 행하고, 그 후에 지지체로부터 박화 웨이퍼를 박리하여 웨이퍼의 적층체를 형성하고, 3차원 실장화된다. 또한, 그에 전후하여 웨이퍼 이면 전극 등의 형성도 행해진다. 웨이퍼의 박화와 TSV프로세스에는 지지체에 접착된 상태에서 250 내지 350℃의 열이 부가되는데, 본 발명의 접착제를 이용한 적층체는 그에 대한 내열성을 가지고 있다.
본 발명은 지지체와 웨이퍼의 회로면 사이에서 박리 가능하게 접착하고 웨이퍼의 이면을 가공을 하기 위한 접착제로서, 이 접착제가 하이드로실릴화 반응에 의해 경화되는 성분(A)와 폴리디메틸실록산을 포함하는 성분(B)를 포함하는 접착제이다.
또한, 본 발명은 지지체와 웨이퍼의 회로면 사이에서 박리 가능하게 접착하고 웨이퍼의 이면을 가공을 하기 위한 접착제로서, 이 접착제의 경화시에 지지체측으로부터의 가열 또는 웨이퍼측으로부터의 가열에 의해 박리시의 박리면이 선택 가능해지는 접착제이다.
박리시의 박리면이 선택 가능(제어가능)해진다는 것은, 웨이퍼와 접착층과 지지체로 이루어지는 적층체에 있어서, 접착층을 가열하여 경화시켰을 때에 웨이퍼측으로부터 가열했을 때는 박리가 웨이퍼와 접착층 사이에서 우선적으로 박리 가능해지고, 또한 지지체측으로부터 가열했을 때는 박리가 지지체와 접착층 사이에서 우선적으로 박리 가능해진다. 즉, 박리시의 박리면이 선택 가능해진다는 것은, 가열한 측(지지체 또는 웨이퍼)과 접착층과의 계면에서 박리가 가능해진다는 것이다. 여기서 박리 가능하는 것은 다른 박리개소보다도 박리 강도가 낮고, 박리가 잘 되는 것을 의미한다. 예를 들어, 코터의 위에 웨이퍼 이면을 아래로 하여 설치하고, 회로면에 접착제를 스핀코트로 도포하여 접착층을 형성하고, 그 위에 지지체를 설치하고, 핫 플레이트에서 웨이퍼의 이면을 가열하고 접착층을 경화하여 적층체를 형성한 후, 웨이퍼 이면을 가공(연마)한다. 그 후, 적층체로부터 웨이퍼를 떼어낼 때, 웨이퍼와 접착층 사이에서의 박리에 필요한 힘은, 지지체와 접착층 사이에서의 박리에 필요한 힘보다도 작아져, 웨이퍼와 접착층 사이에서 우선적으로 박리할 수 있다.
그리고 상기 접착제는 하이드로실릴화 반응에 의해 경화되는 성분(A)와 폴리디메틸실록산을 포함하는 성분(B)를 포함하는 접착제이다.
본 발명에서는 접착제에 의해 지지체와 웨이퍼가 가접착되고, 웨이퍼의 회로면과는 반대측인 이면이 연마 등에 의해 가공됨으로써, 웨이퍼 두께를 박화할 수 있다.
상기 가접착은 웨이퍼 이면의 연마시에는 접착되어 있고, 웨이퍼 이면의 연마 후에는 지지체와 박화된 웨이퍼가 분리될 수 있는 것이다.
본 발명에서 접착층은, 접착제에 의해 형성된다. 접착제는 성분(A)와 성분(B)를 포함하고, 추가로 그 밖의 첨가물을 포함할 수 있다.
성분(A)가, SiO2로 표시되는 실록산 단위(Q단위), R1R2R3SiO1/2로 표시되는 실록산 단위(M단위), R4R5SiO2/2로 표시되는 실록산 단위(D단위), R6SiO3/2로 표시되는 실록산 단위(T단위), 및 이들의 조합으로 이루어지는 군에서 선택된 폴리실록산(A1)(단 R1 내지 R6은 각각 독립적으로 탄소 원자수 1 내지 10의 알킬기, 탄소 원자수 2 내지 10의 알케닐기, 또는 수소 원자인 1가 화학기를 나타내며, 각각 Si-C결합 또는 Si-H결합에 의해 규소 원자에 결합되어 있다)과 백금족 금속계 촉매(A2)를 포함하고 있고, 상기 폴리실록산(A1)은, 폴리오가노실록산(a1)과 폴리오가노실록산(a2)를 포함한다.
폴리오가노실록산(a1)이 탄소 원자수 1 내지 10의 알킬기와 탄소 원자수 2 내지 10의 알케닐기를 치환기로 가지는 실록산 단위로 되어 있고, 폴리오가노실록산(a2)가 탄소 원자수 1 내지 10의 알킬기와 수소원자를 치환기로 가지는 실록산 단위로 되어 있다. 알케닐기와 Si-H기가 백금족 금속계 촉매(A2)에 의해 하이드로실릴화 반응에 의해 가교구조를 형성하고 접착제가 경화된다.
폴리오가노실록산(a1)은 SiO2로 표시되는 실록산 단위(Q단위), R1’R2’R3’SiO1/2로 표시되는 실록산 단위(M’단위), R4’R5’SiO2/2로 표시되는 실록산 단위(D’단위), R6’SiO3/2로 표시되는 실록산 단위(T’단위), 및 이들의 조합으로 이루어지는 군에서 선택된다. 예를 들어 (Q단위와 M’단위)와 (D’단위와 M’단위)의 조합, (T’단위와 M’단위)와 (D’단위와 M’단위)의 조합, (Q단위와 T’단위와 M’단위)와 (T’단위와 M’단위)의 조합, (T’단위와 M’단위)의 조합, (Q단위와 M’단위)의 조합에 의해 폴리오가노실록산(a1)이 된다.
폴리오가노실록산(a2)는 SiO2로 표시되는 실록산 단위(Q단위), R1”R2”R3”SiO1/2로 표시되는 실록산 단위(M”단위), R”R5”SiO2/2로 표시되는 실록산 단위(D”단위), R6”SiO3/2로 표시되는 실록산 단위(T”단위), 및 이들의 조합으로 이루어지는 군에서 선택된다. 예를 들어 (M”단위와 D”단위)의 조합, (Q단위와 M”단위)의 조합, (Q단위와 T”단위와 M”단위)의 조합에 의해 폴리오가노실록산(a2)이 된다.
상기 탄소 원자수 2 내지 10의 알케닐기는, 예를 들어 에테닐기, 1-프로페닐기, 2-프로페닐기, 1-메틸-1-에테닐기, 1-부테닐기, 2-부테닐기, 3-부테닐기, 2-메틸-1-프로페닐기, 2-메틸-2-프로페닐기, 1-에틸에테닐기, 1-메틸-1-프로페닐기, 1-메틸-2-프로페닐기, 1-펜테닐기, 2-펜테닐기, 3-펜테닐기, 4-펜테닐기, 1-n-프로필에테닐기, 1-메틸-1-부테닐기, 1-메틸-2-부테닐기, 1-메틸-3-부테닐기, 2-에틸-2-프로페닐기, 2-메틸-1-부테닐기, 2-메틸-2-부테닐기, 2-메틸-3-부테닐기, 3-메틸-1-부테닐기, 3-메틸-2-부테닐기, 3-메틸-3-부테닐기, 1,1-디메틸-2-프로페닐기, 1-i-프로필에테닐기, 1,2-디메틸-1-프로페닐기, 1,2-디메틸-2-프로페닐기, 1-헥세닐기, 2-헥세닐기, 3-헥세닐기, 4-헥세닐기, 5-헥세닐기, 1-메틸-1-펜테닐기, 1-메틸-2-펜테닐기, 1-메틸-3-펜테닐기, 1-메틸-4-펜테닐기, 1-n-부틸에테닐기, 2-메틸-1-펜테닐기, 2-메틸-2-펜테닐기, 2-메틸-3-펜테닐기, 2-메틸-4-펜테닐기, 2-n-프로필-2-프로페닐기, 3-메틸-1-펜테닐기, 3-메틸-2-펜테닐기, 3-메틸-3-펜테닐기, 3-메틸-4-펜테닐기, 3-에틸-3-부테닐기, 4-메틸-1-펜테닐기, 4-메틸-2-펜테닐기, 4-메틸-3-펜테닐기, 4-메틸-4-펜테닐기, 1,1-디메틸-2-부테닐기, 1,1-디메틸-3-부테닐기, 1,2-디메틸-1-부테닐기, 1,2-디메틸-2-부테닐기, 1,2-디메틸-3-부테닐기, 1-메틸-2-에틸-2-프로페닐기, 1-s-부틸에테닐기, 1,3-디메틸-1-부테닐기, 1,3-디메틸-2-부테닐기, 1,3-디메틸-3-부테닐기, 1-i-부틸에테닐기, 2,2-디메틸-3-부테닐기, 2,3-디메틸-1-부테닐기, 2,3-디메틸-2-부테닐기, 2,3-디메틸-3-부테닐기, 2-i-프로필-2-프로페닐기, 3,3-디메틸-1-부테닐기, 1-에틸-1-부테닐기, 1-에틸-2-부테닐기, 1-에틸-3-부테닐기, 1-n-프로필-1-프로페닐기, 1-n-프로필-2-프로페닐기, 2-에틸-1-부테닐기, 2-에틸-2-부테닐기, 2-에틸-3-부테닐기, 1,1,2-트리메틸-2-프로페닐기, 1-t-부틸에테닐기, 1-메틸-1-에틸-2-프로페닐기, 1-에틸-2-메틸-1-프로페닐기, 1-에틸-2-메틸-2-프로페닐기, 1-i-프로필-1-프로페닐기 및 1-i-프로필-2-프로페닐기 등을 들 수 있다. 특히, 에테닐기, 즉, 비닐기, 2-프로페닐기, 즉, 알릴기를 바람직하게 이용할 수 있다.
상기 탄소 원자수 1 내지 10의 알킬기는, 예를 들어 메틸기, 에틸기, n-프로필기, i-프로필기, n-부틸기, i-부틸기, s-부틸기, t-부틸기, n-펜틸기, 1-메틸-n-부틸기, 2-메틸-n-부틸기, 3-메틸-n-부틸기, 1,1-디메틸-n-프로필기, 1,2-디메틸-n-프로필기, 2,2-디메틸-n-프로필기, 1-에틸-n-프로필기, n-헥실기, 1-메틸-n-펜틸기, 2-메틸-n-펜틸기, 3-메틸-n-펜틸기, 4-메틸-n-펜틸기, 1,1-디메틸-n-부틸기, 1,2-디메틸-n-부틸기, 1,3-디메틸-n-부틸기, 2,2-디메틸-n-부틸기, 2,3-디메틸-n-부틸기, 3,3-디메틸-n-부틸기, 1-에틸-n-부틸기, 2-에틸-n-부틸기, 1,1,2-트리메틸-n-프로필기, 1,2,2-트리메틸-n-프로필기, 1-에틸-1-메틸-n-프로필기 및 1-에틸-2-메틸-n-프로필기 등을 들 수 있다. 특히 메틸기를 바람직하게 이용할 수 있다.
폴리오가노실록산(a1)은 탄소 원자수 1 내지 10의 알킬기와 탄소 원자수 2 내지 10의 알케닐기를 치환기로 가지는 실록산 단위로 구성되고, 탄소 원자수 1 내지 10의 알킬기가 메틸기이며, 탄소 원자수 2 내지 10의 알케닐기가 에테닐기, 즉 비닐기이고, 알케닐기의 R1’ 내지 R6’로 나타내는 전치환기(全置換基) 중의 비율은, 0.1몰% 내지 50.0몰%, 바람직하게는 0.5몰% 내지 30.0몰%로 할 수 있고, 나머지 R1’ 내지 R6’은 알킬기로 할 수 있다.
또한, 폴리오가노실록산(a2)는 탄소 원자수 1 내지 10의 알킬기와 수소원자를 치환기로 가지는 실록산 단위로 구성되고, 탄소 원자수 1 내지 10의 알킬기가 메틸기이며, 수소원자는 Si-H의 구조를 형성한다. 수소원자, 즉, Si-H기의 R1” 내지 R6”로 나타내는 전치환기 중의 비율은, 0.1몰% 내지 50.0몰%, 바람직하게는 10.0몰% 내지 40.0몰%로 할 수 있고, 나머지 R1” 내지 R6”은 알킬기로 할 수 있다.
폴리오가노실록산(a1)과 폴리오가노실록산(a2)는, 알케닐기와 Si-H기로 나타내는 수소 원자가 몰비로, 2.0:1.0, 바람직하게는 1.5:1.0의 범위로 함유할 수 있다.
상기 폴리오가노실록산(a1) 및 폴리오가노실록산(a2)는, 각각 중량 평균 분자량이 500 내지 1000000, 또는 5000 내지 50000의 범위에서 이용할 수 있다. 이들의 분자량은 GPC분석에 의한 폴리스티렌 환산으로 얻어지는 분자량이다. 또한, 폴리오가노실록산(a1) 및 폴리오가노실록산(a2)는 점도로서, 10mPa·s 내지 1000000mPa·s, 바람직하게는 10mPa·s 내지 100000mPa·s, 보다 바람직하게는 10mPa·s 내지 10000mPa·s의 범위에서 이용할 수 있다. 이들 점도는 E형 회전점도계에 의해 25℃에서 측정하여 구할 수 있다.
성분(A)는 백금족 금속계 촉매(A2)를 함유한다. 백금계 금속촉매는 알케닐기와 Si-H기와의 하이드로실릴화 부가반응을 촉진하기 위한 촉매로서, 백금흑, 염화제2백금, 염화백금산, 염화백금산과 1가알코올과의 반응물, 염화백금산과 올레핀류와의 착체, 백금비스아세토아세테이트 등이 이용된다. 백금과 올레핀류와의 착체로는, 예를 들어 디비닐테트라메틸디실록산과 백금과의 착체를 들 수 있다. 백금촉매의 첨가량은 폴리오가노실록산(a1) 및 폴리오가노실록산(a2)의 합계량에 대하여 백금금속으로서, 1.0 내지 500.0ppm, 바람직하게는 1.0 내지 50.0ppm의 범위에서 첨가할 수 있다.
성분(A)는 하이드로실릴화 반응의 진행을 억제하는 억제제(A3)로서, 알키닐알코올을 추가로 첨가할 수 있다. 억제제로는 예를 들어, 1-에티닐-1-시클로헥산올 등을 들 수 있다. 이들 억제제는 폴리오가노실록산(a1) 및 폴리오가노실록산(a2)의 합계량에 대하여 500.0 내지 100000.0ppm, 바람직하게는 1000.0 내지 10000.0ppm의 범위에서 첨가할 수 있다.
본 발명의 성분(B)에 이용되는 폴리오가노실록산은, RRSiO2/2(단 R은 각각 Si-C 결합에 의해 규소 원자에 결합되어 있다.)으로 표시되는 실록산 단위(D단위)를 포함하고, R은 탄소 원자수 1 내지 10의 알킬기이며, 상술한 예시를 들 수 있다. 바람직하게는 메틸기이고, 폴리디메틸실록산을 들 수 있다.
성분(B)에 이용되는 폴리실록산은, 실록산 단위(D단위)를 포함하는데, Q단위, M단위, T단위를 포함하고 있을 수도 있다. 예를 들어, D단위만으로 이루어질 경우, D단위와 Q단위의 조합인 경우, D단위와 M단위의 조합인 경우, D단위와 T단위의 조합인 경우, D단위와 Q단위와 M단위의 조합인 경우, D단위와 M단위와 T단위의 조합인 경우, D단위와 Q단위와 M단위와 T단위의 조합인 경우 등을 들 수 있다.
성분(B)는 1100mm2/s 내지 2000000mm2/s, 바람직하게는 10000mm2/s 내지 1000000mm2/s의 점도를 가지는 폴리디메틸실록산으로 할 수 있다. 성분(B)는 폴리디메틸실록산으로 이루어지는 디메틸실리콘오일이다. 상기 점도의 값은 동점도로 나타내고, 센티스토크스(cSt)=mm2/s이다. 동점도는 동점도계에 의해 측정할 수 있다. 또한, 점도(mPa·s)를 밀도(g/cm3)로 나누어서 구할 수도 있다. 즉, 25℃에서 측정한 E형 회전점도계에 의한 점도와 밀도로부터 구할 수 있으며, 동점도(mm2/s)=점도(mPa·s)/밀도(g/cm3)로부터 산출할 수 있다.
본 발명의 접착제는, 접착제 중의 성분(A)와 성분(B)의 비율은 임의의 비율로 이용할 수 있다.
접착성에 있어서는, 접착제 중의 성분(A)와 성분(B)의 비율은 임의의 비율로 할 수 있다. 박리성이 더 양호하기 위해서는, 접착제 중의 성분(A)와 성분(B)의 비율을 질량%로 80:20 내지 20:80으로 할 수 있다. 나아가, 박리면을 컨트롤하는 경우에는, 접착제 중의 성분(A)와 성분(B)의 비율을 질량%로 80:20 내지 50:50으로 하는 것이 바람직하다.
본 발명에서는, 제1 기체의 표면에 상기 접착제를 도포하여 접착층을 형성하는 제1 공정,
상기 접착층에 제2 기체의 표면을 접합하는 제2 공정. 그리고 제1 기체측으로부터 가열하고, 상기 접착층을 경화시키는 제3 공정 ,
을 포함하는 적층체의 형성방법을 들 수 있다. 가열에 의해 접착제가 경화된다.
제1 기체가 지지체이고, 제2 기체가 웨이퍼이며, 제2 공정에서 웨이퍼의 회로면이 제1 기체와 마주보는 것인 적층체의 형성방법을 들 수 있다.
또한, 제1 기체가 웨이퍼이고, 제2 기체가 지지체이며, 제2 공정에서 웨이퍼의 회로면이 제2 기체와 마주보는 것인 적층체의 형성방법을 들 수 있다.
웨이퍼로는 예를 들어 직경 300mm, 두께 770μm 정도의 실리콘 웨이퍼를 들 수 있다.
지지체(캐리어)로는 예를 들어 직경 300mm, 두께 700mm 정도의 글래스 웨이퍼나 실리콘 웨이퍼를 들 수 있다.
접착제를 예를 들어 스핀코터에 의해 지지체 표면에 부착시켜, 접착층을 형성하고, 지지체 표면과 웨이퍼 표면의 회로면 사이에 접착제를 두도록 첩합하고, 120 내지 260℃의 온도에서 가열하여 접착제를 경화시켜 적층체를 형성할 수 있다.
또한, 접착제를 스핀코터에 의해 웨이퍼의 이면을 아래로 하여 웨이퍼 표면의 회로면에 부착시키고 접착층을 형성하고, 지지체는 접착제를 사이에 두도록 첩합하고, 120 내지 260℃의 온도에서 가열하여 접착제를 경화시켜 적층체를 형성할 수 있다. 가열온도는 120℃ 정도부터 접착제의 경화가 시작되고, 260℃ 이상의 온도로도 할 수 있지만, 웨이퍼의 회로면(디바이스면)의 내열성 관점에서 260℃ 이하가 바람직하고, 150℃ 내지 230℃ 정도가 보다 바람직하며, 190℃ 내지 200℃ 정도가 더욱 바람직하다. 가열시간은 예를 들어, 1분간 내지 30분간, 접착제의 경화 진행도 관점에서 3분 이상, 스루풋 관점에서 10분간 이하인 것이 바람직하다.
또한, 접착제는 점도 조정을 위해 용제를 첨가할 수 있다. 그 용제는 예를 들어, 이소파라핀, p-멘탄, 헥산, 운데칸 등의 탄화수소계나, 톨루엔, 메시틸렌, p-시멘 등의 방향족탄화수소계, 아세트산부틸 등의 에스테르계, 클로로포름 등의 할로겐계 용매를 들 수 있다. 그 첨가량은 접착제에 대하여 임의의 비율로 함유할 수 있다.
가열은 핫 플레이트를 이용하여, 제1 기체측 또는 제2 기체측 중 어느 일방으로부터 가열할 수 있다.
접착층을 사이에 두도록 형성하는 지지체와 웨이퍼는, 이들 물체를 감압하(예를 들어, 10Pa 내지 10000Pa의 감압상태)에서 합체시켜 적층체를 형성시킬 수 있다. 지지체와 웨이퍼를 합체시킬 때는 감압하에 하면만 가열하여 합체시킬 수 있으며, 가열은 예를 들어, 120℃ 내지 260℃에서도 행할 수 있다. 이 가열에 의해 접착층이 경화된다.
제1 기체의 표면에 상기 접착제를 도포하여 접착층을 형성하는 제1 공정
상기 접착층에 제2 기체의 표면을 접합하는 제2 공정,
제1 기체측으로부터 가열하고, 상기 접착층을 경화시켜, 적층체를 형성하는 제3 공정,
이 적층체를 가공하는 제4 공정, 그리고
제1 기체와 경화된 접착층 사이에서 박리시키는 제5 공정
을 포함하는 박리방법을 들 수 있다.
제1 기체가 지지체이고, 제2 기체가 웨이퍼이며, 제2 공정에서 웨이퍼의 회로면이 제1 기체와 마주보는 것인 상기 박리방법을 들 수 있다.
또한, 제1 기체가 웨이퍼이고, 제2 기체가 지지체이며, 제2 공정에서 웨이퍼의 회로면이 제2 기체와 마주보는 것인 상기 박리방법을 들 수 있다.
상기 접착제를 도포하여 이루어지는 접착층의 막두께는 5 내지 500μm로 할 수 있고, 10 내지 200μm가 바람직하며, 20 내지 150μm가 보다 바람직하고, 30 내지 120μm이 더욱 바람직하며, 30 내지 70μm가 특히 바람직하다.
박리면을 선택하기 위해서는, 상기 가열은 핫 플레이트를 이용하여 제1 기체측으로부터 가열하고, 제1 기체의 온도가 120 내지 260℃이고, 제1 기체와 제2 기체의 온도차는 2 내지 20℃로 설정할 수 있으며, 바람직하게는 2 내지 10℃, 보다 바람직하게는 3 내지 8℃로 설정할 수 있다. 제1 기체는 핫 플레이트면에 접해있기 때문에 핫 플레이트 상의 온도가 제1 기체의 온도로 간주된다. 제2 기체는 제1 기체보다 상술한 온도차의 범위에서 낮은 온도이다. 그 온도차를 발생시키는 원인은 제1 기체측으로부터의 가열에 의해, 제1 기체와 접착제와 제2 기체로 이루어지는 적층체 내에서 접착제의 경화시의 열전도로 인한 온도차가 발생하기 때문이다. 이 온도차에 의해 성분 분포의 치우침이 발생하여 박리시에 박리면이 선택 가능해지는 것으로 판단된다. 핫 플레이트는 히터 등에 의한 접촉가열장치로서, 그러한 기능을 가지는 가열장치라면 다양하게 사용할 수 있다.
웨이퍼의 회로면의 반대측의 가공으로는, 연마에 의한 웨이퍼의 박화를 들 수 있다. 그 다음, 실리콘 관통전극(TSV) 등의 형성을 행하고, 그 다음에 지지체로부터 박화 웨이퍼를 박리하여 웨이퍼의 적층체를 형성하여, 3차원 실장화된다. 또한, 그에 전후하여 웨이퍼 이면 전극 등의 형성도 행해진다. 웨이퍼의 박화와 TSV프로세스에는 지지체에 접착된 상태에서 250 내지 350℃의 열이 부가되는데, 본 발명의 웨이퍼와 접착층과 지지체로 이루어지는 적층체는 그에 대한 내열성을 가지고 있다.
예를 들어 직경 300mm, 두께 770μm 정도의 웨이퍼는, 회로면과는 반대인 이면을 연마하여, 두께 80μm 내지 4μm 정도까지 박화할 수 있다.
접착하고, 이면의 가공(연마)을 행한 후에, 지지체와 웨이퍼를 박리한다. 박리방법은 용제 박리, 레이저 박리, 예부(銳部)을 가지는 기재(機材)로 기계적으로 박리, 지지체와 웨이퍼 사이에서 떼어내는 박리 등을 들 수 있다.
상기 박리 후에는, 제1 기체측에는 접착제는 거의 부착되어 있지 않지만, 제1 기체면을 용제 등의 클리너로 세정할 수 있다. 클리너는 예를 들어 불화제4급암모늄 등의 불화물염과, 디아자비시클로운데센 등의 유기염기와, 유기용제를 함유하는 클리너액을 이용할 수 있다.
또한, 상기 박리 후에는 제2 기체측에 접착제가 잔존하는데, 제2 기체를 재생하기 위해 제2 기체와 접착제의 분리가 행해진다. 제2 기체가 지지체인 경우에는 지지체를 재생하기 위해 접착제를 분리한다. 접착제의 분리에는 용제에 의한 분리나, 테이프에 의한 박리법 등이 이용된다. 제2 기체와 접착제의 분리는, 예를 들어 제2 기체 상의 접착제 표면에 시판의 테이프를 부착시키고, 제2 기체면에 대하여 60도 내지 180도의 각도로 떼어내어 제2 기체와 접착제를 분리하는 테이프 필링법을 이용할 수 있다.
본 발명은 상기 방법으로 접합하고, 웨이퍼의 이면을 연마 후, 상기 방법으로 박리하는 적층체의 가공방법이다.
실시예
접착제의 성분(A)의 조정
폴리실록산(a1)로서 점도 200mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산과 비닐기 함유의 MQ수지로 이루어지는 베이스 폴리머(와카케미사제) 22.49kg, 폴리실록산(a2)로서 점도 70mPa·s의 SiH기 함유 직쇄상 폴리디메틸실록산(와카케미사제) 1.46kg, 폴리실록산(a2)로서 점도 100mPa·s의 SiH기 함유 직쇄상 폴리디메틸실록산(와카케미사제) 0.63kg, (A3)로서 1-에티닐시클로헥산올(와카케미사제) 63.5g을 교반기(이노우에제작소제 플라네터리 믹서)로 40분간 교반하였다(혼합물1로 함). 별도로, (A2)로서 백금촉매(와카케미사제) 30.4g과 폴리실록산(a2)로서 점도 1000mPa·s의 비닐기 함유 직쇄상 폴리디메틸실록산(와카케미사제) 1.05kg을 쓰리원 모터(신토카가쿠사제)로 30분간 교반하였다(혼합물2로 함). 혼합물2로서 0.98kg을, 혼합물1에 첨가하고, 다시 40분간 교반하고, 마지막으로 5μm의 PP(폴리프로필렌)필터로 여과하여, 접착제 성분(A)를 얻었다.
접착제 성분(B)는 폴리디메틸실록산을 준비하였다.
(접착제1)
성분(A) 폴리오가노실록산 99질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 1질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 이소파라핀계 용제(상품명 Isoper-E, 안도파라케미 주식회사, 이하 Isoper-E로 표기) 1.5질량부를 첨가하고 자전·공전믹서(주식회사 씽키제, 상품명 ARE-500)로 5분간 혼합하여 접착제1을 제조하였다.
(접착제2)
성분(A) 폴리오가노실록산 90질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 10질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 15질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제2를 제조하였다.
(접착제3)
성분(A) 폴리오가노실록산 85질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 15질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 22.5질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제3을 제조하였다.
(접착제4)
성분(A) 폴리오가노실록산 80질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 20질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 30질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제4를 제조하였다.
(접착제5)
성분(A) 폴리오가노실록산 70질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 30질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 45질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제5를 제조하였다.
(접착제6)
성분(A) 폴리오가노실록산 60질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 40질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 60질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제6을 제조하였다.
(접착제7)
성분(A) 폴리오가노실록산 50질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 50질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 75질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제7을 제조하였다.
(접착제8)
성분(A) 폴리오가노실록산 40질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 60질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 90질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제8을 제조하였다.
(접착제9)
성분(A) 폴리오가노실록산 30질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 70질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 105질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제9를 제조하였다.
(접착제10)
성분(A) 폴리오가노실록산 20질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 80질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 120질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제10을 제조하였다.
(접착제11)
성분(A) 폴리오가노실록산 10질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000000, 점도 1000000mm2/s) 90질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 135질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제11을 제조하였다.
(접착제12)
성분(A) 폴리오가노실록산 70질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK300000, 점도 300000mm2/s) 30질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 45질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제12를 제조하였다.
(접착제13)
성분(A) 폴리오가노실록산 70질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK100000, 점도 100000mm2/s) 30질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 45질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제13을 제조하였다.
(접착제14)
성분(A) 폴리오가노실록산 70질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK60000, 점도 60000mm2/s) 30질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 45질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제14를 제조하였다.
(접착제15)
성분(A) 폴리오가노실록산 70질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK10000, 점도 10000mm2/s) 30질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 45질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제15를 제조하였다.
(접착제16)
성분(A) 폴리오가노실록산 70질량%((A)성분과 (B)성분 중의 (A)성분의 비율)와, 성분(B) 폴리오가노실록산(와카케미사제, 상품명 AK1000, 점도 1000mm2/s) 30질량%((A)성분과 (B)성분 중의 (B)성분의 비율)로 이루어지는 혼합물 100질량부에 대하여, 용매로서 Isoper-E(안도파라케미 주식회사) 45질량부를 첨가하고 자전·공전믹서(주식회사 싱키제, 상품명 ARE-500)로 5분간 혼합하여 접착제16을 제조하였다.
(접착제17)
성분(A) 폴리오가노실록산만으로 이루어지는 접착제17을 준비하였다.
(실시예 1)
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(1) 내지 (11), (17)을 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(1) 내지 (11), (17)로 하였다. 여기의 가접착층을 가지는 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 글래스 웨이퍼(두께: 700μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 190℃에서 10분간, 가열처리를 행하였다. 그 후, 보이드의 유무를 글래스 웨이퍼(지지체)측으로부터 확인하였다. 접착성으로서 가열처리 후에 보이드가 보이지 않은 것을 양호한 것으로 「○」, 보인 것을 불량한 것으로 「×」로 표기하였다. 또한 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 「△」, 접착층에서 응집파괴가 발생한 것을 「×」, 박리할 수 없는 것을 「-」로 표기하였다. 결과를 표 1에 나타낸다.
[표 1]
Figure pct00001
적층체에 관한 표 1의 결과에서는, 접착제(1) 내지 (3), (17)에 의해 형성된 접착층(1) 내지 (3), (17)에서는, 접착성은 양호하지만, 박리성에 있어서 양호한 결과가 얻어지지 않았다. 한편, 접착제(4) 내지 (7)에 의해 형성된 접착층(4) 내지 (7)에 있어서는 접착성, 박리성, 박리계면의 선택성에 있어서 양호한 결과를 보였다. 접착제(8) 내지 (11)에 의해 형성된 접착층(8) 내지 (11)에서는 접착성, 박리성은 양호하지만, 박리계면의 선택성에 있어서 양호한 결과가 얻어지지 않았다.
(실시예 2)
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-1) 내지 (5-2)로 하였다. 이 접착층을 가지는 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 실리콘 웨이퍼(두께: 770μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상, 190℃에서 10분간, 가열처리를 실시하였다. 이때, 디바이스측 웨이퍼를 아래로 하여 가열처리한 것을 「디바이스」로 표기(접착층(5-1))하고, 캐리어측 웨이퍼(지지체)를 아래로 하여 가열처리한 것을 「캐리어」로 표기(접착층(5-2))하였다. 또한 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 불량한 것으로 「×」로 표기하였다. 결과를 표 2에 나타낸다.
[표 2]
Figure pct00002
적층체에 관한 표 2의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-1) 내지 (5-2)에서는, 박리성, 박리계면의 선택성에 있어서 양호한 결과를 보였다. 나아가 접착제의 경화시에 가열처리를 행하는 면에 따라 박리계면이 변화되어, 박리면을 완전히 선택할 수 있음이 확인되었다.
(실시예 3)
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-3) 내지 (5-4)로 하였다. 이 접착층을 가지는 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 실리콘 웨이퍼(두께: 770μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 다음, 불활성 가스 오븐(inert gas oven)(에스펙트사제)을 이용하여 190℃에서 10분간, 가열처리를 실시하였다. 이때, 디바이스측 웨이퍼를 아래로 하여 가열처리한 것을 「디바이스」로 표기(접착층(5-3))하고, 캐리어측 웨이퍼(지지체)를 아래로 하여 가열처리한 것을 「캐리어」로 표기(접착층(5-4))하였다. 또한 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 양호하게 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 불량한 것으로 「×」로 표기하였다. 결과를 표 3에 나타낸다.
[표 3]
Figure pct00003
적층체에 관한 표 3의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-3) 내지 (5-4)에서는, 박리성에 있어서 양호한 결과를 보였다. 그러나, 접착제의 경화시에 열이 적층체에 균일하게 가해지는 불활성 가스 오븐에서 가열처리를 실시한 경우, 박리계면의 선택성에 있어서는 양호한 결과가 얻어지지 않았다.
(실시예 4)
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-5) 내지 (5-8)로 하였다. 이 접착층을 가지는 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 글래스 웨이퍼(두께: 700μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상, 190℃에서 10분간, 가열처리를 실시하였다. 이때, 디바이스측 웨이퍼를 아래로 하여 가열처리한 것을 「디바이스」로 표기(접착층(5-5))하고, 캐리어측 웨이퍼(지지체)를 아래로 하여 가열처리한 것을 「캐리어」로 표기(접착층(5-6))하였다.
다시 그 후, 내열시험으로서 핫 플레이트 상에서 250℃에서 1시간, 가열처리를 실시하였다. 이때, 디바이스측 웨이퍼를 아래로 하여 내열시험을 행하여, 보이드 등의 문제가 보이지 않은 것을 양호한 결과로서 「디바이스」로 표기(접착층(5-7))하고, 마찬가지로 캐리어측 웨이퍼(지지체)를 아래로 하여 내열시험을 행하여, 보이드 등의 문제가 보이지 않은 것을 양호한 결과로서 「캐리어」로 표기(접착층(5-8))하고, 내열시험을 행하지 않은 것은 「-」로 표기하였다. 그 후, 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 불량한 것으로 「×」로 표기하였다. 결과를 표 4에 나타낸다.
[표 4]
Figure pct00004
적층체에 관한 표 4의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-5) 내지 (5-6)에서는, 캐리어측 웨이퍼에 글래스 웨이퍼를 이용한 경우에도, 박리성은 양호하고, 접착제의 경화시의 가열처리면에 따라 박리계면을 선택할 수 있음을 나타내었다.
나아가 접착제(5)에 의해 형성된 접착층(5-7) 내지 (5-8)에서는, 디바이스측 웨이퍼에서 가열처리를 행하고, 그 후, 내열시험을 디바이스측 웨이퍼, 캐리어측 웨이퍼(지지체) 중 어느 하나에서 실시한 경우에 있어서도, 접착제의 경화시의 가열처리면에 따라 박리계면을 선택할 수 있음을 나타내었다.
(실시예 5)
디바이스측의 웨이퍼로서 기요카와도금 공업주식회사제 Cu필러 300mm의 웨이퍼(두께: 770μm, 칩 사이즈: 10mm, Cu필러 직경: 40μm, Cu필러 높이: 25μm, 범프 피치: 100μm)에, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-9) 내지 (5-11)로 하였다. 이 접착층을 가지는 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 실리콘 웨이퍼(두께: 770μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상, 190℃에서 10분간, 가열처리를 실시하였다. 이때, 디바이스측 웨이퍼를 아래로 하여 가열처리한 것을 「디바이스」로 표기(접착층(5-9))하고, 캐리어측 웨이퍼(지지체)를 아래로 하여 가열처리한 것을 「캐리어」로 표기(접착층(5-10))하였다.
다시 그 후, 내열시험으로서 불활성 가스 오븐에서 250℃에서 1시간, 처리를 실시하였다(접착층(5-11)). 내열시험 후, 웨이퍼 상에 보이드 등의 문제가 보이지 않은 것을 양호한 결과로서 「○」로 표기하고, 문제가 발생한 경우에는 불량한 것으로 「×」로 표기하였다. 내열시험을 행하지 않은 것은 「-」로 표기하였다. 그 후, 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 양호하게 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 불량한 것으로 「×」로 표기하였다. 결과를 표 5에 나타낸다.
[표 5] 표 5(실시예 5의 결과)
Figure pct00005
적층체에 관한 표 5의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-9) 내지 (5-10)에서는, 박리성은 양호하고, 디바이스측 웨이퍼의 표면에 구조체를 가지는 경우여도, 접착제의 경화시의 가열처리면에 따라 박리계면을 선택할 수 있음을 나타내었다.
나아가 접착제(5)에 의해 형성된 접착층(5-11)에서는, 디바이스측 웨이퍼에서 가열처리를 행하고, 그 후, 불활성 가스 오븐에 의한 내열시험을 실시한 경우에도 박리성은 양호하고, 접착제의 경화시의 가열처리면에 따라 박리계면을 선택할 수 있음을 확인하였다.
(실시예 6)
디바이스측의 웨이퍼로서 각종 웨이퍼, 예를 들어 글로벌네트 주식회사제 300mm PI웨이퍼(두께: 770μm, 하지: SiN+PI, 스크라이브 라인: 폭 100mm, 15mm피치), 코닝사제 300mm 글래스 웨이퍼(두께: 700μm), 주식회사 월츠제 300mm Cu필러웨이퍼(두께: 770μm, 칩 사이즈: 25mm, Cu필러 직경: 75μm, Cu필러+SnAg캡핑의 높이: 45μm, 범프 피치: 150μm)에 대하여, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-12) 내지 (5-14)로 하였다. 이 접착층을 가지는 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 실리콘 웨이퍼(두께: 770μm)를 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼가 아래가 되도록 190℃에서 10분간, 가열처리를 실시하였다.
그 후, 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 불량한 것으로 「×」로 표기하였다. 결과를 표 6에 나타낸다.
[표 6]
Figure pct00006
적층체에 관한 표 6의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-12) 내지 (5-14)에서는, 디바이스측 웨이퍼의 표면에 구조체를 가지는 경우여도 박리성은 양호하고, 접착제의 경화시의 가열처리면에 따라 박리계면을 선택할 수 있음을 나타내었다.
(실시예 7)
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(5)를 약 30 또는 70μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-15) 내지 (5-16)로 하였다. 이 접착층을 가지는 웨이퍼와, 캐리어측의 웨이퍼(지지체)로서 300mm 실리콘 웨이퍼(두께: 770μm)를 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼가 아래가 되도록 190℃에서 10분간, 가열처리를 실시하였다.
그 후, 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 불량한 것으로 「×」로 표기하였다. 결과를 표 7에 나타낸다.
[표 7]
Figure pct00007
적층체에 관한 표 7의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-15) 내지 (5-16)에서는, 접착층의 막두께와 상관없이 박리성은 양호하고, 접착제의 경화시의 가열처리면에 따라 박리계면을 선택할 수 있음을 나타내었다.
(실시예 8)
디바이스측 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-17) 내지 (5-22)로 하였다. 이 접착층을 가지는 웨이퍼와, 캐리어측 웨이퍼(지지체)로서 300mm 실리콘 웨이퍼(두께: 770μm)를 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼가 아래가 되도록 120 내지 260℃에서 10분간, 가열처리를 실시하였다. 또한 이때, 가열처리를 시작하고 9분 뒤에 캐리어측 웨이퍼(상측)의 온도를 열전대 온도계(아즈완)로 측정하였다. 비교로서 불활성 가스 오븐을 이용하여 190℃에서 10분간, 가열처리하였다.
그 후, 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 불량한 것으로 「×」로 표기하였다. 결과를 표 8에 나타낸다.
[표 8]
Figure pct00008
적층체에 관한 표 8의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-17) 내지 (5-22)에서는, 가열처리온도와 상관없이 박리성은 양호하고, 핫 플레이트에서 가열처리를 한 경우에는, 박리계면을 선택할 수 있음을 나타내었다. 한편, 불활성 가스 오븐에서 가열처리를 한 경우에는, 박리계면을 선택할 수 없었다. 가열처리시의 핫 플레이트와 캐리어측 웨이퍼(지지체)에는 3.1 내지 7.3℃의 온도차가 있어, 이 온도차가 박리계면의 선택성과 관계하고 있는 것으로 생각된다.
(실시예 9)
디바이스측의 웨이퍼로서 300mm의 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 각각 상기의 접착제(5), (12) 내지 (16)을 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-23), (12) 내지 (16)으로 하였다. 접착층을 가지는 웨이퍼와, 캐리어측 웨이퍼(지지체)로서 300mm 글래스 웨이퍼(두께: 700μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 190℃에서 10분간, 가열처리를 행하였다. 그 후, 보이드의 유무를 글래스 웨이퍼측으로부터 확인하였다. 접착성으로서 가열처리 후에 보이드가 보이지 않은 것을 양호한 것으로 「○」, 보인 것을 불량한 것으로 「×」로 표기하였다. 또한 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 박리에 필요한 힘을 측정하였다. 박리가 된 것에 관하여는, 양호한 결과로서 박리에 필요했던 힘을 수치로 나타내고, 박리가 되지 않은 것에 관하여는, 불량한 것으로 「×」로 표기하였다. 또한 박리성의 확인시, 박리계면을 확인하였다. 박리가 디바이스측 웨이퍼와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「디바이스」, 캐리어측 웨이퍼(지지체)와 접착층과의 계면에서 발생하여, 박리면이 선택 가능한 경우는 「캐리어」, 박리계면을 선택할 수 없는 것을 「△」, 접착층에서 응집파괴가 일어난 것을 「×」, 박리할 수 없는 것을 「-」로 표기하였다. 결과를 표 9에 나타낸다.
[표 9]
Figure pct00009
적층체에 관한 표 9의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-23), (12) 내지 (15)에서는, 접착성, 박리성은 양호하고, 접착제의 경화시의 가열처리면에 따라 박리계면을 선택할 수 있음을 나타내었다. 접착층(16)에서는 박리가 어려웠다.
(실시예 10)
디바이스측 웨이퍼로서 300mm의 트림 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 상기 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 접착층(5-24)으로 하였다. 접착층을 가지는 웨이퍼와, 캐리어측 웨이퍼(지지체)로서 300mm의 실리콘 웨이퍼(두께: 770μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 190℃에서 10분간, 가열처리를 행하였다. 그 후, 이면연삭장치(도쿄정밀사제, 백그라인더)로 디바이스측 웨이퍼의 박화 처리를 실시하였다. 박화 처리 후의 디바이스측 웨이퍼의 엣지를 광학 현미경으로 관찰하여, 치핑이 없는 것을 양호한 것으로 「○」로 표기하고, 치핑이 발생한 것을 「×」로 표기하였다. 결과를 표 10에 나타낸다.
[표 10]
Figure pct00010
적층체에 관한 표 10의 결과에서는, 접착제(5)에 의해 형성된 접착층(5-24)에서는, 박화 처리공정에 있어서 치핑은 확인되지 않아, 양호한 결과를 보였다.
(실시예 11) 캐리어 웨이퍼(지지체)의 용제에 의한 재생시험
디바이스측 웨이퍼로서 300mm의 트림 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 상기 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 접착층(5-25)로 하였다. 이 접착층을 가지는 웨이퍼와 캐리어측의 웨이퍼(지지체)로서 300mm의 실리콘 웨이퍼(두께: 770μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 190℃에서 10분간, 가열처리를 행하였다. 또한 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 디바이스측 웨이퍼와 접착층(5-25)과의 계면에서 박리를 실시하였다.
한편, 비교로서 성분(A)만으로 이루어지는 접착제(17)를 약 50μm의 막두께로, 캐리어측의 웨이퍼(지지체)로서 300mm의 실리콘 웨이퍼(두께: 770μm)에 도포하여, 접착층(17)로 하였다. 그 후 190℃에서 10분간, 가열처리를 행하였다.
그 후, 캐리어측 웨이퍼(지지체)에 잔존한 접착층(5-25) 및 (17)를 Isoper-E(안도파라케미 주식회사)에 침지하였다. 리프트 오프에 의한 제거를 실시하였다. 용매 침지 후 곧바로 접착층이 리프트 오프된 경우를 양호한 것으로 평가하여 「○」로 나타내고, 리프트 오프되지 않은 것을 「×」로 나타내었다.
[표 11]
Figure pct00011
적층체에 관한 표 11의 결과에 있어서, 접착제(5)에 의해 형성된 접착층(5-25)에서는, 리프트 오프 공정에서 접착층이 제거되어, 양호한 결과를 보였다. 한편, 비교예로서 언급한 접착제(17)에 의해 형성된 접착층(17)에 있어서는 리프트 오프가 확인되지 않았다.
(실시예 12) 캐리어 웨이퍼(지지체)의 테이프 필링에 의한 재생시험
디바이스측의 웨이퍼로서 300mm의 트림 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 상기 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 각각 접착층(5-26) 내지 (5-27)로 하였다.
이러한 가접착층을 가지는 웨이퍼와 캐리어측의 웨이퍼(지지체)로서 300mm의 실리콘 웨이퍼(두께: 770μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 190℃에서 10분간, 가열처리를 행하였다. 또한 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 디바이스측 웨이퍼와 접착층(5-26), (5-27)과의 계면에서 각각 박리를 실시하였다.
한편, 비교로서 성분(A)만으로 이루어지는 접착제(17)를 약 50μm의 막두께로, 캐리어측의 웨이퍼(지지체)로서 300mm의 실리콘 웨이퍼(두께: 770μm)에 도포하여, 각각 접착층(17-1) 내지 (17-2)로 하였다. 그 다음 190℃에서 10분간, 가열처리를 행하였다.
그 후, 캐리어측 웨이퍼(지지체)에 잔존한 접착층(5-26) 내지 (5-27), 및 (17-1) 내지 (17-2)를, 프린트 기판 도금시의 단자부 마스킹용 테이프(닛토전공 주식회사제, 상품명 N-300), 및 필링용 테이프(Microcontrol electronic사제, 상품명 DLO330MA)를 이용하여 각각 테이프 필링법에 의해 접착제의 박리시험을 행하였다. 상기 테이프를 캐리어측 웨이퍼(지지체)의 접착제 표면에 붙이고, 캐리어측 웨이퍼(지지체)에 대하여 60 내지 180°의 범위의 각도로 테이프를 떼어내어, 캐리어측의 웨이퍼(지지체)로부터 접착층(5-26) 내지 (5-27), 및 (17-1) 내지 (17-2)를 분리하는 시험을 행하였다.
분리된 경우를 양호로 평가하여「○」로 표시하고, 되지 않은 것을 「×」로 나타내었다.
[표 12]
Figure pct00012
적층체에 관한 표 12의 결과에 있어서, 접착제(5)에 의해 형성된 접착층(5-26) 내지 (5-27)에서는, 상기 두 개의 테이프종에 의한 리프트 오프 공정에서 접착층이 제거되어, 양호한 결과를 보였다. 한편, 비교예로서 언급한 접착제 성분(A)만으로 이루어지는 접착층(17-1) 내지 (17-2)에 있어서는 리프트 오프 공정에서 접착층의 제거가 확인되지 않았다.
(실시예 13) 디바이스 웨이퍼의 세정시험
디바이스측 웨이퍼로서 300mm의 트림 실리콘 웨이퍼(두께: 770μm)에, 가접착층을 형성하기 위해 스핀코트로 상기 접착제(5)를 약 50μm의 막두께로 웨이퍼의 회로면에 성막하여, 접착층(5-28)으로 하였다. 이 접착층을 가지는 웨이퍼와 캐리어측 웨이퍼(지지체)로서 300mm의 실리콘 웨이퍼(두께: 770μm)를, 수지(상기 접착제)를 사이에 두도록 진공첩합장치(즈스마이크로테크사제, 매뉴얼 본더) 내에서 첩착하여, 적층체를 제작하였다. 그 후, 핫 플레이트 상에서 디바이스측 웨이퍼를 아래로 하여 190℃에서 10분간, 가열처리를 행하였다. 또한 박리성을 확인하기 위해 박리장치(즈스마이크로테크사제, 매뉴얼 디본더)에서 디바이스측 웨이퍼와 접착층(5-28) 사이에서 박리를 실시하였다. 이때, 대부분의 접착층은 캐리어 측에 잔존해 있는데, 디바이스측의 웨이퍼에 극히 적게 잔존한 접착제를 제거하기 위해, 테트라부틸암모늄플루오라이드, DBU(디아자비시클로운데센), 및 2-헵타논으로 이루어지는 클리너로 10분간, 패들 세정을 실시하였다. 그 후, 광학 현미경으로 표면을 관찰하여, 완전히 가접착제가 제거된 경우를 양호로 평가하여 「○」로 나타내고, 제거되지 않은 것을 「×」로 나타내었다.
[표 13]
Figure pct00013
적층체에 관한 표 13의 결과에 있어서, 접착제(5)에 의해 형성된 접착층(5-28)에서는, 상기 클리너를 이용한 패들 세정에 의해, 디바이스측의 웨이퍼 표면이 완전히 클리닝되어, 양호한 결과를 보였다.
산업상의 이용 가능성
본 발명은 지지체(지지기판)와 웨이퍼 사이에 접착층이 있고, 그 접착층을 형성하는 접착제는 하이드로실릴화 반응에 의해 경화되는 폴리오가노실록산 성분과, 비반응성의 폴리오가노실록산 성분을 포함하는 것으로, 가열 경화시의 가열 방향에 따라 박리부분이 선택 가능해지는 접착제를 제공한다. 박리계면의 선택이 가능하기 때문에 웨이퍼 이면의 박화 공정을 효율적으로 실시할 수 있다.

Claims (20)

  1. 지지체와 웨이퍼의 회로면 사이에서 박리 가능하게 접착하고 웨이퍼의 이면을 가공을 하기 위한 접착제로서, 이 접착제의 경화시에 지지체측으로부터의 가열 또는 웨이퍼측으로부터의 가열에 의해 박리시의 박리면이 제어가능해지는 상기 접착제.
  2. 지지체 표면과 웨이퍼 표면의 회로면을 접합하기 위한 접착제로서, 웨이퍼 이면을 가공하기 위한 가접착을 할 수 있고, 지지체측 또는 웨이퍼측으로부터의 가열 경화에 의해, 박리면을 지지체와 상기 접착제 사이 또는 웨이퍼와 상기 접착제 사이에서 선택할 수 있는 접착제이며, 상기 접착제가 하이드로실릴화 반응에 의해 경화되는 성분(A)와, 폴리디메틸실록산을 포함하는 성분(B)를 포함하는 접착제.
  3. 제2항에 있어서,
    성분(A)가, SiO2로 표시되는 실록산 단위(Q단위), R1R2R3SiO1/2로 표시되는 실록산 단위(M단위), R4R5SiO2/2로 표시되는 실록산 단위(D단위), R6SiO3/2로 표시되는 실록산 단위(T단위), 및 이들의 조합으로 이루어지는 군에서 선택된 폴리실록산(A1)(R1 내지 R6은 각각 독립적으로 탄소 원자수 1 내지 10의 알킬기, 탄소 원자수 2 내지 10의 알케닐기, 또는 수소 원자인 1가 화학기를 나타내며, 단 각각 Si-C결합 또는 Si-H결합에 의해 규소 원자에 결합되어 있다.)과 백금족 금속계 촉매(A2)를 포함하고 있고, 상기 폴리실록산(A1)은, 폴리오가노실록산(a1)(상기 폴리오가노실록산(a1)은 SiO2로 표시되는 실록산 단위(Q단위), R1’R2’R3’SiO1/2로 표시되는 실록산 단위(M’단위), R4’R5’SiO2/2로 표시되는 실록산 단위(D’단위), R6’SiO3/2로 표시되는 실록산 단위(T’단위), 및 이들의 조합으로 이루어지는 군에서 선택되고, R1’ 내지 R6’은, 각각 독립적으로 탄소 원자수 1 내지 10의 알킬기 또는 탄소 원자수 2 내지 10의 알케닐기인 1가 화학기를 나타낸다)과 폴리오가노실록산(a2)(상기 폴리실록산(a2)은 SiO2로 표시되는 실록산 단위(Q단위), R1”R2”R3”SiO1/2로 표시되는 실록산 단위(M”단위), R4”R5”SiO2/2로 표시되는 실록산 단위(D”단위), R6”SiO3/2로 표시되는 실록산 단위(T”단위), 및 이들 조합으로 이루어지는 군에서 선택되고, R1” 내지 R6”은, 각각 독립적으로 탄소 원자수 1 내지 10의 알킬기 또는 수소원자인 1가 화학기를 나타낸다)을 포함하는 접착제.
  4. 제2항 또는 제3항에 있어서,
    성분(B)가 1100mm2/s 내지 2000000mm2/s의 점도를 가지는 폴리디메틸실록산인 접착제.
  5. 제2항 또는 제3항에 있어서,
    성분(B)가 10000mm2/s 내지 1000000mm2/s의 점도를 가지는 폴리디메틸실록산인 접착제.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    접착제 중의 성분(A)와 성분(B)가 질량%로 80:20 내지 50:50의 비율인 접착제.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서,
    억제제(A3)를 추가로 포함하는 접착제.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    가공이 웨이퍼 이면의 연마인 접착제.
  9. 제1 기체의 표면에 제1항 내지 제8항 중 어느 한 항에 기재된 접착제를 도포하여 접착층을 형성하는 제1 공정,
    상기 접착층에 제2 기체의 표면을 접합하는 제2 공정, 그리고
    제1 기체측으로부터 가열하여, 상기 접착층을 경화시키는 제3 공정
    을 포함하는 적층체의 형성방법.
  10. 제9항에 있어서,
    제1 기체가 지지체이고, 제2 기체가 웨이퍼이며, 제2 공정에서 웨이퍼의 회로면이 제1 기체와 마주보는 것인 형성방법.
  11. 제8항에 있어서,
    제1 기체가 웨이퍼이고, 제2 기체가 지지체이며, 제2 공정에서 웨이퍼의 회로면이 제2 기체와 마주보는 것인 형성방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    제3 공정에서 가열이 핫 플레이트를 이용하여 120 내지 260℃에서 행해지는 형성방법.
  13. 제1 기체의 표면에 제1항 내지 제8항 중 어느 한 항에 기재된 접착제를 도포하여 접착층을 형성하는 제1 공정,
    상기 접착층에 제2 기체의 표면을 접합하는 제2 공정,
    제1 기체측으로부터 가열하고, 상기 접착층을 경화시켜, 적층체를 형성하는 제3 공정
    이 적층체를 가공하는 제4공정, 그리고
    제1 기체와 경화된 접착층 사이에서 박리시키는 제5 공정
    을 포함하는 박리방법.
  14. 제13항에 있어서,
    제1 기체가 지지체이고, 제2 기체가 웨이퍼이며, 제2 공정에서 웨이퍼의 회로면이 제1 기체와 마주보는 것인 박리방법.
  15. 제13항에 있어서,
    제1 기체가 웨이퍼이고, 제2 기체가 지지체이며, 제2 공정에서 웨이퍼의 회로면이 제2 기체와 마주보는 것인 박리방법.
  16. 제13항에 있어서,
    제3 공정에서 가열이 핫 플레이트를 이용하여 제1 기체의 온도가 120 내지 260℃이고, 제1 기체와 제2 기체의 온도차가 2 내지 20℃인 박리방법.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서,
    제4 공정에서 가공이 제1 기체 또는 제2 기체의 이면의 연마인 박리방법.
  18. 제13항 내지 제17항 중 어느 한 항에 있어서,
    제1 기체와 접착층 사이에서 박리시킨 후, 제2 기체와 접착층을 추가로 분리하는 박리방법.
  19. 제18항에 있어서,
    제2 기체와 접착층의 분리가 접착제 표면에 테이프를 부착시키고, 제2 기체면에 대하여 60도 내지 180도의 각도로 떼어내어 제2 기체와 접착층을 분리하는 것인 박리방법.
  20. 제9항 내지 제12항 중 어느 한 항의 방법으로 제1 기체의 표면에 접착제를 도포하여 접착층을 형성하고, 제2 기체의 표면을 접착층에 접합하며, 제1 기체 또는 제2 기체의 이면을 연마한 후, 제13항 내지 제19항 중 어느 한 항에 기재된 방법으로 제1 기체와 접착층 사이에서 박리하는 적층체의 가공방법.
KR1020187035661A 2016-06-22 2017-06-13 폴리디메틸실록산을 함유하는 접착제 KR102272726B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016123414 2016-06-22
JPJP-P-2016-123414 2016-06-22
PCT/JP2017/021834 WO2017221772A1 (ja) 2016-06-22 2017-06-13 ポリジメチルシロキサンを含有する接着剤

Publications (2)

Publication Number Publication Date
KR20190019932A true KR20190019932A (ko) 2019-02-27
KR102272726B1 KR102272726B1 (ko) 2021-07-05

Family

ID=60784274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187035661A KR102272726B1 (ko) 2016-06-22 2017-06-13 폴리디메틸실록산을 함유하는 접착제

Country Status (8)

Country Link
US (1) US11183415B2 (ko)
EP (1) EP3477685A4 (ko)
JP (1) JP6916470B2 (ko)
KR (1) KR102272726B1 (ko)
CN (1) CN109417026B (ko)
SG (1) SG11201811340VA (ko)
TW (2) TWI810156B (ko)
WO (1) WO2017221772A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018216732A1 (ja) * 2017-05-24 2018-11-29 日産化学株式会社 エポキシ変性ポリシロキサンを含有する仮接着剤
JP7045765B2 (ja) * 2018-04-16 2022-04-01 信越化学工業株式会社 回路付基板加工体及び回路付基板加工方法
US20210130666A1 (en) * 2018-05-01 2021-05-06 Nissan Chemical Corporation Polysiloxane-containing temporary adhesive comprising heat-resistant polymerization inhibitor
JPWO2020100966A1 (ja) * 2018-11-16 2021-09-30 日産化学株式会社 赤外線剥離用接着剤組成物、積層体、積層体の製造方法及び剥離方法
EP3888909A4 (en) * 2018-11-28 2022-08-24 Nissan Chemical Corporation ADHESIVE COMPOSITION, LAYERING PRODUCT AND METHOD OF MANUFACTURING A LAYERING PRODUCT AND METHOD OF THICKNESSING A SEMICONDUCTOR SUBSTRATE
JP7486025B2 (ja) 2018-12-27 2024-05-17 日産化学株式会社 光照射剥離用接着剤組成物及び積層体並びに積層体の製造方法及び剥離方法
CN110389066A (zh) * 2019-08-26 2019-10-29 浙江理工大学 一种聚二甲基硅氧烷-颜料-聚二甲基硅氧烷夹心式结构的颜料色差测试方法
US20230002647A1 (en) * 2019-12-02 2023-01-05 Shin-Etsu Chemical Co., Ltd. Wafer processing temporary adhesive, wafer laminate, thin wafer manufacturing method
CN114867810A (zh) * 2019-12-23 2022-08-05 日产化学株式会社 粘接剂组合物、层叠体及其制造方法、层叠体的剥离方法以及半导体形成基板的加工方法
EP4144808A4 (en) * 2020-04-30 2024-06-05 Shinetsu Chemical Co TEMPORARY ADHESIVE FOR WAFER PROCESSING, WAFER LAMINATE AND METHOD FOR PRODUCING THIN WAFER
EP4166324A1 (en) * 2020-06-15 2023-04-19 Nissan Chemical Corporation Laminate, release agent composition, and method for manufacturing processed semiconductor substrate
WO2022045026A1 (ja) * 2020-08-27 2022-03-03 日産化学株式会社 積層体及び剥離剤組成物
WO2022080158A1 (ja) * 2020-10-12 2022-04-21 日産化学株式会社 機能膜付きウエハーの製造方法
KR20230161989A (ko) 2021-03-26 2023-11-28 닛산 가가쿠 가부시키가이샤 접착제 조성물, 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법
WO2023008204A1 (ja) * 2021-07-26 2023-02-02 日産化学株式会社 積層体の製造方法、及び接着剤組成物のキット

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006508540A (ja) 2002-11-29 2006-03-09 フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ
JP2008532313A (ja) 2005-03-01 2008-08-14 ダウ・コーニング・コーポレイション 半導体加工のための一時的なウェハ結合法
JP2009528688A (ja) 2006-03-01 2009-08-06 ヤーコプ＋リヒター イーペー−フェルヴェルツングスゲゼルシャフト ミット ベシュレンクテル ハフツング ウエハ、ウエハ−キャリヤ構造体の特に薄い背面を処理する方法及び前記タイプのウエハ−キャリヤ構造体を製造する方法
JP2012510715A (ja) 2008-11-28 2012-05-10 シン マテリアルズ アクチェンゲゼルシャフト 接着方法
JP2012513684A (ja) 2008-12-23 2012-06-14 シン マテリアルズ アクチェンゲゼルシャフト ウェーハを含む層システムを分離する方法
JP2013179135A (ja) 2012-02-28 2013-09-09 Shin Etsu Chem Co Ltd ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP2013232459A (ja) 2012-04-27 2013-11-14 Shin Etsu Chem Co Ltd ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR20140019450A (ko) * 2011-07-22 2014-02-14 와커 헤미 아게 화학적으로 유사한 기판의 일시 접착

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135751B2 (ja) * 2006-09-29 2013-02-06 大日本印刷株式会社 両面テープ
WO2013119976A1 (en) * 2012-02-08 2013-08-15 Brewer Science Inc. Fluorinated silane coating compositions for thin wafer bonding and handling
JP2014011242A (ja) 2012-06-28 2014-01-20 Nitto Denko Corp Ｌｅｄの製造方法
US20140117503A1 (en) * 2012-10-25 2014-05-01 Rohm And Haas Electronic Materials Llc Ephemeral bonding
US9269623B2 (en) * 2012-10-25 2016-02-23 Rohm And Haas Electronic Materials Llc Ephemeral bonding
KR102077248B1 (ko) * 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
KR102316850B1 (ko) * 2014-06-10 2021-10-25 닛산 가가쿠 가부시키가이샤 가접착제를 이용한 적층체
JP2016086158A (ja) * 2014-10-22 2016-05-19 セントラル硝子株式会社 ウエハ加工用積層体、ウエハ加工用仮接着材および薄型ウエハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006508540A (ja) 2002-11-29 2006-03-09 フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ
JP2008532313A (ja) 2005-03-01 2008-08-14 ダウ・コーニング・コーポレイション 半導体加工のための一時的なウェハ結合法
JP2009528688A (ja) 2006-03-01 2009-08-06 ヤーコプ＋リヒター イーペー−フェルヴェルツングスゲゼルシャフト ミット ベシュレンクテル ハフツング ウエハ、ウエハ−キャリヤ構造体の特に薄い背面を処理する方法及び前記タイプのウエハ−キャリヤ構造体を製造する方法
JP2012510715A (ja) 2008-11-28 2012-05-10 シン マテリアルズ アクチェンゲゼルシャフト 接着方法
JP2012513684A (ja) 2008-12-23 2012-06-14 シン マテリアルズ アクチェンゲゼルシャフト ウェーハを含む層システムを分離する方法
KR20140019450A (ko) * 2011-07-22 2014-02-14 와커 헤미 아게 화학적으로 유사한 기판의 일시 접착
JP2013179135A (ja) 2012-02-28 2013-09-09 Shin Etsu Chem Co Ltd ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP2013232459A (ja) 2012-04-27 2013-11-14 Shin Etsu Chem Co Ltd ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法

Also Published As

Publication number Publication date
US20190164802A1 (en) 2019-05-30
TW202315923A (zh) 2023-04-16
US11183415B2 (en) 2021-11-23
CN109417026A (zh) 2019-03-01
SG11201811340VA (en) 2019-01-30
CN109417026B (zh) 2023-06-13
WO2017221772A1 (ja) 2017-12-28
TWI810156B (zh) 2023-08-01
JPWO2017221772A1 (ja) 2019-04-11
EP3477685A4 (en) 2020-07-01
TW201811969A (zh) 2018-04-01
EP3477685A1 (en) 2019-05-01
KR102272726B1 (ko) 2021-07-05
JP6916470B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
KR20190019932A (ko) 폴리디메틸실록산을 함유하는 접착제
JP6583639B2 (ja) 仮接着剤を用いた積層体
TWI668077B (zh) 晶圓之暫時接著方法及薄型晶圓之製造方法
JP7157391B2 (ja) エポキシ変性ポリシロキサンを含有する仮接着剤
KR102520889B1 (ko) 페닐기함유 폴리실록산을 함유하는 가접착제
WO2014160067A1 (en) Thermally curable silicone compositions as temporary bonding adhesives
JP7424969B2 (ja) 耐熱性重合禁止剤を含むポリシロキサンを含有する仮接着剤
CN115335969A (zh) 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离用组合物
CN114868232A (zh) 晶片加工用临时粘接剂、晶片层叠体及薄型晶片的制造方法
CN115335971A (zh) 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离用组合物
WO2023182138A1 (ja) ポリエーテル変性シロキサンを含有する接着剤

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant