KR20190015199A - 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 - Google Patents
고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 Download PDFInfo
- Publication number
- KR20190015199A KR20190015199A KR1020187030247A KR20187030247A KR20190015199A KR 20190015199 A KR20190015199 A KR 20190015199A KR 1020187030247 A KR1020187030247 A KR 1020187030247A KR 20187030247 A KR20187030247 A KR 20187030247A KR 20190015199 A KR20190015199 A KR 20190015199A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pixel
- path
- power supply
- pixel circuits
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000012545 processing Methods 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 description 29
- 238000012546 transfer Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 22
- 230000005540 biological transmission Effects 0.000 description 14
- 230000000875 corresponding effect Effects 0.000 description 14
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 3
- 101100149754 Homo sapiens SNHG12 gene Proteins 0.000 description 3
- 102100038667 Putative uncharacterized protein SNHG12 Human genes 0.000 description 3
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 2
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101000955333 Homo sapiens Mediator of RNA polymerase II transcription subunit 10 Proteins 0.000 description 1
- 102100038976 Mediator of RNA polymerase II transcription subunit 10 Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H04N5/3745—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
복수열에서 하나의 ADC를 공유하는 고체 촬상 소자에서 화소 어레이 내의 배선수를 삭감한다. 복수의 회로의 각각은, 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 접속된다. 신호 처리부는, 복수의 화소 회로 중 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리한다. 전원 경로 개폐부는, 복수의 전원선의 각각과 전원 사이의 경로를 개폐한다. 공통 경로 개폐부는, 복수의 전원선의 각각과 신호선 사이의 경로를 개폐한다.
Description
본 기술은, 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법에 관한 것이다. 상세하게는, 복수열에서 하나의 ADC(Analog to Digital Converter)를 공유하는 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법에 관한 것이다.
종래로부터, 고체 촬상 소자에서는, ADC를 열마다 배치하는 칼럼 ADC 방식이 널리 사용되고 있다. 이 칼럼 ADC 방식에서는, 화소의 미세화를 진행함에 따라, ADC를 열마다 배치하는 것이 곤란해진다. 이 대책을 위해, 예를 들면, 3열마다 ADC를 배치하고, 인접하는 3열에서 하나의 ADC를 공유하는 고체 촬상 소자가 제안되어 있다(예를 들면, 특허 문헌 1 참조.).
상술한 종래 기술에서는, 3열을 차례로 선택하여 화소 신호를 ADC에 출력시키기 위해, 선택 신호를 전송하는 선택선을 행마다 3개 배선하고 있다. 그렇지만, 행마다 선택선을 3개 배선하는 구성에서는, 선택선을 행마다 1개 배선하는 경우와 비교하여 화소 어레이 내의 배선수가 증대하여 버린다는 문제가 있다. 화소 어레이에서 배선수가 증대하면, 화소의 미세화가 곤란해질 우려가 있기 때문에, 배선수를 삭감하는 것이 바람직하다.
본 기술은 이와 같은 상황을 감안하여 생겨난 것으로, 복수열에서 하나의 ADC를 공유하는 고체 촬상 소자에서 화소 어레이 내의 배선수를 삭감하는 것을 목적으로 한다.
본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것으로, 그 제1의 측면은, 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 각각이 접속된 복수의 화소 회로와, 상기 복수의 화소 회로 중 상기 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리하는 신호 처리부와, 상기 복수의 전원선의 각각과 전원 사이의 경로를 개폐하는 전원 경로 개폐부와, 상기 복수의 전원선의 각각과 상기 신호선 사이의 경로를 개폐하는 신호 경로 개폐부를 구비하는 고체 촬상 소자 및 그 제어 방법이다. 이에 의해, 복수의 전원선의 각각과 전원 사이의 경로와, 복수의 전원선의 각각과 신호선 사이의 경로가 개별적으로 개폐된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 소정의 방향으로 배열된 상기 화소 회로를 구동하여 상기 화소 신호를 출력시키는 처리와 상기 소정수의 화소 회로의 어느 하나를 차례로 선택하는 처리를 행하는 주사 회로를 또한 구비하여도 좋다. 이에 의해, 소정의 방향으로 배열된 화소가 구동하고, 소정수의 화소 회로의 어느 하나가 차례로 선택된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 전원 경로 개폐부는, 상기 복수의 전원선 중 상기 선택된 화소 회로에 접속된 전원선과 상기 전원 사이의 경로를 폐쇄상태로 제어하고, 상기 신호 경로 개폐부는, 상기 복수의 전원선 중 상기 선택된 화소 회로에 접속된 전원선과 상기 신호선 사이의 경로를 개방상태로 제어하여도 좋다. 이에 의해, 선택된 화소 회로에 접속된 전원선과 전원 사이의 경로가 폐쇄상태가 되고, 선택된 화소 회로에 접속된 전원선과 신호선 사이의 경로가 개방상태가 된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 복수의 전원선과 상기 복수의 화소 회로와 상기 신호선은, 소정의 반도체 기판에 배치되고, 상기 신호 처리부는, 상기 소정의 반도체 기판에 적층된 반도체 기판에 배치되어도 좋다. 이에 의해, 적층된 반도체 기판에서 화소 신호가 처리된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 전원 경로 개폐부 및 상기 신호 경로 개폐부는, 상기 적층된 반도체 기판에 배치되어도 좋다. 이에 의해, 적층된 반도체 기판에서, 복수의 전원선의 각각과 전원 사이의 경로와, 복수의 전원선의 각각과 신호선 사이의 경로가 개별적으로 개폐된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 전원 경로 개폐부 및 상기 신호 경로 개폐부는, 상기 소정의 반도체 기판에 배치되어도 좋다. 이에 의해, 적층된 반도체 기판에서, 복수의 전원선의 각각과 전원 사이의 경로와, 복수의 전원선의 각각과 신호선 사이의 경로가 개별적으로 개폐된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 복수의 화소 회로 중 인접하는 일정수의 화소 회로는, 부유 확산층을 공유하고, 상기 부유 확산층은, 광전 변환된 전하를 축적하여 당해 전하의 양에 응하는 전압을 생성하고, 상기 화소 신호는, 상기 전압에 응한 신호라도 좋다. 이에 의해, 부유 확산층이 공유된 화소 회로에 의해 화소 신호가 생성된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 복수의 화소 회로는, 광을 전하로 변환하는 광전 변환 소자와, 상기 전하를 축적하여 당해 전하의 양에 응하는 전압을 생성하는 부유 확산층과, 상기 부유 확산층에 축적된 상기 전하의 양을 초기화하는 리셋 트랜지스터와, 상기 전압에 응한 신호를 상기 화소 신호로서 출력하는 증폭 트랜지스터를 구비하고, 상기 증폭 트랜지스터는, 상기 전원에 접속되고, 상기 리셋 트랜지스터는 상기 전원과 다른 리셋 전원에 접속되어도 좋다. 이에 의해, 리셋 전원이 별도로 마련된 화소 회로에 의해 화소 신호가 생성된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 신호 처리부는, 상기 화소 신호에 대해 아날로그 디지털 변환을 행하여도 좋다. 이에 의해, 화상 신호가 디지털 신호로 변환된다는 작용을 가져온다.
또한, 본 기술의 제2의 측면은, 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 각각이 접속된 복수의 화소 회로와, 상기 복수의 화소 회로 중 상기 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리하는 신호 처리부와, 상기 복수의 전원선의 각각과 전원 사이의 경로를 개폐하는 전원 경로 개폐부와, 상기 복수의 전원선의 각각과 상기 신호선 사이의 경로를 개폐하는 신호 경로 개폐부와, 상기 처리된 화소 신호로부터 생성된 화상 데이터를 기록하는 기록부를 구비하는 촬상 장치이다. 이에 의해, 복수의 전원선의 각각과 전원 사이의 경로와, 복수의 전원선의 각각과 신호선 사이의 경로가 개별적으로 개폐되고, 화상 데이터가 기록된다는 작용을 가져온다.
본 기술에 의하면, 복수열에서 하나의 ADC를 공유하는 고체 촬상 소자에서 화소 어레이 내의 배선수를 삭감할 수 있다는 우수하는 효과를 이룰 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 본 기술의 제1의 실시의 형태에서의 촬상 장치의 한 구성례를 도시하는 블록도.
도 2는 본 기술의 제1의 실시의 형태에서의 고체 촬상 소자의 한 구성례를 도시하는 블록도.
도 3은 본 기술의 제1의 실시의 형태에서의 화소 어레이부의 한 구성례를 도시하는 블록도.
도 4는 본 기술의 제1의 실시의 형태에서의 열선택부 및 AD(Analog to Digital) 변환부의 한 구성례를 도시하는 블록도.
도 5는 본 기술의 제1의 실시의 형태에서의 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도.
도 6은 본 기술의 제1의 실시의 형태에서의 배선을 추가한 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도.
도 7은 본 기술의 제1의 실시의 형태에서의 앰프 전원과 별도로 리셋 전원을 마련한 화소 회로의 한 구성례를 도시하는 회로도.
도 8은 본 기술의 제1의 실시의 형태에서의 열선택 회로의 한 구성례를 도시하는 회로도.
도 9는 본 기술의 제1의 실시의 형태에서의 레이아웃을 변경한 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도.
도 10은 본 기술의 제1의 실시의 형태에서의 홀수열을 선택한 때의 열선택 회로의 상태의 한 예를 도시하는 도면.
도 11은 본 기술의 제1의 실시의 형태에서의 주사 회로의 동작의 한 예를 도시하는 타이밍 차트.
도 12는 본 기술의 제1의 실시의 형태에서의 고체 촬상 소자의 동작의 한 예를 도시하는 플로우 차트.
도 13은 본 기술의 제2의 실시의 형태에서의 고체 촬상 소자의 사시도의 한 예.
도 14는 본 기술의 제2의 실시의 형태에서의 화소 유닛 및 회로 블록의 한 구성례를 도시하는 블록도.
도 15는 본 기술의 제3의 실시의 형태에서의 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도.
도 16은 본 기술의 제3의 실시의 형태에서의 수직 주사 회로의 동작의 한 예를 도시하는 타이밍 차트.
도 2는 본 기술의 제1의 실시의 형태에서의 고체 촬상 소자의 한 구성례를 도시하는 블록도.
도 3은 본 기술의 제1의 실시의 형태에서의 화소 어레이부의 한 구성례를 도시하는 블록도.
도 4는 본 기술의 제1의 실시의 형태에서의 열선택부 및 AD(Analog to Digital) 변환부의 한 구성례를 도시하는 블록도.
도 5는 본 기술의 제1의 실시의 형태에서의 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도.
도 6은 본 기술의 제1의 실시의 형태에서의 배선을 추가한 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도.
도 7은 본 기술의 제1의 실시의 형태에서의 앰프 전원과 별도로 리셋 전원을 마련한 화소 회로의 한 구성례를 도시하는 회로도.
도 8은 본 기술의 제1의 실시의 형태에서의 열선택 회로의 한 구성례를 도시하는 회로도.
도 9는 본 기술의 제1의 실시의 형태에서의 레이아웃을 변경한 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도.
도 10은 본 기술의 제1의 실시의 형태에서의 홀수열을 선택한 때의 열선택 회로의 상태의 한 예를 도시하는 도면.
도 11은 본 기술의 제1의 실시의 형태에서의 주사 회로의 동작의 한 예를 도시하는 타이밍 차트.
도 12는 본 기술의 제1의 실시의 형태에서의 고체 촬상 소자의 동작의 한 예를 도시하는 플로우 차트.
도 13은 본 기술의 제2의 실시의 형태에서의 고체 촬상 소자의 사시도의 한 예.
도 14는 본 기술의 제2의 실시의 형태에서의 화소 유닛 및 회로 블록의 한 구성례를 도시하는 블록도.
도 15는 본 기술의 제3의 실시의 형태에서의 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도.
도 16은 본 기술의 제3의 실시의 형태에서의 수직 주사 회로의 동작의 한 예를 도시하는 타이밍 차트.
이하, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 칭한다)에 관해 설명한다. 설명은 이하의 순서로 의해 행한다.
1. 제1의 실시의 형태(전원 경로와 신호 경로를 개폐하는 예)
2. 제2의 실시의 형태(적층 구조의 고체 촬상 소자에서 전원 경로와 신호 경로를 개폐하는 예)
3. 제3의 실시의 형태(부유 확산층을 2화소에서 공유하고, 전원 경로와 신호 경로를 개폐하는 예)
<1. 제1의 실시의 형태>
[촬상 장치의 구성례]
도 1은, 제1의 실시의 형태에서의 촬상 장치(100)의 한 구성례를 도시하는 블록도이다. 이 촬상 장치(100)는, 화상 데이터를 촬상하는 장치로서, 촬상 렌즈(110), 고체 촬상 소자(200), 화상 처리부(120), 촬상 제어부(130) 및 기록부(140)를 구비한다. 촬상 장치(100)로서는, 액션 캠이나 차량탑재 카메라 등이 상정된다.
촬상 렌즈(110)는, 광을 집광하여 고체 촬상 소자(200)에 유도하는 것이다. 고체 촬상 소자(200)는, 촬상 제어부(130)의 제어에 따라 화상 데이터를 생성하는 것이다. 이 고체 촬상 소자(200)는, 화상 데이터를 신호선(209)을 통하여 화상 처리부(120)에 공급한다.
화상 처리부(120)는, 화상 데이터에 대해, 디모자이크 처리나 화이트 밸런스 처리 등의 다양한 화상 처리를 실행하는 것이다. 이 화상 처리부(120)는, 화상 처리 후의 화상 데이터를 기록부(140)에 신호선(129)을 통하여 공급한다. 기록부(140)는, 화상 데이터를 기록하는 것이다. 또한, 화상 처리부(120)를 고체 촬상 소자(200)의 외부에 배치하고 있지만, 내부에 배치하여도 좋다.
촬상 제어부(130)는, 촬상 장치(100) 전체를 제어하는 것이다. 이 촬상 제어부(130)는, 촬상 타이밍을 나타내는 수직 동기 신호 등을 신호선(139)을 통하여 고체 촬상 소자(200)에 공급한다.
또한, 촬상 렌즈(110), 고체 촬상 소자(200), 화상 처리부(120), 촬상 제어부(130) 및 기록부(140)를 동일한 장치에 배치하고 있지만, 이들을 복수의 장치에 분산하여 배치할 수도 있다. 예를 들면, 촬상 렌즈(110)를 렌즈 유닛에 배치하고, 고체 촬상 소자(200) 등을 촬상 장치(100)에 배치하고, 화상 처리부(120) 등을 정보 처리 장치에 배치하여도 좋다.
[고체 촬상 소자의 구성례]
도 2는, 제1의 실시의 형태에서의 고체 촬상 소자(200)의 한 구성례를 도시하는 블록도이다. 이 고체 촬상 소자(200)는, 주사 회로(210), 화소 어레이부(220), 열선택부(240), 타이밍 제어부(260), AD 변환부(270) 및 전송 제어 회로(280)를 구비한다. 또한, 고체 촬상 소자(200) 내의 회로의 각각은, 단일한 반도체 기판에 마련되어 있다.
또한, 화소 어레이부(220)에는, 2차원 격자형상으로 복수의 화소 회로가 마련된다. 이하, 소정의 방향(수평 방향 등)으로 배열된 화소 회로의 집합을 「행」이라고 칭하고, 행에 수직한 방향으로 배열된 화소 회로의 집합을 「열」이라고 칭한다.
주사 회로(210)는, 화소 회로를 구동하여 화소 신호를 출력시키는 것이다. 이 주사 회로(210)는, 판독하는 대상의 화소 회로가 속하는 행을 선택하여, 그 행을 나타내는 행선택 신호를 화소 어레이부(220)에 공급한다. 또한, 주사 회로(210)는, 판독하는 대상의 화소 회로가 속하는 열을 선택하고, 그 열을 나타내는 열선택 신호를 열선택부(240)에 공급한다.
열선택부(240)는, 모든 열 중 열선택 신호가 나타내는 열로부터의 아날로그의 화소 신호를 AD 변환부(270)에 공급하는 것이다.
타이밍 제어부(260)는, 주사 회로(210), AD 변환부(270) 및 전송 제어 회로(280)의 각각이 동작하는 타이밍을 제어하는 것이다. AD 변환부(270)는, 열선택부(240)로부터의 화소 신호에 대해 AD 변환을 행하여 화소 데이터를 생성하는 것이다. 전송 제어 회로(280)는, AD 변환부(270)를 제어하여 화소 데이터를 화상 처리부(120)에 전송시키는 것이다.
[화소 어레이부의 구성례]
도 3은, 제1의 실시의 형태에서의 화소 어레이부(220)의 한 구성례를 도시하는 블록도이다. 이 화소 어레이부(220)에는, 2차원 격자형상으로 화소 회로(230)가 배열된다. 화소 어레이부(220) 내의 행수를 N(N은 2 이상의 정수)으로 하고, 열수를 M(M은 2 이상의 정수)으로 한다. 또한, 수평 방향에 따라 행마다 4개의 수평 신호선이 배선되고, 수직 방향에 따라 열마다 하나의 전원선(229-mv)(m은 0 내지 M-1의 정수)이 배선된다. 행에 대응하는 4개의 수평 신호선 중 1개는, 리셋 신호를 전송하는 리셋선이고, 2개는 전송 신호를 전송하는 전송선이고, 나머지 1개는 행선택 신호를 전송하는 선 선이다. 리셋 신호 및 전송 신호의 상세에 관해서는 후술한다. 또한, 짝수열의 각각에는, 수직 방향으로 하나의 수직 신호선(229-ms)이 배선된다.
또한, n(n은 0 내지 N-1의 정수)행에 대응하는 리셋 신호를 RSTn으로 하고, n 행에 대응하는 행선택 신호를 SELYn으로 한다. 또한, N×2의 화소 회로(230)로 이루어지는 블록에서 0행째의 좌측의 화소 회로(230)에는 전송 신호(TRG00)가 공급되고, 0행째의 우측의 화소 회로(230)에는 전송 신호(TRG01)가 공급된다. 그 블록에서 1행째의 좌측의 화소 회로(230)에는 전송 신호(TRG10)가 공급되고, 1행째의 우측의 화소 회로(230)에는 전송 신호(TRG11)가 공급된다. 또한 그 아래의 2행째의 좌측은 TRG20, 우측은 TRG23이 되고, 순번대로 행 번호가 변화한다. 전송 신호(TRG)의 수는 블록의 열수에 의존하고, N×2의 경우는 행마다 TRGn0 및 TRGn1이 되고, N×3의 경우는 행마다 TRGn0, TRGn1 및 TRGn2가 된다.
도 4는, 제1의 실시의 형태에서의 열선택부(240) 및 AD 변환부(270)의 한 구성례를 도시하는 블록도이다. 열선택부(240)는, 수직 신호선(229-ms)의 갯수와 동일 개수의 열선택 회로(250)를 구비한다. 전술한 바와 같이 수직 신호선(229-ms)은, 짝수열에만 배선되기 때문에, 열선택 회로(250)의 개수는, 열수의 합계의 1/2이다. 열선택 회로(250)는, 서로 다른 수직 신호선(229-ms)에 접속된다. 또한, 열선택부(240)는, 홀수열 및 짝수열 중 열선택 신호가 나타내는 쪽에서의 화소 신호를 AD 변환부(270)에 공급한다.
AD 변환부(270)는, 수직 신호선(229-ms)의 갯수와 동일 개수의 AD 변환기(271)를 구비한다. 전술한 바와 같이 수직 신호선(229-ms)은, 짝수열에만 배선되기 때문에, AD 변환기(271)의 개수는, 열수의 합계의 1/2이다. 또한, 인접하는 3렬 이상의 S 열에서 하나의 AD 변환기(271)를 공유하는 경우에는, AD 변환기(271)의 개수는, 열수의 합계의 1/S이다.
AD 변환기(271)는, 서로 다른 열선택 회로(250)에 접속된다. 이 AD 변환기(271)는, 접속된 열선택 회로(250)로부터 아날로그의 화소 신호를 수취하고, 타이밍 제어부(260)로부터의 클록 신호(CLK)에 동기하여 화소 신호를 디지털의 화소 데이터로 변환한다. 그리고, AD 변환기(271)는, 전송 제어 회로(280)의 제어에 따라 화소 데이터를 화상 처리부(120)에 전송한다.
또한, AD 변환기(271)는, AD 변환만을 행하고 있지만, 신호 처리라면, AD 변환으로 한정되지 않고, 다른 처리를 행하여도 좋다. 예를 들면, AD 변환기(271)는, CDS(Correlated Double Sampling) 처리를 또한 행하여도 좋다. 또한, AD 변환기(271)는, 특허청구의 범위에 기재된 신호 처리부의 한 예이다.
[화소 회로 및 열선택 회로의 구성례]
도 5는, 제1의 실시의 형태에서의 화소 회로(230) 및 열선택 회로(250)의 한 구성례를 도시하는 회로도이다. 화소 회로(230)는, 광전 변환 소자(231), 전송 트랜지스터(232), 리셋 트랜지스터(233), 증폭 트랜지스터(234) 및 선택 트랜지스터(235)를 구비한다. 또한, 열선택 회로(250)는, 스위치(251, 252, 253 및 254)를 구비한다. 전송 트랜지스터(232), 리셋 트랜지스터(233), 증폭 트랜지스터(234) 및 선택 트랜지스터(235)로서, 예를 들면, N형의 MOS(Metal Oxide Semiconductor) 트랜지스터가 사용된다.
광전 변환 소자(231)는, 입사광을 광전 변환하여 전하를 생성하는 것이다. 전송 트랜지스터(232)는, 주사 회로(210)로부터의 전송 신호에 따라, 전하를 광전 변환 소자(231)로부터 부유 확산층(부도시)에 전송하는 것이다. 여기서, 전송 신호는, 전하의 전송을 지시하는 신호이다. 또한, 화소 어레이부(220)는, N×2의 화소 회로(230)로 이루어지는 화소 블록의 단위로 분할되다. 이 화소 블록에서 0행째의 좌측의 화소 회로(230)에는, 전송 신호(TRG00)가 공급되고, 0행째의 우측의 화소 회로(230)에는 전송 신호(TRG01)가 공급된다. 또한, 화소 블록 내의 1행째의 좌측의 화소 회로(230)에는 전송 신호(TRG10)가 공급되고, 1행째의 우측의 화소 회로(230)에는 전송 신호(TRG11)가 공급된다. 이하, 마찬가지로, n행째의 좌측의 화소 회로(230)에는 전송 신호(TRGn0)가 공급되고, n행째의 우측의 화소 회로(230)에는 전송 신호(TRGn1)가 공급된다.
리셋 트랜지스터(233)는, 주사 회로(210)로부터의 리셋 신호(RSTn)에 따라 부유 확산층의 전하량을 초기화하는 것이다. 여기서, 리셋 신호(RSTn)는, n행째의 부유 확산층에 축적된 전하량의 초기화를 지시하는 신호이다. 또한, 부유 확산층은, 전하를 축적하여, 전하량에 응하는 전압을 생성한다.
증폭 트랜지스터(234)는, 부유 확산층의 전압을 증폭하는 것이다. 이 증폭 트랜지스터(234)는, 부유 확산층의 전압에 응한 신호를 화소 신호로서 선택 트랜지스터(235)에 출력한다. 또한, m열째의 증폭 트랜지스터(234) 및 리셋 트랜지스터(233)는, 전원선(229-mv)에 접속된다. 이에 의해, 증폭 트랜지스터(234)에 공급되는 전원은, 부유 확산층을 초기화하기 위한 리셋 전원으로서도 사용된다.
선택 트랜지스터(235)는, 행선택 신호(SELYn)에 따라, 화소 신호를 수직 신호선(229-ms)에 출력하는 것이다. 또한, 홀수열의 선택 트랜지스터(235)와, 짝수열의 선택 트랜지스터(235)는, 짝수열의 수직 신호선(229-ms)에 공통으로 접속된다.
스위치(251)는, 주사 회로(210)로부터의 열선택 신호(SELXm)에 따라, 홀수열의 전원선(229-mv)(229-0v 등)과 전원 전압(VDD)의 전원 사이의 경로를 개폐하는 것이다. 예를 들면, 열선택 신호(SELYm)가 하이 레벨인 경우에, 스위치(251)는 폐쇄상태로 이행하고, 로우 레벨인 경우에 개방상태로 이행한다.
스위치(252)는, 주사 회로(210)로부터의 열선택 신호(XSELXm)에 따라, 홀수열의 전원선(229-mv)(229-0v 등)과 수직 신호선(229-ms(229-1s 등)) 사이의 경로를 개폐하는 것이다. 여기서, 열선택 신호(XSELXm)는, 열선택 신호(SELXm)를 반전한 신호이다. 예를 들면, 열선택 신호(XSELXm)가 하이 레벨인 경우에, 스위치(252)는 폐쇄상태로 이행하고, 로우 레벨인 경우에 개방상태로 이행한다.
스위치(253)는, 주사 회로(210)로부터의 열선택 신호(SELXm)에 따라, 짝수열의 전원선(229-mv(229-1v 등))과 전원 전압(VDD)의 전원 사이의 경로를 개폐하는 것이다. 스위치(254)는, 주사 회로(210)로부터의 열선택 신호(XSELXm)에 따라, 짝수열의 전원선(229-mv(229-1v 등))과 수직 신호선(229-ms(229-1s 등)) 사이의 경로를 개폐하는 것이다.
또한, 스위치(251 및 253)는, 특허청구의 범위에 기재된 전원 경로 개폐부의 한 예이다. 또한, 스위치(252 및 254)는, 특허청구의 범위에 기재된 신호 경로 개폐부의 한 예이다. 또한, 수직 신호선(229-ms)은, 특허청구의 범위에 기재된 신호선의 한 예이다.
상술한 구성에 의해, 하나의 AD 변환기(271)는, 수직 신호선(229-ms)을 통하여, 인접하는 2열에 공통으로 접속된다. 주사 회로(210)는, 행선택 신호(SELYn) 및 열선택 신호(SELXm)에 의해, 화소 회로(230)를 개별적으로 구동할 수 있다. 예를 들면, 주사 회로(210)는, 하이 레벨의 행선택 신호(SELYn)와 하이 레벨의 열선택 신호(SELXm)를 공급함에 의해, n행 m열의 화소 회로(230)를 구동할 수 있다.
여기서, 인접하는 2열에서 AD 변환기(271)를 공유하고, 선택선을 행마다 2개 배선하여, 주사 회로(210)가 열을 차례로 선택하는 비교례를 상정한다. 이 비교례에서도 화소 회로(230)를 개별적으로 구동할 수 있지만, 행마다 선택선을 2개 배선하기 때문에, 배선수가 팽대하게 된다.
이에 대해, 고체 촬상 소자(200)에서는, 스위치(251 내지 254)의 제어에 의해 열을 선택할 수 있기 때문에, 선택선은 행마다 1개밖에 필요로 하지 않는다. 따라서 비교례와 비교하여 화소 어레이부(220) 내의 배선수를 삭감할 수 있다. 또한, 스위치(251 내지 254)와, 그들에 배선하는 선택선을 또한 마련할 필요가 있지만, 이들은, 화소 어레이부(220)의 외부에 배선되기 때문에, 화소 어레이부(220) 내의 배선수에 영향을 주는 것은 없다.
또한, 고체 촬상 소자(230)에서는, 수직 신호선(229-ms)을 2열에서 공유하기 때문에, 열마다 수직 신호선을 배선하는 경우와 비교하여, 신호선의 배선수를 삭감하여, 레이아웃의 자유도를 높게 할 수 있다.
또한, 인접하는 2열에서 하나의 AD 변환기(271)를 공유하고 있지만, 인접하는 3렬 이상에서 하나의 AD 변환기(271)를 공유하여도 좋다.
또한, 도 5에서는, 기재의 편의상, 열선택 신호(SELXm 및 XSELXm)를 전송하는 신호선을 수평 방향으로 배선하는 것으로 하고 있다. 그러나, 이들의 신호선을 수평 방향으로 배선하면, 배선율속 등에 의해 배선수가 제한되는 경우가 있다. 이 때문에, 열선택 신호(SELXm 및 XSELXm)를 전송하는 신호선은, 수직 방향으로 배선하는 것이 바람직하다.
도 6은, 제1의 실시의 형태에서의 배선을 추가한 화소 회로 및 열선택 회로의 한 구성례를 도시하는 회로도이다. 동 도면에 예시하는 바와 같이 홀수열에 수직 신호선(229-ms)(229-0s 등)을 또한 추가하여도 좋다. 이 경우에는, 홀수열의 화소 회로(230)의 선택 트랜지스터(235)는, 그 열의 수직 신호선(229-ms)에 공통으로 접속된다. 또한, 홀수열의 수직 신호선은, 인접하는 짝수열의 수직 신호선에, 화소 어레이부(220) 안에서 접속되다. 또한, 홀수열의 수직 신호선과, 짝수열의 수직 신호선을 화소 어레이부(220) 내에서 접속하지 않고, 화소 어레이부(220)의 외부(열선택 회로(250)의 부근 등)까지 인출하여 접속하여도 좋다.
도 7은, 제1의 실시의 형태에서의 앰프 전원과 별도로 리셋 전원을 마련한 화소 회로(230)의 한 구성례를 도시하는 회로도이다. 도 5에서는, 증폭 트랜지스터(234)에의 전원(앰프 전원)을, 부유 확산층을 초기화하기 위한 리셋 전원으로서도 이용하고 있지만, 도 7에 예시하는 바와 같이 앰프 전원과 별도로 리셋 전원을 마련하여도 좋다. 예를 들면, 앰프 전원은 전압(VDD1)을 공급하고, 리셋 전원은 전원 전압(VDD2)을 공급한다. 그리고, 리셋 트랜지스터(233)는, 리셋 전원(VDD2)에 접속되고, 증폭 트랜지스터(234)는, 전원선(229-mv)을 통하여 앰프 전원(VDD1)에 접속된다.
도 8은, 제1의 실시의 형태에서의 열선택 회로(250)의 한 구성례를 도시하는 회로도이다. 예를 들면, N형의 MOS 트랜지스터(255, 256, 257 및 258)가, 스위치(251, 252, 253 및 254)로서 사용된다.
또한, N형 대신에 P형의 MOS 트랜지스터를 이용하여도 좋다. P형을 이용하는 경우는, 열선택 신호에서 하이 레벨과 로우 레벨을 역으로 하면 좋다. 또한, N형과 P형을 혼재하여 배치하여도 좋다. 예를 들면, 스위치(251 및 253)를 N형으로 하고, 스위치(252 및 254)를 P형으로 하여도 좋다. 이 경우에는, 이들의 스위치에 공통으로, 열선택 신호(SELXm)가 입력된다.
도 9는, 제1의 실시의 형태에서의 레이아웃을 변경한 화소 회로(230) 및 열선택 회로(250)의 한 구성례를 도시하는 회로도이다. 스위치(251)는, 예를 들면, 열선택 신호(SELX0)에 따라 전원선(229-0v)과 전원 사이의 경로를 개폐한다. 또한, 스위치(253)는, 예를 들면, 열선택 신호(SELX1)에 따라 전원선(229-1v)과 전원 사이의 경로를 개폐한다. 이들의 스위치(251 및 253)에 의해, 고체 촬상 소자(200)는, 전원을 공급하는지의 여부를 열마다 제어할 수 있다.
한편, 스위치(252)는, 예를 들면, 열선택 신호(XSELX0)에 따라 전원선(229-0v)과 수직 신호선(229-1s) 사이의 경로를 개폐한다. 또한, 스위치(254)는, 예를 들면, 열선택 신호(XSELX1)에 따라 전원선(229-1v)과 수직 신호선(229-1s) 사이의 경로를 개폐한다. 이들의 스위치(252 및 254)에 의해, 고체 촬상 소자(200)는, 열마다, 그 열에 대응하는 전원선과 수직 신호선과의 사이를 단락할 수 있다.
도 10은, 제1의 실시의 형태에서의 홀수열을 선택한 때의 열선택 회로(250)의 상태의 한 예를 도시하는 도면이다. 주사 회로(210)는, 「0」행 및 「0」열을 선택하고, 「0」행 및 「1」열을 선택하지 않는 것으로 한다.
이때에 주사 회로(210)는, 하이 레벨의 행선택 신호(SELY0)를 「0」행의 화소 회로(230)의 전부에 공급한다. 또한, 주사 회로(210)는, 하이 레벨의 열선택 신호(SELX0)를 스위치(251)에 공급하고, 로우 레벨의 열선택 신호(XSELX0)를 스위치(252)에 공급한다. 동시에 주사 회로(210)는, 로우 레벨의 열선택 신호(SELX1)를 스위치(253)에 공급하고, 하이 레벨의 열선택 신호(XSELX1)를 스위치(254)에 공급한다.
이들의 선택 신호에 의해, 스위치(251 및 254)는 폐쇄상태로 이행하고, 스위치(252 및 253)는, 개방상태로 이행한다. 또한, 「0」행 및 「0」열의 선택 트랜지스터(235)는 도통 상태(온 상태)로 이행한다. 한편, 전원선(229-1v)과 수직 신호선(229-ms)이 단락되기 때문에, 「0」행 및 「1」열의 선택 트랜지스터(235)의 소스 전위와 드레인 전위가 같은 정도가 되어, 비도통 상태(오프 상태)가 된다. 따라서 선택된 「0」행 및 「0」열의 화소 회로(230)로부터 화소 신호가 출력되는 한편으로, 선택되어 있지 않은 「0」행 및 「1」열의 화소 회로(230)로부터는 화소 신호가 출력되지 않는다.
여기서, 가령, 스위치(251 및 253)만을 마련하고, 단락을 행하기 위한 스위치(252 및 254)를 마련하지 않는 구성으로 하면, 비선택열의 전원선(229-1v)의 전위가 플로팅 상태가 된다. 또한, 그 비선택열의 화소 회로(230)에는, 하이 레벨의 행선택 신호(SELY0)가 공급되어 있기 때문에, 비선택열의 선택 트랜지스터(235)가 온 상태가 되여, 비선택열로부터 화소 신호가 출력될 우려가 있다. 이에 대해, 스위치(252 및 254)를 마련하는 구성에서는, 그들 스위치에 의해 비선택의 선택 트랜지스터(235)의 소스 전위와 드레인 전위가 같은 정도로 제어되기 때문에, 비선택열의 화소 회로(230)로부터의 화소 신호의 출력을 정지시킬 수 있다.
도 11은, 제1의 실시의 형태에서의 주사 회로(210)의 동작의 한 예를 도시하는 타이밍 차트이다. 타이밍(T0)에서 주사 회로(210)는, 리셋 신호(RST0)를 공급한다. 또한, 주사 회로(210)는, 열선택 신호(SELX0), 행선택 신호(SELY0) 및 열선택 신호(XSELX1)를 하이 레벨로 한다. 그리고, 타이밍(T1)에서 주사 회로(210)는, 전송 신호(TRG00)를 공급한다. 이들의 제어에 의해, 0행0열의 화소 회로(230)로부터 화소 신호가 판독된다.
다음에 타이밍(T2)에서 주사 회로(210)는, 리셋 신호(RST1)를 공급한다. 또한, 주사 회로(210)는, 열선택 신호(SELX1), 행선택 신호(SELY1) 및 열선택 신호(XSELX0)를 하이 레벨로 한다. 그리고, 타이밍(T3)에서 주사 회로(210)는, 전송 신호(TRG11)를 공급한다. 이들의 제어에 의해, 1행1열의 화소 회로(230)로부터 화소 신호가 판독된다.
다음에 타이밍(T4)에서 주사 회로(210)는, 리셋 신호(RST1)를 공급한다. 또한, 주사 회로(210)는, 열선택 신호(SELX0), 행선택 신호(SELY1) 및 열선택 신호(XSELX1)를 하이 레벨로 한다. 그리고, 타이밍(T5)에서 주사 회로(210)는, 전송 신호(TRG10)를 공급한다. 이들의 제어에 의해, 1행0열의 화소 회로(230)로부터 화소 신호가 판독된다.
타이밍(T6)에서 주사 회로(210)는, 리셋 신호(RST0)를 공급한다. 또한, 주사 회로(210)는, 열선택 신호(SELX1), 행선택 신호(SELY0) 및 열선택 신호(XSELX0)를 하이 레벨로 한다. 그리고, 타이밍(T7)에서 주사 회로(210)는, 전송 신호(TRG01)를 공급한다. 이들의 제어에 의해, 0행1열의 화소 회로(230)로부터 화소 신호가 판독된다.
또한, 고체 촬상 소자(200)는, 화소 어레이부(220) 내의 전 화소로부터 화소 신호를 판독하여도 좋고, 일부에서만 화소 신호를 판독하여도 좋다. 예를 들면, 해상도가 낮은 화상 데이터를 생성할 때에는, 고체 촬상 소자(200)는, 이나 열을 솎아내어 판독하면 좋다.
또한, 고체 촬상 소자(200)는, 화소 신호를 일정한 순서로 판독하여도 좋고, 랜덤하게 판독하여도 좋다. 예를 들면, 관측 대상 데이터(화소 데이터 등)가 어느 표현 공간에서는 스파스(sparse, 산재)한다고 가정하여, 소수의 관측 데이터로부터 대상을 복원하는 컴프레시브 센싱이라고 불리는 기술이 의료 분야 등에서 주목되고 있다. 이 컴프레시브 센싱에서 고체 촬상 소자(200)는, 전 화소의 일부(전체의 25% 등)를 랜덤하게 판독하고, 후단의 화상 처리부(120)가, 그들의 화소 데이터로부터 화상 데이터 전체를 복원한다. 이에 의해, 촬상을 고속으로 행할 수 있다.
[고체 촬상 소자의 동작례]
도 12는, 제1의 실시의 형태에서의 고체 촬상 소자(200)의 동작의 한 예를 도시하는 플로우 차트이다. 이 동작은, 예를 들면, 화상을 촬상시키기 위한 조작(셔터 버튼의 압하 등)가 행하여진 때에 시작된다.
주사 회로(210)는, 열선택 신호(SELXm) 및 행선택 신호(SELYn)에 의해, n행m열의 화소를 선택하여 화소 신호를 판독한다(스텝 S901). 그리고, AD 변환부(270)는, 화소 신호에 대해 AD 변환을 행한다(스텝 S902). 고체 촬상 소자(200)는, 판독 대상의 화소 신호의 모든 판독이 완료되었는지의 여부를 판단한다(스텝 S903). 여기서, 판독 대상의 화소는, 화소 어레이부(220) 내의 모든 화소라도 좋고, 그들의 일부라도 좋다.
판독이 완료되지 않은 경우에(스텝 S903 : No), 고체 촬상 소자(200)는, 스텝 S901 이후를 반복하여 실행한다. 한편, 판독이 완료된 경우에(스텝 S903 : Yes), 고체 촬상 소자(200)는, 화상 처리(스텝 S904)를 실행하고, 촬상을 위한 동작을 종료한다.
이와 같이, 본 기술의 제1의 실시의 형태에 의하면, 열선택 회로(250)가, 복수의 전원선과 전원 사이의 경로와, 그들의 전원선과 수직 신호선 사이의 경로를 개폐하기 위해, 행 전체를 행선택 신호에 의해 선택하면서, 선택열에만 화소 신호를 출력시킬 수 있다. 이 구성에서는, 행선택 신호를 전송하는 선택선을 행마다 1개 배선하면 좋기 때문에, 화소 어레이부(220)의 배선수를 삭감할 수 있다.
<2. 제2의 실시의 형태>
상술한 제1의 실시의 형태에서는, 하나의 반도체 기판에 고체 촬상 소자(200) 내의 회로(화소 어레이부(220)나 열선택부(240) 등)의 전부를 배치하고 있지만, 일정한 광학 사이즈(화소 어레이부(220))하(下)에서, 해상도를 향상시키려면 화소를 미세화할 필요가 생긴다. 이 미세화에 의해, AD 변환기의 수가 증가하고, AD 변환기의 면적등, 화소 이외의 회로 면적이 증가한다. 즉 반도체 기판의 면적이 증대한다. 그래서, 고체 촬상 소자(200)를 복수의 반도체 기판으로 적층화하고, 어느 하나의 기판에 화소 어레이부(220)를 배치하고, 그 이외를 다른 기판에 배치하면, 적층하지 않는 경우보다도 반도체 기판의 면적을 작게 할 수 있다. 이 제2의 실시의 형태의 고체 촬상 소자(200)는, 반도체 기판의 면적을 작게 하기 위해, 고체 촬상 소자(200)를 적층 구조로 하는 점에서 제1의 실시의 형태와 다르다.
도 13은, 제2의 실시의 형태에서의 고체 촬상 소자(200)의 사시도의 한 예이다. 이 제2의 실시의 형태의 고체 촬상 소자(200)는, 하측 반도체 기판(202)과, 그 기판에 적층된 상측 반도체 기판(201)을 구비한다.
상측 반도체 기판(201)에는, 2차원 격자형상으로 복수의 화소 유닛(203)이 배열된다. 화소 유닛(203)의 각각에는, 2차원 격자형상으로 복수의 화소 회로(230)가 배열된다.
하측 반도체 기판(202)에는, 2차원 격자형상으로, 화소 유닛(203)과 동수의 회로 블록(204)이 배치된다. 화소 유닛(203)과, 회로 블록(204)은, 관통 실리콘 비어(TSV : Through Silicon Via)나 범프, 또는 Cu-Cu 접속 등에 의해, 1대 1로 접속된다.
또한, 하측 반도체 기판(202)에는, 주사 회로(210), 타이밍 제어부(260), 전송 제어 회로(280)가 배치되다. 또한, 도 13에서 주사 회로(210), 타이밍 제어부(260), 전송 제어 회로(280)는 생략되어 있다.
도 14는, 제2의 실시의 형태에서의 화소 유닛(203) 및 회로 블록(204)의 한 구성례를 도시하는 블록도이다. 화소 유닛(203) 내에는, P행×Q열(P 및 Q는 2 이상의 정수)의 화소 회로(230)가 배치된다. 열의 각각에는, 전원선(229-qv)(q는, 0 내지 Q-1의 정수)이 배선된다. 또한, Q-1열째에는, 수직 신호선(229-(Q-1)s)이 배선된다. 이 수직 신호선(229-(Q-1)s)은, 화소 유닛(203) 내의 모든 화소 회로(230)의 각각의 선택 트랜지스터에 공통으로 접속된다. 제2의 실시의 형태의 화소 회로(230)의 구성은, 제1의 실시의 형태와 마찬가지이다.
회로 블록(204)에는, 열선택 회로(250)와 AD 변환기(271)가 배치된다. 열선택 회로(250)에는, 열마다 스위치(251 및 252)가 마련된다. 스위치(251)는, 열선택 신호(SELXq)에 따라 전원선(229-qv)과 전원 사이의 경로를 개폐한다. 또한, 스위치(252)는, 열선택 신호(XSELXq)에 따라 전원선(229-qv)과 수직 신호선(229-(Q-1)s) 사이의 경로를 개폐한다.
또한, 하측 반도체 기판(202) 내의 회로 블록(204)에 열선택 회로(250)를 배치하고 있지만, 이 열선택 회로(250)를 상측 반도체 기판(201)에 배치하여도 좋다. 또한, 2개의 반도체 기판을 적층하고 있지만, 3개 이상의 기판을 적층하고, 고체 촬상 소자(200) 내의 회로를 그들에 분산하여 배치하여도 좋다.
이와 같이, 본 기술의 제2의 실시의 형태에 의하면, 적층된 2개의 반도체 기판에 고체 촬상 소자(200) 내의 회로를 분산하여 배치하였기 때문에, 적층하지 않는 경우보다도 반도체 기판의 면적을 작게 할 수 있다.
<3. 제3의 실시의 형태>
상술한 제1의 실시의 형태에서는, 화소 회로(230)마다 부유 확산층이나 리셋 트랜지스터(233) 등을 마련하고 있지만, 화소의 미세화를 용이하게 하는 관점에서, 화소당의 회로 규모를 삭감하는 것이 바람직하다. 이 제3의 실시의 형태의 고체 촬상 소자(200)는, 화소 회로(230)의 회로 규모를 삭감하는 점에서 제1의 실시의 형태와 다르다.
도 15는, 제3의 실시의 형태에서의 화소 회로(230) 및 열선택 회로(250)의 한 구성례를 도시하는 회로도이다.
짝수열의 화소 회로(230)는, 광전 변환 소자(231), 전송 트랜지스터(232), 부유 확산층, 리셋 트랜지스터(233), 증폭 트랜지스터(234) 및 선택 트랜지스터(235)를 구비한다. 한편, 홀수열의 화소 회로(230)는, 광전 변환 소자(236) 및 전송 트랜지스터(237)만을 구비한다. 이들의 인접하는 2개의 화소 회로(230)는, 부유 확산층, 리셋 트랜지스터(233), 증폭 트랜지스터(234) 및 선택 트랜지스터(235)를 공유한다.
N행×2열의 부유 확산층의 0행째의 좌측을 공유하는 한 쌍의 화소를 화소(00a) 및 화소(00b)로 하고, 0행째의 우측을 공유하는 한 쌍의 화소를 화소(01a) 및 화소(01b)로 한다. 또한, N행×2열의 부유 확산층의 1행째의 좌측을 공유하는 한 쌍의 화소를 화소(10a) 및 화소(10b)로 하고, 1행째의 우측을 공유하는 한 쌍의 화소를 화소(11a) 및 화소(11b)로 한다. 화소(00a, 00b, 01a, 01b, 10a, 10b, 11a 및 11b)의 각각에는, 전송 신호(TRG00a, TRG00b, TRG01a, TRG01b, TRG10a, TRG10b, TRG11a 및 TRG11b)가 공급된다. 이하, 마찬가지로, n행째에 전송 신호(TRGn0a, TRG00b, TRGn1a, TRGn1b)가 공급된다.
또한, 인접하는 2개의 화소에서, 부유 확산층 등을 공유하고 있지만, 인접하는 3개 이상의 화소에서 부유 확산층 등을 공유하여도 좋다.
도 16은, 제3의 실시의 형태에서의 수직 주사 회로의 동작의 한 예를 도시하는 타이밍 차트이다. 타이밍(T0)에서 주사 회로(210)는, 리셋 신호(RST0)를 공급한다. 또한, 주사 회로(210)는, 열선택 신호(SELX0) 및 행선택 신호(SELY0)를 하이 레벨로 한다. 열선택 신호(XSELXm)는, 생략되어 있다. 그리고, 타이밍(T1)에서 주사 회로(210)는, 전송 신호(TRG00a)를 공급한다. 이들의 제어에 의해, 화소(00a)의 화소 신호가 판독된다.
다음에 타이밍(T2)에서 주사 회로(210)는, 리셋 신호(RST0)를 공급한다. 또한, 주사 회로(210)는, 열선택 신호(SELX0) 및 행선택 신호(SELY0)를 하이 레벨로 한다. 그리고, 타이밍(T3)에서 주사 회로(210)는, 전송 신호(TRG00b)를 공급한다. 이들의 제어에 의해, 화소(00b)의 화소 신호가 판독된다.
타이밍(T4)에서 주사 회로(210)는, 리셋 신호(RST1)를 공급한다. 또한, 주사 회로(210)는, 열선택 신호(SELX0) 및 행선택 신호(SELY1)를 하이 레벨로 한다. 그리고, 타이밍(T5)에서 주사 회로(210)는, 전송 신호(TRG10b)를 공급한다. 이들의 제어에 의해, 화소(10b)의 화소 신호가 판독된다.
다음에 타이밍(T6)에서 주사 회로(210)는, 리셋 신호(RST0)를 공급한다. 또한, 주사 회로(210)는, 열선택 신호(SELX1) 및 행선택 신호(SELY0)를 하이 레벨로 한다. 그리고, 타이밍(T7)에서 주사 회로(210)는, 전송 신호(TRG01a)를 공급한다. 이들의 제어에 의해, 화소(01a)의 화소 신호가 판독된다.
이와 같이, 본 기술의 제3의 실시의 형태에 의하면, 인접하는 복수의 화소가 부유 확산층 등을 공유하기 때문에, 공유하지 않는 경우와 비교하여, 화소 회로(230)의 회로 규모를 작게 할 수 있다.
또한, 상술한 실시의 형태는 본 기술을 구현화하기 위한 한 예를 나타낸 것이고, 실시의 형태에서의 사항과, 특허청구의 범위에서의 발명 특정 사항은 각각 대응 관계를 갖는다. 마찬가지로, 특허청구의 범위에서의 발명 특정 사항과, 이것과 동일 명칭을 붙인 본 기술의 실시의 형태에서의 사항은 각각 대응 관계를 갖는다. 단, 본 기술은 실시의 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 실시의 형태에 여러 가지의 변형을 행함에 의해 구현화 할 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 각각이 접속된 복수의 화소 회로와,
상기 복수의 화소 회로 중 상기 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리하는 신호 처리부와,
상기 복수의 전원선의 각각과 전원 사이의 경로를 개폐하는 전원 경로 개폐부와,
상기 복수의 전원선의 각각과 상기 신호선 사이의 경로를 개폐하는 신호 경로 개폐부를 구비하는 고체 촬상 소자.
(2) 상기 소정의 방향으로 배열된 상기 화소 회로를 구동하여 상기 화소 신호를 출력시키는 처리와 상기 소정수의 화소 회로의 어느 하나를 차례로 선택하는 처리를 행하는 주사 회로를 또한 구비하는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 전원 경로 개폐부는, 상기 복수의 전원선 중 상기 선택된 화소 회로에 접속된 전원선과 상기 전원 사이의 경로를 폐쇄상태로 제어하고,
상기 신호 경로 개폐부는, 상기 복수의 전원선 중 상기 선택된 화소 회로에 접속된 전원선과 상기 신호선 사이의 경로를 개방상태로 제어하는 상기 (2)에 기재된 고체 촬상 소자.
(4) 상기 복수의 전원선과 상기 복수의 화소 회로와 상기 신호선은, 소정의 반도체 기판에 배치되고,
상기 신호 처리부는, 상기 소정의 반도체 기판에 적층된 반도체 기판에 배치되는 상기 (1)부터 (3)의 어느 하나에 기재된 고체 촬상 소자.
(5) 상기 전원 경로 개폐부 및 상기 신호 경로 개폐부는, 상기 적층된 반도체 기판에 배치되는 상기 (4)에 기재된 고체 촬상 소자.
(6) 상기 전원 경로 개폐부 및 상기 신호 경로 개폐부는, 상기 소정의 반도체 기판에 배치되는 상기 (4)에 기재된 고체 촬상 소자.
(7) 상기 복수의 화소 회로 중 인접하는 일정수의 화소 회로는, 부유 확산층을 공유하고,
상기 부유 확산층은, 광전 변환된 전하를 축적하여 당해 전하의 양에 응한 전압을 생성하고,
상기 화소 신호는, 상기 전압에 응한 신호인 상기 (1)부터 (6)의 어느 하나에 기재된 고체 촬상 소자.
(8) 상기 복수의 화소 회로는, 광을 전하로 변환하는 광전 변환 소자와,
상기 전하를 축적하여 당해 전하의 양에 응한 전압을 생성하는 부유 확산층과,
상기 부유 확산층에 축적된 상기 전하의 양을 초기화하는 리셋 트랜지스터와,
상기 전압에 응한 신호를 상기 화소 신호로서 출력하는 증폭 트랜지스터를 구비하고,
상기 증폭 트랜지스터는, 상기 전원에 접속되고, 상기 리셋 트랜지스터는 상기 전원과 다른 리셋 전원에 접속되는 상기 (1)부터 (7)의 어느 하나에 기재된 고체 촬상 소자.
(9) 상기 신호 처리부는, 상기 화소 신호에 대해 아날로그 디지털 변환을 행하는 상기 (1)부터 (8)의 어느 하나에 기재된 고체 촬상 소자.
(10) 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 각각이 접속된 복수의 화소 회로와,
상기 복수의 화소 회로 중 상기 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리하는 신호 처리부와,
상기 복수의 전원선의 각각과 전원 사이의 경로를 개폐하는 전원 경로 개폐부와,
상기 복수의 전원선의 각각과 상기 신호선 사이의 경로를 개폐하는 신호 경로 개폐부와,
상기 처리된 화소 신호로부터 생성된 화상 데이터를 기록하는 기록부를 구비하는 촬상 장치.
(11) 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 각각이 접속된 복수의 화소 회로 중 상기 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리하는 신호 처리 순서와,
상기 복수의 전원선의 각각과 전원 사이의 경로를 개폐하는 전원 경로 개폐 순서와,
상기 복수의 전원선의 각각과 상기 신호선 사이의 경로를 개폐하는 신호 경로 개폐 순서를 구비하는 고체 촬상 소자의 제어 방법.
100 : 촬상 장치 110 : 촬상 렌즈
120 : 화상 처리부 130 : 촬상 제어부
140 : 기록부 200 : 고체 촬상 소자
201 : 상측 반도체 기판 202 : 하측 반도체 기판
203 : 화소 유닛 204 : 회로 블록
210 : 주사 회로 220 : 화소 어레이부
230 : 화소 회로 231, 236 : 광전 변환 소자
232, 237 : 전송 트랜지스터 233 : 리셋 트랜지스터
234 : 증폭 트랜지스터 235 : 선택 트랜지스터
240 : 열선택부 250 : 열선택 회로
251, 252, 253, 254 : 스위치 255, 256, 257, 258 : MOS 트랜지스터
260 : 타이밍 제어부 270 : AD 변환부
271 : AD 변환기 280 : 전송 제어 회로
120 : 화상 처리부 130 : 촬상 제어부
140 : 기록부 200 : 고체 촬상 소자
201 : 상측 반도체 기판 202 : 하측 반도체 기판
203 : 화소 유닛 204 : 회로 블록
210 : 주사 회로 220 : 화소 어레이부
230 : 화소 회로 231, 236 : 광전 변환 소자
232, 237 : 전송 트랜지스터 233 : 리셋 트랜지스터
234 : 증폭 트랜지스터 235 : 선택 트랜지스터
240 : 열선택부 250 : 열선택 회로
251, 252, 253, 254 : 스위치 255, 256, 257, 258 : MOS 트랜지스터
260 : 타이밍 제어부 270 : AD 변환부
271 : AD 변환기 280 : 전송 제어 회로
Claims (11)
- 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 각각이 접속된 복수의 화소 회로와,
상기 복수의 화소 회로 중 상기 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리하는 신호 처리부와,
상기 복수의 전원선의 각각과 전원 사이의 경로를 개폐하는 전원 경로 개폐부와,
상기 복수의 전원선의 각각과 상기 신호선 사이의 경로를 개폐하는 신호 경로 개폐부를 구비하는 것을 특징으로 하는 고체 촬상 소자. - 제1항에 있어서,
상기 소정의 방향으로 배열된 상기 화소 회로를 구동하여 상기 화소 신호를 출력시키는 처리와 상기 소정수의 화소 회로의 어느 하나를 차례로 선택하는 처리를 행하는 주사 회로를 더 구비하는 것을 특징으로 하는 고체 촬상 소자. - 제2항에 있어서,
상기 전원 경로 개폐부는, 상기 복수의 전원선 중 상기 선택된 화소 회로에 접속된 전원선과 상기 전원 사이의 경로를 폐쇄상태로 제어하고,
상기 신호 경로 개폐부는, 상기 복수의 전원선 중 상기 선택된 화소 회로에 접속된 전원선과 상기 신호선 사이의 경로를 개방상태로 제어하는 것을 특징으로 하는 고체 촬상 소자. - 제1항에 있어서,
상기 복수의 전원선과 상기 복수의 화소 회로와 상기 신호선은, 소정의 반도체 기판에 배치되고,
상기 신호 처리부는, 상기 소정의 반도체 기판에 적층된 반도체 기판에 배치되는 것을 특징으로 하는 고체 촬상 소자. - 제4항에 있어서,
상기 전원 경로 개폐부 및 상기 신호 경로 개폐부는, 상기 적층된 반도체 기판에 배치되는 것을 특징으로 하는 고체 촬상 소자. - 제4항에 있어서,
상기 전원 경로 개폐부 및 상기 신호 경로 개폐부는, 상기 소정의 반도체 기판에 배치되는 것을 특징으로 하는 고체 촬상 소자. - 제1항에 있어서,
상기 복수의 화소 회로 중 인접하는 일정수의 화소 회로는, 부유 확산층을 공유하고,
상기 부유 확산층은, 광전 변환된 전하를 축적하여 당해 전하의 양에 응하는 전압을 생성하고,
상기 화소 신호는, 상기 전압에 응한 신호인 것을 특징으로 하는 고체 촬상 소자. - 제1항에 있어서,
상기 복수의 화소 회로는,
광을 전하로 변환하는 광전 변환 소자와,
상기 전하를 축적하여 당해 전하의 양에 응한 전압을 생성하는 부유 확산층과,
상기 부유 확산층에 축적된 상기 전하의 양을 초기화하는 리셋 트랜지스터와,
상기 전압에 응한 신호를 상기 화소 신호로서 출력하는 증폭 트랜지스터를 구비하고,
상기 증폭 트랜지스터는, 상기 전원에 접속되고, 상기 리셋 트랜지스터는 상기 전원과 다른 리셋 전원에 접속되는 것을 특징으로 하는 고체 촬상 소자. - 제1항에 있어서,
상기 신호 처리부는, 상기 화소 신호에 대해 아날로그 디지털 변환을 행하는 것을 특징으로 하는 고체 촬상 소자. - 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 각각이 접속된 복수의 화소 회로와,
상기 복수의 화소 회로 중 상기 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리하는 신호 처리부와,
상기 복수의 전원선의 각각과 전원 사이의 경로를 개폐하는 전원 경로 개폐부와,
상기 복수의 전원선의 각각과 상기 신호선 사이의 경로를 개폐하는 신호 경로 개폐부와,
상기 처리된 화소 신호로부터 생성된 화상 데이터를 기록하는 기록부를 구비하는 것을 특징으로 하는 촬상 장치. - 소정의 방향에 수직한 방향으로 배선된 복수의 전원선의 어느 하나에 각각이 접속된 복수의 화소 회로 중 상기 소정의 방향에서 인접하는 소정수의 화소 회로에 공통으로 접속된 신호선을 통하여 출력된 화소 신호를 처리하는 신호 처리 순서와,
상기 복수의 전원선의 각각과 전원 사이의 경로를 개폐하는 전원 경로 개폐 순서와,
상기 복수의 전원선의 각각과 상기 신호선 사이의 경로를 개폐하는 신호 경로 개폐 순서를 구비하는 것을 특징으로 하는 고체 촬상 소자의 제어 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2016-114265 | 2016-06-08 | ||
| JP2016114265 | 2016-06-08 | ||
| PCT/JP2017/006540 WO2017212693A1 (ja) | 2016-06-08 | 2017-02-22 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190015199A true KR20190015199A (ko) | 2019-02-13 |
Family
ID=60577769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187030247A KR20190015199A (ko) | 2016-06-08 | 2017-02-22 | 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10910430B2 (ko) |
| EP (1) | EP3471401B1 (ko) |
| JP (1) | JP6922905B2 (ko) |
| KR (1) | KR20190015199A (ko) |
| CN (1) | CN109155830B (ko) |
| WO (1) | WO2017212693A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11394910B2 (en) * | 2016-01-19 | 2022-07-19 | SK Hynix Inc. | Image sensing device generating pixel signal with boost voltage and operating method thereof |
| CN111918003B (zh) * | 2019-05-08 | 2022-11-25 | 上海耕岩智能科技有限公司 | 图像传感器及其信号采集方法和电路、存储介质、终端 |
| US20220021830A1 (en) * | 2020-07-20 | 2022-01-20 | Novatek Microelectronics Corp. | Optical sensing device and method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050185077A1 (en) * | 2004-02-23 | 2005-08-25 | Jps Group Holdings, Ltd. | Cmos image sensor with 1.25 - 1.5 transistor/pixel ratio |
| JP2005245955A (ja) * | 2004-03-08 | 2005-09-15 | Showa Nishikawa Co Ltd | 寝具展示台及び寝具展示方法 |
| JP4818018B2 (ja) * | 2006-08-01 | 2011-11-16 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP4650572B2 (ja) * | 2009-01-20 | 2011-03-16 | ソニー株式会社 | 撮像素子およびその制御方法、並びにカメラ |
| ATE543215T1 (de) | 2009-03-24 | 2012-02-15 | Sony Corp | Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung |
| JP5272860B2 (ja) * | 2009-04-08 | 2013-08-28 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| WO2012144218A1 (ja) * | 2011-04-22 | 2012-10-26 | パナソニック株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP6136103B2 (ja) | 2012-04-27 | 2017-05-31 | 株式会社ニコン | 撮像装置、撮像素子および読出方法。 |
| US10044955B2 (en) * | 2014-05-26 | 2018-08-07 | Sony Corporation | Signal processing device, controlling method, image sensing device, and electronic device |
| US9979916B2 (en) * | 2014-11-21 | 2018-05-22 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
-
2017
- 2017-02-22 EP EP17809877.8A patent/EP3471401B1/en active Active
- 2017-02-22 US US16/306,275 patent/US10910430B2/en active Active
- 2017-02-22 JP JP2018522315A patent/JP6922905B2/ja active Active
- 2017-02-22 CN CN201780030114.2A patent/CN109155830B/zh active Active
- 2017-02-22 WO PCT/JP2017/006540 patent/WO2017212693A1/ja unknown
- 2017-02-22 KR KR1020187030247A patent/KR20190015199A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP6922905B2 (ja) | 2021-08-18 |
| US10910430B2 (en) | 2021-02-02 |
| CN109155830B (zh) | 2021-08-17 |
| JPWO2017212693A1 (ja) | 2019-04-04 |
| EP3471401A4 (en) | 2019-08-14 |
| EP3471401B1 (en) | 2022-12-07 |
| WO2017212693A1 (ja) | 2017-12-14 |
| CN109155830A (zh) | 2019-01-04 |
| US20190252448A1 (en) | 2019-08-15 |
| EP3471401A1 (en) | 2019-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10586819B2 (en) | Solid-state imaging device and electronic apparatus including driver control circuits for driving multiple pixel rows | |
| JP5272860B2 (ja) | 固体撮像素子およびカメラシステム | |
| JP5500007B2 (ja) | 固体撮像素子およびカメラシステム | |
| JP5633323B2 (ja) | 固体撮像装置及び電子機器 | |
| JP5232189B2 (ja) | 固体撮像装置 | |
| JP6149572B2 (ja) | イメージセンサ、制御方法、及び、電子機器 | |
| JP4695979B2 (ja) | 固体撮像装置 | |
| KR20060070470A (ko) | 고체 촬상 장치 및 고체 촬상 장치의 구동 방법 | |
| JP6670451B2 (ja) | 固体撮像装置、信号処理方法、及び、電子機器 | |
| JP2010010896A (ja) | 固体撮像装置 | |
| JP2007243265A (ja) | 固体撮像装置 | |
| US11706541B2 (en) | Image sensor, image-capturing apparatus, and semiconductor memory | |
| US20100110253A1 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
| JP6922905B2 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
| JP2015159463A (ja) | 固体撮像装置及び撮像システム | |
| JP4661212B2 (ja) | 物理情報取得方法および物理情報取得装置並びに半導体装置 | |
| JP4678583B2 (ja) | 固体撮像装置 | |
| JP4286091B2 (ja) | 固体撮像装置 | |
| JP5177198B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
| JP2012019491A (ja) | 固体撮像素子およびカメラシステム | |
| WO2015002005A1 (ja) | 固体撮像装置、制御方法、及び、電子機器 | |
| JP2008141235A (ja) | 固体撮像装置及び撮像装置 | |
| JP2005150877A (ja) | Ｍｏｓ型固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |