KR20190012996A - 웨이퍼 칩 분리 방법 - Google Patents

웨이퍼 칩 분리 방법 Download PDF

Info

Publication number
KR20190012996A
KR20190012996A KR1020170096862A KR20170096862A KR20190012996A KR 20190012996 A KR20190012996 A KR 20190012996A KR 1020170096862 A KR1020170096862 A KR 1020170096862A KR 20170096862 A KR20170096862 A KR 20170096862A KR 20190012996 A KR20190012996 A KR 20190012996A
Authority
KR
South Korea
Prior art keywords
wafer
tape
chip
via hole
cutting line
Prior art date
Application number
KR1020170096862A
Other languages
English (en)
Inventor
박상익
Original Assignee
주식회사 바른전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바른전자 filed Critical 주식회사 바른전자
Priority to KR1020170096862A priority Critical patent/KR20190012996A/ko
Priority to CN201810677088.9A priority patent/CN109326560A/zh
Publication of KR20190012996A publication Critical patent/KR20190012996A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 웨이퍼 칩 분리 방법에 관한 것으로서, 상세하게는 웨이퍼에 열적 또는 기계적 손상을 주지 않고 웨이퍼로부터 칩을 분리할 수 있는 웨이퍼 칩 분리 방법에 관한 것이다. 이를 위하여, 본 발명에 따른 웨이퍼 칩 분리 방법은 웨이퍼의 절단 라인을 따라 비어 홀을 형성하는 단계와, 상기 비어 홀이 형성된 웨이퍼에 테이프를 부착하는 단계와, 상기 테이프가 부착된 웨이퍼를 링 프레임에 설치하는 단계와, 상기 링 프레임을 냉각 테이블 상에 고정하는 단계와, 상기 인장 롤러 링을 이용하여 상기 테이프를 인장 시키는 단계와, 상기 테이프가 늘어나면서 상기 웨이퍼가 절단 라인을 따라 칩 단위로 분리되는 단계를 포함한다.

Description

웨이퍼 칩 분리 방법{Wafer chip dicing method}
본 발명은 웨이퍼 칩 분리 방법에 관한 것으로서, 상세하게는 웨이퍼에 열적 또는 기계적 손상을 주지 않고 웨이퍼로부터 칩을 분리할 수 있는 웨이퍼 칩 분리 방법에 관한 것이다.
웨이퍼 내 개별 칩을 분리하는 방법으로는 기계적 방법(mechanical dicing)과 열적 방법(thermal dicing)이 있다.
기계적 방법은 블레이드(blade)를 이용하여 절단하는 방법이고, 열적 방법은 레이저(laser)를 이용하여 절단하는 방법이다.
그러나 블레이드를 이용하여 절단하는 방식은 블레이드가 외력으로 작용하여 웨이퍼에 충격을 줄 수 있어서 칩 품질이 떨어지는 문제점이 있다.
또한, 레이저를 이용하여 절단하는 방식은 열이 가해지면서 웨이퍼의 성상이 변경되므로 역시 칩 품질 및 강도가 떨어지는 문제점이 발생하게 된다.
한국등록특허 제0695490호
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 본 발명의 목적은 웨이퍼에 기계적 외력에 의한 손상이나 열적 손상을 주지 않고 웨이퍼 칩을 분리하는 것이다.
이를 위하여, 본 발명에 따른 웨이퍼 칩 분리 방법은 웨이퍼의 절단 라인을 따라 비어 홀을 형성하는 단계와, 상기 비어 홀이 형성된 웨이퍼에 테이프를 부착하는 단계와, 상기 테이프가 부착된 웨이퍼를 링 프레임에 설치하는 단계와, 상기 링 프레임을 냉각 테이블 상에 고정하는 단계와, 상기 인장 롤러 링을 이용하여 상기 테이프를 인장 시키는 단계와, 상기 테이프가 늘어나면서 상기 웨이퍼가 절단 라인을 따라 칩 단위로 분리되는 단계를 포함한다.
여기서, 상기 비어 홀이 형성된 웨이퍼에 테이프를 부착하는 단계 이후, 상기 테이프가 부착된 웨이퍼의 반대 면에 대해 연삭 공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 늘어난 상태의 테이프에 열을 가하여 테이프를 원래 상태로 복원시키는 단계를 더 포함하는 것을 특징으로 한다.
한편, 본 발명에 따른 웨이퍼 칩 분리 방법은 절단 라인을 따라 비어 홀이 형성된 웨이퍼에 테이프를 부착하고, 상기 테이프를 인장 시키면 상기 테이프가 늘어나면서 상기 절단 라인을 따라 형성된 비어 홀 사이가 절단되어 상기 웨이퍼가 절단 라인을 따라 칩 단위로 분리되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따르면 웨이퍼의 절단 라인에 비어 홀을 형성한 후, 웨이퍼에 부착한 테이프를 인장 하는 방식으로 웨이퍼 칩을 분리함으로써, 종래 블레이드나 레이저를 사용하여 웨이퍼 칩을 분리할 때 발생했던 웨이퍼의 기계적 또는 열적 손상을 방지할 수 있다.
본 발명은 웨이퍼에 기계적 외력이나 열이 전혀 가해지지 않고 웨이퍼 칩을 분리할 수 있기 때문에 웨이퍼 칩의 품질 및 강도가 향상되는 효과가 있다.
도 1은 본 발명에 따른 웨이퍼 칩 분리 과정을 나타낸 공정 순서도.
도 2는 본 발명에 따른 웨이퍼의 모습을 나타낸 도면.
도 3은 본 발명에 따른 웨이퍼의 일부를 확대한 도면.
도 4는 본 발명에 따른 웨이퍼 칩 분리를 위한 테이프 인장 공정을 나타낸 도면.
도 5는 본 발명에 따른 링 프레임을 나타낸 도면.
도 6은 본 발명에 따른 칩 분할된 웨이퍼를 나타낸 도면.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다.
도 1은 본 발명에 따른 웨이퍼 칩 분리 과정을 나타낸 것이다.
본 발명에 따른 웨이퍼 칩 분리 과정은 웨이퍼의 비어 홀 생성 공정(S10), 테이프 부착 공정(S20), 웨이퍼 연삭 공정(S30), 테이프 인장 공정(S40)으로 구성되어 최종 웨이퍼 칩이 분할된다.
도 1에 도시한 웨이퍼 칩 분리 과정의 각 공정을 설명하면서, 도 2 내지 도 6을 참조한다.
먼저, 웨이퍼(10)의 절단 라인(scribe line)에 비어 홀(via hole)(11)을 생성한다(S10).
웨이퍼(10)의 절단 라인에 에칭(etching) 방식을 이용하여 비어 홀(11)을 형성할 수 있다. 도 2는 웨이퍼(10)의 절단 라인을 따라 비어 홀(11)이 형성되어 있는 것을 나타낸다.
본 발명의 실시예에서는 비어 홀(11)의 지름을 5-40 마이크로미터로 하고, 비어 홀(11) 간의 간격도 5-40 마이크로미터로 하는 것이 바람직하다.
이와 같이, 절단 라인을 따라 비어 홀(11)이 생성되어 있는 웨이퍼(10)에 테이프(20)를 부착한다(S20). 테이프(20)로는 칩(die) 접착을 위한 필름(Die Attach Film) 등을 사용할 수 있다.
다음, 테이프(20)가 부착된 웨이퍼(10)에 대한 연삭(grinding)을 수행한다(S30).
연삭 공정은 웨이퍼(10)를 고품질의 정밀도로 평탄하게 하는 작업이다. 웨이퍼의 연삭 공정에서는 표면 조도를 좋게 하고 표피층의 손상을 최소화하기 위해 미세한 다이아몬드 입자를 사용한다.
도 3에서, 테이프(20)가 점착 물질(21)을 통해 웨이퍼(10)에 부착되며, 테이프(20)가 부착된 웨이퍼(10)의 반대 면에 대해 연삭 가공이 수행되어 웨이퍼(10)의 두께가 줄어 들었음을 알 수 있다.
연삭 과정(S30)이 완료되면, 테이프(20)에 대한 인장(expanding) 공정을 수행한다(S40).
테이프(20)에 대한 인장 공정(S40)은 도 4를 참조하여 설명한다.
도 4를 참조하면, (a)에서, 테이프(20)가 부착된 웨이퍼(10)를 링 프레임(30)에 설치하고, 링 프레임(30)을 냉각 테이블(40)에 올려놓는다. 링 프레임(30)을 냉각 테이블(40)에 올려놓음으로써 웨이퍼(10)에 부착된 테이프(20)가 냉각될 수 있다.
테이프(20)가 냉각 테이블(40) 상에서 냉각됨으로써 냉각 상태의 테이프(20)의 인장율이 향상될 수 있다.
도 5는 링 프레임(30)에 테이프(20)가 부착된 웨이퍼(10)를 설치한 모습을 나타낸 것이다.
비어 홀(11)이 형성된 웨이퍼(10)에 테이프(20)를 부착하고, 테이프(20)를 링 프레임(30)에 끼움으로써 웨이퍼(10)가 링 프레임(30)에 고정 설치될 수 있다.
(b)에서, 인장 롤러 링(expanding roller ring)(50)을 위로 이동시키면, 링 프레임(30)은 냉각 테이블(40)에 고정 설치되어 있으므로 테이프(20)가 위로 올라가면서 테이프(20)에 부착된 웨이퍼(10)도 위로 올라가게 된다.
이렇게 테이프(20)가 위로 올라가게 되면 테이프(20)가 인장(expanding) 되며, 테이프(20)가 인장 될 때 테이프(20)에 부착된 웨이퍼(10)가 테이프(20)의 인장력을 받아 칩 단위로 분리된다.
즉, 테이프(20)를 인장 시키면 테이프(20)가 늘어나면서 절단 라인을 따라 형성된 비어 홀(11) 사이가 절단되어 웨이퍼(10)가 절단 라인을 따라 칩 단위로 분리된다.
(c)에서, 냉각 테이블(40)의 상부에 설치된 테이프 클램프(tape clamp)(60)를 아래로 이동시키면, 테이프(20)가 테이프 클램프(60)에 의해 고정된다.
테이프 클램프(60)는 테이프(20)를 고정 시키는 한편, 테이프 클램프(60)에 설치된 히터(70)에서 발생하는 열이 웨이퍼(10)로 전달되지 않도록 하는 역할도 수행한다.
(d)에서, 인장 롤러 링(50)을 아래로 이동시키면, 웨이퍼(10)가 원위치로 돌아와 냉각 테이블(40) 위에 안착 되고, 테이프 클램프(60)와 링 프레임(30) 사이의 테이프(20)는 늘어난 상태를 유지한다.
(e)에서, 테이프 클램프(60)에 설치된 히터(70)가 동작하여 테이프(10)에 열을 가한다. 이때, 히터(70)에서 발생한 열은 테이프 클램프(60)와 링 프레임(30) 사이의 테이프(20)에 집중 전달되고, 테이프 클램프(60) 내부에 있는 웨이퍼(10) 쪽으로는 전달되지 않는다.
(f)에서, 테이프 클램프(60)가 원위치로 돌아가고, 열을 받은 테이프(20)는 늘어난 상태에서 원상태로 복원된다.
늘어난 상태의 테이프(20)가 테이프 클램프(60)에 의해 고정된 상황에서 원상태로 복원됨으로써, 분리된 웨이퍼 칩 간의 미세한 충돌이나 어긋나는 현상을 방지할 수 있다.
이러한 인장 공정(S40)을 통해, 웨이퍼(10)는 매우 안정적으로 절단 라인을 따라 칩 단위로 분할된다(S50).
즉, 테이프(20)가 늘어나면서 테이프(20)에 부착된 웨이퍼(10)가 테이프(20)의 인장력을 받아 절단 라인에 형성된 비어 홀(11)을 따라 웨이퍼(10)가 칩 단위로 분리될 수 있다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다.
따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
10: 웨이퍼 11: 비어 홀
20: 테이프 30: 링 프레임
40: 냉각 테이블 50: 인장 롤러 링
60: 테이프 클램프 70: 히터

Claims (4)

  1. 웨이퍼의 절단 라인을 따라 비어 홀을 형성하는 단계와,
    상기 비어 홀이 형성된 웨이퍼에 테이프를 부착하는 단계와,
    상기 테이프가 부착된 웨이퍼를 링 프레임에 설치하는 단계와,
    상기 링 프레임을 냉각 테이블 상에 고정하는 단계와,
    상기 인장 롤러 링을 이용하여 상기 테이프를 인장 시키는 단계와,
    상기 테이프가 늘어나면서 상기 웨이퍼가 절단 라인을 따라 칩 단위로 분리되는 단계를 포함하는 웨이퍼 칩 분리 방법.
  2. 제1항에 있어서,
    상기 비어 홀이 형성된 웨이퍼에 테이프를 부착하는 단계 이후, 상기 테이프가 부착된 웨이퍼의 반대 면에 대해 연삭 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 칩 분리 방법.
  3. 제1항에 있어서,
    상기 늘어난 상태의 테이프에 열을 가하여 테이프를 원래 상태로 복원시키는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 칩 분리 방법.
  4. 절단 라인을 따라 비어 홀이 형성된 웨이퍼에 테이프를 부착하고,
    상기 테이프를 인장 시키면 상기 테이프가 늘어나면서 상기 절단 라인을 따라 형성된 비어 홀 사이가 절단되어 상기 웨이퍼가 절단 라인을 따라 칩 단위로 분리되는 것을 특징으로 하는 웨이퍼 칩 분리 방법.
KR1020170096862A 2017-07-31 2017-07-31 웨이퍼 칩 분리 방법 KR20190012996A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170096862A KR20190012996A (ko) 2017-07-31 2017-07-31 웨이퍼 칩 분리 방법
CN201810677088.9A CN109326560A (zh) 2017-07-31 2018-06-27 晶圆芯片分离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170096862A KR20190012996A (ko) 2017-07-31 2017-07-31 웨이퍼 칩 분리 방법

Publications (1)

Publication Number Publication Date
KR20190012996A true KR20190012996A (ko) 2019-02-11

Family

ID=65263150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170096862A KR20190012996A (ko) 2017-07-31 2017-07-31 웨이퍼 칩 분리 방법

Country Status (2)

Country Link
KR (1) KR20190012996A (ko)
CN (1) CN109326560A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687767B9 (zh) * 2020-12-01 2021-12-03 华灿光电(苏州）有限公司 芯片扩膜方法

Also Published As

Publication number Publication date
CN109326560A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
JP5313036B2 (ja) 粘着テープの拡張方法
JP5568760B2 (ja) レーザーによって脆い物質で作られた平行平面板を複数の個々のプレートに分割する方法及び装置
JP5912274B2 (ja) チップ分割離間装置、及びチップ分割離間方法
JP2014236034A (ja) ウェーハの加工方法
JP4288392B2 (ja) エキスパンド方法
US20060199355A1 (en) Wafer dividing method
JP2019110198A (ja) 被加工物の加工方法
JP7214958B2 (ja) ワーク分割装置及びワーク分割方法
JP2019208047A (ja) ウェーハを加工する方法およびウェーハ加工システム
JP7164825B2 (ja) ワーク分割方法
JP6710889B2 (ja) ワーク分割装置及びワーク分割方法
JP5879698B2 (ja) 半導体基板のエキスパンド装置およびエキスパンド処理方法
KR20190012996A (ko) 웨이퍼 칩 분리 방법
JP6509614B2 (ja) ウエーハの分割方法
JP2016201533A (ja) 半導体装置の製造方法
TWI549211B (zh) A manufacturing apparatus for a semiconductor device and a method for manufacturing the semiconductor device
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
JP6301658B2 (ja) ウェーハの加工方法
JP2014067818A (ja) フレームユニットのテープ弛み固定方法
JP2005045149A (ja) エキスパンド方法
JP6041065B2 (ja) ワーク分割装置
US10529623B2 (en) Method of manufacturing light emitting element
JP2018067667A (ja) 分割方法
JP2005311044A (ja) 半導体基板の分割方法および半導体基板の分割装置
JP6942034B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application