KR20180128387A - 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법 - Google Patents

디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법 Download PDF

Info

Publication number
KR20180128387A
KR20180128387A KR1020187017662A KR20187017662A KR20180128387A KR 20180128387 A KR20180128387 A KR 20180128387A KR 1020187017662 A KR1020187017662 A KR 1020187017662A KR 20187017662 A KR20187017662 A KR 20187017662A KR 20180128387 A KR20180128387 A KR 20180128387A
Authority
KR
South Korea
Prior art keywords
layer
recess
display substrate
pixel defining
base substrate
Prior art date
Application number
KR1020187017662A
Other languages
English (en)
Inventor
펑쥐안 류
송영석
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20180128387A publication Critical patent/KR20180128387A/ko

Links

Images

Classifications

    • H01L51/0096—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H01L27/3213—
    • H01L27/322—
    • H01L27/3244—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)

Abstract

본 출원은 디스플레이 기판을 개시한다. 디스플레이 기판은 베이스 기판; 베이스 기판 상에 이미지 디스플레이를 구동하기 위한 복수의 박막 트랜지스터들; 베이스 기판으로부터 먼 쪽의 복수의 박막 트랜지스터들의 측면 상의 평탄화 층; 및 복수의 서브픽셀 영역들을 정의하는 픽셀 정의 층을 포함한다. 디스플레이 기판은 평탄화 층 내로 그리고 디스플레이 기판의 서브픽셀 간 영역에서 연장되는 리세스를 포함한다. 디스플레이 기판은 리세스 내에 리세스 충전 층을 더 포함한다. 리세스 충전 층은 평탄화 층의 광 투과율보다 더 낮은 광 투과율을 가진다.

Description

디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법
관련 출원에 대한 상호 참조
본 출원은 2017년 5월 12일자로 출원된 중국 특허 출원 제201710333740.0호를 우선권 주장하며, 그 내용은 전체가 참조로 포함된다.
본 발명은 디스플레이 기술에 관한 것이며, 더 상세하게는, 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법에 관한 것이다.
유기 발광 다이오드(organic light emitting diode)(OLED) 디스플레이 장치들은 자기-방출형 디바이스들이고, 백라이트들을 필요로 하지 않는다. OLED 디스플레이 장치들은 기존의 액정 디스플레이(LCD) 장치들과 비교하여 더욱 생생한 색들과 더 큰 색역(color gamut)을 또한 제공한다. 게다가, OLED 디스플레이 장치들은 전형적인 LCD보다 더욱 유연하며, 더 얇고, 더 가볍게 만들어질 수 있다.
OLED 디스플레이 장치는 전형적으로 애노드, 유기 발광 층을 포함하는 유기 층, 및 캐소드를 포함한다. OLED들은 하부 방출 타입(bottom-emission type) OLED 또는 상부 방출 타입(top-emission type) OLED 중 어느 하나일 수 있다. 하부 방출 타입 OLED들에서, 광은 애노드 측으로부터 추출된다. 하부 방출 타입 OLED들에서, 애노드는 일반적으로 투명하지만, 캐소드는 일반적으로 반사성이다. 상부 방출 타입 OLED에서, 광은 캐소드 측으로부터 추출된다. 캐소드는 광학적으로 투명하지만, 애노드는 반사성이다.
일 양태에서, 본 발명은 디스플레이 기판을 제공하며, 본 디스플레이 기판은, 베이스 기판; 베이스 기판 상에 이미지 디스플레이를 구동하기 위한 복수의 박막 트랜지스터들; 베이스 기판으로부터 먼 쪽의 복수의 박막 트랜지스터들의 측면 상의 평탄화 층; 및 복수의 서브픽셀 영역들을 정의하는 픽셀 정의 층을 포함하고; 디스플레이 기판은 평탄화 층 내로 그리고 디스플레이 기판의 서브픽셀 간(inter-subpixel) 영역에서 연장되는 리세스(recess)를 포함하며; 디스플레이 기판은 리세스 내에 리세스 충전 층을 더 포함하고; 리세스 충전 층은 평탄화 층의 광 투과율보다 더 낮은 광 투과율을 가진다.
임으로, 리세스 충전 층은 픽셀 정의 층과 직접 접촉한다.
임으로, 리세스 충전 층은 리세스 내로 연장되는 픽셀 정의 층의 통합 부분이다.
임으로, 픽셀 정의 층은 리세스 내로 소정 깊이까지 연장되고; 평탄화 층의 깊이 대 두께의 비율은 대략 0.4:1 내지 대략 1:1의 범위에 있다.
임으로, 리세스는 평탄화 층을 통해 연장되는 스루-홀 비아(through-hole via)이다.
임으로, 리세스는 평탄화 층 내로 부분적으로 연장되는 블라인드 비아이고; 픽셀 정의 층은 복수의 박막 트랜지스터들로부터 먼 쪽의 평탄화 층의 측면 상에 있다.
임으로, 베이스 기판 상의 픽셀 정의 층의 정사 투영(orthographic projection)은 베이스 기판 상의 리세스의 정사 투영을 실질적으로 덮는다.
임으로, 베이스 기판 상의 리세스의 정사 투영은 베이스 기판 상의 픽셀 정의 층의 정사 투영과 실질적으로 중첩한다.
임으로, 리세스는 대략 1 ㎛ 내지 대략 30 ㎛의 범위의 두께를 가진다.
임으로, 디스플레이 기판은 복수의 서브픽셀 영역들에 각각 복수의 유기 발광 다이오드들을 더 포함하며; 복수의 유기 발광 다이오드들 각각은 평탄화 층 상의 제1 전극; 평탄화 층으로부터 먼 쪽의 제1 전극의 측면 상의 유기 발광 층; 및 제1 전극으로부터 먼 쪽의 유기 발광 층의 측면 상의 제2 전극을 포함한다.
임으로, 디스플레이 기판은 하부 방출 타입 디스플레이 기판이고; 유기 발광 층에서부터 방출된 광은 베이스 기판에서부터 평탄화 층으로부터 멀어지는 방향을 따라 디스플레이 기판 외부로 방출된다.
임으로, 디스플레이 기판은 평탄화 층과 베이스 기판 사이에 컬러 필터를 더 포함하며; 컬러 필터는 복수의 서브픽셀 영역들 중 하나에 실질적으로 각각 있는 복수의 컬러 필터 블록들을 포함하며; 유기 발광 층에서부터 방출된 광은 백색 광이다.
임으로, 픽셀 정의 층은 광 차폐 재료로 이루어진다.
다른 양태에서, 본 발명은 본 명세서에서 설명되거나 또는 본 명세서에서 설명되는 방법에 의해 제조되는 디스플레이 기판을 포함하는 디스플레이 장치를 제공한다.
다른 양태에서, 본 발명은 디스플레이 기판을 제조하는 방법을 제공하며, 본 방법은 베이스 기판 상에 디스플레이 기판의 이미지 디스플레이를 구동하기 위한 복수의 박막 트랜지스터들을 형성하는 단계; 베이스 기판으로부터 먼 쪽의 복수의 박막 트랜지스터들의 측면 상에 평탄화 층을 형성하는 단계; 및 복수의 서브픽셀 영역들을 정의하는 픽셀 정의 층을 형성하는 단계를 포함하며; 디스플레이 기판은 평탄화 층 내로 그리고 디스플레이 기판의 서브픽셀 간 영역에서 연장되는 리세스를 포함하도록 형성되고; 본 방법은 리세스 내에 리세스 충전 층을 형성하는 단계를 더 포함하고; 리세스 충전 층은 평탄화 층의 광 투과율보다 더 낮은 광 투과율을 가지도록 형성된다.
임으로, 리세스 충전 층은 픽셀 정의 층과 직접 접촉하도록 형성된다.
임으로, 리세스 충전 층은 리세스 내로 연장되는 픽셀 정의 층의 통합 부분으로서 형성된다.
임으로, 평탄화 층을 형성하는 단계는 베이스 기판으로부터 먼 쪽의 복수의 박막 트랜지스터들의 측면 상에 절연 재료 층을 형성하는 단계; 및 절연 재료 층의 일부분을 제거함으로써 리세스 및 평탄화 층을 형성하는 단계를 포함한다.
임으로, 절연 재료 층의 깊이 대 두께의 비율이 대략 0.4:1 내지 대략 1:1의 범위에 있도록 하는 깊이까지 절연 재료 층의 일부분을 제거한다.
임으로, 리세스는 평탄화 층 내로 부분적으로 연장되는 블라인드 비아이고; 절연 재료 층의 일부분을 제거하는 단계는, 그레이-톤 또는 하프-톤 마스크 판을 사용하여 절연 재료 층을 노출시키는 단계 - 그레이-톤 또는 하프-톤 마스크 판은 제1 섹션과 제2 섹션을 포함하며, 제1 섹션에 대응하는 절연 재료 층의 제1 부분이 부분적으로 노출되며, 제2 섹션에 대응하는 절연 재료 층의 제2 부분이 실질적으로 노출되지 않음 -; 및 절연 재료 층을 현상함으로써, 리세스 및 평탄화 층을 형성하는 단계를 포함한다.
임으로, 리세스는 평탄화 층을 통해 연장되는 스루-홀 비아이다.
다음의 도면들은 다양한 개시된 실시예들에 따른 예시의 목적들을 위한 단지 예들이고 본 발명의 범위를 제한할 의도는 아니다.
도 1은 종래의 디스플레이 기판의 구조를 예시하는 개략도이다.
도 2는 종래의 디스플레이 기판의 구조를 예시하는 개략도이다.
도 3은 종래의 디스플레이 기판의 구조를 예시하는 개략도이다.
도 4는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판의 구조를 예시하는 개략도이다.
도 5는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판의 구조를 예시하는 개략도이다.
도 6은 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판의 구조를 예시하는 개략도이다.
도 7a 내지 7d는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판을 제조하는 프로세스를 예시한다.
도 8a 내지 8d는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판을 제조하는 프로세스를 예시한다.
본 개시내용은 다음의 실시예들을 참조하여 이제 더욱 구체적으로 설명될 것이다. 일부 실시예들의 다음의 설명들은 예시 및 설명만을 목적으로 본 명세서에서 제시된다는 것에 주의한다. 그것은 포괄적이거나 개시된 정확한 형태로 제한하려는 것은 아니다.
종래의 유기 발광 다이오드 기판들은 픽셀 정의 층에 의해 정의되는 복수의 서브픽셀 영역들을 포함한다. 복수의 서브픽셀 영역들은 다양한 색들의 광, 예컨대, 백색광, 적색광, 녹색광, 및 청색광을 방출할 수 있다. 종래의 유기 발광 다이오드 기판들에서는, 인접한 서브픽셀 영역들 사이에 광 누설 및 색 혼합의 문제가 존재한다. 예를 들어, 적색 서브픽셀 영역으로부터 방출된 광은 광 방출의 등방성 특성으로 인해 인접한 녹색 서브픽셀 영역 내로 투과되어, 녹색 서브픽셀 영역에서 색 혼합을 초래할 수 있다.
도 1 내지 도 3은 종래의 디스플레이 기판들의 구조들을 예시하는 개략도들이다. 도 1 내지 도 3을 참조하면, 종래의 유기 발광 다이오드 기판은 픽셀 정의 층(7)에 의해 정의되는 복수의 서브픽셀 영역들을 포함한다. 복수의 서브픽셀 영역들은 상이한 색들의 광을 방출한다. 도 1 및 도 2에 도시된 바와 같이, 픽셀 정의 층(7)이 투명 재료로 이루어질 때, 하나의 서브픽셀 영역에서부터 방출된 광은 인접한 서브픽셀 영역 내로 투과되어, 인접한 서브픽셀 영역들 사이에 광 누설 및 색 혼합을 초래한다. 예를 들어, 광 방출의 등방성 특성으로 인해, 적색 서브픽셀 영역(21)으로부터 방출된 광은 도 1 및 도 2에 묘사된 광 경로를 따라 인접한 녹색 서브픽셀 영역(22) 내로 투과되어, 녹색 서브픽셀 영역(22)에서 색 혼합을 초래할 수 있다. 도 3에 도시된 바와 같이, 이들 문제는 비-투명 재료로 이루어진 픽셀 정의 층(7)을 갖는 유기 발광 다이오드 기판에 남게된다.
따라서, 본 개시내용은, 무엇보다도, 관련된 기술분야의 제한들 및 단점들로 인한 문제들 중 하나 이상을 실질적으로 제거하는 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법을 제공한다. 일 양태에서, 본 개시내용은 디스플레이 기판을 제공한다. 일부 실시예들에서, 디스플레이 기판은 베이스 기판; 베이스 기판 상에 이미지 디스플레이를 구동하기 위한 복수의 박막 트랜지스터들; 베이스 기판으로부터 먼 쪽의 복수의 박막 트랜지스터들의 측면 상의 평탄화 층; 및 복수의 서브픽셀 영역들을 정의하는 픽셀 정의 층을 포함한다. 임으로, 디스플레이 기판은 평탄화 층 내로 연장되는 리세스를 포함하며, 리세스는 디스플레이 기판의 서브픽셀 간 영역에 있다. 일부 실시예들에서, 디스플레이 기판은 리세스 내에 리세스 충전 층을 더 포함한다. 임으로, 리세스 충전 층은 평탄화 층의 광 투과율보다 더 낮은 광 투과율을 가진다. 임으로, 리세스 충전 층은 광 차폐 재료로 이루어진다. 임으로, 리세스 충전 층은 픽셀 정의 층과 직접 접촉한다. 임으로, 리세스 충전 층은 리세스 내로 연장되는 픽셀 정의 층의 통합 부분이다.
본 명세서에서 사용되는 바와 같이, 서브픽셀 영역은 서브픽셀의 광 방출 영역, 이를테면 액정 디스플레이에서의 픽셀 전극에 해당하는 영역 또는 유기 발광 다이오드 디스플레이 패널에서의 발광 층(light emissive layer)에 해당하는 영역을 지칭한다. 임으로, 픽셀은 픽셀 내의 서브픽셀들의 수에 대응하는 다수의 개별 광 방출 영역들을 포함할 수 있다. 임으로, 서브픽셀 영역은 적색 서브픽셀의 광 방출 영역이다. 임으로, 서브픽셀 영역은 녹색 서브픽셀의 광 방출 영역이다. 임으로, 서브픽셀 영역은 청색 서브픽셀의 광 방출 영역이다. 임으로, 서브픽셀 영역은 백색 서브픽셀의 광 방출 영역이다. 본 명세서에서 사용되는 바와 같이, 서브픽셀 간 영역은 인접한 서브픽셀 영역들 사이의 영역, 이를테면 액정 디스플레이에서의 흑색 매트릭스에 해당하는 영역 또는 유기 발광 다이오드 디스플레이 패널에서의 픽셀 정의 층에 해당하는 영역을 지칭한다. 임으로, 서브픽셀 간 영역은 동일한 픽셀 내의 인접한 서브픽셀 영역들 사이의 영역이다. 임으로, 서브픽셀 간 영역은 두 개의 인접 픽셀들로부터의 두 개의 인접한 서브픽셀 영역들 사이의 영역이다. 임으로, 서브픽셀 간 영역은 적색 서브픽셀의 서브픽셀 영역과 인접한 녹색 서브픽셀의 서브픽셀 영역 사이의 영역이다. 임으로, 서브픽셀 간 영역은 적색 서브픽셀의 서브픽셀 영역과 인접한 청색 서브픽셀의 서브픽셀 영역 사이의 영역이다. 임으로, 서브픽셀 간 영역은 녹색 서브픽셀의 서브픽셀 영역과 인접한 청색 서브픽셀의 서브픽셀 영역 사이의 영역이다.
도 4는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판의 구조를 예시하는 개략도이다. 도 5는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판의 구조를 예시하는 개략도이다. 도 4 및 도 5를 참조하면, 일부 실시예들에서의 디스플레이 기판은 베이스 기판(1); 베이스 기판(1) 상에서 이미지 디스플레이 및 복수의 신호선들(30)을 구동하기 위한 복수의 박막 트랜지스터들(23); 베이스 기판(1)으로부터 먼 쪽의 복수의 박막 트랜지스터들(23)의 측면 상의 평탄화 층(3); 및 복수의 서브픽셀 영역들(100)을 정의하는 픽셀 정의 층(7)을 포함한다. 임으로, 디스플레이 기판은 평탄화 층(3) 내로 연장되는 리세스(R)를 포함한다. 픽셀 정의 층(7)의 일부분이 리세스(R) 내에 있으며, 예컨대, 픽셀 정의 층(7)은 리세스(R)를 실질적으로 채운다. 리세스(R)는 디스플레이 기판의 서브픽셀 간 영역(200)에 있다. 일부 실시예들에서, 베이스 기판(1) 상의 픽셀 정의 층(7)의 정사 투영은 베이스 기판(1) 상의 리세스(R)의 정사 투영을 실질적으로 덮는다. 임으로, 베이스 기판(1) 상의 리세스(R)의 정사 투영은 베이스 기판(1) 상이 픽셀 정의 층(7)의 정사 투영과 실질적으로 중첩한다.
일부 실시예들에서, 픽셀 정의 층(7)은 복수의 서브픽셀 영역들(100) 중 하나로부터 방출된 광이 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역 내로 투과하는 것을 실질적으로 차단하는 깊이(D)까지 리세스(R) 내로 연장된다. 이 설계를 가지는 것에 의해, 복수의 서브픽셀 영역들(100) 중 하나로부터 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역을 향해 방출된 광은 리세스(R) 내의 픽셀 정의 층(7)의 일부분에 의해 차단될(예컨대, 흡수 또는 반사될) 것이다. 따라서, 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역들 사이의 광 누설 및 색 혼합은 효과적으로 회피될 수 있다. 본 명세서에서 사용되는 바와 같이, "실질적으로 차단하는"이란 용어는 복수의 서브픽셀 영역들(100) 중 하나로부터 방출된 광의 0.5% 이하(예컨대, 0.2% 이하, 0.1% 이하, 0.05% 이하, 0.02% 이하, 및 0.01% 이하)가 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역 내로 투과하는 것을 지칭한다.
하나의 예에서, 도 4에 도시된 바와 같이, 리세스(R)는 평탄화 층(3) 내로 연장되는 스루-홀 비아이며, 예컨대, 픽셀 정의 층(7)과 평탄화 층(3)은 실질적으로 동일한 수평면 상에 있고, 리세스(R)의 깊이(D)는 평탄화 층(3)의 두께와 실질적으로 동일하다.
다른 예에서, 도 5에서 도시된 바와 같이, 리세스(R)는 평탄화 층(3) 내로 부분적으로 연장되는 블라인드 비아(blind via)이며, 예컨대, 픽셀 정의 층(7)은 복수의 박막 트랜지스터들(23)로부터 먼 쪽의 평탄화 층(3)의 측면 상에 있고, 리세스(R)의 깊이(D)는 평탄화 층(3)의 두께 미만이다. 이 설계를 가지는 것에 의해, 디스플레이 기판의 서브픽셀 간 영역(200)은 적어도 부분적으로 평탄화될 수 있다. 더구나, 픽셀 정의 층(7)과 평탄화 층(3) 사이의 세그먼트 차이(segment difference)는 비교적 작아서, 픽셀 정의 층(7)을 형성하는 단계 동안 이 영역에서 급경사에 의해 야기되는 문제들을 회피한다.
리세스(R)의 깊이(D)가 더 깊을수록, 리세스는 인접한 서브픽셀 영역들 사이의 광 누설을 더 효과적으로 차단한다. 우수한 광 누설 차단을 달성하기 위해, 일부 실시예들에서, 리세스(R)의 깊이(D) 대 평탄화 층(3)의 두께의 비율이 대략 0.4:1 내지 대략 1:1, 예컨대, 대략 0.4:1 내지 대략 1:1, 대략 0.6:1 내지 대략 1:1, 대략 0.7:1 내지 대략 1:1, 대략 0.8:1 내지 대략 1:1, 대략 0.9:1 내지 대략 1:1, 대략 0.4:1 내지 대략 0.9:1, 대략 0.4:1 내지 대략 0.9:1, 및 대략 0.4:1 내지 대략 0.99:1의 범위에 있다.
리세스(R)가 더 넓을수록, 리세스는 인접한 서브픽셀 영역들 사이의 광 누설을 더욱 효과적으로 차단한다. 우수한 광 누설 차단 및 비교적 높은 개구율을 달성하기 위해, 일부 실시예들에서의 리세스(R)는 대략 1 ㎛ 내지 대략 30 ㎛의 범위, 예컨대, 대략 1 ㎛ 내지 대략 10 ㎛, 대략 10 ㎛ 내지 대략 20 ㎛, 대략 20 ㎛ 내지 대략 30 ㎛의 범위의 폭(W)을 가진다.
일부 실시예들에서, 디스플레이 기판은 복수의 유기 발광 다이오드들과 베이스 기판 사이에 컬러 필터를 더 포함한다. 도 4 및 도 5를 참조하면, 컬러 필터(20)는 평탄화 층(3)과 복수의 박막 트랜지스터들(23) 사이에 있다. 임으로, 컬러 필터는 복수의 컬러 필터 블록들을 포함하며, 그 컬러 필터 블록들 각각은 실질적으로 복수의 서브픽셀 영역들(100) 중 하나에 있다. 도 4와 도 5는 복수의 컬러 필터 블록들 중 두 개, 예컨대, 적색 필터 블록(21) 및 녹색 필터 블록(22)을 도시한다.
일부 실시예들에서, 디스플레이 기판은 유기 발광 다이오드 디스플레이 기판이고, 복수의 서브픽셀 영역들(100)에 각각 복수의 유기 발광 다이오드들을 더 포함한다. 일부 실시예들에서, 복수의 유기 발광 다이오드들 각각은 평탄화 층(3) 상의 제1 전극(4); 평탄화 층(3)으로부터 먼 쪽의 제1 전극(4)의 측면 상의 유기 발광 층(5); 및 제1 전극(4)으로부터 먼 쪽의 유기 발광 층(5)의 측면 상의 제2 전극(6)을 포함한다. 임으로, 픽셀 정의 층(7)은 복수의 유기 발광 다이오드들 중 하나의 유기 발광 층(5)에서부터 방출된 광이 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역 내로 투과하는 것을 실질적으로 차단하는 깊이(D)까지 리세스(R) 내로 연장된다.
유기 발광 층(5)은 제1 전극(4)과 제2 전극(6) 사이의 전위차에 의해 구동될 때 광을 방출한다. 임으로, 유기 발광 층(5)은 백색광 유기 발광 층이다. 임으로, 유기 발광 층(5)은 단일 색의 광, 예컨대, 적색광, 녹색광, 및 청색광을 방출하는 유기 발광 층이다.
임으로, 제1 전극(4)는 애노드이고, 제2 전극(6)은 캐소드이다. 임으로, 제1 전극(4)은 캐소드이고, 제2 전극(6)은 애노드이다. 임으로, 제1 전극(4)은 복수의 박막 트랜지스터들(23) 중 하나의 드레인 전극에 전기적으로 접속된다. 임으로, 제1 전극(4)은 투명 전극이다. 임으로, 제1 전극(4)은 금속성 전극이다. 임으로, 제2 전극(6)은 금속성 전극이다. 임으로, 제2 전극(6)은 투명 전극이다.
일부 실시예들에서, 디스플레이 기판은 하부 방출 타입 디스플레이 기판이며, 서브픽셀 영역(100)(예컨대, 유기 발광 층(5))으로부터 방출된 광은 베이스 기판(1)으로부터 디스플레이 기판 외부로 방출된다. 임으로, 제1 전극(4)은 투명 전극이다.
일부 실시예들에서, 픽셀 정의 층(7)은 광 차폐 재료로 이루어진다. 임으로, 픽셀 정의 층(7)은 광을 흡수하기 위한 흑색 재료로 이루어진다. 임으로, 픽셀 정의 층(7)은 광을 반사할 수 있는 재료로 이루어짐으로써, 복수의 서브픽셀 영역들(100) 중 하나로부터 방출된 광이 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역 내로 투과하는 것을 차단한다. 임으로, 픽셀 정의 층(7)은 광을 흡수하고광을 반사하는 둘 모두가 가능한 재료로 이루어진다.
도 6는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판의 구조를 예시하는 개략도이다. 도 6을 참조하면, 일부 실시예들에서의 디스플레이 기판은 베이스 기판(1); 베이스 기판(1) 상에서 이미지 디스플레이 및 복수의 신호선들(30)을 구동하기 위한 복수의 박막 트랜지스터들(23); 베이스 기판(1)으로부터 먼 쪽의 복수의 박막 트랜지스터들(23)의 측면 상의 평탄화 층(3); 및 복수의 서브픽셀 영역들(100)을 정의하는 픽셀 정의 층(7)을 포함한다. 임으로, 디스플레이 기판은 평탄화 층(3) 내로 연장되는 리세스(R)를 포함한다. 리세스(R)는 디스플레이 기판의 서브픽셀 간 영역(200)에 있다. 리세스(R)는 픽셀 정의 층(7)에 가까운 평탄화 층(3)의 측면, 즉, 베이스 기판(1)으로부터 먼 쪽의 평탄화 층(3)의 측면 상에 있다. 디스플레이 기판은 리세스(R) 내에 리세스 충전 층(7a)을 더 포함한다. 임으로, 리세스 충전 층(7a)은 리세스(R)를 채운다. 임으로, 리세스 충전 층은 광 차폐 재료를 포함한다. 임으로, 리세스 충전 층(7a)은 픽셀 정의 층(7)에 가까운 평탄화 층(3)의 측면, 즉, 베이스 기판(1)으로부터 먼 쪽의 평탄화 층(3)의 측면 상에 있다. 일부 실시예들에서, 베이스 기판(1) 상의 픽셀 정의 층(7)의 정사 투영은 베이스 기판(1) 상의 리세스(R) 및 리세스 충전 층(7a)의 정사 투영들을 실질적으로 덮는다. 임으로, 베이스 기판(1) 상의 리세스(R) 및 리세스 충전 층(7a)의 정사 투영들은 베이스 기판(1) 상의 픽셀 정의 층(7)의 정사 투영과 실질적으로 중첩한다.
일부 실시예들에서, 리세스 충전 층(7a)과 픽셀 정의 층(7)은 상이한 재료들로 이루어진다. 예를 들어, 리세스 충전 층(7a)은 광 차폐 재료로 이루어지고 픽셀 정의 층(7)은 실질적으로 투명한 재료로 이루어진다. 임으로, 리세스 충전 층(7a)과 픽셀 정의 층(7)은 두 개의 상이한 패터닝 프로세스들로 형성된다.
일부 실시예들에서, 리세스 충전 층(7a)은 복수의 서브픽셀 영역들(100) 중 하나로부터 방출된 광이 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역 내로 투과하는 것을 실질적으로 차단하는 깊이(D)까지 리세스(R) 내로 연장된다. 이 설계를 가지는 것에 의해, 복수의 서브픽셀 영역들(100) 중 하나로부터 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역을 향해 방출된 광은 리세스(R) 내의 리세스 충전 층(7a)에 의해 차단될(예컨대, 흡수 또는 반사될) 것이다. 따라서, 복수의 서브픽셀 영역들(100) 중 인접한 서브픽셀 영역들 사이의 광 누설 및 색 혼합은 효과적으로 회피될 수 있다. 임으로, 그리고 도 6에 도시된 바와 같이, 리세스(R)는 평탄화 층(3) 내로 부분적으로 연장되는 블라인드 비아이며, 예컨대, 리세스 충전 층(7a)은 복수의 박막 트랜지스터들(23)로부터 먼 쪽의 평탄화 층(3)의 측면 상에 있고, 리세스(R)의 깊이(D)는 평탄화 층(3)의 두께 미만이다. 임으로, 리세스(R)는 평탄화 층(3)을 통해 연장되는 스루-홀 비아이며, 예컨대, 리세스 충전 층(7a)과 평탄화 층(3)은 실질적으로 동일한 수평면 상에 있고, 리세스(R)의 깊이(D)는 평탄화 층(3)의 두께와 실질적으로 동일하다. 임으로, 리세스(R)의 깊이(D) 대 평탄화 층(3)의 두께의 비율은 대략 0.4:1 내지 대략 1:1, 예컨대, 대략 0.4:1 내지 대략 1:1, 대략 0.6:1 내지 대략 1:1, 대략 0.7:1 내지 대략 1:1, 대략 0.8:1 내지 대략 1:1, 대략 0.9:1 내지 대략 1:1, 대략 0.4:1 내지 대략 0.9:1, 대략 0.4:1 내지 대략 0.9:1, 및 대략 0.4:1 내지 대략 0.99:1의 범위에 있다. 임으로, 일부 실시예들에서의 리세스(R)는 대략 1 ㎛ 내지 대략 30 ㎛, 예컨대, 대략 1 ㎛ 내지 대략 10 ㎛, 대략 10 ㎛ 내지 대략 20 ㎛, 대략 20 ㎛ 내지 대략 30 ㎛의 범위의 폭(W)을 가진다.
다른 양태에서, 본 개시내용은 디스플레이 기판을 제조하는 방법을 제공한다. 일부 실시예들에서, 방법은 베이스 기판 상에 디스플레이 기판의 이미지 디스플레이를 구동하기 위한 복수의 박막 트랜지스터들을 형성하는 단계; 베이스 기판으로부터 먼 쪽의 복수의 박막 트랜지스터들의 측면 상에 평탄화 층을 형성하는 단계; 및 복수의 서브픽셀 영역들을 정의하는 픽셀 정의 층을 형성하는 단계를 포함한다. 디스플레이 기판은 평탄화 층 내로 그리고 디스플레이 기판의 서브픽셀 간 영역에서 연장되는 리세스를 포함하도록 형성된다. 임으로, 본 방법은 리세스 내에 리세스 충전 층을 형성하는 단계를 더 포함한다. 임으로, 리세스 충전 층은 평탄화 층의 광 투과율보다 더 낮은 광 투과율을 가지도록 형성된다. 임으로, 리세스 충전 층은 픽셀 정의 층과 직접 접촉하도록 형성된다. 임으로, 리세스 충전 층은 리세스 내로 연장되는 픽셀 정의 층의 통합 부분으로서 형성된다.
일부 실시예들에서, 본 방법은 복수의 서브픽셀 영역들을 정의하는 픽셀 정의 층을 형성하는 단계를 더 포함한다. 임으로, 리세스 충전 층은 리세스 내로 연장되는 픽셀 정의 층의 일부분으로서 형성된다. 임으로, 픽셀 정의 층은 리세스 내로 연장되도록 형성되며, 예컨대, 픽셀 정의 층의 일부분이 리세스에 형성된다. 임으로, 리세스는 디스플레이 기판의 서브픽셀 간 영역에 형성된다. 임으로, 픽셀 정의 층은 복수의 서브픽셀 영역들 중 하나로부터 방출된 광이 복수의 서브픽셀 영역들 중 인접한 서브픽셀 영역 내로 투과하는 것을 실질적으로 차단하는 깊이(D)까지 리세스 내로 연장되도록 형성된다. 임으로, 픽셀 정의 층은 리세스를 완전히 충전하도록 형성된다.
임으로, 리세스는 리세스(R)의 깊이(D) 대 평탄화 층(3)의 두께의 비율이 대략 0.4:1 내지 대략 1:1, 예컨대, 대략 0.4:1 내지 대략 1:1, 대략 0.6:1 내지 대략 1:1, 대략 0.7:1 내지 대략 1:1, 대략 0.8:1 내지 대략 1:1, 대략 0.9:1 내지 대략 1:1, 대략 0.4:1 내지 대략 0.9:1, 대략 0.4:1 내지 대략 0.9:1, 및 대략 0.4:1 내지 대략 0.99:1의 범위에 있도록 형성된다.
임으로, 리세스를 형성하는 단계는 평탄화 층을 통해 연장되는 스루-홀 비아를 형성하는 단계를 포함한다. 임으로, 리세스를 형성하는 단계는 평탄화 층 내로 부분적으로 연장되는 블라인드 비아를 형성하는 단계를 포함하고, 픽셀 정의 층은 복수의 박막 트랜지스터들로부터 먼 쪽의 평탄화 층의 측면 상에 형성된다.
임으로, 픽셀 정의 층과 리세스는 베이스 기판 상의 픽셀 정의 층의 정사 투영이 베이스 기판 상의 리세스의 정사 투영을 실질적으로 덮도록 형성된다. 임으로, 픽셀 정의 층과 리세스는 베이스 기판 상의 리세스의 정사 투영이 베이스 기판 상의 픽셀 정의 층의 정사 투영과 실질적으로 중첩하도록 형성된다.
임으로, 리세스는 대략 1 ㎛ 내지 대략 30 ㎛, 예컨대, 대략 1 ㎛ 내지 대략 10 ㎛, 대략 10 ㎛ 내지 대략 20 ㎛, 및 대략 20 ㎛ 내지 대략 30 ㎛의 범위의 폭을 가지도록 형성된다.
일부 실시예들에서, 본 방법은 복수의 서브픽셀 영역들에 각각 복수의 유기 발광 다이오드들을 형성하는 단계를 더 포함한다. 임으로, 복수의 유기 발광 다이오드들 각각은 평탄화 층 상의 제1 전극; 평탄화 층으로부터 먼 쪽의 제1 전극의 측면 상의 유기 발광 층; 및 제1 전극으로부터 먼 쪽의 유기 발광 층의 측면 상의 제2 전극을 포함하도록 형성된다. 임으로, 픽셀 정의 층은 복수의 유기 발광 다이오드들 중 하나의 유기 발광 층에서부터 방출된 광이 복수의 서브픽셀 영역들 중 인접한 서브픽셀 영역 내로 투과하는 것을 실질적으로 차단하는 깊이(D)까지 리세스 내로 연장되도록 형성된다.
일부 실시예들에서, 본 방법은 복수의 유기 발광 다이오드들과 베이스 기판 사이에 컬러 필터를 형성하는 단계를 더 포함한다. 임으로, 컬러 필터를 형성하는 단계는, 실질적으로 복수의 서브픽셀 영역들 중 하나에 각각 형성되는 복수의 컬러 필터 블록들을 형성하는 단계를 포함한다.
도 7a 내지 7d는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판을 제조하는 프로세스를 예시한다. 도 8a 내지 8d는 본 개시내용에 따른 일부 실시예들에서의 디스플레이 기판을 제조하는 프로세스를 예시한다. 도 7a 및 도 8a를 참조하면, 복수의 박막 트랜지스터들(23)과 복수의 신호선들(예컨대, 게이트선들 및 데이터선들)이 베이스 기판(1) 상에 형성된다. 그 뒤에, 컬러 필터(20)가 베이스 기판(1)으로부터 먼 쪽의 복수의 박막 트랜지스터(23)의 측면 상에 형성된다. 컬러 필터(20)를 형성하는 단계는 복수의 컬러 필터 블록, 예컨대, 적색 필터 블록(21)과 녹색 필터 블록(22)을 형성하는 단계를 포함한다. 임으로, 베이스 기판은 유리 또는 석영으로 이루어진다. 임으로, 복수의 박막 트랜지스터들 각각은 대응하는 게이트선에 접속된 게이트 전극, 및 대응하는 데이터선에 접속된 소스 전극을 갖도록 형성된다.
도 7b 및 도 8b를 참조하면, 절연 재료 층(3')이 복수의 박막 트랜지스터(23)로부터 먼 쪽의 컬러 필터(20)의 측면 상에 형성된다. 도 7c 및 도 8c를 참조하면, 서브픽셀 간 영역(200) 내의 절연 재료 층(3')의 일부분이 제거됨으로써, 리세스(R)를 형성한다. 도 7b를 참조하면, 일부 실시예들에서, 하프-톤 또는 그레이-톤 마스크 판(40)이 형성되고, 리세스(R)가 형성될 절연 재료 층(3')의 일부분은 부분적으로 노출되고, 절연 재료 층(3')의 나머지는 노출되지 않는다. 도 7c를 참조하면, 형성되는 리세스(R)는 블라인드 비아이다. 도 8b를 참조하면, 일부 실시예들에서, 리세스(R)가 형성될 절연 재료 층(3')의 일부분은 완전히 노출된다. 도 8c를 참조하면, 형성되는 리세스(R)는 스루-홀 비아이다. 도 7c 및 도 8c를 참조하면, 리세스(R)를 형성하는 것에 후속하여, 평탄화 층(3)은 복수의 박막 트랜지스터들(23)로부터 먼 쪽의 컬러 필터(20)의 측면 상에 형성된다. 임으로, 절연 재료 층(3')은 포토레지스트 재료, 예컨대, 포토레지스트 수지로 이루어진다. 임으로, 포토레지스트 층은 절연 재료 층(3')을 패터닝하기 위해 절연 재료 층(3') 상에 형성된다.
도 7d 및 도 8d를 참조하면, 픽셀 정의 층(7)이 형성됨으로써, 디스플레이 기판에서 복수의 서브픽셀 영역들(100)을 정의한다. 픽셀 정의 층(7)은 리세스(R) 내로 연장되도록 형성되며, 예컨대, 픽셀 정의 층(7)의 일부분이 리세스(R) 내에 형성된다. 리세스(R)는 디스플레이 기판의 서브픽셀 간 영역(200)에 형성된다. 임으로, 픽셀 정의 층(7)은 광 차폐 재료를 사용하여 형성된다.
제1 전극(4)은 각각의 복수의 서브픽셀 영역(100)에 형성되고, 복수의 박막 트랜지스터들(23) 중 하나의 레인 전극에 전기적으로 접속되도록 형성된다. 임으로, 제1 전극(4)은 투명 도전성 재료를 사용하여 형성된다.
유기 발광 층(5)은 그 다음에 평탄화 층(3)으로부터 먼 쪽의 제1 전극(4)의 측면 상에 형성되고, 제2 전극(6)은 제1 전극(4)으로부터 먼 쪽의 유기 발광 층(5)의 측면 상에 형성된다.
다른 양태에서, 본 개시내용은 본 명세서에서 설명되거나 또는 본 명세서에서 설명되는 방법에 의해 제조되는 디스플레이 기판을 갖는 디스플레이 패널을 제공한다. 임으로, 디스플레이 패널은 유기 발광 다이오드 디스플레이 패널이다.
다른 양태에서, 본 개시내용은 본 명세서에서 설명되거나 또는 본 명세서에서 설명되는 방법에 의해 제조되는 디스플레이 기판을 갖는 디스플레이 장치를 제공한다. 임으로, 디스플레이 장치는 유기 발광 다이오드 디스플레이 장치이다. 적절한 디스플레이 장치의 예들은 전자 종이, 모바일 폰, 태블릿 컴퓨터, 텔레비전, 모니터, 노트북 컴퓨터, 디지털 앨범, GPS 등을 포함하지만 이에 제한되지는 않는다.
본 발명의 실시예들의 전술한 설명은 예시 및 설명의 목적으로 제시되어 있다. 본 발명을 개시된 바로 그 형태로 또는 예시적인 실시예들로 완전한 것으로 하거나 또는 제한하는 것이 의도되지 않는다. 따라서, 앞서의 설명은 제한적이기보다는 예시적인 것으로서 간주되어야 한다. 분명히, 많은 변형들 및 개조들이 본 기술분야의 통상의 기술자들에게 명백할 것이다. 실시예들이 본 발명의 원리들 및 그것의 최적의 방식의 실제 애플리케이션을 설명하기 위하여 선택되고 설명되었으므로, 본 기술분야의 통상의 기술자들이 본 발명을 다양한 실시예들에 대해 그리고 생각된 특정 용도 및 구현에 적합한 바와 같은 다양한 변형들로 이해하는 것을 가능하게 한다. 본 발명의 범위는 본 상세한 설명에 첨부된 청구항들과, 모든 용어들이 달리 표시되지 않는 한 그것들의 가장 넓은 합리적인 느낌으로 의미하는 그것들의 동등물들에 의해 정의된다는 것이 의도된다. 그러므로, "발명", "본 발명" 등의 용어는 청구항 범위를 특정 실시예로 반드시 제한하지는 않고, 본 발명의 예시적인 실시예들에 대한 언급은 본 발명에 대한 제한을 의미하는 것은 아니고, 그러한 제한은 유추되지 않는다. 본 발명은 첨부의 청구항들의 정신 및 범위에 의해서만 제한된다. 더구나, 이들 청구항들은 명사 또는 엘리먼트가 뒤따르는 "제1", "제2" 등을 사용하여 지칭할 수 있다. 이러한 용어들은 명명법으로서 이해되어야 하고 특정한 수가 주어지지 않는 한 이러한 명명법에 의해 수정된 엘리먼트들의 수에 대한 제한으로서 주어진 것으로서 해석되지 않아야 한다. 설명되는 임의의 장점들 및 이점들은 본 발명의 모든 실시예들에 적용되지 않을 수 있다. 변형들이 다음의 청구항들에 의해 정의된 바와 같은 본 발명의 범위로부터 벗어나는 일 없이 본 기술분야의 통상의 기술자에 의해 설명되는 실시예들에서 이루어질 수 있다는 것이 이해되어야 한다. 더구나, 본 개시내용에서의 엘리먼트 및 컴포넌트는 엘리먼트 또는 컴포넌트가 다음의 청구항들에서 명시적으로 언급되든 아니든 간에 상관없이 공중에게 헌정된 것으로 의도된다.

Claims (21)

  1. 디스플레이 기판으로서,
    베이스 기판;
    상기 베이스 기판 상에 이미지 디스플레이를 구동하기 위한 복수의 박막 트랜지스터들;
    상기 베이스 기판으로부터 먼 쪽의 상기 복수의 박막 트랜지스터들의 측면 상의 평탄화 층; 및
    복수의 서브픽셀 영역들을 정의하는 픽셀 정의 층
    을 포함하고,
    상기 디스플레이 기판은 상기 평탄화 층 내로 그리고 상기 디스플레이 기판의 서브픽셀 간 영역에서 연장되는 리세스(recess)를 포함하며;
    상기 디스플레이 기판은 상기 리세스 내에 리세스 충전 층을 더 포함하며;
    상기 리세스 충전 층은 상기 평탄화 층의 광 투과율보다 더 낮은 광 투과율을 갖는, 디스플레이 기판.
  2. 제1항에 있어서, 상기 리세스 충전 층은 상기 픽셀 정의 층과 직접 접촉하는, 디스플레이 기판.
  3. 제1항에 있어서, 상기 리세스 충전 층은 상기 리세스 내로 연장되는 상기 픽셀 정의 층의 통합 부분인, 디스플레이 기판.
  4. 제3항에 있어서, 상기 픽셀 정의 층은 상기 리세스 내로 소정 깊이(a depth)까지 연장되고;
    상기 평탄화 층의 상기 깊이 대 두께의 비율은 대략 0.4:1 내지 대략 1:1의 범위에 있는, 디스플레이 기판.
  5. 제1항에 있어서, 상기 리세스는 상기 평탄화 층을 통해 연장되는 스루-홀 비아(through-hole via)인, 디스플레이 기판.
  6. 제1항에 있어서, 상기 리세스는 상기 평탄화 층 내로 부분적으로 연장되는 블라인드 비아이며;
    상기 픽셀 정의 층은 상기 복수의 박막 트랜지스터들로부터 먼 쪽의 상기 평탄화 층의 측면 상에 있는, 디스플레이 기판.
  7. 제1항에 있어서, 상기 베이스 기판 상의 상기 픽셀 정의 층의 정사 투영(orthographic projection)은 상기 베이스 기판 상의 상기 리세스의 정사 투영을 실질적으로 덮는, 디스플레이 기판.
  8. 제1항에 있어서, 상기 베이스 기판 상의 상기 리세스의 정사 투영은 상기 베이스 기판 상의 상기 픽셀 정의 층의 정사 투영과 실질적으로 중첩하는, 디스플레이 기판.
  9. 제1항에 있어서, 상기 리세스는 대략 1 ㎛ 내지 대략 30 ㎛의 범위의 폭을 갖는, 디스플레이 기판.
  10. 제1항에 있어서, 상기 복수의 서브픽셀 영역들에 복수의 유기 발광 다이오드들을 각각 더 포함하고;
    상기 복수의 유기 발광 다이오드들 각각은 상기 평탄화 층 상의 제1 전극; 상기 평탄화 층으로부터 먼 쪽의 상기 제1 전극의 측면 상의 유기 발광 층; 및 상기 제1 전극으로부터 먼 쪽의 상기 유기 발광 층의 측면 상의 제2 전극을 포함하는, 디스플레이 기판.
  11. 제10항에 있어서, 상기 디스플레이 기판은 하부 방출 타입 디스플레이 기판이고;
    상기 유기 발광 층으로부터 방출된 광은 상기 베이스 기판에서부터 상기 평탄화 층으로부터 멀어지는 방향을 따라 상기 디스플레이 기판 외부로 방출되는, 디스플레이 기판.
  12. 제10항에 있어서, 상기 평탄화 층과 상기 베이스 기판 사이에 컬러 필터를 더 포함하고;
    상기 컬러 필터는, 실질적으로 상기 복수의 서브픽셀 영역들 중 하나에 각각 있는 복수의 컬러 필터 블록들을 포함하고;
    상기 유기 발광 층으로부터 방출된 상기 광은 백색광인, 디스플레이 기판.
  13. 제1항에 있어서, 상기 픽셀 정의 층은 광 차폐 재료로 이루어지는, 디스플레이 기판.
  14. 제1항 내지 제13항 중 어느 한 항의 디스플레이 기판을 포함하는, 디스플레이 장치.
  15. 디스플레이 기판을 제조하는 방법으로서,
    베이스 기판 상에 상기 디스플레이 기판의 이미지 디스플레이를 구동하기 위한 복수의 박막 트랜지스터들을 형성하는 단계;
    상기 베이스 기판으로부터 먼 쪽의 상기 복수의 박막 트랜지스터들의 측면 상에 평탄화 층을 형성하는 단계; 및
    복수의 서브픽셀 영역들을 정의하는 픽셀 정의 층을 형성하는 단계
    를 포함하고,
    상기 디스플레이 기판은 상기 평탄화 층 내로 그리고 상기 디스플레이 기판의 서브픽셀 간 영역에서 연장되는 리세스를 포함하도록 형성되며;
    상기 방법은 상기 리세스 내에 리세스 충전 층을 형성하는 단계를 더 포함하고;
    상기 리세스 충전 층은 상기 평탄화 층의 광 투과율보다 더 낮은 광 투과율을 갖도록 형성되는, 방법.
  16. 제15항에 있어서, 상기 리세스 충전 층은 상기 픽셀 정의 층과 직접 접촉하도록 형성되는, 방법.
  17. 제15항에 있어서, 상기 리세스 충전 층은 상기 리세스 내로 연장되는 상기 픽셀 정의 층의 통합 부분으로서 형성되는, 방법.
  18. 제15항에 있어서, 상기 평탄화 층을 형성하는 단계는,
    상기 베이스 기판으로부터 먼 쪽의 상기 복수의 박막 트랜지스터들의 측면 상에 절연 재료 층을 형성하는 단계; 및
    상기 절연 재료 층의 일부분을 제거함으로써 상기 리세스와 상기 평탄화 층을 형성하는 단계
    를 포함하는, 방법.
  19. 제18항에 있어서, 상기 절연 재료 층의 깊이 대 두께의 비율이 대략 0.4:1 내지 대략 1:1의 범위에 있도록 하는 깊이까지 상기 절연 재료 층의 일부분을 제거하는, 방법.
  20. 제18항에 있어서, 상기 리세스는 상기 평탄화 층 내로 부분적으로 연장되는 블라인드 비아이며;
    상기 절연 재료 층의 일부분을 제거하는 단계는,
    그레이-톤 또는 하프-톤 마스크 판을 사용하여 상기 절연 재료 층을 노출시키는 단계 - 상기 그레이-톤 또는 하프-톤 마스크 판은 제1 섹션과 제2 섹션을 포함하고, 상기 제1 섹션에 대응하는 상기 절연 재료 층의 제1 부분이 부분적으로 노출되고, 상기 제2 섹션에 대응하는 상기 절연 재료 층의 제2 부분이 실질적으로 노출되지 않음 -; 및
    상기 절연 재료 층을 현상함으로써, 상기 리세스와 상기 평탄화 층을 형성하는 단계
    를 포함하는, 방법.
  21. 제15항에 있어서, 상기 리세스는 상기 평탄화 층을 통해 연장되는 스루-홀 비아인, 방법.
KR1020187017662A 2017-05-12 2017-11-02 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법 KR20180128387A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710333740.0A CN108878472B (zh) 2017-05-12 2017-05-12 一种oled显示基板及其制作方法、显示装置
CN201710333740.0 2017-05-12
PCT/CN2017/109077 WO2018205511A1 (en) 2017-05-12 2017-11-02 Display substrate, display apparatus, and method of fabricating display substrate

Publications (1)

Publication Number Publication Date
KR20180128387A true KR20180128387A (ko) 2018-12-03

Family

ID=64105206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017662A KR20180128387A (ko) 2017-05-12 2017-11-02 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법

Country Status (6)

Country Link
US (1) US11018209B2 (ko)
EP (1) EP3622558A4 (ko)
JP (1) JP7103560B2 (ko)
KR (1) KR20180128387A (ko)
CN (1) CN108878472B (ko)
WO (1) WO2018205511A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200083813A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 표시 장치
CN109935599B (zh) * 2019-03-29 2021-10-26 上海天马微电子有限公司 显示面板、显示装置和显示面板的制作方法
CN111261658B (zh) * 2020-02-10 2023-02-28 Tcl华星光电技术有限公司 微型发光二极管显示面板及微型发光二极管的转印方法
CN111524953B (zh) * 2020-05-07 2022-12-02 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112186119B (zh) * 2020-09-29 2023-06-30 京东方科技集团股份有限公司 有机发光显示面板及其制备方法、显示装置和电子设备
WO2023019529A1 (zh) * 2021-08-19 2023-02-23 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN113871442A (zh) * 2021-09-26 2021-12-31 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN114695790B (zh) * 2022-03-18 2023-10-10 武汉华星光电半导体显示技术有限公司 Oled显示面板和oled显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943273B1 (ko) 2003-05-07 2010-02-23 삼성전자주식회사 4-컬러 변환 방법 및 그 장치와 이를 이용한 유기전계발광표시장치
KR100805154B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20100007266A (ko) 2008-07-11 2010-01-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100963076B1 (ko) 2008-10-29 2010-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101073293B1 (ko) * 2009-06-25 2011-10-12 삼성모바일디스플레이주식회사 하프톤 마스크와 그 제조방법 및 하프톤 마스크를 이용한 막 형성 방법
JP2011044271A (ja) * 2009-08-19 2011-03-03 Panasonic Corp 表示パネル装置、表示装置、及び表示パネル装置の製造方法
JP5677435B2 (ja) * 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
US9082732B2 (en) 2011-12-28 2015-07-14 Joled Inc. Organic EL display panel and method for manufacturing same
KR102067376B1 (ko) 2013-05-21 2020-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102040069B1 (ko) * 2013-07-09 2019-11-05 삼성디스플레이 주식회사 유기전계발광 표시장치의 제조 방법
JP6087251B2 (ja) 2013-09-25 2017-03-01 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN105097842A (zh) 2015-08-11 2015-11-25 京东方科技集团股份有限公司 有源矩阵有机发光二极管阵列基板及制作方法和显示装置
JP2017062941A (ja) 2015-09-25 2017-03-30 ソニー株式会社 表示装置及びその製造方法
US10802401B2 (en) 2015-09-30 2020-10-13 Toray Industries, Inc. Negative-type photosensitive resin composition, cured film, element and display apparatus that include cured film, production method for the same
CN105448825B (zh) * 2016-01-07 2018-12-11 京东方科技集团股份有限公司 显示基板的制备方法及显示基板、显示装置
KR102485707B1 (ko) * 2016-01-29 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치
CN205645818U (zh) 2016-05-18 2016-10-12 武汉华星光电技术有限公司 一种oled显示面板
CN105810719B (zh) * 2016-05-27 2019-08-06 京东方科技集团股份有限公司 一种像素单元及其制备方法、阵列基板和显示装置
CN106019670B (zh) 2016-06-29 2019-07-12 厦门天马微电子有限公司 显示面板及其制作方法
CN106094326A (zh) * 2016-08-18 2016-11-09 京东方科技集团股份有限公司 彩膜基板及其制作方法、显示面板和显示装置
CN106094360A (zh) * 2016-08-22 2016-11-09 深圳市华星光电技术有限公司 曲面液晶显示面板

Also Published As

Publication number Publication date
EP3622558A1 (en) 2020-03-18
US11018209B2 (en) 2021-05-25
CN108878472B (zh) 2021-04-06
WO2018205511A1 (en) 2018-11-15
US20200295099A1 (en) 2020-09-17
JP2020520041A (ja) 2020-07-02
CN108878472A (zh) 2018-11-23
EP3622558A4 (en) 2021-03-03
JP7103560B2 (ja) 2022-07-20

Similar Documents

Publication Publication Date Title
KR20180128387A (ko) 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법
JP5601025B2 (ja) 電気光学装置及び電気光学装置の製造方法、並びに電子機器
US7687983B2 (en) Organic light emitting display and method of fabricating the same
KR101288427B1 (ko) 표시 기판 및 그 제조방법
TWI545743B (zh) 有機ｅｌ裝置、有機ｅｌ裝置之製造方法、及電子機器
JP6680565B2 (ja) 表示装置、及び、表示装置の製造方法
KR101820197B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN110581159A (zh) 有机发光装置的制造方法、有机发光装置以及电子设备
JP2015046239A (ja) 発光装置、発光装置の製造方法、電子機器
US11394010B2 (en) Display substrate, method for manufacturing the same and display device
CN108022950B (zh) 具有白色发光区域的显示装置
KR100761076B1 (ko) 평판표시장치
TW201724603A (zh) 有機ｅｌ裝置、有機ｅｌ裝置之製造方法、電子機器
JP2015109222A (ja) 有機ｅｌ表示装置
JP2017147059A (ja) 電気光学装置及び電子機器
KR20150038982A (ko) 유기발광표시장치 및 그의 제조방법
JP2015149231A (ja) 有機ｅｌ表示装置
JP6492403B2 (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
US11251243B2 (en) Organic light emitting display device
KR20180077856A (ko) 전계발광 표시장치
KR20140083143A (ko) 유기발광소자표시장치 및 그 제조방법
JP2018116769A (ja) 表示装置
JP2007004997A (ja) 表示装置及び表示装置の製造方法
EP3679422B1 (en) Display substrate and display apparatus
JP6443510B2 (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application