KR20180077710A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20180077710A
KR20180077710A KR1020160182344A KR20160182344A KR20180077710A KR 20180077710 A KR20180077710 A KR 20180077710A KR 1020160182344 A KR1020160182344 A KR 1020160182344A KR 20160182344 A KR20160182344 A KR 20160182344A KR 20180077710 A KR20180077710 A KR 20180077710A
Authority
KR
South Korea
Prior art keywords
region
pixel
side connection
active
connection contact
Prior art date
Application number
KR1020160182344A
Other languages
English (en)
Other versions
KR102622057B1 (ko
Inventor
히사노리 이하라
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160182344A priority Critical patent/KR102622057B1/ko
Priority to US15/837,879 priority patent/US10192910B2/en
Publication of KR20180077710A publication Critical patent/KR20180077710A/ko
Application granted granted Critical
Publication of KR102622057B1 publication Critical patent/KR102622057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서가 제공된다. 이미지 센서는, 광을 제공받아 이미지 데이터를 생성하는 수광 영역에서, 제1 방향으로 인접하여 배치되는 제1 및 제2 픽셀 영역, 수광 영역에 제1 방향과 교차하는 제2 방향으로 제1 픽셀 영역에 인접하여 배치되는 제3 픽셀 영역, 제1 및 제2 픽셀 영역 사이와 제1 및 제3 필셀 영역 사이에 배치되어, 제1 및 제2 픽셀 영역과 제1 및 제3 픽셀 영역을 각각 분리시키는 제1 소자 분리막, 제1 내지 제3 픽셀 영역에 각각 배치되어 활성 영역을 정의하는 제2 소자 분리막, 활성 영역 상에 배치되는 복수의 전송 게이트 및 복수의 논리 게이트, 및 제1 소자 분리막과 오버랩되고, 활성 영역의 측면과 접속되는 측면 접속 컨택을 포함한다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것이다. 구체적으로, 본 발명은 측면 접속 컨택을 이용하여 성능이 향상된 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 센서로서, 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
이미지 센서로는 전하 결합 소자(CCD: Charge Coupled Device) 및 CMOS 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 또한, CMOS 이미지 센서는 CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
반도체 소자가 고집적화됨에 따라 이미지 센서도 고집적화되고 있다. 이에 따라, 낮은 컨버젼 게인(CG; Conversion Gain), 이미지 래그(Image Lag) 등의 문제가 발생할 수 있는데, 이를 해결하기 위한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 측면 접속 컨택을 이용하여 성능이 향상된 이미지 센서를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 광을 제공받아 이미지 데이터를 생성하는 수광 영역에서, 제1 방향으로 인접하여 배치되는 제1 및 제2 픽셀 영역, 수광 영역에 제1 방향과 교차하는 제2 방향으로 제1 픽셀 영역에 인접하여 배치되는 제3 픽셀 영역, 제1 및 제2 픽셀 영역 사이와 제1 및 제3 필셀 영역 사이에 배치되어, 제1 및 제2 픽셀 영역과 제1 및 제3 픽셀 영역을 각각 분리시키는 제1 소자 분리막, 제1 내지 제3 픽셀 영역에 각각 배치되어 활성 영역을 정의하는 제2 소자 분리막, 활성 영역 상에 배치되는 복수의 전송 게이트 및 복수의 논리 게이트, 및 제1 소자 분리막과 오버랩되고, 활성 영역의 측면과 접속되는 측면 접속 컨택을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 광을 제공받아 이미지 데이터를 생성하는 수광 영역에 배치되고, 제1 소자 분리막에 의해 정의되는 픽셀 영역, 픽셀 영역에 배치되는 광전 변환층, 광전 변환층 상에 배치되는 웰 불순물층, 웰 불순물층에 제1 및 제2 활성 영역을 포함하는 활성 영역을 정의하는 제2 소자 분리막, 광전 변환층 상에 배치되고, 제1 활성 영역과 인접하는 전송 게이트, 및 제1 소자 분리막과 오버랩되고, 제1 및 제2 활성 영역 중 적어도 하나의 측면과 접속되는 측면 접속 컨택을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 광을 제공받아 이미지 데이터를 생성하는 수광 영역에서, 픽셀 영역을 각각 분리시키는 제1 소자 분리막, 픽셀 영역에 각각 배치되어 활성 영역을 정의하는 제2 소자 분리막, 활성 영역 상에 배치되는 복수의 전송 게이트 및 복수의 논리 게이트, 및 제1 소자 분리막과 오버랩되고, 활성 영역의 측면과 접속되는 측면 접속 컨택을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 도면이다.
도 4a는 도 3의 영역(R)을 확대한 도면이다. 도 4b는 도 4a의 A-A'을 따라 절단한 단면도이다.
도 5a는 도 4의 이미지 센서의 효과를 설명하기 위한 평면도이다. 도 5b는 도 5a의 B-B '을 따라 절단한 단면도이다.
도 6a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 6b는 도 6a의 C-C'을 따라 절단한 단면도이다.
도 7a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 7b는 도 4a의 D-D'을 따라 절단한 단면도이다.
도 8a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 8b는 도 8a의 E-E'을 따라 절단한 단면도이다.
도 9a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 9b는 도 9a의 F-F'을 따라 절단한 단면도이다.
도 10a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 10b는 도 10a의 G-G'을 따라 절단한 단면도이다.
도 11a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 11b는 도 11a의 H-H'을 따라 절단한 단면도이다.
이하에서, 도 1 내지 도 5b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 1을 참조하면, 몇몇 실시예에 따른 이미지 센서는 액티브 픽셀 센서 어레이(10; Active Pixel Sensor array), 행 디코더(row decoder; 20), 행 드라이버(row driver; 30), 열 디코더(column decoder; 40), 타이밍 발생기(timing generator; 50), 상관 이중 샘플러(CDS; Correlated Double Sampler; 60), 아날로그 디지털 컨버터(ADC; Analog to Digital Converter; 70) 및 입출력 버퍼(I/O buffer; 80)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀을 포함하고, 광 신호를 전기적 신호로 변환한다. 액티브 픽셀 센서 어레이(10)는 행 드라이버(30)로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 액티브 픽셀 센서 어레이(10)에 의해 변환된 전기적 신호는 상관 이중 샘플러(60)에 제공된다.
행 드라이버(30)는 행 디코더(20)에서 디코딩된 결과에 따라 다수의 단위 픽셀을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(10)로 제공한다. 단위 픽셀이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(50)는 행 디코더(20) 및 열 디코더(40)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
상관 이중 샘플러(CDS; 60)는 액티브 픽셀 센서 어레이(10)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링한다. 상관 이중 샘플러(60)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(ADC; 70)는 상관 이중 샘플러(60)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
입출력 버퍼(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(40)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(미도시)로 디지털 신호를 출력한다.
도 2는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 2를 참조하면, 몇몇 실시예에 따른 단위 픽셀은 제1 및 제2 전송 트랜지스터(TX1, TX2)와 복수의 논리 트랜지스터(RX, SX, DX)를 포함한다. 여기서, 복수의 논리 트랜지스터는 리셋 트랜지스터(RX; reset transistor), 선택 트랜지스터(SX; selection transistor) 및 드라이브 트랜지스터 또는 소스 팔로워 트랜지스터(DX; Drive transistor or source follower transistor)를 포함할 수 있다.
제1 전송 트랜지스터(TX1)는 제1 전송 게이트(TG1) 및 제1 광전 변환부(PD1)를 포함하고, 제2 전송 트랜지스터(TX2)는 제2 전송 게이트(TG2) 및 제2 광전 변환부(PD2)를 포함한다. 그리고, 제1 및 제2 전송 트랜지스터(TX1, TX2)는 플로팅 확산 영역(FD; floating diffusion region)을 공유한다.
제1 및 제2 광전 변환부(PD1, PD2)는 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성 및 축적할 수 있다. 제1 및 제2 광전 변환부(PD1, PD2)는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 사용될 수 있다.
제1 및 제2 전하 전송 게이트(TG1, TG2)는 제1 및 제2 광전 변환부(PD1, PD2)에 축적된 전하를 플로팅 확산 영역(FD)으로 전송한다. 제1 및 제2 전하 전송 게이트(TG1, TG2)에는 서로 상보적인 신호가 인가될 수 있다. 즉, 제1 및 제2 광전 변환부들(PD1, PD2) 중 어느 하나에서 플로팅 확산 영역(FD)으로 전하들이 전송될 수 있다.
플로팅 확산 영역(FD)은 제1 및 제2 광전 변환부(PD1, PD2)에서 생성된 전하를 전송 받아 누적적으로 저장한다. 플로팅 확산 영역(FD)에 축적된 광전하들의 양에 따라 드라이브 트랜지스터(DX)가 제어될 수 있다.
리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)의 드레인 전극은 플로팅 확산 영역(FD)과 연결되며 소스 전극은 전원 전압(VDD)에 연결된다.
리셋 트랜지스터(RX)는 리셋 게이트(RG)를 포함하고, 리셋 신호에 의해 제어될 수 있다. 구체적으로, 리셋 트랜지스터(RX)가 리셋 신호에 의해 턴 온(turn-on)되면, 리셋 트랜지스터(RX)의 소스 전극과 연결된 전원 전압(VDD)이 플로팅 확산 영역(FD)으로 전달된다. 따라서, 리셋 트랜지스터(RX)가 턴 온시 플로팅 확산 영역(FD)에 축적된 전하들이 배출되어 플로팅 확산 영역(FD)이 리셋될 수 있다.
드라이브 트랜지스터(DX)는 단위 픽셀 외부에 위치하는 정전류원(미도시)과 조합되어 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며, 플로팅 확산 영역(FD)에서의 전위 변화를 증폭하고 이를 출력 라인(Vout)으로 출력한다.
선택 트랜지스터(SX)는 행 단위로 읽어낼 단위 픽셀을 선택할 수 있다. 선택 트랜지스터(SX)는 선택 게이트(SG)를 포함하고, 행 선택 신호에 의해 구동될 수 있다. 구체적으로, 선택 트랜지스터(SX)가 행 선택 신호에 의해 턴 온될 때, 드라이브 트랜지스터(DX)의 드레인 전극과 연결된 전원 전압(VDD)이 선택 트랜지스터(SX)의 드레인 전극으로 전달될 수 있다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 도면이다.
도 3을 참조하면, 몇몇 실시예에 따른 이미지 센서는 액티브 픽셀 센서 어레이 영역(APS) 및 패드 영역(PAD)을 포함한다.
단위 픽셀이 배열된 액티브 픽셀 센서 어레이 영역은 광을 제공받아 이미지 데이터를 생성하는 수광 영역(LRR)과, 광을 제공받지 않는 차광 영역(LSR)을 포함할 수 있다. 몇몇 실시예에서, 차광 영역(LSR)은 수광 영역(LRR)과 패드(PAD) 사이에 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 수광 영역(LRR) 및 차광 영역(LSR)은 다양한 형태로 배치될 수 있다.
액티브 픽셀 센서 어레이 영역(APS)에는 매트릭스 형태로 배열된 복수의 단위 픽셀이 배치된다. 또한, 액티브 픽셀 센서 어레이 영역(APS)에서는 입사광(incident light)에 의해 발생된 전기적 신호가 출력된다.
구체적으로, 단위 픽셀은 활성 픽셀(AP) 및 기준 픽셀(RP)을 포함할 수 있다. 활성 픽셀(AP)은 수광 영역(LRR)에 제공되고, 입사광을 전기적 신호로 변환할 수 있다. 기준 픽셀(RP)은 차광 영역(LSR)에 제공되고, 광이 입사되지 않는 단위 픽셀에서 발생되는 전기적 신호를 출력할 수 있다.
패드 영역(PAD)은 액티브 픽셀 센서 어레이 영역(APS)으로부터 제어 신호 및 광전 신호 등을 입출력하는데 이용되는 도전 패드를 포함한다. 패드 영역(PAD)은 외부 소자들과의 전기적 접속이 용이하도록, 액티브 픽셀 센서 어레이 영역(APS)의 둘레에 배치될 수 있다. 즉, 패드 영역(PAD)은 이미지 센서의 가장자리 부분(edge portion)에 배치될 수 있다.
도 4a는 도 3의 영역(R)을 확대한 도면이다. 도 4b는 도 4a의 A-A'을 따라 절단한 단면도이다.
도 4a 및 도 4b를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 내지 제4 픽셀 영역(PR1~PR4), 제1 소자 분리막(150), 측면 접속 컨택(402a) 및 그라운드 영역 컨택(404)을 포함한다.
제1 내지 제4 픽셀 영역(PR1~PR4)에는 제1 내지 제3 활성 영역(AR1a, AR2, AR3), 제2 소자 분리막(160), 전송 게이트(300a) 및 복수의 논리 게이트(310, 320, 330)가 각각 배치될 수 있다. 여기서, 복수의 논리 게이트(310, 320, 330)는 소스 팔로워 게이트, 선택 게이트 및 리셋 게이트를 포함할 수 있다.
도 3에서 설명한 것처럼, 제1 내지 제4 픽셀 영역(PR1~PR4)은 광(L)을 제공받아 이미지 데이터를 생성하는 수광 영역(LRR)에 배치될 수 있다.
구체적으로, 제1 및 제2 픽셀 영역(PR1, PR2)은 제1 방향(X)으로 인접하여 배치될 수 있고, 제1 및 제3 픽셀 영역(PR1, PR3)은 제1 방향(X)과 교차하는 제2 방향(Y)으로 인접하여 배치될 수 있다. 제4 픽셀 영역(PR4)은 제2 픽셀 영역(PR2)과 제2 방향(Y)으로 인접하여 배치될 수 있고, 제3 픽셀 영역(PR3)과 제1 방향(X)으로 인접하여 배치될 수 있다.
제1 내지 제4 픽셀 영역(PR1~PR4)은 수광 영역(LRR) 내에서 제1 소자 분리막(150)에 의해 정의될 수 있다. 즉, 제1 소자 분리막(150)은 수광 영역(LRR) 내에서 제1 내지 제4 픽셀 영역(PR1~PR4)을 둘러싸고, 제3 방향(Z)으로 연장되어 제1 내지 제4 픽셀 영역(PR1~PR4)을 서로 분리시킬 수 있다.
구체적으로, 제1 소자 분리막(150)은 제1 및 제2 픽셀 영역(PR1, PR2)의 사이, 제1 및 제3 픽셀 영역(PR1, PR3)의 사이, 제2 및 제4 픽셀 영역(PR2, PR4)의 사이, 및 제3 및 제4 픽셀 영역(PR3, PR4)의 사이에 배치되어 제1 내지 제4 픽셀 영역(PR1~PR4)을 서로 분리시킬 수 있다.
몇몇 실시예에서, 제1 및 제2 픽셀 영역(PR1, PR2)은 도 3의 회로도에 따른 단위 픽셀을 형성할 수 있고, 제3 및 제4 픽셀 영역(PR3, PR4) 또한 도 3의 회로도에 따른 단위 픽셀을 형성할 수 있다. 즉, 제3 픽셀 영역(PR3)은 제1 픽셀 영역(PR1)과 동일할 수 있고, 제4 픽셀 영역(PR4)은 제2 픽셀 영역(PR2)과 동일할 수 있다.
제2 소자 분리막(160)은 제1 내지 제4 픽셀 영역(PR1~PR4)에 각각 배치되어, 제1 내지 제3 활성 영역(AR1a, AR2, AR3)을 정의할 수 있다.
이 때, 전송 게이트(300a)는 제1 픽셀 영역(PR1)의 제1 활성 영역(AR1a)에 인접하여 배치될 수 있다. 또한, 소스 팔로워 게이트(310) 및 선택 게이트(320)는 제1 픽셀 영역(PR1)의 제3 활성 영역(AR3) 상에 배치될 수 있고, 리셋 게이트(330)는 제2 픽셀 영역(PR2)의 제3 활성 영역(AR3) 상에 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 전송 게이트(300a) 및 복수의 논리 게이트(310, 320, 330)는 다양한 형태로 배치될 수 있다.
또한, 측면 접속 컨택(402a)은 제1 내지 제4 픽셀 영역(PR1~PR4)의 제1 활성 영역(AR1a)에 접속될 수 있고, 그라운드 영역 컨택(404)은 제1 내지 제4 픽셀 영역(PR1~PR4)의 제2 활성 영역(PR2)에 접속될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 측면 접속 컨택(402a) 및 그라운드 영역 컨택(404)은 다른 활성 영역에 접속될 수도 있다.
도 4b에 도시된 것처럼, 이미지 센서는 제1 내지 제4 픽셀 영역(PR1~PR4)에 각각 배치되는 마이크로 렌즈(210), 컬러 필터층(220), 보호 평탄막(230), 광전 변환층(110), 웰 불순물층(120), 제2 소자 분리막(160), 전송 게이트(300a), 포텐셜 배리어층(105), 제1 및 제2 활성 영역(AR1a, AR2), 제1 층간 절연막(400), 측면 접속 컨택(402a) 및 그라운드 영역 컨택(404)을 포함한다.
마이크로 렌즈(210)는 볼록한 형태를 가지며 소정의 곡률 반경을 가질 수 있다. 마이크로 렌즈(210)는 광투과성 수지로 형성될 수 있으며, 각각의 제1 내지 제4 픽셀 영역(PR1~PR4)으로 광(L)을 집광시킬 수 있다.
컬러 필터층(220)은 단위 픽셀에 따라 적색, 녹색 또는 청색의 컬러 필터를 포함할 수 있다. 컬러 필터는 2차원적으로 배열될 수 있고, 옐로우 필터, 마젠타 필터 및 시안 필터를 포함할 수 있다. 또한, 컬러 필터층(220)은 화이트 필터를 더 포함할 수도 있다.
보호 평탄막(230)은 고농도의 불순물층일 수 있으며, 보론(B)과 같은 P형 불순물이 도핑되어 형성될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 보호 평탄막(230)은 마이너스 전하를 갖는 산화막 등으로 형성될 수도 있다.
보호 평탄막(230)은 실리콘의 댕글링 결함(dangling-bond defect)이나, 에칭 스트레스(etching stress) 등에 의한 표면 결함, 또는 계면 트랩(interface trap)에 의해 기판(100)과 인접한 면에서 전기적 포텐셜이 떨어져 공핍 웰(depletion well)이 발생하는 것을 방지할 수 있다. 또한, 보호 평탄막(230)은 기판(100)과 인접하는 부분에서 생성되는 광 전하들이 플로팅 확산 영역(130a)으로 흘러갈 수 있도록 전위 기울기를 제공할 수 있다.
광전 변환층(110)은 기판(100)에 형성될 수 있다. 이 때, 기판(100)은 벌크 실리콘 기판 SOI(Silicon On Insulator) 기판, 또는 반도체 에피택시얼층(semiconductor epitaxial layer)일 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
광전 변환층(110)은 광(L)의 세기에 비례하여 광전하를 생성한다. 예를 들어, 광전 변환층(110)은 포토 다이오드일 수 있다.
광전 변환층(110)은 기판(100)과 반대의 도전형을 갖는 불순물을 기판(100) 내에 도핑하여 형성될 수 있다. 예를 들어, 광전 변환층(110)은 n형 불순물이 이온주입되어 형성될 수 있다. 또한, 광전 변환층(110)은 제3 방향(Z)을 따라 포텐셜 기울기를 가질 수 있도록, 광전 변환층(110)의 상부 및 하부 사이에 불순물 농도 차이를 가질 수 있다. 예를 들어, 광전 변환층(110)은 복수 개의 불순물 영역들이 적층된 형태로 형성될 수 있다.
웰 불순물층(120)은 광전 변환층(110) 상에 배치될 수 있다. 웰 불순물층(120)은 광전 변환층(110)과 반대의 도전형을 갖는 불순물을 기판(100) 내에 도핑하여 형성될 수 있다. 예를 들어, 웰 불순물층(120)은 p형 불순물이 이온주입되어 형성될 수 있다.
제1 소자 분리막(150)은, 상술한 것처럼, 수광 영역(LRR) 내에서 픽셀 영역을 둘러싸고, 제3 방향(Z)으로 연장되어 픽셀 영역을 서로 분리시킬 수 있다. 예를 들어, 제1 소자 분리막(150)은 제1 및 제3 픽셀 영역(PR1, PR3)을 서로 분리시킬 수 있다.
구체적으로, 제1 소자 분리막(150)은 기판(100)을 패터닝하여 깊은 트렌치(deep trench)를 형성한 후, 깊은 트렌치 내에 절연 물질을 매립하여 형성될 수 있다. 이에 따라, 제1 소자 분리막(150)은 기판(100)의 상면으로부터 기판(100)의 하면까지 제3 방향(Z)으로 연장되도록 형성될 수 있다. 패터닝 공정에 따라, 제1 소자 분리막(150)은 그 상면의 제2 방향(Y)으로의 폭이 그 하면의 제2 방향(Y)으로의 폭보다 넓은 형상을 가질 수 있다.
제1 소자 분리막(150)은 기판(100)보다 굴절률이 낮은 절연 물질로 형성될 수 있다. 예를 들어, 기판(100)이 실리콘으로 형성된 경우에, 제1 소자 분리막(150)은 실리콘 산화막, 실리콘 질화막, 도핑되지 않은 폴리실리콘막(undoped polysilicon layer), 에어(air) 또는 이들의 조합으로 형성될 수 있다.
이에 따라, 제1 소자 분리막(150)은 광전 변환층(110)으로 비스듬히 입사되는 입사광을 굴절시킬 수 있다. 이에 따라, 광전 변환층(110)의 수광률이 향상되어 이미지 데이터의 화질이 향상될 수 있다.
또한, 제1 소자 분리막(150)은 광(L)에 의해 특정 픽셀 영역에서 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 픽셀 영역으로 이동하는 것을 방지할 수 있다. 예를 들어, 제1 소자 분리막(150)은 제1 픽셀 영역(PR1)에서 생성된 광전하가 제3 픽셀 영역(PR3)으로 이동하는 것을 방지할 수 있다. 이에 따라, 이미지 데이터의 색상 재현성이 향상될 수 있다.
제2 소자 분리막(160)은, 상술한 것처럼, 픽셀 영역에 각각 배치되어, 활성 영역을 정의할 수 있다. 예를 들어, 제2 소자 분리막(160)은 웰 불순물층(120)에 형성되어, 제2 소자 분리막(160)이 형성되지 않은 웰 불순물층(120)의 영역을 활성 영역으로 정의할 수 있다.
구체적으로, 제2 소자 분리막(160)은 기판(100)을 패터닝하여 얕은 트렌치(shallow trench)를 형성한 후, 얕은 트렌치 내에 절연 물질을 매립하여 형성될 수 있다. 몇몇 실시예에서, 제2 소자 분리막(160)은 웰 불순물층(120)과 동일한 도전형을 갖는 불순물 영역일 수 있다. 이 경우에, 제2 소자 분리막(160) 내의 불순물 농도는 웰 불순물층(120)의 불순물 농도보다 클 수 있다.
이 때, 제2 소자 분리막(160)의 제3 방향(Z)으로의 깊이는 제1 소자 분리막의 제3 방향(Z)으로의 깊이보다 얕을 수 있다. 즉, 제2 소자 분리막(160)의 상면은 제1 소자 분리막(150)의 상면과 실질적으로 동일 평면에 존재할 수 있으나, 제2 소자 분리막(160)의 하면은 제1 소자 분리막(150)의 하면보다 높을 수 있다. 또한, 제2 소자 분리막(160)은 광전 변환층(110)과 이격되도록 형성될 수 있다.
전송 게이트(300a)는 광전 변환층(110) 상에 배치되고, 제1 활성 영역(AR1a)에 인접하여 배치될 수 있다. 구체적으로, 전송 게이트(300a)는 광전 변환층(110) 상의 웰 불순물층(120)에서 제2 소자 분리막(160)에 의해 정의되는 제1 활성 영역(AR1a)에 인접하여 배치될 수 있다.
몇몇 실시예에서, 전송 게이트(300a)는 기판(100) 내로 삽입되는 하부 부분과, 기판(100)의 상면보다 돌출되는 상부 부분을 포함할 수 있다. 구체적으로, 전송 게이트(300a)는 광전 변환층(110) 상의 웰 불순물층(120)에 형성되는 제1 활성 영역(AR1a)에 트렌치를 형성하고, 트렌치 내에 게이트 절연막 및 게이트 도전막을 차례로 형성하고, 게이트 도전막의 측벽에 게이트 스페이서를 형성하여 형성될 수 있다. 이에 따라, 전송 게이트(300a)의 하부 부분은 웰 불순물층(120)의 일부를 관통하여 웰 불순물층(120) 내에 매립될 수 있고, 전송 게이트(300a)의 상부 부분은 전송 게이트(300a)의 하부 부분과 연결되고 기판(100)의 상면보다 높은 상면을 가질 수 있다.
포텐셜 배리어층(105)은 제1 소자 분리막(150)의 측벽에 배치될 수 있다. 구체적으로, 포텐셜 배리어층(105)은 제1 소자 분리막(150)의 측벽 상에서 연장되어 컨포멀하게 형성될 수 있고, 제2 소자 분리막(160) 또는 활성 영역의 아래에 배치될 수 있다.
포텐셜 배리어층(105)은 광전 변환층과 반대의 도전형을 가질 수 있다. 예를 들어, 포텐셜 배리어층(105)은 p형 불순물이 이온주입되어 형성될 수 있다. 이에 따라, 포텐셜 배리어층(105)은 암전류(dark current)를 줄일 수 있다. 구체적으로, 포텐셜 배리어층(105)은 기판(100)을 패터닝하여 형성된 깊은 트렌치 내에 제1 소자 분리막(150)을 형성할 때, 깊은 트렌치의 표면 결함으로 생성된 전하-정공 쌍(EHP: Electron-Hole Pair)에 의해 암전류(dark current)가 발생하는 것을 줄일 수 있다.
제1 활성 영역(AR1a)은 전송 게이트(300a)의 일측에 배치되는 플로팅 확산 영역(130a)을 포함할 수 있다. 이 때, 플로팅 확산 영역(130a)은 제1 활성 영역(AR1a) 내에서 제1 소자 분리막(150)과 근접하도록 전송 게이트(300a)의 일측에 배치될 수 있다.
플로팅 확산 영역(130a)은 웰 불순물층(120)과 반대의 도전형을 갖는 불순물이 도핑되어 형성될 수 있다. 예를 들어, 플로팅 확산 영역(130a)은 n형 불순물이 이온주입되어 형성될 수 있다. 이에 따라, 전송 게이트(300a)는 광전 변환층(110)에서 생성된 전하를 플로팅 확산 영역(130a)으로 전송할 수 있다.
제1 층간 절연막(400)은 기판(100) 상에 배치되어, 제1 소자 분리막(150), 전송 게이트(300a) 및 기판(100)을 덮도록 형성될 수 있다. 또한, 제1 층간 절연막(400)의 상면은 평탄화될 수 있다.
제1 층간 절연막(400)은 절연 물질로 형성될 수 있다. 예를 들어, 제1 층간 절연막(400)은 HDP(High Density Plasma), TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silca Glass) 등으로 형성될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
측면 접속 컨택(402a)은 제1 소자 분리막(150)과 오버랩되고, 제1 활성 영역(AR1a)의 측면과 접속되도록 배치될 수 있다. 즉, 측면 접속 컨택(402a)은 제1 층간 절연막(400) 및 제1 소자 분리막(150)의 일부를 관통하여 제1 활성 영역(AR1a)의 측면과 접속되도록 배치될 수 있다. 이에 따라, 측면 접속 컨택(402a)의 하면은 제1 소자 분리막(150) 및 제1 활성 영역(AR1a)의 상면보다 낮을 수 있고, 측면 접속 컨택(402a)의 상면은 제1 소자 분리막(150) 및 제1 활성 영역(AR1a)의 상면보다 높을 수 있다.
구체적으로, 측면 접속 컨택(402a)은 제1 층간 절연막(400) 및 제1 소자 분리막(150)을 패터닝하여 제1 활성 영역(AR1a)의 측면이 노출되도록 트렌치를 형성하고, 형성된 트렌치 내에 전도성 물질을 매립하여 형성될 수 있다. 이 때, 전도성 물질은 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta) 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 지르코늄 질화막(ZrN), 텅스텐 질화막(TiN) 및 이들의 조합으로 이루어진 합금 등을 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 이에 따라, 측면 접속 컨택(402a)은 제1 층간 절연막(400)의 상면으로부터 제3 방향(Z)으로 연장되어 제1 활성 영역(AR1a)의 측면과 접속되도록 형성될 수 있다.
도시된 것처럼, 제1 소자 분리막(150)과 활성 영역(예를 들어, 제1 활성 영역(AR1a)) 사이에 제2 소자 분리막(160)이 개재되는 경우에, 측면 접속 컨택(402a)은 제2 소자 분리막(160) 상에 배치될 수 있다.
구체적으로, 제1 층간 절연막(400), 제1 소자 분리막(150) 및 제2 소자 분리막(160)을 패터닝하여 트렌치를 형성한 후, 형성된 트렌치 내에 전도성 물질을 매립하여 형성될 수 있다. 이에 따라, 측면 접속 컨택(402a)의 하면은 제2 소자 분리막(160) 상에 배치될 수 있고, 포텐셜 배리어층(105)과 이격될 수 있다.
몇몇 실시예에서, 측면 접속 컨택(402a)은 제1 소자 분리막(150)과 오버랩되고, 제1 활성 영역(AR1a)에서 제1 소자 분리막(150)에 근접하도록 배치된 플로팅 확산 영역(130a)의 측면과 접속되도록 배치될 수 있다. 즉, 측면 접속 컨택(402a)은 플로팅 확산 영역(130a)과 전기적으로 연결되어, 플로팅 확산 영역(130a)을 이미지 센서의 다른 소자들에 연결시킬 수 있다.
예를 들어, 도 4a 및 도 4b에 도시된 것처럼, 측면 접속 컨택(402a)은 플로팅 확산 영역(130a)을 리셋 트랜지스터의 드레인 영역과 연결시킬 수 있다. 구체적으로, 측면 접속 컨택(402a) 및 배선(411)을 통해, 플로팅 확산 영역(130a)은 리셋 게이트(330)가 배치되는 제2 픽셀 영역(PR2)의 제3 활성 영역(AR3)과 연결될 수 있다.
또한, 측면 접속 컨택(402a)은 플로팅 확산 영역(130a)을 드라이브 트랜지스터의 게이트 부분과 연결시킬 수 있다. 구체적으로, 측면 접속 컨택(402a) 및 배선(411)을 통해, 플로팅 확산 영역(130a)은 소스 팔로워 게이트(310)와 연결될 수 있다.
그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 측면 접속 컨택(402a)은 다양한 형태로 배치될 수 있는 전송 게이트 및 복수의 논리 게이트에 따라, 다른 활성 영역과 접속되도록 배치될 수도 있다.
제2 활성 영역(PR2)은 전송 게이트(300a)의 타측에 배치되는 그라운드 영역(140)을 포함할 수 있다. 즉, 그라운드 영역(140)은 제2 활성 영역(PR2) 내에 형성되어 플로팅 확산 영역(130a)과 이격되도록 배치될 수 있다. 도시된 것처럼, 그라운드 영역(140)은 제1 소자 분리막(150)과 접속되도록 배치될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 그라운드 영역(140)과 제1 소자 분리막(150) 사이에 제2 소자 분리막(160)이 개재될 수 도 있다.
그라운드 영역(140)은 플로팅 확산 영역(130a)과 반대의 도전형을 갖고, 웰 불순물층(120)과 동일한 도전형을 갖는 불순물이 도핑되어 형성될 수 있다. 이 때, 그라운드 영역(140)을 웰 불순물층(120)보다 고농도로 도핑될 수 있다. 예를 들어, 플로팅 확산 영역(130a)은 p형 불순물이 고농도로 이온주입되어 형성될 수 있다.
그라운드 영역 컨택(404)은 그라운드 영역(140) 상에 배치되어, 그라운드 영역(140)과 전기적으로 연결될 수 있다. 그라운드 영역 컨택(404)은 측면 컨택 영역(402a)와 동일한 물질로 형성될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 이에 따라, 그라운드 영역 컨택(404) 및 그라운드 영역(140)을 통해 그라운드 전압이 픽셀 영역에 전달될 수 있다.
제1 층간 절연막(400) 상에는 다양한 형태의 배선 구조체가 배치될 수 있다. 배선 구조체는 이미지 센서의 동작을 위한 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들을 전달할 수 있고, 다양한 형태로 배치될 수 있는 전송 트랜지스터 및 복수의 논리 트랜지스터를 연결시킬 수도 있다.
도 4b에 도시된 것처럼, 제1 층간 절연막(400) 상에 제2 층간 절연막(410) 및 배선(411)이 배치될 수 있다. 즉, 제1 층간 절연막(400) 상에 측면 접속 컨택(402a)과 전기적으로 연결되는 배선(411)이 형성될 수 있다. 상술한 것처럼, 배선(411)은 제2 픽셀 영역(PR2)의 측면 접속 컨택과 연결될 수 있고, 제1 및 제2 픽셀 영역(PR1, PR2)의 측면 접속 컨택은 제3 활성 영역(AR3) 또는 소스 팔로워 게이트(310)와 연결될 수 있다.
제2 층간 절연막(410)은 제1 층간 절연막(400)과 동일한 물질로 형성될 수 있고, 배선(411)은 측면 접속 컨택(402a)과 동일한 물질로 형성될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 이에 따라, 소스 팔로워 게이트(310)는 제1 및 제2 활성 영역(AR1a, AR2)의 플로팅 확산 영역(130a)에서의 전위 변화를 증폭하고, 이를 출력 라인으로 출력하는 드라이브 트랜지스터를 구성할 수 있다.
단위 픽셀을 설계하는 방법에 따라, 제1 및 제2 층간 절연막(400, 410) 상에 제3 및 제4 층간 절연막(420, 430)과 같은 추가적인 층간 절연막이 형성될 수 있고, 제3 및 제4 층간 절연막(420, 430)에 추가적인 컨택 또는 배선이 형성될 형성될 수도 있다.
또한, 최상층의 층간 절연막(예를 들어, 제4 층간 절연막(430)) 상에 패시베이션막(440)이 형성될 수 있다. 패시베이션막(440)은 이미지 센서를 지지하기 위한 지지 기판(미도시)에 접합될 수 있다.
도 5a는 도 4의 이미지 센서의 효과를 설명하기 위한 평면도이다. 도 5b는 도 5a의 B-B '을 따라 절단한 단면도이다.
설명의 편의를 위해, 도 1 내지 도 4b를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다. 또한, 설명의 편의를 위해, 도 4b의 제2 층간 절연막(410) 및 배선(411) 등을 포함하는 배선 구조체는 생략하고 설명한다.
도 4a 내지 도 5b를 참조하면, 도 5a 및 도 5b에 따른 이미지 센서는 플로팅 확산 영역 컨택(402)을 포함한다. 플로팅 확산 영역 컨택(402)은 측면 접속 컨택(402a)에 대응된다. 또한, 제1 활성 영역(AR1), 전송 게이트(300) 및 플로팅 확산 영역(130)은 각각 제1 활성 영역(AR1a), 전송 게이트(300a) 및 플로팅 확산 영역(130a)에 대응된다.
플로팅 확산 영역 컨택(402)은 측면 접속 컨택(402a)과 달리, 제1 활성 영역(AR1) 상에 형성된다. 구체적으로, 플로팅 확산 영역 컨택(402)은 측면 접속 컨택(402a)과 달리, 제1 소자 분리막(150)과 오버랩되지 않고 제1 활성 영역(AR1) 상에 형성되어 제1 활성 영역(AR1)과 접속된다.
이 경우에, 제1 활성 영역(AR1)에 형성되는 플로팅 확산 영역(130)은 플로팅 확산 영역 컨택(402)을 형성하기 위한 공간을 확보해야 한다. 또한, 플로팅 확산 영역 컨택(402)은 전송 게이트(300)와 전기적으로 절연되어야 한다. 따라서, 플로팅 확산 영역(130)의 면적은 제1 활성 영역(AR1a)에 형성되는 플로팅 확산 영역(130a)의 면적보다 클 수 있다.
이미지 센서에서 큰 면적의 플로팅 확산 영역은 컨버젼 게인(CG; Conversion Gain)을 떨어뜨려 신호 대 잡음비(SNR; Signal Noise Ratio)를 열화시킨다. 플로팅 확산 영역은 광전 변환부에서 생성된 전하를 전송 받아 누적적으로 저장하고, 플로팅 확산 영역에 축적된 전하들의 양에 따른 전압 변화를 이용하여 드라이브 트랜지스터가 제어될 수 있다. 이 때, 큰 면적의 플로팅 확산 영역은 플로팅 확산 영역의 전기 용량(electric capacity)을 증가시키고, 광전 변환부로부터 발생한 전하가 전압 변화로 변환되는 효율인 컨버젼 게인을 떨어뜨려 신호 대 잡음비를 열화시킨다.
이에 따라, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되는 측면 접속 컨택(402a)을 이용하여 플로팅 확산 영역의 면적을 감소시킴으로써 이미지 센서의 컨버젼 게인 및 신호 대 잡음비를 향상시킬 수 있다.
또한, 플로팅 확산 영역 컨택(402)이 제1 활성 영역(AR1) 상에 형성되므로, 플로팅 확산 영역 컨택(402)에 인접하여 형성되는 전송 게이트(300)는 측면 접속 컨택(402a)에 인접하여 형성되는 전송 게이트(300a)보다 작을 수 있다.
이미지 센서에서 작은 크기의 전송 게이트는 이미지 래그(image lag) 현상과 같은 문제를 발생시킨다. 이와 같은 문제는 이미지 센서가 고집적화됨에 따라 더욱 심화될 수 있다.
이에 따라, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되는 측면 접속 컨택(402a)을 이용하여 전송 게이트의 크기를 증가시킴으로써 이미지 래그 문제 등을 개선할 수 있다.
또한, 측면 접속 컨택(402a)은 플로팅 확산 영역 컨택(402)에 비해 픽셀 영역에 보다 넓은 공간을 제공한다.
이미지 센서가 고집적화됨에 따라 한정된 공간의 픽셀 영역을 효율적으로 활용할 수 있는 방법이 요구된다. 이에 따라, 측면 접속 컨택(402a)은 픽셀 영역에 보다 넓은 공간을 제공함으로써 한정된 공간의 픽셀 영역을 효율적으로 활용할 수 있는 방법을 제공한다.
예를 들어, 측면 접속 컨택(402a)을 이용하여 픽셀 영역에 보다 넓은 공간을 제공하고, 소스 팔로워 게이트의 크기를 더 크게 형성할 수 있다. 큰 크기의 소스 팔로워 게이트는 이미지 센서에서 랜덤 텔레그래프 노이즈(RTN; Random Telegraph Noise)를 감소시킬 수 있다.
결과적으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되는 측면 접속 컨택(402a)을 이용하여 성능이 향상된 이미지 센서를 제공할 수 있다.
이하에서, 도 1 내지 도 6b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 5b를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 6a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 6b는 도 6a의 C-C'을 따라 절단한 단면도이다.
도 4a, 도 4b, 도 6a 및 도 6b를 참조하면, 몇몇 실시예에 따른 이미지 센서는 측면 접속 컨택(402b)를 포함한다. 측면 접속 컨택(402b)은 측면 접속 컨택(402a)에 대응된다.
측면 접속 컨택(402b)은 제1 소자 분리막(150)과 오버랩되고, 제1 활성 영역(AR1a)의 측면과 접속되도록 배치될 수 있다. 이 때, 측면 접속 컨택(402b)은 제1 활성 영역(AR1a)과 오버랩되어, 제1 활성 영역(AR1a)의 상면과도 접속될 수 있다. 이에 따라, 측면 접속 컨택(402b)은 제1 활성 영역(AR1a)의 상면보다 낮은 제1 하면과, 제1 활성 영역(AR1a)의 상면과 접속되는 제2 하면을 가질 수 있다.
구체적으로, 측면 접속 컨택(402b)은 제1 층간 절연막(400) 및 제1 소자 분리막(150)을 패터닝하여 제1 활성 영역(AR1a)의 측면 및 상면이 노출되도록 트렌치를 형성하고, 형성된 트렌치 내에 전도성 물질을 매립하여 형성될 수 있다. 이에 따라, 측면 접속 컨택(402b)은 제1 층간 절연막(400)의 상면으로부터 제3 방향(Z)으로 연장되어 제1 활성 영역(AR1a)의 측면 및 상면과 접속되도록 형성될 수 있다.
더 구체적으로, 트렌치를 형성하는 것은 제1 활성 영역(AR1a)보다 제1 소자 분리막(150)에 대해 더 큰 식각률을 갖는 식각 방법을 이용하여 수행될 있다. 예를 들어, 제1 층간 절연막(400) 및 제1 소자 분리막(150)이 실리콘 산화막으로 형성되고, 제1 활성 영역(AR1a)이 실리콘으로 형성되는 경우에, 실리콘보다 실리콘 산화막에 대해 더 큰 식각률을 갖는 식각 방법을 이용하여 트렌치를 형성할 수 있다. 이 경우에, 제1 활성 영역(AR1a)과 오버랩되는 제1 층간 절연막(400)이 식각되더라도, 제1 활성 영역(AR1a)은 식각되지 않고 남을 수 있다. 이에 따라, 제1 활성 영역(AR1a)의 측면 및 상면이 노출되도록 트렌치를 형성할 수 있다.
이에 따라, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되는 측면 접속 컨택(402b)을 이용하여 성능이 향상된 이미지 센서를 제공할 수 있다.
또한, 측면 접속 컨택(402b)을 제1 활성 영역(AR1a)의 측면 및 상면과 접속시키는 것은, 측면 접속 컨택(402b)이 제1 활성 영역(AR1a)과 접촉되는 면적을 더 넓힐 수 있다. 이에 따라, 측면 접속 컨택(402b)과 제1 활성 영역(AR1a)이 접촉하는 부분의 접촉 저항(contact resistance)이 개선될 수 있다.
또한, 측면 접속 컨택(402b)을 제1 활성 영역(AR1a)의 상면과 오버랩되도록 형성하는 것은, 오정렬(misalignment)에 따라 측면 접속 컨택(402b)이 제1 활성 영역(AR1a)과 전기적으로 연결되지 않는 문제를 방지할 수 있다.
결과적으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150) 및 제1 활성 영역(AR1a)과 오버랩되도록 배치되는 측면 접속 컨택(402b)을 이용하여 성능이 향상된 이미지 센서를 제공할 수 있다.
이하에서, 도 1 내지 도 7b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 6b를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 7a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 7b는 도 7a의 D-D'을 따라 절단한 단면도이다.
도 4a, 도 4b, 도 7a 및 도 7b를 참조하면, 몇몇 실시예에 따른 이미지 센서는 측면 접속 컨택(404a)를 포함한다. 측면 접속 컨택(404a)은 그라운드 영역 컨택(404)에 대응된다. 또한, 제2 활성 영역(AR2a), 전송 게이트(300b) 및 그라운드 영역(140a)은 각각 제2 활성 영역(AR2), 전송 게이트(300) 및 그라운드 영역(130)에 대응된다.
측면 접속 컨택(404a)은 그라운드 영역 컨택(404)과 달리, 제1 소자 분리막(150)과 오버랩되고, 제2 활성 영역(AR2a)의 측면과 접속되도록 배치될 수 있다. 즉, 측면 접속 컨택(404a)은 제1 층간 절연막(400) 및 제1 소자 분리막(150)의 일부를 관통하여 제2 활성 영역(AR2a)의 측면과 접속되도록 배치될 수 있다. 이에 따라, 측면 접속 컨택(404a)의 하면은 제1 소자 분리막(150) 및 제2 활성 영역(AR2a)의 상면보다 낮을 수 있고, 측면 접속 컨택(404a)의 상면은 제1 소자 분리막(150) 및 제2 활성 영역(AR2a)의 상면보다 높을 수 있다.
구체적으로, 측면 접속 컨택(404a)은 제1 층간 절연막(400) 및 제1 소자 분리막(150)을 패터닝하여 제2 활성 영역(AR2a)의 측면이 노출되도록 트렌치를 형성하고, 형성된 트렌치 내에 전도성 물질을 매립하여 형성될 수 있다. 이에 따라, 측면 접속 컨택(404a)은 제1 층간 절연막(400)의 상면으로부터 제3 방향(Z)으로 연장되어 제2 활성 영역(AR2a)의 측면과 접속되도록 형성될 수 있다.
몇몇 실시예에서, 측면 접속 컨택(404a)은 제1 소자 분리막(150)과 오버랩되고, 제2 활성 영역(AR2a)에서 제1 소자 분리막(150)에 근접하도록 배치된 그라운드 영역(140a)의 측면과 접속되도록 배치될 수 있다. 즉, 측면 접속 컨택(404a)은 그라운드 영역(140a)과 전기적으로 연결되어, 픽셀 영역에 그라운드 전압을 전달할 수 있다.
측면 접속 컨택(404a)이 제1 소자 분리막(150)에 오버랩되도록 형성되므로, 측면 접속 컨택(404a)에 인접하여 형성되는 전송 게이트(300b)는 그라운드 영역 컨택(404)에 인접하여 형성되는 전송 게이트(300)보다 클 수 있다.
이에 따라, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되는 측면 접속 컨택(404a)을 이용하여 전송 게이트의 크기를 증가시킴으로써 이미지 래그 문제 등을 개선할 수 있다.
또한, 측면 접속 컨택(404a)은 그라운드 영역 컨택(404)에 비해 픽셀 영역에 보다 넓은 공간을 제공한다.
결과적으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되는 측면 접속 컨택(404a)을 이용하여 성능이 향상된 이미지 센서를 제공할 수 있다.
이하에서, 도 1 내지 도 8b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 7b를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 8a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 8b는 도 8b 의 E-E'을 따라 절단한 단면도이다.
도 7a, 도 7b, 도 8a 및 도 8b를 참조하면, 몇몇 실시예에 따른 이미지 센서는 측면 접속 컨택(404b)을 포함한다. 측면 접속 컨택(404b)은 측면 접속 컨택(404a)에 대응된다.
측면 접속 컨택(404b)은 제1 소자 분리막(150)과 오버랩되고, 제2 활성 영역(AR2a)의 측면과 접속되도록 배치될 수 있다. 이 때, 측면 접속 컨택(404b)은 제2 활성 영역(AR2a)과 오버랩되어, 제2 활성 영역(AR2a)의 상면과도 접속될 수 있다.
구체적으로, 측면 접속 컨택(404b)은 제1 층간 절연막(400) 및 제1 소자 분리막(150)을 패터닝하여 제2 활성 영역(AR2a)의 측면 및 상면이 노출되도록 트렌치를 형성하고, 형성된 트렌치 내에 전도성 물질을 매립하여 형성될 수 있다.
더 구체적으로, 트렌치를 형성하는 것은 제2 활성 영역(AR2a)보다 제1 소자 분리막(150)에 대해 더 큰 식각률을 갖는 식각 방법을 이용하여 수행될 있다. 예를 들어, 제1 층간 절연막(400) 및 제1 소자 분리막(150)이 실리콘 산화막으로 형성되고, 제2 활성 영역(AR2a)이 실리콘으로 형성되는 경우에, 실리콘보다 실리콘 산화막에 대해 더 큰 식각률을 갖는 식각 방법을 이용하여 트렌치를 형성할 수 있다. 이 경우에, 제2 활성 영역(AR2a)과 오버랩되는 제1 층간 절연막(400)이 식각되더라도, 제2 활성 영역(AR2a)은 식각되지 않고 남을 수 있다.
측면 접속 컨택(404b)을 제2 활성 영역(AR2a)의 측면 및 상면과 접속시키는 것은, 측면 접속 컨택(404b)이 제2 활성 영역(AR2a)과 접촉되는 면적을 더 넓힐 수 있다. 또한, 측면 접속 컨택(404b)을 제2 활성 영역(AR2a)의 상면과 오버랩되도록 형성하는 것은, 오정렬(misalignment)에 따라 측면 접속 컨택(404b)이 제2 활성 영역(AR2a)과 전기적으로 연결되지 않는 문제를 방지할 수 있다.
결과적으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150) 및 제2 활성 영역(AR2a)과 오버랩되도록 배치되는 측면 접속 컨택(404b)을 이용하여 성능이 향상된 이미지 센서를 제공할 수 있다.
이하에서, 도 1 내지 도 9b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 8b를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 9a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 9b는 도 9a의 F-F'을 따라 절단한 단면도이다.
도 4a, 도 4b, 도 9a 및 도 9b를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 측면 접속 컨택(402c)을 포함한다. 제1 측면 접속 컨택(402c)은 측면 접속 컨택(402a)에 대응된다. 또한, 제1 내지 제4 픽셀 영역(PR1'~PR4')은 평면도의 관점에서 제1 내지 제4 픽셀 영역(PR1~PR4)이 각각 상하 대칭된 형상을 가질 수 있다.
제1 측면 접속 컨택(402c)은 제1 소자 분리막(150)과 오버랩되고, 제1 활성 영역(AR1a)의 측면과 접속되도록 배치될 수 있다. 이 때, 제1 측면 접속 컨택(402c)은 제1 픽셀 영역(PR1')의 제1 활성 영역(AR1a)의 측면 및 제2 픽셀 영역(PR2')의 제1 활성 영역(AR1a)의 측면과 모두 접속될 수 있다.
구체적으로, 제1 측면 접속 컨택(402c) 은 제1 층간 절연막(400) 및 제1 소자 분리막(150)을 패터닝하여 제1 픽셀 영역(PR1')의 제1 활성 영역(AR1a)의 측면 및 제2 픽셀 영역(PR2')의 제1 활성 영역(AR1a)의 측면이 노출되도록 트렌치를 형성하고, 형성된 트렌치 내에 전도성 물질을 매립하여 형성될 수 있다. 이에 따라, 제1 측면 접속 컨택(402c)은 제1 층간 절연막(400)의 상면으로부터 제3 방향(Z)으로 연장되고, 제1 픽셀 영역(PR1')의 제1 활성 영역(AR1a)의 측면 및 제2 픽셀 영역(PR2')의 제1 활성 영역(AR1a)의 측면과 모두 접속되도록 형성될 수 있다. 즉, 제1 및 제2 픽셀 영역(PR1', PR2'), 제3 및 제4 픽셀 영역(PR3', PR4')은 각각 제1 측면 접속 컨택(402c)을 공유할 수 있다.
제1 측면 접속 컨택(402c)을 공유하는 것은, 공유 픽셀(shared pixel)을 보다 용이하게 형성할 수 있게 한다. 예를 들어, 제1 측면 접속 컨택(402c)을 공유하는 경우에, 하나의 제1 측면 접속 컨택(402c)을 통해 2개의 플로팅 확산 영역을 리셋 트랜지스터 및/또는 다른 논리 트랜지스터와 연결할 수 있다. 또한, 제1 측면 접속 컨택(402c)을 공유하는 것은, 픽셀 영역에 보다 넓은 공간을 제공한다.
또한, 제1 소자 분리막(150)과 오버랩되도록 제1 측면 접속 컨택(402c)을 배치하는 것은, 플로팅 확산 영역의 면적을 감소시킴으로써 이미지 센서의 컨버젼 게인 및 신호 대 잡음비를 향상시킬 수 있다. 또한, 제1 소자 분리막(150)과 오버랩되도록 제1 측면 접속 컨택(402c)을 배치하는 것은, 전송 게이트의 크기를 증가시킴으로써 이미지 래그 문제 등을 개선할 수 있다.
결과적으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되고, 픽셀 영역 사이에서 공유되는 제1 측면 접속 컨택(402c)을 이용하여 성능이 향상된 이미지 센서를 제공할 수 있다.
이하에서, 도 1 내지 도 10b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 9b를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 10b는 도 10a의 G-G'을 따라 절단한 단면도이다.
도 9a, 도 9b, 도 10a 및 도 10b를 참조하면, 몇몇 실시예에 따른 이미지 센서는 측면 접속 컨택(402c, 404c)을 포함한다. 측면 접속 컨택(404c)은 그라운드 영역 컨택(404)에 대응된다. 또한, 제2 활성 영역(AR2b)은 제2 활성 영역(AR2)에 대응된다.
측면 접속 컨택(404c)은 제1 소자 분리막(150)과 오버랩되고, 제2 활성 영역(AR2b)의 측면과 접속되도록 배치될 수 있다. 이 때, 측면 접속 컨택(404c)은 제1 픽셀 영역(PR1')의 제2 활성 영역(AR2b)의 측면 및 제2 픽셀 영역(PR2')의 제2 활성 영역(AR2b)의 측면과 모두 접속될 수 있다.
구체적으로, 측면 접속 컨택(404c)은 제1 층간 절연막(400) 및 제1 소자 분리막(150)을 패터닝하여 제1 픽셀 영역(PR1')의 제2 활성 영역(AR2b)의 측면 및 제2 픽셀 영역(PR2')의 제2 활성 영역(AR2b)의 측면이 노출되도록 트렌치를 형성하고, 형성된 트렌치 내에 전도성 물질을 매립하여 형성될 수 있다. 이에 따라, 측면 접속 컨택(404c)은 제1 층간 절연막(400)의 상면으로부터 제3 방향(Z)으로 연장되고, 제1 픽셀 영역(PR1')의 제2 활성 영역(AR2b)의 측면 및 제2 픽셀 영역(PR2')의 제2 활성 영역(AR2b)의 측면과 모두 접속되도록 형성될 수 있다. 즉, 제1 및 제2 픽셀 영역(PR1', PR2'), 제3 및 제4 픽셀 영역(PR3', PR4')은 각각 측면 접속 컨택(404c)을 공유할 수 있다.
측면 접속 컨택(404c)을 공유하는 것은, 공유 픽셀(shared pixel)을 보다 용이하게 형성할 수 있게 한다. 예를 들어, 측면 접속 컨택(404c)을 공유하는 경우에, 하나의 측면 접속 컨택(404c)을 통해 2개의 그라운드 영역에 그라운드 전압을 제공할 수 있다.
또한, 측면 접속 컨택(404c)을 공유하는 것은, 픽셀 영역에 보다 넓은 공간을 제공한다. 예를 들어, 도시된 것처럼, 그라운드 영역(AR2b)은 제1 및 제2 방향(X, Y)에서 모두 그라운드 영역(AR2)보다 작게 형성될 수 있다.
또한, 제1 소자 분리막(150)과 오버랩되도록 측면 접속 컨택(404c)을 배치하는 것은, 전송 게이트의 크기를 증가시킴으로써 이미지 래그 문제 등을 개선할 수 있다.
결과적으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되고, 픽셀 영역 사이에서 공유되는 측면 접속 컨택(404c)을 이용하여 성능이 향상된 이미지 센서를 제공할 수 있다.
이하에서, 도 1 내지 도 11b를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서를 설명한다. 설명의 편의를 위해, 도 1 내지 도 10b를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 11a는 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 11b는 도 11a의 H-H'을 따라 절단한 단면도이다.
도 9a, 도 9b, 도 11a 및 도 11b를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 및 제2 측면 접속 컨택(402c, 402d)을 포함한다. 제1 및 제2 픽셀 영역(PR1'', PR2'')은 평면도의 관점에서 제1 및 제2 픽셀 영역(PR1', PR2')이 각각 좌우 대칭된 형상을 가질 수 있다.
제2 측면 접속 컨택(402d)은 제1 소자 분리막(150)과 오버랩되고, 제1 활성 영역(AR1a)의 측면과 접속되도록 배치될 수 있다. 이 때, 제2 측면 접속 컨택(402d)은 제1 픽셀 영역(PR1'')의 제1 활성 영역(AR1a)의 측면 및 제3 픽셀 영역(PR3')의 제1 활성 영역(AR1a)의 측면과 모두 접속될 수 있다.
구체적으로, 제2 측면 접속 컨택(402d)은 제1 층간 절연막(400) 및 제1 소자 분리막(150)을 패터닝하여 제1 픽셀 영역(PR1'')의 제1 활성 영역(AR1a)의 측면 및 제3 픽셀 영역(PR3')의 제1 활성 영역(AR1a)의 측면이 노출되도록 트렌치를 형성하고, 형성된 트렌치 내에 전도성 물질을 매립하여 형성될 수 있다. 즉, 제2 측면 접속 컨택(402d)은 제1 측면 접속 컨택(402c)과 동일한 방법으로 형성될 수 있고, 제1 측면 접속 컨택(402c)과 동시에 형성될 수도 있다. 이에 따라, 제1 내지 제4 픽셀 영역(PR1'', PR2'', PR3', PR4')은 측면 접속 컨택(402c, 402d)를 공유할 수 있다.
제1 및 제2 측면 접속 컨택(402c, 402d)을 공유하는 것은, 공유 픽셀(shared pixel)을 보다 용이하게 형성할 수 있게 한다. 예를 들어, 측면 접속 컨택(402c, 402d)을 공유하는 경우에, 측면 접속 컨택(402c, 402d)과 전기적으로 연결되는 하나의 배선을 통해 4개의 플로팅 확산 영역을 리셋 트랜지스터 및/또는 다른 논리 트랜지스터와 연결할 수 있다. 또한, 제1 측면 접속 컨택(402c)을 공유하는 것은, 픽셀 영역에 보다 넓은 공간을 제공한다.
또한, 제1 소자 분리막(150)과 오버랩되도록 측면 접속 컨택(402c, 402d)을 배치하는 것은, 플로팅 확산 영역의 면적을 감소시킴으로써 이미지 센서의 컨버젼 게인 및 신호 대 잡음비를 향상시킬 수 있다. 또한, 제1 소자 분리막(150)과 오버랩되도록 측면 접속 컨택(402c, 402d)을 배치하는 것은, 전송 게이트의 크기를 증가시킴으로써 이미지 래그 문제 등을 개선할 수 있다.
결과적으로, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 제1 소자 분리막(150)과 오버랩되도록 배치되고, 픽셀 영역 사이에서 공유되는 측면 접속 컨택(402c, 402d)을 이용하여 성능이 향상된 이미지 센서를 제공할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
PR1~PR4: 픽셀 영역 AR1~AR3: 활성 영역
100: 기판 110: 광전 변환층
120: 웰 불순물층 130: 플로팅 확산 영역
140: 그라운드 영역 150: 제1 소자 분리막
160: 제2 소자 300: 전송 게이트
310: 소스 팔로워 게이트 320: 선택 게이트
330: 리셋 게이트 402: 플로팅 확산 영역 컨택
404: 그라운드 영역 컨택 402a, 404a: 측면 접속 컨택

Claims (10)

  1. 광을 제공받아 이미지 데이터를 생성하는 수광 영역에서, 제1 방향으로 인접하여 배치되는 제1 및 제2 픽셀 영역;
    상기 수광 영역에 상기 제1 방향과 교차하는 제2 방향으로 상기 제1 픽셀 영역에 인접하여 배치되는 제3 픽셀 영역;
    상기 제1 및 제2 픽셀 영역 사이와 상기 제1 및 제3 필셀 영역 사이에 배치되어, 상기 제1 및 제2 픽셀 영역과 상기 제1 및 제3 픽셀 영역을 각각 분리시키는 제1 소자 분리막;
    상기 제1 내지 제3 픽셀 영역에 각각 배치되어 활성 영역을 정의하는 제2 소자 분리막;
    상기 활성 영역 상에 배치되는 복수의 전송 게이트 및 복수의 논리 게이트; 및
    상기 제1 소자 분리막과 오버랩되고, 상기 활성 영역의 측면과 접속되는 측면 접속 컨택을 포함하는 이미지 센서.
  2. 제 1항에 있어서,
    상기 측면 접속 컨택은 상기 활성 영역과 오버랩되어, 상기 활성 영역의 측면 및 상면과 접속되는 이미지 센서.
  3. 제 1항에 있어서,
    상기 활성 영역은 플로팅 확산 영역 및 그라운드 영역을 포함하고,
    상기 측면 접속 컨택은 상기 플로팅 확산 영역 및 상기 그라운드 영역 중 적어도 하나와 접속되는 이미지 센서.
  4. 제 1항에 있어서,
    상기 측면 접속 컨택은 상기 제1 픽셀 영역의 활성 영역 및 상기 제2 픽셀 영역의 활성 영역과 모두 접속되는 이미지 센서.
  5. 제 4항에 있어서,
    상기 활성 영역은 플로팅 확산 영역을 포함하고,
    상기 측면 접속 컨택은 상기 제1 픽셀 영역의 플로팅 확산 영역 및 상기 제2 픽셀 영역의 플로팅 확산 영역과 모두 접속되는 이미지 센서.
  6. 제 1항에 있어서,
    상기 측면 접속 컨택은,
    상기 제1 픽셀 영역의 활성 영역 및 상기 제2 픽셀 영역의 활성 영역과 모두 접속되는 제1 측면 접속 컨택과,
    상기 제1 픽셀 영역의 활성 영역 및 상기 제3 픽셀 영역의 활성 영역과 모두 접속되는 제2 측면 접속 컨택을 포함하는 이미지 센서.
  7. 광을 제공받아 이미지 데이터를 생성하는 수광 영역에 배치되고, 제1 소자 분리막에 의해 정의되는 픽셀 영역;
    상기 픽셀 영역에 배치되는 광전 변환층;
    상기 광전 변환층 상에 배치되는 웰 불순물층;
    상기 웰 불순물층에 제1 및 제2 활성 영역을 포함하는 활성 영역을 정의하는 제2 소자 분리막;
    상기 광전 변환층 상에 배치되고, 상기 제1 활성 영역과 인접하는 전송 게이트; 및
    상기 제1 소자 분리막과 오버랩되고, 상기 제1 및 제2 활성 영역 중 적어도 하나의 측면과 접속되는 측면 접속 컨택을 포함하는 이미지 센서.
  8. 제 7항에 있어서,
    상기 측면 접속 컨택은 상기 활성 영역과 오버랩되어, 상기 활성 영역의 측면 및 상면과 접속되는 이미지 센서.
  9. 제 7항에 있어서,
    상기 제1 활성 영역은 상기 전송 게이트의 일측에 배치되는 플로팅 확산 영역을 포함하고,
    상기 제2 활성 영역은 상기 전송 게이트의 타측에 배치되는 그라운드 영역을 포함하고,
    상기 측면 접속 컨택은 상기 플로팅 확산 영역 및 상기 그라운드 영역 중 적어도 하나와 접속되는 이미지 센서.
  10. 제 7항에 있어서,
    상기 전송 게이트는 상기 광전 변환층 방향으로 연장되어, 상기 전송 게이트의 최하면이 상기 활성 영역의 하면보다 낮은 이미지 센서.
KR1020160182344A 2016-12-29 2016-12-29 이미지 센서 KR102622057B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160182344A KR102622057B1 (ko) 2016-12-29 2016-12-29 이미지 센서
US15/837,879 US10192910B2 (en) 2016-12-29 2017-12-11 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160182344A KR102622057B1 (ko) 2016-12-29 2016-12-29 이미지 센서

Publications (2)

Publication Number Publication Date
KR20180077710A true KR20180077710A (ko) 2018-07-09
KR102622057B1 KR102622057B1 (ko) 2024-01-05

Family

ID=62711191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160182344A KR102622057B1 (ko) 2016-12-29 2016-12-29 이미지 센서

Country Status (2)

Country Link
US (1) US10192910B2 (ko)
KR (1) KR102622057B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11050960B2 (en) 2019-08-08 2021-06-29 SK Hynix Inc. Image sensor

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819694B (zh) * 2018-05-16 2024-05-21 索尼半导体解决方案公司 固态摄像器件和固态摄像装置
CN113906564A (zh) * 2019-06-26 2022-01-07 索尼半导体解决方案公司 成像装置
KR20210056478A (ko) 2019-11-08 2021-05-20 삼성전자주식회사 이미지 센서
US11335716B2 (en) * 2019-12-24 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensing pixel, image sensor and method of fabricating the same
KR20220087678A (ko) * 2020-12-18 2022-06-27 삼성전자주식회사 이미지 센서 및 이미지 센싱 회로
TW202410428A (zh) * 2022-03-15 2024-03-01 日商索尼半導體解決方案公司 光檢測裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130128992A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR20130134654A (ko) * 2012-05-31 2013-12-10 삼성전자주식회사 이미지 센서
KR20160014192A (ko) * 2014-07-28 2016-02-11 삼성전자주식회사 이미지 센서
KR20160022456A (ko) * 2014-08-19 2016-03-02 삼성전자주식회사 Cmos 이미지 센서

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530633A (ja) 2007-06-19 2010-09-09 シリコンファイル・テクノロジーズ・インコーポレイテッド 単位ピクセル間のクロストークを防止するピクセルアレイ及びこのピクセルを用いたイメージセンサー
KR100935048B1 (ko) 2007-12-27 2009-12-31 주식회사 동부하이텍 이미지센서 및 그 제조방법
US8278614B2 (en) 2008-10-09 2012-10-02 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
JP5476745B2 (ja) 2009-03-05 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5564874B2 (ja) 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
US8637910B2 (en) 2009-11-06 2014-01-28 Samsung Electronics Co., Ltd. Image sensor
KR101745638B1 (ko) 2011-01-12 2017-06-09 삼성전자 주식회사 광대역 갭 물질층 기반의 포토 다이오드 소자, 및 그 포토 다이오드 소자를 포함하는, 후면 조명 씨모스 이미지 센서 및 태양 전지
KR101867488B1 (ko) 2012-01-10 2018-06-14 삼성전자주식회사 이미지 센서
KR101867337B1 (ko) 2012-01-30 2018-06-15 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR101967835B1 (ko) 2012-05-31 2019-04-10 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 픽셀 어레이
JP5985269B2 (ja) 2012-06-26 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
KR102087233B1 (ko) 2013-01-17 2020-03-10 삼성전자주식회사 수직 구조 전송 게이트 전극을 갖는 시모스 이미지 센서 및 제조방법
TWI566390B (zh) 2014-10-31 2017-01-11 力晶科技股份有限公司 能改善像素動態範圍的ｃｍｏｓ影像感應器
KR102242563B1 (ko) 2015-03-11 2021-04-20 삼성전자주식회사 픽셀 패턴 및 이를 포함하는 이미지 센서
KR102433575B1 (ko) * 2015-10-12 2022-08-19 삼성전자주식회사 이미지 센서
KR102466904B1 (ko) * 2016-01-12 2022-11-15 삼성전자주식회사 씨모스 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130128992A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR20130134654A (ko) * 2012-05-31 2013-12-10 삼성전자주식회사 이미지 센서
KR20160014192A (ko) * 2014-07-28 2016-02-11 삼성전자주식회사 이미지 센서
KR20160022456A (ko) * 2014-08-19 2016-03-02 삼성전자주식회사 Cmos 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11050960B2 (en) 2019-08-08 2021-06-29 SK Hynix Inc. Image sensor

Also Published As

Publication number Publication date
US10192910B2 (en) 2019-01-29
US20180190694A1 (en) 2018-07-05
KR102622057B1 (ko) 2024-01-05

Similar Documents

Publication Publication Date Title
KR102662233B1 (ko) 이미지 센서
KR102622057B1 (ko) 이미지 센서
KR102551489B1 (ko) 이미지 센서
US11412166B2 (en) Image sensor including photoelectric conversion layer with plural regions that extend under pixel transistors
CN111048539A (zh) 图像传感器
CN110197833B (zh) 图像传感器
CN111415952B (zh) 图像传感器
CN114649352A (zh) 图像传感器
EP4125130A1 (en) Image sensor
US20230017156A1 (en) Image sensor
US20220181376A1 (en) Image sensor
KR20220127422A (ko) 이미지 센서 및 그 제조 방법
KR20230005038A (ko) 이미지 센서 및 그 제조 방법
EP4235792A1 (en) Image sensor
EP4376084A1 (en) Image sensors
US20230170376A1 (en) Image sensor and method of fabricating the same
US20230170370A1 (en) Image sensor
US20240204031A1 (en) Pixel of image sensor and image sensor
US20230092590A1 (en) Image sensor
US20230044820A1 (en) Image sensor
KR20230127113A (ko) 이미지 센서
CN116646362A (zh) 图像传感器
JP2023007450A (ja) ダブルトレンチを含むピクセル分離構造物を含むイメージセンサ
CN118315397A (en) Image sensor and method of manufacturing the same
JP2023129340A (ja) イメージセンサー

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant