KR20170118511A - 발광소자 패키지 및 이를 포함하는 표시장치 - Google Patents

발광소자 패키지 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20170118511A
KR20170118511A KR1020160046390A KR20160046390A KR20170118511A KR 20170118511 A KR20170118511 A KR 20170118511A KR 1020160046390 A KR1020160046390 A KR 1020160046390A KR 20160046390 A KR20160046390 A KR 20160046390A KR 20170118511 A KR20170118511 A KR 20170118511A
Authority
KR
South Korea
Prior art keywords
lead electrode
electrode
light emitting
disposed
lead
Prior art date
Application number
KR1020160046390A
Other languages
English (en)
Inventor
김슬기
임창만
김충열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160046390A priority Critical patent/KR20170118511A/ko
Publication of KR20170118511A publication Critical patent/KR20170118511A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 일면에 배치된 복수 개의 리드전극, 및 타면에 배치되어 상기 복수 개의 리드전극과 전기적으로 연결되는 복수 개의 전극패드를 포함하는 기판; 상기 복수 개의 리드전극과 전기적으로 연결되는 제1 내지 제3발광소자; 및 상기 제1 내지 제3발광소자를 덮는 투광층을 포함하고, 상기 기판은 서로 마주보는 제1측면과 제2측면, 서로 마주보는 제3측면과 제4측면, 상기 제2측면과 제3측면이 만나는 제1모서리, 상기 제2측면과 제4측면이 만나는 제2모서리, 상기 제1측면과 제4측면이 만나는 제3모서리, 및 상기 제1측면과 제3측면이 만나는 제4모서리를 포함하고, 상기 복수 개의 리드전극은 상기 제1모서리 영역에 배치되는 제1리드전극, 상기 제2모서리 영역에 배치되는 제2리드전극, 상기 제3모서리 영역에 배치되는 제3리드전극, 및 상기 제4모서리 영역에서 상기 제2리드전극과 제3리드전극의 사이에 연장되는 제4리드전극을 포함하는 발광소자 패키지 및 이를 포함하는 표시장치를 개시한다.

Description

발광소자 패키지 및 이를 포함하는 표시장치{LIGHT EMITTING PACKAGE AND DISPLAY DEVICE HAVING THEREOF}
실시 예는 발광소자 패키지 및 이를 포함하는 표시장치에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
일반적인 액정표시장치는 발광 다이오드로부터 방출된 광과 액정의 투과율을 제어하여 컬러필터를 통과하는 빛으로 이미지 또는 영상을 표시한다. 최근에는 HD 이상의 고화질 및 대 화면의 표시장치가 요구되고 있으나, 일반적으로 주로 사용되고 있는 복잡한 구성들을 갖는 액정표시장치 및 유기 전계 표시장치는 수율 및 비용에 의해 고화질의 대화면 표시장치를 구현하기에 어려움이 있다.
실시 예는 인식이 용이한 발광소자 패키지 및 표시장치를 제공한다.
실시 예는 풀 컬러를 제공할 수 있는 발광소자 패키지 및 표시장치를 제공한다.
실시 예는 구성을 간소화할 수 있고, 슬림화에 유리한 발광소자 패키지 및 표시장치를 제공한다.
실시 예는 이미지 및 영상의 직진성이 우수한 표시장치를 제공한다.
실시 예는 고해상도의 대형 표시장치를 구현할 수 있는 표시장치를 제공한다.
실시 예에 따른 발광소자 패키지는, 일면에 배치된 복수 개의 리드전극, 및 타면에 배치되어 상기 복수 개의 리드전극과 전기적으로 연결되는 복수 개의 전극패드를 포함하는 기판; 상기 복수 개의 리드전극과 전기적으로 연결되는 제1 내지 제3발광소자; 및 상기 제1 내지 제3발광소자를 덮는 투광층을 포함하고, 상기 기판은 서로 마주보는 제1측면과 제2측면, 서로 마주보는 제3측면과 제4측면, 상기 제2측면과 제3측면이 만나는 제1모서리, 상기 제2측면과 제4측면이 만나는 제2모서리, 상기 제1측면과 제4측면이 만나는 제3모서리, 및 상기 제1측면과 제3측면이 만나는 제4모서리를 포함하고, 상기 복수 개의 리드전극은 상기 제1모서리 영역에 배치되는 제1리드전극, 상기 제2모서리 영역에 배치되는 제2리드전극, 상기 제3모서리 영역에 배치되는 제3리드전극, 및 상기 제4모서리 영역에서 상기 제2리드전극과 제3리드전극의 사이로 연장되는 제4리드전극을 포함한다.
실시 예에 따르면, 소형화된 발광소자 패키지의 인식 및 정렬이 용이해진다.
또한, 복수 개의 발광소자가 개별 구동되어 풀 컬러를 제공할 수 있다.
또한, 실시 예의 표시장치는 구성을 간소화할 수 있고, 슬림화에 유리한 장점을 가질 수 있다.
또한, 자력을 이용하여 발광소자 패키지를 정렬할 수 있어, 발광소자의 정렬 시간 및 본딩 시간을 단축할 수 있다.
실시 예는 하나의 픽셀에 서로 다른 컬러를 발광하는 발광 다이오드를 서브 픽셀로 배치하여, 고휘도 및 고재현성의 표시 장치를 구현할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1실시 예에 따른 발광소자 패키지의 개념도이고,
도 2는 도 1의 평면도이고,
도 3은 도 1의 제1변형예이고,
도 4는 도 1의 제2변형예이고,
도 5는 제1실시 예에 따른 기판의 리드전극을 보여주는 도면이고,
도 6은 제1실시 예에 따른 기판의 전극패드를 보여주는 도면이고,
도 7은 제1실시 예에 따른 기판과 복수 개의 발광소자의 배치를 보여주는 평면도이고,
도 8은 복수 개의 발광소자가 회로 기판에 전기적으로 연결된 상태를 보여주는 도면이고,
도 9는 본 발명의 제2실시 예에 따른 발광소자 패키지의 개념도이고,
도 10은 제2실시 예에 따른 기판의 리드전극을 보여주는 도면이고,
도 11은 제2실시 예에 따른 기판의 전극패드를 보여주는 도면이고,
도 12는 도 11의 변형예이고,
도 13은 제2실시 예에 따른 기판과 복수 개의 발광소자의 배치를 보여주는 평면도이고,
도 14는 도 13의 변형예이고,
도 15는 실시 예에 따른 발광소자를 설명하기 위한 도면이고,
도 16은 본 발명의 제3실시 예에 따른 발광소자 패키지의 개념도이고,
도 17은 본 발명의 제4실시 예에 따른 발광소자 패키지의 개념도이고,
도 18은 본 발명의 제5실시 예에 따른 발광소자 패키지의 개념도이고,
도 19는 본 발명의 제6실시 예에 따른 발광소자 패키지의 개념도이고,
도 20은 도 19의 기판의 일면에 배치된 리드 전극을 보여주는 도면이고,
도 21은 본 발명의 일 실시 예에 따른 표시장치의 개념도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제1실시 예에 따른 발광소자 패키지의 개념도이고, 도 2는 도 1의 평면도이고, 도 3은 도 1의 제1변형예이고, 도 4는 도 1의 제2변형예이다.
도 1과 도 2를 참고하면, 실시 예에 따른 발광소자 패키지(10A)는, 기판(200), 기판(200)상에 배치되는 복수 개의 발광소자(100A, 100B, 100C), 및 복수 개의 발광소자(100A, 100B, 100C)를 덮는 투광층(300)을 포함한다.
기판(200)은 상면(211)과 타면(212) 및 복수 개의 측면(221, 222, 223, 224)을 포함할 수 있다. 기판(200)의 평면형상(탑뷰)은 표시장치의 픽셀 형상에 대응될 수 있다. 예컨대 기판(200)의 평면형상은 직사각형, 다각형, 타원형, 원형 등 다양하게 변형될 수 있다.
복수 개의 발광소자(100A, 100B, 100C)는 기판(200)상에 배치될 수 있다. 복수 개의 발광소자(100A, 100B, 100C)는 청색 파장대의 광을 발광하는 제1발광소자(100A), 녹색 파장대의 광을 발광하는 제2발광소자(100B), 적색 파장대의 광을 발광하는 제3발광소자(100C)를 포함할 수 있다. 제2발광소자(100B)와 제3발광소자(100C)는 청색 칩과 형광체의 조합일 수도 있다. 광 특성(예: 연색성, 균일도 등)을 향상시키기 위해 추가적인 발광소자가 더 배치될 수도 있다.
제1 내지 제3발광소자(100A, 100B, 100C)는 서로 개별적으로 구동되어 풀 컬러를 구현할 수 있다. 제1 내지 제3발광소자(100A, 100B, 100C)를 개별 구동하는 방법은 특별히 제한되지 않는다.
투광층(300)은 기판(200) 상에 형성되어 제1 내지 제3발광소자(100A, 100B, 100C)를 커버한다. 투광층(300)은 상면과 하면을 연결하는 제1측벽 내지 제4측벽(321, 322, 323, 324), 및 제1측벽(321)과 제4측벽(324)이 이루는 모서리에 형성된 제1챔퍼(chamfer, 325)를 포함할 수 있다. 제1챔퍼(325)는 제1측벽(321)과 제4측벽(324)이 이루는 모서리를 제거하여 형성할 수 있다.
실시 예에 따른 발광소자 패키지는 표시장치의 픽셀로 기능할 수 있다. 실시 예에 따른 발광소자 패키지는 균일한 백색광을 제공하는 것이 목적이 아니므로 발광소자 패키지가 배치되지 않은 영역의 광학층은 제거하는 것이 유리할 수 있다. 또한, 명암비를 개선할 수도 있다. 따라서, 제1챔퍼(325)는 발광소자 패키지의 광 특성을 저해하지 않는 범위 내에서 가능한 크게 제작되는 것이 유리할 수 있다. 기판(200)은 제1챔퍼(325)에 의해 제1영역(P1)이 노출된다.
발광소자 패키지의 크기는 표시장치의 픽셀 사이즈에 따라 달라질 수 있다. 표시장치가 UH(Ultra HD)급 해상도(3480×2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)를 갖는 경우 발광소자 패키지는 더욱 작아져야 한다. 그러나, 발광소자 패키지의 사이즈(가로 및 세로의 폭)가 800㎛×800㎛이하로 작아지는 경우 칩의 실장 및 정렬(align)은 어려워질 수 있다. 실시 예에 따른 발광소자 패키지는 칩 사이즈가 작아져도 제1챔퍼에 의해 칩의 방향을 용이하게 인식할 수 있다. 따라서, 칩의 정렬도 용이해질 수 있다.
제1챔퍼(325)를 제외하면 투광층(300)과 기판(200)의 가로 폭(d1)과 세로 폭(d2)은 동일할 수 있다. 예시적으로, 기판(200)과 투광층(300)의 가로와 세로의 폭(d1, d2)은 600㎛ 내지 1200㎛일 수 있다. 예시적으로 기판(200)과 투광층(300)의 가로와 세로의 폭(d1, d2)은 각각 600㎛ 또는 800㎛일 수 있다. 즉, 기판(200)과 투광층(300)의 평면 형상은 정사각형일 수 있다.
발광소자 패키지의 높이(h2)는 발광소자 패키지의 가로의 폭(d1) 및 세로 폭(d2)보다 작을 수 있다. 발광소자 패키지의 가로(또는 세로)의 폭 대 높이의 비(d1:h2)는 1:0.5 내지 1:0.8일 수 있다. 즉, 실시 예에 따른 발광소자 패키지는 정육면체가 아닐 수 있다. 예시적으로, 발광소자 패키지의 높이(h2)는 400㎛ 내지 1000㎛이고, 발광소자 패키지의 가로와 세로의 폭(d1, d2)은 600㎛ 내지 1200㎛일 수 있다.
투광층(300)의 두께(h1)는 기판(200)의 두께(h3)보다 두꺼울 수 있다. 투광층(300)의 높이(h1) 대 기판(200)의 높이(h3)의 비(h1: h3)는 1.2:1 내지 3:1일 수 있다. 이러한 조건을 만족하는 경우, 투광층(300)의 두께가 두꺼워져 발광소자를 충분히 보호할 수 있고 정렬(align)도 용이해질 수 있다. 예시적으로 투광층(300)의 두께(h1)는 300㎛ 내지 600㎛이고, 기판(200)의 두께는 100㎛ 내지 400㎛일 수 있다.
도 2를 참고하면, 기판(200) 상에 제1발광소자(100A)와 제2발광소자(100B)는 X방향으로 이격 배치될 수 있다. 또한, 제3발광소자(100C)는 제1발광소자(100A)로부터 Y 방향으로 이격 배치될 수 있다.
제1발광소자와 제2 발광소자(100A, 100B)의 X방향 폭(d31)은 100㎛ 내지 200㎛일 수 있고, Y방향 폭(d32)은 150㎛ 내지 250㎛일 수 있다. 또한, 제3발광소자(100C)는 X방향 폭(d33)은 100㎛ 내지 200㎛일 수 있고, Y방향 폭(d34)은 150㎛ 내지 250㎛일 수 있다.
제1 내지 제3 발광소자(100A, 100B, 100C)는 평면 형상이 직사각형 형상일 수도 있고 정사각형 형상일 수도 있다. 예시적으로 제1발광소자(100A)와 제2발광소자(100B)는 160㎛×200㎛ 사이즈의 직사각형일 수 있고, 제3발광소자(100C)는 170㎛×170㎛ 사이즈의 정사각형일 수 있다.
제1 내지 제3 발광소자(100A, 100B, 100C)는 50㎛이상의 간격을 두고 배치됨으로써, 실장 공정에서 제1 내지 제3 발광소자(100A, 100B, 100C)의 마찰에 의한 파손을 개선할 수 있다.
또한, 제1 내지 제3 발광소자(100A, 100B, 100C)는 50㎛이상의 간격을 두고 배치됨으로써, 제1 내지 제3 발광소자(100A, 100B, 100C) 각각의 광이 서로 간섭되어 손실되는 문제를 개선할 수 있다.
기판(200)의 중심(C1)에서 제1챔퍼(325)까지의 제1직선거리(R1)는, 기판(200)의 중심에서 제1 내지 제3발광소자(100A, 100B, 100C)의 중심을 연결한 복수 개의 제2직선거리(R2, R3)보다 길 수 있다. 즉, 제1챔퍼(325)는 제2직선거리(R2, R3)를 반지름으로 하는 가상원(C2)과 교차하지 않는다. 따라서, 제1챔퍼(325)에 의해 제1 내지 제3발광소자(100A, 100B, 100C)에서 방출되는 광의 특성이 개선될 수 있다.
제1챔퍼(325)와 가상원(C2) 사이의 간격(R4)은 기판(200)의 대각선 길이의 1% 내지 20%일 수 있다. 예시적으로, 기판의 사이즈는 800㎛×800㎛이고 제1챔퍼(325)와 가상원(C2) 사이의 간격(R4)은 약 20㎛ 내지 200㎛일 수 있다.
제1 내지 제3발광소자(100A, 100B, 100C)의 중심을 연결한 복수 개의 제2직선거리(R2)는 표시장치의 픽셀 사이즈에 따라 가변적일 수 있다. 예시적으로, 제2직선거리(R2)는 픽셀 사이즈의 30% 내지 50%일 수 있다. 제2직선거리(R2)는 기판(200)의 대각선 길이의 10% 내지 30%일 수 있다. 예시적으로 기판(200)의 사이즈는 800㎛×800㎛이고, 제2직선거리(R2)는 200㎛ 내지 280㎛일 수 있다.
제1영역(P1)의 면적은 기판(200)의 전체 면적의 1/5 내지 1/16, 또는 1/8 내지 1/12일 수 있다. 실시 예에 따른 발광소자 패키지는 사이즈가 약 800㎛×800㎛인 작은 칩이므로 제1영역(P1)의 면적이 상대적으로 크다. 제1영역(P1)의 면적이 전체 패키지 면적의 1/5 내지 1/16이 되어야 얼라인 마크로서 인식될 수 있다.
기판(200)의 사이즈가 800㎛×800㎛인 경우, 제1영역(P1)의 면적은 20㎛2 내지 100㎛2일 수 있다. 제1챔퍼(325)의 폭(R5)은 100㎛ 내지 500㎛, 또는 200㎛ 내지 400㎛일 수 있다.
도 3을 참고하면, 제1챔퍼(325a)는 곡률을 가질 수 있다. 곡률은 기판(200)의 중심(C)을 향해 볼록한 구성일 수 있다. 이러한 구성에 의하면, 제1챔퍼(325)의 중심과 모서리 사이의 거리(F1)를 넓힐 수 있어 정렬에 유리할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 제1챔퍼(325)의 곡률은 중심을 향해 오목할 수도 있다.
도 4를 참고하면, 제1챔퍼(325b)는 절곡면을 가질 수도 있다. 기판(200)의 제1영역은 다각 형상일 수 있다. 전술한 바와 같이 실시 예에 따른 발광소자 패키지는 면발광이 아니라 각 발광소자가 표시장치의 서브 픽셀로 기능한다. 따라서, 발광소자가 배치되지 않은 영역은 제거하여도 무방할 수 있다. 또한, 투광층(300)의 면적을 줄일 수 있어 가격 경쟁력을 높일 수 있다.
도 5는 제1실시 예에 따른 기판의 리드전극을 보여주는 도면이고, 도 6은 제1실시 예에 따른 기판의 전극패드를 보여주는 도면이고, 도 7은 제1실시 예에 따른 기판과 복수 개의 발광소자의 배치를 보여주는 평면도이고, 도 8은 복수 개의 발광소자가 회로 기판에 전기적으로 연결된 상태를 보여주는 도면이다.
도 5를 참고하면, 기판(200)은 서로 마주보는 제1측면(221)과 제2측면(222), 및 서로 마주보는 제3측면(223)과 제4측면(224)을 포함한다. 또한, 기판(200)은 제2측면(222)과 제3측면(223)이 만나는 제1모서리(271), 제2측면(222)과 제4측면(224)이 만나는 제2모서리(272), 제1측면(221)과 제4측면(224)이 만나는 제3모서리(273), 및 제1측면(221)과 제3측면(223)이 만나는 제4모서리(274)를 포함한다.
복수 개의 리드전극(231, 232, 233, 234)은 제1모서리(271) 영역에 배치되는 제1리드전극(231), 제2모서리(272) 영역에 배치되는 제2리드전극(232), 제3모서리(273) 영역에 배치되는 제3리드전극(233), 및 제4모서리(274) 영역에서 연장되어 제2리드전극(232)과 제3리드전극(233)을 구획하는 제4리드전극(234)을 포함할 수 있다. 복수 개의 리드전극(231, 232, 233, 234) 중 적어도 하나는 접촉면적을 넓혀 기판과의 결합력이 향상되도록 측부(231b, 234b)를 포함할 수 있다.
기판(200)은 제1측면(221)과 제2측면(222)의 중심을 통과하는 제1가상선(A1) 및 제3측면(223)과 제4측면(234)의 중심을 통과하는 제2가상선(A2)에 의해 제1 내지 제4영역(B1, B2, B3, B4)으로 구획될 수 있다.
제1영역(B1)은 제2측면(222), 제3측면(223), 제1가상선(A1), 및 제2가상선(A2)에 의해 정의될 수 있고, 제2영역(B2)은 제2측면(222), 제4측면(224), 제1가상선(A1), 및 제2가상선(A2)에 의해 정의될 수 있고, 제3영역(B3)은 제1측면(221), 제4측면(224), 제1가상선(A1), 및 제2가상선(A2)에 의해 정의될 수 있고, 제4영역(B4)은 제1측면(221), 제3측면(223), 제1가상선(A1), 및 제2가상선(A2)에 의해 정의될 수 있다.
도면을 기준으로 제1영역(B1)은 상부 왼쪽 영역일 수 있고, 제2영역(B2)은 상부 오른쪽 영역일 수 있고, 제3영역(B3)은 하부 오른쪽 영역일 수 있고, 제4영역(B4)은 하부 왼쪽 영역일 수 있다.
제1리드전극(231)은 제1영역(B1)내에 배치되고 제1모서리(271)를 포함할 수 있다. 제2리드전극(232)은 제2영역(B2)내에 배치되고 제2모서리(272)를 포함할 수 있다. 제1리드전극(231)과 제2리드전극(232)은 제1가상선(A1)을 기준으로 서로 대칭되는 형상일 수 있다.
사이즈가 800㎛×800㎛인 기판(200)을 기준으로, 제1리드전극(231)과 제2리드전극(232)의 X방향 폭(W1, W2)은 약 300㎛ 내지 380㎛이고, Y방향 폭(W4)은 약 100㎛ 내지 200㎛ 일 수 있다. 제1리드전극(231)과 제2리드전극(232) 사이의 절연층(240)의 폭(W3)은 80㎛ 내지 100㎛일 수 있다.
제3리드전극(233)은 제3영역(B3)내에 배치되고, 제1챔퍼(325)와 평행한 경사면(233a)을 포함할 수 있다. 경사면(233a)은 제1챔퍼(325)와 소정 간격으로 이격될 수 있다.
제4리드전극(234)은 제4영역(B4)내에 배치되고 제4모서리(274)를 포함하는 제4-1리드전극(235) 및 제1영역(B1)과 제2영역(B2)에 배치되는 제4-2리드전극(236)을 포함할 수 있다. 제4-2리드전극(236)은 제2리드전극(232)과 제3리드전극(233) 사이로 연장되어 구획할 수 있다. 제4-2리드전극(236)이 제1영역(B1)과 제2영역(B2)상에 배치되므로 상대적으로 제3리드전극(233)의 면적을 충분히 확보할 수 있다. 따라서, 제3리드전극(233)에 와이어 본딩이 용이해질 수 있다.
제4-2리드전극(236)의 연장방향은 제3측면(223)에서 제4측면(224) 방향과 평행할 수 있다. 제4-1리드전극(235)의 X방향 폭(W1)은 제1리드전극(231)의 X방향 폭(W1)과 동일할 수 있고, 제4-2리드전극(236)의 Y방향 폭(W5)은 제1리드전극(231)의 Y방향 폭(W4)과 동일할 수 있다. Y방향 폭(W4)은 약 100㎛ 내지 200㎛ 일 수 있다.
도 6을 참고하면, 기판(200)은 타면에 배치된 제1 내지 제4전극패드(251, 252, 253, 254)를 포함할 수 있다.
제1전극패드(251)는 제1영역내에 배치되고 제1모서리(271)를 포함할 수 있다. 제2전극패드(252)는 제2영역내에 배치되고 제2모서리(272)를 포함할 수 있다. 제3전극패드(253)는 제3영역내에 배치되고 제3모서리(273)를 포함할 수 있다. 제4전극패드(254)는 제4영역내에 배치되고 제4모서리(274)를 포함할 수 있다.
제1 내지 제4전극패드(251, 252, 253, 254)는 제1가상선(A1)과 제2가상선(A2)을 기준으로 서로 대칭되는 형상일 수 있다. 제1 내지 제4전극패드(251, 252, 253, 254)의 면적의 합은 기판(200)의 전체 면적의 35% 내지 90%이하일 수 있다.
제1 내지 제4전극패드(251, 252, 253, 254)의 면적의 합이 기판(200)의 전체 면적의 35%이상인 경우 실장시 패널 전극과의 접촉 불량을 방지할 수 있다. 90%를 초과하는 경우에는 각 전극패드를 절연하기 어렵다. 사이즈가 800㎛×800㎛인 기판(200)을 기준으로, 제1 내지 제4전극패드(251, 252, 253, 254)의 X방향과 Y 방향의 폭은 약 300㎛일 수 있다.
제1전극패드(251)는 제1관통전극(261)에 의해 제1리드전극(231)과 연결될 수 있다. 제2전극패드(252)는 제2관통전극(262)에 의해 제2리드전극(232)과 연결될 수 있다. 제3전극패드(253)는 제3관통전극(263)에 의해 제3리드전극(233)과 연결될 수 있다. 제4전극패드(254)는 제4관통전극(264)에 의해 제4리드전극(234)과 연결될 수 있다.
이때, 제1 내지 제4영역을 복수 개의 서브 가상선(A11, A12, A21, A22)으로 4분한 경우, 제1관통전극(261)은 제1영역 내에서 상부 우측영역에 배치되고, 제2관통전극(262)은 제2영역 내에서 상부 좌측영역에 배치되고, 제3관통전극(263)은 상부 좌측영역에 배치될 수 있다. 따라서, 제3리드전극과 전기적으로 연결되는 면적을 넓힐 수 있다. 제4관통전극(264)은 제1-1가상선(A11)과 제2-2가상선(A22)의 교점 부분에 배치될 수 있다.
도 7과 도 8을 참고하면, 제1발광소자(100A)는 제1리드전극(231) 및 제4-2리드전극(236)상에 배치되어 각각 전기적으로 연결되고, 제2발광소자(100B)는 제2리드전극(232) 및 제4-2리드전극(236) 상에 배치되어 각각 전기적으로 연결될 수 있다. 제3발광소자(100C)는 제4-1리드전극(235) 상에 배치되고, 와이어(W1)에 의해 제3리드전극(233)과 전기적으로 연결될 수 있다.
전술한 바와 같이 실시 예에 따른 패키지는 가로 세로의 폭이 600㎛ 내지 1200㎛에 불과하다. 따라서, 리드전극의 배치에 제약이 발생하며 와이어를 연결하기 위한 충분한 면적을 확보하기 어렵다. 따라서, 실시 예에서는 제1발광소자(100A)와 제2발광소자(100B)를 플립칩 형태로 구현하여 와이어 실장 면적을 줄일 수 있다.
제3발광소자(100C)는 적색 발광다이오드로서 GaAs 기판을 사용할 수 있다. 그러나, GaAs 기판은 상대적으로 강도가 약하여 LLO(Laser Lift Off) 공정을 이용하여 제거하기 어렵다. 따라서, 실시 예에서는 제3발광소자(100C)를 수직형으로 제작하여 수율을 높일 수 있다. 제3발광소자(100C)는 제4리드전극(234) 상에 전기적으로 연결되고, 제3리드전극(233)과는 와이어(W1)에 의해 연결될 수 있다.
패키지 사이즈가 작아지면서 모든 발광소자를 플립칩 구조로 제작하는 것이 전극을 디자인하는 면에서 유리하나, 제3발광소자(100C)는 와이어 본딩이 필요하므로 상대적으로 제3리드전극(233)의 면적을 크게 확보할 필요가 있다. 제3리드전극(233)의 면적이 커지면 와이어의 길이를 줄일 수 있고, 본딩 신뢰성을 향상시킬 수 있다. 그러나, 제3영역에 제1챔퍼(325)가 형성되는 경우 제3리드전극(233)의 면적을 확보하는데 제약이 있다.
따라서, 실시 예에서는 제4-2리드전극(236)을 제2가상선(A2)의 상단에 배치시켜 제3리드전극(233)의 면적을 증가시킬 수 있다. 또한, 제4-2리드전극(236)이 제2가상선(A2)의 상단에 배치되면 제1발광소자(100A)와 제2발광소자(100B)의 플립칩 실장이 용이해진다.
제4-2리드전극(236)은 제1리드전극(231)에 인접 배치될 수 있다. 이에 반해, 제1전극패드(251)는 실장시 패널의 전극과 접촉 신뢰성을 위해 면적이 커져야 한다. 따라서, 평면도상에서 제4-2리드전극(236)과 제1전극패드(251)는 일부 영역이 오버랩(W7)될 수 있다. 동일하게 제4-2리드전극(236)과 제2전극패드(252)도 일부 영역이 오버랩(W7)될 수 있다. 오버랩 면적은 제1전극패드의 전체 면적의 1/6 내지 1/3일 수 있다. 오버랩의 폭(W7)은 약 20㎛ 내지 100㎛일 수 있다.
도 9는 본 발명의 제2실시 예에 따른 발광소자 패키지의 개념도이고, 도 10은 제2실시 예에 따른 기판(200)의 리드전극을 보여주는 도면이고, 도 11는 제2실시 예에 따른 기판(200)의 전극패드를 보여주는 도면이고, 도 12는 도 11의 변형예이고, 도 13은 제2실시 예에 따른 기판(200)과 복수 개의 발광소자의 배치를 보여주는 평면도이다.
도 9를 참고하면, 실시 예에 따른 발광소자 패키지(10B)는, 기판(200), 기판(200)상에 배치되는 복수 개의 발광소자(100A, 100B, 100C), 및 복수 개의 발광소자(100A, 100B, 100C)를 덮는 투광층(300)을 포함한다.
투광층(300)은 기판(200) 상에 형성되어 제1 내지 제3발광소자(100A, 100B, 100C)를 커버한다. 투광층(300)은 상면과 하면을 연결하는 제1측벽 내지 제4측벽(321, 322, 323, 324), 및 제1측벽(321)과 제3측벽(323)이 이루는 모서리에 형성된 제2챔퍼(326)를 포함할 수 있다. 제2챔퍼(326)는 제1측벽(321)과 제3측벽(323)이 이루는 모서리를 제거하여 형성할 수 있다. 나머지 구성은 도 1에서 설명한 구성이 모두 적용될 수 있다.
도 10을 참고하면, 기판(200)은 제1가상선(A1)와 제2가상선(A2)에 의해 제1 내지 제4영역(B1, B2, B3, B4)으로 구획될 수 있다.
제1리드전극(231)은 제1영역(B1)내에 배치되고 제1모서리(271)를 포함할 수 있다. 제2리드전극(232)은 제2영역(B2)내에 배치되고 제2모서리(272)를 포함할 수 있다. 제3리드전극(233)은 제3영역(B3)내에 배치되고 제3모서리(273)를 포함할 수 있다. 복수 개의 리드전극(231, 232, 233, 234) 중 적어도 하나는 접촉면적을 넓혀 기판과의 결합력이 향상되도록 측부(231b, 233b, 234b)를 포함할 수 있다.
제2리드전극(232)과 제3리드전극(233)은 제2가상선(A2)을 기준으로 서로 대칭되는 형상일 수 있다. 제3리드전극(233)은 와이어 본딩 면적을 확보하도록 제1가상선(A1)까지 연장될 수 있다. 제2리드전극(232)은 제3리드전극(233)과 대칭되게 형성하여 동일한 마스크 패턴을 이용할 수 있다.
제4리드전극(234)은 제4영역(B4)내에 배치되는 제4-1리드전극(235), 및 제1영역(B1)과 제2영역(B2), 제3영역(B3)상에 배치되는 제4-2리드전극(236)을 포함할 수 있다. 제4-2리드전극(236)은 제2리드전극(232)과 제3리드전극(233) 사이로 연장될 수 있다. 제4-2리드전극(236)의 연장방향은 제3측면(223)에서 제4측면(224) 방향과 평행할 수 있다. 제4-1리드전극(235)은 제4모서리(274)와 소정 간격으로 이격된 제2경사면(235a)을 포함할 수 있다.
도 11을 참고하면, 기판(200)은 타면에 배치된 제1 내지 제4전극패드(251, 252, 253, 254)를 포함할 수 있다.
제1전극패드(251)는 제1영역내에 배치되고 제1모서리(271)를 포함할 수 있다. 제2전극패드(252)는 제2영역내에 배치되고 제2모서리(272)를 포함할 수 있다. 제3전극패드(253)는 제3영역내에 배치되고 제3모서리(273)를 포함할 수 있다. 제4전극패드(254)는 제4영역내에 배치되고 제4모서리(274)를 포함할 수 있다.
제1 내지 제4전극패드(251, 252, 253, 254)는 제1가상선(A1)과 제2가상선(A2)을 기준으로 서로 대칭되는 형상일 수 있다. 제1 내지 제4전극패드(251, 252, 253, 254)의 면적의 합은 기판(200)의 전체 면적의 35% 내지 90%이하일 수 있다.
제1 내지 제4전극패드(251, 252, 253, 254)의 면적의 합은 기판(200)의 전체 면적의 35%이상인 경우 면적이 넓어져 실장시 패널 전극과의 접촉 불량을 방지할 수 있다. 90%를 초과하는 경우에는 각 전극패드를 절연하기 어렵다. 제1 내지 제4전극패드(251, 252, 253, 254)의 X방향과 Y 방향의 폭은 약 300㎛일 수 있다.
제1전극패드(251)는 제1관통전극(261)에 의해 제1리드전극(231)과 연결될 수 있다. 제2전극패드(252)는 제2관통전극(262)에 의해 제2리드전극(232)과 연결될 수 있다. 제3전극패드(253)는 제3관통전극(263)에 의해 제3리드전극(233)과 연결될 수 있다. 제4전극패드(254)는 제4관통전극(264)에 의해 제4리드전극(234)과 연결될 수 있다.
도 12를 참고하면, 제1 내지 제4전극패드(251, 252, 253, 254)는 직사각형 형상일 수 있다. 이때, 제1 내지 제4전극패드(251, 252, 253, 254)의 면적의 합은 기판(200)의 전체 면적의 약 37%이다. 즉, 도 12의 제1 내지 제4전극패드(251, 252, 253, 254)의 면적은 최소 사이즈의 패드 면적일 수 있다.
도 13을 참고하면, 제1발광소자(100A)는 제1리드전극(231) 및 제4-2리드전극(236)상에 배치되어 각각 전기적으로 연결되고, 제2발광소자(100B)는 제2리드전극(232) 및 제4-2리드전극(236) 상에 배치되어 각각 전기적으로 연결될 수 있다. 제3발광소자(100C)는 기판(200)의 중앙에 배치되고, 와이어(W2)에 의해 제3리드전극(233)과 전기적으로 연결될 수 있다.
사이즈가 800㎛×800㎛인 기판(200)을 기준으로, 제1리드전극(231)의 X방향 폭(W1)은 약 250㎛ 내지 350㎛이고, Y방향 폭(W4)은 약 100㎛ 내지 300㎛ 일 수 있다. 제2리드전극(232)의 X방향 폭(W2)은 약 300㎛ 내지 400㎛이고, Y방향 폭(W4)은 약 100㎛ 내지 300㎛ 일 수 있다.
제2리드전극(232)의 X방향 폭(W2)은 제1리드전극(231)의 X방향 폭(W1)보다 클 수 있다. 이러한 구성에 의하면 칩 실장시 얼라인이 용이할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제1리드전극(231)과 제2리드전극(232)은 제1가상선(A1)을 기준으로 서로 대칭일 수도 있다. 제1리드전극(231)과 제2리드전극(232) 사이의 절연층(240)의 폭(W3)은 80㎛ 내지 100㎛일 수 있다.
제3리드전극(233)은 제3영역내에 배치되고, 제2가상선(A2)을 기준으로 제2리드전극(232)과 대칭되는 형상을 가질 수 있다.
제4리드전극(234)은 제4영역내에 배치되는 제4-1리드전극(235), 및 제1 내지 제3영역에 배치되는 제4-2리드전극(236)을 포함할 수 있다. 제4-2리드전극(236)은 제2리드전극(232)과 제3리드전극(233) 사이로 연장되어 구획할 수 있다. 제4-2리드전극(236)의 Y방향 폭(W5)은 제3발광소자(100C)의 Y방향 폭보다 클 수 있다. 따라서, 제4-2리드전극(236)은 제1 내지 제3영역에 모두 배치될 수 있다.
제4-2리드전극(236)의 연장방향은 제3측면(223)에서 제4측면(224) 방향과 평행할 수 있다. 제4-1리드전극(235)의 X방향 폭(W1)은 제1리드전극(231)의 X방향 폭(W1)과 동일할 수 있고, 제4-2리드전극(236)의 Y 방향 폭(W5)은 제1리드전극(231)의 Y방향 폭(W4)보다 클 수 있다.
제4-2리드전극(236)의 Y 방향 폭(W5)은 200㎛ 내지 300㎛일 수 있다. 또한, 제1 내지 제4관통전극(262, 262, 263, 264)의 직경(W7)은 100㎛ 내지 200㎛일 수 있다.
제4-1리드전극(235)은 모서리와 마주보는 경사면(235a)을 포함한다. 경사면(235a)의 폭(W8)은 100㎛ 내지 300㎛일 수 있다.
평면도상에서 제4-2리드전극(236)과 제1전극패드(251)는 일부 영역이 오버랩될 수 있다. 제4-2리드전극(236)은 플립칩 실장을 위해 제1리드전극(231)에 인접 배치될 수 있다. 이에 반해, 제1전극패드(251)는 실장시 패널의 전극과 접촉 신뢰성을 위해 면적이 커져야 하기 때문이다. 동일하게 제2전극패드(252) 및 제3전극패드(253)도 일부 영역이 제4-2리드전극(236)과 오버랩될 수 있다. 제3전극패드(253)와 제4-2리드전극(236)이 오버랩되면 와이어의 길이를 줄일 수 있다.
오버랩 면적은 제1전극패드의 전체 면적의 1/6 내지 1/3일 수 있다. 오버랩의 폭은 약 20㎛ 내지 100㎛일 수 있다.
도 14는 도 13의 변형예이다. 도 14를 참고하면, 제3발광소자(100C)는 제3리드전극(233)상에 배치되고, 와이어에 의해 제4리드전극(234)과 전기적으로 연결될 수도 있다. 나머지 구성은 도 13과 동일하다.
도 15는 실시 예에 따른 발광소자의 개념도이다.
도 15를 참고하면, 실시 예의 발광소자(100)는 기판(110)의 하부에 배치되는 발광 구조물(150), 발광 구조물(150)의 일 측에 배치되는 한 쌍의 전극 패드(171, 172)를 포함한다.
기판(110)은 전도성 기판 또는 절연성 기판을 포함한다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 필요에 따라 기판(110)은 제거될 수 있다.
제1반도체층(120)과 기판(110) 사이에는 버퍼층(미도시)이 더 구비될 수 있다. 버퍼층은 기판(110) 상에 구비된 발광 구조물(150)과 기판(110)의 격자 부정합을 완화할 수 있다.
버퍼층은 족과 족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층에는 도펀트가 도핑될 수도 있으나, 이에 한정하지 않는다.
버퍼층은 기판(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층은 제1반도체층(120)의 결정성을 향상시킬 수 있다.
발광 구조물(150)은 제1반도체층(120), 활성층(130), 및 제2반도체층(140)을 포함한다. 일반적으로 상기와 같은 발광 구조물(150)은 기판(110)과 함께 절단하여 복수 개로 분리될 수 있다.
제1반도체층(120)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1반도체층(120)에 제1도펀트가 도핑될 수 있다. 제1반도체층(120)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1반도체층(120)은 n형 반도체층일 수 있다.
활성층(130)은 제1반도체층(120)을 통해서 주입되는 전자(또는 정공)와 제2반도체층(140)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(130)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(130)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(130)의 구조는 이에 한정하지 않는다.
제2반도체층(140)은 활성층(130) 상에 형성되며, -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2반도체층(140)에 제2도펀트가 도핑될 수 있다. 제2반도체층(140)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2반도체층(140)은 p형 반도체층일 수 있다.
활성층(130)과 제2반도체층(140) 사이에는 전자 차단층(EBL)이 배치될 수 있다. 전자 차단층은 제1반도체층(120)에서 공급된 전자가 제2반도체층(140)으로 빠져나가는 흐름을 차단하여, 활성층(130) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층의 에너지 밴드갭은 활성층(130) 및/또는 제2반도체층(140)의 에너지 밴드갭보다 클 수 있다.
전자 차단층은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.
발광 구조물(150)은 제2반도체층(140)에서 제1반도체층(120) 방향으로 형성된 관통홀(H)을 포함한다. 절연층(160)은 발광 구조물(150)의 측면 및 관통홀(H) 상에 형성될 수 있다. 이때, 절연층(160)은 제2반도체층(140)의 일면을 노출할 수 있다.
전극층(141)은 제2반도체층(140)의 일면에 배치될 수 있다. 전극층(141)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
또한, 전극층(141)은 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속층을 더 포함할 수 있다.
제1패드(171)는 제1반도체층(120)과 전기적으로 연결될 수 있다. 구체적으로 제1패드(171)는 관통홀(H)를 통해 제1반도체층(120)과 전기적으로 연결될 수 있다. 제1패드(171)는 제1솔더범프(181)와 전기적으로 연결될 수 있다.
제2패드(172)는 제2반도체층(140)과 전기적으로 연결될 수 있다. 구체적으로 제2패드(172)는 절연층(160)을 관통하여 전극층(141)과 전기적으로 연결될 수 있다. 제2패드(172)는 제2솔더범프(182)와 전기적으로 연결될 수 있다.
도 16은 본 발명의 제3실시 예에 따른 발광소자 패키지의 개념도이고, 도 17은 본 발명의 제4실시 예에 따른 발광소자 패키지의 개념도이고, 도 18은 본 발명의 제5실시 예에 따른 발광소자 패키지의 개념도이고, 도 19는 본 발명의 제6실시 예에 따른 발광소자 패키지의 개념도이고, 도 20은 도 19의 기판의 일면에 배치된 리드 전극을 보여주는 도면이다.
도 16을 참고하면, 기판(200)은 투광층(300)의 제1챔퍼(325)와 대응되는 제3챔퍼(225)를 포함할 수 있다. 이러한 구성에 의하면, 투광층(300)과 기판(200)의 모서리에 동시에 컷팅하여 공정이 간단해지는 장점이 있다.
도 17을 참고하면, 제1챔퍼(325)와 기판의 제4측면(224)이루는 각도(?2)는 10도 내지 70도일 수 있다. 즉, 제1챔퍼(325)에 의해 노출되는 제1영역(P1)의 평면 형상은 이등변 삼각형이 아닐 수 있다.
도 18을 참고하면, 투광층(300)의 가로와 세로 폭은 기판(200)의 가로 및 세로 폭(d1, d2)보다 작을 수 있다. 예시적으로 투광층(300)의 가로폭은 800㎛ 내지 900㎛이고, 세로폭은 800㎛ 내지 900㎛일 수 있다. 기판(200)의 가로폭은 900㎛ 내지 1200㎛이고, 세로폭은 900㎛ 내지 1200㎛ 일 수 있다. 즉, 투광층(300)과 기판(200)의 평면 형상은 모두 정사각형 구조이나, 투광층(300)의 사이즈가 더 작게 제작될 수 있다. 이러한 구성에 의하면 기판(200)이 제1영역(P1) 이외에도 가장자리 부근의 제2영역(P2)이 노출되므로 인식이 더 용이할 수 있다.
제2영역(P2)의 폭은 기판(200)의 가로폭(d1)의 1/20 내지 1/8일 수 있다. 예시적으로 기판(200)의 사이즈는 800㎛ × 800㎛이고 제2영역(P2)의 폭은 50㎛ 내지 80㎛일 수 있다.
도 19 및 도 20을 참고하면, 기판(200)의 제1영역(P1)으로 제3리드전극(234)이 일부 노출될 수 있다. 이러한 구성에 의하면 제3리드전극(234)을 별도로 형성하기 위한 마스크 공정을 생략할 수 있다. 즉, 하나의 회로 패턴을 이용하여 복수 개의 단위 기판에 제1 내지 제4리드전극(231, 232, 233, 234)을 동시에 형성할 수 있다. 이때, 노출된 제3리드전극(234)에는 별도의 보호 코팅을 수행할 수 있다.
실시 예에 따르면, 제1 내지 제4리드전극(231, 232, 233, 234)은 강자성체 물질을 포함할 수 있다. 또한, 제1 내지 제2전극패드(251, 252, 253, 254) 역시 강자성체 물질을 포함할 수 있다.
여기서, 강자성(ferromagnetism)을 띄는 물질은 자기장이 가해지면, 자기장의 방향으로 강하게 자화되는 물질로서, 니켈(Ni), 철(Fe) 및 코발트(Co)를 포함할 수 있다. 이러한 구성에 의하면 자기장을 이용하여 패널에 발광소자 패키지를 신속히 정렬할 수 있다.
도 21은 본 발명의 일 실시 예에 따른 표시장치의 개념도이다.
도 21을 참고하면, 표시장치는 복수 개의 공통배선(241)과 구동배선(242)이 교차하는 어레이 기판(60), 및 픽셀영역(P)에 각각 배치되는 발광소자 패키지(10)를 포함하는 패널(40), 공통배선(241)에 구동신호를 인가하는 제1드라이버(20), 구동배선(242)에 구동신호를 인가하는 제2드라이버(30), 및 제1드라이버(20)와 제2드라이버(30)를 제어하는 컨트롤러(50)를 포함할 수 있다.
어레이 기판(60)은 발광소자 패키지(10)가 실장되는 회로기판일 수 있다. 어레이 기판(60)은 단층 또는 다층의 리지드(rigid) 기판이거나 연성 기판일 수 있다. 어레이 기판(60)에는 공통배선(241)과 구동배선(242)이 형성될 수 있다.
픽셀영역(P)은 복수 개의 공통배선(241)과 구동배선(242)이 교차하는 영역으로 정의할 수 있으며, 픽셀영역(P)은 RGB 서브 픽셀을 포함하는 개념일 수 있다. 픽셀영역(P)에는 제1 내지 제3발광소자(100A, 100B, 100C)가 배치된 발광소자 패키지(10)가 실장되어 RGB 서브 픽셀 역할을 수행할 수 있다. 이하에서는 3개의 발광소자가 RGB 서브 픽셀로 기능하는 것으로 설명하나, 필요에 따라 발광소자의 개수는 조절될 수 있다.
제1발광소자(100A)는 청색 파장대의 광을 출력하는 제1서브픽셀의 역할을 수행할 수 있다. 제2발광소자(100B)는 녹색 파장대의 광을 출력하는 제2서브픽셀의 역할을 수행할 수 있다. 제3발광소자(100C)는 적색 파장대의 광을 출력하는 제3서브픽셀의 역할을 수행할 수 있다.
제2발광소자(100B)와 제3발광소자(100C)는 청색 발광다이오드 칩에 파장변환층을 배치하여 녹색광 및 적생광으로 변환할 수도 있다. 파장변환층은 형광체 또는 양자점(QD) 등을 모두 포함할 수 있다.
공통배선(241)은 제1방향(X방향)으로 배치된 복수 개의 픽셀영역(P)에 배치된 발광소자들과 전기적으로 연결될 수 있다.
공통배선(241)과 발광소자들(100A, 100B, 100C)의 전기적 연결 방법은 제한되지 않는다. 예시적으로, 관통전극을 이용하거나 기판의 리드전극을 이용하여 공통배선(241)과 발광소자를 전기적으로 연결할 수도 있다.
제1 내지 제3구동배선(243, 244, 245)은 제2방향(Y방향)으로 배치된 복수 개의 픽셀영역(P)에 배치된 발광소자들과 전기적으로 연결될 수 있다.
제1구동배선(243)은 제1발광소자(100A)와 전기적으로 연결되고, 제2구동배선(244)은 제2발광소자(100B)와 전기적으로 연결되고, 제3구동배선은 제3발광소자(100C)와 전기적으로 연결될 수 있다.
구동배선(242)과 발광소자들(100A, 100B, 100C)의 전기적 연결 방법은 제한되지 않는다. 예시적으로, 관통전극을 이용하거나 기판의 리드전극을 이용하여 구동배선(242)과 발광소자를 전기적으로 연결할 수도 있다.
보호층(47)은 발광소자 패키지(10) 사이에 배치될 수 있다. 보호층(47)은 발광소자 패키지(10) 및 어레이 기판(60)의 회로 패턴을 보호할 수 있다.
보호층(47)은 솔더 레지스트와 같은 재질로 형성되거나 절연 재질로 형성될 수 있다. 보호층(47)은 SiO2, Si3N4, TiO2, Al2O3, 및 MgO 중 적어도 하나를 포함할 수 있다.
보호층(47)은 블랙 매트릭스 재질을 포함할 수도 있다. 보호층(47)이 블랙 매트릭스 재질인 경우, 예컨대 카본 블랙(carbon black), 그라파이트(Graphite) 또는 폴리 피롤(poly pyrrole)로 구현될 수 있다.
컨트롤러(50)는 공통배선(241)과 제1 내지 제3구동배선(243, 244, 245)에 선택적으로 전원이 인가되도록 제1, 2드라이버(20, 30)에 제어신호를 출력함으로써 하나의 픽셀(P) 내의 제1 내지 제3발광소자(100A, 100B, 100C)를 개별적으로 제어할 수 있다.
표시 장치는 SD(Standard Definition)급 해상도(760×480), HD(High definition)급 해상도(1180×720), FHD(Full HD)급 해상도(1920×1080), UH(Ultra HD)급 해상도(3480×2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)으로 구현될 수 있다. 이때, 실시 예에 따른 제1 내지 제3발광소자(100A, 100B, 100C)는 해상도에 맞게 복수로 배열되고 연결될 수 있다.
표시 장치는 대각선 크기가 100인치 이상의 전광판이나 TV일 수 있으며, 픽셀을 발광다이오드(LED)로 구현할 수도 있다. 따라서, 전력 소비가 낮아지며 낮은 유지 비용으로 긴 수명으로 제공될 수 있고, 고휘도의 자발광 디스플레이로 제공될 수 있다.
실시 예는 발광소자 패키지(100)를 이용하여 영상 및 이미지를 구현하므로 색순도(color purity) 및 색재현성(color reproduction)이 우수한 장점을 갖는다.
실시 예는 직진성이 우수한 발광소자 패키지를 이용하여 영상 및 이미지를 구현하므로 선명한 100인치 이상의 대형 표시장치를 구현할 수 있다.
실시 예는 저비용으로 고해상도의 100인치 이상의 대형 표시장치를 구현할 수 있다.
실시 예에 따른 발광소자 패키지(100)는 상기 표시장치뿐만 아니라 조명 유 닛, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.
10: 발광소자 패키지
100A, 100B, 100C: 발광소자
200: 기판
300: 투광층
325: 제1챔퍼

Claims (17)

  1. 일면에 배치된 복수 개의 리드전극, 및 타면에 배치되어 상기 복수 개의 리드전극과 전기적으로 연결되는 복수 개의 전극패드를 포함하는 기판;
    상기 복수 개의 리드전극과 전기적으로 연결되는 제1 내지 제3발광소자; 및
    상기 제1 내지 제3발광소자를 덮는 투광층을 포함하고,
    상기 기판은 서로 마주보는 제1측면과 제2측면, 서로 마주보는 제3측면과 제4측면, 상기 제2측면과 제3측면이 만나는 제1모서리, 상기 제2측면과 제4측면이 만나는 제2모서리, 상기 제1측면과 제4측면이 만나는 제3모서리, 및 상기 제1측면과 제3측면이 만나는 제4모서리를 포함하고,
    상기 복수 개의 리드전극은 상기 제1모서리 영역에 배치되는 제1리드전극, 상기 제2모서리 영역에 배치되는 제2리드전극, 상기 제3모서리 영역에 배치되는 제3리드전극, 및 상기 제4모서리 영역에서 상기 제2리드전극과 제3리드전극의 사이로 연장되는 제4리드전극을 포함하는 발광소자 패키지.
  2. 제1항에 있어서,
    상기 제1발광소자는 상기 제1리드전극과 제4리드전극 상에 배치되고,
    상기 제2발광소자는 상기 제2리드전극과 제4리드전극 상에 배치되고,
    상기 제3발광소자는 상기 제4리드전극 상에 배치되는 발광소자 패키지.
  3. 제1항에 있어서,
    상기 기판은 제1측면의 중심과 제2측면의 중심을 관통하는 제1가상선과, 제3측면의 중심과 제4측면의 중심을 관통하는 제2가상선에 의해 정의되는 제1 내지 제4영역을 포함하고,
    상기 제1영역은 상기 제1모서리를 포함하고, 상기 제2영역은 상기 제2모서리를 포함하고, 상기 제3영역은 상기 제3모서리를 포함하고, 상기 제4영역은 상기 제4모서리를 포함하는 발광소자 패키지.
  4. 제3항에 있어서,
    상기 제1리드전극은 상기 제1영역 내에 배치되고, 상기 제2리드전극은 상기 제2영역 내에 배치되고, 상기 제3리드전극은 상기 제3영역내에 배치되는 발광소자 패키지.
  5. 제4항에 있어서,
    상기 제4리드전극은, 상기 제4영역 내에 배치되는 제4-1리드전극, 및 제1영역 및 제2영역으로 연장된 제4-2리드전극을 포함하는 발광소자 패키지.
  6. 제5항에 있어서,
    상기 제4-2리드전극은 제2가상선과 소정 간격으로 이격된 발광소자 패키지.
  7. 제5항에 있어서,
    상기 제1발광소자는 상기 제1리드전극과 상기 제4-2리드전극 상에 배치되고,
    상기 제2발광소자는 상기 제2리드전극과 상기 제4-2리드전극 상에 배치되고,
    상기 제3발광소자는 상기 제4-1리드전극 상에 배치되고, 와이어에 의해 상기 제3리드전극과 전기적으로 연결되는 발광소자 패키지.
  8. 제4항에 있어서,
    상기 제4리드전극은 상기 제4영역 내에 배치되는 제4-1리드전극, 및 제1영역 내지 제3영역으로 연장된 제4-2리드전극을 포함하는 발광소자 패키지.
  9. 제8항에 있어서,
    상기 제1발광소자는 상기 제1리드전극과 상기 제4-2리드전극 상에 배치되고,
    상기 제2발광소자는 상기 제2리드전극과 상기 제4-2리드전극 상에 배치되고,
    상기 제3발광소자는 상기 기판의 중앙에 배치되고, 와이어에 의해 상기 제3리드전극과 전기적으로 연결되는 발광소자 패키지.
  10. 제3항에 있어서,
    상기 복수 개의 전극 패드는,
    상기 제1영역 내에 배치되는 제1전극패드,
    상기 제2영역 내에 배치되는 제2전극패드,
    상기 제3영역 내에 배치되는 제3전극패드, 및
    상기 제4영역내에 배치되는 제4전극패드를 포함하는 발광소자 패키지.
  11. 제10항에 있어서,
    상기 제1전극패드와 상기 제1리드전극을 연결하는 제1관통전극,
    상기 제2전극패드와 상기 제2리드전극을 연결하는 제2관통전극,
    상기 제3전극패드와 상기 제3리드전극을 연결하는 제3관통전극,
    상기 제4전극패드와 상기 제4리드전극을 연결하는 제4관통전극을 포함하는 발광소자 패키지.
  12. 제11항에 있어서,
    제3리드전극은 상기 제3모서리와 마주보는 경사면을 갖는 발광소자 패키지.
  13. 제10항에 있어서,
    상기 제4-2리드전극의 일부는 상기 제1전극패드 및 상기 제2전극패드와 중첩되는 발광소자 패키지.
  14. 제1항에 있어서,
    상기 투광층은 상면과 하면, 상기 상면과 하면을 연결하는 제1측벽 내지 제4측벽, 및 상기 제1측벽과 제4측벽이 이루는 모서리에 형성된 제1챔퍼(chamfer)를 포함하는 발광소자 패키지.
  15. 제1항에 있어서,
    상기 투광층의 두께는 상기 기판의 두께보다 두꺼운 발광소자 패키지.
  16. 어레이 기판;
    상기 어레이 기판에 배치되는 복수 개의 발광소자 패키지;
    상기 복수 개의 발광소자 패키지에 전기적으로 연결되는 공통배선; 및
    상기 복수 개의 발광소자 패키지에 전기적으로 연결되는 복수 개의 구동배선를 포함하고,
    상기 발광소자 패키지는,
    일면에 배치된 복수 개의 리드전극, 및 타면에 배치되어 상기 복수 개의 리드전극과 전기적으로 연결되는 복수 개의 전극패드를 포함하는 기판;
    상기 복수 개의 리드전극과 전기적으로 연결되는 제1 내지 제3발광소자; 및
    상기 제1 내지 제3발광소자를 덮는 투광층을 포함하고,
    상기 기판은 서로 마주보는 제1측면과 제2측면, 서로 마주보는 제3측면과 제4측면, 상기 제2측면과 제3측면이 만나는 제1모서리, 상기 제2측면과 제4측면이 만나는 제2모서리, 상기 제1측면과 제4측면이 만나는 제3모서리, 및 상기 제1측면과 제3측면이 만나는 제4모서리를 포함하고,
    상기 복수 개의 리드전극은 상기 제1모서리 영역에 배치되는 제1리드전극, 상기 제2모서리 영역에 배치되는 제2리드전극, 상기 제3모서리 영역에 배치되는 제3리드전극, 및 상기 제4모서리 영역에서 상기 제2리드전극과 제3리드전극의 사이로 연장되는 제4리드전극을 포함하는 패널.
  17. 제16항에 따른 패널;
    상기 공통배선에 전기신호를 인가하는 제1드라이버;
    상기 복수 개의 구동배선에 전기신호를 인가하는 제2드라이버; 및
    상기 제1드라이버와 제2드라이버를 제어하는 컨트롤러를 포함하는 표시장치.
KR1020160046390A 2016-04-15 2016-04-15 발광소자 패키지 및 이를 포함하는 표시장치 KR20170118511A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160046390A KR20170118511A (ko) 2016-04-15 2016-04-15 발광소자 패키지 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160046390A KR20170118511A (ko) 2016-04-15 2016-04-15 발광소자 패키지 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20170118511A true KR20170118511A (ko) 2017-10-25

Family

ID=60300121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160046390A KR20170118511A (ko) 2016-04-15 2016-04-15 발광소자 패키지 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR20170118511A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019125032A1 (ko) * 2017-12-22 2019-06-27 엘지이노텍 주식회사 반도체 소자 패키지
CN110544703A (zh) * 2018-05-28 2019-12-06 Lg伊诺特有限公司 发光器件封装
WO2022220604A1 (ko) * 2021-04-14 2022-10-20 서울바이오시스주식회사 Led 디스플레이용 유닛 픽셀 및 그것을 갖는 디스플레이장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019125032A1 (ko) * 2017-12-22 2019-06-27 엘지이노텍 주식회사 반도체 소자 패키지
US11355674B2 (en) 2017-12-22 2022-06-07 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device package
CN110544703A (zh) * 2018-05-28 2019-12-06 Lg伊诺特有限公司 发光器件封装
CN110544703B (zh) * 2018-05-28 2024-05-17 苏州立琻半导体有限公司 发光器件封装
WO2022220604A1 (ko) * 2021-04-14 2022-10-20 서울바이오시스주식회사 Led 디스플레이용 유닛 픽셀 및 그것을 갖는 디스플레이장치

Similar Documents

Publication Publication Date Title
US10811567B2 (en) Light emitting module and a display device
US10615311B2 (en) Light emitting device and display comprising same
JP7171568B2 (ja) 半導体素子およびこれを含む表示装置
EP3036969B1 (en) Display device using semiconductor light emitting device
CN107393940B (zh) Led显示设备及其制造方法
US20230369297A1 (en) Display apparatus and method of manufacturing the same
US11749781B2 (en) Light emitting device including multiple light emitting parts
US10368417B2 (en) Display device having semiconductor light-emitting device with inclined portion
KR102455084B1 (ko) 발광소자 패키지 및 이를 갖는 표시장치
CN110071202B (zh) 微型led元件以及图像显示元件
CN109244064B (zh) 发光装置封装件
US20180240937A1 (en) Display device using semiconductor light emitting diode
KR102573586B1 (ko) 표시 장치 및 이의 제조 방법
KR20190007226A (ko) 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR20230037523A (ko) 어레이 기판, 패널, 및 이를 포함하는 표시장치
CN108305925B (zh) 包括浮置导电图案的半导体发光装置
KR20170139355A (ko) 발광소자 및 이를 포함하는 표시장치
KR102309092B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
KR20170118511A (ko) 발광소자 패키지 및 이를 포함하는 표시장치
KR102639100B1 (ko) 반도체 소자 및 이를 포함하는 표시 장치
KR20170115823A (ko) 발광소자 패키지 및 이를 포함하는 표시장치
KR102472353B1 (ko) 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치
KR102528386B1 (ko) 반도체 소자
KR102522798B1 (ko) 발광소자 패키지, 발광모듈 및 이를 포함하는 디스플레이 장치
KR20170120962A (ko) 발광소자 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right