KR20170028670A - 데이터 저장 장치 그리고 그것의 동작 방법 - Google Patents

데이터 저장 장치 그리고 그것의 동작 방법 Download PDF

Info

Publication number
KR20170028670A
KR20170028670A KR1020150125588A KR20150125588A KR20170028670A KR 20170028670 A KR20170028670 A KR 20170028670A KR 1020150125588 A KR1020150125588 A KR 1020150125588A KR 20150125588 A KR20150125588 A KR 20150125588A KR 20170028670 A KR20170028670 A KR 20170028670A
Authority
KR
South Korea
Prior art keywords
data
cell
flag cell
read voltage
page
Prior art date
Application number
KR1020150125588A
Other languages
English (en)
Inventor
김경범
권양현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150125588A priority Critical patent/KR20170028670A/ko
Priority to US14/964,774 priority patent/US9524791B1/en
Publication of KR20170028670A publication Critical patent/KR20170028670A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 데이터 저장 장치에 관한 것으로, 정전 복구 동작의 신뢰성을 높이기 위한 데이터 저장 장치의 읽기 동작에 관한 것이다. 데이터 셀과, 상기 데이터 셀에 상위 비트(MSB) 데이터가 프로그램되었는지를 저장하는 플래그 셀을 포함하는 페이지들을 포함하는 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 동작 방법은, 정전으로부터 정상 상태로 복귀된 경우, 마지막으로 프로그램된 페이지를 검색하고; 상기 마지막으로 프로그램된 페이지가 상위 비트(MSB) 데이터를 저장하기 위해서 액세스되는 상위 비트(MSB) 페이지인지 판단하고; 그리고 상기 마지막으로 프로그램된 페이지가 상위 비트(MSB) 페이지인 경우, 상기 플래그 셀을 독출하기 위한 플래그 셀 읽기 전압을 조절한다.

Description

데이터 저장 장치 그리고 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 정전 복구 동작의 신뢰성을 높이기 위한 데이터 저장 장치의 읽기 동작에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 큰 저장 용량을 확보하기 위해서 메모리 셀의 집적도가 높은 메모리 장치, 예를 들면, 불휘발성 메모리 장치의 하나인 플래시 메모리 장치를 저장 매체로서 사용한다.
본 발명의 실시 예는 정전 복구 동작의 신뢰성을 높이기 위한 데이터 저장 장치의 읽기 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 데이터 셀과, 상기 데이터 셀에 상위 비트(MSB) 데이터가 프로그램되었는지를 저장하는 플래그 셀을 포함하는 페이지들로 구성된 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치; 그리고 정전으로부터 정상 상태로 복귀된 경우, 상기 플래그 셀의 읽기 전압이 조절되도록 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 데이터 셀과, 상기 데이터 셀에 상위 비트(MSB) 데이터가 프로그램되었는지를 저장하는 플래그 셀을 포함하는 페이지들을 포함하는 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 동작 방법은, 정전으로부터 정상 상태로 복귀된 경우, 마지막으로 프로그램된 페이지를 검색하고; 상기 마지막으로 프로그램된 페이지가 상위 비트(MSB) 데이터를 저장하기 위해서 액세스되는 상위 비트(MSB) 페이지인지 판단하고; 그리고 상기 마지막으로 프로그램된 페이지가 상위 비트(MSB) 페이지인 경우, 상기 플래그 셀을 독출하기 위한 플래그 셀 읽기 전압을 조절한다.
본 발명의 실시 예에 따르면 정전 복구 동작의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 동작 메모리에서 구동되는 펌웨어 또는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 정전 복구 모듈의 동작 방법을 설명하기 위한 순서도이다.
도 4는 정전 복구 모듈의 동작을 설명하기 위해서 가정된 페이지들의 상태를 예시적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 6은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 블럭을 예시적으로 보여주는 회로도이다.
도 7은 본 발명의 실시 예에 따른 읽기 전압을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법을 설명하기 위한 순서도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 11은 도 10에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(110)를 포함할 수 있다. 불휘발성 메모리 장치(110)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(110)는 낸드(NAND) 플래시 메모리 장치로 구성될 수 있다. 또는 불휘발성 메모리 장치(110)는, 메모리 셀 영역(111)을 구성하는 메모리 셀에 따라서, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 컨트롤 유닛(210) 그리고 랜덤 액세스 메모리(230)를 포함할 수 있다.
컨트롤 유닛(210)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 입력된 신호 또는 요청을 분석하고 처리할 수 있다. 이를 위해서, 컨트롤 유닛(210)은 랜덤 액세스 메모리(230)에 로딩된 펌웨어 또는 소프트웨어를 해독하고 구동할 수 있다. 컨트롤 유닛(210)은 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다. 랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
도 2는 도 1의 동작 메모리에서 구동되는 펌웨어 또는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
불휘발성 메모리 장치(도 1의 110)가 낸드 플래시 메모리 장치로 구성되는 경우에, 컨트롤 유닛(도 1의 210)은 메모리 블럭 단위로 소거 동작을 제어하고, 페이지 단위로 읽기 또는 프로그램 동작을 제어할 수 있다. 또한, 불휘발성 메모리 장치(300)는 덮어쓰기(overwrite)가 불가능하기 때문에, 컨트롤 유닛(210)은 데이터가 저장된 메모리 셀에 새로운 데이터를 저장하기 위해서 소거 동작을 선행할 수 있다.
데이터 저장 매체로서 플래시 메모리 장치를 사용하는 데이터 저장 장치(100)의 컨트롤 유닛(210)은 플래시 메모리 장치 고유의 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 펌웨어 또는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 데이터 저장 장치(100)는 호스트 장치에 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식될 수 있다.
랜덤 액세스 메모리(230)에 로딩된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 도 2를 참조하여 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 테이블(MAP), 웨어-레벨링 모듈(WL), 가비지 컬렉션 모듈(GC), 배드 블럭 관리 모듈(BB), 그리고 정전 복구 모듈(PFR)을 포함할 수 있다.
호스트 장치가 데이터 저장 장치(100)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치는 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 불휘발성 메모리 장치(300)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행할 수 있다. 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블(MAP)은 플래시 변환 계층(FTL)에 포함될 수 있다.
웨어-레벨링 모듈(WL)은 불휘발성 메모리 장치(300)의 메모리 블럭들에 대한 마모도(wear-level)를 관리할 수 있다. 프로그램 그리고 소거 동작에 의해서 불휘발성 메모리 장치(300)의 메모리 셀들은 노화(aging)될 수 있다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어-레벨링 모듈(WL)은 특정 메모리 블럭이 다른 메모리 블럭들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블럭들 각각의 프로그램-소거 횟수(program-erase count)가 평준화되도록 관리할 수 있다.
가비지 컬렉션 모듈(GC)은 조각난 데이터들이 저장된 메모리 블럭들을 관리할 수 있다. 불휘발성 메모리 장치(300)가 플래시 메모리 장치로 구성되는 경우에, 앞서 설명된 바와 같이, 불휘발성 메모리 장치(300)는 덮어쓰기가 불가능하고, 프로그램 단위보다 소거 단위가 더 클 수 있다. 그러한 이유로, 불휘발성 메모리 장치(300)는 저장 공간이 일정한 한계에 다다르면 물리적으로 서로 상이한 위치에 분산되어 있는 유효 데이터를 한 곳으로 모으는 작업을 필요로 할 수 있다. 가비지 컬렉션 모듈(GC)은 복수의 쓰기 동작들과 복수의 소거 동작들을 수행하여 조각난 유효 데이터를 수집 영역으로 모으는 작업을 수행할 수 있다.
배드 블럭 관리 모듈(BB)은 불휘발성 메모리 장치(300)의 메모리 블럭들 중에서 결함이 발생된 메모리 블럭을 관리할 수 있다. 앞서 설명된 바와 같이, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않을 수 있다. 배드 블럭 관리 모듈(BB)은 결함이 발생된 메모리 셀을 포함하는 메모리 블럭이 사용되지 않도록 관리할 수 있다.
불휘발성 메모리 장치(300)의 메모리 셀에 대한 프로그램 동작 중에 데이터 저장 장치(100)에 공급되던 전원이 갑작스럽게 차단되면, 불휘발성 메모리 장치(300)의 프로그램 동작은 정상적으로 완료되지 못한다. 정전(power failure) 복구 모듈(PFR)은, 데이터 저장 장치(100)가 예상치 못한 정전으로부터 복귀되었을 때, 정전으로 인해서 프로그램이 중단된 메모리 셀, 페이지 또는 메모리 블럭의 오류를 관리할 수 있다. 정전 복구 모듈(PFR)의 정전 복구 동작은 도 3 및 도 4를 참조하여 상세히 설명될 것이다.
도 3은 본 발명의 실시 예에 따른 정전 복구 모듈의 동작 방법을 설명하기 위한 순서도이다. 그리고 도 4는 정전 복구 모듈의 동작을 설명하기 위해서 가정된 불휘발성 메모리 장치의 페이지들의 상태를 예시적으로 보여주는 도면이다. 설명의 편의를 위해서, 5개의 메모리 셀로 구성된 10개의 페이지들(P1~P10)이 도 4에서 예시될 것이다. 그리고 페이지들(P1~P10)은 P1부터 P10의 순서로 프로그램되는 것을 가정할 것이다.
정전 복구 모듈(PFR)은 정전이 발생되었는지를 판단할 수 있다(S110 단계). 정전으로부터 정상 상태로 복귀된 경우가 아니라면, 정전 복구 모듈(PFR)의 동작은 종료될 수 있다. 반면, 정전으로부터 정상 상태로 복귀된 경우, 정전 복구 모듈(PFR)은 S120 단계부터 S150 단계까지를 포함하는 정전 복구 동작을 수행할 수 있다.
정전 복구 모듈(PFR)은 마지막으로 프로그램된 페이지(last programmed page, LPP)를 검색할 수 있다(S120 단계). 앞서 설명된 바와 같이, 데이터가 저장된 메모리 셀에 새로운 데이터를 저장하기 위해서는 소거 동작이 선행되어야 한다. 이는, 소거 상태의 메모리 셀은 아직 프로그램되지 않았음을 의미한다. 정전 복구 모듈(PFR)은 소거된 페이지를 검색하는 방법을 이용하여 마지막으로 프로그램된 페이지를 검색할 수 있다.
도 4를 참조하여 예를 들면, 정전 복구 모듈(PFR)은 페이지들(P1~P10)을 프로그램 순서에 따라서 읽고, 소거된 페이지들(P5~P10) 중에서 프로그램 순서가 가장 빠른 소거된 페이지(P5)를 검색할 수 있다. 정전 복구 모듈(PFR)은 소거된 페이지(P5)의 이전 페이지, 즉, 프로그램 순서상 소거된 페이지(P5) 이전에 프로그램되는 페이지(P4)를 마지막으로 프로그램된 페이지(LPP)로 예측 또는 판단할 수 있다. 마지막으로 프로그램된 페이지(P4)는 프로그램이 완료된 페이지일 수 있다. 반면, 도 4에 도시된 바와 같이, 마지막으로 프로그램된 페이지(P4)는 정전으로 인해서 프로그램이 완료되지 않은 메모리 셀을 포함하는 프로그램이 중단된 페이지일 수도 있다.
정전 복구 모듈(PFR)은 마지막으로 프로그램된 페이지(LPP)가 MSB 페이지인지를 판단할 수 있다(S130 단계). 도 4에 도시된 바와 같이, 페이지들(P1~P10)은 LSB(least significant bit) 데이터를 저장하기 위해서 액세스되는 LSB 페이지(L)와, MSB(most significant bit) 데이터를 저장하기 위해서 액세스되는 MSB 페이지(M)로 구분될 수 있다.
마지막으로 프로그램된 페이지(LPP)가 LSB 페이지인 경우, 정전 복구 모듈(PFR)의 동작은 종료될 수 있다. 반면, 마지막으로 프로그램된 페이지(LPP)가 MSB 페이지인 경우, 정전 복구 모듈(PFR)은 MSB 페이지(M)가 독출될 때 참조되는 플래그 셀을 읽기 위한 전압(이하, "플래그 셀 읽기 전압"이라 칭함)을 조절할 수 있다(S140 단계).
정전 복구 모듈(PFR)은 플래그 셀 읽기 전압이 조절되도록 불휘발성 메모리 장치(300)를 제어할 수 있다. 예를 들면, 정전 복구 모듈(PFR)은 플래그 셀 읽기 전압이 조절되도록 제어하는 신설된 특수 명령을 불휘발성 메모리 장치(300)로 제공할 수 있다. 정전 복구 모듈(PFR)은 플래그 셀 읽기 전압의 레벨을 직접 결정하고, 결정된 플래그 셀 읽기 전압의 레벨을 불휘발성 메모리 장치(300)로 제공할 수 있다.
정전 복구 모듈(PFR)은 마지막으로 프로그램된 페이지(LPP)를 읽을 수 있다(S150 단계). 마지막으로 프로그램된 페이지(LPP)에 대한 정전 복구 모듈(PFR)의 읽기 제어에 따라서 읽기 동작을 수행하는 불휘발성 메모리 장치(300)는 도 5 내지 도 8을 참조하여 상세히 설명될 것이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 5를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340) 그리고 제어 로직(350)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀들을 포함할 수 있다. 메모리 셀들은 소거 단위인 메모리 블럭, 프로그램 및 읽기 단위인 페이지와 같은 액세스 유닛으로 그룹 지어질 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(350)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 컨트롤러(도 1의 200)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(도시되지 않음)로부터 제공된 워드 라인 구동 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
열 디코더(330)는 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 열 디코더(330)는 제어 로직(350)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 컨트롤러(200)로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn)과 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들을 연결할 수 있다. 또한, 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn)을 구동할 수 있다.
데이터 읽기/쓰기 블럭(340)은 제어 로직(350)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 컨트롤러(200)로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
제어 로직(350)은 컨트롤러(200)로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(350)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(300)의 주요 동작을 제어할 수 있다.
플래그 셀 읽기 전압을 조절하기 위한 특수 명령이 컨트롤러(200)로부터 제공되면, 제어 로직(350)은 원래의 플래그 셀 읽기 전압과 다른 플래그 셀 읽기 전압이 인가되도록 관련 블럭, 예를 들면, 전압 발생기(도시되지 않음), 행 디코더(320)를 제어할 수 있다.
도 6은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 메모리 블럭을 예시적으로 보여주는 회로도이다. 도 5에 도시된 불휘발성 메모리 장치(300)의 메모리 셀 어레이(310)는 복수의 메모리 블럭들을 포함할 수 있다. 복수의 메모리 블럭들 각각은 도 6에 도시된 메모리 블럭(BLK)과 같이 구성될 수 있다.
메모리 블럭(BLK)은 데이터 셀 영역(DCA)와 플래그 셀 영역(FCA)을 포함한다. 데이터 셀 영역(DCA)은 컨트롤러(도 1의 200)로부터 제공되는 데이터를 저장하기 위한 영역이다. 비록 도시되지는 않았지만, 데이터 셀 영역(DCA)은 메인 영역과 스페어 영역으로 구분될 수 있다. 메인 영역에는 호스트 장치로부터 쓰기 요청된 데이터가 저장될 수 있다. 스페어 영역에는 메인 영역에 저장된 데이터와 관련된 정보, 예를 들면, 에러 정정 코드와 같은 메타 데이터가 저장될 수 있다.
데이터 셀 영역(DCA)은 복수의 비트 라인들(BL1~BLn)에 연결된 복수의 셀 스트링들(ST1~STn)을 포함한다. 셀 스트링들(ST1~STn)은 동일한 회로 구성을 가지며, 설명의 편의상 하나의 셀 스트링(ST1)이 설명될 것이다.
셀 스트링(ST1)은 비트 라인(BL1)과 공통 소스 라인(CSL: common source line) 사이에 연결되어 있는 복수의 데이터 셀들(DC1~DCm) 그리고 선택 트랜지스터들(DST 및 SST)을 포함할 수 있다. 보다 구체적으로, 셀 스트링(ST1)은 드레인 선택 라인(DSL: drain select line)에 연결되는 드레인 선택 트랜지스터(DST: drain select transistor), 복수의 워드 라인들(WL1~WLm)에 각각 연결되는 복수의 데이터 셀들(DC1~MCm) 그리고 소스 선택 라인(SSL: source select line)에 연결되는 소스 선택 트랜지스터(SST)를 포함할 수 있다.
플래그 셀 영역(FCA)은 복수의 플래그 비트 라인들(BL1F~BLpF)에 연결된 복수의 플래그 셀 스트링들(ST1F~STpF)을 포함할 수 있다. 플래그 셀 스트링들(ST1F~STpF)은 동일한 회로 구성을 가지며, 설명의 편의상 하나의 플래그 셀 스트링(ST1F)이 설명될 것이다.
플래그 셀 스트링(ST1F)은 비트 라인(BL1F)과 공통 소스 라인(CSL) 사이에 연결되어 있는 복수의 플래그 셀들(FC1~FCm) 그리고 선택 트랜지스터들(DSTF 및 SSTF)을 포함할 수 있다. 보다 구체적으로, 플래그 셀 스트링(ST1F)은 드레인 선택 라인(DSL)에 연결되는 드레인 선택 트랜지스터(DSTF), 복수의 워드 라인들(WL1~WLm)에 각각 연결되는 복수의 플래그 셀들(FC1~FCm) 그리고 소스 선택 라인(SSL)에 연결되는 소스 선택 트랜지스터(SSTF)를 포함한다.
플래그 셀 영역(FCA)의 플래그 셀들은 대응하는 데이터 셀 영역(DCA)의 메모리 셀들 중 어느 하나가 MSB 프로그램되었는지의 여부를 저장하기 위한 저장 소자로 사용된다. 따라서, 플래그 셀 영역(FCA)은 호스트 장치로부터 쓰기 요청된 데이터를 저장하기 위한 데이터 셀 영역(DCA)과는 달리, 접근이 제한되는 감춰진 영역이다.
설명의 편의를 위해서, 데이터 셀 영역(DCA)의 제1 데이터 셀 그룹(DCG1)과 그에 대응하는 제1 플래그 셀 그룹(FCG1)을 대표적인 예로 들어, 플래그 셀 영역(FCA)이 조금 더 구체적으로 설명될 것이다.
제1 데이터 셀 그룹(DCG1)의 메모리 셀들 각각은 복수의 데이터 비트(예를 들면, 2비트 또는 2비트 이상의 데이터)를 저장할 수 있다. 이러한 메모리 셀은 멀티 레벨 셀(MLC)이라 불린다. 예시적으로, 도 7에 도시된 바와 같이, 2비트 멀티 레벨 셀(MLC)은 멀티 비트 데이터에 따라 소거 상태(E)를 갖도록 소거되고, 복수의 프로그램 상태들(P1, P2 및 P3) 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다.
제1 데이터 셀 그룹(DCG1)의 메모리 셀들 각각이 2비트 데이터를 저장하는 경우에, 메모리 셀들 각각에 상위 비트, 즉, MSB 데이터와 하위 비트, 즉, LSB 데이터가 프로그램될 수 있다. 제1 데이터 셀 그룹(DCG1)의 메모리 셀들 중 어느 하나에 MSB 데이터가 프로그램되면, 대응하는 제1 플래그 셀 그룹(FCG1)의 플래그 셀들 모두가 프로그램될 수 있다. 이때, 제1 플래그 셀 그룹(FCG1)의 플래그 셀들 각각은, 도 7에 도시된 바와 같이, 플래그 프로그램 상태(PF)에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다.
제1 플래그 셀 그룹(FCG1)에 대한 프로그램 동작은 대응하는 제1 데이터 셀 그룹(DCG1)에 대한 프로그램 동작이 수행되는 동안 수행될 수 있다. 그리고 제1 플래그 셀 그룹(FCG1)에 대한 프로그램 동작은 대응하는 제1 데이터 셀 그룹(DCG1)에 대한 프로그램 동작이 완료되기 전까지 완료될 수 있다.
읽기 동작 시, 제1 플래그 셀 그룹(FCG1)의 프로그램 여부에 따라서 제1 데이터 셀 그룹(DCG1)의 MSB 읽기 동작은 달라질 수 있다. 예를 들면, 제1 플래그 셀 그룹(FCG1)의 플래그 셀들이 프로그램된 것으로 판단되면, 제1 데이터 셀 그룹(DCG1)의 메모리 셀들에 대한 MSB 읽기 동작은 정상적으로 수행될 수 있다. 반면, 제1 플래그 셀 그룹(FCG1)의 플래그 셀들이 프로그램되지 않은 것으로 판단되면, 제1 데이터 셀 그룹(DCG1)의 메모리 셀들에 대한 MSB 읽기 동작은 수행되지 않을 수 있다.
한편, 제1 플래그 셀 그룹(FCG1)의 플래그 셀들에 저장된 데이터는 어떠한 이유로 인해서 뒤바뀔 수 있다. 그러한 이유로, 제1 플래그 셀 그룹(FCG1)의 플래그 셀들은 오류 검사를 통해 독출될 수 있다. 이러한 오류 검사 방법으로서, 과반수 검사 방법(majority check method)이 사용될 수 있다. 과반수 검사 방법이 사용되면, 제1 플래그 셀 그룹(FCG1)의 플래그 셀들 각각에 서로 다른 데이터가 저장되었더라도, 저장된 데이터들 중에서 과반수가 넘는 데이터를 제1 플래그 셀 그릅(FCG1)에 저장된 대표 데이터로서 판단할 수 있다.
도 7은 본 발명의 실시 예에 따른 읽기 전압을 설명하기 위한 도면이다. 설명의 편의를 위해서, 2비트 멀티 레벨 셀로 구성된 데이터 셀의 문턱 전압 분포, 플래그 셀의 문턱 전압 분포 그리고 읽기 전압들이 예시적으로 도시되어 있다.
2비트 멀티 레벨 셀은 멀티 비트, 즉, LSB 데이터와 MSB 데이터에 따라서 소거 상태(E)에 대응하는 문턱 전압을 갖도록 소거되고, 복수의 프로그램 상태들(P1, P2 및 P3) 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다.
데이터 셀에 대한 읽기 동작 시, 소거 상태(E)와 제1 프로그램 상태(P1) 사이의 전압 레벨을 갖는 제1 읽기 전압(Vrd_P1), 제1 프로그램 상태(P1)와 제2 프로그램 상태(P2) 사이의 전압 레벨을 갖는 제2 읽기 전압(Vrd_P2) 그리고 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3) 사이의 전압 레벨을 갖는 제3 읽기 전압(Vrd_P3) 중 어느 하나가 데이터 셀에 인가될 수 있다.
제2 읽기 전압(Vrd_P2)이 인가되면, 소거 상태(E)와 제1 프로그램 상태(P1)의 문턱 전압을 갖는 데이터 셀은 LSB 데이터 "1"을 저장하는 온 셀로 판별되고, 제2 프로그램 상태(P2)와 제3 프로그램 상태(P3)의 문턱 전압을 갖는 데이터 셀은 LSB 데이터 "0"을 저장하는 오프 셀로 판별될 수 있다.
제1 읽기 전압(Vrd_P1)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 데이터 셀은 MSB 데이터 "1"을 저장하는 온 셀로 판별되고, 제1 프로그램 상태(P1)의 문턱 전압을 갖는 데이터 셀은 MSB 데이터 "0"을 저장하는 오프 셀로 판별될 것이다.
제3 읽기 전압(Vrd_P3)이 인가되면, 제2 프로그램 상태(P2)의 문턱 전압을 갖는 데이터 셀은 MSB 데이터 "0"을 저장하는 온 셀로 판별되고, 제3 프로그램 상태(P3)의 문턱 전압을 갖는 데이터 셀은 MSB 데이터 "1"을 저장하는 오프 셀로 판별될 것이다.
플래그 셀은 소거 상태(E)에 대응하는 문턱 전압을 갖도록 소거되고, 플래그 프로그램 상태(PF)에 대응하는 문턱 전압을 갖도록 프로그램될 수 있다. 플래그 셀에 대한 읽기 동작 시, 소거 상태(E)와 플래그 프로그램 상태(PF) 사이의 전압 레벨을 갖는 플래그 셀 읽기 전압(Vrd_PF_O 또는 Vrd_PF_ADJ)이 플래그 셀에 인가될 수 있다.
예를 들면, 정상적인 읽기 동작 시, 본래의 플래그 셀 읽기 전압(Vrd_PF_O)이 플래그 셀에 인가될 수 있다. 본래의 플래그 셀 읽기 전압(Vrd_PF_O)은 제1 읽기 전압(Vrd_P1)과 동일한 전압 레벨을 가질 수 있다.
다른 예로서, 도 2에서 설명된 바와 같이, 정전 복구 모듈(PFR)은 플래그 셀 읽기 전압이 조절되도록 제어하는 특수 명령을 불휘발성 메모리 장치(300)로 제공할 수 있고, 불휘발성 메모리 장치(도 5의 300)는 정전 복구 모듈(PFR)의 제어에 따라서 읽기 동작을 수행할 수 있다. 정전 복구 모듈(PFR)의 제어에 응답하여 읽기 동작이 수행되는 경우, 조절된 플래그 셀 읽기 전압(Vrd_PF_ADJ)이 플래그 셀에 인가될 수 있다.
조절된 플래그 셀 읽기 전압(Vrd_PF_ADJ)은 제2 읽기 전압(Vrd_P2)과 제3 읽기 전압(Vrd_P3) 사이의 전압 레벨을 가질 수 있다. 예시적으로, 조절된 플래그 셀 읽기 전압(Vrd_PF_ADJ)은 데이터 셀의 프로그램 상태들 중에서 가장 높은 문턱 전압을 갖는 프로그램 상태(P3)를 독출하기 위한 제3 읽기 전압(Vrd_P3)과 동일한 전압일 수 있다.
도 8은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법을 설명하기 위한 순서도이다. 도 8의 순서도를 설명함에 있어서, 도 3의 S140 단계와 S150 단계에 따라서 불휘발성 메모리 장치(도 5의 300)가 제어된 상태를 가정한다. 즉, 정전 복구 모듈(도 2의 PFR)에 의해서 플래그 셀 읽기 전압이 조절되도록 제어하는 특수 명령이 불휘발성 메모리 장치(도 5의 300)에 제공되고, 마지막으로 프로그램된 페이지(LPP)에 대한 읽기 동작이 수행되도록 불휘발성 메모리 장치(300)가 제어된 상태를 가정한다.
제어 로직(350)은 플래그 셀 읽기 전압이 조절되도록 제어하는 특수 명령에 응답하여 플래그 셀 읽기 전압을 설정할 수 있다(S210 단계). 예를 들면, 제어 로직(350)은, 도 7에서 설명된 바와 같이, 본래의 플래그 셀 읽기 전압(Vrd_PF_O)에서 조절된 플래그 셀 읽기 전압(Vrd_PF_ADJ)으로 플래그 셀 읽기 전압이 조절될 수 있도록 전압 발생기와 행 디코더(320)를 제어할 수 있다. 다른 예로서, 정전 복구 모듈(PFR)로부터 플래그 셀 읽기 전압의 레벨이 제공된 경우, 제어 로직(350)은 제공된 플래그 셀 읽기 전압의 레벨로 플래그 셀 읽기 전압이 조절될 수 있도록 전압 발생기와 행 디코더(320)를 제어할 수 있다.
제어 로직(350)은 불휘발성 메모리 장치(300)는 마지막으로 프로그램된 페이지(LPP)에 대응하는 플래그 셀(즉, 플래그 셀 그룹)을 읽을 수 있다(S220 단계). 이를 위해서, 제어 로직(350)은 행 디코더(320), 열 디코더(330) 그리고 데이터 읽기/쓰기 블럭(340)을 제어할 수 있다.
제어 로직(350)은 데이터 읽기/쓰기 블럭(340)을 통해 독출된 데이터에 근거하여 플래그 셀이 오프 셀인지를 판단할 수 있다(S230 단계). 즉, 제어 로직(350)은 플래그 셀에 데이터 "0"이 저장되었는지를 판단할 수 있다.
플래그 셀이 오프 셀로 판단되지 않는 경우는 정전으로 인해서 프로그램이 중단되어, 플래그 셀과 플래그 셀에 대응하는 데이터 셀에 대한 프로그램 동작이 완료되지 않았음을 의미할 수 있다. 따라서, 플래그 셀이 오프 셀로 판단되지 않는 경우, 제어 로직(350)은 읽기 동작에 대한 상태를 컨트롤러(도 1의 200)로 통지할 수 있다(S240 단계).
플래그 셀이 오프 셀로 판단되는 경우는 정전으로 인해서 프로그램이 중단되었음에도 불구하고, 플래그 셀과 플래그 셀에 대응하는 데이터 셀에 대한 프로그램 동작이 완료되었음을 의미할 수 있다. 따라서, 플래그 셀이 오프 셀로 판단되는 경우, 제어 로직(350)은 플래그 셀에 대응하는 데이터 셀을 읽을 수 있다(S250 단계). 이를 위해서, 제어 로직(350)은 행 디코더(320), 열 디코더(330) 그리고 데이터 읽기/쓰기 블럭(340)을 제어할 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다. 컨트롤 유닛(1212)은 도 3을 참조하여 설명된 플래그 셀 읽기 전압 조절 동작을 수행할 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 에러를 검출할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다. 불휘발성 메모리 칩들(또는 다이들)(NVM_1~NVM_k) 각각은 도 8을 참조하여 설명된 조절된 플래그 셀 읽기 전압을 이용한 읽기 동작을 수행할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 그리고 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다. SSD 컨트롤러(2210)는 도 3을 참조하여 설명된 플래그 셀 읽기 전압 조절 동작을 수행할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 도 8을 참조하여 설명된 조절된 플래그 셀 읽기 전압을 이용한 읽기 동작을 수행할 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 11은 도 9에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 11을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214), 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, ECC 유닛(2213)은 검출된 에러를 정정할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다.
랜덤 액세스 메모리(2215)는 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 12를 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 9에 도시된 데이터 저장 장치(1200) 또는 도 10에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
300 : 불휘발성 메모리 장치

Claims (13)

  1. 데이터 셀과, 상기 데이터 셀에 상위 비트(MSB) 데이터가 프로그램되었는지를 저장하는 플래그 셀을 포함하는 페이지들로 구성된 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치; 그리고
    정전으로부터 정상 상태로 복귀된 경우, 상기 플래그 셀의 읽기 전압이 조절되도록 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는, 상기 페이지들 중에서 마지막으로 프로그램된 것으로 판단되는 페이지가 상위 비트(MSB) 데이터를 저장하기 위해서 액세스되는 상위 비트(MSB) 페이지인 경우에, 상기 플래그 셀의 읽기 전압이 조절되도록 제어하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 컨트롤러는 상기 플래그 셀의 읽기 전압을 조절하기 위한 특수 명령을 상기 불휘발성 메모리 장치로 제공하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤러는 상기 플래그 셀의 읽기 전압의 레벨을 결정하고, 결정된 플래그 셀의 읽기 전압의 레벨을 상기 불휘발성 메모리 장치로 제공하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상가 불휘발성 메모리 장치는 상기 컨트롤러의 제어에 따라서 본래의 플래그 셀 읽기 전압보다 높은 조절된 플래그 셀 읽기 전압을 상기 플래그 셀에 인가하고, 상기 플래그 셀을 독출하는 데이터 저장 장치.
  6. 데이터 셀과, 상기 데이터 셀에 상위 비트(MSB) 데이터가 프로그램되었는지를 저장하는 플래그 셀을 포함하는 페이지들을 포함하는 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 동작 방법에 있어서:
    정전으로부터 정상 상태로 복귀된 경우, 마지막으로 프로그램된 페이지를 검색하고;
    상기 마지막으로 프로그램된 페이지가 상위 비트(MSB) 데이터를 저장하기 위해서 액세스되는 상위 비트(MSB) 페이지인지 판단하고; 그리고
    상기 마지막으로 프로그램된 페이지가 상위 비트(MSB) 페이지인 경우, 상기 플래그 셀을 독출하기 위한 플래그 셀 읽기 전압을 조절하는 데이터 저장 장치의 동작 방법.
  7. 제6항에 있어서,
    상기 플래그 셀 읽기 전압을 조절하는 것은, 상기 플래그 셀 읽기 전압을 조절하기 위한 특수 명령을 상기 불휘발성 메모리 장치로 제공하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  8. 제6항에 있어서,
    상기 플래그 셀 읽기 전압을 조절하는 것은, 상기 플래그 셀 읽기 전압의 레벨을 결정하고, 결정된 상기 플래그 셀 읽기 전압의 레벨을 상기 불휘발성 메모리 장치로 제공하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  9. 제6항에 있어서,
    상기 플래그 셀 읽기 전압을 조절한 이후에, 상기 마지막으로 프로그램된 페이지를 독출하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 마지막으로 프로그램된 페이지를 독출하는 것은,
    상기 플래그 셀 읽기 전압을 본래의 플래그 셀 읽기 전압보다 높은 조절된 플래그 셀 읽기 전압으로 설정하고;
    상기 마지막으로 프로그램된 페이지의 플래그 셀에 상기 조절된 플래그 셀 읽기 전압을 인가하여 상기 마지막으로 프로그램된 페이지의 플래그 셀을 독출하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 조절된 플래그 셀 읽기 전압을 인가하여 독출된 상기 마지막으로 프로그램된 페이지의 플래그 셀이 오프 셀인 경우, 상기 마지막으로 프로그램된 페이지의 데이터 셀을 독출하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 제10항에 있어서,
    상기 조절된 플래그 셀 읽기 전압은 상기 데이터 셀의 프로그램 상태들 중에서 가장 높은 문턱 전압을 갖는 프로그램 상태를 독출하기 데이터 셀 읽기 전압과 동일한 전압으로 설정되는 데이터 저장 장치의 동작 방법.
  13. 제6항에 있어서,
    상기 마지막으로 프로그램된 페이지를 검색하는 것은,
    상기 페이지들을 프로그램 순서에 따라서 읽고,
    프로그램 순서상 프로그램 순서가 가장 빠른 소거된 페이지를 검색하고, 그리고
    프로그램 순서상 소거된 페이지 이전에 프로그램되는 페이지를 상기 마지막으로 프로그램된 페이지로 판단하는 것을 포함하는 데이터 저장 장치의 동작 방법.
KR1020150125588A 2015-09-04 2015-09-04 데이터 저장 장치 그리고 그것의 동작 방법 KR20170028670A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150125588A KR20170028670A (ko) 2015-09-04 2015-09-04 데이터 저장 장치 그리고 그것의 동작 방법
US14/964,774 US9524791B1 (en) 2015-09-04 2015-12-10 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150125588A KR20170028670A (ko) 2015-09-04 2015-09-04 데이터 저장 장치 그리고 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20170028670A true KR20170028670A (ko) 2017-03-14

Family

ID=57538567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150125588A KR20170028670A (ko) 2015-09-04 2015-09-04 데이터 저장 장치 그리고 그것의 동작 방법

Country Status (2)

Country Link
US (1) US9524791B1 (ko)
KR (1) KR20170028670A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028999A (ko) * 2017-09-11 2019-03-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20190132003A (ko) * 2018-05-18 2019-11-27 최영준 정전시 전력 소모를 감소시키기 위한 데이터 저장 방법 및 데이터 저장 장치
US10860421B2 (en) 2018-08-31 2020-12-08 SK Hynix Inc. Memory system and operation method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102593178B1 (ko) * 2016-08-19 2023-10-25 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20180058894A (ko) * 2016-11-24 2018-06-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10261721B2 (en) 2017-05-05 2019-04-16 Macronix International Co., Ltd. Memory system and operating method thereof
KR102565920B1 (ko) * 2018-07-18 2023-08-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11017850B2 (en) * 2019-08-22 2021-05-25 Seagate Technology Llc Master set of read voltages for a non-volatile memory (NVM) to mitigate cross-temperature effects

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393622B1 (ko) * 2007-08-30 2014-05-13 삼성전자주식회사 멀티 비트 플래시 메모리 장치를 포함하는 시스템 및그것의 데이터 처리 방법
KR101456592B1 (ko) * 2008-06-17 2014-10-31 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 플래그 셀 분석방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028999A (ko) * 2017-09-11 2019-03-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20190132003A (ko) * 2018-05-18 2019-11-27 최영준 정전시 전력 소모를 감소시키기 위한 데이터 저장 방법 및 데이터 저장 장치
US10860421B2 (en) 2018-08-31 2020-12-08 SK Hynix Inc. Memory system and operation method thereof

Also Published As

Publication number Publication date
US9524791B1 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
US10249383B2 (en) Data storage device and operating method thereof
US10102059B2 (en) Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
CN107168886B (zh) 数据存储装置及其操作方法
US9640268B2 (en) Nonvolatile memory device including memory area storing information used for searching erased page, data storage device including the same, and operating method thereof
US9524791B1 (en) Data storage device and operating method thereof
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170099610A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150020385A (ko) 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170111386A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190001387A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102634809B1 (ko) 전자 장치 및 그것의 동작 방법
KR20160105100A (ko) 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US20200241955A1 (en) Data storage device and operating method thereof
US9773561B1 (en) Nonvolatile memory device and data storage device including the same
US11586379B2 (en) Memory system and method of operating the same
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10657046B2 (en) Data storage device and operating method thereof
KR20210156061A (ko) 저장 장치 및 그 동작 방법
US9966148B1 (en) Data storage device and operating method thereof
KR20200142698A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220138759A (ko) 메모리 시스템 및 그 동작 방법
KR20150072485A (ko) 데이터 저장 장치 및 그것의 동작 방법