KR20170107626A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20170107626A KR20170107626A KR1020160031010A KR20160031010A KR20170107626A KR 20170107626 A KR20170107626 A KR 20170107626A KR 1020160031010 A KR1020160031010 A KR 1020160031010A KR 20160031010 A KR20160031010 A KR 20160031010A KR 20170107626 A KR20170107626 A KR 20170107626A
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- film
- sub
- node contact
- storage node
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 224
- 238000003860 storage Methods 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 9
- 239000010408 film Substances 0.000 description 197
- 238000005530 etching Methods 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 238000000926 separation method Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000003795 chemical substances by application Substances 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 238000009413 insulation Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 7
- 239000012528 membrane Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 206010010144 Completed suicide Diseases 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H01L27/10841—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H01L27/10879—
-
- H01L27/10885—
-
- H01L27/10888—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1436—Dynamic random-access memory [DRAM]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
Abstract
본 발명의 실시예에 따른 반도체 장치는 제 1 방향으로 연장된 활성 영역을 포함하는 기판, 상기 활성 영역을 상기 제 1 방향과 교차하는 제 2 방향으로 가로지르는 비트 라인 구조체들, 상기 기판 상의 상기 비트 라인 구조체들의 일 측벽 상에 배치된 제 1 스페이서 및 인접하는 상기 비트 라인 구조체들 사이의 상기 활성 영역의 단부 상에 배치된 스토리지 노드 콘택을 포함하되, 상기 제 1 스페이서는 상기 비트 라인 구조체들 각각과 상기 스토리지 노드 콘택 사이의 제 1 부분, 상기 제 1 부분과 상기 스토리지 노드 콘택 사이의 제 2 부분 및 상기 제 1 부분과 상기 제 2 부분 사이의 제 3 부분을 포함하되, 상기 제 1 부분의 최소 수직적 두께는 상기 제 3 부분의 최대 수직적 두께보다 크고, 상기 제 3 부분의 최대 수직적 두께는 상기 제 2 부분의 최대 수직적 두께 보다 클 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 전기적 특성이 보다 개선된 반도체 장치를 제공하는데 있다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업이 중요한 요소로 각광 받고 있다. 하지만, 전자 산업이 고도로 발전함에 따라, 반도체 소자의 고집적화 경향이 심화되고 있다. 반도체 소자의 고집적화를 위하여, 반도체 소자의 패턴들의 선폭이 점점 감소되고 있다. 하지만, 최근에 패턴들의 미세화는 새로운 노광 기술 및/또는 높은 비용의 노광 기술 등을 요구하고 있어, 반도체 소자의 고집적화가 점점 어려워지고 있다. 이에 따라, 최근에, 새로운 집적도 기술에 대한 많은 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는 전기적 특성이 보다 개선된 반도체 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 반도체 장치는 제 1 방향으로 연장된 활성 영역을 포함하는 기판, 상기 활성 영역을 상기 제 1 방향과 교차하는 제 2 방향으로 가로지르는 비트 라인 구조체들, 상기 기판 상의 상기 비트 라인 구조체들의 일 측벽 상에 배치된 제 1 스페이서 및 인접하는 상기 비트 라인 구조체들 사이의 상기 활성 영역의 단부 상에 배치된 스토리지 노드 콘택을 포함하되, 상기 제 1 스페이서는 상기 비트 라인 구조체들 각각과 상기 스토리지 노드 콘택 사이의 제 1 부분, 상기 제 1 부분과 상기 스토리지 노드 콘택 사이의 제 2 부분 및 상기 제 1 부분과 상기 제 2 부분 사이의 제 3 부분을 포함하되, 상기 제 1 부분의 최소 수직적 두께는 상기 제 3 부분의 최대 수직적 두께보다 크고, 상기 제 3 부분의 최대 수직적 두께는 상기 제 2 부분의 최대 수직적 두께 보다 클 수 있다.
상기 제 1 스페이서는 절연막 및 상기 절연막으로 둘러싸인 에어 갭을 포함할 수 있다.
상기 제 1 부분은 제 1 절연막을 포함하고, 상기 제 2 부분을 제 2 절연막을 포함하고, 및 상기 제 3 부분은 제 3 절연막 및 상기 제 3 절연막으로 둘러싸인 에어 갭을 포함하되, 상기 제 1 절연막, 상기 제 2 절연막 및 상기 제 3 절연막은 동일한 물질을 포함할 수 있다.
상기 제 3 부분의 최소 수직적 두께는 상기 제 2 부분의 최대 수직적 두께와 동일할 수 있다.
상기 제 1 부분 및 상기 제 2 부분에 의해 노출된 상기 제 3 부분의 상면은 모서리를 갖되, 상기 모서리는 각이 질 수 있다.
상기 제 1 부분 및 상기 제 2 부분에 의해 노출된 상기 제 3 부분의 상면은 모서리를 갖되, 상기 모서리는 둥글 수 있다.
상기 비트라인 구조체의 타 측벽 상에 배치되고, 상기 스토리지 노드 콘택을 사이에 두고, 상기 제 1 스페이서와 마주보는 제 2 스페이서를 더 포함하되, 상기 제 2 스페이서는, 상기 비트라인 구조체들 각각과 스토리지 노드 콘택 사이의 제 1 부분 및 상기 제 1 부분과 상기 스토리지 노드 콘택 사이의 제 2 부분을 포함하되, 상기 제 1 부분의 최소 수직적 두께는 상기 제 2 부분의 최대 수직적 두께보다 클 수 있다.
상기 제 1 부분의 최대 수직적 두께는 상기 제 1 부분의 상기 최소 수직적 두께와 동일할 수 있다.
상기 제 2 부분의 상기 최대 수직적 두께는 상기 제 2 부분의 최소 수직적 두께와 동일할 수 있다.
상기 제 2 부분의 상면은 상기 스토리지 노드 콘택의 상부면 보다 높은 레벨에 위치할 수 있다.
본 발명의 실시예에 따르면, 제 1 서브 스페이서와 제 2 서브 스페이서 사이에 형성된 희생 스페이서가 랜딩 패드들을 형성하기 위한 식각 공정 시 노출되고, 노출된 희생 스페이서를 선택적으로 제거하여, 비트 라인과 상기 스토리지 노드 콘택 사이에 에어 갭을 갖는 스페이서가 형성될 수 있다. 이에 따라, 랜딩 패드의 최소 임계 폭을 확보하면서, 비트 라인과 스토리지 노드 콘택 사이의 기생 캐패시턴스를 감소시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 장치를 나타낸 평면도이다.
도 2a는 본 발명의 실시예에 따른 반도체 장치를 나타낸 것으로, 도 1의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도이다.
도 2b 및 도 2c는 도 2a의 A 부분을 확대한 확대도들이다.
도 3a는 본 발명의 실시예에 따른 반도체 장치를 나타낸 것으로, 도 1의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도이다.
도 3b 및 도 3c는 도 3a의 B 부분을 확대한 확대도들이다.
도 4a 내지 18a는 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 나타낸 평면도들이다.
도 4b 내지 도 18b는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 나타낸 것으로, 도 4a 내지 18a의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도들이다.
도 19 내지 도 27은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 나타낸 것으로, 도 4a 내지 18a의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도들이다.
도 2a는 본 발명의 실시예에 따른 반도체 장치를 나타낸 것으로, 도 1의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도이다.
도 2b 및 도 2c는 도 2a의 A 부분을 확대한 확대도들이다.
도 3a는 본 발명의 실시예에 따른 반도체 장치를 나타낸 것으로, 도 1의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도이다.
도 3b 및 도 3c는 도 3a의 B 부분을 확대한 확대도들이다.
도 4a 내지 18a는 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 나타낸 평면도들이다.
도 4b 내지 도 18b는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 나타낸 것으로, 도 4a 내지 18a의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도들이다.
도 19 내지 도 27은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 나타낸 것으로, 도 4a 내지 18a의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 실시예들에 따른 반도체 장치를 나타낸 평면도이다. 도 2a는 본 발명의 실시예에 따른 반도체 장치를 나타낸 것으로, 도 1의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도이다. 도 2b 및 도 2c는 도 1의 A 부분을 확대한 확대도들이다. 도 3a는 본 발명의 실시예에 따른 반도체 장치를 나타낸 것으로, 도 1의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도이다. 도 3b 및 도 3c는 도 3a의 B 부분을 확대한 확대도들이다.
도 1, 도 2a 및 도 3a를 참조하면, 기판(100) 내에 소자 분리막(111)이 배치될 수 있다. 기판(100)은 벌크(bulk) 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 실리콘-게르마늄 기판, 또는 선택적 에피택셜 성장(selective epitaxial growth: SEG)을 수행하여 획득한 에피택셜 박막의 기판일 수 있다.
소자 분리막(111)은 절연 물질(예를 들어, 실리콘 산화물)을 포함할 수 있다. 소자 분리막(111)은 기판(100)의 활성 영역들(AR)을 정의할 수 있다. 활성 영역들(AR)은 제 3 방향(Z)으로 길쭉한 바(bar) 형태를 가질 수 있다. 활성 영역들(AR)은 서로 평행할 수 있다.
기판(100)의 활성 영역들(AR) 각각 내에 소오스 드레인 영역(50)이 배치될 수 있다. 소오스 드레인 영역(50)은 기판(100)과 다른 도전형(예를 들어, N형)을 가질 수 있다.
기판(100)의 활성 영역들(AR) 각각 내에 한 쌍의 워드 라인들(WL)이 배치될 수 있다. 워드 라인들(WL)은 제 3 방향(Z)에 교차하는 제 1 방향(X)으로 활성 영역(AR)을 가로지를 수 있다. 워드 라인들(WL)은 기판(100)의 활성 영역(AR) 내에 매립될 수 있다. 즉, 워드 라인들(WL)의 상부면들은 기판(100)의 상부면 보다 낮은 레벨에 위치할 수 있다. 워드 라인들(WL)은 도전물질로 이루어져 있으며, 예를 들어, 폴리 실리콘, 도핑된 폴리 실리콘, 금속 물질, 또는 금속 실리사이드 물질을 포함할 수 있다.
워드 라인들(WL) 각각의 측벽들과 상기 기판(100) 사이 및 워드 라인(WL)의 하부면과 기판(100) 사이에 게이트 절연막(151)이 배치될 수 있다. 게이트 절연막(151)은 예를 들어, 실리콘 산화막 또는 열 산화막을 포함할 수 있다.
워드 라인(WL)의 상부면과 기판(100)의 상부면 사이에 캐핑 패턴(191)이 배치될 수 있다. 캐핑 패턴(191)의 상부면은 기판(100)의 상부면과 동일한 레벨에 위치할 수 있다. 캐핑 패턴(191)의 하부면은 워드 라인(WL)의 상부면 및 게이트 절연막(151)의 상부면과 접촉할 수 있다. 캐핑 패턴(191)은 절연 물질(예를 들어, 실리콘 산화물)을 포함할 수 있다.
기판(100)의 상부면 상에 버퍼막(70)이 배치될 수 있다. 버퍼막(70)은 하나 이상의 절연막들을 포함할 수 있다. 예를 들어, 버퍼막(70)은 실리콘 산화막, 실리콘 질화막 실리콘 산화질화막 또는 이들 중 둘 이상을 포함하는 복수 개의 절연막들을 포함할 수 있다.
한 쌍의 워드 라인들(WL) 사이에 위치하는 기판(100)의 활성 영역(AR)의 일부분 내에 비트라인 노드 콘택(DCC)이 배치될 수 있다. 비트라인 노드 콘택(DCC)은 버퍼막(70)을 관통하며, 기판(100)의 활성 영역(AR)의 일부분 내에 배치된 소오스/드레인 영역(50)과 전기적으로 연결될 수 있다. 비트라인 노드 콘택(DCC)의 하부면은 워드 라인(WL)의 상부면 보다 높은 레벨에 위치할 수 있고, 비트라인 노드 콘택(DCC)의 상부면은 버퍼막(70)의 상부면과 공면을 가질 수 있다. 비트라인 노드 콘택(DCC)은 예를 들어, 금속 실리사이드막, 폴리 실리사이드막, 금속 질화막, 금속막을 포함하는 그룹에서 선택되는 적어도 하나의 막을 포함할 수 있다.
기판(100)의 활성 영역(AR)을 제 1 방향(X) 및 제 3 방향(Z)에 교차하는 제 2 방향(Y)으로 가로지르는 비트 라인 구조체(BLS)가 배치될 수 있다. 비트 라인 구조체(BLS)는 제 2 방향(Y)으로 배열된 복수 개의 비트라인 노드 콘택들(DCC) 상을 가로지를 수 있다. 일 예로, 비트 라인 구조체(BLS)는 제 2 방향(Y)으로 배열된 복수 개의 비트라인 노드 콘택들(DCC)과 전기적으로 연결될 수 있다.
비트 라인 구조체(BLS)는 기판(100) 상에 차례로 적층된 비트 라인(BL) 및 절연 패턴(240)을 포함할 수 있다. 비트 라인(BL)은 제 1 도전 패턴(232) 및 제 2 도전 패턴(234)을 포함할 수 있다. 제 2 도전 패턴(234)은 제 1 도전 패턴(232)과 절연 패턴(240) 사이에 배치될 수 있다. 제 1 도전패턴(232)은 예를 들어, 폴리 실리콘 또는 도핑된 폴리 실리콘을 포함할 수 있다. 제 2 도전패턴(234)은 예를 들어, 텅스텐(W), 알루미늄(Al), 구리(Cu), 니켈(Ni), 및 코발트(Co) 중 어느 하나를 포함할 수 있다. 절연 패턴(240)은 예를 들어, 실리콘 산화막을 포함할 수 있다. 도면상에 도시하지 않았지만, 제 1 도전패턴(232)과 제 2 도전패턴(234) 사이에 확산 방지막(미도시)이 배치될 수 있다.
서로 인접하는 비트 라인 구조체들(BLS) 사이에 위치하는 기판(100)의 활성 영역(AR)의 단부에 스토리지 노드 콘택(BC)이 배치될 수 있다. 스토리지 노드 콘택(BC)은 기판(100)의 활성 영역(AR)의 단부 내에 배치된 소오스/드레인 영역(50)과 전기적으로 연결될 수 있다. 일 예로, 제 2 방향(Y)으로 배열된 복수 개의 스토리지 노드 콘택들(BC)은 일렬로 배열될 수 있다. 스토리지 노드 콘택(BC)의 하부는 기판(100)의 활성 영역(100) 내에 매립될 수 있다. 스토리지 노드 콘택(BC)의 상부면은 절연 패턴(240)의 상부면 보다 낮은 레벨에 위치할 수 있다. 스토리지 노드 콘택(BC)은 예를 들어, 금속 실리사이드막, 폴리 실리콘막, 금속 질화막 및 금속막 중 적어도 하나를 포함할 수 있다.
도 2b, 도 2c, 도 3b 및 도 3c를 같이 참조하면, 비트 라인 구조체들(BLS) 각각의 측벽들 상에 제 1 및 제 2 스페이서들(S1, S2)이 배치될 수 있다. 구체적으로, 비트 라인 구조체(BLS)의 일측벽 상에 제 1 스페이서(S1)가 배치될 수 있고, 비트 라인 구조체(BLS)의 타측벽 상에 제 2 스페이서(S2)가 배치될 수 있다. 일 예로, 제 1 스페이서(S1) 및 제 2 스페이서(S2)는 스토리지 노드 콘택(BC)을 사이에 두고 서로 마주볼 수 있다. 제 1 스페이서(S1)의 상부 및 제 2 스페이서(S2)의 상부는 스토리지 노드 콘택(BC)에 의해 노출될 수 있다. 제 1 스페이서(S1) 및 제 2 스페이서(S2)에 대한 구체적인 설명은 후술하도록 한다.
버퍼막(70) 상에 배치되며, 인접하는 비트 라인 구조체들(BLS) 사이의 영역과 워드 라인(WL)이 교차하는 부분에 분리 패턴(272)이 배치될 수 있다. 분리 패턴(272)은 예를 들어, SiBCN막, SiCN막, SiOCN막, 및 SiN막 중 적어도 어느 하나를 포함할 수 있다.
스토리지 노드 콘택(BC) 상에 랜딩 패드(LP)가 배치될 수 있다. 랜딩 패드(LP)은 스토리지 노드 콘택(BC)과 전기적으로 연결될 수 있다. 랜딩 패드(LP)의 일부분은 서로 인접하는 비트 라인 구조체들(BLS) 중 어느 하나 상에 배치될 수 있다. 일 예로, 랜딩 패드(LP)의 상부면은 분리 패턴(272)의 상부면과 동일한 레벨에 위치할 수 있다.
랜딩 패드(LP)는 스토리지 노드 콘택(BC) 상에 차례로 적층된 베리어 패턴(252) 및 금속 패턴(254)을 포함할 수 있다. 베리어 패턴(252)은 금속 패턴(254)과 스토리지 노드 콘택(BC) 사이, 금속 패턴(254)과 제 1 스페이서(S1)의 상부 사이 및 금속 패턴(254)과 절연 패턴(240)의 상부면 사이, 및 금속 패턴(254)과 제 2 스페이서(S2)의 상부 사이에 개재될 수 있다. 베리어 패턴(252)은 예를 들어, TiN, Ti/TiN, TiSiN, TaN 또는 WN을 포함할 수 있다. 금속 패턴(254)은 금속 물질(예를 들어, 텅스텐)을 포함할 수 있다.
인접하는 랜딩 패드들(LP) 사이에 분리막(276)이 배치될 수 있다. 분리막(276)은 랜딩 패드들(LP)의 외벽들을 감쌀 수 있다. 분리막(276)의 하부면은 절연 패턴(240)의 상부면과 절연 패턴(240)의 하부면 사이에 배치될 수 있다. 일 예로, 분리막(276)의 일부분은 제 2 스페이서(S2)와 인접하는 절연 패턴(240) 내에 매립될 수 있다. 분리막(276)의 하부면의 일부는 제 2 스페이서(S2)와 접촉할 수 있다. 분리막(276)의 상부면은 랜딩 패드(LP)의 상부면과 공면을 가질 수 있다.
분리막(276)은 제 1 절연막(276a) 및 제 2 절연막(276b)을 포함할 수 있다. 제 1 절연막(276a)은 인접하는 랜딩 패드들(L)의 외벽들, 절연 패턴(240)의 일부 측벽 및 제 2 스페이서(S2)과 접촉할 수 있다. 제 1 절연막(276a)은 스텝 커버리지(step-coverage)가 좋지 않은 절연 물질을 포함할 수 있다. 제 1 절연막(276a)은 예를 들어, TEOS(tetraethly orthosilicate) 또는 고밀도플라즈마(HDP) 산화막을 포함할 수 있다. 제 2 절연막(276b)은 제 1 절연막(276a)으로 둘러싸인 내부 공간 내에 배치될 수 있다. 제 2 절연막(276b)은 예를 들어, 실리콘 산화막 또는 실리콘 질화막을 포함할 수 있다.
랜딩 패드(LP) 상에 정보저장 요소들이 배치될 수 있다. 정보저장 요소들은 예를 들어 캐패시터일 수 있다. 캐패시터는 하부전극(BE), 유전막(미도시) 및 상부전극(미도시)을 포함할 수 있다. 일 예로, 제 2 방향(Y)으로 하부 전극들(BE)은 지그재그 형태로 배열될 수 있다.
하기에서는, 도 2b, 도 2c, 도 3b 및 도 3c를 참조하여, 제 1 스페이서(S1) 및 제 2 스페이서(S2)에 대해 구체적으로 설명하도록 한다.
도 2b 및 도 3b를 참조하면, 제 1 스페이서(S1)는 비트 라인 구조체(BSL)의 일부분과 스토리지 노드 콘택(BC) 사이 및 비트 라인 구조체(BSL)의 다른 부분과 랜딩 패드(LP) 사이에 배치된 제 1 부분(P1), 제 1 부분(P1)의 일부분과 스토리지 노드 콘택(BC) 사이 및 제 1 부분(P1)의 다른 부분과 랜딩 패드(LP) 사이에 배치된 제 2 부분(P2), 및 제 1 부분(P1)과 제 2 부분(P2) 사이의 제 3 부분(P3)을 포함할 수 있다.
일 예로, 제 1 부분(P1)의 최소 수직적 두께(t1)는 제 3 부분(P3)의 최대 수직적 두께(T3) 보다 클 수 있고, 제 3 부분(P3)의 최대 수직적 두께(T3)는 제 2 부분(P2)의 최대 수직적 두께(T2) 보다 클 수 있다. 제 3 부분(P3)의 최소 수직적 두께(t3)는 제 2 부분(P2)의 최대 수직적 두께(T2)와 실질적으로 동일할 수 있다. 제 1 부분(P1)은 제 1 절연막을 포함하고, 제 2 부분(P2)은 제 2 절연막을 포함하고, 제 3 부분(P3)는 제 3 절연막 및 제 3 절연막을 둘러싸인 에어 갭(AG)을 포함할 수 있다.
제 1 부분(P1)의 상면(2a)은 제 2 부분(P2)의 상면(2b) 보다 높은 레벨에 위치하고, 제 3 부분(P3)의 상면(2c)은 제 1 부분(P1)의 상면(2a)과 제 2 부분(P2)의 상면(2b) 사이의 레벨에 위치할 수 있다. 일 예로, 제 3 절연막으로 정의되는 에어 갭(AG)의 상면(2d)은 제 1 부분(P1)의 상면(2a)과 제 2 부분(P2)의 상면(2b) 사이의 레벨에 위치할 수 있다. 제 2 부분(P2)의 상면(2b)은 스토리지 노드 콘택(BC)의 상부면 보다 높은 레벨에 위치할 수 있다. 제 1 부분(P1)의 상면(2a), 제 2 부분(P2)의 상면(2b) 및 제 3 부분(P3)의 상면(2c)은 랜딩 패드(LP)와 접촉할 수 있다. 제 3 부분(P3)의 상면(2c)은 제 1 부분(P1) 및 제 2 부분(P2)에 의해 노출될 수 있다. 일 예로, 도 2b에 도시된 것과 같이, 제 3 부분(P3)의 상면(2c)을 포함하는 제 3 부분(P3)의 상부는 모서리를 갖고, 모서리는 둥글 수 있다. 다른 예로, 도 3b에 도시된 것과 같이, 제 3 부분(P3)의 상부는 모서리를 갖고, 모서리는 각이 질 수 있다.
제 2 스페이서(S2)는 비트 라인 구조체(BSL)의 일부분과 스토리지 노드 콘택(BC) 사이 및 비트 라인 구조체(BSL)의 다른 부분과 랜딩 패드(LP) 사이에 배치된 제 1 부분(P1'), 제 1 부분(P1')의 일부분과 스토리지 노드 콘택(BC) 사이 및 제 1 부분(P1')의 다른 부분과 랜딩 패드(LP) 사이에 배치된 제 2 부분(P2')을 포함할 수 있다.
일 예로, 제 1 부분(P1')의 최소 수직적 두께(t1')는 제 2 부분(P2')의 최대 수직적 두께(T2') 보다 클 수 있다. 그리고, 제 1 부분(P1')의 최대 수직적 두께(T1')는 제 1 부분(P1')의 최소 수직적 두께(t1')와 실질적으로 동일할 수 있고, 제 2 부분(P2')의 최대 수직적 두께(T2')는 제 2 부분(P2')의 최소 수직적 두께(t2')와 실질적으로 동일할 수 있다.
도 2c 및 도 3c를 참조하면, 제 1 스페이서(S1)는 제 1 서브 스페이서(SP1), 제 2 서브 스페이서(SP2), 제 3 서브 스페이서(SP3), 및 에어 갭(AG)을 포함할 수 있다. 제 1 서브 스페이서(SP1)은 비트 라인(BL)과 스토리지 노드 콘택(BC) 사이 및 절연 패턴(240)의 일부분과 랜딩 패드(LP)의 일부분 사이에 배치될 수 있다. 제 1 서브 스페이서(SP1)는 버퍼막(70)의 상부면 및/또는 제 1 콘택홀(CH1)에 노출된 기판(100)의 상부면 상으로 연장될 수 있다. 일 예로, 제 1 서브 스페이서(SP1)는 비트 라인(BL)의 일 측벽의 일부분, 절연 패턴(240)의 일 측벽, 베리어 패턴(252)의 일부분 및 버퍼막(70)의 상부면과 접촉할 수 있다. 일 예로, 제 1 서브 스페이서(SP1)는 비트 라인(BL)의 일 측벽의 일부분, 절연 패턴(240)의 일 측벽, 베리어 패턴(252)의 일부분 및 제 1 콘택홀(CH1)에 노출된 기판(100)의 상부면과 접촉할 수 있다. 제 1 서브 스페이서(SP1)는 예를 들어, 실리콘 질화막을 포함할 수 있다.
제 2 서브 스페이서(SP2)는 제 1 서브 스페이서(SP1)의 일부분과 스토리지 노드 콘택(BC)의 일부분 사이 및 제 1 서브 스페이서(SP1)의 다른 부분과 스토리지 노드 콘택(BC)과 인접하는 랜딩 패드(LP)의 일부분 사이에 배치될 수 있다. 일 예로, 제 2 서브 스페이서(SP2)는 스토리지 노드 콘택(BC)의 측벽 일부분과 랜딩 패드(LP)의 일부분과 접촉할 수 있다. 일 예로, 제 2 서브 스페이서(SP2)의 상면(2b)은 제 1 서브 스페이서(SP1)의 상면(2a) 보다 낮은 레벨에 위치할 수 있다. 제 2 서브 스페이서(SP2)는 예를 들어, 실리콘 질화막을 포함할 수 있다.
제 3 서브 스페이서(SP3)는 제 1 서브 스페이서(SP1)의 상부 측벽과 제 2 서브 스페이서(SP2)의 상면(2b) 사이에 배치될 수 있다. 일 예로, 제 3 서브 스페이서(SP3)는 제 1 서브 스페이서(SP1)의 상부 측벽, 제 2 서브 스페이서(SP2)의 상면(2b)의 일부 및 랜딩 패드(LP)의 일부분과 접촉할 수 있다. 제 3 서브 스페이서(SP3)은 비트라인 노드 콘택(BC)의 상부면 상에 배치될 수 있다. 즉, 제 3 서브 스페이서(SP3)은 비트라인 노드 콘택(BC)에 의해 노출될 수 있다. 제 3 서브 스페이서(SP3)의 두께는 제 2 서브 스페이서(SP2)의 두께 보다 얇을 수 있다. 제 3 서브 스페이서(SP3)은 예를 들어, 실리콘 질화막을 포함할 수 있다.
에어 갭(AG)은 비트 라인(BL)과 스토리지 노드 콘택(BC) 사이 및 절연 패턴(240)의 일부분과 랜딩 패드(LP) 사이에 배치될 수 있다. 에어 갭(AG)은 제 1 서브 스페이서(SP1), 제 2 서브 스페이서(SP2), 제 3 서브 스페이서(SP3) 및 제 1 서브 스페이서(SP1) 및 제 2 서브 스페이서(SP2)에 의해 노출된 스토리지 노드 콘택(BC)의 일부분으로 둘러싸인 빈 공간에 해당될 수 있다. 일 예로, 제 3 서브 스페이서(SP3)로 정의되는 에어 갭(AG)의 상면(2d)은 제 1 서브 스페이서(SP1)의 상면(2a)과 제 2 서브 스페이서(SP2)의 상면(2b) 사이의 레벨에 위치할 수 있다.
제 2 스페이서(S2)는 제 1 서브 스페이서(SP1'), 제 2 서브 스페이서(SP2'), 제 3 서브 스페이서(SP3') 및 에어 갭(AG')을 포함할 수 있다. 제 1 서브 스페이서(SP1')는 비트 라인(BL)과 스토리지 노드 콘택(BC) 사이 및 절연 패턴(240)의 일부분과 랜딩 패드(LP) 사이에 배치될 수 있다. 제 1 서브 스페이서(SP1')는 버퍼막(70)의 상부면 및/또는 제 1 채널홀(CH1)에 노출된 기판(100)의 상부면 상으로 연장될 수 있다. 일 예로, 제 1 서브 스페이서(SP1')는 비트 라인(BL)의 타 측벽, 절연 패턴(240)의 타 측벽의 일부분, 제 1 절연막(276a)의 하부면의 일부분 및 버퍼막(70)의 상부면과 접촉할 수 있다. 일 예로, 제 1 서브 스페이서(SP1')는 비트 라인(BL)의 타 측벽, 절연 패턴(240)의 타 측벽의 일부분, 제 1 절연막(276a)의 하부면의 일부분 및 제 1 채널홀(CH1)에 노출된 기판(100)의 상부면과 접촉할 수 있다. 제 1 서브 스페이서(SP1')는 예를 들어, 실리콘 질화막을 포함할 수 있다.
제 2 서브 스페이서(SP2')는 제 1 서브 스페이서(SP1')의 일부분과 스토리지 노드 콘택(BC)의 일부분 사이 및 제 1 서브 스페이서(SP1')의 다른 부분과 스토리지 노드 콘택(BC)과 인접하는 랜딩 패드(LP)의 일부분 사이에 배치될 수 있다. 일 예로, 제 2 서브 스페이서(SP2')는 스토리지 노드 콘택(BC)의 측벽 일부분과 랜딩 패드(LP)의 일부분과 접촉할 수 있다. 일 예로, 제 2 서브 스페이서(SP2')의 상면은 제 1 서브 스페이서(SP1')의 상면 보다 낮은 레벨에 위치할 수 있다. 제 2 서브 스페이서(SP2')는 예를 들어, 실리콘 질화막을 포함할 수 있다.
제 3 서브 스페이서(SP3')는 제 2 서브 스페이서(SP2')의 상면과 제 1 절연막(276a)의 하부면의 일부 사이에 배치될 수 있다. 일 예로, 제 3 서브 스페이서(SP3')는 제 2 서브 스페이서(SP2')의 상면 일부분, 랜딩 패드(LP)의 일부분 및 제 1 절연막(276a)의 하부면 일부와 접촉할 수 있다. 제 3 서브 스페이서(SP3')는 예를 들어, 실리콘 질화막을 포함할 수 있다.
에어 갭(AG')은 비트 라인(BL)과 스토리지 노드 콘택(BC) 사이 및 절연 패턴(240)의 일부분과 랜딩 패드(LP)의 일부분 사이에 배치될 수 있다. 에어 갭(AG')은 제 1 서브 스페이서(SP1'), 제 2 서브 스페이서(SP2'), 제 3 서브 스페이서(SP3'), 제 1 절연막(276a)의 일부분 및 제 1 서브 스페이서(SP1') 및 제 2 서브 스페이서(SP2')에 의해 노출된 스토리지 노드 콘택(BC)의 일부분으로 둘러싸인 빈 공간에 해당될 수 있다.
제 1 스페이서(S1)의 최상면은 제 1 서브 스페이서(SP1)의 상면(2a)으로 정의할 수 있다. 제 2 스페이서(S2)의 최상면은 제 1 서브 스페이서(SP1')의 상면(2a'), 제 3 서브 스페이서(SP3')의 상면(2c') 및 에어 갭(AG')을 정의하는 제 1 절연막(276a) 하부면 일부로 정의할 수 있다. 이때, 제 1 스페이서(S1)의 최상면과 제 2 스페이서(S2)의 최상면은 서로 다른 레벨에 위치할 수 있다. 일 예로, 제 1 스페이서(S1)의 최상면은 제 2 스페이서(S2)의 최상면 보다 높은 레벨에 위치할 수 있다
도 4a 내지 18a는 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 나타낸 평면도들이다. 도 4b 내지 도 18b는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 나타낸 것으로, 도 4a 내지 18a의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도들이다.
도 4a 및 도 4b를 참조하면, 기판(100) 내에 소자 분리막(111)을 형성하여 활성 영역들(AR)을 정의할 수 있다. 소자 분리막(111)은 기판(100)에 트렌치들(미도시)을 형성하고, 트렌치들 내에 절연물질을 채워 형성될 수 있다. 활성 영역들(AR)은 제 3 방향(Z)으로 길쭉한 바(bar) 형태를 가지며, 서로가 평행하게 배치될 수 있다. 기판(100)은 벌크(bulk) 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 실리콘-게르마늄 기판, 또는 선택적 에피택셜 성장(selective epitaxial growth: SEG)을 수행하여 획득한 에피택셜 박막의 기판일 수 있다. 소자 분리막(111)은 예를 들어 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 활성 영역들(AR) 각각 내에 소오스/드레인 영역(50)이 형성될 수 있다. 소오스/드레인 영역(50)은 기판(100) 상에 이온 주입 마스크(미도시)를 형성하고, 이온주입 마스크에 노출된 기판(100) 내에 이온 주입 공정을 진행하여 형성될 수 있다. 이와 달리, 이온 주입 공정은 이온 주입 마스크 없이 수행될 수 있다.
기판(100) 내에 트렌치들(131)이 형성될 수 있다. 한 쌍의 트렌치들(131)이 활성 영역(AR)을 제 3 방향(Z)에 교차하는 제 1 방향(X)으로 가로지르며 형성될 수 있다. 트렌치들(131)은 서로 평행하게 배열될 수 있다.
트렌치들(131) 각각의 표면을 컨포말하게 덮는 게이트 절연막(151)이 형성될 수 있다. 게이트 절연막(151)은 절연물질로 이루어져 있으며, 예를 들어, 실리콘 산화막 또는 열 산화막일 수 있다.
게이트 절연막(151)으로 둘러싸인 트렌치(131) 내에 워드 라인(WL)이 형성될 수 있다. 워드 라인(WL)은 게이트 절연막(151) 상에 트렌치(131)를 채우는 금속막(미도시)을 형성하고, 트렌치(131)의 하부에 금속막의 일부가 남도록 금속막에 식각 공정을 수행하여 형성될 수 있다. 워드 라인(WL)은 도전물질로 이루어져 있으며, 예를 들어, 폴리 실리콘 또는 도핑된 폴리 실리콘, 금속 물질, 또는 금속 실리사이드 물질을 포함할 수 있다.
트렌치(131)의 나머지 공간 내에 캐핑 패턴(191)이 형성될 수 있다. 캐핑 패턴(191)은 워드 라인(WL) 상에 형성되며, 트렌치(131)를 완전히 채울 수 있다. 캐핑 패턴(191)은 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
도 6a 및 도 6b를 참조하면, 기판(100) 상에 버퍼막(70)이 형성될 수 있다. 버퍼막(70)은 하나 이상의 절연막들로 이루어질 수 있다. 버퍼막(70)은 예를 들어, 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 또는 이들 중 둘 이상을 포함하는 복수 개의 절연막들일 수 있다. 도면에 도시하지 않았지만, 버퍼막(70) 상에 오프닝들(미도시)을 갖는 마스크 패턴(미도시)이 형성될 수 있다.
마스크 패턴에 노출된 버퍼막(70)을 패터닝하기 위한 식각 공정이 수행될 수 있다. 식각 공정으로 버퍼막(70)의 일부분 및 기판(100)의 상부 일부분이 식각되어, 활성 영역(AR) 내에 제 1 콘택홀(CH1)이 형성될 수 있다. 상세하게, 평면적 관점에서, 제 1 콘택홀(CH1)은 활성영역(AR)과 중첩하는 한 쌍의 워드 라인들(WL) 사이에 배치된 소오스/드레인 영역(50)을 노출시킬 수 있다. 제 1 콘택홀(CH1)을 형성하면서, 소오스/드레인 영역(50)과 인접하는 소자 분리막(111)의 상부 일부분이 식각될 수 있다.
도 7a 및 도 7b를 참조하면, 제 1 콘택홀(CH1) 내에 콘택 패턴(215)이 형성될 수 있다. 콘택 패턴(215)은 제 1 콘택홀(CH1)을 완전히 채워 형성될 수 있다. 구체적으로, 콘택 패턴(215)은 버퍼막(70) 상에 제 1 채널홀(CH1)을 채우는 도전막(미도시)을 형성하고, 버퍼막(70)의 상부면이 노출될 때까지 도전막에 평탄화 공정(예를 들어, CMP 또는 etch back)을 진행하여 형성될 수 있다. 콘택 패턴(215)은 금속 실리사이드막, 폴리실리사이드막, 금속 질화막, 금속막을 포함하는 그룹에서 선택되는 적어도 하나의 막을 포함할 수 있다.
도 8a 및 도 8b를 참조하면, 버퍼막(70) 상에 전극막(230)이 형성될 수 있다. 전극막(230)은 복수 개의 도전성 막들을 포함할 수 있다. 예를 들어, 전극막(230)은 버퍼막(70) 상에 차례로 적층된 제 1 전극막(231) 및 제 2 전극막(233)을 포함할 수 있다. 제 1 전극막(231)은 예를 들어, 폴리 실리콘 또는 도핑된 폴리 실리콘을 포함할 수 있다. 제 2 전극막(233)은 예를 들어, 텅스텐(W), 알루미늄(Al), 구리(Cu), 니켈(Ni), 또는 코발트(Co)를 포함할 수 있다. 도면에 도시하지 않았지만, 제 1 전극막(231) 및 제 2 전극막(233) 사이에 확산 방지막(미도시)이 개재될 수 있다. 확산 방지막은 확산 베리어 메탈(diffusion barrier metal)로서, 예를 들어 TiN, Ti/TiN, TiSiN, TaN 또는 WN을 포함할 수 있다.
전극막(230) 상에 절연 패턴(240)이 형성될 수 있다. 복수 개의 절연 패턴들(240)은 제 2 방향(Y)으로 연장되며, 서로 평행하게 배열될 수 있다. 절연 패턴들(240) 각각은 제 2 방향(Y)으로 배열된 콘택 패턴들(215) 상을 지나도록 활성 영역들(AR)을 가로지를 수 있다. 절연 패턴(240)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
도 9a 및 도 9b를 참조하면, 절연 패턴(240)을 식각 마스크로 사용하여, 절연 패턴(240)에 노출된 전극막(230)을 패터닝하여 비트 라인(BL)이 형성될 수 있다. 이어서, 콘택 패턴(215)을 식각하여, 제 1 콘택홀(CH1) 내에 비트라인 노드 콘택(DCC)이 형성될 수 있다. 비트 라인(BL)은 비트라인 노드 콘택(DCC) 상을 지나도록 활성 영역(AR)을 제 2 방향(Y)으로 가로지를 수 있다. 비트 라인(BL) 및 비트라인 노드 콘택(DCC)이 형성되어, 버퍼막(70)의 일부 상부면 및 제 1 콘택홀(CH1) 내의 활성 영역(AR) 및 소자 분리막(111)이 노출될 수 있다.
비트 라인(BL)은 기판(100) 상에 차례로 적층된 제 1 도전패턴(232), 제 2 도전패턴(234)을 포함할 수 있다.
도 10a 및 도 10b를 참조하면, 제 1 도전패턴(232)의 측벽들, 제 2 도전패턴(234)의 측벽들, 절연 패턴(240)의 측벽들 및 상부면, 버퍼막(70)의 상부면, 비트라인 노드 콘택(DCC)의 측벽들 및 제 1 콘택홀(CH1)의 표면을 컨포말하게 덮는 제 1 스페이서막(301)이 형성될 수 있다. 제 1 스페이서막(301)은 예를 들어, 실리콘 질화막을 포함할 수 있다.
제 1 스페이서막(301) 상에 희생 스페이서막(303)이 형성될 수 있다. 희생 스페이서막(303)은 제 1 스페이서막(301)의 표면을 컨포말하게 덮을 수 있다. 일 예로, 희생 스페이서막(303)은 비트라인 노드 콘택(DCC)에 의해 채워지지 않은 제 1 콘택홀(CH1)의 나머지 영역을 채울 수 있다. 희생 스페이서막(303)은 제 1 스페이서막(303)과 식각 선택성을 갖는 물질을 포함할 수 있다. 예를 들어, 희생 스페이서막(303)은 실리콘 산화막을 포함할 수 있다.
희생 스페이서막(303) 상에 제 2 스페이서막(305)이 형성될 수 있다. 제 2 스페이서막(305)은 희생 스페이서막(303)의 표면을 컨포말하게 덮을 수 있다. 제 2 스페이서막(305)은 희생 스페이서막(303)과 식각 선택성을 갖는 물질을 포함할 수 있다. 예를 들어, 제 2 스페이서막(305)은 실리콘 질화막을 포함할 수 있다.
도 11a 및 도 11b를 참조하면, 에치백 공정을 수행하여, 절연 패턴(240)의 상부면 및 버퍼막(70)의 상부면이 노출되도록 제 2 스페이서막(305), 희생 스페이서막(303) 및 제 1 스페이서막(301)을 차례로 식각할 수 있다. 이에 따라, 제 1 도전패턴(232), 제 2 도전 패턴(234), 절연 패턴(240) 및 비트라인 노드 콘택(DCC)의 측벽들 상에 각각 차례로 적층된 제 1 서브 스페이서(SP1), 희생 스페이서(303a) 및 제 2 서브 스페이서(SP2)가 형성될 수 있다.
버퍼막(70) 상의 비트 라인들(BL) 사이를 채우는 절연막(310)이 형성될 수 있다. 절연막(310)의 상부면은 절연 패턴(240)의 상부면과 공면을 가질 수 있다. 절연막(310)은 예를 들어, 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 또는 이를 포함하는 복수 개의 절연막들일 수 있다.
도 12a 및 도 12b를 참조하면, 절연막(310)의 일부분을 식각하여 개구부들(OP)이 형성될 수 있다. 평면적 관점에서, 개구부들(OP) 각각은 인접하는 비트 라인들(BL) 사이의 공간과 워드 라인(BL)이 교차하는 영역에 형성될 수 있다. 개구부들(OP) 내에 절연 물질을 채워 분리 패턴들(272)이 형성될 수 있다. 도면에 도시하지 않았지만, 분리 패턴들(272)의 상부면들은 절연 패턴(240)의 상부면과 공면을 이룰 수 있다. 분리 패턴들(272)은 절연막(310)에 대해 식각 선택성을 갖는 물질을 포함할 수 있다. 분리 패턴들(272)은 예를 들어, SiBCN막, SiCN막, SiOCN막 및 SiN막 중 적어도 하나를 포함할 수 있다.
절연막(310), 절연막(310)이 제거되어 노출된 버퍼막(70) 및 기판(100)의 상부 일부분을 식각하여, 제 2 콘택홀(CH2)이 형성될 수 있다. 제 2 콘택홀(CH2)은 인접하는 비트 라인들(BL) 및 제 2 방향(Y)으로 마주보는 분리 패턴들(272)에 의해 정의될 수 있다. 제 2 콘택홀(CH2)에 의해 활성 영역(AR)의 단부들 각각 내에 형성된 소오스/드레인 영역(50)이 노출될 수 있다.
한편, 식각 공정들로 인하여, 희생 스페이서(303a) 및 제 2 서브 스페이서(SP2)의 상부 일부분들이 식각될 수 있다.
도 13a 및 도 13b를 참조하면, 제 2 콘택홀(CH2) 내에 스토리지 노드 콘택(BC)이 형성될 수 있다. 스토리지 노드 콘택(BC)은 활성 영역(AR)의 단부들 상에 각각 배치되어, 소오스/드레인 영역(50)과 전기적으로 연결될 수 있다. 스토리지 노드 콘택(BC)은 제 2 콘택홀(CH2)의 일부분을 채울 수 있다. 상세하게, 제 2 콘택홀(CH2)을 채우는 도전막(미도시)을 형성한 후, 도전막에 식각 공정(예를 들어, 에치백 공정(etch-back process)을 진행하여, 제 2 채널홀(CH2)의 하부에 스토리지 노드 콘택(BC)이 형성될 수 있다. 스토리지 노드 콘택(BC)의 상부면은 절연 패턴(240)의 상부면과 하부면 사이에 배치될 수 있다. 스토리지 노드 콘택(BC)에 의해 제 1 서브 스페이서(SP1)의 상부 일부분, 희생 스페이서(303a)의 상부 일부분 및 제 2 서브 스페이서(SP2)의 상부 일부분이 노출될 수 있다. 스토리지 노드 콘택(BC)은 예를 들어, 금속 실리사이드막, 폴리 실리콘막, 금속 질화막, 및 금속막을 포함하는 그룹에서 적어도 하나의 막을 포함할 수 있다.
스토리지 노드 콘택(BC)에 의해 노출된 제 2 서브 스페이서(SP2)의 상부 일부분이 제거될 수 있다. 이에 따라, 제 2 서브 스페이서(SP2)에 의해 덮인 희생 스페이서(303a)의 측벽 일부분이 노출될 수 있다. 제거 공정은 희생 스페이서(303a)에 대해 식각 선택성을 갖는 식각 레서피를 사용할 수 있다. 제거 공정은 습식 식각 또는 건식 식각 공정으로 수행될 수 있다.
도 14a 및 도 14b를 참조하면, 제 2 서브 스페이서(SP2) 및 스토리지 노드 콘택(BC)에 의해 노출된 희생 스페이서(303a)의 상부 일부분이 식각될 수 있다. 이에 따라, 희생 스페이서(303a)의 상부의 높이가 감소될 수 있다. 이때, 희생 스페이서(303a)의 상부는 스토리지 노드 콘택(BC)에 노출된 희생 스페이서(303a)의 일부분에 해당될 수 있다. 식각 공정 후의 희생 스페이서(303a)의 상부는 제 2 서브 스페이서(SP2) 및 스토리지 노드 콘택(BC)에 의해 노출될 수 있다. 희생 스페이서(303a)의 상부 측벽은 제 2 콘택홀(CH1) 쪽으로 볼록할 수 있다. 일 예로, 희생 스페이서(303a)의 상부는 제 1 채널홀(CH1) 쪽으로 돌출된 둥근 측벽을 가질 수 있다. 식각 공정은 예를 들어, 건식 식각(예를 들어, etch back) 공정일 수 있다.
스토리지 노드 콘택(BC)의 상부면, 희생 스페이서(303a)의 상부 측벽, 희생 스페이서(303a)에 의해 노출된 제 1 서브 스페이서(SP1)의 측벽 일부분 및 절연 패턴(240)의 상부면을 컨포말하게 덮는 제 3 스페이서막(307)이 형성될 수 있다. 제 3 스페이서막(307)은 제 2 서브 스페이서(SP2)와 동일한 물질을 포함할 수 있다. 예를 들어, 제 3 스페이서막(307)은 실리콘 질화막을 포함할 수 있다.
도 15a 및 도 15b를 참조하면, 스토리지 노드 콘택(BC)의 상부면 및 절연 패턴(240)의 상부면을 덮는 제 3 스페이서막(307)의 일부분을 제거하여 제 3 서브 스페이서(SP3)가 형성될 수 있다. 식각 공정으로, 스토리지 노드 콘택(BC)의 상부면 및 절연 패턴(240)의 상부면이 노출될 수 있다. 제 3 서브 스페이서(SP3)는 제 1 및 제 2 서브 스페이서들(SP1, SP2)에 의해 노출된 희생 스페이서(303a)의 측벽 일부분, 희생 스페이서(303a)에 의해 노출된 제 1 서브 스페이서(SP1)의 측벽 및 제 2 서브 스페이서(SP2)의 상부면의 일부를 덮을 수 있다. 식각 공정에 의해, 제 3 서브 스페이서(SP3)의 두께는 제 3 스페이서막(307)의 두께 보다 작을 수 있다. 식각 공정은 건식 식각 공정이 수행될 수 있다.
스토리지 노드 콘택(BC)의 상부 일부분을 식각할 수 있다. 식각 공정으로, 제 2 서브 스페이서(SP2)의 상부면 및 측벽 일부분이 노출될 수 있다. 일 예로, 스토리지 노드 콘택(BC)의 상부면은 비트 라인(BL)의 상부면과 동일한 레벨에 위치할 수 있다. 일 예로, 스토리지 노드 콘택(BC)의 상부면은 제 2 서브 스페이서(SP2)의 상부면 보다 낮은 레벨에 위치할 수 있다. 식각 공정은 에치 백 공정이 수행될 수 있다.
도 16a 및 도 16b를 참조하면, 스토리지 노드 콘택(BC) 상에 랜딩 패드(LP)가 형성될 수 있다. 상세하게, 랜딩 패드(LP)는 스토리지 노드 콘택(BC)의 상부면, 제 2 서브 스페이서(SP2)의 상부면 및 측벽 일부분, 제 3 서브 스페이서(SP3)의 측벽, 제 1 서브 스페이서(SP1)의 상부면 및 절연 패턴(240)의 상부면을 컨포말하게 덮는 베리어막(미도시) 및 베리어막 상의 제 2 채널홀(CH2)을 채우는 금속막(미도시)을 형성하고, 베리어막 및 금속막을 차례로 패터닝하여 형성될 수 있다. 복수 개의 랜딩 패드들(LP) 사이에 공간(O)이 제공될 수 있다. 랜딩 패드들(LP)은 공간(O)에 의해 서로 이격될 수 있다. 랜딩 패드들(LP 각각은 베리어막 및 금속막이 패터닝되어 스토리지 노드 콘택(BC) 상에 차례로 형성된 베리어 패턴(252) 및 금속 패턴(254)을 포함할 수 있다.
식각 공정으로, 절연 패턴(240)의 일부분, 절연 패턴(240)의 일부분의 측벽 상에 형성된 제 1 서브 스페이서(SP1)의 일부분, 제 1 서브 스페이서(SP1)의 일부분 상에 형성된 희생 스페이서(303a)의 일부분 및 희생 스페이서(303a)의 일부분 상에 형성된 제 3 서브 스페이서(SP3)의 일부분이 제거될 수 있다. 이에 따라, 제 1 서브 스페이서(SP1)의 상부 일부분, 희생 스페이서(303a)의 상부 일부분 및 제 3 서브 스페이서(SP3)의 상부 일부분이 공간(O)에 의해 노출될 수 있다.
도 17a 및 도 17b를 참조하면, 공간(O)에 의해 노출된 희생 스페이서(303a)를 선택적으로 제거할 수 있다. 이에 따라, 제 1 서브 스페이서(SP1)와 제 2 서브 스페이서(SP2) 사이 및 제 1 서브 스페이서(SP1)와 제 3 서브 스페이서(SP3) 사이에 빈 공간(AS)이 형성될 수 있다. 빈 공간(AS)을 통해, 제 1 서브 스페이서(SP1)의 내면, 제 2 서브 스페이서(SP2)의 일측벽, 제 3 서브 스페이서(SP3)의 일부 측벽 및 제 1 서브 스페이서(SP1) 및 제 2 서브 스페이서(SP2)에 의해 노출된 스토리지 노드 콘택(BC)의 일부분이 노출될 수 있다. 희생 스페이서(303a)는 제 1 서브 스페이서(SP1), 제 2 서브 스페이서(SP2), 제 3 서브 스페이서(SP3) 및 절연 패턴(240)과 식각 선택성을 갖는 식각 레서피를 사용하여 제거될 수 있다. 식각 공정은 예를 들어, 불산(HF) 또는 LAL 용액과 같은 식각 용액을 사용한 습식 식각 공정이 수행될 수 있다.
도 18a 및 도 18b를 참조하면, 랜딩 패드들(LP) 상에 제 1 절연막(276a)이 형성될 수 있다. 구체적으로, 제 1 절연막(276a)은 랜딩 패드들(LP)의 상부면들, 공간(O)에 의해 노출된 랜딩 패드들(LP)의 측벽들, 공간(O)에 의해 노출된 절연 패턴(240)의 일부 측벽, 공간(O)에 의해 노출된 제 1 서브 스페이서(SP1)의 상부면, 제 2 서브 스페이서(SP3)의 상부면 및 빈 공간(AS)의 상부를 덮을 수 있다. 이에 따라, 제 1 서브 스페이서(SP1), 제 2 서브 스페이서(SP2), 제 3 서브 스페이서(SP3), 제 2 및 제 3 서브 스페이서들(SP2, SP3)에 의해 노출된 스토리지 노드 콘택(BC)의 일부분 및 제 1 절연막(246a)의 일부분으로 둘러싸인 에어 갭(AG') 및 제 1 서브 스페이서(SP1), 제 2 서브 스페이서(SP2), 제 3 서브 스페이서(SP3), 및 제 2 및 제 3 서브 스페이서들(SP2, SP3)에 의해 노출된 스토리지 노드 콘택(BC)의 일부분으로 둘러싸인 에어 갭(AG)이 형성될 수 있다. 제 1 절연막(276a)은 스텝 커버리지(step-coverage)가 좋지 않은 절연 물질로 형성될 수 있다. 제 1 절연막(276a)은 예를 들어, TEOS(tetraethly orthosilicate) 또는 고밀도플라즈마(HDP) 산화막을 포함할 수 있다.
제 1 절연막(276a) 상에 제 2 절연막(276b)이 형성될 수 있다. 제 2 절연막(276b)은 제 1 절연막(276a)의 표면을 덮고, 공간(O)을 채울 수 있다. 제 2 절연막(276b)은 예를 들어, 실리콘 산화막 또는 실리콘 질화막을 포함할 수 있다.
종래의 희생 스페이서 및 제 2 서브 스페이서의 상부들을 식각하여 스페이서의 두께를 감소시켜, 랜딩 패드의 최소 임계 폭을 증가시켰다. 한편, 스토리지 노드 콘택과 비트 라인 사이에 기생 캐패시턴스를 감소시키기 위해, 희생 스페이서를 제거하여 에어 갭을 포함하는 스페이서를 형성한다. 그러나, 희생 스페이서의 상부면이 랜딩 패드들 사이에 형성되는 식각 공간의 바닥면 보다 아래에 위치하여, 식각 공간을 통해 희생 스페이서를 제거하지 못한다. 이에 따라, 랜딩 패드의 최소 임계 폭은 확보되지만, 스페이서 내에 에어 갭을 형성하지 못하여, 기생 캐패시턴스를 낮추지 못하는 문제점이 있다.
일 예에 따르면, 희생 스페이서(303a)를 공간(O)에 노출시키기 위해, 희생 스페이서(303a)을 제 1 서브 스페이서(SP1)의 상부면과 제 2 서브 스페이서(SP2) 상부면 사이에 배치되는 상부면을 갖도록 형성하였다. 이에 따라, 랜딩 패드의 최소 임계 폭을 확보하면서, 비트 라인과 스토리지 노드 콘택 사이의 기생 캐패시턴스를 감소시킬 수 있는 에어 갭을 갖는 스페이서가 형성될 수 있다.
다시 도 1 및 도 2a를 참조하면, 랜딩 패드들(LP)의 상부면들이 노출될 때까지 제 1 및 제 2 절연막들(276, 276)에 평탄화 공정이 수행될 수 있다. 이에 따라, 공간(O) 내에 국부적으로 제 1 및 제 2 절연막들(276a, 276b)을 포함하는 분리막(276)이 형성될 수 있다.
랜딩 패드들(LP) 상에 정보저장 요소들(예를 들어, 캐패시터)이 형성될 수 있다. 정보 저장 요소들 각각은 하부전극(BE), 유전막(미도시) 및 상부전극(미도시)을 포함할 수 있다.
도 19 내지 도 27은 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 나타낸 것으로, 도 4a 내지 18a의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선 방향들로 자른 단면도들이다. 간결함을 위해, 본 발명의 실시예에 따른 반도체 장치의 제조 방법에서 설명된 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 중복되는 설명은 생략하기로 한다.
도 19를 참조하면, 제 2 콘택홀(CH2) 내에 스토리지 노드 콘택(BC)이 형성될 수 있다. 스토리지 노드 콘택(BC)은 제 2 콘택홀(CH2)의 일부분을 채울 수 있다. 제 1 서브 스페이서(SP1), 제 2 서브 스페이서(SP2) 및 희생 스페이서(303a)의 상부 일부분들은 스토리지 노드 콘택(BC)에 의해 노출될 수 있다.
도 20을 참조하면, 스토리지 노드 콘택(BC)에 의해 노출된 제 2 서브 스페이서(SP2)의 상부 일부분을 제거할 수 있다. 제 2 서브 스페이서(SP2)에 의해 덮인 희생 스페이서(303a)의 측벽 일부분이 노출될 수 있다. 이에 따라, 스토리지 노드 콘택(BC)에 의해 노출되는 희생 스페이서(303a)의 상부 측벽의 표면적을 증가할 수 있다. 제 2 서브 스페이서(SP2)의 상부면은 스토리지 노드 콘택(BC)의 상부면과 공면을 이룰 수 있다. 식각 공정은 희생 스페이서(303a)에 대해 식각 선택성을 갖는 식각 레서피(예를 들어, 인산)를 사용한 습식 식각 공정이 수행될 수 있다.
도 21을 참조하면, 스토리지 노드 콘택(BC)에 의해 노출된 희생 스페이서(303a)의 상부 일부분을 제거할 수 있다. 이에 따라, 제 1 서브 스페이서(SP1)의 측벽 일부분이 노출될 수 있다. 희생 스페이서(303a)의 상부면은 스토리지 노드 콘택(BC)의 상부면 및 제 2 서브 스페이서(SP2)의 상부면과 공면을 이룰 수 있다. 식각 공정은 제 1 서브 스페이서(SP1) 및 제 2 서브 스페이서(SP2)에 대해 식각 선택성을 갖는 식각 레서피(예를 들어, 불산 또는 LAL 용액)를 사용한 습식 식각 공정이 수행될 수 있다.
도 22를 참조하면, 스토리지 노드 콘택(BC)의 상부 일부분을 제거할 수 있다. 이에 따라, 스토리지 노드 콘택(BC)의 상부면은 제 2 서브 스페이서(SP2) 및 희생 스페이서(303a)의 상부면들 보다 낮은 레벨에 위치할 수 있다. 스토리지 노드 콘택(BC)의 상부 일부분이 제거됨에 따라, 제 2 서브 스페이서(SP2)의 측벽 일부분이 노출될 수 있다. 식각 공정은 예를 들어, 건식 식각 공정(예를 들어, 에치 백 공정(etch back))이 수행될 수 있다.
도 23을 참조하면, 스토리지 노드 콘택(BC)에 의해 노출된 제 2 서브 스페이서(SP2)의 상부 일부분이 제거될 수 있다. 이에 따라, 희생 스페이서(303a)의 측벽 일부분이 노출될 수 있다. 제 2 서브 스페이서(SP2)의 상부면은 비트라인 노드 콘택(BC)의 상부면과 공면을 이룰 수 있다. 식각 공정은 희생 스페이서(303a)에 대해 식각 선택성을 갖는 식각 레서피(예를 들어, 인산)을 사용한 습식 식각 공정이 수행될 수 있다.
도 24를 참조하면, 스토리지 노드 콘택(BC)의 상부면, 제 2 서브 스페이서(SP2)의 상부면, 제 1 서브 스페이서(SP1)에 의해 노출된 희생 스페이서(303a)의 측벽 일부분 및 상부면, 제 1 서브 스페이서(SP1)의 측벽 일부분 및 상부면, 및 절연 패턴(240)의 상부면을 컨포말하게 덮는 제 3 스페이서막(307)이 형성될 수 있다. 제 3 스페이서막(307)은 제 2 서브 스페이서(SP2)와 동일한 물질을 포함할 수 있다. 예를 들어, 제 3 스페이서막(307)은 실리콘 질화막을 포함할 수 있다.
도 25를 참조하면, 스토리지 노드 콘택(BC)의 상부면 및 절연 패턴(240a)의 상부면을 덮는 제 3 스페이서막(307)의 일부분을 식각하여 제 3 서브 스페이서(SP3)가 형성될 수 있다. 식각 공정으로, 스토리지 노드 콘택(BC)의 상부면 및 절연 패턴(240)의 상부면이 노출될 수 있다. 제 3 서브 스페이서(SP3)는 제 1 및 제 2 서브 스페이서들(SP1, SP2)에 의해 노출된 희생 스페이서(303a)의 측벽 일부분 및 상부면, 희생 스페이서(303a)에 의해 노출된 제 1 서브 스페이서(SP1)의 측벽 일부분 및 제 2 서브 스페이서(SP2)의 상부면 일부를 덮을 수 있다.
도 26을 참조하면, 스토리지 노드 콘택(BC)의 상부 일부분을 식각할 수 있다. 이에 따라, 제 2 서브 스페이서(SP2)의 측벽 일부분이 노출될 수 있다. 스토리지 노드 콘택(BC)의 상부면은 제 2 서브 스페이서(SP2)의 상부면 보다 낮은 레벨에 위치할 수 있다.
스토리지 노드 콘택(BC) 상에 랜딩 패드(LP)가 배치될 수 있다. 랜딩 패드(LP)는 스토리지 노드 콘택(BC) 상에 차례로 형성된 베리어 패턴(252) 및 금속 패턴(254)을 포함할 수 있다.
랜딩 패드들(LP) 사이의 공간(O)에 의해 제 1 서브 스페이서(SP1)의 상부 일부분, 희생 스페이서(303a)의 상부 일부분 및 제 3 서브 스페이서(SP3)의 상부 일부분이 노출될 수 있다.
도 27을 참조하면, 공간(O)에 의해 노출된 희생 스페이서(303a)를 선택적으로 제거할 수 있다. 이에 따라, 제 1 서브 스페이서(SP1)와 제 2 서브 스페이서(SP2) 사이 및 제 1 서브 스페이서(SP1)와 제 3 서브 스페이서(SP3) 사이에 빈 공간(AS)이 형성될 수 있다.
공간(O) 내에 분리막(276)이 형성될 수 있다. 분리막(276)은 제 1 절연막(276a) 및 제 2 절연막(276b)을 포함할 수 있다. 제 1 절연막(276a)은 공간(O)에 의해 노출된 금속 패턴(254)의 측벽, 공간(O)에 의해 노출된 절연 패턴(240)의 측벽, 제 1 및 제 3 서브 스페이서들(SP1, SP3)의 상부면들 및 빈 공간(AS)의 상부를 컨포말하게 덮을 수 있다. 이에 따라, 제 1 서브 스페이서(SP1), 제 2 서브 스페이서(SP2), 제 3 서브 스페이서(SP3), 제 2 및 제 3 서브 스페이서들(SP2, SP3)에 의해 노출된 스토리지 노드 콘택(BC)의 일부분 및 제 1 절연막(246a)의 일부분으로 둘러싸인 에어 갭(AG)이 형성될 수 있다. 제 2 절연막(276b)은 제 1 절연막(276a) 상에 형성될 수 있다.
다시 도 3a를 참조하면, 랜딩 패드(LP) 상에 정보저장 요소(예를 들어, 캐패시터)가 형성될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판
BC: 스토리지 노드 콘택
BLS: 비트 라인 구조체들
S1: 제 1 스페이서
S2: 제 2 스페이서
P1: 제 1 부분
P2: 제 2 부분
P3: 제 3 부분
SP1: 제 1 서브 스페이서
SP2: 제 2 서브 스페이서
SP3: 제 3 서브 스페이서
BC: 스토리지 노드 콘택
BLS: 비트 라인 구조체들
S1: 제 1 스페이서
S2: 제 2 스페이서
P1: 제 1 부분
P2: 제 2 부분
P3: 제 3 부분
SP1: 제 1 서브 스페이서
SP2: 제 2 서브 스페이서
SP3: 제 3 서브 스페이서
Claims (10)
- 제 1 방향으로 연장된 활성 영역을 포함하는 기판;
상기 활성 영역을 상기 제 1 방향과 교차하는 제 2 방향으로 가로지르는 비트 라인 구조체들;
상기 기판 상의 상기 비트 라인 구조체들 각각의 일 측벽 상에 배치된 제 1 스페이서; 및
인접하는 상기 비트 라인 구조체들 사이의 상기 활성 영역의 단부 상에 배치된 스토리지 노드 콘택을 포함하되,
상기 제 1 스페이서는:
상기 비트 라인 구조체들 각각과 상기 스토리지 노드 콘택 사이의 제 1 부분;
상기 제 1 부분과 상기 스토리지 노드 콘택 사이의 제 2 부분; 및
상기 제 1 부분과 상기 제 2 부분 사이의 제 3 부분을 포함하되,
상기 제 1 부분의 최소 수직적 두께는 상기 제 3 부분의 최대 수직적 두께보다 크고,
상기 제 3 부분의 최대 수직적 두께는 상기 제 2 부분의 최대 수직적 두께 보다 큰 반도체 장치.
- 제 1 항에 있어서,
상기 제 1 스페이서는 절연막 및 상기 절연막으로 둘러싸인 에어 갭을 포함하는 반도체 장치.
- 제 1 항에 있어서,
상기 제 1 부분은 제 1 절연막을 포함하고,
상기 제 2 부분을 제 2 절연막을 포함하고, 및
상기 제 3 부분은 제 3 절연막 및 상기 제 3 절연막으로 둘러싸인 에어 갭을 포함하되,
상기 제 1 절연막, 상기 제 2 절연막 및 상기 제 3 절연막은 동일한 물질을 포함하는 반도체 장치.
- 제 1 항에 있어서,
상기 제 3 부분의 최소 수직적 두께는 상기 제 2 부분의 최대 수직적 두께와 동일한 반도체 장치.
- 제 1 항에 있어서,
상기 제 1 부분 및 상기 제 2 부분에 의해 노출된 상기 제 3 부분의 상부는 모서리를 갖되,
상기 모서리는 각이 진 반도체 장치.
- 제 1 항에 있어서,
상기 제 1 부분 및 상기 제 2 부분에 의해 노출된 상기 제 3 부분의 상부는 모서리를 갖되,
상기 모서리는 둥근 반도체 장치.
- 제 1 항에 있어서,
상기 비트라인 구조체들 각각의 타 측벽 상에 배치되고, 상기 스토리지 노드 콘택을 사이에 두고, 상기 제 1 스페이서와 마주보는 제 2 스페이서를 더 포함하되,
상기 제 2 스페이서는:
상기 비트라인 구조체들 각각과 스토리지 노드 콘택 사이의 제 1 부분; 및
상기 제 1 부분과 상기 스토리지 노드 콘택 사이의 제 2 부분을 포함하되,
상기 제 1 부분의 최소 수직적 두께는 상기 제 2 부분의 최대 수직적 두께보다 큰 반도체 장치.
- 제 7 항에 있어서,
상기 제 1 부분의 최대 수직적 두께는 상기 제 1 부분의 상기 최소 수직적 두께와 동일한 반도체 장치.
- 제 7 항에 있어서,
상기 제 2 부분의 상기 최대 수직적 두께는 상기 제 2 부분의 최소 수직적 두께와 동일한 반도체 장치.
- 제 1 항에 있어서,
상기 제 2 부분의 상면은 상기 스토리지 노드 콘택의 상부면 보다 높은 레벨에 위치하는 반도체 장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160031010A KR20170107626A (ko) | 2016-03-15 | 2016-03-15 | 반도체 장치 |
| US15/405,808 US9997521B2 (en) | 2016-03-15 | 2017-01-13 | Semiconductor devices |
| US15/974,943 US10396083B2 (en) | 2016-03-15 | 2018-05-09 | Semiconductor devices |
| US16/422,054 US10573651B2 (en) | 2016-03-15 | 2019-05-24 | Semiconductor devices |
| KR1020230100730A KR20230118785A (ko) | 2016-03-15 | 2023-08-01 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160031010A KR20170107626A (ko) | 2016-03-15 | 2016-03-15 | 반도체 장치 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230100730A Division KR20230118785A (ko) | 2016-03-15 | 2023-08-01 | 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170107626A true KR20170107626A (ko) | 2017-09-26 |
Family
ID=59855889
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160031010A KR20170107626A (ko) | 2016-03-15 | 2016-03-15 | 반도체 장치 |
| KR1020230100730A KR20230118785A (ko) | 2016-03-15 | 2023-08-01 | 반도체 장치 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230100730A KR20230118785A (ko) | 2016-03-15 | 2023-08-01 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US9997521B2 (ko) |
| KR (2) | KR20170107626A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190063092A (ko) * | 2017-11-29 | 2019-06-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170107626A (ko) * | 2016-03-15 | 2017-09-26 | 삼성전자주식회사 | 반도체 장치 |
| CN108346660B (zh) * | 2017-01-24 | 2021-12-28 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| CN108962825B (zh) * | 2017-05-17 | 2019-08-23 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN109326596B (zh) * | 2017-08-01 | 2022-05-03 | 联华电子股份有限公司 | 具有电容连接垫的半导体结构与电容连接垫的制作方法 |
| US10643906B2 (en) * | 2017-12-15 | 2020-05-05 | Micron Technology, Inc. | Methods of forming a transistor and methods of forming an array of memory cells |
| CN109935588B (zh) * | 2017-12-18 | 2020-12-29 | 联华电子股份有限公司 | 存储器及其制作方法 |
| TWI683418B (zh) * | 2018-06-26 | 2020-01-21 | 華邦電子股份有限公司 | 動態隨機存取記憶體及其製造、寫入與讀取方法 |
| KR20200079366A (ko) | 2018-12-24 | 2020-07-03 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR20210014018A (ko) * | 2019-07-29 | 2021-02-08 | 삼성전자주식회사 | 반도체 메모리 소자 및 반도체 메모리 소자의 제조 방법 |
| KR20210087352A (ko) * | 2020-01-02 | 2021-07-12 | 삼성전자주식회사 | 에어 스페이서를 가지는 반도체 소자 |
| KR20210105048A (ko) * | 2020-02-18 | 2021-08-26 | 삼성전자주식회사 | 반도체 소자 |
| US11665885B2 (en) * | 2020-05-29 | 2023-05-30 | Fujian Jinhua Integrated Circuit Co., Ltd. | Semiconductor memory device |
| KR20220014387A (ko) | 2020-07-24 | 2022-02-07 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| US11980018B2 (en) | 2021-07-09 | 2024-05-07 | Fujian Jinhua Integrated Circuit Co., Ltd. | Semiconductor device and method of fabricating the same |
| US11832435B2 (en) * | 2021-11-18 | 2023-11-28 | Nanya Technology Corporation | Semiconductor device and method of fabricating the same |
| CN115942744B (zh) * | 2023-02-15 | 2023-08-04 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8603890B2 (en) | 2010-06-19 | 2013-12-10 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory |
| KR20120121795A (ko) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법 |
| KR20130025207A (ko) | 2011-09-01 | 2013-03-11 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
| JP2013197482A (ja) | 2012-03-22 | 2013-09-30 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
| KR101924020B1 (ko) * | 2012-10-18 | 2018-12-03 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR20140086645A (ko) * | 2012-12-28 | 2014-07-08 | 에스케이하이닉스 주식회사 | 자기정렬된 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102017613B1 (ko) * | 2013-02-19 | 2019-09-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP5945732B2 (ja) * | 2013-07-03 | 2016-07-05 | パナソニックＩｐマネジメント株式会社 | 電子部品実装システムにおける伝言伝達装置 |
| KR102033496B1 (ko) | 2013-07-12 | 2019-10-17 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102044275B1 (ko) | 2013-07-31 | 2019-11-14 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102014950B1 (ko) | 2013-08-26 | 2019-08-28 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102046987B1 (ko) | 2013-08-30 | 2019-11-20 | 삼성전자 주식회사 | 반도체 소자 및 그 제조방법 |
| KR102059863B1 (ko) * | 2013-08-30 | 2019-12-30 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102038091B1 (ko) | 2013-10-07 | 2019-10-30 | 삼성전자 주식회사 | 반도체 소자 제조방법 |
| US9425200B2 (en) | 2013-11-07 | 2016-08-23 | SK Hynix Inc. | Semiconductor device including air gaps and method for fabricating the same |
| KR102004242B1 (ko) | 2013-12-13 | 2019-07-26 | 삼성전자주식회사 | 반도체 소자 및 그의 형성 방법 |
| KR102152798B1 (ko) | 2014-03-05 | 2020-09-07 | 에스케이하이닉스 주식회사 | 라인형 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| KR102289376B1 (ko) * | 2015-01-19 | 2021-08-17 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체 장치 및 그 제조방법 |
| KR20170107626A (ko) * | 2016-03-15 | 2017-09-26 | 삼성전자주식회사 | 반도체 장치 |
-
2016
- 2016-03-15 KR KR1020160031010A patent/KR20170107626A/ko not_active IP Right Cessation
-
2017
- 2017-01-13 US US15/405,808 patent/US9997521B2/en active Active
-
2018
- 2018-05-09 US US15/974,943 patent/US10396083B2/en active Active
-
2019
- 2019-05-24 US US16/422,054 patent/US10573651B2/en active Active
-
2023
- 2023-08-01 KR KR1020230100730A patent/KR20230118785A/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190063092A (ko) * | 2017-11-29 | 2019-06-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
| US11778807B2 (en) | 2017-11-29 | 2023-10-03 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US9997521B2 (en) | 2018-06-12 |
| KR20230118785A (ko) | 2023-08-14 |
| US10396083B2 (en) | 2019-08-27 |
| US10573651B2 (en) | 2020-02-25 |
| US20170271340A1 (en) | 2017-09-21 |
| US20190287975A1 (en) | 2019-09-19 |
| US20180261601A1 (en) | 2018-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573651B2 (en) | Semiconductor devices | |
| CN107706179B (zh) | 半导体存储器件 | |
| KR102476141B1 (ko) | 스페이서를 포함하는 반도체 소자 및 그 제조 방법 | |
| CN110061001B (zh) | 半导体元件及其制作方法 | |
| US10037996B2 (en) | Semiconductor device includes a substrate having conductive contact structures thereon | |
| US11282787B2 (en) | Semiconductor devices having improved electrical characteristics and methods of fabricating the same | |
| KR20110029672A (ko) | 반도체 소자 및 그 형성방법 | |
| KR20180018239A (ko) | 반도체 메모리 장치 | |
| CN106469725B (zh) | 存储元件及其制造方法 | |
| KR100439034B1 (ko) | 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법 | |
| KR20170084749A (ko) | 반도체 장치의 제조 방법 | |
| KR20210032906A (ko) | 반도체 소자 | |
| US11770926B2 (en) | Semiconductor devices including an edge insulating layer | |
| US20230292491A1 (en) | Semiconductor device | |
| US20240172421A1 (en) | Semiconductor devices | |
| KR20170042430A (ko) | 반도체 소자 | |
| KR102547112B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20220145574A (ko) | 에어 갭을 갖는 반도체 소자 | |
| CN115346982A (zh) | 动态随机存取存储器及其制造方法 | |
| KR20090124236A (ko) | 콘택 형성 방법 및 이를 이용하는 수직 채널 트랜지스터를구비한 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X601 | Decision of rejection after re-examination |