KR20170054614A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20170054614A
KR20170054614A KR1020150156624A KR20150156624A KR20170054614A KR 20170054614 A KR20170054614 A KR 20170054614A KR 1020150156624 A KR1020150156624 A KR 1020150156624A KR 20150156624 A KR20150156624 A KR 20150156624A KR 20170054614 A KR20170054614 A KR 20170054614A
Authority
KR
South Korea
Prior art keywords
signal
section
count
monitoring
generating
Prior art date
Application number
KR1020150156624A
Other languages
English (en)
Inventor
임유리
임종만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150156624A priority Critical patent/KR20170054614A/ko
Priority to US15/085,575 priority patent/US10359451B2/en
Publication of KR20170054614A publication Critical patent/KR20170054614A/ko
Priority to US16/453,496 priority patent/US11428718B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

테스트 모드를 지원하는 반도체 장치에 관한 것으로, 테스트 모드신호와 적어도 하나의 커맨드신호에 기초하여 특정 테스트 구간에 대응하는 구간정의신호를 생성하기 위한 구간정의블록; 및 상기 구간정의신호에 기초하여 상기 특정 테스트 구간 동안 발진신호에 대응하는 모니터링신호를 생성하기 위한 모니터링블록을 포함하는 반도체 장치가 제공된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 테스트 모드를 지원하는 반도체 장치에 관한 것이다.
반도체 장치는 전압 (Voltage), 온도(Temperature), 공정(Process) 등 여러 가지 원인에 의해 설계 시의 의도와는 다른 특성을 나타낼 수 있고, 이는 상기 반도체 장치의 성능을 열화시키는 한 원인이 된다.
따라서, 반도체 장치의 특성을 정확하게 예측할 수 있다면, 반도체 장치의 성능을 개선할 수 있거나, 또는 반도체 장치를 열화시키는 원인에 대하여 대처 가능할 것이다.
본 발명의 실시예는 특정 구간 동안 공급전원의 전압강하량을 정확하게 모니터링할 수 있는 반도체 장치를 제공한다.
또한, 본 발명의 실시예는 상기 특정 구간 동안 상기 공급전원의 최저 전압강하량 및 최고 전압강하량을 정확하게 모니터링할 수 있는 반도체 장치를 제공한다.
본 발명의 일 측면에 따르면, 반도체 장치는 테스트 모드신호와 적어도 하나의 커맨드신호에 기초하여 특정 테스트 구간에 대응하는 구간정의신호를 생성하기 위한 구간정의블록; 및 상기 구간정의신호에 기초하여 상기 특정 테스트 구간 동안 발진신호에 대응하는 모니터링신호를 생성하기 위한 모니터링블록을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 반도체 장치는 테스트 모드신호와 적어도 하나의 커맨드신호에 기초하여 특정 테스트 구간에 대응하는 구간정의신호를 생성하기 위한 구간정의블록; 및 상기 구간정의신호에 기초하여 상기 특정 테스트 구간에 포함된 복수의 카운트 구간 동안 클럭신호를 카운트하고, 상기 복수의 카운트 구간에 대응하는 클럭신호의 카운트값들 중 최저 카운트값과 최고 카운트값을 모니터링신호로써 생성하는 모니터링블록을 포함할 수 있다.
본 발명의 실시예는 특정 구간 동안 공급전원의 전압강하량을 정확하게 모니터링함으로써, 반도체 장치의 특성을 정확하게 예측할 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 블록 구성도이다.
도 2는 도 1에 도시된 구간정의블록의 내부 구성도이다.
도 3은 도 1에 도시된 모니터링블록의 내부 구성도이다.
도 4는 도 1에 도시된 반도체 장치의 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 제2 실시예에 따른 반도체 장치의 블록 구성도이다.
도 6은 도 5에 도시된 구간정의블록의 내부 구성도이다.
도 7은 도 5에 도시된 모니터링블록의 내부 구성도이다.
도 8은 도 5에 도시된 반도체 장치의 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예에서는 디램(DRAM)과 같은 메모리 장치를 반도체 장치의 일예로써 설명하며, 테스트 모드시 예정된 동작 패턴 중 리드(read) 패턴 구간 동안 공급전원(VDD)의 전압강하량을 모니터링하는 것을 예로 들어 설명한다.
도 1에는 본 발명의 실시예에 따른 반도체 장치가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 반도체 장치(100)는 구간정의블록(110), 및 모니터링블록(120)을 포함할 수 있다.
구간정의블록(110)은 테스트 모드신호(TM)와 적어도 하나의 커맨드신호(CMDs)에 기초하여 특정 테스트 구간에 대응하는 구간정의신호(RODEN)를 생성할 수 있다.
여기서, 테스트 모드신호(TM)는 테스트 모드 진입신호(TM_EN)와 테스트 모드 탈출신호(TM_EXIT)에 기초하여 생성될 수 있다(도 4 참조). 그리고, 적어도 하나의 커맨드신호(CMDs)는 리드 커맨드신호(RD)를 포함할 수 있거나, 또는 리드 커맨드신호(RD)와 프리차지 커맨드신호(PCG)를 포함할 수 있다. 본 발명의 실시예에서는 리드 커맨드신호(RD)를 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 라이트 커맨드신호와 같은 컬럼 커맨드신호를 이용할 수도 있고, 상기 리드 패턴 구간 이외의 다른 패턴 구간에 대응하는 커맨드신호를 이용할 수도 있다.
모니터링블록(120)은 구간정의신호(RODEN)에 기초하여 상기 특정 테스트 구간 동안 생성된 발진신호(OSC)에 대응하는 모니터링신호(MDATA)를 생성할 수 있다. 그리고, 모니터링블록(120)은 출력제어신호(CTRL)에 기초하여 모니터링신호(MDATA)를 예정된 출력 경로로 출력할 수 있다. 예컨대, 상기 출력 경로는 글로벌 입출력 라인(GIO)을 포함할 수 있다.
여기서, 발진신호(OSC)는 도 3에서 자세하게 설명하기로 한다.
도 2에는 도 1에 도시된 구간정의블록(110)의 내부 구성도가 도시되어 있다.
도 2를 참조하면, 구간정의블록(110)은 커맨드 분석부(111), 및 구간정의신호 생성부(113)를 포함할 수 있다.
커맨드 분석부(111)는 커맨드신호(CMDs)에 기초하여 구간개시신호(BEG)와 구간종료신호(END)를 생성할 수 있다. 먼저, 커맨드신호(CMDs)가 리드 커맨드신호(RD)를 포함하는 경우를 설명하면, 커맨드 분석부(111)는 리드 커맨드신호(RD)의 입력 횟수를 카운팅할 수 있고, 리드 커맨드신호(RD)의 입력 횟수가 제1 입력 횟수에 대응할 때 구간개시신호(BEG)를 생성할 수 있고 리드 커맨드신호(RD)의 입력 횟수가 제2 입력 횟수에 대응할 때 구간종료신호(END)를 생성할 수 있다. 예컨대, 커맨드 분석부(111)는 첫 번째 리드 커맨드신호(RD)가 입력될 때 구간개시신호(BEG)를 활성화할 수 있고, 일백 번째 리드 커맨드신호(RD)가 입력될 때 구간종료신호(END)를 활성화할 수 있다. 다음, 커맨드신호(CMDs)가 리드 커맨드신호(RD)와 프리차지 커맨드신호(PCG)를 포함하는 경우를 설명하면, 커맨드 분석부(111)는 리드 커맨드신호(RD)에 기초하여 구간개시신호(BEG)를 생성할 수 있고, 프리차지 커맨드신호(PCG)에 기초하여 구간종료신호(END)를 생성할 수 있다. 예컨대, 커맨드 분석부(111)는 첫 번째 입력된 리드 커맨드신호(RD)에 기초하여 구간개시신호(BEG)를 활성화할 수 있고, 첫 번째 입력된 프리차지 커맨드신호(PCG)에 기초하여 구간종료신호(END)를 활성화할 수 있다. 위의 2 가지 경우에서, 리드 커맨드신호(RD)는 갭리스(gapless) 패턴으로 입력되는 커맨드신호일 수 있다.
구간정의신호 생성부(113)는 테스트 모드신호(TM)와 구간개시신호(BEG)와 구간종료신호(END)에 기초하여 구간정의신호(RODEN)을 생성할 수 있다. 구간정의신호 생성부(113)는 테스트 모드신호(TM)에 기초하여 인에이블될 수 있다. 그리고, 구간정의신호 생성부(113)는 구간개시신호(BEG)에 기초하여 구간정의신호(RODEN)를 활성화할 수 있고 구간종료신호(END)에 기초하여 구간정의신호(RODEN)를 비활성화할 수 있다. 예컨대, 구간정의신호 생성부(113)는 SR 래치를 포함하여 구성될 수 있다.
도 3에는 도 1에 도시된 모니터링블록(120)의 내부 구성도가 도시되어 있다.
도 3을 참조하면, 모니터링블록(120)은 발진신호 생성부(121), 카운팅부(123), 및 모니터링신호 출력부(125)를 포함할 수 있다.
발진신호 생성부(121)는 구간정의신호(RODEN)에 기초하여 발진신호(OSC)를 생성할 수 있다. 다시 말해, 발진신호 생성부(121)는 구간정의신호(RODEN)가 활성화된 구간 동안 발진신호(OSC)를 생성할 수 있다. 그리고, 발진신호 생성부(121)는 공급전원(VDD)을 이용하여 발진신호(OSC)를 생성할 수 있다. 그렇기 때문에, 발진신호(OSC)는 공급전원(VDD)의 전압강하에 대응하여 가변되는 주기를 가질 수 있다. 예컨대, 발진신호 생성부(121)는 링 오실레이터(ring oscillator)를 포함하여 구성될 수 있다.
카운팅부(123)는 발진신호(OSC)를 카운팅하여 카운트신호(CNT<0:m>)를 생성할 수 있다.
모니터링신호 출력부(125)는 출력제어신호(OSC)에 기초하여 카운트신호(CNT<0:m>)를 모니터링신호(MDATA)로써 출력할 수 있다. 예컨대, 모니터링 출력부(125)는 래치를 포함하여 구성될 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제1 실시예에 따른 동작을 도 4를 참조하여 설명한다. 아울러, 본 발명의 제1 실시예에 따른 동작을 설명할 때, 커맨드신호(CMDs)로써 갭리스(gapless) 패턴의 리드 커맨드신호(RD)만을 이용하는 경우를 예로 들어 설명한다.
도 4에는 도 1에 도시된 반도체 장치(100)의 동작을 설명하기 위한 타이밍도가 도시되어 있다.
도 4를 참조하면, 구간정의블록(110)은 테스트 모드신호(TM)와 리드 커맨드신호(RD)에 기초하여 구간정의신호(RODEN)를 생성할 수 있다. 예컨대, 테스트 모드신호(TM)가 논리 하이 레벨로 활성화된 구간에서, 구간정의블록(110)은 첫 번째 리드 커맨드신호(RD0)가 입력될 때 구간정의신호(RODEN)를 논리 하이 레벨로 활성화할 수 있고 일백 번째 리드 커맨드신호(RD100)가 입력될 때 구간정의신호(RODEN)를 논리 로우 레벨로 비활성화할 수 있다.
그리고, 모니터링블록(120)은 구간정의신호(RODEN)에 기초하여 발진신호(OSC)를 생성할 수 있고, 발진신호(OSC)에 기초하여 카운트신호(CNT<0:m>)를 생성할 수 있고, 출력제어신호(CTRL)에 기초하여 카운트신호(CNT<0:m>)를 모니터링신호(MDATA)로써 출력할 수 있다. 예컨대, 모니터링블록(120)은 구간정의신호(RODEN)가 논리 하이 레벨로 활성화된 구간 동안 발진신호(OSC)를 생성할 수 있고, 발진신호(OSC)의 토글링 횟수를 카운팅하여 카운트신호(CNT<0:m>)를 생성할 수 있으며, 카운트신호(CNT<0:m>)를 래치하고 있다가 출력제어신호(CTRL)에 기초하여 카운트신호(CNT<0:m>)를 모니터링신호(MDATA)로써 글로벌 입출력 라인(GIO)으로 출력할 수 있다.
여기서, 출력제어신호(CTRL)는 리드 커맨드신호(RD)에 대응하는 리드 패턴 구간이 종료된 이후의 구간, 즉 글로벌 입출력 라인(GIO)을 통해 리드 데이터신호가 전송되지 않는 구간에 입력될 수 있다. 그리고, 모니터링신호(MDATA)는 상기 리드 데이터신호가 출력되는 출력 경로 - 글로벌 입출력 라인(GIO)부터 데이터 패드(DQ0, DQ1)까지의 경로를 포함할 수 있음 - 를 통해 외부로 출력될 수 있다. 이러한 경우, 모니터링신호(MDATA)는 출력제어신호(CTRL)가 입력되고 예정된 레이턴시(예:CAS latency : CL) 이후에 데이터패드(DQ0, DQ1)를 통해 외부로 출력될 수 있다.
한편, 모니터링블록(120)은 공급전원(VDD)을 이용하여 발진신호(OSC)를 생성할 수 있다. 그렇기 때문에, 발진신호(OSC)는 공급전원(VDD)의 전압강하에 대응하여 가변되는 주기를 가질 수 있다. 다시 말해, 발진신호(OSC)의 주기에는 공급전원(VDD)의 전압강하량이 반영될 수 있다. 따라서, 모니터링신호(MDATA)에는 공급전원(VDD)의 전압강하량을 예측할 수 있는 데이터가 반영될 수 있다.
이와 같은 본 발명의 제1 실시예에 따르면, 원하는 특정 패턴 구간 동안 공급전원(VDD)의 전압강하량을 모니터링할 수 있는 이점이 있다.
도 5에는 본 발명의 제2 실시예에 따른 반도체 장치가 블록 구성도로 도시되어 있다.
도 5를 참조하면, 반도체 장치(200)는 구간정의블록(210), 및 모니터링블록(220)을 포함할 수 있다.
구간정의블록(210)은 본 발명의 제1 실시예에 포함된 구간정의블록(110)과 동일한 구성을 가질 수 있으므로, 그에 대한 자세한 설명은 생략하기로 한다.
모니터링블록(220)은 구간정의신호(RODEN)에 기초하여 특정 테스트 구간에 포함된 복수의 카운트 구간 동안 클럭신호(CLK)을 카운트할 수 있고, 상기 복수의 카운트 구간에 대응하는 클럭신호(CLK)의 카운트값들 중 최저 카운트값과 최고 카운트값을 모니터링신호(MDATA)로써 생성할 수 있다. 그리고, 모니터링블록(120)은 제1 및 제2 출력제어신호(CTRL0, CTRL1)에 기초하여 모니터링신호(MDATA)를 예정된 출력 경로로 출력할 수 있다. 예컨대, 상기 출력 경로는 글로벌 입출력 라인(GIO)을 포함할 수 있다.
도 6에는 도 5에 도시된 구간정의블록(210)의 내부 구성도가 도시되어 있다.
앞서 설명한 바와 같이, 구간정의블록(210)은 본 발명의 제1 실시예에 포함된 구간정의블록(110)과 동일한 구성을 가질 수 있으므로, 도 6에 대한 설명은 생략하기로 한다.
도 7에는 도 5에 도시된 모니터링부(220)의 내부 구성도가 도시되어 있다.
도 7을 참조하면, 모니터링부(220)는 발진신호 생성부(221), 제1 카운팅부(222), 카운트 검출부(223), 제2 카운팅부, 제1 업데이트부(225), 제2 업데이트부(226), 및 모니터링신호 출력부(227)를 포함할 수 있다.
발진신호 생성부(221)는 구간정의신호(RODEN)에 기초하여 발진신호(OSC)를 생성할 수 있다. 다시 말해, 발진신호 생성부(221)는 구간정의신호(RODEN)가 활성화된 구간 동안 발진신호(OSC)를 생성할 수 있다. 그리고, 발진신호 생성부(221)는 공급전원(VDD)을 이용하여 발진신호(OSC)를 생성할 수 있다. 그렇기 때문에, 발진신호(OSC)는 공급전원(VDD)의 전압강하에 대응하여 가변되는 주기를 가질 수 있다. 예컨대, 발진신호 생성부(221)는 링 오실레이터(ring oscillator)를 포함하여 구성될 수 있다.
제1 카운팅부(222)는 발진신호(OSC)를 카운팅하여 제1 카운트신호(CNT<0:m>)를 생성할 수 있다.
카운트 검출부(223)는 제1 카운트신호(CNT<0:m>)에 기초하여, 기설정된 카운트 범위에 대응하는 상기 복수의 카운트 구간 동안 활성화되는 카운트 반복 구간신호(DET)를 생성할 수 있다. 만약 상기 카운트 범위가 '1~20'으로 설정되어 있다면, 카운트 검출부(223)는 발진신호(OSC)가 20번 토글링하는 구간 동안마다 카운트 반복 구간신호(DET)를 활성화할 수 있다. 예컨대, 카운트 검출부(223)는 발진신호(OSC)가 1~20번 토글링하는 제1 카운트 구간 동안 카운트 반복 구간신호(DET)를 활성화할 수 있고, 발진신호(OSC)가 21~40번 토글링하는 제2 카운트 구간 동안 카운트 반복 구간신호(DET)를 활성화할 수 있다. 참고로, 발진신호(OSC)는 공급전원(VDD)의 전압강하에 대응하여 주기가 가변되기 때문에, 카운트 반복 구간신호(DET)의 활성화 구간은 카운트 구간마다 상이할 수 있다.
제2 카운팅부(224)는 카운트 반복 구간신호(DET)와 클럭신호(CLK)에 기초하여, 상기 복수의 카운트 구간 동안 클럭신호(CLK)를 카운팅하여 카운트 구간별로 제2 카운트신호(CNT<0:n>)를 생성할 수 있다. 여기서, 클럭신호(CLK)는 공급전원(VDD)에 상관없이 주기가 고정된 클럭신호일 수 있으며, 외부로부터 제공될 수 있다.
제1 업데이트부(225)는 카운트 구간별 제2 카운트신호(CNT<0:n>)에 기초하여, 제2 카운트신호(CNT<0:n>)의 상기 최저 카운트값을 업데이트할 수 있다. 예컨대, 제1 업데이트부(225)는 카운트 구간별 제2 카운트신호(CNT<0:n>)를 순차적으로 비교하여 상기 최저 카운트값에 대응하는 제2 카운트신호(CNT<0:n>)를 선별할 수 있고, 그 선별된 제2 카운트신호(CNT<0:n>)를 최저 카운트신호(MIN<0:n>)로써 출력할 수 있다.
제2 업데이트부(226)는 카운트 구간별 제2 카운트신호(CNT<0:n>)에 기초하여, 제2 카운트신호(CNT<0:n>)의 상기 최고 카운트값을 업데이트할 수 있다. 예컨대, 제2 업데이트부(226)는 카운트 구간별 제2 카운트신호(CNT<0:n>)를 순차적으로 비교하여 상기 최고 카운트값에 대응하는 제2 카운트신호(CNT<0:n>)를 선별할 수 있고, 그 선별된 제2 카운트신호(CNT(0:n>)를 최고 카운트신호(MAX<0:n>)로써 출력할 수 있다.
모니터링신호 출력부(227)는 제1 및 제2 출력제어신호(CTRL0, CTRL1)에 기초하여 최저 카운트신호(MIN<0:n>) 및 최고 카운트신호(MAX<0:n>)를 순차적으로 모니터링신호(MDATA)로써 출력할 수 있다. 예컨대, 모니터링 출력부(125)는 래치 및 멀티플렉서 등을 포함하여 구성될 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제2 실시예에 따른 동작을 도 8을 참조하여 설명한다. 아울러, 본 발명의 제2 실시예에 따른 동작을 설명할 때, 커맨드신호(CMDs)로써 갭리스(gapless) 패턴의 리드 커맨드신호(RD)만을 이용하는 경우를 예로 들어 설명한다.
도 8에는 도 5에 도시된 반도체 장치(200)의 동작을 설명하기 위한 타이밍도가 도시되어 있다.
도 8을 참조하면, 구간정의블록(210)은 테스트 모드신호(TM)와 리드 커맨드신호(RD)에 기초하여 상기 특정 테스트 구간에 대응하는 구간정의신호(RODEN)를 생성할 수 있다. 예컨대, 테스트 모드신호(TM)가 논리 하이 레벨로 활성화된 구간에서, 구간정의블록(210)은 첫 번째 리드 커맨드신호(RD0)가 입력될 때 구간정의신호(RODEN)를 논리 하이 레벨로 활성화할 수 있고 일백 번째 리드 커맨드신호(RD100)가 입력될 때 구간정의신호(RODEN)를 논리 로우 레벨로 비활성화할 수 있다.
그리고, 모니터링블록(220)은 구간정의신호(RODEN)에 기초하여 상기 특정 테스트 구간에 포함된 복수의 카운트 구간 동안 클럭신호(CLK)을 카운트할 수 있고, 상기 복수의 카운트 구간에 대응하는 클럭신호(CLK)의 카운트값들 중 상기 최저 카운트값과 상기 최고 카운트값을 모니터링신호(MDATA)로써 생성할 수 있다. 예컨대, 모니터링블록(220)은 발진신호(OSC)를 카운팅하여 제1 카운트신호(CNT<0:m>)를 생성할 수 있고, 제1 카운트신호(CNT<0:m>)에 기초하여 기설정된 상기 카운트 범위에 대응하는 상기 복수의 카운트 구간 동안 카운트 반복 구간신호(DET)를 논리 하이 레벨로 활성화할 수 있고, 상기 복수의 카운트 구간 동안 클럭신호(CLK)를 카운트하여 카운트 구간별로 제2 카운트신호(CNT<0:n>)를 생성할 수 있고, 상기 카운트 구간별 제2 카운트신호(CNT<0:n>)를 순차적으로 비교하여 상기 최저 카운트값에 대응하는 제2 카운트신호(CNT<0:n>)를 최저 카운트신호(MIN<0:n>)로써 출력할 수 있고 상기 최고 카운트값에 대응하는 제2 카운트신호(CNT<0:n>)를 최고 카운트신호(MAX<0:n>)로써 출력할 수 있으며, 제1 및 제2 출력제어신호(CTRL0, CTRL1)에 기초하여 최저 카운트신호(MIN<0:n>)와 최고 카운트신호(MAX<0:n>)를 모니터링신호(MDATA)로써 순차적으로 글로벌 입출력 라인(GIO)으로 출력할 수 있다.
여기서, 제1 및 제2 출력제어신호(CTRL0, CTRL1)는 리드 커맨드신호(RD)에 대응하는 리드 패턴 구간이 종료된 이후의 구간, 즉 글로벌 입출력 라인(GIO)을 통해 리드 데이터신호가 전송되지 않는 구간에 입력될 수 있다. 그리고, 모니터링신호(MDATA)는 상기 리드 데이터신호가 출력되는 상기 출력 경로 - 글로벌 입출력 라인(GIO)부터 데이터 패드(DQ0, DQ1)까지의 경로를 포함할 수 있음 - 를 통해 외부로 출력될 수 있다. 이러한 경우, 모니터링신호(MDATA)는 제1 출력제어신호(CTRL0) 또는 제2 출력제어신호(CTRL1)가 입력되고 예정된 레이턴시(예:CAS latency : CL) 이후에 데이터패드(DQ0, DQ1)를 통해 외부로 출력될 수 있다.
한편, 모니터링블록(220)은 공급전원(VDD)을 이용하여 발진신호(OSC)를 생성할 수 있다. 그렇기 때문에, 발진신호(OSC)는 공급전원(VDD)의 전압강하에 대응하여 가변되는 주기를 가질 수 있다. 다시 말해, 발진신호(OSC)의 주기에는 공급전원(VDD)의 전압강하량이 반영될 수 있다. 따라서, 모니터링신호(MDATA)에는 상기 특정 테스트 구간 동안 공급전원(VDD)의 최저의 전압강하량 및 최고의 전압강하량을 예측할 수 있는 데이터가 포함될 수 있다.
이와 같은 본 발명의 제2 실시예에 따르면, 원하는 특정 패턴 구간 동안 공급전원(VDD)의 최저의 전압강하량 및 최고의 전압강하량을 모니터링할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 반도체 장치 110 : 구간정의블록
111 : 커맨드 분석부 113 : 구간정의신호 생성부
120 : 모니터링블록 121 : 발진신호 생성부
123 : 카운팅부 125 : 모니터링신호 생성부

Claims (17)

  1. 테스트 모드신호와 적어도 하나의 커맨드신호에 기초하여 특정 테스트 구간에 대응하는 구간정의신호를 생성하기 위한 구간정의블록; 및
    상기 구간정의신호에 기초하여 상기 특정 테스트 구간 동안 발진신호에 대응하는 모니터링신호를 생성하기 위한 모니터링블록
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 커맨드신호는 갭리스(gapless) 패턴의 컬럼 커맨드신호를 포함하는 반도체 장치.
  3. 제2항에 있어서,
    상기 구간정의블록은,
    상기 컬럼 커맨드신호에 기초하여, 상기 컬럼 커맨드신호의 제1 입력 횟수에 대응하는 구간개시신호와 상기 커맨드신호의 제2 입력 횟수에 대응하는 구간종료신호를 생성하기 위한 커맨드 분석부; 및
    상기 테스트 모드신호와 상기 구간개시신호와 상기 구간종료신호에 기초하여 상기 구간정의신호를 생성하기 위한 구간정의신호 생성부를 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 커맨드신호는 컬럼 커맨드신호와 프리차지 커맨드신호를 포함하는 반도체 장치.
  5. 제4항에 있어서,
    상기 구간정의블록은,
    상기 컬럼 커맨드신호에 기초하여 구간개시신호를 생성하고, 상기 프리차지 커맨드신호에 기초하여 구간종료신호를 생성하기 위한 커맨드 분석부; 및
    상기 테스트 모드신호와 상기 구간개시신호와 상기 구간종료신호에 기초하여 상기 구간정의신호를 생성하기 위한 구간정의신호 생성부를 포함하는 반도체 장치.
  6. 제1항에 있어서,
    상기 모니터링블록은,
    상기 구간정의신호에 기초하여 상기 특정 테스트 구간 동안 상기 발진신호를 생성하기 위한 발진신호 생성부;
    상기 발진신호를 카운팅하여 카운트신호를 생성하기 위한 카운팅부; 및
    출력제어신호에 기초하여 상기 카운트신호를 상기 모니터링신호로써 출력하기 위한 모니터링신호 출력부를 포함하는 반도체 장치.
  7. 제6항에 있어서,
    상기 발진신호 생성부는 예정된 공급전원을 이용하며, 상기 공급전원의 전압강하에 대응하여 가변되는 주기를 가지는 상기 발진신호를 생성하는 반도체 장치.
  8. 제6항에 있어서,
    상기 출력제어신호는 상기 특정 테스트 구간을 포함하는 테스트 모드가 종료된 이후에 상기 모니터링신호 출력부에게 제공되며,
    상기 모니터링신호 출력부는 상기 출력제어신호에 기초하여 상기 모니터링신호를 글로벌 입출력 라인으로 출력하는 반도체 장치.
  9. 테스트 모드신호와 적어도 하나의 커맨드신호에 기초하여 특정 테스트 구간에 대응하는 구간정의신호를 생성하기 위한 구간정의블록; 및
    상기 구간정의신호에 기초하여 상기 특정 테스트 구간에 포함된 복수의 카운트 구간 동안 클럭신호를 카운트하고, 상기 복수의 카운트 구간에 대응하는 클럭신호의 카운트값들 중 최저 카운트값과 최고 카운트값을 모니터링신호로써 생성하는 모니터링블록
    을 포함하는 반도체 장치.
  10. 제9항에 있어서,
    상기 커맨드신호는 갭리스(gapless) 패턴의 컬럼 커맨드신호를 포함하는 반도체 장치.
  11. 제10항에 있어서,
    상기 구간정의블록은,
    상기 컬럼 커맨드신호에 기초하여, 상기 컬럼 커맨드신호의 제1 입력 횟수에 대응하는 구간개시신호와 상기 커맨드신호의 제2 입력 횟수에 대응하는 구간종료신호를 생성하기 위한 커맨드 분석부; 및
    상기 테스트 모드신호와 상기 구간개시신호와 상기 구간종료신호에 기초하여 상기 구간정의신호를 생성하기 위한 구간정의신호 생성부를 포함하는 반도체 장치.
  12. 제9항에 있어서,
    상기 커맨드신호는 컬럼 커맨드신호와 프리차지 커맨드신호를 포함하는 반도체 장치.
  13. 제12항에 있어서,
    상기 구간정의블록은,
    상기 컬럼 커맨드신호에 기초하여 구간개시신호를 생성하고, 상기 프리차지 커맨드신호에 기초하여 구간종료신호를 생성하기 위한 커맨드 분석부; 및
    상기 테스트 모드신호와 상기 구간개시신호와 상기 구간종료신호에 기초하여 상기 구간정의신호를 생성하기 위한 구간정의신호 생성부를 포함하는 반도체 장치.
  14. 제9항에 있어서,
    상기 모니터링블록은,
    상기 구간정의신호에 기초하여 상기 특정 테스트 구간 동안 상기 발진신호를 생성하기 위한 발진신호 생성부;
    상기 발진신호를 카운팅하여 제1 카운트신호를 생성하기 위한 제1 카운팅부;
    상기 제1 카운트신호에 기초하여, 기설정된 카운트 범위에 대응하는 상기 복수의 카운트 구간 동안 활성화되는 카운트 반복 구간신호를 생성하기 위한 카운트 검출부;
    상기 카운트 반복 구간신호와 상기 클럭신호에 기초하여, 상기 복수의 카운트 구간 동안 상기 클럭신호를 카운팅하여 카운트 구간별로 제2 카운트신호를 생성하기 위한 제2 카운팅부;
    상기 제2 카운트신호에 기초하여 상기 최저 카운팅값을 업데이트하기 위한 제1 업데이트부;
    상기 제2 카운트신호에 기초하여 상기 최고 카운팅값을 업데이트하기 위한 제2 업데이트부; 및
    제1 및 제2 출력제어신호에 기초하여 상기 최저 카운팅값 및 상기 최고 카운팅값을 순차적으로 상기 모니터링신호로써 출력하기 위한 모니터링신호 출력부를 포함하는 반도체 장치.
  15. 제14항에 있어서,
    상기 발진신호 생성부는 예정된 공급전원을 이용하며, 상기 공급전원의 전압강하에 대응하여 가변되는 주기를 가지는 상기 발진신호를 생성하는 반도체 장치.
  16. 제15항에 있어서,
    상기 클럭신호는 상기 공급전원과 무관하게 일정한 주기를 가지는 반도체 장치.
  17. 제14항에 있어서,
    상기 제1 및 제2 출력제어신호는 상기 특정 테스트 구간을 포함하는 테스트 모드가 종료된 이후에 상기 모니터링신호 출력부에게 제공되며,
    상기 모니터링신호 출력부는 상기 제1 및 제2 출력제어신호에 기초하여 상기 모니터링신호를 글로벌 입출력 라인으로 출력하는 반도체 장치.
KR1020150156624A 2015-11-09 2015-11-09 반도체 장치 KR20170054614A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150156624A KR20170054614A (ko) 2015-11-09 2015-11-09 반도체 장치
US15/085,575 US10359451B2 (en) 2015-11-09 2016-03-30 Semiconductor device
US16/453,496 US11428718B2 (en) 2015-11-09 2019-06-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150156624A KR20170054614A (ko) 2015-11-09 2015-11-09 반도체 장치

Publications (1)

Publication Number Publication Date
KR20170054614A true KR20170054614A (ko) 2017-05-18

Family

ID=58663649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150156624A KR20170054614A (ko) 2015-11-09 2015-11-09 반도체 장치

Country Status (2)

Country Link
US (2) US10359451B2 (ko)
KR (1) KR20170054614A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4561921B2 (ja) * 2008-04-04 2010-10-13 株式会社デンソー 電圧検出装置、及び電池の状態制御装置
KR20100005610A (ko) 2008-07-07 2010-01-15 주식회사 하이닉스반도체 반도체 메모리 디바이스의 테스트모드 제어 회로 및 방법
JP5579979B2 (ja) * 2008-10-30 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、内部信号タイミング回路、及び遅延時間測定方法
JP2011023637A (ja) * 2009-07-17 2011-02-03 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US8248094B2 (en) * 2009-08-20 2012-08-21 International Business Machines Corporation Acquisition of silicon-on-insulator switching history effects statistics
US7994830B2 (en) * 2009-11-24 2011-08-09 Kabushiki Kaisha Toshiba Systems and methods for PLL linearity measurement, PLL output duty cycle measurement and duty cycle correction

Also Published As

Publication number Publication date
US20170131330A1 (en) 2017-05-11
US11428718B2 (en) 2022-08-30
US10359451B2 (en) 2019-07-23
US20190317139A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
US8659962B2 (en) Semiconductor device, semiconductor system having the same and operating method thereof
US6614713B2 (en) Semiconductor memory device having a circuit for fast operation
US8902682B2 (en) Semiconductor memory device
KR20120134169A (ko) 전압-온도 센서 및 이를 포함하는 시스템
JP2009021707A (ja) 発振装置、その調整方法及びメモリ装置
KR20150002129A (ko) 반도체 장치, 그를 포함하는 반도체 시스템 및 그 반도체 시스템의 테스트 방법
JP5018292B2 (ja) メモリ装置
KR20170054614A (ko) 반도체 장치
KR102471525B1 (ko) 반도체 메모리 장치 및 리프레쉬 방법
KR20150040617A (ko) 메모리 테스트 장치 및 이의 동작 방법
KR20160018098A (ko) 반도체 장치의 테스트 회로 및 테스트 방법
KR20150144998A (ko) 반도체 메모리 장치 및 그 동작 방법
KR100892725B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정 회로
US8355290B2 (en) Semiconductor memory and system
KR20160017423A (ko) 반도체 메모리 장치
KR101022667B1 (ko) 오버드라이빙 구조를 갖는 반도체메모리소자
US11761996B2 (en) Power supply voltage detector, power supply voltage detection apparatus, system and medium
US9508410B1 (en) Semiconductor device having a secondary address generating unit for generating address signal in response to address signal from a first address generating unit
KR20160094686A (ko) 반도체 장치 및 그의 구동방법
KR20030050944A (ko) 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
JP2016081547A (ja) 不揮発性記憶装置及び不揮発性記憶装置の制御方法
KR101865935B1 (ko) Ｂｉｓｔ 장치 및 이를 포함하는 반도체 장치
KR20120117347A (ko) 반도체 메모리 장치 및 그의 테스트 방법
KR100718040B1 (ko) 반도체 메모리의 리프레시 주기 검출 장치 및 방법
KR20170015795A (ko) 반도체 메모리 장치 및 테스트 방법