KR20170015795A - 반도체 메모리 장치 및 테스트 방법 - Google Patents

반도체 메모리 장치 및 테스트 방법 Download PDF

Info

Publication number
KR20170015795A
KR20170015795A KR1020150109026A KR20150109026A KR20170015795A KR 20170015795 A KR20170015795 A KR 20170015795A KR 1020150109026 A KR1020150109026 A KR 1020150109026A KR 20150109026 A KR20150109026 A KR 20150109026A KR 20170015795 A KR20170015795 A KR 20170015795A
Authority
KR
South Korea
Prior art keywords
test
write pulse
signal
sense amplifier
memory cell
Prior art date
Application number
KR1020150109026A
Other languages
English (en)
Inventor
임승견
엄호석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150109026A priority Critical patent/KR20170015795A/ko
Priority to US15/049,900 priority patent/US20170032850A1/en
Publication of KR20170015795A publication Critical patent/KR20170015795A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

노멀 동작시 노멀 라이트 펄스를 생성하는 노멀 라이트 펄스 생성부, 테스트시 테스트 라이트 펄스를 설정된 회수만큼 반복적으로 생성하는 테스트 라이트 펄스 생성부. 및 상기 노멀 동작시 상기 노멀 라이트 펄스를 메모리 셀에 제공하고, 상기 테스트시 상기 테스트 라이트 펄스를 상기 메모리 셀에 제공하는 선택부를 포함한다.

Description

반도체 메모리 장치 및 테스트 방법{Semiconductor Memory Apparatus and Test Method}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 테스트 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하고, 저장된 데이터를 출력하도록 구성된다. 이때, 반도체 메모리 장치는 메모리 셀에 데이터를 저장하도록 구성된다.
메모리 셀은 데이터를 저장하는 구성으로서, 다른 반도체 소자들과 같이 인가되는 전류 또는 전압등에 따라 열화 현상이 나타난다.
메모리 셀은 데이터를 저장하기 위해 인가되는 전압 또는 전류에 의해 열화될 수 있으므로, 메모리 셀이 데이터를 몇 번이나 저장할 수 있는지에 대한 테스트가 수행되어야 하며, 테스트 시간이 길어지지 않아야 한다.
본 발명은 메모리 셀의 내구성을 짧은 시간내에 테스트할 수 있는 반도체 메모리 장치 및 테스트 방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 노멀 동작시 노멀 라이트 펄스를 생성하는 노멀 라이트 펄스 생성부; 테스트시 테스트 라이트 펄스를 설정된 회수만큼 반복적으로 생성하는 테스트 라이트 펄스 생성부; 및 상기 노멀 동작시 상기 노멀 라이트 펄스를 메모리 셀에 제공하고, 상기 테스트시 상기 테스트 라이트 펄스를 상기 메모리 셀에 제공하는 선택부를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 노멀 라이트 펄스를 생성하는 노멀 라이트 펄스 생성부; 테스트 신호에 응답하여 테스트 라이트 펄스 및 테스트 활성화 신호를 생성하는 테스트 라이트 펄스 생성부; 상기 테스트 신호에 응답하여 상기 노멀 라이트 펄스 및 상기 테스트 라이트 펄스 중 하나를 선택 펄스로서 메모리 셀에 제공하는 선택부; 센스 앰프 인에이블 신호 및 상기 테스트 활성화 신호에 응답하여 센스 앰프 활성화 신호를 생성하는 센스 앰프 제어부; 및 상기 센스 앰프 활성화 신호에 응답하여 상기 메모리 셀에서 제공되는 셀 정보를 감지 및 증폭하여 데이터로서 출력하는 센스 앰프를 포함한다.
본 발명의 실시예에 따른 테스트 방법은 테스트 신호를 인에이블시키는 단계; 상기 테스트 신호가 인에이블되면 테스트 라이트 펄스를 반복적으로 생성하는 단계; 상기 테스트 라이트 펄스가 설정된 회수만큼 생성되었는지를 판단하는 단계; 상기 테스트 라이트 펄스가 설정된 회수만큼 생성되었는지를 판단하는 단계의 결과에 따라 상기 테스트 라이트 펄스를 생성하거나 상기 테스트 라이트 펄스의 생성을 중지하는 단계; 및 상기 테스트 라이트 펄스의 생성이 중지되면 메모리 셀의 내구성을 테스트하는 단계를 포함한다.
본 발명에 따른 반도체 메모리 장치 및 테스트 방법은 메모리 셀의 내구성을 짧은 시간내에 테스트할 수 있어, 테스트 기간을 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도,
도 2는 도 1의 테스트 라이트 펄스 생성부의 구성도,
도 3은 도 1으 센스 앰프 제어부의 구성도,
도 4는 본 발명의 실시예에 따른 반도체 메모리 장치의 테스트 순서도이다.
본 발명의 실싱예에 따른 반도체 메모리 장치는 도 1에 도시된 바와 같이, 노멀 라이트 펄스 생성부(100), 테스트 라이트 펄스 생성부(200), 선택부(300), 메모리 셀(400), 센스 앰프 제어부(500), 및 센스 앰프(600)를 포함할 수 있다.
상기 노멀 라이트 펄스 생성부(100)는 테스트 동작시가 아닌 노멀 동작시 노멀 라이트 펄스(N_wrp)를 생성한다. 예를 들어, 상기 노멀 라이트 펄스 생성부(100)는 노멀 동작시 라이트 명령이 입력되면 상기 노멀 라이트 펄스(N_wrp)를 생성한다.
상기 테스트 라이트 펄스 생성부(200)는 테스트 동작시 테스트 라이트 펄스(T_wrp) 및 테스트 활성화 신호(T_act)를 생성한다. 예를 들어, 상기 테스트 라이트 펄스 생성부(200)는 테스트 신호(TM)가 인에이블되면 상기 테스트 활성화 신호(T_act)를 인에이블시키고, 상기 테스트 라이트 펄스(T_wrp)를 설정된 회수만큼 생성한다. 상기 테스트 라이트 펄스 생성부(200)는 상기 테스트 라이트 펄스(T_wrp)가 상기 설정된 회수만큼 생성되면 상기 테스트 활성화 신호(T_act)를 디스에이블시킨다.
상기 선택부(300)는 노멀 동작시 상기 노멀 라이트 펄스(N_wrp)를 선택 펄스(S_wrp)로서 출력하고, 테스트 동작시 상기 테스트 라이트 펄스(T_wrp)를 상기 선택 펄스(S_wrp)로서 출력한다. 예를 들어, 상기 선택부(300)는 상기 테스트 신호(TM)에 응답하여 상기 노멀 라이트 펄스(N_wrp) 및 상기 테스트 라이트 펄스(T_wrp) 중 하나를 상기 선택 펄스(S_wrp)로서 출력한다. 더욱 상세히 설명하면, 상기 선택부(300)는 상기 테스트 신호(TM)가 디스에이블될 경우 상기 노멀 라이트 펄스(N_wrp)를 상기 선택 펄스(S_wrp)로서 출력하고, 상기 테스트 신호(TM)가 인에이블될 경우 상기 테스트 라이트 펄스(T_wrp)를 상기 선택 펄스(S_wrp)로서 출력한다. 상기 선택부(300)는 멀티 플렉서(multiplexer) 또는 스위치등으로 구성될 수 있다.
상기 메모리 셀(400)은 상기 선택 펄스(S_wrp)에 응답하여 데이터를 저장한다. 예를 들어, 상기 메모리 셀(400)은 상기 선택 펄스(S_wrp)의 전압 레벨 또는 펄스 폭에 대응되는 데이터 값을 저장한다. 상기 메모리 셀(400)은 커패시터를 포함할 수도 있고, 저항성 메모리 소자를 포함할 수도 있으며, 플로팅 게이트를 구비한 트랜지스터를 포함할 수도 있다.
상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act) 및 센스 앰프 인에이블 신호(SA_en)에 응답하여 센스 앰프 활성화 신호(ACT_sa)를 생성한다. 예를 들어, 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 인에이블되면 상기 센스 앰프 인에이블 신호(SA_en)와는 무관하게 상기 센스 앰프 활성화 신호(ACT_sa)를 디스에이블시킨다. 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 디스에이블되면 상기 센스 앰프 인에이블 신호(SA_en)에 응답하여 상기 센스 앰프 활성화 신호(ACT_sa)를 생성한다. 더욱 상세히 설명하면, 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 디스에이블되고 상기 센스 앰프 인에이블 신호(SA_en)가 인에이블되면 상기 센스 앰프 활성화 신호(ACT_sa)를 인에이블시킨다. 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 디스에이블되고 상기 센스 앰프 인에이블 신호(SA_en)가 디스에이블되면 상기 센스 앰프 활성화 신호(ACT_sa)를 디스에이블시킨다.
상기 센스 앰프(600)는 상기 센스 앰프 활성화 신호(ACT_sa)가 인에이블되면 상기 메모리 셀(400)에서 제공하는 셀 정보(C_imf)를 감지 및 증폭하여 데이터(DATA)로서 출력한다. 상기 센스 앰프(600)는 상기 센스 앰프 활성화 신호(ACT_sa)가 디스에이블되면 상기 셀 정보(C_imf)를 감지 및 증폭하는 동작을 수행하지 않는다.
상기 테스트 라이트 펄스 생성부(200)는 도2에 도시된 바와 같이, 래치부(210), 클럭 생성부(220), 출력 제어부(230), 및 카운팅부(240)를 포함할 수 있다.
상기 래치부(210)는 상기 테스트 신호(TM) 및 리셋 신호(RST)에 응답하여 상기 테스트 활성화 신호(T_act)를 생성한다. 예를 들어, 상기 래치부(210)는 상기 테스트 신호(TM)가 인에이블되면 상기 리셋 신호(RST)가 인에이블될 때까지 상기 테스트 활성화 신호(T_act)를 인에이블시킨다. 더욱 상세히 설명하면, 상기 래치부(210)는 상기 테스트 신호(TM)가 인에이블되면 상기 테스트 활성화 신호(T_act)를 인에이블시키고, 상기 리셋 신호(RST)가 인에이블되면 상기 테스트 활성화 신호(T_act)를 디스에이블시킨다. 상기 래치부(210)는 D플립플롭 또는 SR래치등의 회로로 구현될 수 있다.
상기 클럭 생성부(220)는 상기 테스트 활성화 신호(T_act)에 응답하여 클럭(CLK)을 생성한다. 예를 들어, 상기 테스트 활성화 신호(T_act)가 인에이블된 구간에서 상기 클럭(CLK)을 생성한다. 이때, 상기 클럭(CLK)은 설정된 전압 레벨로 주기적으로 천이하는 신호일 수 있다. 또한 상기 클럭 생성부(220)는 상기 테스트 활성화 신호(T_act)가 디스에이블되면 상기 클럭(CLK)을 주기적으로 천이시키지 않고 레벨을 고정시킨다.
상기 출력 제어부(230)는 상기 테스트 활성화 신호(T_act)에 응답하여 상기 클럭(CLK)을 상기 테스트 라이트 펄스(T_wrp)로서 출력한다. 예를 들어, 상기 출력 제어부(230)는 상기 테스트 활성화 신호(T_act)가 인에이블된 구간에서 상기 클럭(CLK)을 드라이빙하여 상기 테스트 라이트 펄스(T_wrp)로서 출력한다.
상기 출력 제어부(230)는 제 1 낸드 게이트(ND1) 및 제 1 인버터(IV1)를 포함할 수 있다. 상기 제 1 낸드 게이트(ND1)는 상기 클럭(CLK) 및 상기 테스트 활성화 신호(T_act)를 입력 받는다. 상기 제 1 인버터(IV1)는 상기 제 1 낸드 게이트(ND1)의 출력 신호를 입력 받아 상기 테스트 라이트 펄스(T_wrp)를 출력한다.
이와 같이 구성된 상기 출력 제어부(230)는 상기 테스트 활성화 신호(T_act)가 하이 레벨로 인에이블된 구간에서 상기 클럭(CLK)을 상기 테스트 라이트 펄스(T_wrp)로서 출력한다.
상기 카운팅부(240)는 상기 테스트 활성화 신호(T_act) 및 상기 테스트 라이트 펄스(T_wrp)에 응답하여 상기 리셋 신호(RST)를 생성한다. 예를 들어, 상기 카운팅부(240)는 상기 테스트 활성화 신호(T_act)가 인에이블되면 상기 리셋 신호(RST)를 디스에이블시키고, 상기 테스트 라이트 펄스(T_wrp)를 카운팅한다. 상기 카운팅부(240)는 상기 테스트 활성화 신호(T_act)가 인에이블된 구간에서 상기 테스트 라이트 펄스(T_wrp)를 카운팅하여 상기 테스트 라이트 펄스(T_wrp)를 카운팅한 값이 설정된 값에 도달하면 상기 리셋 신호(RST)를 인에이블시킨다.
이와 같이 구성된 상기 테스트 라이트 펄스 생성부(200)는 상기 테스트 신호(TM)가 인에이블되면 상기 테스트 활성화 신호(T_act)를 인에이블시키고, 상기 테스트 라이트 펄스(T_wrp)를 반복적으로 생성하며, 상기 테스트 라이트 펄스(T_wrp)가 상기 설정된 회수만큼 생성되면 상기 테스트 라이트 펄스(T_wrp)의 생성을 중지하고 상기 테스트 활성화 신호(T_act)를 디스에이블시킨다.
상기 센스 앰프 제어부(500)는 도 3에 도시된 바와 같이, 제 2 낸드 게이트(ND2), 및 제 2 및 제 3 인버터(IV3)를 포함할 수 있다. 상기 제2 인버터(IV2)는 상기 테스트 활성화 신호(T_act)를 입력 받는다. 상기 제 2 낸드 게이트(ND2)는 상기 제 2 인버터(IV2)의 출력 신호 및 상기 센스 앰프 인에이블 신호(SA_en)를 입력 받는다. 상기 제 3 인버터(IV3)는 상기 제 2 낸드 게이트(ND2)의 출력 신호를 입력 받아 상기 센스 앰프 활성화 신호(ACT_sa)를 출력한다.
이와 같이 구성된 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 하이 레벨로 인에이블된 구간에서는 상기 센스 앰프 인에이블 신호(SA_en)와는 무관하게 상기 센스 앰프 활성화 신호(ACT_sa)를 로우 레벨로 디스에이블시킨다. 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 로우 레벨로 디스에이블된 구간에서는 상기 센스 앰프(SA_en)에 응답하여 상기 센스 앰프 활성화 신호(ACT_sa)를 생성한다. 더욱 상세하게 설명하면, 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 로우 레벨로 디스에이블되고 상기 센스 앰프 인에이블 신호(SA_en)가 하이 레벨로 인에이블되면 상기 센스 앰프 활성화 신호(ACT_sa)를 하이 레벨로 인에이블시킨다. 또한 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 로우 레벨로 디스에이블되고 상기 센스 앰프 인에이블 신호(SA_en)가 로우 레벨로 디스에이블되면 상기 센스 앰프 활성화 신호(ACT_sa)를 로우 레벨로 디스에이블시킨다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
노멀 동작시 노멀 라이트 펄스 생성부(100)가 활성화되고, 테스트 라이트 펄스 생성부(200)는 비활성화된다.
활성화된 상기 노멀 라이트 펄스 생성부(100)는 라이트 명령이 입력될 경우 노멀 라이트 펄스(N_wrp)를 생성한다.
선택부(300)는 상기 노멀 라이트 펄스(N_wrp)를 선택 펄스(S_wrp)로서 메모리 셀(400)에 제공한다.
상기 메모리 셀(400)은 상기 선택 펄스(S_wrp)에 대응되는 데이터 값을 저장한다. 예를 들어, 상기 메모리 셀(400)은 상기 선택 펄스(S_wrp)의 전압 레벨 또는 펄스 폭에 대응하는 저항 값을 가질 수 있다.
센스 앰프 제어부(500)는 노멀 동작시 디스에이블된 테스트 활성화 신호(T_act) 및 센스 앰프 인에이블 신호(SA_en)를 입력 받는다. 상기 센스 앰프 제어부(500)는 상기 테스트 활성화 신호(T_act)가 디스에이블되면 상기 센스 앰프 인에이블 신호(SA_en)에 응답하여 센스 앰프 활성화 신호(ACT_sa)를 생성한다.
센스 앰프(600)는 리드 명령시 인에이블되는 상기 센스 앰프 인에이블 신호(SA_en)에 따라 생성되는 상기 센스 앰프 활성화 신호(ACT_sa)에 응답하여 상기 메모리 셀(400)에서 제공하는 셀 정보(C_imf)를 감지 및 증폭하여 데이터(DATA)로서 출력한다.
상기와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 노멀 동작시 라이트 명령이 입력되면 노멀 라이트 펄스(N_wrp)를 생성하여 상기 메모리 셀(400)에 데이터 값을 저장하고, 리드 명령이 입력되면 상기 센스 앰프(600)를 동작시켜 상기 메모리 셀(400)에서 제공하는 셀 정보(C_imf)를 감지 및 증폭하고 상기 데이터(DATA)로서 출력한다.
테스트 동작시 상기 테스트 라이트 펄스 생성부(200)는 활성화된다.
상기 테스트 라이트 펄스 생성부(200)는 테스트 동작시 인에이블되는 테스트 신호(TM)를 입력 받아 활성화된다.
활성화된 상기 테스트 라이트 펄스 생성부(200)는 상기 테스트 활성화 신호(T_act)를 인에이블시키고, 설정된 회수만큼 반복적으로 테스트 라이트 펄스(T_wrp)를 생성한다. 상기 테스트 라이트 펄스 생성부(200)는 상기 테스트 라이트 펄스(T_wrp)가 상기 설정된 회수만큼 생성되면 상기 테스트 활성화 신호(T_act)를 디스에이블시킨다.
활성화된 상기 테스트 라이트 펄스 생성부(200)의 동작을 도 2를 참조하여 더욱 상세히 설명하면 다음과 같다.
상기 테스트 신호(TM)가 인에이블되면 래치부(210)는 테스트 활성화 신호(T_act)를 인에이블시킨다.
상기 테스트 활성화 신호(T_act)가 인에이블되면 클럭 생성부(220)는 설정된 전압 레벨을 주기적으로 천이하는 클럭(CLK)을 생성한다.
상기 테스트 활성화 신호(T_act)가 인에이블되면 출력 제어부(230)는 상기 클럭(CLK)을 상기 테스트 라이트 펄스(T_wrp)로서 출력한다.
상기 테스트 활성화 신호(T_act)가 인에이블되면 카운팅부(240)는 리셋 신호(RST)를 디스에이블시키고, 상기 테스트 라이트 펄스(T_wrp)를 카운팅한다. 이후, 상기 카운팅부(240)는 상기 테스트 라이트 펄스(T_wrp)가 설정된 회수만큼 생성되면 리셋 신호(RST)를 인에이블시킨다.
상기 리셋 신호(RST)가 인에이블되면 상기 래치부(210)는 인에이블되었던 상기 테스트 활성화 신호(T_act)를 디스에이블시킨다.
상기 테스트 활성화 신호(T_act)가 디스에이블되면 상기 클럭 생성부(220)는 비활성화되고, 비활성화된 상기 클럭 생성부(220)는 상기 클럭(CLK)을 특정 레벨로 고정시킨다.
상기 테스트 활성화 신호(T_act)가 디스에이블되면 상기 출력 제어부(230)는 상기 테스트 라이트 펄스(T_wrp)를 특정 레벨 즉, 로우 레벨로 고정시킨다.
상기 테스트 활성화 신호(T_act)가 디스에이블되면 상기 카운팅부(240)는 비활성화되며 상기 테스트 라이트 펄스(T_wrp)를 카운팅하는 동작을 중지한다. 또한 상기 카운팅부(240)는 상기 테스트 활성화 신호(T_act)가 인에이블될 때까지 상기 리셋 신호(RST)를 인에이블시킨다.
정리하면, 상기 테스트 라이트 펄스 생성부(200)는 상기 테스트 신호(TM)가 인에이블되면 상기 테스트 활성화 신호(T_act)를 인에이블시키고, 설정된 회수만큼 반복적으로 테스트 라이트 펄스(T_wrp)를 생성한다. 상기 테스트 라이트 펄스 생성부(200)는 상기 테스트 라이트 펄스(T_wrp)가 상기 설정된 회수만큼 생성되면 상기 테스트 활성화 신호(T_act)를 디스에이블시킨다.
상기 센스 앰프 제어부(600)는 상기 테스트 활성화 신호(T_act)가 인에이블된 구간에서는 상기 센스 앰프 인에이블 신호(SA_en)와는 무관하게 상기 센스 앰프 활성화 신호(ACT_sa)를 디스에이블시킨다.
상기 센스 앰프(600)는 디스에이블된 상기 센스 앰프 활성화 신호(ACT_sa)를 입력 받아 비활성화 된다.
결국, 상기 센스 앰프(600)는 상기 테스트 활성화 신호(T_act)가 인에이블된 구간 즉, 상기 테스트 라이트 펄스(T_wrp)가 반복적으로 생성되는 구간에서는 비활성화된다.
본 발명의 실시예에 따른 반도체 메모리 장치의 테스트 동작을 도 4를 참조하여 정리하면 다음과 같다.
상기 테스트 신호(TM)를 인에이블시킨다(S1).
상기 테스트 신호(TM)가 인에이블되면 상기 테스트 라이트 펄스(T_wrp)가 생성된다(S2).
생성되는 상기 테스트 라이트 펄스(T_wrp)는 메모리 셀(400)에 제공된다(S3).
상기 테스트 라이트 펄스(T_wrp)가 설정된 회수만큼 생성되었는지를 판단한다(S4).
상기 테스트 라이트 펄스(T_wrp)가 설정된 회수만큼 생성되지 않았다면(N) 상기 테스트 라이트 펄스(T_wrp)는 다시 생성된다(S2).
상기 테스트 라이트 펄스(T_wrp)가 설정된 회수만큼 생성되었다면(Y) 상기 테스트 라이트 펄스(T_wrp)의 생성을 중지한다(S5).
상기 테스트 라이트 펄스(T_wrp)의 생성이 중지되면, 상기 노멀 라이트 펄스 생성부(100)를 이용하여 상기 메모리 셀(400)에 특정 레벨의 데이터를 저장시키고, 상기 메모리 셀(400)에 저장된 셀 정보(C_imf)를 상기 센스 앰프(600)를 통해 데이터(DATA)로서 출력하는 메모리 셀의 내구성 테스트(S6)를 수행한다. 이때, 상기 메모리 셀(400)에 저장시킨 데이터와 상기 메모리 셀(400)에서 출력된 데이터가 일치하는지를 판단하고 테스트의 패스(PASS) 또는 페일(FAIL)을 판단한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 셀의 내구성 테스트를 수행하기 위하여 설정된 회수만큼 테스트 라이트 펄스를 메모리 셀에 연속적으로 제공함으로써, 메모리 셀에 스트레스를 인가시킬 수 있다. 또한 본 발명의 실시예에 따른 반도체 메모리 장치는 설정된 회수만큼 테스트 라이트 펄스를 메모리 셀에 제공한 이후 메모리 셀에 데이터를 저장시키고, 저장된 데이터를 출력하여 비교함으로써, 메모리 셀의 내구성을 판단할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 노멀 동작시 노멀 라이트 펄스를 생성하는 노멀 라이트 펄스 생성부;
    테스트시 테스트 라이트 펄스를 설정된 회수만큼 반복적으로 생성하는 테스트 라이트 펄스 생성부; 및
    상기 노멀 동작시 상기 노멀 라이트 펄스를 메모리 셀에 제공하고, 상기 테스트시 상기 테스트 라이트 펄스를 상기 메모리 셀에 제공하는 선택부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 테스트 라이트 펄스 생성부는
    테스트 신호가 인에이블되면 상기 테스트 라이트 펄스를 반복적으로 생성하고, 생성되는 상기 테스트 라이트 펄스가 상기 설정된 회수를 만족하면 상기 테스트 라이트 펄스의 생성을 중지하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 테스트 라이트 펄스 생성부는
    상기 테스트 신호 및 리셋 신호에 응답하여 테스트 활성화 신호를 생성하는 래치부,
    상기 테스트 활성화 신호에 응답하여 설정된 전압 레벨로 주기적으로 천이하는 클럭을 생성하는 클럭 생성부,
    상기 테스트 활성화 신호 및 상기 클럭에 응답하여 상기 테스트 라이트 펄스를 출력하는 출력 제어부, 및
    상기 테스트 활성화 신호 및 상기 테스트 라이트 펄스에 응답하여 상기 리셋 신호를 생성하는 카운팅부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 래치부는
    상기 테스트 신호가 인에이블되면 상기 테스트 활성화 신호를 인에이블시키고, 상기 리셋 신호가 인에이블되면 상기 테스트 활성화 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3 항에 있어서,
    상기 클럭 생성부는
    상기 테스트 활성화 신호의 인에이블 구간동안 주기적으로 천이하는 클럭을 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 3 항에 있어서,
    상기 출력 제어부는
    상기 테스트 활성화 신호의 인에이블 구간동안 상기 클럭을 상기 테스트 라이트 펄스로서 출력하며,
    상기 테스트 활성화 신호가 디스에이블되면 상기 테스트 라이트 펄스를 특정 레벨로 고정시키는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 3 항에 있어서,
    상기 카운팅부는
    상기 테스트 활성화 신호가 인에이블되면 상기 리셋 신호를 디스에이블시키고, 상기 테스트 라이트 펄스를 카운팅하며, 상기 테스트 라이트 펄스를 카운팅한 값이 설정된 값에 도달하면 상기 리셋 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 2 항에 있어서,
    상기 선택부는
    상기 테스트 신호가 인에이블되면 상기 테스트 라이트 펄스를 상기 메모리 셀에 제공하고,
    상기 테스트 신호가 디스에이블되면 상기 노멀 라이트 펄스를 상 상기 메모리 셀에 제공하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 노멀 라이트 펄스를 생성하는 노멀 라이트 펄스 생성부;
    테스트 신호에 응답하여 테스트 라이트 펄스 및 테스트 활성화 신호를 생성하는 테스트 라이트 펄스 생성부;
    상기 테스트 신호에 응답하여 상기 노멀 라이트 펄스 및 상기 테스트 라이트 펄스 중 하나를 선택 펄스로서 메모리 셀에 제공하는 선택부;
    센스 앰프 인에이블 신호 및 상기 테스트 활성화 신호에 응답하여 센스 앰프 활성화 신호를 생성하는 센스 앰프 제어부; 및
    상기 센스 앰프 활성화 신호에 응답하여 상기 메모리 셀에서 제공되는 셀 정보를 감지 및 증폭하여 데이터로서 출력하는 센스 앰프를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 테스트 라이트 펄스 생성부는
    상기 테스트 신호가 인에이블되면 상기 테스트 활성화 신호를 인에이블시키고, 상기 테스트 라이트 펄스가 설정된 회수만큼 반복적으로 생성될 때까지 상기 테스트 활성화 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 테스트 라이트 펄스 생성부는
    상기 테스트 라이트 펄스가 상기 설정된 회수만큼 생성되면 상기 테스트 활성화 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 테스트 라이트 펄스 생성부는
    상기 테스트 신호가 인에이블되면 리셋 신호가 인에이블될 때까지 상기 테스트 활성화 신호를 인에이블시키는 래치부,
    상기 테스트 활성화 신호의 인에이블 구간동안 클럭을 생성하는 클럭 생성부,
    상기 테스트 활성화 신호의 인에이블 구간동안 상기 클럭을 상기 테스트 라이트 펄스로서 출력하는 출력 제어부, 및
    상기 테스트 활성화 신호가 인에이블되면 상기 리셋 신호를 디스에이블시키고, 상기 테스트 라이트 펄스를 카운팅한 값이 설정된 값을 만족시키면 상기 리셋 신호를 인에이블시키는 카운팅부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 9 항에 있어서,
    상기 선택부는
    상기 테스트 신호가 디스에이블되면 상기 노멀 라이트 펄스를 상기 선택 펄스로서 출력하고,
    상기 테스트 신호가 인에이블되면 상기 테스트 라이트 펄스를 상기 선택 펄스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 9 항에 있어서,
    상기 센스 앰프 제어부는
    상기 테스트 활성화 신호의 인에이블 구간동안 상기 센스 앰프 인에이블 신호와는 무관하게 상기 센스 앰프 활성화 신호를 디스에이블시키고,
    상기 테스트 활성화 신호가 디스에이블되면 상기 센스 앰프 인에이블 신호에 응답하여 상기 센스 앰프 활성화 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 센스 앰프는
    상기 센스 앰프 활성화 신호가 인에이블되면 상기 메모리 셀에서 제공되는 셀 정보를 감지 및 증폭하여 데이터로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 테스트 신호를 인에이블시키는 단계;
    상기 테스트 신호가 인에이블되면 테스트 라이트 펄스를 반복적으로 생성하는 단계;
    상기 테스트 라이트 펄스가 설정된 회수만큼 생성되었는지를 판단하는 단계;
    상기 테스트 라이트 펄스가 설정된 회수만큼 생성되었는지를 판단하는 단계의 결과에 따라 상기 테스트 라이트 펄스를 생성하거나 상기 테스트 라이트 펄스의 생성을 중지하는 단계; 및
    상기 테스트 라이트 펄스의 생성이 중지되면 메모리 셀의 내구성을 테스트하는 단계를 포함하는 것을 특징으로 하는 테스트 방법
  17. 제 16 항에 있어서,
    상기 테스트 라이트 펄스를 상기 메모리 셀에 제공하는 단계를 더 포함하는 것을 특징으로 하는 테스트 방법.
  18. 제 17 항에 있어서,
    상기 테스트 라이트 펄스의 생성이 중지되면 상기 메모리 셀의 내구성을 테스트하는 단계는
    상기 메모리 셀에 특정 레벨의 데이터를 저장시키는 단계,
    상기 메모리 셀에 저장된 데이터 값을 출력시키는 단계, 및
    상기 메모리 셀에 저장시키는 데이터 값과 상기 메모리 셀로부터 출력된 데이터 값을 비교하여 상기 메모리 셀의 패스 또는 페일을 결정하는 단계를 포함하는 것을 특징으로 하는 테스트 방법.
KR1020150109026A 2015-07-31 2015-07-31 반도체 메모리 장치 및 테스트 방법 KR20170015795A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150109026A KR20170015795A (ko) 2015-07-31 2015-07-31 반도체 메모리 장치 및 테스트 방법
US15/049,900 US20170032850A1 (en) 2015-07-31 2016-02-22 Semiconductor memory apparatus and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109026A KR20170015795A (ko) 2015-07-31 2015-07-31 반도체 메모리 장치 및 테스트 방법

Publications (1)

Publication Number Publication Date
KR20170015795A true KR20170015795A (ko) 2017-02-09

Family

ID=57883031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109026A KR20170015795A (ko) 2015-07-31 2015-07-31 반도체 메모리 장치 및 테스트 방법

Country Status (2)

Country Link
US (1) US20170032850A1 (ko)
KR (1) KR20170015795A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4258266A4 (en) * 2022-02-18 2024-04-17 Changxin Memory Technologies, Inc. TEST METHOD FOR MEMORY CHIP AND RELATED DEVICE

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452251A (en) * 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
KR100781550B1 (ko) * 2006-11-08 2007-12-03 삼성전자주식회사 상변화 메모리 장치 및 그 파이어링 방법
WO2011001562A1 (ja) * 2009-06-30 2011-01-06 パナソニック株式会社 半導体集積回路

Also Published As

Publication number Publication date
US20170032850A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
KR102469065B1 (ko) 메모리 장치
KR102468251B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
KR101890820B1 (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
US8659962B2 (en) Semiconductor device, semiconductor system having the same and operating method thereof
KR102133380B1 (ko) 반도체 메모리 장치 및 그의 동작방법
JP6171066B1 (ja) 半導体記憶装置
KR100800145B1 (ko) 셀프 리프레쉬 주기 제어 회로 및 그 방법
KR20140139849A (ko) 메모리 및 이를 포함 하는 메모리 시스템
KR20150127184A (ko) 고속 및 저전력 감지 증폭기
KR101950322B1 (ko) 전압 생성회로
US8593852B2 (en) Test device and test method for resistive random access memory and resistive random access memory device
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20160025927A (ko) 반도체 메모리 장치
KR102471525B1 (ko) 반도체 메모리 장치 및 리프레쉬 방법
KR20170015795A (ko) 반도체 메모리 장치 및 테스트 방법
US10134484B2 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
KR101150599B1 (ko) 반도체 메모리 장치
JP5150576B2 (ja) 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置
KR102179568B1 (ko) 반도체장치 및 반도체시스템
KR102165736B1 (ko) 반도체 메모리 장치 및 그 동작방법
US9001568B2 (en) Testing signal development on a bit line in an SRAM
KR102610279B1 (ko) 메모리 장치, 메모리 장치의 동작 방법 및 메모리 장치를 포함하는 테스트 시스템의 동작 방법
US9508410B1 (en) Semiconductor device having a secondary address generating unit for generating address signal in response to address signal from a first address generating unit
US20120266034A1 (en) Semiconductor memory device and test method thereof
KR20150097956A (ko) 반도체 장치 및 그 테스트 방법