KR20120134169A - 전압-온도 센서 및 이를 포함하는 시스템 - Google Patents

Abstract

전압-온도 센서는 제1 컨버터, 제2 컨버터 및 데이터 처리부를 포함한다. 제1 컨버터는 동작 전압 및 동작 온도에 대한 제1 감도(sensitivity)를 갖고 상기 동작 전압 및 상기 동작 온도에 의존하는 제1 디지털 데이터를 발생한다. 제2 컨버터는 상기 제1 감도와 상이한 제2 감도를 갖고 상기 동작 전압 및 상기 동작 온도에 의존하는 제2 디지털 데이터를 발생한다. 데이터 처리부는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 기초하여 상기 동작 전압 및 상기 동작 온도의 조합을 추출한다.

Description

전압-온도 센서 및 이를 포함하는 시스템{VOLTAGE-TEMPERATURE SENSOR AND SYSTEM INCLUDING THE SAME}

본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 동적으로(dynamically) 전압 및 온도를 측정할 수 있는 전압-온도 센서 및 이를 포함하는 시스템에 관한 것이다.

CMOS(Complementary metal­oxide­semiconductor) 공정 기술에 의한 집적 회로의 스케일이 축소될수록 온-칩 변동(on-chip variation)은 회로 설계 및 칩 디버깅(chip debugging)의 중요한 문제가 되고 있다. 온-칩 변동은 크게 제조 공정상의 변동에 기인하는 정적인 변동과 동작 전압과 동작 온도와 같은 회로의 동작 조건에 기인하는 동적인 변동으로 구분될 수 있다. 온-칩 변동을 명확하게 규명하기 위해서는 회로의 동작 전압 및/또는 동작 온도를 정밀하게 측정할 필요가 있다.

본 발명의 일 목적은 동적으로 정밀하게 동작 전압 및 동작 온도를 측정할 수 있는 전압-온도 센서를 제공하는 것이다.

본 발명의 일 목적은 동적으로 정밀하게 동작 전압 및 동작 온도를 측정할 수 있는 전압-온도 센서를 포함하여 오류 디버깅, 실시간 모니터링을 효율적으로 수행할 수 있는 시스템을 제공하는 것이다.

상기 일 목적을 달성하기 위해, 전압-온도 센서는 제1 컨버터, 제2 컨버터 및 데이터 처리부를 포함한다. 제1 컨버터는 동작 전압 및 동작 온도에 대한 제1 감도(sensitivity)를 갖고 상기 동작 전압 및 상기 동작 온도에 의존하는 제1 디지털 데이터를 발생한다. 제2 컨버터는 상기 제1 감도와 상이한 제2 감도를 갖고 상기 동작 전압 및 상기 동작 온도에 의존하는 제2 디지털 데이터를 발생한다. 데이터 처리부는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 기초하여 상기 동작 전압 및 상기 동작 온도의 조합을 추출한다.

상기 제1 컨버터는 상기 동작 온도보다 상기 동작 전압에 대하여 더 민감하게 반응하고, 상기 제2 컨버터는 상기 동작 온도에 대하여 상기 제1 컨버터보다 더 민감하게 반응할 수 있다.

상기 제1 컨버터 및 상기 제2 컨버터의 각각은, 상기 동작 전압 및 상기 동작 온도에 상응하는 시간적 특성을 갖는 검출 신호들을 각각 발생하고 상기 검출 신호들에 기초하여 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터를 각각 발생하는 시간-디지털 컨버터(TDC: Time-to-Digital Converter)일 수 있다.

상기 제1 컨버터 및 상기 제2 컨버터의 각각은, 상기 제1 감도 및 상기 제2 감도에 각각 상응하는 제1 지연 시간 및 제2 지연 시간을 갖는 복수의 인버터들을 포함하는 링-발진기; 및 상기 인버터들 사이의 노드들로부터 제공되는 출력 발진 신호들에 기초하여 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터를 각각 발생하는 디지털 계량기(digital quantifier)를 포함할 수 있다.

상기 제1 컨버터의 상기 링-발진기에 포함된 상기 인버터들의 각각은 하나의 피모스(PMOS) 트랜지스터와 하나의 엔모스(NMOS) 트랜지스터가 상기 동작 전압과 접지 전압 사이에 결합된 인버터이고, 상기 제2 컨버터의 상기 링-발진기에 포함된 상기 인버터들의 각각은 하나의 피모스 트랜지스터와 하나의 엔모스 트랜지스터와 하나의 다이오드-결합(diode-coupled) 엔모스 트랜지스터가 상기 동작 전압과 상기 접지 전압 사이에 결합된 인버터일 수 있다.

상기 디지털 계량기는, 상기 각각의 출력 발진 신호의 에지(edge)에 응답하여 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터에 상응하는 카운트 신호들을 각각 출력하는 복수의 카운터들을 포함할 수 있다.

상기 카운터들 중 하나의 카운터만이 상응하는 출력 발진 신호의 에지들의 회수를 카운팅하여 멀티 비트의 카운트 신호를 출력하고, 나머지 카운터들은 상응하는 출력 발진 신호의 에지마다 0의 값과 1의 값을 반복하는 1비트의 카운트 신호들을 출력할 수 있다.

상기 링-발진기는 클록 신호에 응답하여 상기 클록 신호의 주기마다 주기적으로 발진 동작을 수행할 수 있다.

상기 디지털 계량기는 상기 주기적인 각각의 발진 동작에 상응하는 상기 각각의 제1 디지털 데이터를 주기적으로 출력할 수 있다.

상기 제1 컨버터의 디지털 계량기는 상기 클록 신호의 주기 간격으로 순차적으로 활성화되는 복수의 선택 신호들에 각각 응답하여 상기 주기적인 각각의 발진 동작에 상응하는 상기 각각의 제1 디지털 데이터를 순차적으로 출력하는 복수의 카운팅 회로들을 포함할 수 있다.

상기 전압-온도 센서는 상기 제1 컨버터의 동작 타이밍을 나타내는 값을 저장하는 스캔 카운터: 상기 클록 신호의 사이클 횟수를 카운팅하는 클록 카운터: 및 상기 스캔 카운터의 출력 및 상기 클록 카운터의 출력을 비교하여 순차적으로 활성화되는 상기 선택 신호들을 발생하는 신호 발생기를 더 포함할 수 있다.

상기 데이터 처리부는 상기 동작 전압 및 상기 동작 온도의 조합을 변화시키면서 측정된 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 복수의 조합들이 저장된 룩업 테이블을 포함하고, 상기 데이터 처리부는 상기 룩업 테이블을 참조하여, 입력되는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 상응하는 상기 동작 전압 및 상기 동작 온도의 조합을 추출할 수 있다.

상기 데이터 처리부는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합과 상기 동작 전압 및 상기 동작 온도의 조합과의 관계를 나타내는 함수를 저장하고, 상기 데이터 처리부는 상기 함수를 이용하여, 입력되는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 상응하는 상기 동작 전압 및 상기 동작 온도의 조합을 추출할 수 있다.

상기 동작 전압 및 상기 동작 온도의 조합을 변화시키면서 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 복수의 조합들을 측정하고, 상기 함수는 상기 측정 결과에 기초한 최소 평균 자승법(least mean square method)을 이용하여 결정될 수 있다.

상기 일 목적을 달성하기 위하여, 시스템은 복수의 기능 블록들, 복수의 컨버터들 및 데이터 처리부를 포함한다. 상기 복수의 컨버터들은 상기 기능 블록들의 각각에 인접하여 배치되고, 상기 각각의 기능 블록의 동작 전압 및 동작 온도에 대한 제1 감도를 갖는 제1 디지털 데이터 및 상기 제1 감도와 상이한 제2 감도를 갖는 제2 디지털 데이터를 각각 발생한다. 상기 데이터 처리부는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 기초하여 상기 동작 전압 및 상기 동작 온도의 조합을 추출한다.

상기 복수의 기능 블록들 중 적어도 두 개의 기능 블록들은 서로 다른 전원 전압에 기초하여 동작할 수 있다.

상기 복수의 기능 블록들은 클록 발생 회로, 전압 레귤레이터, 메모리 코어, 프로세서 및 인터페이스 회로 중 적어도 하나를 포함할 수 있다.

본 발명의 실시예들에 따른 전압-온도 센서는, 증폭기, 아날로그-디지털 컨버터와 같은 온-칩 아날로그 컴포넌트, 오프-칩 저항들 또는 전속된 전압 공급 라인을 포함하지 않는 풀-디지털(full-digital) 구성을 가짐으로써, 상대적으로 작은 면적으로 구현되어 동작 전압과 동작 온도를 정밀하게 측정할 수 있고 이를 포함하는 장치 및 시스템의 성능을 향상시킬 수 있다.

본 발명의 실시예들에 따른 전압-온도 센서는, 동작 전압과 동작 온도에 대한 상이한 감도를 가지는 컨버터들을 이용하여 동작 전압과 동작 온도를 통합적으로 측정함으로써 동작 전압과 동작 온도를 더욱 정밀하게 측정할 수 있다.

본 발명의 실시예들에 따른 전압-온도 센서는 링-발진기 및 그 경로상의 특성을 이용함으로써 트레이드-오프(trade-off)의 관계에 있는 센싱의 정밀도(sensing accuracy)와 설계의 견고성(design robustness)을 효율적으로 실현할 수 있다.

도 1은 본 발명의 실시예들에 따른 전압-온도 센서를 나타내는 블록도이다.
도 2는 도 1의 전압-온도 센서에 포함된 컨버터의 일 예를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 시간-디지털 컨버터를 나타내는 회로도이다.
도 4는 도 3의 시간-디지털 컨버터에 포함된 링-발진기의 동작을 나타내는 타이밍도이다.
도 5 및 도 6은 도 3의 링-발진기에 포함되는 인버터 체인의 예들을 나타내는 회로도들이다.
도 7 및 도 8은 도 1의 전압-온도 센서에 포함된 제1 컨버터 및 제2 컨버터의 동작 특성의 일 예를 나타내는 도면이다.
도 9는 도 3의 시간-디지털 컨버터에 포함되는 카운팅 회로의 일 예를 나타내는 도면이다.
도 10은 도 9의 카운터 회로에 포함되는 멀티-비트 카운터의 일 예를 나타내는 도면이다.
도 11은 도 10의 멀티-비트 카운터의 동작을 나타내는 타이밍도이다.
도 12는 도 9의 카운터 회로에 포함되는 1-비트 카운터의 일 예를 나타내는 도면이다.
도 13 및 도 14는 도 10 및 도 12의 카운터들에 포함되는 플립플롭의 예들을 나타내는 도면들이다.
도 15는 도 9의 카운팅 회로의 카운팅 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시예에 따른 전압 측정 방법을 설명하기 위한 도면이다.
도 17은 본 발명의 실시예들에 따른 시간-디지털 컨버터를 나타내는 회로도이다.
도 18은 도 17의 시간-디지털 컨버터의 동작을 설명하기 위한 타이밍도이다.
도 19는 본 발명의 실시예들에 따른 전압-온도 측정 방법을 나타내는 순서도이다.
도 20은 본 발명의 실시예들에 따른 시스템을 나타내는 도면이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제1 구성 요소로 명명될 수 있다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.

도 1은 본 발명의 실시예들에 따른 전압-온도 센서를 나타내는 블록도이다.

도 1을 참조하면, 전압-온도 센서(voltage-temperature sensor)(10)는 제1 컨버터(1st converter)(31), 제2 컨버터(2nd converter)(32) 및 데이터 처리부(data processing block)(90)를 포함한다.

제1 컨버터(31)는 동작 전압(Vo) 및 동작 온도(To)에 대한 제1 감도(sensitivity)(SEN1)를 갖고 동작 전압(Vo) 및 동작 온도(To)에 의존하는 제1 디지털 데이터(DGT1)를 발생한다. 제2 컨버터(32)는 제1 컨버터(31)의 제1 감도(SEN1)와 상이한 동작 전압(Vo) 및 동작 온도(To)에 대한 제2 감도(SEN2)를 갖고 동작 전압(Vo) 및 동작 온도(To)에 의존하는 제2 디지털 데이터(DGT2)를 발생한다.

데이터 처리부(90)는 제1 컨버터(31)로부터 발생되는 제1 디지털 데이터(DGT1) 및 제2 컨버터(32)로부터 발생되는 제2 디지털 데이터(DGT2)의 조합(DGT1, DGT2)에 기초하여 동작 전압(To) 및 동작 온도(To)의 조합(Vo, To)을 추출한다. 실시예에 따라서, 데이터 처리부(90)는 하드웨어로 구현될 수도 있고 소프트웨어로 구현될 수도 있다. 또한 데이터 처리부(90)는 하드웨어와 소프트웨어의 조합으로 구현될 수도 있다. 데이터 처리부(90)의 전부 또는 일부가 소프트웨어로 구현된다는 것은 임의의 프로세서에 의해 실행 가능한 코드 형태로 저장되고 상기 코드의 실행으로 원하는 동작이 수행됨을 나타낸다.

전압-온도 센서(10)는 제어부(control block)(20)로부터 제공되는 제어 신호(CTRL)에 기초하여 동작 타이밍 등이 제어될 수 있다. 예를 들어, 제어 신호(CTRL)는 외부의 테스트 장치로부터 제공되는 신호를 포함할 수도 있고, 전압-온도 센서(10)와 동일한 칩 상에 집적되는 위상 고정 루프(PLL: Phase-Locked Loop)로부터 제공되는 클록 신호를 포함할 수도 있다. 후술하는 인에이블 신호(EN), 리셋 신호(RST), 클록 신호(CLK) 등은 제어부(20)로부터 제공되는 제어 신호(CTRL)에 포함될 수 있다.

종래의 센서들은 일반적으로 전압과 온도 중 하나를 측정하도록 설계된다. 그러나 실질적으로 많은 회로에서 전압의 변동과 온도의 변동은 일정한 관계를 가진다. 본 발명의 실시예들에 따른 전압-온도 센서(10)는 동작 전압과 동작 온도를 통합적으로 측정함으로써 동작 전압의 변동과 동작 전압의 변동 사이의 관계를 반영하여 동작 전압 및 동작 온도를 정밀하게 측정할 수 있다.

동작 전압과 동작 온도를 통합적으로 측정하는 것은 제1 컨버터(31)와 제2 컨버터(32)의 동작 전압 및 동작 온도에 대한 감도를 상이하게 하는 방식으로 구현될 수 있다. 일 실시예에서, 도 5 및 도 6을 참조하여 후술하는 바와 같이, 제1 컨버터(31)는 동작 온도(To)보다 동작 전압(Vo)에 대하여 더 민감하게 반응하고, 제2 컨버터(32)는 동작 온도(To)에 대하여 제1 컨버터(31)보다 더 민감하게 반응할 수 있다.

또한, 종래의 센서들은 일반적으로 증폭기, 아날로그-디지털 컨버터와 같은 아날로그 회로에 의존한다. 이러한 아날로그 회로들은 설계가 용이하지 않고 테스트하기에도 많은 어려움이 있다. 도 3 등을 참조하여 후술하는 바와 같이 본 발명의 실시예들에 따른 전압-온도 센서(10)는 링 발진기 및 디지털 계량기를 포함하는 시간-디지털 컨버터의 형태로 구현되어, 온-칩 아날로그 컴포넌트(on-chip analog component), 오프-칩 저항(off-chip resistor) 및 전속된 전압 공급 라인(dedicated power line)을 포함하지 않는 풀-디지털(full-digital) 구성을 가질 수 있다.

도 2는 도 1의 전압-온도 센서에 포함된 컨버터의 일 예를 나타내는 블록도이다.

도 2를 참조하면, 컨버터(30)는 제1 컨버터(31) 및 제2 컨버터(32)를 포함한다. 제1 컨버터(31) 및 제2 컨버터(32)의 각각은, 동작 전압(Vo) 및 동작 온도(To)에 상응하는 시간적 특성을 갖는 검출 신호들(DET1, DET2)을 각각 발생하고 검출 신호(DET1, DET2)에 기초하여 제1 디지털 데이터(DGT1) 및 제2 디지털 데이터(DGT2)를 각각 발생하는 시간-디지털 컨버터(TDC: Time-to-Digital Converter)로 구현될 수 있다. 예를 들어, 상기 시간적 특성은 발진하는 (oscillating) 검출 신호들(DET1, DET2)의 시간적 주기(time period)일 수 있다.

도 2에 도시된 바와 같이, 제1 컨버터(31)는 제1 검출기(1st detector)(41) 및 제1 디지털 계량기(1st digital quantifier)(51)를 포함하는 시간-디지털 컨버터일 수 있고, 제2 컨버터(32)는 제2 검출기(2nd detector)(42) 및 제2 디지털 계량기(2nd digital quantifier)(52)를 포함하는 시간-디지털 컨버터일 수 있다.

이와 같이, 제1 컨버터(31) 및 제2 컨버터(32)를 아날로그 구성을 갖지 않은 시간-디지털 컨버터로 구현함으로써 아날로그 회로가 갖는 설계 및 테스트의 곤란성을 방지할 수 있다.

도 3은 본 발명의 실시예들에 따른 시간-디지털 컨버터를 나타내는 회로도이다.

편의상, 도 2에 도시된 제1 컨버터(31) 및 제2 컨버터(32) 중에서 제1 컨버터(31)만이 도 3에 도시되어 있으며, 제2 컨버터(32)는 제1 컨버터(31)와 유사한 구성을 가질 수 있다.

도 3을 참조하면, 제1 컨버터(31)는 제1 검출기(41) 및 제1 디지털 계량기(51)를 포함한다. 제1 검출기(41)는 전술한 제1 감도(SEN1)에 상응하는 제1 지연 시간(td1)을 갖는 복수의 인버터들(62)을 포함하는 링-발진기(ring-oscillator)로 구현될 수 있다. 복수의 인버터들(62)은 실질적으로 동일한 제1 지연 시간(td1)을 갖는다. 낸드 게이트(61)는 최후단의 인버터로부터 제공되는 제n 출력 발진 신호(VNn) 및 인에이블 신호(EN)를 입력 받아 제1 출력 발진 신호(VN1)를 최전단의 인버터의 입력으로 제공한다. 낸드 게이트(61)는 각 인버터(62)의 제1 지연 시간(td1)과 실질적으로 동일한 지연 시간을 가질 수 있다. 인에이블 신호(EN)는 링-발진기(41)의 동작을 제어하며, 도 1의 제어부(20)로부터 제공되는 제어 신호(CTRL)에 포함되는 신호일 수 있다.

이와 같이 일정한 지연 시간(td)을 갖는 지연 요소들이 루프를 형성함으로써, 인버터들(62) 사이의 노드들(N1, N2, N3, ..., Nn-1, Nn)을 통하여 제공되는 출력 발진 신호들(VN1, VN2, VN3, ..., VNn-1, VNn)은 제1 지연 시간(td1)에 상응하는 위상차를 가지고 동일한 주기로 발진하는 신호들이 될 수 있다. 링-발진기(41)의 동작에 대해서는 도 4를 참조하여 후술한다.

제1 디지털 계량기(51)는 인버터들(62) 사이의 노드들(Ni, i=1,2,3,...,n)로부터 제공되는 출력 발진 신호들(VNi)에 기초하여 제1 디지털 데이터(DGT1)를 발생한다. 제1 디지털 계량기(51)는 스위치부(80) 및 카운팅 회로(70)를 포함할 수 있다. 스위치부는 링-발진기(41)의 각 노드(Ni)와 카운팅 회로(70) 사이의 전기적 연결을 제어하는 복수의 스위치들(SW)을 포함할 수 있다. 예를 들어, 스위치부(80)는 링-발진기(41)의 동작 타이밍을 제어하는 인에이블 신호(EN)에 응답하여 온-오프 동작을 수행할 수 있다. 카운팅 회로(70)는 각각의 출력 발진 신호(VNi)의 에지(edge)에 응답하여 제1 디지털 데이터(DGT1)에 상응하는 카운트 신호들(CNi)을 각각 출력하는 복수의 카운터들(CNT1, CNT2, …, CNTn)(71)을 포함할 수 있다. 상기 카운터들은 동일한 구성을 가질 수도 있고, 도 9 등을 참조하여 후술하는 바와 같이 일부의 카운터는 다른 카운터들과 상이한 구성을 가질 수도 있다. 카운팅 회로(70)는 리셋 신호(RST)에 응답하여 카운팅 동작을 수행하기 전의 적절한 타이밍에 초기화될 있다. 리셋 신호(RST)는 도 1의 제어부(20)로부터 제공되는 제어 신호(CTRL)에 포함될 수 있다. 실시예에 따라서, 카운트 신호들(CNi)이 제1 디지털 데이터(DGT1)로서 그대로 제공될 수 있고, 모든 카운트 신호들(CNi)에 기초하여 일정한 연산을 한 결과가 제1 디지털 데이터(DGT1)로서 제공될 수도 있다.

도 2에 도시된 제2 컨버터(32)는 도 3에 도시된 제1 컨버터(31)와 유사한 구성을 가질 수 있다. 다만, 제1 컨버터(31)에 포함되는 제1 검출기(41)는 전술한 제1 감도(SEN1)에 상응하는 제1 지연 시간(td1)을 갖는 복수의 인버터들(62)을 포함하는 링-발진기로 구현되는 반면에, 제2 컨버터(32)에 포함되는 제2 검출기(42)는 전술한 제2 감도(SEN2)에 상응하는 제2 지연 시간(td2)을 갖는 복수의 인버터들을 포함하는 링-발진기로 구현된다. 제1 감도(SEN1) 및 제2 감도(SEN2)에 각각 상응하는 제1 지연 시간(td1) 및 제2 지연 시간(td2)의 구현 방법은 도 5 및 도 6의 실시예를 참조하여 후술한다.

이와 같이, 서로 다른 제1 지연 시간(td1) 및 제2 지연 시간(td2)을 갖는 인버터들을 이용하여 각각의 링-발진기를 형성하여, 동작 전압(Vo) 및 동작 온도(To)에 대한 제1 검출기(41)의 제1 감도(SEN1) 및 제2 검출기(42)의 제2 감도(SEN2)를 다르게 구현할 수 있다. 결과적으로 제1 디지털 계량기(51)에서 출력되는 제1 디지털 데이터(DGT1) 및 제2 디지털 계량기(52)에서 출력되는 제2 디지털 데이터(DGT2)는 동작 전압(Vo) 및 동작 온도(To)에 대하여 서로 다른 의존성을 갖는다.

이와 같이, 본 발명의 실시예들에 따른 전압-온도 센서는 도 3에 도시된 시간-디지털 컨버터(31)를 이용하여, 증폭기, 아날로그-디지털 컨버터와 같은 온-칩 아날로그 컴포넌트, 오프-칩 저항 또는 전속된 전압 공급 라인을 포함하지 않는 풀-디지털(full-digital) 구성을 가짐으로써, 상대적으로 작은 면적으로 구현되어 동작 전압과 동작 온도를 정밀하게 측정할 수 있고 이를 포함하는 장치 및 시스템의 성능을 향상시킬 수 있다.

도 4는 도 3의 시간-디지털 컨버터에 포함된 링-발진기의 동작을 나타내는 타이밍도이다.

도 4를 참조하면, 인에이블 신호(EN)가 논리 로우 레벨인 동안에는 링-발진기는 아이들 모드(idle mode)로 동작하고, 논리 하이 레벨인 동안에는 발진 모드(oscillation mode)로 동작할 수 있다. 초기에 인에이블 신호(EN)가 논리 로우 레벨인 동안에는 도 3의 낸드 게이트(61)는 그 입력의 하나인 제n 출력 발진 신호(VNn)에 관계없이 논리 하이 레벨을 갖는 제1 출력 발진 신호(VN1)를 출력한다. 결과적으로 모든 출력 발진 신호들(Vi)은 인에이블 신호(EN)가 논리 로우 레벨인 동안에는 각각의 일정한 논리 레벨을 유지한다. 인에이블 신호(EN)가 논리 로우 레벨에서 논리 하이 레벨로 천이하면, 지연 시간(td)이 경과한 후 제1 출력 발진 신호(VN1)가 논리 하이 레벨에서 논리 로우 레벨로 천이하고, 다시 지연 시간(td)이 경과하면 제2 출력 발진 신호(VN2)가 논리 로우 레벨에서 논리 하이 레벨로 천이한다. 이와 같은 방식으로 출력 발진 신호들(Vi)이 지연 시간(td)을 간격으로 하여 순차적으로 천이한다. 마지막의 제n 출력 발진 신호(VNn)가 천이한 후 지연 시간(td)이 경과하면, 제1 출력 발진 신호(VN1)가 논리 로우 레벨에서 논리 하이 레벨로 다시 천이한다. 이와 같은 방식으로 링-발진기(41)의 각 노드(Ni)의 출력 발진 신호(VNi)는 일정한 주기를 가지고 상승 에지와 하강 에지를 반복한다. 링-발진기에 포함된 인버터들(62)의 개수가 n인 경우, 각 출력 발진 신호(VNi)들은 n*td의 시간(Tos) 마다 상승 에지 및 하강 에지를 반복한다. 즉 각 출력 발진 신호(VNi)들은 2*Tos의 주기를 갖는다. 인에이블 신호(EN)가 논리 하이 레벨에서 논리 로우 레벨로 천이하는 시점에서 모든 출력 발진 신호들(VNi)은 천이를 중지하고 그 시점에서의 논리 레벨을 유지한다.

도 4에 도시된 지연 시간(td)은 제1 컨버터(31)의 경우에는 제1 지연 시간(td1)에 상응하고 제2 컨버터(32)의 경우에는 제2 지연 시간(td2)에 상응한다. 전술한 바와 같이, 제1 지연 시간(td1) 및 제2 지연 시간(td2)은, 동작 전압(Vo) 및 동작 온도(To)에 대한 제1 컨버터(31)의 감도(SEN1) 및 제2 컨버터(32)의 감도(SEN2)에 각각 상응한다.

카운팅 회로(70)에 포함되는 각 카운터들(CNTi)은 각 출력 발진 신호(VNi)의 에지의 개수를 카운트하여 카운트 신호(CNi)로 제공한다. 예를 들어, 도 4에 도시된 바와 같이, 제2 출력 발진 신호(VN2)가 천이한 후 지연 시간(td)이 경과하기 전에 인에이블 신호(EN)가 논리 로우 레벨로 비활성화되는 경우, 제1 출력 발진 신호(VN1) 및 제2 출력 발진 신호(VN2)의 에지 개수(EDGE#)는 M으로 동일하고, 나머지 제3 출력 발진 신호(VN3) 내지 제n 출력 발진 신호(VNn)의 에지 개수(EDGE#)는 이보다 1이 작은 M-1로 동일하게 된다.

이와 같은 에지의 개수를 나타내는 카운트 신호들(CNi)을 이용하여 지연 시간(td)을 측정할 수 있다. 인에이블 신호(EN)의 활성화 시간을 Ten 이라 하고, 카운트된 에지의 개수의 총합을 Nt 라고 하면, 지연 시간(td)은 Ten/Nt로 계산될 수 있다. 도 4를 참조하면 알 수 있듯이, 정확하게는 지연 시간(td)은 Ten/(Nt+1)과 Ten/Nt 사이의 어떤 값이 될 수 있으나, 근사적으로 Ten/Nt로 계산될 수 있다. Ten이 큰 값일수록 정확한 지연 시간(td)이 구해질 수 있다. 이러한 지연 시간(td)은 동작 전압(Vo) 및 동작 온도(To)에 의존한다. 동작 전압(Vo) 및 동작 온도(To)에 대하여 서로 다른 감도를 갖는 두 개의 링-발진기들의 지연 시간들(td1, td2)을 각각 측정함으로써 동작 전압(Vo) 및 동작 온도(To)를 더욱 정밀하게 측정할 수 있다.

도 5 및 도 6은 도 3의 링-발진기에 포함되는 인버터 체인의 예들을 나타내는 회로도들이다.

도 5를 참조하면, 인버터 체인(63)은 하나의 피모스(PMOS) 트랜지스터(PT)와 하나의 엔모스(NMOS) 트랜지스터(NT)가 동작 전압(Vo)과 접지 전압 사이에 결합된 레귤러 인버터를 이용하여 구현될 수 있다. 예를 들어, 동작 전압(Vo)은 전원 전압(VDD)일 수 있다. 이러한 인버터의 동작 속도는 동작 전압(Vo)에는 매우 민감한 반면에 동작 온도(To)에는 상대적으로 덜 민감한 특성을 갖는다.

도 6을 참조하면, 인버터 체인(64)은 하나의 피모스 트랜지스터(PT)와 하나의 엔모스 트랜지스터(NT)와 하나의 다이오드-결합(diode-coupled) 엔모스 트랜지스터(DT)가 동작 전압(Vo)과 접지 전압 사이에 결합된 스몰-스윙 인버터를 이용하여 구현될 수 있다. 이러한 스몰-스윙 인버터의 동작 속도는 동작 전압(Vo)에도 민감한 특성을 갖지만, 작은 스윙폭으로 인하여 동작 온도(To)에 대해 도 5의 레귤러 인버터보다 더 민감한 동작 특성을 갖는다.

상기 두 종류의 인버터 체인들(63, 64)을 비교할 때, 도 5의 인버터 체인(63)은 상대적으로 전압에 민감하고(relatively sensitive to voltage), 도 6의 인버터 체인(64)은 상대적으로 온도에 민감하다(relatively sensitive to temperature). 즉, 도 5의 인버터 체인(63)을 이용한 링-발진기에서 출력되는 발진 신호들(VN1i)은 상대적으로 동작 전압(Vo)에 더 민감하고, 도 6의 인버터 체인(64)을 이용한 링-발진기에서 출력되는 발진 신호들(VN2i)은 상대적으로 동작 온도(To)에 더 민감하다.

예를 들어, 제1 컨버터(31)의 제1 검출기(41)는 도 5의 인버터 체인(63)을 포함하는 링-발진기로 구현될 수 있고, 제2 컨버터(32)의 제2 검출기(42)는 도 6의 인버터 체인(64)을 포함하는 링-발진기로 구현될 수 있다. 이 경우, 제1 컨버터(31)는 동작 온도(To)보다 동작 전압(Vo)에 대하여 더 민감하게 반응하고, 제2 컨버터(32)는 동작 온도(To)에 대하여 제1 컨버터(31)보다 더 민감하게 반응할 수 있다. 이와 같이 동작 전압(Vo) 및 동작 온도(To)에 대하여 서로 다른 감도를 갖는 두 개의 컨버터들(31)을 이용하여 동작 전압(Vo) 및 동작 온도(To)를 나타내는 두 개의 디지털 신호들(DGT1, DGT2)의 조합을 발생하고 이를 이용하여 동작 전압(Vo) 및 동작 온도(To)의 조합을 더욱 정밀하게 측정할 수 있다.

도 7 및 도 8은 도 1의 전압-온도 센서에 포함된 제1 컨버터 및 제2 컨버터의 동작 특성의 일 예를 나타내는 도면이다.

도 7 및 도 8에는 동작 전압(Vo) 및 동작 온도(T0)에 대하여 서로 다른 감도를 가지는 두 개의 시간-디지털 컨버터(TDC)들을 이용하여, 다양한 동작 전압 및 동작 온도의 조합에 대하여 제1 디지털 데이터(DGT1) 및 제 디지털 데이터(DGT2)를 측정한 값들이 3차원 그래프들로 도시되어 있다.

예를 들어, 도 7의 그래프는 상대적으로 동작 전압(Vo)에 민감한 제1 TDC(31)의 동작 특성을 나타내고, 도 8의 그래프는 상대적으로 동작 온도(To)에 민감한 제2 TDC(32)의 동작 특성을 나타낸다. 전술한 바와 같이, 제1 TDC(31)는 도 5의 인버터 체인(63)을 이용하는 링-발진기를 포함할 수 있고, 제2 TDC(32)는 도 6의 인버터 체인(64)을 이용하는 링-발진기를 포함할 수 있다.

도 7에 도시된 바와 같이 상대적으로 동작 전압에 민감한 제1 TDC(31)는 동작 온도의 변화에 따른 동작 특성의 변화가 상대적으로 작은 반면에, 도 8에 도시된 바와 같이 상대적으로 동작 온도에 민감한 제2 TDC(32)는 동작 온도의 변화에 따른 동작 특성의 변화가 상대적으로 크다. 도 19를 참조하여 후술하는 바와 같이, 서로 다른 동작 특성을 갖는 두 개의 TDC들을 이용하여 다양한 동작 전압 및 동작 온도의 조합들에 대하여 제1 디지털 데이터 및 제2 디지털 데이터의 조합들을 미리 측정하고, 이러한 측정 결과를 이용하여 미지의(unknown) 동작 전압 및 동작 온도를 정밀하게 측정할 수 있다.

도 9는 도 3의 시간-디지털 컨버터에 포함되는 카운팅 회로의 일 예를 나타내는 도면이다.

도 2 및 도 3을 참조하여 전술한 바와, 제1 컨버터(31)에 포함되는 제1 디지털 계량기(51)는 링-발진기(41)의 각각의 출력 발진 신호(VNi)의 에지(edge)에 응답하여 제1 디지털 데이터(DGT1)에 상응하는 카운트 신호들(CNi)을 각각 출력하는 복수의 카운터들(CNTi)을 포함할 수 있다. 마찬가지로 제2 컨버터(32)에 포함되는 제2 디지털 계량기(52)는 링-발진기(42)의 각각의 출력 발진 신호(VNi)의 에지(edge)에 응답하여 제2 디지털 데이터(DGT2)에 상응하는 카운트 신호들(CNi)을 각각 출력하는 복수의 카운터들(CNTi)을 포함할 수 있다.

일 실시예에서, 상기 카운터들(CNTi) 중 하나의 카운터만이 상응하는 출력 발진 신호의 에지들의 회수를 카운팅하여 멀티 비트의 카운트 신호를 출력하고, 나머지 카운터들은 상응하는 출력 발진 신호의 에지마다 0의 값과 1의 값을 반복하는 1비트의 카운트 신호들을 출력할 수 있다.

예를 들어, 도 9에 도시된 바와 같이, 제1 출력 발진 신호(VN1)의 에지를 카운트하는 제1 카운터(72)만이 멀티 비트 카운터로 구현되어 복수의 비트를 갖는 카운트 신호(CN1[k:0])를 출력하고, 나머지 카운터들(73)은 각각의 출력 발진 신호(VN2 내지 VNn)의 에지에 응답하여 0의 값과 1의 값 사이에서 토글링하는 1비트의 각 카운트 신호(CN2 내지 CNn)를 출력하는 1비트 카운터로 구현될 수 있다. 이러한 카운트 신호들(CN1[k:0], CN2, CN3, ..., CNn)을 이용하여 출력 발진 신호들(VNi)의 모든 에지들의 총수를 계산하는 방법은 도 15를 참조하여 후술한다.

도 10은 도 9의 카운터 회로에 포함되는 멀티-비트 카운터의 일 예를 나타내는 도면이다.

도 10을 참조하면, 멀티-비트 카운터(72)는 하나의 래치 회로(101) 및 복수의 D-플립플롭들(102, 103, 104)을 포함하여 구현될 수 있다. 도 10에는 3개의 D-플립플롭들(102, 103, 104)이 도시되어 있으나, D-플립플롭들의 개수는 구현하고자 하는 제1 카운트 신호(CN1)의 비트수에 따라 다양하게 변화될 수 있다.

래치 회로(101)는 제1 출력 발진 신호(VN1)를 래치하고 반전된 신호를 제1 카운트 신호의 최하위 비트 신호, 즉 제1 비트 신호(CN1[0])로서 출력한다. 후단의 D-플립플롭들(102, 103, 104)은 하강 에지 트리거형(negative edge triggered) D-플립플롭들로 구현되어 순차적으로 토글링하는 제2 비트 신호(CD1[1]), 제3 비트 신호(CD1[2]) 및 제4 비트 신호(CD1[3])를 출력한다. 하강 에지 트리거형 D-플립플롭은 전단의 출력 단자(Q)가 후단의 클록 단자(CK)에 연결되고 각 단의 비반전 출력 단자(/Q)가 자신의 데이터 단자(D)에 연결된다.

도 11은 도 10의 멀티-비트 카운터의 동작을 나타내는 타이밍도이다.

도 10 및 도 11을 참조하면, 래치 회로(101)는 제1 출력 발진 신호(VN1)를 래치하고 반전된 신호를 제1 비트 신호(CD1[0])로서 출력한다. 후단에 순차적으로 연결되는 하강 에지 트리거형 D-플립플롭들(102, 103, 104)에서 각각 출력되는 제2 비트 신호(CD1[1]), 제3 비트 신호(CD1[2]) 및 제4 비트 신호(CD1[3])는 모두 전단의 출력 신호, 즉 인접한 하위 비트 신호의 하강 에지에 응답하여 토글링한다. 즉, 제2 비트 신호(CD1[1])는 래치 회로(101)의 출력 신호인 제1 비트 신호(CD1[0])의 하강 에지에 응답하여 토글링하고, 제3 비트 신호(CD1[2])는 제2 비트 신호(CD1[1])의 하강 에지에 응답하여 토글링하고, 제4 비트 신호(CD1[3])는 제3 비트 신호(CD1[2])의 하강 에지에 응답하여 토글링한다. 결과적으로 상위 비트 신호들(CD1[1], CD1[2], CD1[3])은 순차적으로 배가되는 주기를 가지며 제1 카운트 신호(CD1[3:0])의 상위 3비트들을 나타낸다. 도 11의 상단에는 시간의 경과에 따른 제1 카운트 신호(CD1[3:0])의 이진 값(binary value)들이 표시되어 있고, 제1 카운트 신호(CD1[3:0])는 0000, 0001, 0010, 0011과 같이 증가하며 결과적으로 업 카운팅 동작이 수행됨을 알 수 있다.

도 12는 도 9의 카운터 회로에 포함되는 1-비트 카운터의 일 예를 나타내는 도면이다.

도 12를 참조하면, 1-비트 카운터(73)는 하강 에지 트리거형 D-플립플롭(105), 상승 에지 트리거형 D-플립플롭(106) 및 XOR 게이트(107)를 포함하여 구현될 수 있다. 하강 에지 트리거형 D-플립플롭(105)은 입력되는 출력 발진 신호(VNi)의 하강 에지마다 0의 값과 1의 값 사이에서 토글링하는 제1 신호를 출력하고, 상승 에지 트리거형 D-플립플롭(106)은 입력되는 출력 발진 신호(VNi)의 상승 에지마다 0의 값과 1의 값 사이에서 토글링하는 제2 신호를 출력한다. XOR 게이트(107)는 상기 제1 신호 및 상기 제2 신호가 모두 0이거나 모두 1인 경우에는 0의 값을 출력하고, 상기 제1 신호 및 상기 제2 신호 중 하나는 0이고 다른 하나는 1인 경우에는 1의 값을 출력한다. 따라서 1-비트 카운터(73)는 수신된 출력 발진 신호(VNi)의 상승 에지 및 하강 에지마다 0의 값과 1의 값을 반복하는 1비트의 카운트 신호(CNi)를 출력한다.

도 13 및 도 14는 도 10 및 도 12의 카운터들에 포함되는 플립플롭의 예들을 나타내는 도면들이다.

도 13에는 상승 에지 트리거형 D-플립플롭의 일례가 도시되어 있으며, 도 14에는 하강 에지 트리거형 D-플립플롭의 일례가 도시되어 있다. 도 13 및 도 14에 도시된 예들은 도 10 및 도 12의 카운터들(72, 73)에 포함된 D-플립플롭의 토글링 동작을 설명하기 위한 것으로서, 카운터들(72, 73)에 포함된 플립플롭들의 구성은 반드시 도 13 및 도 14에 도시된 구성에 한정되는 것은 아니며 실시예에 따라 변경될 수 있다.

도 13을 참조하면, 상승 에지 트리거형 D-플립플롭은 제1 인버터(111), 제2 인버터(112), 제1 스위치(113) 및 제2 스위치(114)를 포함한다.

제1 인버터(111)의 출력은 제2 인버터(112)의 입력과 연결되고 제2 스위치(114)를 매개로 하여 제2 인버터(112)의 출력이 제1 인버터(111)의 입력과 연결되는 래치 구조를 갖는다. 도 13의 예에서 제1 인버터(111)의 출력은 반전 출력 단자(/Q)에 해당하고 제2 인버터(112)의 출력은 비반전 출력 단자(Q)에 해당한다. 제1 스위치(113)는 데이터 단자(D)와 제1 인버터(111)의 입력 사이에 연결되고 1 스위치(113)의 제어 단자(CK)는 클록 단자에 해당한다. 제1 스위치(113)의 제어 단자(CK)에는 클록 신호(CLK)가 인가되고 제2 스위치(114)의 제어 단자(/CK)에는 클록 신호(CLK)의 반전 신호(/CLK)가 인가된다.

상승 에지 트리거형 D-플립플롭은 저장 상태를 초기화하기 위한 리셋 스위치(115)를 더 포함할 수 있다. 리셋 신호(RST)에 응답하여 리셋 스위치(115)가 턴온되면 리셋 전압(VDD, GND)의 논리 레벨에 따라 반전 출력 단자(/Q) 및 비반전 출력 단자(Q)의 논리 상태가 논리 로우(logic low) 또는 논리 하이(logic high)로 초기화될 수 있다. 리셋 신호(RST)는 도 1의 제어부(20)에서 제공되는 제어 신호(CTRL)에 포함될 수 있다.

제어 단자(CK)로 인가되는 클록 신호(CLK)가 논리 로우일 때 도 6b의 D-플립플롭은 메모리, 즉 저장 상태에 있고 데이터 단자(D)의 논리 상태가 변하더라도 플립플롭의 상태는 변하지 않는다. 클록 신호(CLK)가 논리 하이로 천이할 때, 즉 클록 신호(CLK)의 상승 에지에서 비반전 출력 단자(Q)에는 데이터 단자(D)의 논리 상태가 저장된다. 이와 같이 제어 단자(CK)에 인가되는 신호의 에지에 동기하여 논리 상태가 변화하는 플립플롭을 에지 트리거형(edge-triggered)이라고 하고, 도 13의 D-플립플롭은 상승 에지 트리거형 플립플롭에 해당한다.

상승 에지 트리거형 D-플립플롭은 반전 출력 단자(/Q)가 데이터 단자(D)와 연결되어 토글링 동작을 수행한다. 제어 단자(CK)에 인가되는 클록 신호(CLK)가 하강하여 논리 로우가 되면 제2 스위치(114)가 턴온되어 비반전 출력 단자(Q)와 반대되는 반전 출력 단자(/Q)의 논리 상태가 데이터 단자(D)에 설정되지만 플립플롭의 상태는 변하지 않는다. 클록 신호(CK)가 상승하여 논리 하이가 되면 결과적으로 반전 출력 단자(/Q)의 논리 상태가 제1 인버터(111)의 입력에 인가되어 비반전 출력 단자(Q)의 논리 상태가 역전된다. 이와 같이 상승 에지 트리거형 D-플립플롭은 클록 신호(CLK)의 상승 에지마다 논리 하이에서 논리 로우로 또는 논리 로우에서 논리 하이로 저장 상태가 역전되는 토글링 동작을 수행한다.

도 14를 참조하면, 하강 에지 트리거형 D-플립플롭은 제1 인버터(121), 제2 인버터(122), 제1 스위치(123) 및 제2 스위치(124)를 포함하고, 실시예에 따라서 리셋 스위치(125)를 더 포함할 수 있다.

도 14의 하강 에지 트리거형 D-플립플롭은 도 13의 상승 에지 트리거형 D-플립플롭과 유사한 구성을 갖지만, 제1 스위치(123)의 제어 단자(/CK)에 클록 신호(CLK)의 반전 신호(/CLK)가 인가되고 제2 스위치(124)의 제어 단자(CK)에 클록 신호(CLK)가 인가되는 점이 다르다. 즉 도 13 및 도 14의 플립플롭들은 클록 단자들(CK, /CK)이 서로 뒤바뀐 구조를 갖는다.

클록 신호(CLK)의 상승 에지에 응답하여 토글링 동작을 수행하는 도 13의 상승 에지 트리거형 플립플롭과는 반대로 도 14의 하강 에지 트리거형 플립플롭은 클록 신호(CLK)의 하강 에지에 응답하여 토글링 동작을 수행한다. 클록 신호(CLK)가 상승하여 논리 하이가 되면 제2 스위치(124)가 턴온되어 비반전 출력 단자(Q)와 반대되는 반전 출력 단자(/Q)의 논리 상태가 데이터 단자(D)에 설정되지만 플립플롭의 상태는 변하지 않는다. 클록 신호(CLK)가 하강하여 논리 로우가 되면 반전 출력 단자(/Q)의 논리 상태가 제1 인버터(121)의 입력에 인가되어 비반전 출력 단자(Q)의 논리 상태가 역전된다. 이와 같이 하강 에지 트리거형 D-플립플롭은 클록 신호(CLK)의 하강 에지마다 저장 상태가 역전되는 토글링 동작을 수행한다.

이러한 토글링 동작을 수행하는 플립플롭들을 이용하여 전술한 멀티-비트 카운터(72) 및 1-비트 카운터(73)가 구현될 수 있다.

도 15는 도 9의 카운팅 회로의 카운팅 동작을 설명하기 위한 도면이다.

도 15에 도시된 제1 카운트 신호(CN1)는 복수의 비트(CN1[0], CN1[1], CN1[2], CN1[3])를 가지며 나머지 카운트 신호들(CN2 내지 CN7)은 1-비트 신호들이다. 제1 카운트 신호(CN1)의 비트수 및 카운트 신호들(CNi, i=1,2, ..., 7)의 개수는 예시적인 것이며 실시예에 따라서 다양하게 변화될 수 있다.

시간 0에서의 카운트 신호들(CNi)은 모두 0의 값을 갖고 인에이블 신호(EN)가 논리 로우 레벨로 비활성화된 아이들 모드에서 초기화된 상태를 나타낸다.

td는 링-발진기에 포함된 인버터의 지연 시간을 나타낸다. 시간 td에서 제1 출력 발진 신호(VN1)가 처음으로 천이하고 이에 응답하여 제1 카운트 신호(CN1)의 값이 0000에서 0001로 증가한다. 시간 2td에서는 제2 출력 발진 신호(VN2)가 천이하고 이에 응답하여 제2 카운트 신호(CN2)가 0에서 1로 천이한다. 이와 같이, 시간이 td 만큼 증가할 때마다 1-비트의 카운트 신호들(CN2 내지 CN7)이 순차적으로 천이한다. 시간 7td에서 마지막 카운트 신호(CN7)가 0에서 1로 천이하고, 시간 8td에서 제1 카운트 신호(CN1)의 값이 0001에서 0010으로 증가한다. 이러한 방식으로, 복수의 비트를 갖는 제1 카운트 신호(CNi)는 제1 출력 발진 신호(VN1)의 에지의 총 개수를 카운트하고 나머지 카운트 신호들(CN2 내지 CN7)은 상응하는 출력 발진 신호(VNi)의 에지마다 0과 1의 값을 반복한다.

인에이블 신호(EN)가 비활성화되는 시점 Ten에서 최종적으로 출력되는 카운트 신호들(CNi)의 값들을 이용하여 모든 발진 신호들(VNi)의 에지의 총 개수를 계산할 수 있다. 도 15의 예에서, 제1 카운트 신호(CN1)는 13의 값을 나타내고, 제4 카운트 신호(CN4)와 제5 카운트 신호(CN5)의 값이 다르므로 그 사이에서 링-발진기의 발진 동작이 종료되었음을 알 수 있다. 모든 발진 신호들(VNi)의 에지의 총 개수는 Nt=(13-1)*7+4=88임을 알 수 있고, 인에이블 신호(EN)의 활성화 시간(Ten)을 상기 총 개수(Nt)로 나눈 Ten/Nt의 값이 링-발진기에 포함된 각 인버터의 지연 시간(td)으로 계산될 수 있다.

도 16은 본 발명의 일 실시예에 따른 전압 측정 방법을 설명하기 위한 도면이다.

전술한 바와 같이, 본 발명의 실시예들에 따른 컨버터는 인에이블 신호(EN)가 활성화된 동안에 동작 전압 및 동작 온도에 대하여 서로 다른 감도로 의존하는 제1 디지털 데이터(DIG1) 및 제2 디지털 데이터(DGT2)를 발생할 수 있다. 동작 전압 및/또는 동작 온도가 빠르게 변화하는 경우에는 상기 디지털 데이터의 샘플링 주기도 빠르게 설정할 필요가 있다. 일 실시예에서, 샘플링 주기를 빠르게 설정하기 위하여 높은 주파수를 갖는 클록 신호(CLK)를 도 3에 도시된 링-발진기(41)의 인에이블 신호(EN)로서 인가할 수 있다. 이 경우 링-발진기는 클록 신호(CLK)에 응답하여 클록 신호(CLK)의 주기마다 주기적으로 발진 동작을 수행할 수 있고, 디지털 계량기는 상기 주기적인 각각의 발진 동작에 상응하는 각각의 제1 디지털 데이터를 주기적으로 출력할 수 있다.

도 16은 동작 전압이 빠르게 변화하는 경우에 대하여 클록 신호(CLK)를 링-발진기의 인에이블 신호(EN)로 이용하는 실시예를 설명하기 위한 도면이다. 도 16의 상단의 그래프는 빠르게 변화하는 노이즈를 갖는 동작 전압의 파형을 나타내고, 하단의 그래프는 본 발명의 일 실시예에 따라서, 클록 신호(CLK)를 링-발진기의 인에이블 신호(EN)로 사용하고 클록 신호(CLK)의 주기(tCLK) 마다 디지털 데이터를 샘플링하여 재구성한 동작 전압의 파형을 나타낸다. 도 6에서 알 수 있듯이, 본 발명의 실시예들에 따른 전압-온도 센서는 빠르게 변화하는 동작 전압의 파형을 성공적으로 재구성할 수 있음을 알 수 있다.

도 17은 본 발명의 실시예들에 따른 시간-디지털 컨버터를 나타내는 회로도이다. 도 3의 시간-디지털 컨버터와 중복되는 설명은 생략한다.

전압-온도 센서가 매우 빠르게 변화하는 동작 전압을 측정할 필요가 있다. 예를 들어, 온-칩 전원 전압을 측정하고자 할 때, 온-칩 전원 전압은 약 수백 MHz 범위의 노이즈 성분을 가질 수 있으며, 이러한 노이즈 성분을 측정하려면 적어도 수 GHz 범위의 샘플링 비율(sampling rate)이 요구될 수 있다. 그러나 칩 입출력 인터페이스의 제한된 속도로 인하여, 샘플링된 데이터들을 실시간으로 스트리밍하기는 곤란하다. 이러한 문제를 해결하기 위하여, 도 17의 실시예에 도시된 바와 같이, 제1 검출기(제1 링-발진기)(43)에 복수의 카운팅 회로들(53, 54, 55, 56)이 병렬로 연결될 수 있다. 복수의 카운팅 회로들(53, 54, 55, 56)은 클록 신호(CLK)의 주기 간격으로 순차적으로 활성화되는 복수의 선택 신호들(SEL1, SEL2, SEL3, SEL4)에 각각 응답하여 상기 주기적인 각각의 발진 동작에 상응하는 각각의 제1 디지털 데이터(CN11, CN12, CN13, CN14)를 순차적으로 출력한다.

도 17의 시간-디지털 컨버터(31a)는 순차적으로 활성화되는 복수의 선택 신호들(SEL1, SEL2, SEL3, SEL4)을 발생하기 위하여 클록 카운터(CLK_CNT)((210), 스캔 카운터(SCAN_CNT)(220) 및 선택 신호 발생기((230)를 더 포함할 수 있다.

스캔 카운터(220)는 시간-디지털 컨버터(31a)의 동작 타이밍을 나타내는 값을 저장하고, 클록 카운터(210)는 클록 신호(CLK)의 사이클 횟수를 카운팅한다. 선택 신호 발생기(230)는 스캔 카운터(220)의 출력(CNS) 및 클록 카운터(210)의 출력(CNC)을 비교하여 순차적으로 활성화되는 선택 신호들(SEL1, SEL2, SEL3, SEL4)을 발생한다.

도 18은 도 17의 시간-디지털 컨버터의 동작을 설명하기 위한 타이밍도이다.

도 17 및 도 18을 참조하면, 예를 들어, 스캔 카운터(220)는 100의 값을 저장한다고 가정한다. 이 경우 스캔 카운터(220)의 출력(CNS)은 100의 값을 나타내고 클록 카운터(210)의 출력(CNC)은 클록 주기마다 1씩 증가하는 값을 나타낸다. 클록 카운터(210)의 출력(CNC)이 스캔 카운터(220)의 출력(CNS)과 같아지는 시점에서 선택 신호 발생기(230)는 제1 선택 신호(SEL1)가 포지티브 펄스(P1)를 포함하도록 타이밍을 조절한다. 제2 선택 신호(SEL2), 제3 선택 신호(SEL3) 및 제4 선택 신호(SEL4)에 포함된 포지티브 펄스들(P2, P3, P3)은 클록 주기 간격으로 지연되어 발생된다. 101번째 클록 사이클에서는 제1 선택 신호(SEL1)의 펄스(P1)에 응답하여 제1 카운팅 회로(53)가 활성화되고, 제1 카운팅 회로(53)는 링-발진기(43)의 출력들을 샘플링하여 제1 카운트 값(CN11)을 제공한다. 102번째 클록 사이클에서는 제2 선택 신호(SEL2)의 펄스(P2)에 응답하여 제2 카운팅 회로(54)가 활성화되고, 제2 카운팅 회로(54)는 링-발진기(43)의 출력들을 샘플링하여 제2 카운트 값(CN12)을 제공한다.

103번째 클록 사이클에서는 제3 선택 신호(SEL3)의 펄스(P3)에 응답하여 제3 카운팅 회로(55)가 활성화되고, 제3 카운팅 회로(55)는 링-발진기(43)의 출력들을 샘플링하여 제3 카운트 값(CN13)을 제공한다. 104번째 클록 사이클에서는 제4 선택 신호(SEL4)의 펄스(P4)에 응답하여 제4 카운팅 회로(56)가 활성화되고, 제6 카운팅 회로(56)는 링-발진기(43)의 출력들을 샘플링하여 제4 카운트 값(CN14)을 제공한다.

이와 같이, 도 17의 시간-디지털 컨버터는 스캔 카운터(220)에 저장된 값을 기초로 복수의 카운팅 회로들을 이용하여 복수의 카운팅 동작을 수행하는 버스트 모드(burst mode)로 동작할 수 있다. 도 17에는 한 번의 버스트 샘플링 동작이 도시되어 있으나, 이러한 버스트 샘플링 동작은 주기적으로 반복해서 수행될 수 있고, 각 카운트 값들(CN11, CN12, CN13, CN14)은 데이터 처리부(90)로 스트리밍되어 도 16에 도시된 것과 같은 전압 파형을 재구성하는데 이용될 수 있다. 예를 들어, 스캔 카운터(220)에 4의 값이 저장되어 있고 클록 카운터(210)가 0, 1, 2, 3의 값을 반복하도록 2비트로 구현되는 경우에는 각 카운팅 회로들(53, 54, 55, 56)은 클록 신호(CLK)의 4주기마다 펄스들을 포함할 수 있다. 클록 신호(CLK)의 4주기마다 카운트 값을 포함하는 4개의 카운팅 회로들(53, 54, 55, 56)의 출력들을 이용하여 클록 신호의 1주기마다 샘플링 값들이 제공될 수 있다.

도 19는 본 발명의 실시예들에 따른 전압-온도 측정 방법을 나타내는 순서도이다.

도 19를 참조하면, 본 발명의 실시예들에 따른 전압-온도 센서(10)의 동작 전압 및 동작 온도를 V(i) 및 T(i)로 설정한다(단계 S11). 제1 디지털 데이터 DGT1(i) 및 제2 디지털 데이터 DGT2(i)를 측정한다(단계 S12). 전술한 바와 같이, 제1 감도(SEN1)를 갖는 제1 컨버터(31)를 이용하여 제1 디지털 데이터 DGT1(i)를 측정하고 제1 감도(SEN1)와 상이한 제2 감도(SEN2)를 갖는 제2 컨버터(32)를 이용하여 제2 디지털 데이터 DGT2(i)를 측정할 수 있다.

이와 같이 설정된 동작 전압과 동작 온도 및 측정된 제1 디지털 데이터 및 제2 디지털 데이터는 하나의 조합(V(i), T(i), DGT1(i), DGT2(i))으로 저장된다(단계 S13). 이러한 과정은 원하는 범위에 대하여 복수의 조합들(V, T, DGT1, DGT2)이 얻어질 때(단계 S14: 아니오)까지, 동작 전압 및 동작 온도를 변화(단계 S15)시키면서 반복된다. 도 19의 단계 S14에서 L은 측정하고자 하는 동작 전압 및 동작 온도의 범위를 나타내고, 단계 S15에서 i를 증가시킨다고 표현한 것은 동작 전압 및 동작 온도의 조합을 순차적으로 변화시키는 것을 나타낸다. 예를 들어, 이와 같이 얻어지는 조합들은 도 7 및 도 8의 그래프들로 표현될 수 있다.

일련의 과정(단계 S11, 단계 S12, 단계 S13, 단계 S14, 단계 S15)을 거쳐 구해진 캘리브레이션 결과들, 즉 복수의 조합들(V, T, DGT1, DGT2)은 후술하는 실시예들에서와 같이, 룩업 테이블 또는 함수의 형태로 표현되어 동작 전압 및/또는 동작 온도를 측정하는데 이용될 수 있다.

일 실시예에서, 상기 복수의 조합들(V, T, DGT1, DGT2)을 이용하여 룩업 테이블(LUT)이 작성(단계 S21)될 수 있다. 작성된 룩업 테이블(LUT)은 데이터 처리부(90)에 저장될 수 있다.

이와 같이, 데이터 처리부(90)는 동작 전압(V) 및 동작 온도(T)의 조합을 변화시키면서 측정된 제1 디지털 데이터(DGT1) 및 제2 디지털 데이터(DGT2)의 복수의 조합들이 저장된 룩업 테이블(LUT)을 포함할 수 있다. 제1 컨버터(31) 및 제2 컨버터(32)는 미지의(unknown) 동작 전압(V) 및 동작 온도(T)에 대하여 제1 디지털 데이터(DGT1) 및 제2 디지털 데이터(DGT2)를 측정(단계: S31)하고, 데이터 처리부(90)는 룩업 테이블(LUT)을 참조하여, 입력되는 제1 디지털 데이터(DGT1) 및 제2 디지털 데이터(DGT2)의 조합 (DGT1, DGT2)에 상응하는 동작 전압 및 상기 동작 온도의 조합 (V, T)을 추출(단계: S32)할 수 있다.

일 실시예에서, 상기 복수의 조합들(V, T, DGT1, DGT2)을 이용하여 동작 전압 및 동작 온도는 제1 디지털 데이터 및 제2 디지털 데이터의 함수 형태로 표현될 수 있다.

먼저, 상기 캘리브레이션 과정에서 얻어진 복수의 조합들(V, T, DGT1, DGT2)을 이용하여 DGT1(V, T) 및 DGT2(V,T)의 함수들이 구해질 수 있다. 예를 들어, DGT1(V, T) 및 DGT2(V,T)는 하기의 수학식 1과 같이 표현될 수 있다. 수학식 1은 일 예를 나타낸 것이며, DGT1(V, T) 및 DGT2(V,T)는 전압-온도 센서(10)의 특성에 따라서 다양하게 표현될 수 있다.

[수학식 1]

DGT1(V, T)= a1+a2*T+a3*T2+a4*V+a5*V2,

DGT2(V, T)= b1+b2*T+b3*T2+b4*V+b5*V2

복수의 조합들(V, T, DGT1, DGT2)을 이용하면, 수학식 1의 계수들(ai 및 bi, i=1, 2, 3, 4, 5)에 관한 복수의 방정식들이 구해진다. 이 방정식들을 풀면, 계수들의 계수들(ai 및 bi)의 값들이 정해질 수 있고, 수학식 1의 함수들이 결정될 수 있다. 이 과정에서, 계수들의 개수(즉 10개)보다 많은 개수의 방정식들을 이용하고 임의의 회귀 분석(regression analysis)을 사용하여 계수들(ai 및 bi)을 구할 수 있다. 일 실시예에서 최소 평균 자승법(least mean square method)을 이용하여 오차를 최소화하여 계수들(ai 및 bi)을 구할 수 있다. 이러한 계수들(ai 및 bi)이 결정된다는 것은 수학식 1에서 예로 든 것과 같은 함수가 결정된다는 것을 나타낸다.

수학식 1의 함수들이 결정되면, 이를 정리하여 디지털 데이터들(DGT1, DGT2)을 변수로 하는 V(DGT1, DGT2) 및 T(DGT1, DGT2)의 함수들이 결정될 수 있다. 동작 조건을 알지 못하는 경우에 대해서 디지털 데이터들(DGT1, DGT2)을 측정하면 상기 함수들 V(DGT1, DGT2) 및 T(DGT1, DGT2)을 이용하여 상응하는 동작 전압 및 동작 온도를 추출할 수 있다.

이와 같이, 데이터 처리부(90)는 제1 디지털 데이터(DGT1) 및 제2 디지털 데이터(DGT2)의 조합(DGT1, DGT2)과 동작 전압(V) 및 동작 온도(T)의 조합(V, T)과의 관계를 나타내는 함수를 저장할 수 있다. 제1 컨버터(31) 및 제2 컨버터(32)는 미지의(unknown) 동작 전압(V) 및 동작 온도(T)에 대하여 제1 디지털 데이터(DGT1) 및 제2 디지털 데이터(DGT2)를 측정(단계: S31)하고, 데이터 처리부(90)는 상기 함수를 이용하여, 입력되는 제1 디지털 데이터(DGT1) 및 제2 디지털 데이터(DGT2)의 조합 (DGT1, DGT2)에 상응하는 동작 전압 및 상기 동작 온도의 조합 (V, T)을 추출(단계: S32)할 수 있다.

도 20은 본 발명의 실시예들에 따른 시스템을 나타내는 도면이다.

도 20을 참조하면, 시스템(400)은 복수의 기능 블록들(FB1, FB2)(411, 412), 복수의 컨버터들(CON1, CON2)(421, 422) 및 데이터 처리부(DPB)(91)를 포함한다.

도 20의 시스템(400)은 임의의 시스템-온-칩, 시스템-인-패키지 등일 수 있으며, 도 20에는 본 발명의 설명과 관련성이 작은 구성 요소는 그 도시를 생략하였다.

기능 블록들(411, 412)은 각각의 고유한 기능을 수행하는 임의의 회로, 장치 등일 수 있다. 예를 들어, 복수의 기능 블록들(411, 412)은 동작 전압 및 동작 온도 등의 동작 조건의 정밀한 제어가 요구되는 클록 발생 회로, 전압 레귤레이터, 메모리 코어, 프로세서 및 인터페이스 회로 중 적어도 하나를 포함할 수 있다.

기능 블록들(411, 412)은 각각의 동작 전압(V1, V2) 및 동작 온도의 조건하에서 동작할 수 있다. 제1 기능 블록(411)의 동작 전압(V1)은 제2 기능 블록(412)의 동작 전압(V2)은 동일한 전압 공급 라인으로부터 제공될 수도 있고 서로 다른 전압 공급 라인으로부터 제공될 수도 있다. 특히, 제1 기능 블록(411)의 동작 전압(V1)은 제2 기능 블록(412)의 동작 전압(V2)은 서로 다른 전원 전압(VDD1, VDD2)일 수 있다. 예를 들어, 제1 동작 전압(VDD1)은 반도체 메모리 장치의 메모리 코어에 공급되는 전원 전압이고 제1 동작 전압(VDD1)은 반도체 메모리 장치의 입출력 회로에 공급되는 전원 전압일 수 있다.

컨버터들(421, 422)은 기능 블록들(411, 412)의 각각에 인접하여 배치되고, 각각의 기능 블록(421, 422)의 동작 전압 및 동작 온도에 의존하는 디지털 데이터를 제공한다. 전술한 바와 같이 각각의 컨버터들(421, 422)은 제1 감도(SEN1)를 갖는 제1 디지털 데이터(DGT11, DGT21) 및 제1 감도(SEN1)와 상이한 제2 감도(SEN2)를 갖는 제2 디지털 데이터(DGT12, DGT22)를 각각 발생할 수 있다.

데이터 처리부(91)는 제1 디지털 데이터 및 제2 디지털 데이터의 조합인 (DGT11, DGT12) 또는 (DGT21, DGT22)에 기초하여 동작 전압 및 상기 동작 온도의 조합인 (V1, T1) 또는 (V2, T2)을 추출한다. 추출된 값들은 그대로 또는 가공되어 동작 정보(OPINF(V,T)로서 시스템(400)의 메인 프로세서 등에 제공될 수 있다.

복수의 컨버터들(421, 422) 및/또는 데이터 처리부(91)는 제어부(20)로부터 제공되는 제어 신호(CTRL)에 기초하여 동작 타이밍 등이 제어될 수 있다. 예를 들어, 제어부(20)는 외부의 테스트 장치일 수 있다.

일 실시예에서, 본 발명의 실시예들에 따른 전압-온도 센서(10)는 칩-오류 디버깅(chip failure debugging)에 이용될 수 있다. 먼저, 칩 설계 단계에서, 도 20에 도시된 바와 같이 복수의 컨버터들(421, 422)이 서로 다른 위치에 배치된다. 칩이 제조된 후에, 컨버터들(421, 422)의 각각의 동작 특성은 도 19의 캘리브레이션 과정(단계 S11, 단계 S12, 단계 S13, 단계 S14, 단계 S15)을 통하여 측정되고 측정 결과들은 데이터 처리부(91)에 제공된다. 시스템(400)의 동작 과정에서 오류가 발생하는 경우, 상응하는 자극 및 동작 조건들이 기록된다. 사용자는 동일한 자극을 시스템(400)에 인위적으로 인가하여 시스템(400)의 오류가 반복되도록 할 수 있다. 시스템에 산재하는 복수의 컨버터들(421, 422)을 이용하여 다양한 위치에서의 동작 조건을 검출함으로써 상기 오류의 원인의 파악에 유용하게 이용할 수 있다.

일 실시예에서, 본 발명의 실시예들에 따른 전압-온도 센서(10)는 시스템(400)의 실시간 모니터링에 유용하게 이용될 수 있다. 예를 들어, 컨버터들(400)은 클록 발생 회로, 전원 전압 레귤레이터에 인접하여 배치되고, 그 동작 전압 및/또는 동작 온도를 실시간으로 측정할 수 있다. 측정된 결과는 데이터 처리부(91)로 제공되고, 데이터 처리부(91)가 출력하는 동작 정보(OPINF(V,T))에 기초하여 상기 클록 발생 회로, 상기 전원 전압 레귤레이터 등이 제어될 수 있다. 예를 들어, 동작 정보(OPINF(V,T))가 동작 전압 또는 동작 온도가 비정상적으로 상승하였음을 나타내는 경우에는 시스템(400)의 동작 클록의 주파수를 감소시키거나 시스템(400)을 보호하기 위하여 이를 셧다운 시킬 수 있다.

본 발명의 실시예들에 따른 전압-온도 센서는 동작 전압 및/또는 동작 온도의 정밀한 측정이 요구되는 임의의 장치 및 시스템에 유용하게 이용될 수 있다. 또한 본 발명의 실시예들에 따른 전압-온도 센서는 장치 및 시스템의 오류 디버깅, 실시간 모니터링에 유용하게 이용될 수 있다.

상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

10: 전압-온도 센서
31, 32: 컨버터
90: 데이터 처리부
20: 제어부
SEN1, SEN2: 동작 전압 및 동작 온도에 대한 감도(sensitivity)
td1, td2: 인버터 지연 시간

Claims (10)

1. 동작 전압 및 동작 온도에 대한 제1 감도(sensitivity)를 갖고 상기 동작 전압 및 상기 동작 온도에 의존하는 제1 디지털 데이터를 발생하는 제1 컨버터;
   상기 제1 감도와 상이한 제2 감도를 갖고 상기 동작 전압 및 상기 동작 온도에 의존하는 제2 디지털 데이터를 발생하는 제2 컨버터; 및
   상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 기초하여 상기 동작 전압 및 상기 동작 온도의 조합을 추출하는 데이터 처리부를 포함하는 전압-온도 센서.
2. 제1 항에 있어서,
   상기 제1 컨버터는 상기 동작 온도보다 상기 동작 전압에 대하여 더 민감하게 반응하고,
   상기 제2 컨버터는 상기 동작 온도에 대하여 상기 제1 컨버터보다 더 민감하게 반응하는 것을 특징으로 하는 전압-온도 센서.
3. 제1 항에 있어서,
   상기 제1 컨버터 및 상기 제2 컨버터의 각각은,
   상기 제1 감도 및 상기 제2 감도에 각각 상응하는 제1 지연 시간 및 제2 지연 시간을 갖는 복수의 인버터들을 포함하는 링-발진기; 및
   상기 인버터들 사이의 노드들로부터 제공되는 출력 발진 신호들에 기초하여 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터를 각각 발생하는 디지털 계량기(digital quantifier)를 포함하는 것을 특징으로 하는 전압-온도 센서.
4. 제3 항에 있어서,
   상기 제1 컨버터의 상기 링-발진기에 포함된 상기 인버터들의 각각은 하나의 피모스(PMOS) 트랜지스터와 하나의 엔모스(NMOS) 트랜지스터가 상기 동작 전압과 접지 전압 사이에 결합된 인버터이고,
   상기 제2 컨버터의 상기 링-발진기에 포함된 상기 인버터들의 각각은 하나의 피모스 트랜지스터와 하나의 엔모스 트랜지스터와 하나의 다이오드-결합(diode-coupled) 엔모스 트랜지스터가 상기 동작 전압과 상기 접지 전압 사이에 결합된 인버터인 것을 특징으로 하는 전압-온도 센서.
5. 제4 항에 있어서,
   상기 디지털 계량기는,
   상기 각각의 출력 발진 신호의 에지(edge)에 응답하여 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터에 상응하는 카운트 신호들을 각각 출력하는 복수의 카운터들을 포함하는 것을 특징으로 하는 전압-온도 센서.
6. 제5 항에 있어서,
   상기 카운터들 중 하나의 카운터만이 상응하는 출력 발진 신호의 에지들의 회수를 카운팅하여 멀티 비트의 카운트 신호를 출력하고, 나머지 카운터들은 상응하는 출력 발진 신호의 에지마다 0의 값과 1의 값을 반복하는 1비트의 카운트 신호들을 출력하는 것을 특징으로 하는 전압-온도 센서.
7. 제1 항에 있어서,
   상기 데이터 처리부는 상기 동작 전압 및 상기 동작 온도의 조합을 변화시키면서 측정된 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 복수의 조합들이 저장된 룩업 테이블을 포함하고,
   상기 데이터 처리부는 상기 룩업 테이블을 참조하여, 입력되는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 상응하는 상기 동작 전압 및 상기 동작 온도의 조합을 추출하는 것을 특징으로 하는 전압-온도 센서.
8. 제1 항에 있어서,
   상기 데이터 처리부는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합과 상기 동작 전압 및 상기 동작 온도의 조합과의 관계를 나타내는 함수를 저장하고,
   상기 데이터 처리부는 상기 함수를 이용하여, 입력되는 상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 상응하는 상기 동작 전압 및 상기 동작 온도의 조합을 추출하는 것을 특징으로 하는 전압-온도 센서.
9. 복수의 기능 블록들;
   상기 기능 블록들의 각각에 인접하여 배치되고, 상기 각각의 기능 블록의 동작 전압 및 동작 온도에 대한 제1 감도를 갖는 제1 디지털 데이터 및 상기 제1 감도와 상이한 제2 감도를 갖는 제2 디지털 데이터를 각각 발생하는 복수의 컨버터들; 및
   상기 제1 디지털 데이터 및 상기 제2 디지털 데이터의 조합에 기초하여 상기 동작 전압 및 상기 동작 온도의 조합을 추출하는 데이터 처리부를 포함하는 시스템.
10. 제9 항에 있어서,
    상기 복수의 기능 블록들 중 적어도 두 개의 기능 블록들은 서로 다른 전원 전압에 기초하여 동작하는 것을 특징으로 하는 시스템.

Images