KR20170030522A - 금속 상호접속을 형성하는 방법 - Google Patents
금속 상호접속을 형성하는 방법 Download PDFInfo
- Publication number
- KR20170030522A KR20170030522A KR1020177000636A KR20177000636A KR20170030522A KR 20170030522 A KR20170030522 A KR 20170030522A KR 1020177000636 A KR1020177000636 A KR 1020177000636A KR 20177000636 A KR20177000636 A KR 20177000636A KR 20170030522 A KR20170030522 A KR 20170030522A
- Authority
- KR
- South Korea
- Prior art keywords
- barrier layer
- layer
- oxide film
- metal
- deposited
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 54
- 239000002184 metal Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 129
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 230000000717 retained effect Effects 0.000 claims abstract description 10
- 238000007517 polishing process Methods 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 9
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 235000019441 ethanol Nutrition 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 5
- 239000012811 non-conductive material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000994 depressogenic effect Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 SiOC Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
함몰된 영역(207)의 측벽 위에 침적된 배리어 층(204)이 오버 에칭되는 것을 방지하는 금속 상호접속을 형성하는 방법. 방법은 하기 단계들을 포함한다: 하드 마스크 층(203) 및 유전체 층(202) 위에 함몰된 영역(207)을 형성하는 단계; 하드 마스크 층(203), 함몰된 영역(207)의 측벽 및 함몰된 영역(207)의 바닥 위에 배리어 층(204)을 침적하는 단계; 배리어 층(204) 위에 금속(205)을 침적하고, 함몰된 영역(207)을 상기 금속(205)으로 충전하는 단계; 비-함몰된 영역에 침적된 금속(205)을 전해연마에 의해 제거하는 단계로서, 함몰된 영역(207)에 충전된 금속(205)은 오버 연마되어서 디싱을 형성하고, 전해연마 공정 도중에 상기 배리어 층(204) 위에 산화막(206)이 형성되는 단계; 하드 마스크 층(203) 위에 침적된 배리어 층(204) 위의 산화막(206)을 제거하고, 함몰된 영역(207)의 측벽 위에 침적된 배리어 층(204) 위에 특정 두께의 산화막(206)을 보유하는 단계; 산화막(206)에 대한 높은 선택성을 갖는 에칭에 의해 배리어 층(204) 및 하드 마스크 층(203)을 제거하는 단계로서, 보유된 산화막(206)은 함몰된 영역(207)의 측벽 위에 침적된 배리어 층(204)이 오버 에칭되는 것을 방지하는 단계.
Description
1. 발명의 분야
본 발명은 일반적으로 반도체 디바이스를 제조하는 분야에 관한 것으로, 더욱 구체적으로는 트렌치들의 측벽들 위에 침적된 배리어 층의 오버(over) 에칭을 방지할 수 있는 금속 상호접속(interconnection)을 형성하는 방법에 관한 것이다.
2. 관련 기술
반도체 디바이스 제조 기술의 발달에 의해, 반도체 디바이스의 집적화(integration)는 점차 더욱더 고도화되었다. 2개의 층들의 또는 2개 초과의 층들의 금속 상호접속 구조들이 널리 사용되고 있다. 전통적인 금속 상호접속 구조들은 알루미늄으로 만들어졌다. 그러나, 반도체 디바이스들의 피쳐(feature) 크기가 계속 감소함에 따라, 반도체 디바이스들의 성질들에 대한 RC 지연 효과는 더욱더 명백하다. RC 지연 효과를 감소시키기 위하여, 구리의 저항은 알루미늄보다 낮기 때문에, 상호접속 구조들을 제조하기 위해 알루미늄 대신에 구리가 사용된다. 게다가, 전통적인 유전체 물질 대신에 저-k 물질은 부유 용량(stray capacitance)을 감소시키기 위한 상호접속 구조의 유전체 층으로서 사용된다.
도 1a 내지 도 1c를 참고하면, 구리 상호접속을 형성하기 위한 방법은 일반적으로 다음의 단계들을 포함한다: 웨이퍼와 같은 기판(101)을 제공하는 단계; 기판(101) 위에 유전체 층(102)을 침적하는 단계; 유전체 층(102) 위에 하드 마스크 층(103)을 침적하는 단계; 하드 마스크 층(103) 및 유전체 층(102) 위에 트렌치들을 형성하는 단계로서, 하나의 트렌치(106)는 도 1a 내지 도 1c에서 일례로서 제시되는 단계; 하드 마스크 층(103) 위에 그리고 트렌치들의 측벽들 및 바닥 위에 배리어 층(104)을 침적하는 단계; 배리어 층(104) 위에 그리고 트렌치들의 측벽들 및 바닥 위에 구리 씨드(seed) 층을 침적하는 단계로서, 구리 씨드 층은 배리어 층(104) 위에 침적되는 단계; 구리 씨드 층 위에 그리고 트렌치들 내로 구리(105)를 침적하여 트렌치들을 구리(105)로 충전하는 단계; 비-함몰된 영역 위에 침적된 구리(105) 및 함몰된 영역에 잔존하는 구리(105)를 제거하여(예컨대, 트렌치) 구리 상호접속을 형성하는 단계; 비-함몰된 영역 위의 배리어 층(104) 및 유전체 층(102) 위의 하드 마스크 층(103)을 제거하는 단계.
구리(105), 배리어 층(104) 및 하드 마스크 층(103)을 제거하기 위한 전통적인 방법은 CMP(chemical mechanical polishing, 화학적 기계적 연마)이다. CMP 공정에서, 기판(101)은 압판(platen) 위에 위치된 CMP 패드에 배치된다. CMP 패드에 대항하여 기판(101)을 가압하기 위해 힘이 인가된다. 구리(105), 배리어 층(104) 및 하드 마스크 층(103)을 연마하고 평탄화하기 위해 힘을 인가하는 동안, CMP 패드와 기판(101)은 서로 상대적으로 이동된다. 연마 슬러리로서 흔히 알려진 연마 용액은 연마를 용이하게 하기 위해 CMP 패드 위에 분배된다(dispense). CMP 방법을 사용함으로써 완전한 배리어 층 제거 결과가 얻어질 수 있을지라도, CMP 방법은 상대적으로 강력한 기계력이 수반되기 때문에 반도체 구조에 대한 몇몇 해로운 효과들을 갖는다. 기계력은 저-k 유전체에 대한 영구적인 손상을 일으킬 수 있다. 더욱이, 연마 슬러리는 저-k 유전체의 성질을 감소시킬 수 있다. 전술한 완전한 배리어 층 제거 결과는, 도 1c에서 제시된 바와 같이, 비-함몰된 영역 위에 침적된 배리어 층(104)이 완벽하게 제거되고 트렌치들의 측벽 위에 침적된 배리어 층(104)이 파괴되지 않고 에칭되지 않은 것을 의미한다.
CMP 방법의 단점들로 인해, 배리어 층(104) 및 하드 마스크 층(103)을 제거하기 위해 건식 에칭 방법이 사용된다. 배리어 층(104)의 물질이 탄탈럼, 탄탈럼 나이트라이드, 타이타늄 또는 타이타늄 나이트라이드이고, 하드 마스크 층(103)의 물질이 타이타늄 나이트라이드인 경우, CMP에 의해 구리(105)를 제거한 후, 배리어 층(104) 및 하드 마스크 층(103)을 제거하기 위해 고온 및 저압 환경을 갖는 XeF2 기상 에칭이 이용된다. XeF2 기상 에칭은 구리(105) 및 유전체 층(102)에 손상을 주지 않는다. 그러나, XeF2 기상 에칭은 배리어 층(104)의 언더(under) 에칭 또는 오버 에칭을 쉽게 유발할 수 있다. 도 2에 제시된 바와 같이, 도 2는 배리어 층(104)의 언더 에칭을 제시한다. 비-함몰된 영역 위의 배리어 층(104)은 완전히 제거되지 않고, 배리어 층(104)의 일부는 비-함몰된 영역 위에 잔존하고 있음을 도 2로부터 알 수 있다. 도 3에 제시된 바와 같이, 도 3은 배리어 층(104)의 오버 에칭을 제시한다. 비-함몰된 영역 위의 배리어 층(104)은 완전히 제거되지만, 트렌치(106)의 측벽 위에 침적된 배리어 층(104)의 일부도 또한 제거됨을 도 3으로부터 알 수 있다. 트렌치(106)에서 배리어 층(104)의 상부 표면은 트렌치(106)에서 구리(105)의 상부 표면보다 낮다. 배리어 층(104)의 언더 에칭 또는 오버 에칭은 그것이 무엇이든 상관없이 반도체 디바이스의 품질을 감소시킬 것이다.
개요
따라서, 본 발명은, 함몰된 영역의 측벽 위에 침적된 배리어 층이 오버 에칭되는 것을 방지하는 금속 상호접속을 형성하는 방법을 제공한다.
본 발명의 예시적인 실시양태에 따라 금속 상호접속을 형성하는 방법은 하기 단계들을 포함한다: 하드 마스크 층 및 유전체 층 위에 함몰된 영역을 형성하는 단계; 하드 마스크 층, 함몰된 영역의 측벽 및 함몰된 영역의 바닥 위에 배리어 층을 침적하는 단계; 배리어 층 위에 금속을 침적하고, 함몰된 영역을 금속으로 충전하는 단계; 비-함몰된 영역에 침적된 금속을 전해연마(electropolishing)에 의해 제거하는 단계로서, 함몰된 영역에 충전된 금속은 오버 연마되어서 디싱(dishing)을 형성하고, 전해연마 공정 도중에 배리어 층 위에 산화막이 형성되고, 함몰된 영역의 측벽 위에 침적된 배리어 층 위의 산화막의 두께는 하드 마스크 층 위에 침적된 배리어 층 위의 산화막보다 두꺼운 단계; 하드 마스크 층 위에 침적된 배리어 층 위의 산화막을 제거하고, 함몰된 영역의 측벽 위에 침적된 배리어 층 위에 특정 두께의 산화막을 보유하는 단계; 산화막에 대한 높은 선택성을 갖는 에칭에 의해 배리어 층 및 하드 마스크 층을 제거하는 단계로서, 보유된 산화막은 함몰된 영역의 측벽 위에 침적된 배리어 층이 오버 에칭되는 것을 방지하는 단계.
전술된 바와 같이, 금속이 제거되고 전해연마에 의해 오버 연마되는 경우, 애노드 산화(anodic oxidation) 효과 때문에, 배리어 층 위에 산화막을 형성함으로써 노출된 배리어 층이 부동태화된다(passivate). 유전체 층은 배리어 층 및 하드 마스크 층 아래에 존재하고, 그러므로 전하들은 (배리어 층 및 하드 마스크 층으로 구성된) 전도성 층에 균일하게 분포되며, 전하들이 유전체 층의 표면에 축적될 것이다. 비-전도성 물질 표면 전위 평형 이론에 기초하여, 비-전도성 물질 표면의 전하 분포는 곡률의 반경에 반비례하며, 따라서 평탄한 표면보다 배리어 층의 숄더(shoulder)에 더욱 많은 전하들이 축적되어서, 이 영역의 산화막은 다른 영역보다 두껍다. 이는, 함몰된 영역의 측벽 위에 침적된 배리어 층 위의 산화막의 두께가 하드 마스크 층 위에 침적된 배리어 층 위의 산화막의 두께보다 두껍기 때문이다. 하드 마스크 층 위에 침적된 배리어 층 위의 산화막이 제거된 후, 함몰된 영역의 측벽 위에 침적된 배리어 층 위의 보유된 산화막은, 배리어 층 및 하드 마스크 층을 제거하는 동안 함몰된 영역의 측벽 위에 침적된 배리어 층이 오버 에칭되는 것을 방지하기 위하여 배리어 층 위에 연속 막을 형성하며, 이는 반도체 디바이스의 품질을 향상시킨다.
도면의 간단한 설명
본 발명은 첨부된 도면을 참조하여 그의 실시양태들에 대한 하기 설명을 읽음으로써 당해 분야의 통상의 기술자에게 명백해 질것이다.
도 1a 내지 도 1c는 금속 상호접속을 형성하는 공정을 예시하는 단면도이다.
도 2는 배리어 층의 언더 에칭을 예시하는 단면도이다.
도 3은 배리어 층의 오버 에칭을 예시하는 단면도이다.
도 4a 내지 도 4d는 본 발명의 금속 상호접속을 형성하는 방법을 예시하는 단면도들이다.
도 5는 본 발명의 금속 상호접속을 형성하는 방법을 예시하는 흐름도이다.
도 6은 전해연마 공정 후의 산소 원소의 중량% 함량의 측정 결과를 예시한다.
도 7은 완전한 배리어 층 제거 결과를 보여주는 POST-TFE 샘플의 STEM 단면을 예시한다.
도 8은 배리어 층의 오버 에칭을 보여주는 POST-TFE 샘플의 FIB/SEM 단면을 예시한다.
본 발명은 첨부된 도면을 참조하여 그의 실시양태들에 대한 하기 설명을 읽음으로써 당해 분야의 통상의 기술자에게 명백해 질것이다.
도 1a 내지 도 1c는 금속 상호접속을 형성하는 공정을 예시하는 단면도이다.
도 2는 배리어 층의 언더 에칭을 예시하는 단면도이다.
도 3은 배리어 층의 오버 에칭을 예시하는 단면도이다.
도 4a 내지 도 4d는 본 발명의 금속 상호접속을 형성하는 방법을 예시하는 단면도들이다.
도 5는 본 발명의 금속 상호접속을 형성하는 방법을 예시하는 흐름도이다.
도 6은 전해연마 공정 후의 산소 원소의 중량% 함량의 측정 결과를 예시한다.
도 7은 완전한 배리어 층 제거 결과를 보여주는 POST-TFE 샘플의 STEM 단면을 예시한다.
도 8은 배리어 층의 오버 에칭을 보여주는 POST-TFE 샘플의 FIB/SEM 단면을 예시한다.
실시양태들의 상세한 설명
도 4a 내지 도 4d 및 도 5를 참조하면, 본 발명의 예시적인 실시양태에 따른 금속 상호접속을 형성하는 방법이 예시되며, 방법은 이후 본원에서 상세하게 설명되는 하기 단계들을 포함한다.
하드 마스크 층 및 유전체 층 위에 함몰된 영역을 형성하는 단계(301). 도 4a에 제시된 바와 같이, 웨이퍼와 같은 기판(201)이 제공된다. 유전체 층(202)은 기판(201) 위에 침적된다. 유전체 층(202)은 SiO2, SiOC, SiOF, SiLK, BD, BDII, BDIII 등과 같은 물질들을 포함할 수 있다. 바람직하게는, 유전체 층(202)은 반도체 장치에서 상호접속 구조들 사이에서 용량을 감소시키기 위해 저-k(low-k) 유전체를 선택한다. 여러 구조 요건에 따라, 유전체 층(202)은 2개의 층들 또는 2개 초과의 층들로 구성될 수 있다. 유전체 층(202)이 2개의 층들로 구성된다면, 상부 층의 유전 상수는 하부 층의 유전 상수보다 높다. 하드 마스크 층(203)은 유전체 층(202) 위에 침적된다. 하드 마스크 층(203)의 물질은 탄탈럼 나이트라이드 또는 타이타늄 나이트라이드를 포함할 수 있다. 트렌치들, 비아들(via) 등과 같은 함몰된 영역들은 종래 기술의 기존 방법들을 이용함으로써 하드 마스크 층(203) 및 유전체 층(202) 위에 형성된다. 함몰된 영역(207)은 일례로서 도면들에서 제시된다.
하드 마스크 층(203), 함몰된 영역(207)의 측벽 및 함몰된 영역(207)의 바닥 위에 배리어 층(204)을 침적하는 단계(302). 도 4a를 참조하면, 배리어 층(204)은 화학적 기상 침적(chemical vapor deposition)(CVD), 물리적 기상 침적(physical vapor deposition)(PVD), 원자 층 침적(atomic layer deposition)(ALD) 등과 같은 임의의 적절한 침적 방법에 의해 하드 마스크 층(203) 및 함몰된 영역의 측벽 및 바닥 위에 침적된다. 배리어 층(204)은 도전성 물질로부터 형성될 수 있으며, 예를 들어, 배리어 층(204)은 탄탈럼, 탄탈럼 나이트라이드, 타이타늄, 타이타늄 나이트라이드, 루테늄, 코발트 등과 같은 물질들을 포함할 수 있다.
배리어 층(204) 위에 금속(205)을 침적하고 함몰된 영역(207)을 금속(205)으로 충전하는 단계(303). 도 4a에 제시된 바와 같이, 금속(205)은 PVD, CVD, ALD, 전기도금 등과 같은 임의의 적절한 방법에 의해 배리어 층(204) 위에 침적되고 함몰된 영역(207)에 충전된다. 또한, 예컨대 금속(205)을 침적하는 데 도금 공정이 사용되는 일부 용도들에서, 금속(205)을 침적하기 전에 배리어 층(204) 위에 금속 씨드 층이 침적될 수 있다. 금속 씨드 층은 배리어 층(204) 위에서의 금속(205)의 침적 및 결합을 용이하게 하기 위하여 금속(205)과 동일한 물질을 포함할 수 있다. 금속(205)은 도 4a에 제시된 바와 같이 함몰된 영역(207)을 충전하고, 비-함몰된 영역을 덮는다. 바람직하게는, 금속(205)은 구리이다.
전해연마에 의해 비-함몰된 영역 위에 침적된 금속(205)을 제거하는 단계로서, 함몰된 영역(207)에 충전된 금속(205)은 오버 연마되어 디싱을 형성하는 단계(304). 전해연마 공정에서, 산화막(206)이 배리어 층(204) 위에 형성되고, 함몰된 영역의 측벽 위에 침적된 배리어 층(204) 위의 산화막(206)의 두께는 하드 마스크 층(203) 위에 침적된 배리어 층(204) 위의 산화막(206)보다 두껍다. 도 4b에 제시된 바와 같이, 금속(205)이 제거되고 전해연마에 의해 오버 연마되는 경우, 애노드 산화 효과로 인해, 노출된 배리어 층(204)은 배리어 층(204) 위에 산화막(206)을 형성함으로써 부동태화된다. 유전체 층(202)은 배리어 층(204) 및 하드 마스크 층(203) 아래에 존재하며, 그러므로 전하들은 (배리어 층(204) 및 하드 마스크 층(203)으로 구성된) 전도성 층에서 균일하게 분포하고, 전하들이 유전체 층(202)의 표면에 축적될 것이다. 비-전도성 물질 표면 전위 평형 이론에 기초하여, 비-전도성 물질 표면 위의 전하 분포는 곡률의 반경에 반비례하며, 따라서 평탄한 표면보다 많은 전하들이 배리어 층(204)의 숄더 위에 축적되어서, 배리어 층(204)의 숄더 위의 산화막(206)은 다른 영역의 산화막(206)보다 두껍다. 이는, 함몰된 영역의 측벽(숄더에 상응함) 위에 침적된 배리어 층(204) 위의 산화막(206)의 두께가 하드 마스크 층(203) 위에 침적된 배리어 층(204)의 산화막(206)(평탄한 표면에 상응함)보다 두껍기 때문이다. 도 6을 참조하면, 함몰된 영역의 측벽 위에 침적된 배리어 층(204) 위의 산화막(206)의 두께는 실험에 의해 하드 마스크 층(203) 위에 침적된 배리어 층(204) 위의 산화막(206)보다 두껍다는 것이 입증된다. 비-함몰된 영역 위의 금속(205)이 제거된 후, 함몰된 영역에 충전된 금속(205)은 전해연마에 의해 오버 연마되며, 샘플로서 기판(201)의 일부가 절단된다. 그 다음, 모델이 HELIOS 660인 전자 현미경, 및 모델이 X-MaxN SDD인 에너지 분산 분광기(energy disperse spectroscopy)를 사용하여서 샘플의 표면을 라인 스캔한다(line scan). 전자빔의 에너지는 3kv이다. 스캔 길이는 약 2μm이고, 스캔 포인트(point)의 수는 400 포인트이다. 배리어 층(204)의 스캔 길이는 1㎛이고, 배리어 층(204)의 양 측부 위의 금속 구조의 스캔 길이는 1㎛이다. 금속 구조에 인접하는 배리어 층(204)에서의 산소 원소의 중량% 함량이 다른 영역보다 높다는 것을 측정 결과로부터 알 수 있으며, 이는 함몰된 영역의 측벽 위에 침적된 배리어 층(204) 위의 산화막(206)의 두께가 하드 마스크 층(203) 위에 침적된 배리어 층(204) 위의 산화막(206)보다 두껍다는 것이 입증된다.
또한, 배리어 층(204)의 숄더들 위에 산화막(206)을 형성하기 위한 단계(304)에서, 도 4b에 제시된 바와 같이, 함몰된 영역들에 충전된 금속(205)은 오버 연마되어 디싱을 형성한다. 배리어 층(204) 위에 형성된 산화막(206)의 두께는 함몰된 영역에 충전된 금속(205)의 오버 연마된 양에 비례한다. 금속(205)의 오버 연마된 양은 배리어 층(204) 및 하드 마스크 층(203)의 두께와 동일하거나 또는 그보다 크다. 일 실시양태에서, 금속(205)의 오버 연마된 양은 300 내지 500 옹스트롬이다.
도 4c에 제시된 바와 같은, 하드 마스크 층(203) 위에 침적된 배리어 층(204) 위의 산화막(206)을 제거하고, 함몰된 영역의 측벽 위에 침적된 배리어 층(204) 위에 특정 두께의 산화막(206)을 보유하는 단계(305). 배리어 층(204) 위의 산화막(206)은 BHF 용액과 같은 습식 에칭에 의해 제거된다. 대안적으로, 배리어 층(204) 위의 산화막(206)은 HF 증기, 또는 HF 증기와 에틸 알코올, 메틸 알코올 또는 IPA 중 하나와의 혼합물과 같은 건식 에칭에 의해 제거된다. 함몰된 영역(207)의 측벽 위에 침적된 배리어 층(204) 위의 보유된 산화막(206)은 배리어 층(204) 위에 연속 막을 형성하며, 보유된 산화막(206)의 두께는 5 옹스트롬보다 크다. 함몰된 영역(207)의 측벽 위에 침적된 배리어 층(204) 위의 산화막(206)이 에칭되며, 배리어 층(204) 위에 연속 막을 형성할 수 없다면, POST-TFE 샘플의 FIB/SEM 단면을 보여주는 도 8에 제시된 바와 같이, 금속(205)과 유전체 층(202) 사이에 샌드위치된 배리어 층(204)은 오버 에칭되며, 이는 배리어 층의 오버 에칭을 나타낸다.
도 4d에 제시된 바와 같이, 산화막(206)에 대한 높은 선택성을 갖는 에칭에 의해 배리어 층(204) 및 하드 마스크 층(203)을 제거하는 단계로서, 함몰된 영역의 측벽 위에 침적된 배리어 층(204)이 오버 에칭되는 것을 보유된 산화막(206)이 방지하는 단계(306). 높은 선택성은 배리어 층(204) 및 하드 마스크 층(203)의 에칭 속도가 산화막(206)의 에칭 속도보다 매우 높다는 것을 의미한다. 배리어 층(204) 및 하드 마스크 층(203)은 기상 에칭에 의해 제거되고, 기체는 XeF2, XeF4, XeF6, KrF2, BrF3 중에서 선택한다. 예컨대 XeF2를 취하면, XeF2는 특정 온도 및 압력에서 배리어 층 Ta/TaN과 자발적으로 반응한다. XeF2는 Ta/TaN의 등방성 선택 에칭이다. XeF2 기체는 구리 및 유전체 물질들 모두에 대해 우수한 선택성을 갖는다. 에칭 공정 동안 XeF2 기체의 압력은 0.1 Torr 내지 100 Torr이지만, 0.5 Torr 내지 20 Torr가 바람직하다. XeF2는 산화막(206)에 대해 높은 선택성을 가져서, 배리어 층(204) 및 하드 마스크 층(203)의 에칭 공정 동안, 산화막(206)은 함몰된 영역의 측벽 위에 침적된 배리어 층(204)이 오버 에칭되는 것을 방지할 수 있다. 도 7에 제시된 바와 같이, 도 7은 POST-TFE 샘플의 STEM 단면을 도시하며, 이는 비-함몰된 영역 위에 침적된 배리어 층(204)이 완벽하게 제거되지만 금속(205)과 유전체 층(202) 사이에 샌드위치된 배리어 층(204)은 파괴되지 않고 에칭되지 않는 것을 의미하는 완전한 배리어 층 제거 결과를 나타낸다. 비-함몰된 영역들 위의 배리어 층(204) 및 하드 마스크 층(203)이 완전하게 제거되는 경우, 인접한 금속 상호접속들은 유전체 층(202)에 의해 분리된다.
전술된 바와 같이, 금속(205)이 제거되고, 전해연마에 의해 오버 연마되는 경우, 노출된 배리어 층(204)은 배리어 층(204) 위에 산화막(206)을 형성함으로써 부동태화되며, 함몰된 영역의 측벽 위에 침적된 배리어 층(204) 위의 산화막(206)의 두께는 하드 마스크 층(203) 위에 침적된 배리어 층(204) 위의 산화막(206)보다 두껍다. 하드 마스크 층(203) 위에 침적된 배리어 층(204) 위의 산화막(206)이 제거된 후, 함몰된 영역의 측벽 위에 침적된 배리어 층(204) 위의 보유된 산화막(206)은, 배리어 층(204) 및 하드 마스크 층(203)을 제거하는 동안, 함몰된 영역의 측벽 위에 침적된 배리어 층(204)이 오버 에칭되는 것을 방지하기 위해 배리어 층(204) 위에 연속 막을 형성하며, 이는 반도체 디바이스의 품질을 개선시킨다.
본 발명의 상기 설명은 예시 및 설명의 목적으로 제공되었다. 이는 포괄적인 것으로 의도하거나, 또는 발명을 개시된 정확한 형태로 한정하려는 의도는 아니며, 명백하게는 상기 교시내용의 관점에서 많은 수정과 변형이 가능하다. 당해 분야의 통상의 기술자에게 명백할 수 있는 이러한 변형 및 수정은, 첨부된 청구범위에 의해 한정된 이 발명의 범위 내에 포함되는 것으로 의도된다.
Claims (17)
- 하드 마스크 층 및 유전체 층 위에 함몰된 영역을 형성하는 단계;
하드 마스크 층, 함몰된 영역의 측벽 및 함몰된 영역의 바닥 위에 배리어 층을 침적하는 단계;
배리어 층 위에 금속을 침적하고, 함몰된 영역을 금속으로 충전하는 단계;
비-함몰된 영역에 침적된 금속을 전해연마(electropolishing)에 의해 제거하는 단계로서, 함몰된 영역에 충전된 금속은 오버 연마되어서 디싱(dishing)을 형성하고, 전해연마 공정 도중에 배리어 층 위에 산화막이 형성되고, 함몰된 영역의 측벽 위에 침적된 배리어 층 위의 산화막의 두께는 하드 마스크 층 위에 침적된 배리어 층 위의 산화막보다 두꺼운 단계;
하드 마스크 층 위에 침적된 배리어 층 위의 산화막을 제거하고, 함몰된 영역의 측벽 위에 침적된 배리어 층 위에 특정 두께의 산화막을 보유하는 단계;
산화막에 대한 높은 선택성을 갖는 에칭에 의해 배리어 층 및 하드 마스크 층을 제거하는 단계로서, 보유된 산화막은 함몰된 영역의 측벽 위에 침적된 배리어 층이 오버 에칭되는 것을 방지하는 단계
를 포함하는,
금속 상호접속을 형성하는 방법.
- 제 1 항에 있어서,
상기 금속은 구리인 방법.
- 제 1 항에 있어서,
상기 배리어 층은 탄탈럼, 탄탈럼 나이트라이드, 타이타늄, 타이타늄 나이트라이드, 루테늄, 코발트로부터 선택되는 방법.
- 제 1 항에 있어서,
상기 배리어 층 위에 형성된 산화막의 두께는 상기 함몰된 영역에 충전된 금속의 오버 연마된 양에 비례하는 방법.
- 제 4 항에 있어서,
상기 금속의 오버 연마된 양은 상기 배리어 층 및 상기 하드 마스크 층의 두께와 동일하거나 또는 이보다 큰 방법.
- 제 4 항에 있어서,
상기 금속의 오버 연마된 양은 300 내지 500 옹스트롬인 방법.
- 제 1 항에 있어서,
상기 배리어 층 위에 형성된 산화막은 습식 에칭에 의해 제거되는 방법.
- 제 7 항에 있어서,
상기 배리어 층 위에 형성된 산화막은 BHF 용액에 의해 제거되는 방법.
- 제 1 항에 있어서,
상기 배리어 층 위에 형성된 산화막은 건식 에칭에 의해 제거되는 방법.
- 제 9 항에 있어서,
상기 배리어 층 위에 형성된 산화막은, HF 증기에 의해 또는 HF 증기와 에틸 알코올, 메틸 알코올 또는 IPA 중 하나의 혼합물에 의해 제거되는 방법.
- 제 1 항에 있어서,
상기 보유된 산화막은 상기 배리어 층 위에 연속 막을 형성하는 방법.
- 제 11 항에 있어서,
상기 보유된 산화막의 두께는 5 옹스트롬보다 큰 방법.
- 제 1 항에 있어서,
상기 배리어 층 및 상기 하드 마스크 층은 기상 에칭에 의해 제거되는 방법.
- 제 13 항에 있어서,
상기 기체는 XeF2, XeF4, XeF6, KrF2, BrF3으로부터 선택되는 방법.
- 제 1 항에 있어서,
상기 유전체 층의 물질은 저-k 유전체(low-k dielectric)인 방법.
- 제 1 항에 있어서,
상기 유전체 층은 2개의 층들 또는 2개 초과의 층들로 구성되는 방법.
- 제 16 항에 있어서,
상기 유전체 층은 2개의 층들로 구성되고, 상기 상부 층의 유전 상수는 상기 하부 층의 유전 상수보다 큰 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2014/081790 WO2016004573A1 (en) | 2014-07-08 | 2014-07-08 | Method for forming metal interconnection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170030522A true KR20170030522A (ko) | 2017-03-17 |
| KR102247940B1 KR102247940B1 (ko) | 2021-05-07 |
Family
ID=55063476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177000636A KR102247940B1 (ko) | 2014-07-08 | 2014-07-08 | 금속 상호접속을 형성하는 방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6301003B2 (ko) |
| KR (1) | KR102247940B1 (ko) |
| CN (1) | CN106463455B (ko) |
| WO (1) | WO2016004573A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106653683B (zh) * | 2016-12-29 | 2019-09-13 | 上海集成电路研发中心有限公司 | 一种在后道互连中刻蚀埋层的方法 |
| CN108873172A (zh) * | 2018-06-29 | 2018-11-23 | 中国科学院上海光学精密机械研究所 | 一种片上电可调高品质薄膜微光学器件的制备方法 |
| CN110911350A (zh) * | 2019-11-22 | 2020-03-24 | 上海集成电路研发中心有限公司 | 一种斜孔的形成方法 |
| CN115881549B (zh) * | 2023-01-19 | 2023-05-09 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6132292A (en) * | 1997-09-30 | 2000-10-17 | Nec Corporation | Chemical mechanical polishing method suitable for highly accurate planarization |
| JP2004534396A (ja) * | 2001-06-14 | 2004-11-11 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | シリカベーススラリー |
| US20060057829A1 (en) * | 2004-09-15 | 2006-03-16 | Tom Wu | Method of forming a damascene structure with integrated planar dielectric layers |
| US20060189134A1 (en) * | 2005-02-24 | 2006-08-24 | International Business Machines Corporation | Ta-TaN selective removal process for integrated device fabrication |
| KR20070085887A (ko) * | 2004-11-08 | 2007-08-27 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 다마신 구조 제조 방법, 집적 회로 제조 방법 및 반도체디바이스 |
| JP2009510771A (ja) * | 2005-09-30 | 2009-03-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術 |
| KR20110051251A (ko) * | 2008-08-20 | 2011-05-17 | 에이씨엠 리서치 (상하이) 인코포레이티드 | 베리어층 제거 방법 및 장치 |
| CN103117245A (zh) * | 2011-11-17 | 2013-05-22 | 盛美半导体设备（上海）有限公司 | 空气隙互联结构的形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6881664B2 (en) * | 2001-08-28 | 2005-04-19 | Lsi Logic Corporation | Process for planarizing upper surface of damascene wiring structure for integrated circuit structures |
| JP4042408B2 (ja) * | 2002-01-07 | 2008-02-06 | ソニー株式会社 | 銅膜の製造方法 |
| JP2003203911A (ja) * | 2002-01-07 | 2003-07-18 | Sony Corp | 電解研磨方法および配線の製造方法 |
| US6790336B2 (en) * | 2002-06-19 | 2004-09-14 | Intel Corporation | Method of fabricating damascene structures in mechanically weak interlayer dielectrics |
| US20050245086A1 (en) * | 2002-07-22 | 2005-11-03 | Acm Research, Inc. | Adaptive electropolishing using thickness measurement and removal of barrier and sacrificial layers |
| JP2004214508A (ja) * | 2003-01-07 | 2004-07-29 | Ebara Corp | 配線形成方法及びその装置 |
| JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
| JP2009108405A (ja) * | 2007-10-10 | 2009-05-21 | Ebara Corp | 基板を電解研磨する方法及び電解研磨装置 |
| JP2009194195A (ja) * | 2008-02-15 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP5942867B2 (ja) * | 2013-01-22 | 2016-06-29 | 富士通株式会社 | 半導体装置の製造方法 |
| CN103199083A (zh) * | 2013-04-09 | 2013-07-10 | 上海华力微电子有限公司 | 复合铜扩散阻挡层及其制备方法 |
-
2014
- 2014-07-08 CN CN201480079797.7A patent/CN106463455B/zh active Active
- 2014-07-08 JP JP2017501030A patent/JP6301003B2/ja active Active
- 2014-07-08 KR KR1020177000636A patent/KR102247940B1/ko active IP Right Grant
- 2014-07-08 WO PCT/CN2014/081790 patent/WO2016004573A1/en active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6132292A (en) * | 1997-09-30 | 2000-10-17 | Nec Corporation | Chemical mechanical polishing method suitable for highly accurate planarization |
| JP2004534396A (ja) * | 2001-06-14 | 2004-11-11 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | シリカベーススラリー |
| JP2008141214A (ja) * | 2001-06-14 | 2008-06-19 | Ppg Ind Ohio Inc | シリカベーススラリー |
| US20060057829A1 (en) * | 2004-09-15 | 2006-03-16 | Tom Wu | Method of forming a damascene structure with integrated planar dielectric layers |
| KR20070085887A (ko) * | 2004-11-08 | 2007-08-27 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 다마신 구조 제조 방법, 집적 회로 제조 방법 및 반도체디바이스 |
| US20060189134A1 (en) * | 2005-02-24 | 2006-08-24 | International Business Machines Corporation | Ta-TaN selective removal process for integrated device fabrication |
| JP2009510771A (ja) * | 2005-09-30 | 2009-03-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術 |
| KR20110051251A (ko) * | 2008-08-20 | 2011-05-17 | 에이씨엠 리서치 (상하이) 인코포레이티드 | 베리어층 제거 방법 및 장치 |
| CN103117245A (zh) * | 2011-11-17 | 2013-05-22 | 盛美半导体设备（上海）有限公司 | 空气隙互联结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106463455B (zh) | 2019-02-15 |
| WO2016004573A1 (en) | 2016-01-14 |
| JP2017523610A (ja) | 2017-08-17 |
| CN106463455A (zh) | 2017-02-22 |
| KR102247940B1 (ko) | 2021-05-07 |
| JP6301003B2 (ja) | 2018-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI452658B (zh) | 包含多變側壁輪廓的穿基板導孔 | |
| TW200845347A (en) | Chip carrier substrate including capacitor and method for fabrication thereof | |
| US9330964B2 (en) | Semiconductor structures and fabrication methods for improving undercut between porous film and hardmask film | |
| KR102247940B1 (ko) | 금속 상호접속을 형성하는 방법 | |
| US9589911B1 (en) | Integrated circuit structure with metal crack stop and methods of forming same | |
| KR101842903B1 (ko) | 에어 갭 상호연결 구조의 형성 방법 | |
| KR102274848B1 (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
| US8409962B2 (en) | Manufacturing method of copper interconnection structure with MIM capacitor | |
| CN104701143B (zh) | 用于鲁棒金属化剖面的双层硬掩模 | |
| US20140097539A1 (en) | Technique for uniform cmp | |
| US8551856B2 (en) | Embedded capacitor and method of fabricating the same | |
| TWI697983B (zh) | 形成金屬互連結構的方法 | |
| US20110227230A1 (en) | Through-silicon via fabrication with etch stop film | |
| US20130224948A1 (en) | Methods for deposition of tungsten in the fabrication of an integrated circuit | |
| US20130234288A1 (en) | Trench Structure for an MIM Capacitor and Method for Manufacturing the Same | |
| TWI705162B (zh) | 阻擋層的去除方法和半導體結構的形成方法 | |
| TWI621234B (zh) | Method of forming interconnect structure | |
| TWI717346B (zh) | 阻擋層的去除方法和半導體結構的形成方法 | |
| JP2005150682A (ja) | 半導体素子の金属配線の形成方法 | |
| US20020058462A1 (en) | Chemical mechanical polishing of dielectric materials | |
| WO2016058174A1 (en) | Barrier layer removal method and semiconductor structure forming method | |
| US7326632B2 (en) | Method for fabricating metal wirings of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |