TWI717346B - 阻擋層的去除方法和半導體結構的形成方法 - Google Patents

Abstract

本發明揭示了一種阻擋層的去除方法，該阻擋層包括至少一層釕或鈷，該阻擋層的去除方法包括：採用熱流蝕刻方法去除形成在半導體結構的非凹進區域上包括釕或鈷層的阻擋層。本發明還進一步揭示了一種半導體結構的形成方法，包括：提供一半導體結構，該半導體結構包括介質層、形成在介質層上的硬掩膜層、形成在硬掩膜層和介質層上的凹進區、形成在硬掩膜層以及凹進區的側壁和底部上且包括釕或鈷層的阻擋層、形成在阻擋層上並填滿凹進區的金屬層；去除非凹進區域上的金屬層和凹進區內的部分金屬，並在凹進區內留下一定量的金屬；採用熱流蝕刻方法去除非凹進區域上且包括釕或鈷層的阻擋層和硬掩膜層。

Description

阻擋層的去除方法和半導體結構的形成方法

本發明關於積體電路製造工藝，尤其關於一種阻擋層的去除方法和半導體結構的形成方法。

在半導體結構中，形成電路的材料通常為鋁。隨著積體電路特徵尺寸越來越小，鋁由於其高電阻，不再適合用在半導體結構中形成電路。銅由於其具有良好的導電性而代替鋁被用到積體電路中。但是，銅很容易擴散到SiO₂，從而嚴重影響到積體電路的性能。為了解決這個問題，需要使用阻擋層來阻止銅擴散到SiO₂中。

目前，阻擋層的材料通常採用鉭、氮化鉭、鈦或氮化鈦，且形成在半導體結構的非凹進區域上的阻擋層主要靠化學機械抛光(CMP)去除。對於20nm或低於20nm工藝節點，阻擋層的厚度必須足夠薄。但是，一旦鉭、氮化鉭、鈦或氮化鈦阻擋層的厚度太薄，就會降低阻擋層阻止銅擴散到SiO₂中的能力。因此，鉭、氮化鉭、鈦或氮化鈦阻擋層無法滿足20nm或低於20nm工藝節點的要求。

因此，需要用一種新材料在20nm或低於20nm工藝節點下形成阻擋層。事實證明，鈷或釕可以用作阻擋 層，鈷或釕阻止銅擴散到SiO2中的能力要遠強於鉭、氮化鉭、鈦和氮化鈦。但是，當使用鈷作為半導體結構中的阻擋層時，在化學機械抛光阻擋層的過程中，鈷阻擋層接觸到研磨液時，凹進區(例如槽、孔)側壁上的鈷阻擋層可能會被化學腐蝕。一旦銅和鈷阻擋層之間形成原電池，凹進區的頂部會存在電化學腐蝕的問題。另外，相比較而言，釕的硬度更高，對釕阻擋層進行化學機械抛光時，很容易產生劃痕。

綜上，由於新材料的特性，阻擋層很難透過CMP去除，由此導致新材料產業化遭遇瓶頸。

本發明提出一種阻擋層的去除方法，該阻擋層包括至少一層釕或鈷，該阻擋層的去除方法包括：採用熱流蝕刻方法去除形成在半導體結構的非凹進區域上包括釕或鈷層的阻擋層。

本發明還提出一種半導體結構的形成方法，包括：提供一半導體結構，該半導體結構包括介質層、形成在介質層上的硬掩膜層、形成在硬掩膜層和介質層上的凹進區、形成在硬掩膜層以及凹進區的側壁和底部上且包括至少一層釕或鈷的阻擋層、形成在阻擋層上並填滿凹進區的金屬層；去除非凹進區域上的金屬層和凹進區內的部分金屬，並在凹進區內留下一定量的金屬；採用熱流蝕刻方法去除非凹進區域上且包括釕或鈷層的阻擋層和硬掩膜 層。

在本發明中，採用熱流蝕刻方法去除包括釕或鈷層的阻擋層，克服了化學機械抛光釕或鈷阻擋層時產生的弊端。除此以外，在半導體結構形成過程中，利用熱流蝕刻去除阻擋層和硬掩膜層時不會產生機械力。而且，採用電抛光方法去除非凹進區域上的金屬層時也不會產生機械力。由於在半導體結構形成過程中，沒有機械力作用於介質層，因此，低k或超低k介質材料可以用在半導體結構中。

101:襯底

102:絕緣層

103:第一介質層

104:第二介質層

105:硬掩膜層

106:阻擋層

107:金屬層

108:凹進區

301:襯底

302:絕緣層

303:第一介質層

304:第二介質層

305:硬掩膜層

306:阻擋層

307:金屬層

308:凹進區

309:覆蓋層

501:襯底

502:絕緣層

503:第一介質層

504:第二介質層

505:硬掩膜層

506:阻擋層

507:金屬層

508:凹進區

509:覆蓋層

圖1-1至圖1-3揭示了根據本發明的一示範性實施例的半導體結構形成過程的剖視圖；圖2揭示了根據本發明的一示範性實施例的半導體結構形成方法的流程圖；圖3-1至圖3-4揭示了根據本發明的另一示範性實施例的半導體結構形成過程的剖視圖；圖4揭示了根據本發明的另一示範性實施例的半導體結構形成方法的流程圖；圖5-1至圖5-4揭示了根據本發明的又一示範性實施例的半導體結構形成過程的剖視圖；圖6揭示了根據本發明的又一示範性實施例的半導體結構形成方法的流程圖。

本發明提出一種阻擋層的去除方法，該阻擋層包括至少一層釕或鈷，該阻擋層的去除方法包括：採用熱流蝕刻方法去除形成在半導體結構的非凹進區域上且包括釕或鈷層的阻擋層。下述實施例將闡述本發明的阻擋層的去除方法和半導體結構的形成方法。

參考圖1-1至圖1-3，揭示了根據本發明的一示範性實施例的半導體結構形成過程的剖視圖。半導體結構包括襯底101，如晶圓。襯底101可能已經包含積體電路器件和必要的連接結構，這些沒有在圖中顯示。在某些應用中，襯底101上有絕緣層102，絕緣層102可以是SiCN。介質層形成在絕緣層102上，如果襯底上沒有絕緣層，那麽介質層直接形成在襯底上。介質層可能包括的材料有SiO₂、SiOC、SiOF、SiLK、BD、BDII、BDIII等。較佳者，介質層選擇低k介質材料來減少半導體器件內的半導體結構間的電容。根據不同的結構需求，介質層可以有兩層或兩層以上。如圖所示的實施例中，介質層包括兩層，第一介質層103形成在絕緣層102上，第二介質層104形成在第一介質層103上。第一介質層103可以是低k介質層，第二介質層104可以是TEOS。硬掩膜層105沈積在第二介質層104上，硬掩膜層105的材料可能包括氮化鈦、氮化鉭、鎢或氮化鎢。使用現有方法在硬掩膜層105、第二介質層104、第一介質層103和絕緣層102上製作凹進區，如溝、 槽等。圖中示意了凹進區108作為示例。

在硬掩膜層105以及凹進區108的側壁和底部上沈積阻擋層106。阻擋層106的材料至少包括釕或鈷以滿足20nm或低於20nm工藝節點的需求。為了提高阻擋層106與硬掩膜層105、第二介質層104、第一介質層103、絕緣層102之間的粘合性，阻擋層106最好包括兩層，即第一阻擋層和第二阻擋層。第一阻擋層形成在硬掩膜層105以及凹進區108的側壁和底部上，第一阻擋層的材料可以是鈦、氮化鈦、鉭或氮化鉭。第二阻擋層形成在第一阻擋層上，第二阻擋層的材料可以是釕或鈷。通常，如果第二阻擋層為鈷，第一阻擋層最好選擇氮化鈦；如果第二阻擋層是釕，第一阻擋層最好是氮化鉭。

金屬層107形成在阻擋層106上並填滿凹進區108。在某些應用中，在沈積金屬層107之前先在阻擋層106上沈積金屬種子層。金屬種子層可以包括和金屬層107相同的材料以便於金屬層107沈積、粘合在阻擋層106上。如圖1-1，金屬層107填滿凹進區108並覆蓋非凹進區域。金屬層107較佳者為銅層。

參考圖1-2，去除非凹進區域上的金屬層107和凹進區108內的金屬，並在凹進區108內保留一定量的金屬。在本實施例中，凹進區108內的金屬表面與第二介質層104的上表面齊平。採用CMP方法、電抛光方法或者CMP與電抛光相結合的方法去除非凹進區域上的金屬層107和凹進區108內的金屬。較佳者，採用CMP方法去除 大部分的金屬層107，保留500-1000埃連續的金屬層107覆蓋在半導體結構上，然後採用電抛光方法去除非凹進區域上剩餘的金屬層107和凹進區108內的金屬。在CMP工藝過程中，晶片內的台階高度差將減到最小。在專利申請號為PCT/CN2012/075990中公開了電抛光的方法及裝置，其內容在這裏引入作為參考。

參考圖1-3，採用熱流蝕刻方法去除非凹進區域上的阻擋層106和硬掩膜層105。熱流蝕刻也可以被稱之為熱氣相化學刻蝕。熱流蝕刻所使用的化學氣體從以下氣體中擇一或是包含以下至少一種氣體的混合氣體：XeF₂、XeF₄、XeF₆。以XeF₂為例，XeF₂和釕或鈷的化學反應式為：Ru+3XeF₂→RuF₆(揮發)+3Xe(氣體)

Co+2XeF₂→CoF₄(揮發)+2Xe(氣體)

熱流蝕刻含釕的阻擋層106的溫度為0-400℃，100-350℃較佳。熱流蝕刻含釕的阻擋層106的壓力為10豪托-20托。XeF₂的流速為0-50sccm，且流速可以透過質量流量控制器來控制。在這些條件下，釕的蝕刻速率與鉭、氮化鉭、鈦或氮化鈦的蝕刻速率幾乎相同。在110℃下，流速為9sccm時，釕的蝕刻速率大約為250À/min。熱流蝕刻含鈷的阻擋層106的溫度為120-600℃，200-400℃較佳。如圖1-3，當阻擋層106和硬掩膜層105去除後，金屬線被隔開。

在採用熱流蝕刻去除阻擋層106之前，襯底101的表面需要使用含HF溶液處理或使用含HF蒸汽氣相 處理。由於電抛光去除金屬過程中，阻擋層106的表面會形成氧化膜，且氧化膜會降低下方阻擋層的蝕刻效率。因此，在採用熱流蝕刻去除阻擋層106之前，最好對襯底101的表面進行處理以去除襯底101表面的氧化膜。

相應地，如圖2所示，根據本發明的一示範性實施例的半導體結構的形成方法，包括以下步驟：步驟201：提供一半導體結構，該半導體結構包括介質層、形成在介質層上的硬掩膜層、形成在硬掩膜層和介質層上的凹進區、形成在硬掩膜層以及凹進區的側壁和底部上且包括至少一層釕或鈷的阻擋層、形成在阻擋層上並填滿凹進區的金屬層；步驟203：去除非凹進區域上的金屬層和凹進區內的部分金屬，並在凹進區內留下一定量的金屬；步驟205：採用熱流蝕刻方法去除非凹進區域上且包括釕或鈷層的阻擋層和硬掩膜層。

在本實施例中，凹進區內的金屬表面與介質層的上表面平齊。

參考圖3-1至圖3-4，揭示了根據本發明的另一示範性實施例的半導體結構形成過程的剖視圖。半導體結構包括襯底301，如晶圓。襯底301可能已經包含積體電路器件和必要的連接結構，這些在圖中未顯示。在某些應用中，襯底301上有絕緣層302，絕緣層302可以是SiCN。介質層形成在絕緣層302上，如果襯底上沒有絕緣層，那麽介質層直接形成在襯底上。介質層可能包括的材料有 SiO2、SiOC、SiOF、SiLK、BD、BDII、BDIII等。較佳者，介質層選擇低k介質材料以減小半導體器件中的半導體結構間的電容。根據不同的結構需求，介質層可以有兩層或兩層以上。在如圖所示的實施例中，介質層包括兩層，第一介質層303形成在絕緣層302上，第二介質層304形成在第一介質層303上。第一介質層303可以是低k介質層，第二介質層304可以是TEOS。硬掩膜層305沈積在第二介質層304上，硬掩膜層305的材料包括氮化鈦、氮化鉭、鎢或氮化鎢。使用現有技術在硬掩膜層305、第二介質層304、第一介質層303和絕緣層302上製作凹進區，如溝、槽等。圖中所示凹進區308作為示例。

阻擋層306沈積在硬掩膜層305以及凹進區308的側壁和底部上。為了滿足20nm或低於20nm工藝節點的需求，阻擋層306的材料至少包括釕。為了提高阻擋層306與硬掩膜層305、第二介質層304、第一介質層303、絕緣層302之間的粘合性，阻擋層306最好包括兩層，即第一阻擋層和第二阻擋層。第一阻擋層形成在硬掩膜層305以及凹進區308的側壁和底部上，第一阻擋層的材料可以是鈦、氮化鈦、鉭或氮化鉭。第二阻擋層形成在第一阻擋層上，第二阻擋層的材料可以是釕。通常，如果第二阻擋層是釕，第一阻擋層最好是氮化鉭。

金屬層307形成在阻擋層306上並填滿凹進區308。在某些應用中，在沈積金屬層307之前，先在阻擋層306上沈積金屬種子層。金屬種子層可以包括和金屬層307 相同的材料以便於金屬層307沈積、粘合在阻擋層306上。如圖3-1，金屬層307填滿凹進區308並覆蓋非凹進區域。金屬層307較佳者為銅層。

參考圖3-2，去除非凹進區域上的金屬層307和凹進區308內的金屬，並在凹進區308內保留一定量的金屬。在本實施例中，凹進區308內的金屬表面低於第二介質層304的上表面。採用CMP方法、電抛光方法或者CMP與電抛光相結合的方法去除非凹進區域上的金屬層307和凹進區308內的金屬。較佳者，採用CMP方法去除大部分的金屬層307，保留500-1000埃連續的金屬層307覆蓋在半導體結構上，然後採用電抛光方法去除非凹進區域上剩餘的金屬層307和凹進區308內的金屬。在CMP工藝過程中，晶片內的臺階高度差將減到最小。在專利申請號為PCT/CN2012/075990中公開了電抛光的方法及裝置，其內容在這裏引入作為參考。

參考圖3-3，在凹進區308內的金屬表面選擇性的鍍一層覆蓋層309。此處的“選擇性的鍍”意思是僅在凹進區308內的金屬表面鍍一層覆蓋層309，而非凹進區域上的阻擋層306的表面沒有鍍覆蓋層309。凹進區308內的覆蓋層309的上表面與第二介質層304的上表面齊平。覆蓋層309的材料一般選用鈷，但其他材料也可以使用。

參考圖3-4，採用熱流蝕刻方法去除非凹進區域上的阻擋層306和硬掩膜層305。熱流蝕刻所使用的化學氣體從以下氣體中擇一或是包含以下至少一種氣體的混合 氣體：XeF₂、XeF₄、XeF₆。以XeF₂為例，熱流蝕刻含釕的阻擋層306的溫度為0-400℃，50-120℃較佳。熱流蝕刻含釕的阻擋層306的壓力為10豪托-20托。XeF₂的流速為0-50sccm，且流速可以透過質量流量控制器來控制。在這些條件下，釕的蝕刻速率與鉭、氮化鉭、鈦或氮化鈦的蝕刻速率幾乎相同。在110℃下，釕的蝕刻速率大約為250À/min。當溫度低於120℃時，XeF2和鈷之間的反應可以被忽略。

在採用熱流蝕刻去除阻擋層306之前，襯底301的表面需要使用含HF溶液處理或含HF蒸汽氣相處理。由於電抛光去除金屬過程中，阻擋層306的表面會形成氧化膜，且氧化膜會降低下方阻擋層的蝕刻效率。因此，在採用熱流蝕刻去除阻擋層306之前，最好對襯底301的表面進行處理以去除襯底301表面的氧化膜。

相應地，如圖4所示，根據本發明的另一示範性實施例的半導體結構的形成方法，包括以下步驟：步驟401：提供一半導體結構，該半導體結構包括介質層、形成在介質層上的硬掩膜層、形成在硬掩膜層和介質層上的凹進區、形成在硬掩膜層以及凹進區的側壁和底部上且包括至少一層釕的阻擋層、形成在阻擋層上並填滿凹進區的金屬層；步驟403：去除非凹進區域上的金屬層和凹進區內的部分金屬，並在凹進區內保留一定量的金屬，凹進區內的金屬表面低於介質層的上表面； 步驟404：在凹進區內的金屬表面鍍一層覆蓋層，凹進區內的覆蓋層的上表面與介質層的上表面齊平；步驟405：採用熱流蝕刻方法去除非凹進區域上含有釕層的阻擋層和硬掩膜層。

參考圖5-1至圖5-4，揭示了根據本發明的又一示範性實施例的半導體結構形成過程的剖視圖。半導體結構包括襯底501，如晶圓。在某些應用中，襯底501上有絕緣層502，絕緣層502可以是SiCN。介質層形成在絕緣層502上。如果襯底上沒有絕緣層，那麽介質層直接形成在襯底上。介質層可能包括的材料有SiO2、SiOC、SiOF、SiLK、BD、BDII、BDIII等。較佳者，介質層選擇低k介質材料以減小半導體器件中的半導體結構間的電容。根據不同的結構需求，介質層可以有兩層或兩層以上。在如圖所示的實施例中，介質層包括兩層，第一介質層503形成在絕緣層502上，第二介質層504形成在第一介質層503上。第一介質層503可以是低k介質層，第二介質層504可以是TEOS。硬掩膜層505沈積在第二介質層504上，硬掩膜層505的材料包括氮化鈦、氮化鉭、鎢或氮化鎢。使用現有技術在硬掩膜層505、第二介質層504、第一介質層503和絕緣層502上製作凹進區，如溝、槽等。圖中所示的凹進區508作為示例。

阻擋層506沈積在硬掩膜層505以及凹進區508的側壁和底部上。為了滿足20nm或低於20nm工藝節點的需求，阻擋層506的材料至少包括釕或鈷。為了提高 阻擋層506與硬掩膜層505、第二介質層504、第一介質層503、絕緣層502之間的粘合性，阻擋層506最好包括兩層，即第一阻擋層和第二阻擋層。第一阻擋層形成在硬掩膜層505以及凹進區508的側壁和底部上，第一阻擋層的材料可以是鈦、氮化鈦、鉭或氮化鉭。第二阻擋層形成在第一阻擋層上，第二阻擋層的材料可以是釕或鈷。通常，如果第二阻擋層為鈷，第一阻擋層最好選擇氮化鈦；如果第二阻擋層是釕，第一阻擋層最好是氮化鉭。

金屬層507形成在阻擋層506上並填滿凹進區508。在某些應用中，在沈積金屬層507之前，先在阻擋層506上沈積金屬種子層。金屬種子層可以包括和金屬層507相同的材料以便於金屬層507沈積、粘合在阻擋層506上。如圖5-1，金屬層507填滿凹進區508並覆蓋非凹進區域。金屬層507較佳者為銅層。

參考圖5-2，去除非凹進區域上的金屬層507和凹進區508內的金屬，並在凹進區508內保留一定量的金屬。在本實施例中，凹進區508內的金屬表面低於第二介質層504的上表面。採用CMP方法、電抛光方法或者CMP與電抛光相結合的方法去除非凹進區域上的金屬層507和凹進區508內的金屬。較佳者，採用CMP方法去除大部分的金屬層507，保留500-1000埃連續的金屬層507覆蓋在半導體結構上，然後採用電抛光方法去除非凹進區域上剩餘的金屬層507和凹進區508內的金屬。在CMP工藝過程中，晶片內的臺階高度差將減到最小。在專利申請 號為PCT/CN2012/075990中公開了電抛光的方法及裝置，其內容在這裏引入作為參考。

採用熱流蝕刻方法去除非凹進區域上的阻擋層506和硬掩膜層505。在去除阻擋層506和硬掩膜層505的過程中，凹進區508側壁上的部分阻擋層506可能被蝕刻。如圖5-3A和圖5-3B示意了採用熱流蝕刻方法去除阻擋層506和硬掩膜層505後的兩種極端情形，實際的工藝結果通常介於這兩種極端情形之間。

在採用熱流蝕刻方法去除阻擋層506之前，需要使用含HF溶液處理襯底501的表面或者使用含HF蒸汽氣相處理襯底501的表面。由於電抛光去除金屬過程中，阻擋層506的表面會形成氧化膜，且氧化膜會降低下方阻擋層的蝕刻效率。因此，在採用熱流蝕刻去除阻擋層506之前，最好對襯底501的表面進行處理以去除襯底501表面的氧化膜。

參考圖5-4，在凹進區508內的金屬表面選擇性的鍍一層覆蓋層509。凹進區508內的覆蓋層509的上表面與第二介質層504的上表面齊平。覆蓋層509的材料通常選用鈷，但也可以使用其他材料。由於在凹進區508內的金屬表面鍍有一層覆蓋層509，所以阻擋層506能夠被過蝕刻以確保非凹進區域上的阻擋層506無殘留。

相應地，如圖6所示，根據本發明的又一示範性實施例的半導體結構的形成方法，包括以下步驟： 步驟601：提供一半導體結構，該半導體結構包括介質層、形成在介質層上的硬掩膜層、形成在硬掩膜層和介質層上的凹進區、形成在硬掩膜層以及凹進區的側壁和底部上且包括至少一層釕或鈷的阻擋層、形成在阻擋層上並填滿凹進區的金屬層；步驟603：去除非凹進區域上的金屬層和凹進區內的部分金屬，並在凹進區內保留一定量的金屬，凹進區內的金屬表面低於介質層的上表面；步驟605：採用熱流蝕刻方法去除硬掩膜層和非凹進區域上含有釕或鈷層的阻擋層；步驟606：在凹進區內的金屬表面鍍一層覆蓋層，凹進區內的覆蓋層的上表面與介質層的上表面齊平。

本發明透過上述實施方式及相關圖式說明，己具體、詳實的揭露了相關技術，使本領域的技術人員可以據以實施。而以上所述實施例只是用來說明本發明，而不是用來限制本發明的，本發明的權利範圍，應由本發明的申請專利範圍來界定。至於本文中所述元件數目的改變或等效元件的代替等仍都應屬於本發明的權利範圍。

101:襯底

102:絕緣層

103:第一介質層

104:第二介質層

105:硬掩膜層

106:阻擋層

107:金屬層

108:凹進區

Claims (23)

1. 一種阻擋層的去除方法，其特徵在於，該阻擋層包括至少一層釕或鈷，該阻擋層的去除方法包括：採用熱氣相蝕刻方法去除形成在半導體結構的非凹進區域上包括釕或鈷層的阻擋層。
2. 如請求項1所述的方法，其特徵在於，該熱氣相蝕刻所使用的化學氣體從以下氣體中擇一或是包含以下至少一種氣體的混合氣體：XeF₂、XeF₄、XeF₆。
3. 如請求項1所述的方法，其特徵在於，該熱氣相蝕刻含釕阻擋層的溫度為0-400℃。
4. 如請求項3所述的方法，其特徵在於，該熱氣相蝕刻含釕阻擋層的溫度為100-350℃。
5. 如請求項3所述的方法，其特徵在於，該熱氣相蝕刻含釕阻擋層的溫度為50-120℃。
6. 如請求項1所述的方法，其特徵在於，該熱氣相蝕刻含釕阻擋層的壓力為10豪托-20托。
7. 如請求項2所述的方法，其特徵在於，化學氣體的流速為0-50sccm。
8. 如請求項1所述的方法，其特徵在於，該熱氣相蝕刻含鈷阻擋層的溫度為120-600℃。
9. 如請求項8所述的方法，其特徵在於，該熱氣相蝕刻含鈷阻擋層的溫度為200-400℃。
10. 如請求項1所述的方法，其特徵在於，該阻擋層還包括另一層材料為鈦、氮化鈦、鉭或氮化鉭的阻擋層。
11. 一種半導體結構的形成方法，其特徵在於，包括：提供一半導體結構，該半導體結構包括介質層、形成在介質層上的硬掩膜層、形成在硬掩膜層和介質層上的凹進區、形成在硬掩膜層以及凹進區的側壁和底部上且包括至少一層釕或鈷的阻擋層、形成在阻擋層上並填滿凹進區的金屬層；去除非凹進區域上的金屬層和凹進區內的部分金屬，並在凹進區內留下一定量的金屬；採用熱氣相蝕刻方法去除非凹進區域上且包括釕或鈷層的阻擋層和硬掩膜層。
12. 如請求項11所述的方法，其特徵在於，凹進區內金屬的表面與介質層的上表面齊平。
13. 如請求項11所述的方法，其特徵在於，凹進區內金屬的表面低於介質層的上表面。
14. 如請求項13所述的方法，其特徵在於，還包括選擇性的在凹進區內的金屬表面鍍一層覆蓋層的步驟。
15. 如請求項14所述的方法，其特徵在於，凹進區內覆蓋層的上表面與介質層的上表面齊平。
16. 如請求項14所述的方法，其特徵在於，覆蓋層的材料為鈷。
17. 如請求項14所述的方法，其特徵在於，所述選擇性的在凹進區內的金屬表面鍍一層覆蓋層的步驟在所述採用熱氣相蝕刻方法去除非凹進區域上且包括釕或鈷層的阻擋層和硬掩膜層的步驟之前執行。
18. 如請求項14所述的方法，其特徵在於，所述選擇性的在凹進區內的金屬表面鍍一層覆蓋層的步驟在所述採用熱氣相蝕刻方法去除非凹進區域上且包括釕或鈷層的阻擋層和硬掩膜層的步驟之後執行。
19. 如請求項11所述的方法，其特徵在於，所述阻擋層還包括另一層材料為鈦、氮化鈦、鉭或氮化鉭的阻擋層。
20. 如請求項11所述的方法，其特徵在於，採用CMP方法或電抛光方法或CMP和電抛光相結合的方法去除非凹 進區域上的金屬層和凹進區內的金屬。
21. 如請求項11所述的方法，其特徵在於，金屬層為銅層。
22. 如請求項11所述的方法，其特徵在於，熱氣相蝕刻所使用的化學氣體從以下氣體中擇一或是包含以下至少一種氣體的混合氣體：XeF₂、XeF₄、XeF₆。
23. 如請求項11所述的方法，其特徵在於，在去除阻擋層之前，使用含HF溶液處理襯底表面或者使用含HF蒸汽氣相處理襯底表面。

Images