KR20160145643A - 입출력 장치 및 입출력 장치의 구동 방법 - Google Patents

입출력 장치 및 입출력 장치의 구동 방법 Download PDF

Info

Publication number
KR20160145643A
KR20160145643A KR1020167030777A KR20167030777A KR20160145643A KR 20160145643 A KR20160145643 A KR 20160145643A KR 1020167030777 A KR1020167030777 A KR 1020167030777A KR 20167030777 A KR20167030777 A KR 20167030777A KR 20160145643 A KR20160145643 A KR 20160145643A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
electrically connected
supplying
signal
Prior art date
Application number
KR1020167030777A
Other languages
English (en)
Inventor
스스무 가와시마
히로유키 미야케
고지 구스노키
세이코 이노우에
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20160145643A publication Critical patent/KR20160145643A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공한다. 입출력 장치의 구동 방법이 제공된다. 본 발명자는, 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로, 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로, 검지 신호를 공급할 수 있는 검지 소자, 및 전류가 공급된 표시 소자를 포함하는 구조를 생각하였다.

Description

입출력 장치 및 입출력 장치의 구동 방법{INPUT/OUTPUT DEVICE AND METHOD FOR DRIVING INPUT/OUTPUT DEVICE}
본 발명의 일 형태는 입출력 장치, 입출력 장치의 구동 방법, 또는 반도체 장치에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 일 형태의 기술 분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 구체적으로, 본 명세서에 개시된 본 발명의 일 형태의 기술 분야의 예는 반도체 장치, 표시 장치, 발광 장치, 전력 저장 장치, 기억 장치, 이들 중 어느 것의 구동 방법, 및 이들 중 어느 것의 제작 방법을 포함한다.
구동용 트랜지스터의 드레인 전류가 발광 소자에 공급되는 경우, 구동용 트랜지스터의 문턱 전압이 화소들 중에서 달라질 때, 발광 소자의 휘도는 상대적으로 달라진다.
발광 장치의 구조는, 화상 신호의 전압에 구동용 트랜지스터의 문턱 전압을 추가하여 얻어지는 전위를 게이트 전극에 공급함으로써, 트랜지스터들 중의 문턱 전압의 변화로 인한 화소들 중의 휘도의 차이가 억제되는 것이 알려져 있다(특허문헌 1).
일본국 특개 제 2013-137498호
본 발명의 일 형태의 목적은 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공하는 것이다. 본 발명의 일 형태의 다른 목적은 편리성 또는 신뢰성이 높은 신규 입출력 장치의 구동 방법을 제공하는 것이다. 본 발명의 일 형태의 다른 목적은 신규 입출력 장치, 신규 입출력 장치의 구동 방법, 또는 신규 반도체 장치를 제공하는 것이다.
또한, 상술한 목적의 설명은 다른 목적의 존재를 방해하지 않는다. 또한, 본 발명의 일 형태에서, 모든 목적을 달성할 필요는 없다. 다른 목적은 명세서, 도면, 청구항 등의 기재로부터 명확해지고 추출될 수 있다.
본 발명의 일 형태는 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로, 고전원 전위가 공급되고 고전원 전위에 기초한 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로, 검지 신호를 공급할 수 있는 검지 소자, 및 소정의 전류가 공급된 표시 소자를 포함하는 입출력 장치이다.
입출력 회로는 제 1 트랜지스터를 포함한다. 제 1 트랜지스터의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속된다. 제 1 트랜지스터의 제 1 전극은 표시 신호를 공급할 수 있는 신호선에 전기적으로 접속된다.
입출력 회로는 제 2 트랜지스터를 포함한다. 제 2 트랜지스터의 게이트는 제어 신호를 공급할 수 있는 제 2 제어선에 전기적으로 접속된다. 제 2 트랜지스터의 제 1 전극은 제 1 배선에 전기적으로 접속된다.
입출력 회로는 구동용 트랜지스터를 포함한다. 구동용 트랜지스터의 게이트는 제 1 트랜지스터의 제 2 전극에 전기적으로 접속된다. 구동용 트랜지스터의 제 1 전극은 제 2 배선에 전기적으로 접속된다. 구동용 트랜지스터의 제 2 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
변환 회로는 트랜지스터를 포함한다. 트랜지스터의 게이트 및 제 1 전극은 각각 고전원 전위를 공급할 수 있는 배선에 각각 전기적으로 접속된다. 트랜지스터의 제 2 전극은 제 2 배선에 전기적으로 접속된다. 변환 회로는 검지 데이터를 공급할 수 있고 제 2 배선에 전기적으로 접속되는 단자도 포함한다.
검지 소자의 제 1 전극은 제 1 트랜지스터의 제 2 전극에 전기적으로 접속된다. 검지 소자의 제 2 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
표시 소자의 제 1 전극은 구동용 트랜지스터의 제 2 전극에 전기적으로 접속된다. 표시 소자의 제 2 전극은 제 3 배선에 전기적으로 접속된다.
본 발명의 일 형태는 선택 신호, 제 1 제어 신호 내지 제 3 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로, 고전원 전위가 공급되고 고전원 전위에 기초한 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로, 검지 신호를 공급할 수 있는 검지 소자, 및 소정의 전류가 공급된 표시 소자를 포함하는 입출력 장치이다.
입출력 회로는 제 1 트랜지스터를 포함한다. 제 1 트랜지스터의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속된다. 제 1 트랜지스터의 제 1 전극은 표시 신호를 공급할 수 있는 신호선에 전기적으로 접속된다.
입출력 회로는 제 2 트랜지스터를 포함한다. 제 2 트랜지스터의 게이트는 제 1 제어 신호를 공급할 수 있는 제 2 제어선에 전기적으로 접속된다. 제 2 트랜지스터의 제 1 전극은 제 1 배선에 전기적으로 접속된다.
입출력 회로는 제 3 트랜지스터를 포함한다. 제 3 트랜지스터의 게이트는 제 2 제어 신호를 공급할 수 있는 제 3 제어선에 전기적으로 접속된다. 제 3 트랜지스터의 제 1 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
입출력 회로는 제 4 트랜지스터를 포함한다. 제 4 트랜지스터의 게이트는 제 3 제어 신호를 공급할 수 있는 제 4 제어선에 전기적으로 접속된다. 제 4 트랜지스터의 제 1 전극은 제 1 트랜지스터의 제 2 전극에 전기적으로 접속된다.
입출력 회로는 제 5 트랜지스터를 포함한다. 제 5 트랜지스터의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속된다. 제 5 트랜지스터의 제 1 전극은 제 4 트랜지스터의 제 2 전극에 전기적으로 접속된다. 제 5 트랜지스터의 제 2 전극은 제 4 배선에 전기적으로 접속된다.
입출력 회로는 구동용 트랜지스터를 포함한다. 구동용 트랜지스터의 게이트는 제 4 트랜지스터의 제 2 전극에 전기적으로 접속된다. 구동용 트랜지스터의 제 1 전극은 제 2 배선에 전기적으로 접속된다. 구동용 트랜지스터의 제 2 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
변환 회로는 트랜지스터를 포함한다. 트랜지스터의 게이트 및 제 1 전극은 각각 고전원 전위를 공급할 수 있는 배선에 각각 전기적으로 접속된다. 트랜지스터의 제 2 전극은 제 2 배선에 전기적으로 접속된다. 변환 회로는 제 2 배선에 전기적으로 접속되고 검지 데이터를 공급할 수 있는 단자도 포함한다.
검지 소자의 제 1 전극은 제 1 트랜지스터의 제 2 전극에 전기적으로 접속된다. 검지 소자의 제 2 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
표시 소자의 제 1 전극은 제 3 트랜지스터의 제 2 전극에 전기적으로 접속된다. 표시 소자의 제 2 전극은 제 3 배선에 전기적으로 접속된다.
상기 본 발명의 실시형태의 입출력 장치는 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로, 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로, 검지 신호를 공급할 수 있는 검지 소자, 및 소정의 전류가 공급되는 표시 소자를 포함한다.
따라서, 검지 데이터는 검지 소자에 의하여 공급된 검지 신호에 따라 변화되는 전위를 사용하여 공급될 수 있고, 표시 데이터는 표시 신호에 기초한 소정의 전류를 사용하는 표시 소자에 의하여 표시될 수 있다. 따라서, 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
본 발명의 일 형태의 상기 입출력 장치에서, 검지 소자에 의하여 공급되는 검지 신호는 정전 용량의 변화로 변화되는 전류를 포함할 수 있다.
본 발명의 일 형태의 입출력 장치에서, 표시 소자는 제 1 전극, 제 1 전극과 중첩되는 제 2 전극, 제 1 전극과 제 2 전극 사이의 발광성 유기 화합물을 포함한 층을 포함한다.
따라서, 검지 소자로부터 대기보다 유전율이 높은 물체까지의 거리에서의 변화상의 검지 데이터가 공급될 수 있고, 광을 사용하여 공급된 표시 데이터가 표시될 수 있다. 따라서, 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
본 발명의 일 형태는 이하 스텝을 포함하는, 상기 입출력 장치를 구동하는 방법이다.
제 1 스텝은 제 1 트랜지스터를 온으로 할 수 있는 선택 신호, 제 2 트랜지스터를 온으로 할 수 있는 제어 신호, 및 기준 전위를 갖는 표시 신호를 공급하는 것이다.
제 2 스텝은 제 1 트랜지스터를 오프로 할 수 있는 선택 신호 및 제 2 트랜지스터를 온으로 할 수 있는 제어 신호를 공급하고, 구동용 트랜지스터가 검지 소자에 의하여 공급된 검지 신호에 기초한 소정의 전류를 공급하도록 고전원 전위에 기초한 전위를 공급하고, 검지 신호에 기초한 검지 데이터를 변환 회로가 공급하는 것이다.
제 3 스텝은 제 1 트랜지스터를 온으로 할 수 있는 선택 신호, 제 2 트랜지스터를 오프로 할 수 있는 제어 신호, 및 표시 데이터에 기초한 전위를 갖는 표시 신호를 공급하는 것이다.
제 4 스텝은 제 1 트랜지스터를 오프로 할 수 있는 선택 신호 및 제 2 트랜지스터를 오프로 할 수 있는 제어 신호를 공급하고, 구동용 트랜지스터가 제 3 스텝에서 공급된 표시 신호에 기초한 전류를 공급하도록 고전원 전위에 기초한 전위를 공급하는 것이다.
본 발명의 일 형태는 이하 스텝을 포함하는, 상기 입출력 장치를 구동하는 방법이다.
제 1 스텝은 제 1 트랜지스터 및 제 5 트랜지스터를 오프로 할 수 있는 선택 신호, 제 2 트랜지스터를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터를 온으로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터를 오프로 할 수 있는 제 3 제어 신호를 공급하는 것이다.
제 2 스텝은 제 1 트랜지스터 및 제 5 트랜지스터를 온으로 할 수 있는 선택 신호, 제 2 트랜지스터를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터를 오프로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터를 오프로 할 수 있는 제 3 제어 신호, 및 기준 전위를 갖는 표시 신호를 공급하는 것이다.
제 3 스텝은 제 1 트랜지스터 및 제 5 트랜지스터를 오프로 할 수 있는 선택 신호, 제 2 트랜지스터를 온으로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터를 오프로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터를 온으로 할 수 있는 제 3 제어 신호를 공급하고, 구동용 트랜지스터가 검지 소자에 의하여 공급된 검지 신호에 기초한 소정의 전류를 공급하도록 제 2 배선에 고전원 전위에 기초한 전위를 공급하고, 검지 신호에 기초한 검지 데이터를 변환 회로가 공급하는 것이다.
제 4 스텝은 제 1 트랜지스터 및 제 5 트랜지스터를 오프로 할 수 있는 선택 신호, 제 2 트랜지스터를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터를 온으로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터를 오프로 할 수 있는 제 3 제어 신호를 공급하는 것이다.
제 5 스텝은 제 1 트랜지스터 및 제 5 트랜지스터를 온으로 할 수 있는 선택 신호, 제 2 트랜지스터를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터를 오프로 할 수 있는 제 2 제어 신호, 제 4 트랜지스터를 오프로 할 수 있는 제 3 제어 신호, 및 표시 데이터에 기초한 표시 신호를 공급하는 것이다.
제 6 스텝은 제 1 트랜지스터 및 제 5 트랜지스터를 오프로 할 수 있는 선택 신호, 제 2 트랜지스터를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터를 온으로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터를 온으로 할 수 있는 제 3 제어 신호를 공급하고, 구동용 트랜지스터가 제 5 스텝에서 공급된 표시 신호에 기초한 소정의 전류를 공급하도록 제 2 배선에 고전원 전위를 공급하는 것이다.
본 발명의 일 형태의 구동 방법은 제 1 트랜지스터를 오프로 하고, 제 2 트랜지스터를 온으로 하고, 구동용 트랜지스터의 게이트와 제 2 전극 사이의 전압을 검지 소자의 제 1 전극과 제 2 전극 사이의 전압으로 설정하는 스텝을 포함한다.
따라서, 구동용 트랜지스터에 의하여 공급된 전류 또는 소정의 전류를 공급하기 위한 전압은, 검지 소자에 의하여 공급된 검지 신호에 기초한 검지 데이터로 변환 회로를 사용하여 변환될 수 있고, 검지 데이터가 공급될 수 있다. 따라서, 편리성 및 신뢰성이 높은 신규 입출력 장치의 구동 방법을 제공할 수 있다.
본 발명의 일 형태는 매트릭스로 배치된 복수의 화소를 포함한다.
또한, 행의 복수의 화소에 전기적으로 접속되고 선택 신호를 공급할 수 있는 복수의 제 1 제어선, 및 행의 복수의 화소에 전기적으로 접속되고 제어 신호를 공급할 수 있는 복수의 제 2 제어선도 포함한다.
또한, 열의 복수의 화소에 전기적으로 접속되고 표시 데이터를 포함하는 표시 신호를 공급할 수 있는 복수의 신호선, 및 열의 복수의 화소에 전기적으로 접속되고 제 1 전원 전위를 공급할 수 있는 복수의 제 1 배선, 열의 복수의 화소에 전기적으로 접속되고 고전원 전위에 기초한 전위를 공급할 수 있는 복수의 제 2 배선, 및 열의 복수의 화소에 전기적으로 접속되고 제 2 전원 전위를 공급할 수 있는 복수의 제 3 배선도 포함된다.
복수의 제 2 배선 중 적어도 하나에 전기적으로 접속되고, 고전원 전위가 공급되고, 고전원 전위에 기초한 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로도 포함된다.
화소, 제 1 제어선, 제 2 제어선, 신호선, 및 제 1 배선 내지 제 3 배선을 지지하는 기재이다.
각 화소는 선택 신호, 제어 신호, 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로를 포함한다.
화소는 검지 신호를 공급할 수 있는 검지 소자, 및 소정의 전류가 공급된 표시 소자를 포함한다.
입출력 회로는 제 1 트랜지스터를 포함한다. 제 1 트랜지스터의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속된다. 제 1 트랜지스터의 제 1 전극은 표시 신호를 공급할 수 있는 신호선에 전기적으로 접속된다.
입출력 회로는 제 2 트랜지스터를 포함한다. 제 2 트랜지스터의 게이트는 제어 신호를 공급할 수 있는 제 2 제어선에 전기적으로 접속된다. 제 2 트랜지스터의 제 1 전극은 제 1 배선에 전기적으로 접속된다.
입출력 회로는 구동용 트랜지스터를 포함한다. 구동용 트랜지스터의 게이트는 제 1 트랜지스터의 제 2 전극에 전기적으로 접속된다. 구동용 트랜지스터의 제 1 전극은 제 2 배선에 전기적으로 접속된다. 구동용 트랜지스터의 제 2 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
변환 회로는 트랜지스터를 포함한다. 트랜지스터의 게이트 및 제 1 전극은 각각 고전원 전위를 공급할 수 있는 배선 각각에 전기적으로 접속된다. 트랜지스터의 제 2 전극은 제 2 배선에 전기적으로 접속된다. 변환 회로는 제 2 배선에 전기적으로 접속되고 검지 데이터를 공급할 수 있는 단자도 포함한다.
검지 소자의 제 1 전극은 제 1 트랜지스터의 제 2 전극에 전기적으로 접속된다. 검지 소자의 제 2 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
표시 소자의 제 1 전극은 구동용 트랜지스터의 제 2 전극에 전기적으로 접속된다. 표시 소자의 제 2 전극은 제 3 배선에 전기적으로 접속된다.
본 발명의 일 형태는 매트릭스로 배치된 복수의 화소를 포함한다.
또한, 행의 복수의 화소에 전기적으로 접속되고 선택 신호를 공급할 수 있는 복수의 제 1 제어선, 행의 복수의 화소에 전기적으로 접속되고 제 1 제어 신호를 공급할 수 있는 복수의 제 2 제어선, 행의 복수의 화소에 전기적으로 접속되고 제 2 제어 신호를 공급할 수 있는 복수의 제 3 제어선, 및 행의 복수의 화소에 전기적으로 접속되고 제 3 제어 신호를 공급할 수 있는 복수의 제 4 제어선도 포함된다.
또한, 열의 복수의 화소에 전기적으로 접속되고 표시 데이터를 포함하는 표시 신호를 공급할 수 있는 복수의 신호선, 열의 복수의 화소에 전기적으로 접속되고 제 1 전원 전위를 공급할 수 있는 복수의 제 1 배선, 열의 복수의 화소에 전기적으로 접속되고 고전원 전위에 기초한 전위를 공급할 수 있는 복수의 제 2 배선, 열의 복수의 화소에 전기적으로 접속되고 제 2 전원 전위를 공급할 수 있는 복수의 제 3 배선, 및 열의 복수의 화소에 전기적으로 접속되고 제 3 전원 전위를 공급할 수 있는 복수의 제 4 배선도 포함한다.
또한, 복수의 제 2 배선 중 적어도 하나에 전기적으로 접속되고, 고전원 전위가 공급되고, 고전원 전위에 기초한 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로도 포함된다.
화소, 제 1 제어선 내지 제 4 제어선, 신호선, 및 제 1 배선 내지 제 4 배선을 지지하는 기재도 포함된다.
각 화소는, 선택 신호, 제 1 제어 신호 내지 제 3 제어 신호, 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로를 포함한다.
화소는 검지 신호를 공급할 수 있는 검지 소자 및 소정의 전류가 공급되는 표시 소자도 포함한다.
입출력 회로는 제 1 트랜지스터를 포함한다. 제 1 트랜지스터의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속된다. 제 1 트랜지스터의 제 1 전극은 표시 신호를 공급할 수 있는 신호선에 전기적으로 접속된다.
입출력 회로는 제 2 트랜지스터를 포함한다. 제 2 트랜지스터의 게이트는 제 1 제어 신호를 공급할 수 있는 제 2 제어선에 전기적으로 접속된다. 제 2 트랜지스터의 제 1 전극은 제 1 배선에 전기적으로 접속된다.
입출력 회로는 제 3 트랜지스터를 포함한다. 제 3 트랜지스터의 게이트는 제 2 제어 신호를 공급할 수 있는 제 3 제어선에 전기적으로 접속된다. 제 3 트랜지스터의 제 1 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
입출력 회로는 제 4 트랜지스터를 포함한다. 제 4 트랜지스터의 게이트는 제 3 제어 신호를 공급할 수 있는 제 4 제어선에 전기적으로 접속된다. 제 4 트랜지스터의 제 1 전극은 제 1 트랜지스터의 제 2 전극에 전기적으로 접속된다.
입출력 회로는 제 5 트랜지스터를 포함한다. 제 5 트랜지스터의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속된다. 제 5 트랜지스터의 제 1 전극은 제 4 트랜지스터의 제 2 전극에 전기적으로 접속된다. 제 5 트랜지스터의 제 2 전극은 제 4 배선에 전기적으로 접속된다.
입출력 회로는 구동용 트랜지스터를 포함한다. 구동용 트랜지스터의 게이트는 제 4 트랜지스터의 제 2 전극에 전기적으로 접속된다. 구동용 트랜지스터의 제 1 전극은 제 2 배선에 전기적으로 접속된다. 구동용 트랜지스터의 제 2 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
변환 회로는 트랜지스터를 포함한다. 트랜지스터의 게이트 및 제 1 전극은 각각 고전원 전위를 공급할 수 있는 배선에 전기적으로 접속된다. 트랜지스터의 제 2 전극은 제 2 배선에 전기적으로 접속된다. 변환 회로는, 제 2 배선에 전기적으로 접속되고 검지 데이터를 공급할 수 있는 단자도 포함한다.
검지 소자의 제 1 전극은 제 1 트랜지스터의 제 2 전극에 전기적으로 접속된다. 검지 소자의 제 2 전극은 제 2 트랜지스터의 제 2 전극에 전기적으로 접속된다.
표시 소자의 제 1 전극은 제 3 트랜지스터의 제 2 전극에 전기적으로 접속된다. 표시 소자의 제 2 전극은 제 3 배선에 전기적으로 접속된다.
본 발명의 일 형태의 상기 입출력 장치에서, 검지 소자에 의하여 공급된 검지 신호는 정전 용량의 변화로 변화되는 전압을 포함할 수 있다.
본 발명의 일 형태의 상기 입출력 장치에서, 표시 소자는 제 1 전극, 제 1 전극과 중첩되는 제 2 전극, 및 제 1 전극과 제 2 전극 사이의 발광성 유기 화합물을 포함하는 층을 포함한다.
본 발명의 일 형태의 상기 입출력 장치에서, 변환 회로는 기재에 의하여 지지된다.
상기 본 발명의 일 형태의 입출력 장치는, 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로, 검지 신호를 공급할 수 있는 검지 소자, 및 소정의 전류가 공급된 표시 소자를 각각 포함하는 복수의 화소, 매트릭스로 배치된 복수의 화소가 제공된 기재, 및 열의 화소들 중 적어도 하나에 전기적으로 접속되고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로를 포함한다.
따라서, 매트릭스로 배치된 화소의 위치의 데이터와 관련될 수 있는 검지 데이터는, 각 화소에 포함된 검지 소자에 의하여 공급된 검지 신호에 따라 변화되는 전위를 사용하여 공급될 수 있다. 또한, 표시 데이터는, 표시 신호에 기초한 소정의 전류를 사용하여 매트릭스로 배치된 화소 각각에 포함된 표시 소자에 의하여 표시될 수 있다. 따라서, 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
또한 본 명세서에서, EL층은 발광 소자에서의 한 쌍의 전극 사이에 제공된 층을 말한다. 따라서, 전극들 사이에 제공되는 발광성 물질인 유기 화합물을 포함하는 발광층은 EL층의 일 형태이다.
본 명세서에서, 물질 A가 물질 B를 사용하여 형성된 매트릭스로 분산되는 경우, 매트릭스를 형성하는 물질 B는 호스트 재료라고 하고, 매트릭스에 분산되는 물질 A는 게스트 재료라고 한다. 또한, 물질 A 및 물질 B는 각각 단일 물질 또는 2종 이상의 물질의 혼합물이 될 수 있다.
또한 본 명세서의 발광 장치란, 화상 표시 장치 또는 광원(조명 장치를 포함함)을 뜻한다. 또한, 발광 장치는 이 범주에서의 이하 모듈 중 어느 것을 포함한다; FPC(flexible printed circuit) 또는 TCP(tape carrier package) 등 접속체가 발광 장치에 붙인 모듈; 끝에 프린트 배선판이 제공된 TCP를 갖는 모듈, 및 COG(chip on glass) 방법에 의하여, 발광 소자가 형성되는 기판에 직접 실장된 집적 회로(IC)를 갖는 모듈.
본 명세서에 첨부된 블록도는 각 블록도에서 기능에 따라 구분된 구성 요소를 나타내지만, 이들 기능에 따라 구성 요소를 완전히 분리하는 것은 실제로는 어렵고, 이 경우, 하나의 구성 요소는 복수의 기능에 관련된다.
본 명세서에서, 트랜지스터의 "소스" 및 "드레인"이란 용어는 단자에 인가된 전위의 레벨 또는 트랜지스터의 극성에 따라 서로 교환된다. 일반적으로, n-채널 트랜지스터에서, 낮은 전위가 인가되는 단자는 소스라고 불리고, 높은 전위가 인가되는 단자는 드레인이라고 불린다. p-채널 트랜지스터에서, 낮은 전위가 인가되는 단자는 드레인이라고 불리고 높은 전위가 인가되는 단자는 소스라고 불린다. 본 명세서에서, 트랜지스터의 접속 관계는 소스 및 드레인이 편의상 고정되는 경우를 추정하여 설명되지만, 실제로, 소스 및 드레인의 명칭은 전위의 관계에 따라 서로 교한된다.
본 명세서에서 트랜지스터의 "소스"는 활물질층으로서 기능하는 반도체막의 일부인 소스 영역 또는 반도체막에 접속된 소스 전극을 뜻한다. 마찬가지로, 트랜지스터의 "드레인"은 반도체막의 일부인 드레인 영역 또는 반도체막에 접속된 드레인 전극을 뜻한다. "게이트"는 게이트 전극을 뜻한다.
본 명세서에서, 제 1 트랜지스터 및 제 2 트랜지스터가 서로 직렬로 접속되는 상태는, 예를 들어, 제 1 트랜지스터의 소스 및 드레인 중 한쪽만 제 2 트랜지스터의 소스 및 드레인 중 한쪽에만 접속되는 상태를 뜻한다. 또한, 제 1 트랜지스터 및 제 2 트랜지스터가 서로 병렬로 접속되는 상태는 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 접속되고 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽이 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에 접속되는 상태를 뜻한다.
본 명세서에서 "접속"이란 용어는 전기적 접속을 말하고, 전류, 전압, 또는 전위가 공급 또는 전송될 수 있는 상태에 상당한다. 따라서, 접속되는 상태는, 직접 접속뿐만 아니라, 전류, 전압, 또는 전위가 공급 또는 전송될 수 있도록 배선, 레지스터, 다이오드, 또는 트랜지스터 등의 회로 소자를 통하여 전기적으로 접속되는 상태를 뜻한다.
본 명세서에서, 회로도에서 다른 구성 요소가 서로 접속되는 경우, 배선의 일부가 전극으로서도 기능하는 경우 등 복수의 구성 요소의 기능을 하나의 도전막이 갖는 경우가 실제로 있다. 본 명세서에서 "접속"이란 용어는, 하나의 도전막이 복수의 구성 요소의 기능을 갖는 경우 등을 뜻하기도 하다.
또는, 본 명세서에서, 트랜지스터의 제 1 전극 및 제 2 전극 중 한쪽은 소스 전극이라고 하고 다른 쪽은 드레인 전극이라고 한다.
본 발명의 일 형태에 따라, 편리성 또는 신뢰성이 높은 신규 입출력 장치가 제공될 수 있다. 또는, 편리성 또는 신뢰성이 높은 신규 입출력 장치의 구동 방법이 제공될 수 있다. 또는, 신규 반도체 장치가 제공될 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상기 모든 효과를 달성할 필요는 없다. 다른 효과는 명세서, 도면, 청구 범위 등의 기재로부터 명확해지고 추출될 수 있다.
도 1의 (A) 및 (B)는 일 형태에 따른 입출력 장치의 구조를 도시한 회로도 및 이의 구동 방법을 도시한 타이밍 차트.
도 2의 (A) 및 (B)는 일 형태에 따른 입출력 장치의 구조를 도시한 회로도 및 이의 구동 방법을 도시한 타이밍 차트.
도 3의 (A) 및 (B)는 일 형태에 따른 입출력 장치의 구조를 도시한 블록도 및 회로도.
도 4는 일 형태에 따른 입출력 장치의 구조를 도시한 회로도.
도 5의 (A1), (A2), (B1), 및 (B2)는 일 형태에 따른 입출력 장치의 구동 방법을 도시한 타이밍 차트.
도 6의 (A) 내지 (D)는 일 형태에 따른 입출력 장치의 구조를 도시한 상면도 및 단면도.
도 7의 (A) 내지 (C)는 일 형태에 따른 변환 회로에 사용될 수 있는 트랜지스터의 구조를 도시한 것.
도 8의 (A1), (A2), (B1), (B2), (C), (D1), (D2), (E1), 및 (E2)는 일 형태에 따른 적층체의 제작 공정을 도시한 개략도.
도 9의 (A1), (A2), (B1), (B2), (C), (D1), (D2), (E1), 및 (E2)는 일 형태에 따른 적층체의 제작 공정을 도시한 개략도.
도 10의 (A1), (A2), (B), (C), (D1), (D2), (E1), 및 (E2)는 일 형태에 따른 적층체의 제작 공정을 도시한 개략도.
도 11의 (A1), (A2), (B1), (B2), (C1), (C2), (D1), 및 (D2)는 일 형태에 따른 지지체의 개구부를 갖는 적층체의 제작 공정을 도시한 개략도.
도 12의 (A1), (A2), (B1), 및 (B2)는 일 형태에 따른 가공 부재의 구조를 도시한 각 개략도.
도 13의 (A) 내지 (C)는 일 형태에 따른 정보 처리 장치의 구조를 도시한 투영도.
도 14의 (A) 내지 (D)는 일 형태에 따른 입출력 장치의 구조를 도시한 상면도 및 단면도.
본 발명의 일 형태의 입출력 장치는 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로, 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로, 검지 신호를 공급할 수 있는 검지 소자, 및 소정의 전류가 공급된 표시 소자를 포함한다.
따라서, 검지 데이터는 검지 소자에 의하여 공급된 검지 신호에 따라 변화되는 전위를 사용하여 공급될 수 있고, 표시 데이터는 표시 신호에 기초한 소정의 전류를 사용하는 표시 소자에 의하여 표시될 수 있다. 따라서, 높은 편리성 또는 신뢰성이 있는 신규 입출력 장치가 제공될 수 있다. 또는, 입출력 장치의 구동 방법을 제공할 수 있다.
실시형태에 대해서는 도면을 사용하여 자세히 설명한다. 또한, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 범위로부터 벗어나지 않고 다양하게 변경 및 변형할 수 있다는 것은, 당업자에 의하여 쉽게 이해된다. 따라서, 본 발명은 이하의 실시형태의 기재에 한정되어 해석(解釋)되지 말아야 한다. 또한, 이하에 설명되는 발명의 구조에서, 같은 부분 또는 비슷한 기능을 갖는 부분은 상이한 도면에서 같은 부호로 나타내어지고, 이런 부분의 설명은 반복되지 않는다.
(실시형태 1)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치의 구조에 대하여 도 1의 (A) 및 (B)를 참조하여 설명한다.
도 1의 (A) 및 (B)는 본 발명의 일 형태의 입출력 장치(100)의 구조를 도시한 것이다. 도 1의 (A)는 본 발명의 일 형태의 입출력 장치의 구조를 도시한 회로도이다. 도 1의 (B)는 도 1의 (A)에 도시된 입출력 장치의 구동 방법을 도시한 타이밍 차트이다.
<입출력 장치의 구조예>
본 실시형태에 설명된 입출력 장치(100)는 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로(103)를 포함한다.
입출력 장치(100)는 고전원 전위가 공급되고 고전원 전위에 기초한 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로(104)도 포함한다.
입출력 장치(100)는 검지 신호를 공급할 수 있는 검지 소자(C), 및 소정의 전류가 공급된 표시 소자(D)도 포함한다.
입출력 회로(103)는 제 1 트랜지스터(M1)를 포함한다. 제 1 트랜지스터(M1)의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선(G1)에 전기적으로 접속된다. 제 1 트랜지스터(M1)의 제 1 전극은 표시 신호를 공급할 수 있는 신호선(DL)에 전기적으로 접속된다.
입출력 회로(103)는 제 2 트랜지스터(M2)를 포함한다. 제 2 트랜지스터(M2)의 게이트는 제어 신호를 공급할 수 있는 제 2 제어선(G2)에 전기적으로 접속된다. 제 2 트랜지스터(M2)의 제 1 전극은 제 1 배선(L1)에 전기적으로 접속된다.
입출력 회로(103)는 구동용 트랜지스터(M0)를 포함한다. 구동용 트랜지스터(M0)의 게이트는 제 1 트랜지스터(M1)의 제 2 전극에 전기적으로 접속된다. 구동용 트랜지스터(M0)의 제 1 전극은 제 2 배선(L2)에 전기적으로 접속된다. 구동용 트랜지스터(M0)의 제 2 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
변환 회로(104)는 트랜지스터(M6)를 포함한다. 트랜지스터(M6)의 게이트는 고전원 전위를 공급할 수 있는 배선(BR)에 전기적으로 접속된다. 트랜지스터(M6)의 제 1 전극은 고전원 전위를 공급할 수 있는 배선(VPO)에 전기적으로 접속된다. 트랜지스터(M6)의 제 2 전극은 제 2 배선(L2)에 전기적으로 접속된다. 변환 회로(104)는 제 2 배선(L2)에 전기적으로 접속되고 검지 데이터를 공급할 수 있는 단자(OUT)도 포함한다.
검지 소자(C)의 제 1 전극은 제 1 트랜지스터(M1)의 제 2 전극에 전기적으로 접속된다. 검지 소자(C)의 제 2 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
표시 소자(D)의 제 1 전극은 구동용 트랜지스터(M0)의 제 2 전극에 전기적으로 접속된다. 표시 소자(D)의 제 2 전극은 제 3 배선(L3)에 전기적으로 접속된다.
본 실시형태의 예로서 설명된 입출력 장치(100)는 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로(103), 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로(104), 검지 신호를 공급할 수 있는 검지 소자(C), 및 소정의 전류가 공급되는 표시 소자(D)를 포함한다.
따라서, 검지 데이터는 검지 소자에 의하여 공급된 검지 신호에 따라 변화되는 전위를 사용하여 공급될 수 있고, 표시 데이터는 표시 신호에 기초한 소정의 전류를 사용하는 표시 소자에 의하여 표시될 수 있다. 따라서, 편리성 및 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
또한 구동용 트랜지스터(M0)는 검지 소자(C)에 의하여 공급된 검지 신호를 증폭할 수 있다.
또한 배선(VPO) 및 배선(BR)은 입출력 장치(100)에 포함된 트랜지스터를 동작할 정도로 높은 전원 전위를 각각 공급할 수 있다.
제 1 배선(L1)은 제 1 전원 전위를 공급할 수 있고, 제 3 배선(L3)은 제 2 전원 전위를 공급할 수 있다. 또한 제 2 전원 전위는 제 1 전원 전위보다 높은 것이 바람직하다.
입출력 장치(100)에 포함된 개별적인 구성 요소에 대하여 이하에서 설명한다. 또한, 이들 구성 요소는 명확하게 구별될 수 없고 하나의 구성 요소가 다른 구성 요소로서도 기능하거나 또는 다른 구성 요소의 일부를 포함할 수 있는 경우가 있다.
예를 들어, 검지 소자 및 표시 소자에 전기적으로 접속된 입출력 회로는 검지 소자를 위한 구동 회로로서 기능하고 표시 소자를 위한 구동 회로로서도 기능한다.
≪전체 구조≫
입출력 장치(100)는 입출력 회로(103), 변환 회로(104), 검지 소자(C), 또는 표시 소자(D)를 포함한다.
≪입출력 회로≫
입출력 회로(103)는 제 1 트랜지스터(M1), 제 2 트랜지스터(M2), 또는 구동용 트랜지스터(M0)를 포함한다. 또한 구동용 트랜지스터는 시분할 계조 방식(디지털 구동 방식이라고도 함)을 이용한 표시 소자를 구동하여도 좋고, 또는 전류 계조 방식(아날로그 구동 방식이라고도 함)을 이용한 표시 소자를 구동하여도 좋다.
같은 공정을 통하여 제작될 수 있는 트랜지스터는 제 1 트랜지스터(M1), 제 2 트랜지스터(M2), 및 구동용 트랜지스터(M0)로서 사용될 수 있다. 따라서, 입출력 회로는 간략화된 제작 공정을 통하여 제공될 수 있다.
또한 선택 신호에 따라 온 또는 오프될 수 있는 스위치가 제 1 트랜지스터(M1) 대신 사용될 수 있다.
제어 신호에 따라 온 또는 오프될 수 있는 스위치는 제 2 트랜지스터(M2) 대신 사용될 수 있다.
제 1 트랜지스터(M1), 제 2 트랜지스터(M2), 또는 구동용 트랜지스터(M0)는 반도체층을 포함한다.
예를 들어, 반도체층에는, 제 4 족 원소, 화합물 반도체, 또는 산화물 반도체가 사용될 수 있다. 구체적으로는, 실리콘을 포함하는 반도체, 갈륨비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등이 반도체층에 사용될 수 있다. 단결정, 다결정, 또는 비정질 반도체 등의 반도체는, 구체적으로는, 단결정 실리콘, 폴리실리콘, 또는 비정질 실리콘 등이 사용될 수 있다.
또한 산화물 반도체가 반도체층에 사용되는 트랜지스터의 구조에 대해서는 실시형태 5에서 자세히 설명한다.
입출력 회로(103)는 제 1 제어선(G1), 제 2 제어선(G2), 신호선(DL), 제 1 배선(L1), 제 2 배선(L2), 또는 제 3 배선(L3)에 전기적으로 접속된다.
제 1 제어선(G1)은 선택 신호를 공급할 수 있다.
제 2 제어선(G2)은 제어 신호를 공급할 수 있다.
신호선(DL)은 표시 신호를 공급할 수 있다.
제 1 배선(L1)은 제 1 전원 전위를 공급할 수 있다.
제 2 배선(L2)은 고전원 전위에 기초한 전위를 공급할 수 있다.
제 3 배선(L3)은 제 2 전원 전위를 공급할 수 있다.
도전성 재료는 제 1 제어선(G1), 제 2 제어선(G2), 신호선(DL), 제 1 배선(L1), 제 2 배선(L2), 또는 제 3 배선(L3) 등에 사용된다.
예를 들어, 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹 등이 배선에 사용될 수 있다.
구체적으로는, 알루미늄, 금, 백금, 은, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 및 망가니즈에서 선택된 금속 원소; 상술한 금속 원소 중 어느 것을 포함하는 합금; 또는 상술한 금속 원소 중 어느 것을 조합하여 포함하는 합금 등이 배선 등에 사용될 수 있다.
또는, 산화 인듐, 인듐주석 산화물, 인듐아연 산화물, 산화 아연, 또는 갈륨이 첨가되는 산화 아연 등 도전성 산화물이 사용될 수 있다.
또는, 그래핀 또는 흑연을 사용할 수 있다. 그래핀을 포함하는 막은, 예를 들어, 산화 그래핀을 포함하는 막을 환원함으로써 형성될 수 있다. 환원 방법으로서는, 가열 방법, 또는 환원제를 사용하는 방법 등을 들 수 있다.
또는, 도전성 고분자를 사용할 수 있다.
또한 입출력 회로(103)는, 입출력 회로(103)의 형성에 사용되는 막이 입출력 회로(103)를 지지하기 위한 기재 위에 형성되고 나서 가공되는 방법을 이용하여 형성되어도 좋다.
또는, 입출력 회로(103)는, 기재 위에 형성된 입출력 회로(103)가 입출력 회로(103)를 지지하는 다른 기재에 전치(轉置)되는 방법을 이용하여 형성되어도 좋다. 입출력 회로(103)의 제작 방법의 예에 대해서는 실시형태 6 내지 8에서 자세히 설명한다.
≪변환 회로≫
고전원 전위에 기초한 전위 및 제 1 배선(L1)을 통하여 흐르는 전류량에 기초한 검지 데이터를 단자(OUT)에 공급할 수 있는 다양한 회로를 변환 회로(104)로서 사용할 수 있다.
예를 들어, 입출력 회로(103)에 전기적으로 접속됨으로써, 소스 폴로어 회로, 또는 커런트 미러 회로 등을 형성하는 회로가 변환 회로(104)로서 사용될 수 있다.
구체적으로는, 게이트가 배선(BR)에 전기적으로 접속되고 제 1 전극이 배선(VPO)에 전기적으로 접속되고 제 2 전극이 제 2 배선(L2)에 전기적으로 접속되는 트랜지스터(M6)를 포함하는 회로가 변환 회로(104)로서 사용될 수 있다.
예를 들어, 트랜지스터를 구동할 정도로 높은 전원 전위가 배선(VPO) 및 배선(BR) 각각에 공급될 때, 소스 폴로어 회로는 변환 회로(104) 및 입출력 회로(103)에 의하여 형성될 수 있다(도 1의 (A) 참조).
입출력 회로(103)에 사용될 수 있는 트랜지스터와 비슷한 구조를 갖는 트랜지스터는 트랜지스터(M6)로서 사용될 수 있다.
입출력 회로(103)에 사용될 수 있는 배선과 비슷한 배선을 배선(VPO) 및 배선(BR)으로서 사용할 수 있다.
또한 변환 회로(104)는 입출력 회로(103)를 지지하는 기재를 사용하여 지지하여도 좋다.
변환 회로(104)는 입출력 회로(103)와 같은 공정을 통하여 형성되어도 좋다.
≪검지 소자≫
검지 소자(C)는 예를 들어, 정전 용량, 조도, 자력, 전자파, 압력 등을 검지하고 검지된 물리량에 기초한 전압을 제 1 전극 및 제 2 전극에 공급한다.
예를 들어, 커패시터, 광전 변환 소자, 자기 검지 소자, 압전 소자, 공명기 등이 검지 소자로서 사용될 수 있다.
구체적으로는, 정전 용량의 변화에 의하여 변화되는 전압을 포함하는 검지 신호를 공급하는 검지 소자가 검지 소자(C)로서 사용될 수 있다. 손가락 등, 대기보다 높은 유전율을 갖는 물체가 대기에서 도전막 가까이에 위치하면, 예를 들어, 물체와 도전막 사이의 정전 용량이 변화된다. 이 정전 용량을 검지함으로써 검지 신호가 공급될 수 있다. 구체적으로는, 전극 중 한쪽에 접속되는 도전막을 포함하는 커패시터는 검지 소자(C)로서 사용될 수 있다. 정전 용량의 변화가 전하 분포를 일으켜, 커패시터의 전극 양쪽 사이의 전압 변화로 이어진다. 이 전압의 변화는 검지 신호로서 사용될 수 있다.
≪표시 소자≫
표시 소자(D)에는 표시 신호에 기초한 전류가 공급되고 표시 데이터를 표시한다.
예를 들어, 유기 일렉트로루미네선스 소자, 또는 발광 다이오드 등이 표시 소자(D)로서 사용될 수 있다.
구체적으로는, 제 1 전극, 제 1 전극과 중첩되는 제 2 전극, 및 제 1 전극과 제 2 전극 사이의 발광성 유기 화합물을 포함하는 층(유기 일렉트로루미네선스 소자 또는 유기 EL 소자라고 함)을 포함하는 발광 소자가 표시 소자(D)로서 사용될 수 있다.
<입출력 장치의 구동 방법>
검지 소자(C)에 의하여 공급된 전압에 기초한 검지 데이터가 공급되고 공급된 표시 신호에 따라 표시가 수행되는 입출력 장치(100)의 구동 방법에 대하여 설명한다(도 1의 (A) 및 (B) 참조).
≪제 1 스텝≫
제 1 스텝에서, 제 1 트랜지스터(M1)를 온으로 할 수 있는 선택 신호가 공급되고, 제 2 트랜지스터(M2)를 온으로 할 수 있는 제어 신호가 공급되고, 기준 전위를 갖는 표시 신호가 공급된다(도 1의 (B)의 기간(T1) 참조).
따라서, 제 1 트랜지스터(M1)의 제 2 전극, 구동용 트랜지스터(M0)의 게이트, 및 검지 소자(C)의 제 1 전극에 전기적으로 접속되는 노드(A)의 전위는 신호선(DL)에 의하여 공급된 기준 전위에 기초한 전위로 리셋될 수 있다.
또한, 제 2 트랜지스터(M2)의 제 2 전극, 구동용 트랜지스터(M0)의 제 2 전극, 표시 소자(D)의 제 1 전극, 및 검지 소자(C)의 제 2 전극에 전기적으로 접속되는 노드(B)의 전위는 제 1 배선(L1)에 의하여 공급된 제 1 전원 전위에 기초한 전위로 설정될 수 있다.
≪제 2 스텝≫
제 1 트랜지스터(M1)를 오프로 할 수 있는 선택 신호가 공급되고, 제 2 트랜지스터(M2)를 온으로 할 수 있는 제어 신호가 공급되고, 구동용 트랜지스터(M0)가 소정의 전류를 공급하도록 고전원 전위에 기초한 전위가 공급되고, 변환 회로가 검지 신호에 기초한 검지 데이터를 공급한다(도 1의 (B)에서의 기간(T2) 참조).
따라서, 노드(A)의 전위는 검지 소자(C)에 의하여 공급된 검지 신호에 기초한 전위로 설정될 수 있다.
또한, 게이트에 노드(A)의 전위가 공급되는 구동용 트랜지스터(M0)는 노드(A)의 전위에 따라 제 2 배선(L2)으로부터 제 1 배선(L1)으로 소정의 전류를 공급한다.
변환 회로(104)는 전류 또는 제 2 배선(L2)에 소정의 전류를 공급하기에 필요한 전압에 기초한 검지 데이터를 단자(OUT)에 공급한다. 또한 손가락 등, 대기보다 유전율이 높은 물체가 검지 소자(C)에 의하여 검지되는 상태 및 그 물체가 검지되지 않는 상태에서의 제 2 배선(L2)을 통하여 흐르는 전류의 차이를 검지 데이터로서 사용하여도 좋다. 또는, 손가락 등, 대기보다 유전율이 높은 물체가 검지 소자(C)에 의하여 검지되는 상태 및 그 물체가 검지되지 않는 상태에서의 제 2 배선(L2)에 대한 소정의 전류의 공급에 필요한 전압의 차이를 검지 데이터로서 사용하여도 좋다. 또는, 검지 데이터를 반복적으로 얻고, 기록들의 차분을 사용하여도 좋다.
≪제 3 스텝≫
제 1 트랜지스터(M1)를 온으로 할 수 있는 선택 신호가 공급되고, 제 2 트랜지스터(M2)를 오프로 할 수 있는 제어 신호가 공급되고, 표시 데이터에 기초한 전위를 갖는 표시 신호가 공급된다(도 1의 (B)에서의 기간(T3) 참조).
따라서, 노드(A)의 전위는 신호선(DL)에 의하여 공급된 표시 신호에 기초한 전위로 설정될 수 있다.
또한, 게이트에 노드(A)의 전위가 공급되는 구동용 트랜지스터(M0)는 노드(A)의 전위에 따라 제 2 배선(L2)으로부터 표시 소자(D)로 소정의 전류를 공급한다.
≪제 4 스텝≫
제 1 트랜지스터(M1)를 오프로 할 수 있는 선택 신호를 공급하고, 제 2 트랜지스터(M2)를 오프로 할 수 있는 제어 신호를 공급하고, 구동용 트랜지스터(M0)가 제 3 스텝에서 공급된 표시 신호에 기초한 소정의 전류를 공급하도록 고전원 전위에 기초한 전위를 공급한다(도 1의 (B)에서의 기간(T4) 참조).
따라서, 노드(A)의 전위는 신호선(DL)에 의하여 공급된 표시 신호에 기초한 전위로 유지되고, 게이트에 노드(A)의 전위가 공급되는 구동용 트랜지스터(M0)는 표시 신호에 기초한 소정의 전류를 표시 소자(D)에 공급한다.
또한 표시 데이터가 표시되는 경우에도, 손가락 등이 검지 소자(C) 가까이에 위치할 때 노드(A)의 전위는 변화될 수 있다. 그러나, 노드(A)의 전위의 변화로 인한 표시 소자(D)의 표시의 변화는, 손가락 등에 의하여 가려지고 사용자는 시각적으로 인식하기 어려워진다.
본 실시형태에서 설명한 입출력 장치(100)의 구동 방법은 제 1 트랜지스터(M1)를 오프로 하고, 제 2 트랜지스터(M2)를 온으로 하고, 구동용 트랜지스터(M0)의 게이트와 제 2 전극 사이의 전압을 검지 소자(C)의 제 1 전극과 제 2 전극 사이의 전압으로 설정하는 스텝을 포함한다.
따라서, 구동용 트랜지스터(M0)에 의하여 공급된 전류 또는 소정의 전류를 공급하기 위한 전압이 변환 회로(104)를 사용하여 검지 소자(C)에 의하여 공급된 검지 신호에 기초한 검지 데이터로 변환될 수 있고, 검지 데이터가 공급될 수 있다. 따라서, 편리성 또는 신뢰성이 높은 신규 입출력 장치의 구동 방법을 제공할 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 어느 것과 적절히 조합될 수 있다.
(실시형태 2)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치의 구조에 대하여 도 2의 (A) 및 (B)를 참조하여 설명한다.
도 2의 (A) 및 (B)는 본 발명의 일 형태의 입출력 장치(100B)의 구조를 도시한 것이다. 도 2의 (A)는 본 발명의 일 형태의 입출력 장치의 구조를 도시한 회로도이다. 도 2의 (B)는 도 2의 (A)에 도시된 입출력 장치의 구동 방법을 도시한 타이밍 차트이다.
<입출력 장치의 구조예>
본 실시형태에 설명된 입출력 장치(100B)는, 선택 신호, 제 1 제어 신호 내지 제 3 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로(103B)를 포함한다.
입출력 장치(100B)는 고전원 전위가 공급되고 고전원 전위에 기초한 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있 변환 회로(104)도 포함한다.
입출력 장치(100B)는 검지 신호를 공급할 수 있는 검지 소자(C), 및 소정의 전류가 공급된 표시 소자(D)도 포함한다.
입출력 회로(103B)는 제 1 트랜지스터(M1)를 포함한다. 제 1 트랜지스터(M1)의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선(G1)에 전기적으로 접속된다. 제 1 트랜지스터(M1)의 제 1 전극은 표시 신호를 공급할 수 있는 신호선(DL)에 전기적으로 접속된다.
입출력 회로(103B)는 제 2 트랜지스터(M2)를 포함한다. 제 2 트랜지스터(M2)의 게이트는 제 1 제어 신호를 공급할 수 있는 제 2 제어선(G2)에 전기적으로 접속된다. 제 2 트랜지스터(M2)의 제 1 전극은 제 1 배선(L1)에 전기적으로 접속된다.
입출력 회로(103B)는 제 3 트랜지스터(M3)를 포함한다. 제 3 트랜지스터(M3)의 게이트는 제 2 제어 신호를 공급할 수 있는 제 3 제어선(G3)에 전기적으로 접속된다. 제 3 트랜지스터(M3)의 제 1 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
입출력 회로(103B)는 제 4 트랜지스터(M4)를 포함한다. 제 4 트랜지스터(M4)의 게이트는 제 3 제어 신호를 공급할 수 있는 제 4 제어선(G4)에 전기적으로 접속된다. 제 4 트랜지스터(M4)의 제 1 전극은 제 1 트랜지스터(M1)의 제 2 전극에 전기적으로 접속된다.
입출력 회로(103B)는 제 5 트랜지스터(M5)를 포함한다. 제 5 트랜지스터(M5)의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선(G1)에 전기적으로 접속된다. 제 5 트랜지스터(M5)의 제 1 전극은 제 4 트랜지스터(M4)의 제 2 전극에 전기적으로 접속된다. 제 5 트랜지스터(M5)의 제 2 전극은 제 4 배선(L4)에 전기적으로 접속된다.
입출력 회로(103B)는 구동용 트랜지스터(M0)를 포함한다. 구동용 트랜지스터(M0)의 게이트는 제 4 트랜지스터(M4)의 제 2 전극에 전기적으로 접속된다. 구동용 트랜지스터(M0)의 제 1 전극은 제 2 배선(L2)에 전기적으로 접속된다. 구동용 트랜지스터(M0)의 제 2 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
변환 회로(104)는 트랜지스터(M6)를 포함한다. 트랜지스터(M6)의 게이트는 고전원 전위를 공급할 수 있는 배선(BR)에 전기적으로 접속된다. 트랜지스터(M6)의 제 1 전극은 고전원 전위를 공급할 수 있는 접속 배선(VPO)에 전기적으로 접속된다. 트랜지스터(M6)의 제 2 전극은 제 2 배선(L2)에 전기적으로 접속된다. 변환 회로(104)는 제 2 배선(L2)에 전기적으로 접속되고 검지 데이터를 공급할 수 있는 단자(OUT)도 포함한다.
검지 소자(C)의 제 1 전극은 제 1 트랜지스터(M1)의 제 2 전극에 전기적으로 접속된다. 검지 소자(C)의 제 2 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
표시 소자(D)의 제 1 전극은 제 3 트랜지스터(M3)의 제 2 전극에 전기적으로 접속된다. 표시 소자(D)의 제 2 전극은 제 3 배선(L3)에 전기적으로 접속된다.
본 실시형태에 설명된 입출력 장치(100B)는 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로(103B), 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로(104), 검지 신호를 공급할 수 있는 검지 소자(C), 및 소정의 전류가 공급된 표시 소자(D)를 포함한다.
따라서, 검지 데이터는, 검지 소자에 의하여 공급된 검지 신호에 따라 변화되는 전위를 사용하여 공급될 수 있고, 표시 데이터는 표시 신호에 따라 변화되는 소정의 전류를 사용하는 표시 소자에 의하여 표시될 수 있다. 따라서, 편리성 및 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
또한 배선(VPO) 및 배선(BR)은 각각 입출력 장치(100B)에 포함된 트랜지스터를 동작할 정도로 높은 전원 전위를 공급할 수 있다.
제 1 배선(L1)은 제 1 전원 전위를 공급할 수 있고, 제 3 배선(L3)은 제 2 전원 전위를 공급할 수 있고, 제 4 배선(L4)은 제 3 전원 전위를 공급할 수 있다. 또한 제 2 전원 전위는 제 1 전원 전위보다 높은 것이 바람직하다. 제 3 전원 전위는 제 1 전원 전위 및 제 2 전원 전위보다 높고 제 1 제어 신호의 하이 레벨 전위보다 낮은 것이 바람직하다. 구체적으로, 제 1 전원 전위는 -5V가 될 수 있고, 제 2 전원 전위는 -3V가 될 수 있고, 제 3 전원 전위는 +6V가 될 수 있고, 제 1 제어 신호의 하이 레벨 전위는 +15V가 될 수 있다.
입출력 장치(100B)에 포함된 개별적인 구성 요소에 대하여 이하에서 설명한다. 또한, 이들 구성 요소는 명확하게 구별되지 못하고 하나의 구성 요소는 다른 구성 요소로서도 기능하거나 또는 다른 구성 요소의 일부가 포함될 수 있는 경우가 있다.
예를 들어, 검지 소자 및 표시 소자에 전기적으로 접속된 입출력 회로는 검지 소자를 위한 구동 회로로서 기능하고 또한 표시 소자를 위한 구동 회로로서도 기능한다.
입출력 장치(100B)는 입출력 회로(103B)가 제 3 트랜지스터(M3) 내지 제 5 트랜지스터(M5)를 포함하고 제 3 제어선(G3) 및 제 4 제어선(G4)에 전기적으로 접속되는 점에서 도 1의 (A) 및 (B)를 참조하여 설명한 입출력 장치(100)와 다르다. 다른 구성 요소에 대하여 이하에서 자세히 설명하고, 다른 비슷한 구성 요소에는 상술한 설명이 원용된다.
≪전체 구조≫
입출력 장치(100B)는 입출력 회로(103B), 변환 회로(104), 검지 소자(C), 또는 표시 소자(D)를 포함한다.
≪입출력 회로≫
입출력 회로(103B)는 제 1 트랜지스터(M1) 내지 제 5 트랜지스터(M5) 또는 구동용 트랜지스터(M0)를 포함한다.
같은 공정을 통하여 제작될 수 있는 트랜지스터는 제 1 트랜지스터(M1) 내지 제 5 트랜지스터(M5) 및 구동용 트랜지스터(M0)로서 사용될 수 있다. 따라서, 입출력 회로는 간략화된 제작 공정을 통하여 제공될 수 있다.
또한 선택 신호에 따라 온 또는 오프될 수 있는 스위치가 제 1 트랜지스터(M1) 내지 제 5 트랜지스터(M5) 대신 사용될 수 있다.
제 1 제어 신호에 따라 온 또는 오프될 수 있는 스위치가 제 2 트랜지스터(M2) 대신 사용될 수 있다.
제 2 제어 신호에 따라 온 또는 오프될 수 있는 스위치가 제 3 트랜지스터(M3) 대신 사용될 수 있다.
제 3 제어 신호에 따라 온 또는 오프될 수 있는 스위치가 제 4 트랜지스터(M4) 대신 사용될 수 있다.
제 1 트랜지스터(M1) 내지 제 5 트랜지스터(M5) 중 어느 것 또는 구동용 트랜지스터(M0)는 반도체층을 포함한다.
예를 들어, 실시형태 1에 설명된 입출력 장치(100)에 사용될 수 있는 트랜지스터와 비슷한 트랜지스터는 입출력 장치(100B)의 트랜지스터로서 사용될 수 있다.
입출력 회로(103B)는 제 1 제어선(G1) 내지 제 4 제어선(G4), 신호선(DL), 또는 제 1 배선(L1) 내지 제 4 배선(L4)에 전기적으로 접속된다.
제 1 제어선(G1)은 선택 신호를 공급할 수 있다.
제 2 제어선(G2)은 제 1 선택 신호를 공급할 수 있다. 제 3 제어선(G3)은 제 2 제어 신호를 공급할 수 있다. 제 4 제어선(G4)은 제 3 제어 신호를 공급할 수 있다.
신호선(DL)은 표시 신호를 공급할 수 있다.
제 1 배선(L1)은 제 1 전원 전위를 공급할 수 있다.
제 2 배선(L2)은 고전원 전위에 기초한 전위를 공급할 수 있다.
제 3 배선(L3)은 제 2 전원 전위를 공급할 수 있다.
제 4 배선(L4)은 제 3 전원 전위를 공급할 수 있다.
예를 들어, 실시형태 1에 설명된 입출력 장치(100)에 사용될 수 있는 배선과 비슷한 배선은 입출력 장치(100B)의 배선으로서 사용될 수 있다.
<입출력 장치의 구동 방법>
검지 소자(C)에 의하여 공급된 전압에 기초한 검지 데이터가 공급되고 공급된 표시 신호에 따라 표시가 수행되는 입출력 장치(100B)의 구동 방법에 대하여 설명한다(도 2의 (A) 및 (B) 참조).
≪제 1 스텝≫
제 1 스텝에서, 제 1 트랜지스터(M1) 및 제 5 트랜지스터(M5)를 오프로 할 수 있는 선택 신호, 제 2 트랜지스터(M2)를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터(M3)를 온으로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터(M4)를 오프로 할 수 있는 제 3 제어 신호를 공급한다(도 2의 (B)의 기간(T11) 참조).
따라서, 제 2 트랜지스터(M2)의 제 2 전극, 제 3 트랜지스터(M3)의 제 1 전극, 구동용 트랜지스터(M0)의 제 2 전극, 및 검지 소자(C)의 제 2 전극에 전기적으로 접속된 노드(B)의 전위는, 표시 소자(D)가 동작할지 여부를 결정하는 전압(문턱 전압이라고도 함)만큼 제 2 전원 전위보다 높은 전위로 설정될 수 있다. 결과적으로, 제 2 스텝 및 제 2 스텝 후에 변화되는 노드(B)의 전위는 표시 소자(D)의 문턱 전압에 기초한 전위로 설정될 수 있다. 구동용 트랜지스터(M0)의 문턱 전압 V th가 양 방향으로 시프트되는 경우에도, 예를 들어, 구동용 트랜지스터(M0)는 선택 신호에 따라 온될 수 있다.
≪제 2 스텝≫
제 2 스텝에서, 제 1 트랜지스터(M1) 및 제 5 트랜지스터(M5)를 온으로 할 수 있는 선택 신호, 제 2 트랜지스터(M2)를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터(M3)를 오프로 할 수 있는 제 2 제어 신호, 제 4 트랜지스터(M4)를 오프로 할 수 있는 제 3 제어 신호, 및 기준 전위를 갖는 표시 신호가 공급된다(도 2의 (B)의 기간(T12) 참조).
따라서, 제 1 트랜지스터(M1)의 제 2 전극, 제 4 트랜지스터(M4)의 제 1 전극, 검지 소자(C)의 제 1 전극에 전기적으로 접속된 노드(A)의 전위는 신호선(DL)에 의하여 공급된 기준 전위에 기초한 전위로 리셋될 수 있다.
또한, 구동용 트랜지스터(M0)의 게이트의 전위는 제 4 배선(L4)에 의하여 공급된 제 3 전원 전위에 기초한 전위로 리셋될 수 있다.
≪제 3 스텝≫
제 3 스텝에서, 제 1 트랜지스터(M1) 및 제 5 트랜지스터(M5)를 오프로 할 수 있는 선택 신호, 제 2 트랜지스터(M2)를 온으로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터(M3)를 오프로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터(M4)를 온으로 할 수 있는 제 3 제어 신호가 공급되고, 구동용 트랜지스터(M0)가 검지 소자(C)에 의하여 공급된 검지 신호에 기초한 소정의 전류를 공급하도록 고전원 전위에 기초한 전위가 제 2 배선(L2)에 공급되고, 변환 회로(104)가 검지 신호에 기초한 검지 데이터를 공급한다(도 2의 (B)의 기간(T21) 참조).
따라서, 노드(B)의 전위는 제 1 배선(L1)에 의하여 공급된 제 1 전원 전위에 기초한 전위로 설정될 수 있다.
따라서, 노드(A)의 전위는 검지 소자(C)에 의하여 공급된 검지 신호에 기초한 전위로 설정될 수 있다.
또한, 게이트에 노드(A)의 전위가 공급되는 구동용 트랜지스터(M0)는 노드(A)의 전위에 따라 제 2 배선(L2)으로부터 제 1 배선(L1)으로 소정의 전류를 공급한다.
변환 회로(104)는 제 2 배선(L2)을 통하여 흐르는 소정의 전류에 기초한 검지 데이터를 단자(OUT)에 공급한다.
≪제 4 스텝≫
제 4 스텝에서, 제 1 트랜지스터(M1) 및 제 5 트랜지스터(M5)를 오프로 할 수 있는 선택 신호, 제 2 트랜지스터(M2)를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터(M3)를 온으로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터(M4)를 오프로 할 수 있는 제 3 제어 신호가 공급된다(도 2의 (B)의 기간(T22) 참조).
따라서, 노드(B)의 전위는 표시 소자(D)가 동작할지 여부를 결정하는 전위(문턱 전위라고도 함)만큼 제 2 전원 전위보다 높은 전위로 설정될 수 있다. 결과적으로, 제 5 스텝 및 제 5 스텝 후에 변화되는 노드(B)의 전위는 표시 소자(D)의 문턱 전압에 기초한 전위로 설정될 수 있다. 구동용 트랜지스터(M0)의 문턱 전압 V th가 양 방향으로 시프트되는 경우에도, 예를 들어, 구동용 트랜지스터(M0)는 선택 신호에 따라 온될 수 있다.
≪제 5 스텝≫
제 5 스텝에서, 제 1 트랜지스터(M1) 및 제 5 트랜지스터(M5)를 온으로 할 수 있는 선택 신호, 제 2 트랜지스터(M2)를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터(M3)를 오프로 할 수 있는 제 2 제어 신호, 제 4 트랜지스터(M4)를 오프로 할 수 있는 제 3 제어 신호, 및 표시 데이터에 기초한 표시 신호가 공급된다(도 2의 (B)의 기간(T31) 참조).
따라서, 노드(A)의 전위는 신호선(DL)에 의하여 공급된 표시 신호에 기초한 전위로 설정될 수 있다.
또한, 구동용 트랜지스터(M0)의 게이트의 전위는 제 4 배선(L4)에 의하여 공급된 제 3 전원 전위에 기초한 전위로 리셋될 수 있다.
≪제 6 스텝≫
제 6 스텝에서, 제 1 트랜지스터(M1) 및 제 5 트랜지스터(M5)를 오프로 할 수 있는 선택 신호, 제 2 트랜지스터(M2)를 오프로 할 수 있는 제 1 제어 신호, 제 3 트랜지스터(M3)를 온으로 할 수 있는 제 2 제어 신호, 및 제 4 트랜지스터(M4)를 온으로 할 수 있는 제 3 제어 신호가 공급되고, 고전원 전위가 제 2 배선(L2)에 공급됨으로써, 구동용 트랜지스터(M0)는 제 5 스텝에 공급된 표시 신호에 기초한 소정의 전류를 공급한다(도 2의 (B)의 기간(T41) 참조).
따라서, 제 5 스텝에 공급된 표시 신호에 기초한 전위가 게이트에 공급되는 구동용 트랜지스터(M0)는 제 3 트랜지스터(M3)를 통하여 표시 소자(D)에 소정의 전류를 공급하고, 표시 소자(D)는 표시 신호에 따라 표시를 수행한다.
본 실시형태에서 설명한 입출력 장치(100B)의 구동 방법은 제 1 트랜지스터(M1)를 오프로 하고, 제 2 트랜지스터(M2)를 온으로 하고, 구동용 트랜지스터(M0)의 게이트와 제 2 전극 사이의 전압을 검지 소자(C)의 제 1 전극과 제 2 전극 사이의 전압으로 설정하는 스텝을 포함한다.
따라서, 구동용 트랜지스터(M0)에 의하여 공급된 전류 또는 소정의 전류를 공급하기 위한 전압이 변환 회로(104)를 사용하여 검지 소자(C)에 의하여 공급된 검지 신호에 기초한 검지 데이터로 변환될 수 있고, 검지 데이터가 공급될 수 있다. 따라서, 편리성 및 신뢰성이 높은 신규 입출력 장치의 구동 방법을 제공할 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 어느 것과 적절히 조합될 수 있다.
(실시형태 3)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치의 구조에 대하여 도 3의 (A) 및 (B)를 참조하여 설명한다.
도 3의 (A) 및 (B)는 본 발명의 일 형태의 입출력 장치(200)의 구조를 도시한 것이다. 도 3의 (A)는 본 발명의 일 형태의 입출력 장치(200)의 구조를 도시한 블록도이다. 도 3의 (B)는 도 3의 (A)에 도시된 화소(202)(i,j)에 포함된 입출력 회로(203)(i,j)의 회로도 및 컨버터(CONV)에 포함된 변환 회로(204)(j)의 회로도이다.
<입출력 장치의 구조예 1>
본 실시형태에 설명된 입출력 장치(200)는 영역(201)을 포함한다. 영역(201)은 m행 및 n열의 매트릭스로 배치된 복수의 화소(202)(i,j)를 포함한다. 또한, m 및 n은 각각 1 이상의 자연수, 및 m 또는 n은 2 이상이다. 또한, i는 m 이하, 및 j는 n 이하이다.
입출력 장치(200)는 복수의 화소(202)(i,j)의 행에 전기적으로 접속되고 선택 신호를 공급할 수 있는 복수의 제 1 제어선(G1)(i)도 포함하고, 복수의 화소(202)(i,j)의 행에 전기적으로 접속되고 제어 신호를 공급할 수 있는 복수의 제 2 제어선(G2)(i)도 포함한다.
입출력 장치(200)는, 복수의 화소(202)(i,j)의 열에 전기적으로 접속되고 표시 데이터를 포함하는 표시 신호를 공급할 수 있는 복수의 신호선(DL)(j), 복수의 화소(202)(i,j)의 열에 전기적으로 접속되고 제 1 전원 전위를 공급할 수 있는 복수의 제 1 배선(L1)(j), 복수의 화소(202)(i,j)의 열에 전기적으로 접속되고 고전원 전위에 기초한 전위를 공급할 수 있는 복수의 제 2 배선(L2)(j), 및 복수의 화소(202)(i,j)의 열에 전기적으로 접속되고 제 2 전원 전위를 공급할 수 있는 복수의 제 3 배선(L3)(j)도 포함된다.
입출력 장치(200)는 복수의 제 2 배선(L2)(j) 중 하나에 전기적으로 접속되고, 고전원 전위가 공급되고, 고전원 전위에 기초한 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로(204)(j)도 포함한다.
입출력 장치(200)는 화소(202)(i,j), 제 1 제어선(G1)(i), 제 2 제어선(G2)(i), 신호선(DL)(i), 및 제 1 배선(L1)(j) 내지 제 3 배선(L3)(j)를 지지하는 기재(210)도 포함한다.
화소(202)(i,j)의 각각은 선택 신호, 제어 신호, 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로(203)(i,j)를 포함한다.
화소는 검지 신호를 공급할 수 있는 검지 소자(C) 및 소정의 전류가 공급되는 표시 소자(D)도 포함한다.
입출력 회로(203)(i,j)는 제 1 트랜지스터(M1)를 포함한다. 제 1 트랜지스터(M1)의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선(G1)(i)에 전기적으로 접속된다. 제 1 트랜지스터(M1)의 제 1 전극은 표시 신호를 공급할 수 있는 신호선(DL)(j)에 전기적으로 접속된다.
입출력 회로(203)(i,j)는 제 2 트랜지스터(M2)를 포함한다. 제 2 트랜지스터(M2)의 게이트는 제어 신호를 공급할 수 있는 제 2 제어선(G2)(i)에 전기적으로 접속된다. 제 2 트랜지스터(M2)의 제 1 전극은 제 1 배선(L1)(j)에 전기적으로 접속된다.
입출력 회로(203)(i,j)는 구동용 트랜지스터(M0)를 포함한다. 구동용 트랜지스터(M0)의 게이트는 제 1 트랜지스터(M1)의 제 2 전극에 전기적으로 접속된다. 구동용 트랜지스터(M0)의 제 1 전극은 제 2 배선(L2)(j)에 전기적으로 접속된다. 구동용 트랜지스터(M0)의 제 2 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
변환 회로(204)(j)는 트랜지스터(M6)를 포함한다. 트랜지스터(M6)의 게이트는 고전원 전위를 공급할 수 있는 배선(BR)에 전기적으로 접속된다. 트랜지스터(M6)의 제 1 전극은 고전원 전위를 공급할 수 있는 배선(VPO)에 전기적으로 접속된다. 트랜지스터(M6)의 제 2 전극은 제 2 배선(L2)(j)에 전기적으로 접속된다. 변환 회로(204)(j)는 제 2 배선(L2)(j)에 전기적으로 접속되고 검지 데이터를 공급할 수 있는 단자(OUT)(j)도 포함한다.
검지 소자(C)의 제 1 전극은 제 1 트랜지스터(M1)의 제 2 전극에 전기적으로 접속된다. 검지 소자(C)의 제 2 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
표시 소자(D)의 제 1 전극은 구동용 트랜지스터(M0)의 제 2 전극에 전기적으로 접속된다. 표시 소자(D)의 제 2 전극은 제 3 배선(L3)(j)에 전기적으로 접속된다.
본 실시형태에 설명된 입출력 장치(200)는 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로(203)(i,j), 검지 신호를 공급할 수 있는 검지 소자(C), 및 소정의 전류가 공급된 표시 소자(D)를 각각 포함하는 복수의 화소(202)(i,j)와, 매트릭스로 배치된 복수의 화소(202)(i,j)가 제공된 기재(210)와, 화소(202)(i,j)의 열 중 하나에 전기적으로 접속되고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로(204)(j)를 포함한다.
따라서, 매트릭스로 배치된 화소의 위치의 데이터와 관련될 수 있는 검지 데이터는, 각 화소에 포함된 검지 소자에 의하여 공급된 검지 신호에 따라 변화되는 전위를 사용하여 공급될 수 있다. 또한, 표시 데이터는 표시 신호에 기초한 소정의 전류를 사용하는 매트릭스로 배치된 화소 각각에 포함된 표시 소자에 의하여 표시될 수 있다. 따라서, 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
본 실시형태에 설명된 입출력 장치(200)에서, 검지 소자(C) 및 표시 소자(D)는 화소(202)(i,j) 각각에 제공된다. 따라서, 화상이 표시된 좌표를 검지 소자(C)를 사용하여 공급할 수 있다.
또한 변환 회로(204)(j)는 노이즈에 의하여 영향 받기 어렵게 하도록, 입출력 회로, 예를 들어 영역(201) 외부로부터 떨어져 제공될 수 있다.
검지 소자는 화소 각각에 제공될 필요는 없고, 하나의 검지 소자는 복수의 화소에 제공되어도 좋다. 따라서, 제어선의 수는 저감될 수 있다.
복수의 화소로부터 공급된 검지 데이터는 하나의 세트의 좌표 데이터로 결합되어도 좋다.
기재(210)는 가요성을 가져도 좋다. 가요성을 갖는 기재(210)가 사용됨으로써, 입출력 장치(200)는 구부러지거나 또는 접힐 수 있다.
또한, 접힐 수 있는 입출력 장치(200)의 접힌 상태에서 검지 소자(C)의 일부가 다른 부분에 가깝게 위치하는 경우가 있다. 따라서, 검지 소자(C)의 일부는 다른 부분과 간섭하여 잘못 검지되는 경우가 있다. 구체적으로는, 커패시터가 검지 소자(C)로서 사용되는 경우, 전극의 인접 부분이 서로 간섭한다.
접히는 크기와 비교하여 충분히 작은 검지 소자는 입출력 장치(200)에 사용될 수 있다. 이것은 접힌 상태에서 검지 소자(C)의 간섭을 방지할 수 있다.
매트릭스로 배치된 복수의 검지 소자(C)는 개별적으로 동작할 수 있다. 따라서, 잘못 검지되는 영역에 제공된 검지 소자의 동작을 정지할 수 있다.
또한, 검지 소자(C) 및 표시 소자(D)는 매트릭스로 배치된 화소들의 일부에 제공되어도 좋다. 예를 들어, 검지 소자(C) 및 표시 소자(D)가 제공된 화소의 개수는 표시 소자(D)만 제공된 화소의 개수보다 적어도 좋다. 이 경우, 표시 데이터는, 공급된 검지 데이터보다 고해상도로 표시될 수 있다.
입출력 장치(200)는 선택 신호 또는 제어 신호를 공급하는 구동 회로(GD)를 포함하여도 좋다.
입출력 장치(200)는 표시 신호를 공급하는 구동 회로(SD)를 포함하여도 좋다.
입출력 장치(200)는 복수의 변환 회로(204)(j)를 포함하고 검지 데이터를 공급하는 컨버터(CONV)를 포함하여도 좋다.
복수의 화소(202)(i,j)를 지지하는 기재(210)는 구동 회로(GD), 구동 회로(SD), 또는 컨버터(CONV)를 지지하여도 좋다.
입출력 장치(200)에 포함된 개별적인 구성 요소에 대하여 이하에서 설명한다. 또한, 이들 구성 요소는 명확하게 구별될 수 없고 하나의 구성 요소가 다른 구성 요소로서도 기능하거나 또는 다른 구성 요소의 일부가 포함되는 경우가 있다.
예를 들어, 검지 소자 및 표시 소자에 전기적으로 접속된 입출력 회로는 검지 소자를 위한 구동 회로로서 기능하고 또한 표시 소자를 위한 구동 회로로서도 기능한다. 검지 소자 및 표시 소자를 포함하는 화소는 표시 화소로서 기능하고 검지 화소로서도 기능한다.
입출력 장치(200)는, 복수의 화소(202)(i,j), 복수의 제 1 제어선(G1)(i), 복수의 제 2 제어선(G2)(i), 복수의 신호선(DL)(j), 복수의 제 1 배선(L1)(j), 복수의 제 2 배선(L2)(j), 복수의 제 3 배선(L3)(j), 및 복수의 변환 회로(204)(j)가 제공되고 이들 구성 요소가 기재(210)에 의하여 지지되는 점에서 도 1의 (A) 및 (B)를 참조하여 설명한 입출력 장치(100)와 다르다. 다른 구성 요소에 대하여 이하에서 자세히 설명하고, 상술한 설명에 대해서는 다른 비슷한 구성 요소에 원용된다.
≪전체 구조≫
입출력 장치(200)는 화소(202)(i,j), 제 1 제어선(G1)(j), 제 2 제어선(G2)(i), 신호선(DL)(j), 제 1 배선(L1)(j), 제 2 배선(L2)(j), 제 3 배선(L3)(j), 변환 회로(204)(j), 또는 기재(210)를 포함한다.
또한, 입출력 장치(200)는 선택 신호 또는 제어 신호를 공급하는 구동 회로(GD), 표시 신호를 공급하는 구동 회로(SD), 또는 검지 데이터를 공급하는 컨버터(CONV)를 포함하여도 좋다.
≪화소≫
영역(201)은 m행 및 n열의 매트릭스로 배치된 복수의 화소(202)(i,j)를 포함한다.
입출력 장치(200)는 공급된 표시 데이터를 영역(201)에서 표시하고 영역(201)을 사용하여 얻어진 검지 데이터를 공급한다.
화소(202)(i,j) 각각은 검지 소자(C)를 포함하고, 검지 소자(C)는 예를 들어, 정전 용량, 조도, 자력, 전자파, 압력 등을 검지하고 검지된 물리량에 기초한 전압을 제 1 전극 및 제 2 전극에 대하여 공급한다. 예를 들어, 정전 용량의 변화로 변화되는 전압을 포함하는 검지 신호를 공급하는 검지 소자는 검지 소자(C)로서 사용될 수 있다.
또한 화소(202)(i,j)는 검지 소자(C)에 의하여 공급된 검지 신호를 화소(202)(i,j)의 좌표와 관련시켜 공급할 수 있다. 따라서, 입출력 장치(200)의 사용자는 영역(201)을 사용하여 위치 데이터를 입력할 수 있다.
근접 센서, 또는 접촉 센서 등을 검지 소자(C)에 사용함으로써, 입출력 장치(200)는 터치 패널로서 사용될 수 있다.
또한 입출력 장치(200)를 터치하는 손가락을 포인터로서 사용하여 다양한 제스처(예를 들어 탭(tap), 드래그(drag), 스와이프(swipe), 및 핀치인(pinch in))를 할 수 있다. 입출력 장치(200)를 터치하는 손가락의 위치, 궤적 등의 데이터를 연산 장치에 공급한다. 그리고, 데이터가 소정의 조건을 만족시키는 것을 연산 장치가 판정한 경우, 소정의 제스처가 공급된다고 인식할 수 있다. 따라서, 소정의 제스처에 관련된 명령이 연산 장치에 의하여 실행될 수 있다.
화소(202)(i,j)의 각각은 표시 소자(D)를 포함하고, 표시 소자(D)는 표시 신호에 기초한 전류가 공급되고 표시 데이터를 표시한다. 예를 들어, 제 1 전극, 제 1 전극과 중첩되는 제 2 전극, 및 제 1 전극과 제 2 전극 사이의 발광성 유기 화합물을 포함하는 층이 포함되는 표시 소자는 표시 소자(D)로서 사용될 수 있다.
화소(202)(i,j)는 입출력 회로(203)(i,j)를 포함한다. 예를 들어, 실시형태 1에 설명된 입출력 회로(103)와 비슷한 입출력 회로는 입출력 회로(203)(i,j)로서 사용될 수 있다.
≪제어선, 신호선, 배선≫
영역(201)은 제 1 제어선(G1)(i), 제 2 제어선(G2)(i), 신호선(DL)(j), 제 1 배선(L1)(j), 제 2 배선(L2)(j), 또는 제 3 배선(L3)(j)을 포함한다. 예를 들어, 실시형태 1에 설명된 제 1 제어선(G1)과 비슷한 선 등이 제 1 제어선(G1)(i)으로서 사용될 수 있다.
≪기재≫
기재(210)는 화소(202)(i,j), 제 1 제어선(G1)(j), 제 2 제어선(G2)(i), 신호선(DL)(j), 제 1 배선(L1)(j), 제 2 배선(L2)(j), 또는 제 3 배선(L3)(j)을 지지한다.
기재(210)는 변환 회로(204)(j)를 지지하여도 좋다.
가요성을 갖는 기재(210)에는, 유기 재료, 무기 재료, 유기 재료 및 무기 재료의 복합 재료 등을 사용할 수 있다. 예를 들어, 실시형태 5에 설명된 기판(T102)과 비슷한 기재를 기재(210)로서 사용할 수 있다.
가요성 재료가 기재(210)에 사용될 때, 입출력 장치(200)는 접히거나 또는 펴질 수 있다.
접힌 상태의 입출력 장치(200)는 휴대성이 높다. 따라서, 입출력 장치(200)의 사용자는 입출력 장치(200)를 한 손으로 들면서 동작시켜 위치 데이터를 공급할 수 있다.
펴진 상태의 입출력 장치(200)는 일람성이 높다. 따라서, 입출력 장치(200)의 사용자는 다양한 데이터를 표시하면서 입출력 장치(200)를 동작시켜 위치 데이터를 공급할 수 있다.
≪변환 회로≫
고전원 전위에 기초한 전위 및 제 1 배선(L1)(j)을 통하여 흐르는 전류량에 기초한 검지 데이터를 단자(OUT)(j)에 공급할 수 있는 다양한 회로를 변환 회로(204)(j)로서 사용할 수 있다. 예를 들어 실시형태 1에 설명된 변환 회로(104)와 비슷한 변환 회로가 변환 회로(204)(j)로서 사용될 수 있다.
≪컨버터(CONV)≫
컨버터(CONV)는 복수의 변환 회로(204)(j)를 포함하고 검지 데이터를 공급한다. 예를 들어, 제 2 배선(L2)(j)에는, 각각 변환 회로(204)(j)가 제공될 수 있다.
컨버터(CONV)는 입출력 회로(203)(i,j)와 같은 공정을 통하여 형성되어도 좋다.
≪구동 회로(GD), 구동 회로(SD)≫
구동 회로(GD) 또는 구동 회로(SD)는 다양한 조합 회로를 사용하는 논리 회로로 구성될 수 있다. 예를 들어, 시프트 레지스터가 사용될 수 있다.
트랜지스터는 구동 회로(GD) 또는 구동 회로(SD)의 스위치로서 사용될 수 있다. 예를 들어, 실시형태 1에 설명된 입출력 회로(103)에 사용될 수 있는 트랜지스터와 비슷한 트랜지스터가 스위치로서 사용될 수 있다.
구동 회로(GD) 또는 구동 회로(SD)는 입출력 회로(203)(i,j)와 같은 공정을 통하여 형성되어도 좋다.
<입출력 장치의 구동 방법 1>
검지 소자(C)에 의하여 공급된 전압에 기초한 검지 데이터가 공급되고 공급된 표시 데이터에 따라 표시가 수행되는 입출력 장치(200)의 구동 방법에 대하여 설명한다(도 3의 (A) 및 (B), 및 도 5의 (A1) 및 (A2) 참조).
입출력 장치(200)의 구동 방법으로서는 입출력 장치(100)의 구동 방법이 채용될 수 있다. 구체적으로는, 입출력 회로(203)(i,j)는 실시형태 1에 설명된 제 1 스텝 내지 제 4 스텝을 포함하는 방법에 의하여 구동될 수 있다.
또한, 신호선(DL)(j)들 중 하나에 전기적으로 접속되는 입출력 회로(203)(i,j) 및 입출력 회로(203)(i+1,j)는 서로 조합되어 구동될 수 있다.
구체적으로는, 화소(202)(i,j)의 구동 방법의 제 4 스텝이, 화소(202)(i+1,j)에서의 제 1 트랜지스터(M1) 및 제 2 트랜지스터(M2)를 온으로 할 수 있는 신호의 공급에 있어서 도 1의 (B)를 참조하여 설명된 입출력 장치(100)의 구동 방법과 다른 것 외는, 단자(OUT)를 단자(OUT)(j)로, 표시 소자(D)를 표시 소자(D)(i,j)로, 제 1 제어선(G1)을 제 1 제어선(G1)(i)으로, 및 제 2 제어선(G2)을 제 2 제어선(G2)(i)으로 대체함으로써 입출력 장치(200)의 구동 방법으로서 입출력 장치(100)의 구동 방법이 채용될 수 있다. 다른 구성 요소에 대해서는 이하에서 자세하게 설명하고 다른 비슷한 구성 요소에는 상기 설명을 원용한다.
≪제 4 스텝≫
제 4 스텝에서, 화소(202)(i,j)에서의 제 1 트랜지스터(M1)를 오프로 할 수 있는 선택 신호가 제 1 제어선(G1)(i)에 공급되고, 화소(202)(i,j)에서의 제 2 트랜지스터(M2)를 오프로 할 수 있는 제어 신호는 제 2 제어선(G2)(i)에 공급된다.
또한, 화소(202)(i+1,j)에서의 제 1 트랜지스터(M1)를 오프로 할 수 있는 선택 신호는 제 1 제어선(G1)(i+1)에 공급되고, 화소(202)(i+1,j)에서의 제 2 트랜지스터(M2)를 오프로 할 수 있는 제어 신호는 제 2 제어선(G2)(i+1)에 공급된다.
또한, 화소(202)(i+1,j)에서의 구동용 트랜지스터(M0)가 제 3 스텝에 공급된 표시 신호에 기초한 소정의 전류를 공급하고 화소(202)(i,j)에서의 구동용 트랜지스터(M0)가 소정의 전류를 공급하도록 고전원 전위에 기초한 전위가 공급되고, 변환 회로(204)(j)가 검지 신호에 기초한 검지 데이터를 공급한다(도 5의 (A1)에서의 기간(T4) 참조).
<입출력 장치의 구조예 2>
본 발명의 일 형태의 입출력 장치의 다른 구조에 대하여 도 4를 참조하여 설명한다.
도 4는 도 3의 (B)에 도시된 입출력 회로(203)(i,j)와 구조가 다른 입출력 회로(203B)(i,j)의 회로도이다.
입출력 장치(200B)는, 입출력 회로(203B)가 제 3 트랜지스터(M3) 내지 제 5 트랜지스터(M5)를 포함하고 제 3 제어선(G3)(i) 및 제 4 제어선(G4)(i)에 전기적으로 접속되는 점에서 도 3의 (A) 및 (B)를 참조하여 설명한 입출력 장치(200)와 다르다. 다른 구성 요소에 대해서는 이하에서 자세하게 설명하고 다른 비슷한 구성 요소에는 상기 설명을 원용한다.
본 실시형태에 설명된 입출력 장치(200B)는 영역(201)을 포함한다. 영역(201)은 m행 및 n열의 매트릭스로 배치된 복수의 화소(202B)(i,j)를 포함한다. 또한, m 및 n은 각각 1 이상의 자연수, 및 m 또는 n은 2 이상이다. 또한, i는 m 이하, 및 j는 n 이하이다.
입출력 장치(200B)는, 복수의 화소(202B)(i,j)의 행에 전기적으로 접속되고 선택 신호를 공급할 수 있는 복수의 제 1 제어선(G1)(i), 복수의 화소(202B)(i,j)의 행에 전기적으로 접속되고 제 1 제어 신호를 공급할 수 있는 복수의 제 2 제어선(G2)(i), 복수의 화소(202B)(i,j)의 행에 전기적으로 접속되고 제 2 제어 신호를 공급할 수 있는 복수의 제 3 제어선(G3)(i), 및 복수의 화소(202B)(i,j)의 행에 전기적으로 접속되고 제 3 제어 신호를 공급할 수 있는 복수의 제 4 제어선(G4)(i)도 포함된다.
입출력 장치(200B)에는, 복수의 화소(202B)(i,j)의 열에 전기적으로 접속되고 표시 데이터를 포함하는 표시 신호를 공급할 수 있는 복수의 신호선(DL)(j), 복수의 화소(202B)(i,j)의 열에 전기적으로 접속되고 제 1 전원 전위를 공급할 수 있는 복수의 제 1 배선(L1)(j), 복수의 화소(202B)(i,j)의 열에 전기적으로 접속되고 고전원 전위에 기초한 전위를 공급할 수 있는 복수의 제 2 배선(L2)(j), 복수의 화소(202B)(i,j)의 열에 전기적으로 접속되고 제 2 전원 전위를 공급할 수 있는 복수의 제 3 배선(L3)(j), 및 복수의 화소(202B)(i,j)의 열에 전기적으로 접속되고 제 3 전원 전위를 공급할 수 있는 복수의 제 4 배선(L4)(j)도 포함된다.
또한, 입출력 장치(200B)는, 복수의 제 2 배선(L2)(j) 중 하나에 전기적으로 접속되고, 고전원 전위가 공급되고, 및 고전원 전위에 기초한 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로(204)(j)도 포함한다.
입출력 장치(200B)에는 화소(202B)(i,j), 제 1 제어선(G1)(i) 내지 제 4 제어선(G4)(i), 신호선(DL)(i), 및 제 1 배선(L1)(j) 내지 제 4 배선(L4)(j)을 지지하는 기재(210)도 포함된다.
화소(202B)(i,j)의 각각은 선택 신호, 제 1 제어 신호 내지 제 3 제어 신호, 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로(203B)(i,j)를 포함한다.
화소는 검지 신호를 공급할 수 있는 검지 소자(C) 및 소정의 전류가 공급되는 표시 소자(D)도 포함한다.
입출력 회로(203B)(i,j)는 제 1 트랜지스터(M1)를 포함한다. 제 1 트랜지스터(M1)의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선(G1)(i)에 전기적으로 접속된다. 제 1 트랜지스터(M1)의 제 1 전극은 표시 신호를 공급할 수 있는 신호선(DL)(j)에 전기적으로 접속된다.
입출력 회로(203B)(i,j)는 제 2 트랜지스터(M2)를 포함한다. 제 2 트랜지스터(M2)의 게이트는 제 1 제어 신호를 공급할 수 있는 제 2 제어선(G2)(i)에 전기적으로 접속된다. 제 2 트랜지스터(M2)의 제 1 전극은 제 1 배선(L1)(j)에 전기적으로 접속된다.
입출력 회로(203B)(i,j)는 제 3 트랜지스터(M3)를 포함한다. 제 3 트랜지스터(M3)의 게이트는 제 2 제어 신호를 공급할 수 있는 제 3 제어선(G3)(i)에 전기적으로 접속된다. 제 3 트랜지스터(M3)의 제 1 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
입출력 회로(203B)(i,j)는 제 4 트랜지스터(M4)를 포함한다. 제 4 트랜지스터(M4)의 게이트는 제 3 제어 신호를 공급할 수 있는 제 4 제어선(G4)(i)에 전기적으로 접속된다. 제 4 트랜지스터(M4)의 제 1 전극은 제 1 트랜지스터(M1)의 제 2 전극에 전기적으로 접속된다.
입출력 회로(203B)(i,j)는 제 5 트랜지스터(M5)를 포함한다. 제 5 트랜지스터(M5)의 게이트는 선택 신호를 공급할 수 있는 제 1 제어선(G1)(i)에 전기적으로 접속된다. 제 5 트랜지스터(M5)의 제 1 전극은 제 4 트랜지스터(M4)의 제 2 전극에 전기적으로 접속된다. 제 5 트랜지스터(M5)의 제 2 전극은 제 4 배선(L4)(j)에 전기적으로 접속된다.
입출력 회로(203B)(i,j)는 구동용 트랜지스터(M0)를 포함한다. 구동용 트랜지스터(M0)의 게이트는 제 4 트랜지스터(M4)의 제 2 전극에 전기적으로 접속된다. 구동용 트랜지스터(M0)의 제 1 전극은 제 2 배선(L2)(j)에 전기적으로 접속된다. 구동용 트랜지스터(M0)의 제 2 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
변환 회로(204)(j)는 트랜지스터(M6)를 포함한다. 트랜지스터(M6)의 게이트는 고전원 전위를 공급할 수 있는 배선(BR)에 전기적으로 접속된다. 트랜지스터(M6)의 제 1 전극은 고전원 전위를 공급할 수 있는 배선(VPO)에 전기적으로 접속된다. 트랜지스터(M6)의 제 2 전극은 제 2 배선(L2)(j)에 전기적으로 접속된다. 변환 회로(204)(j)는 제 2 배선(L2)(j)에 전기적으로 접속되고 검지 데이터를 공급할 수 있는 단자(OUT)(j)도 포함한다.
검지 소자(C)의 제 1 전극은 제 1 트랜지스터(M1)의 제 2 전극에 전기적으로 접속된다. 검지 소자(C)의 제 2 전극은 제 2 트랜지스터(M2)의 제 2 전극에 전기적으로 접속된다.
표시 소자(D)의 제 1 전극은 제 3 트랜지스터(M3)의 제 2 전극에 전기적으로 접속된다. 표시 소자(D)의 제 2 전극은 제 3 배선(L3)(j)에 전기적으로 접속된다.
본 실시형태에 설명된 입출력 장치(200B)는, 선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로(203B)(i,j), 검지 신호를 공급할 수 있는 검지 소자(C), 및 소정의 전위가 공급된 표시 소자(D)를 각각 포함하는 복수의 화소(202B)(i,j), 매트릭스로 배치된 복수의 화소(202B)(i,j)가 제공된 기재(210), 및 화소(202B)(i,j)의 열 중 하나에 전기적으로 접속되고 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로(204)(j)를 포함한다.
따라서, 매트릭스로 배치된 화소의 위치의 데이터와 관련될 수 있는 검지 데이터는, 각 화소에 포함된 검지 소자에 의하여 공급된 검지 신호에 따라 변화되는 전위를 사용하여 공급될 수 있다. 또한, 표시 데이터는 표시 신호에 기초한 소정의 전류를 사용하여 매트릭스로 배치된 화소 각각에 포함된 표시 소자에 의하여 표시될 수 있다. 따라서, 편리성 또는 신뢰성이 높은 신규 입출력 장치를 제공할 수 있다.
<입출력 장치의 구동 방법 2>
검지 소자(C)에 의하여 공급된 전압에 기초한 검지 데이터가 공급되고 공급된 표시 데이터에 따라 표시가 수행되는 입출력 장치(200B)의 구동 방법에 대하여 설명한다(도 4, 및 도 5의 (B1) 및 (B2) 참조).
입출력 장치(200B)의 구동 방법으로서는 입출력 장치(100B)의 구동 방법이 채용될 수 있다. 구체적으로는, 입출력 회로(203B)(i,j)는 실시형태 2에 설명된 제 1 스텝 내지 제 6 스텝을 포함하는 방법에 의하여 구동될 수 있다.
또한, 신호선(DL)(j)들 중 하나에 전기적으로 접속되는 입출력 회로(203B)(i,j) 및 입출력 회로(203B)(i+1,j)는 서로 조합되어 구동될 수 있다.
구체적으로는, 제 3 스텝에 의하여 입출력 회로(203B)(i,j)를 구동하는 기간(T21)에, 입출력 회로(203B)(i+1,j)는 제 1 스텝(도 5의 (B2)에서의 U11 참조) 및 제 2 스텝(도 5의 (B2)에서의 U12 참조)에 의하여 구동될 수 있다.
제 4 스텝 및 제 5 스텝에 의하여 입출력 회로(203B)(i,j)를 구동시키는 기간(T22) 및 기간(T31)에, 입출력 회로(203B)(i+1,j)는 제 3 스텝(도 5의 (B2)에서의 U21 참조)에 의하여 구동될 수 있다.
제 5 스텝에 의하여 입출력 회로(203B)(i,j)를 구동시킨 후에, 입출력 회로(203B)(i+1,j)는 제 4 스텝(도 5의 (B2)에서의 U22 참조) 및 제 5 스텝(도 5의 (B2)에서의 U31 참조)에 의하여 구동될 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 어느 것과 적절히 조합될 수 있다.
(실시형태 4)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치의 구조에 대하여 도 6의 (A) 내지 (D) 및 도 14의 (A) 내지 (D)를 참조하여 설명한다.
도 6의 (A) 내지 (D)는 본 발명의 일 형태의 입출력 장치의 구조를 도시한 것이다. 도 6의 (A)는 본 발명의 일 형태의 입출력 장치(200C)의 상면도이고, 도 6의 (B)는 도 6의 (A)에서의 절단선 A-B 및 C-D를 따른 단면을 포함하는 단면도이다.
<입출력 장치의 구조예 1>
본 실시형태에 설명된 입출력 장치(200C)는 기재(210), 기재(210)와 중첩되는 기재(270), 기재(210)와 기재(270) 사이의 실란트(260), 화소(202), 화소(202)에 제어 신호를 공급하는 구동 회로(GD), 화소(202)에 표시 신호를 공급하는 구동 회로(SD), 검지 데이터가 공급된 컨버터(CONV), 및 화소(202)가 제공된 영역(201)을 포함한다(도 6의 (A) 및 (B) 참조).
기재(210)는 배리어막(210a), 가요성 기재(210b), 및 배리어막(210a) 및 가요성 기재(210b)를 접합시키는 수지층(210c)을 포함한다.
기재(270)는 배리어막(270a), 가요성 기재(270b), 및 배리어막(270a) 및 가요성 기재(270b)를 접합시키는 수지층(270c)을 포함한다.
실란트(260)는 기재(210) 및 기재(270)를 접합시킨다.
화소(202)는 부화소(202R)를 포함하고, 표시 신호가 공급되고, 및 검지 데이터를 공급한다(도 6의 (A) 참조). 또한, 화소(202)는 적색을 표시하는 부화소(202R), 녹색을 표시하는 부화소, 및 청색을 표시하는 부화소를 포함한다.
부화소(202R)는 구동용 트랜지스터(M0)를 포함하는 입출력 회로, 검지 소자(C), 및 표시 소자가 제공된 표시 모듈(280R)을 포함한다(도 6의 (B) 참조).
표시 모듈(280R)은 발광 소자(250R), 및 발광 측에 발광 소자(250R)와 중첩되는 착색층(267R)을 포함한다. 또한, 발광 소자(250R)는 표시 소자의 일 형태이다.
발광 소자(250R)는 하부 전극, 상부 전극, 및 발광성 유기 화합물을 포함하는 층을 포함한다.
입출력 회로는 구동용 트랜지스터(M0)를 포함하고 기재(210)와 발광 소자(250R) 사이에 절연층(221)이 개재(介在)되어 제공된다.
구동용 트랜지스터(M0)의 제 2 전극은 절연층(221)에 제공된 개구를 통하여 발광 소자(250R)의 하부 전극에 전기적으로 접속된다.
검지 소자(C)의 제 1 전극은 구동용 트랜지스터(M0)의 게이트에 전기적으로 접속된다. 검지 소자(C)의 제 2 전극은 구동용 트랜지스터(M0)의 제 2 전극에 전기적으로 접속된다.
구동 회로(SD)는 트랜지스터(MD) 및 커패시터(CD)를 포함한다.
배선(211)은 단자(219)에 전기적으로 접속된다. 단자(219)는 가요성 인쇄 기판(209)에 전기적으로 접속된다.
또한 차광층(267BM)은 착색층(267R)을 둘러싸도록 제공된다.
또한, 격벽(228)이 발광 소자(250R)의 하부 전극의 단부를 덮도록 형성된다.
보호막(267p)은 영역(201)과 중첩되는 위치에 제공되어도 좋다(도 6의 (B) 참조).
따라서, 입출력 장치(200C)는 기재(210)가 제공되는 측에 표시 데이터를 표시할 수 있다. 또한, 입출력 장치(200C)는 기재(210)가 제공되는 측에 가깝게 위치하거나 또는 접촉되는 물체의 검지에 의하여 검지 데이터를 공급할 수 있다.
≪전체 구조≫
입출력 장치(200C)는 기재(210), 기재(270), 실란트(260), 화소(202), 구동 회로(GD), 구동 회로(SD), 컨버터(CONV), 또는 영역(201)을 포함한다.
≪기재≫
제작 공정을 견뎌 낼 수 있을 정도로 높은 내열성 및 제작 장치에 사용될 수 있는 두께 및 크기를 갖는 기재(210)라면, 기재(210)에 특별히 한정은 없다. 또한 기재(210)와 비슷한 기재를 기재(270)로서 사용할 수 있다.
기재(210)에는, 유기 재료, 무기 재료, 유기 재료 및 무기 재료의 복합 재료 등이 사용될 수 있다.
예를 들어, 유리, 세라믹, 또는 금속 등의 무기 재료를 기재(210)에 사용할 수 있다.
구체적으로는, 무알칼리 유리, 소다 석회 유리, 칼리 유리, 크리스털 유리 등을 기재(210)에 사용할 수 있다.
구체적으로는, 금속 산화물막, 금속 질화물막, 금속 산화질화물막 등을 기재(210)에 사용할 수 있다. 예를 들어, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 알루미나막 등을 기재(210)에 사용할 수 있다.
구체적으로는, SUS, 알루미늄 등을 기재(210)에 사용할 수 있다.
예를 들어, 수지, 수지 필름, 또는 플라스틱 등의 유기 재료를 기재(210)에 사용할 수 있다.
구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 아크릴 수지 등의 수지판 또는 수지 필름을 기재(210)에 사용할 수 있다.
예를 들어, 금속판, 박형 유리판, 또는 무기 재료의 막이 접합되는 수지 필름 등의 복합 재료를 기재(210)에 사용할 수 있다.
예를 들어, 섬유 또는 입자의 금속, 유리, 무기 재료 등을 수지 필름으로 분산시킴으로써 형성된 복합 재료를 기재(210)에 사용할 수 있다.
예를 들어, 섬유 또는 입자의 수지, 유기 재료 등을 무기 재료로 분산시킴으로써 형성된 복합 재료를 기재(210)에 사용할 수 있다.
기재(210)에는, 단층 재료 또는 복수의 층이 적층되는 적층 재료를 사용할 수 있다. 예를 들어, 기재, 기재에 포함된 불순물의 확산을 방지하는 절연층 등이 적층되는 적층 재료를 기재(210)에 사용할 수 있다.
구체적으로는, 유리, 유리에 포함되는 불순물의 확산을 방지하며 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막 등에서 선택되는 하나 또는 복수의 막이 적층되는 적층 재료를 기재(210)에 사용할 수 있다.
또는, 수지와 수지에 침투하는 불순물의 확산을 방지하는 산화 실리콘막, 질화 실리콘막, 또는 산화질화 실리콘막 등의 막이 적층되는 적층 재료는 기재(210)에 사용될 수 있다.
구체적으로는, 가요성 기재(210b), 발광 소자(250R)로의 불순물 확산을 방지하는 배리어막(210a), 및 배리어막(210a)과 기재(210b)를 접합하는 수지층(210c)을 포함하는 적층체가 사용될 수 있다.
구체적으로는, 가요성 기재(270b), 발광 소자(250R)로의 불순물 확산을 방지하는 배리어막(270a), 및 배리어막(270a) 및 기재(270b)를 접합하는 수지층(270c)을 포함하는 적층체를 사용할 수 있다.
≪실란트≫
실란트(260)가 기재(210) 및 기재(270)와 서로 접합되기만 하면, 실란트(260)에 특별히 한정은 없다.
실란트(260)에는, 무기 재료, 유기 재료, 무기 재료 및 유기 재료의 복합 재료 등을 사용할 수 있다.
예를 들어, 융점이 400℃ 이하, 바람직하게는 300℃ 이하의 유리층, 또는 접착제 등을 사용할 수 있다.
실란트(260)에는, 광경화형 접착제, 반응경화형 접착제, 열경화형 접착제, 및/또는 혐기성 접착제 등의 유기 재료를 사용할 수 있다.
구체적으로는, 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, 폴리바이닐 클로라이드(PVC) 수지, 폴리바이닐 뷰티랄(PVB) 수지, 에틸렌 바이닐 아세테이트(EVA) 수지 등을 포함하는 접착제를 사용할 수 있다.
≪화소≫
다양한 트랜지스터가 구동용 트랜지스터(M0)로서 사용될 수 있다.
예를 들어, 제 4 족 원소, 화합물 반도체, 산화물 반도체 등이 반도체층에 사용되는 트랜지스터를 사용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 인듐을 포함하는 산화물 반도체 등을 구동용 트랜지스터(M0)의 반도체층에 사용할 수 있다.
예를 들어, 단결정 실리콘, 폴리실리콘, 비정질 실리콘 등을 구동용 트랜지스터(M0)의 반도체층에 사용할 수 있다.
예를 들어, 보텀 게이트 트랜지스터, 톱 게이트 트랜지스터 등이 사용될 수 있다.
정전 용량, 조도, 자력, 전파, 압력 등을 검지하고 검지된 물리량에 기초한 전압을 제 1 전극 및 제 2 전극에 대하여 공급할 수 있는 소자를 검지 소자(C)로서 사용할 수 있다.
구체적으로는, 정전 용량의 변화를 검지하는 커패시터를 검지 소자(C)로서 사용할 수 있다.
다양한 표시 소자가 표시 모듈(280R)에 사용될 수 있다. 예를 들어, 하부 전극, 상부 전극, 및 하부 전극과 상부 전극 사이의 발광성 유기 화합물을 포함하는 층을 포함하는 유기 EL 소자가 표시 소자로서 사용될 수 있다.
또한, 표시 소자에 발광 소자를 사용하는 경우, 마이크로캐비티 구조와 조합된 발광 소자를 사용할 수 있다. 예를 들어, 발광 소자의 하부 전극 및 상부 전극을 사용하여 마이크로캐비티 구조를 형성하여, 발광 소자로부터 특정한 파장을 효율적으로 추출할 수 있다.
구체적으로는, 가시광을 반사하는 반사막을 하부 전극 및 상부 전극 중 한쪽으로서 사용하고, 가시광의 일부를 투과하고 일부를 반사하는 반투과 반반사막을 다른 쪽으로서 사용한다. 특정의 파장을 갖는 광이 효율적으로 추출될 수 있도록 하부 전극에 대하여 상부 전극을 배치한다.
또한, 안료 또는 염료 등의 재료를 포함하는 층을 착색층(267R)으로서 사용할 수 있다. 이로써, 표시 모듈(280R)이 특정한 색의 광을 사출할 수 있다.
예를 들어, 적색의 광, 녹색의 광, 및 청색의 광을 포함하는 광을 사출하는 층은, 발광성 유기 화합물을 포함하는 층으로서 사용될 수 있다. 또한, 상기 층은, 적색의 광을 효율적으로 추출하는 마이크로캐비티 및 적색의 광을 투과시키는 착색층과 함께 표시 모듈(280R)에 사용되거나, 녹색의 광을 효율적으로 추출하는 마이크로캐비티 및 녹색의 광을 투과시키는 착색층과 함께 표시 모듈(280G)에 사용되거나, 또는 청색의 광을 효율적으로 추출하는 마이크로캐비티 및 청색의 광을 투과시키는 착색층과 함께 표시 모듈(280B)에 사용되어도 좋다.
또한, 황색의 광을 포함하는 광을 사출하는 층을 발광성 유기 화합물을 포함하는 층에 사용할 수도 있다. 또한, 이 층은, 황색의 광을 효율적으로 추출하는 마이크로캐비티 및 황색의 광을 투과시키는 착색층과 함께 표시 모듈(280Y)에 사용하여도 좋다.
≪구동 회로≫
다양한 트랜지스터가 구동 회로(SD)의 트랜지스터(MD)로서 사용될 수 있다. 예를 들어, 구동용 트랜지스터(M0)와 비슷한 트랜지스터를 트랜지스터(MD)로서 사용할 수 있다.
커패시터가 검지 소자(C)로서 사용되는 경우, 검지 소자(C)와 비슷한 구성을 커패시터(CD)로서 사용할 수 있다.
≪컨버터≫
컨버터(CONV)는 복수의 변환 회로를 포함한다. 다양한 트랜지스터는 변환 회로에 사용될 수 있다. 예를 들어, 구동용 트랜지스터(M0)와 비슷한 트랜지스터를 사용할 수 있다.
≪영역≫
영역(201)은 매트릭스로 배치된 복수의 화소(202)를 포함한다. 영역(201)은 표시 데이터를 표시할 수 있고 영역(201)에 제공된 화소의 좌표 데이터와 관련된 검지 데이터를 공급할 수 있다. 예를 들어, 영역(201)은 영역(201) 가까이에 위치한 물체의 존재 또는 부재를 검지할 수 있고 좌표 데이터와 함께 그 결과를 공급할 수 있다.
≪기타≫
배선(211) 또는 단자(219)에는 도전성 재료를 사용할 수 있다.
예를 들어, 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹 등이 배선에 사용될 수 있다.
구체적으로는, 알루미늄, 금, 백금, 은, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 및 망가니즈에서 선택된 금속 원소; 상술한 금속 원소 중 어느 것을 포함하는 합금; 또는 상술한 금속 원소 중 어느 것을 조합하여 포함하는 합금 등이 배선 등에 사용될 수 있다.
또는, 산화 인듐, 인듐주석 산화물, 인듐아연 산화물, 산화 아연, 또는 갈륨이 첨가되는 산화 아연 등 도전성 산화물이 사용될 수 있다.
또는, 그래핀 또는 흑연을 사용할 수 있다. 그래핀을 포함하는 막은, 예를 들어, 산화 그래핀을 포함하는 막을 환원함으로써 형성될 수 있다. 환원 방법으로서는, 가열 방법, 또는 환원제를 사용하는 방법 등을 들 수 있다.
또는, 도전성 고분자를 사용할 수 있다.
차광성 재료를 차광층(267BM)에 사용할 수 있다. 예를 들어, 안료가 분산된 수지, 염료가 포함된 수지, 또는 흑색 크로뮴막 등 무기막을 차광층(267BM)에 사용할 수 있다. 차광층(267BM)에는 카본 블랙, 금속 산화물, 복수의 금속 산화물의 고용체를 포함하는 복합 산화물 등을 사용할 수 있다.
절연성 재료를 격벽(228)에 사용할 수 있다. 예를 들어, 무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 적층 재료 등을 사용할 수 있다. 구체적으로는, 산화 실리콘 또는 질화 실리콘 등을 포함하는 막, 아크릴, 폴리이미드, 또는 감광성 수지 등을 사용할 수 있다.
입출력 장치의 표시면 측에 보호막(267p)을 제공할 수 있다. 예를 들어, 무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 복합 재료 등을 보호막(267p)에 사용할 수 있다. 구체적으로는, 알루미나 또는 산화 실리콘 등을 포함하는 세라믹 코트층, UV 경화 수지 등을 포함하는 하드코트층, 반사 방지막, 원편광판 등을 사용할 수 있다.
<표시부의 변형예 1>
다양한 트랜지스터를 입출력 장치(200C)에 사용할 수 있다.
보텀 게이트 트랜지스터가 입출력 장치(200C)에 사용되는 구조를 도 6의 (B) 및 (C)에 도시하였다.
예를 들어, 산화물 반도체, 비정질 실리콘 등을 포함하는 반도체층을, 도 6의 (B)에 나타낸 구동용 트랜지스터(M0) 및 트랜지스터(MD)에 사용할 수 있다.
예를 들어, 인듐(In), 아연(Zn), 및 M(Al, Ga, Ge, Y, Zr, Sn, La, Ce, 또는 Hf 등의 금속)을 적어도 포함하는 In-M-Zn 산화물로 나타내어진 막이 포함되는 것이 바람직하다. 또는, In 및 Zn 양쪽을 포함하는 것이 바람직하다.
스테빌라이저(stabilizer)로서, 갈륨(Ga), 주석(Sn), 하프늄(Hf), 알루미늄(Al), 지르코늄(Zr) 등을 들 수 있다. 다른 스테빌라이저로서, 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨(Tm), 이터븀(Yb), 또는 루테튬(Lu) 등의 란타노이드를 들 수 있다.
산화물 반도체막에 포함된 산화물 반도체로서, 예를 들어 이하 중 어느 것을 사용할 수 있다: In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물, 및 In-Ga계 산화물을 사용할 수 있다.
또한 여기서 "In-Ga-Zn계 산화물"이란, In, Ga, 및 Zn을 주성분으로서 포함하는 산화물을 뜻하며 In:Ga:Zn의 비율에 한정은 없다. 또한, In-Ga-Zn계 산화물은 In, Ga, 및 Zn에 더하여, 다른 금속 원소를 포함하여도 좋다.
예를 들어, 레이저 어닐링 등의 결정화 처리에 의하여 얻어지는 다결정 실리콘을 포함하는 반도체층을, 도 6의 (C)에 나타낸 구동용 트랜지스터(M0) 및 트랜지스터(MD)에 사용할 수 있다.
톱 게이트 트랜지스터가 입출력 장치(200C)에 사용되는 구조가 도 6의 (D)에 도시되었다.
예를 들어, 다결정 실리콘, 단결정 실리콘 기판으로부터 옮겨진 단결정 실리콘막 등을 포함하는 반도체층을, 도 6의 (D)에 나타낸 구동용 트랜지스터(M0) 및 트랜지스터(MD)에 사용할 수 있다.
<입출력 장치의 구조예 2>
도 14의 (A) 내지 (D)는 본 발명의 일 형태의 입출력 장치의 구조를 도시한 것이다. 도 14의 (A)는 본 발명의 일 형태의 입출력 장치(200D)의 상면도이고, 도 14의 (B)는 도 14의 (A)에서의 절단선 A-B 및 C-D를 따르는 단면을 포함하는 단면도이다.
본 실시형태에 설명된 입출력 장치(200D)는, 착색층(267R) 및 착색층(267R)을 둘러싼 차광층(267BM)이 기재(270)와 발광 소자(250R) 사이에 제공되고, 보호막(267p)이 기재(270) 측에 제공되고, 표시 모듈(280R)이 기재(270)가 제공된 측에 광을 사출하는 점에서, 도 6의 (A) 내지 (D)를 참조하여 설명된 입출력 장치(200C)와 상이하다. 다른 구성 요소로서는, 비슷한 구성 요소를 사용할 수 있다.
따라서, 입출력 장치(200D)는 기재(270)가 제공되는 측에 표시 데이터를 표시할 수 있다. 또한, 입출력 장치(200D)는 기재(270)가 제공되는 측에 가깝게 위치하거나 또는 접촉되는 물체의 검지에 의하여 검지 데이터를 공급할 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 어느 것과 적절히 조합될 수 있다.
(실시형태 5)
본 실시형태에서, 본 발명의 일 형태의 변환 회로 등에 사용될 수 있는 트랜지스터의 구조에 대하여 도 7의 (A) 내지 (C)를 참조하여 설명된다.
도 7의 (A) 내지 (C)는 트랜지스터(T151)의 상면도 및 단면도이다. 도 7의 (A)는 트랜지스터(T151)의 상면도이다. 도 7의 (B)는 도 7의 (A)의 일점 쇄선 A-B를 따르는 단면의 단면도에 상당한다. 도 7의 (C)는 도 7의 (A)의 일점 쇄선 C-D를 따르는 단면의 단면도이다. 또한 도 7의 (A)에서, 일부 구성 요소는 명확성을 위하여 도시되지 않았다.
또한 본 실시형태에서, 제 1 전극은 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽을 말하고 제 2 전극은 다른 쪽을 말한다.
트랜지스터(T151)는, 기판(T102) 위에 제공되는 게이트 전극(T104a), 기판(T102) 및 게이트 전극(T104a) 위에 형성되고 절연막(T106 및 T107)을 포함하는 제 1 절연막(T108), 제 1 절연막(T108)을 개재하여 게이트 전극(T104a)과 중첩되는 산화물 반도체막(T110), 및 산화물 반도체막(T110)과 접촉되는 제 1 전극(T112a) 및 제 2 전극(T112b)을 포함한다.
또한, 제 1 절연막(T108), 산화물 반도체막(T110), 제 1 전극(T112a), 및 제 2 전극(T112b) 위에, 절연막(T114, T116, 및 T118)을 포함하는 제 2 절연막(T120) 및 제 2 절연막(T120) 위에 형성되는 게이트 전극(T122c)이 제공된다.
게이트 전극(T122c)은 제 1 절연막(T108) 및 제 2 절연막(T120)에 제공된 개구(T142e)를 통하여 게이트 전극(T104a)에 접속된다. 또한, 화소 전극으로서 기능하는 도전막(T122a)은 절연막(T118) 위에 형성된다. 도전막(T122a)은 제 2 절연막(T120)에 제공된 개구(T142a)를 통하여 제 2 전극(T112b)에 접속된다.
또한, 제 1 절연막(T108)은 트랜지스터(T151)의 제 1 게이트 절연막으로서 기능하고, 제 2 절연막(T120)은 트랜지스터(T151)의 제 2 게이트 절연막으로서 기능한다. 또한, 도전막(T122a)은 화소 전극으로서 기능한다.
본 발명의 일 형태의 트랜지스터(T151)에서, 채널 폭 방향에서, 제 1 절연막(T108)과 제 2 절연막(T120) 사이의 산화물 반도체막(T110)은 게이트 전극(T104a)과 게이트 전극(T122c) 사이에 제공된다. 또한, 도 7의 (A)에 도시된 바와 같이, 상면에서 볼 때, 게이트 전극(T104a)은 제 1 절연막(T108)을 개재하여 산화물 반도체막(T110)의 측면과 중첩된다.
복수의 개구는 제 1 절연막(T108) 및 제 2 절연막(T120)에 제공된다. 대표적으로는, 도 7의 (B)에 도시된 바와 같이, 제 2 전극(T112b)의 일부가 노출되는 개구(T142a)가 제공된다. 또한, 개구(T142e)는 도 7의 (C)에 도시된 바와 같이 제공된다.
개구(T142a)를 통하여, 제 2 전극(T112b)은 도전막(T122a)에 접속된다.
또한, 개구(T142e)를 통하여, 게이트 전극(T104a)은 게이트 전극(T122c)에 접속된다.
게이트 전극(T104a) 및 게이트 전극(T122c)이 포함되고 같은 전위가 게이트 전극(T104a) 및 게이트 전극(T122c)에 인가될 때, 캐리어는 산화물 반도체막(T110)의 넓은 영역에서 흐른다. 따라서, 트랜지스터(T151) 내를 이동하는 캐리어의 양은 증가된다.
결과적으로, 트랜지스터(T151)의 온 상태 전류가 증가되고, 전계 효과 이동도가 예를 들어 10cm2/V·s 이상 또는 20cm2/V·s 이상으로 증가된다. 또한 여기서, 전계 효과 이동도는, 산화물 반도체막의 물리성으로서의 이동도의 근사값이 아니라, 트랜지스터의 포화 영역에서의 외견상의 전계 효과 이동도이며 전류 구동 능력의 지표이다.
전계 효과 이동도의 증가는 트랜지스터의 채널 길이(L길이라고도 함)가 0.5μm 이상 6.5μm 이하, 바람직하게는 1μm보다 길고 6μm 미만, 더 바람직하게는 1μm보다 길고 4μm 이하, 더 바람직하게는 1μm보다 길고 3.5μm 이하, 더 바람직하게는 1μm보다 길고 2.5μm 이하일 때 현저해진다. 또한, 채널 길이가 0.5μm 이상 6.5μm 이하로 작으면, 채널폭도 짧아질 수 있다.
트랜지스터는 게이트 전극(T104a) 및 게이트 전극(T122c)을 포함하고, 각각은 외부의 전계를 차폐하는 기능을 가지므로, 기판(T102)과 게이트 전극(T104a) 사이 및 게이트 전극(T122c) 위의 하전 입자 등의 전하가 산화물 반도체막(T110)에 영향을 미치지 않는다. 따라서, 스트레스 테스트(예를 들어 음의 전위가 게이트 전극에 인가되는 네거티브 게이트 바이어스 온도(-GBT) 스트레스 테스트)로 인한 열화는 저감될 수 있고, 다른 드레인 전압에서의 온 상태 전류의 승압의 변동이 억제될 수 있다.
BT 스트레스 테스트는 가속 시험의 일종이고, 짧은 시간 안에, 장기적 사용에 의하여 발생되는 트랜지스터의 특성 변화(즉 시간이 지나면서 바뀌는 것)를 평가할 수 있다. 특히, BT 스트레스 테스트에서의 트랜지스터의 문턱 전압의 변화의 양은 신뢰성 트랜지스터를 평가할 때의 중요한 지표이다. BT 스트레스 테스트에서의 문턱 전압의 변화의 양이 작을 때, 트랜지스터의 신뢰성은 높다.
기판(T102) 및 트랜지스터(T151)에 포함된 각 구성 요소에 대하여 아래에서 설명한다.
≪기판(T102)≫
기판(T102)에는, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨보로실리케이트 유리 등의 유리 재료가 사용된다. 대량 생산에 있어서, 기판(T102)에는, 다음의 크기 중 어느 것의 마더 유리를 사용하는 것이 바람직하다: 제 8 세대(2160mm×2460mm), 제 9 세대(2400mm×2800mm 또는 2450mm×3050mm), 제 10 세대(2950mm×3400mm) 등. 고온 처리 및 장기간의 처리 시간은, 마더 유리를 대폭으로 수축시킨다. 따라서, 마더 유리를 사용하여 양산을 수행하는 경우, 제작 공정에서의 가열 처리는, 600℃ 이하로 수행되는 것이 바람직하고, 더 바람직하게는 450℃ 이하, 더 바람직하게는 350℃ 이하이다.
≪게이트 전극(T104a)≫
게이트 전극(T104a)은 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 및 텅스텐에서 선택된 금속 원소, 이들 금속 원소 중 어느 것을 성분으로서 포함하는 합금, 이들 금속 원소를 조합하여 포함하는 합금 등을 사용하여 형성될 수 있다. 또한, 게이트 전극(T104a)은 단층 구조 또는 2 이상의 층을 포함하는 적층 구조를 가져도 좋다. 예를 들어, 타이타늄막이 알루미늄막 위에 적층되는 2층 구조, 타이타늄막이 질화 타이타늄막 위에 적층되는 2층 구조, 텅스텐막이 질화 타이타늄막 위에 적층되는 2층 구조, 텅스텐막이 질화 탄탈럼막 또는 질화 텅스텐막 위에 적층되는 2층 구조, 타이타늄막, 알루미늄막, 및 타이타늄막이 이 순서대로 적층되는 3층 구조 등을 들 수 있다. 또는, 알루미늄과 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 및 스칸듐에서 선택되는 하나 이상의 원소가 포함되는 합금막 또는 질화막이 사용되어도 좋다. 게이트 전극(T104a)은 예를 들어 스퍼터링법으로 형성될 수 있다.
≪제 1 절연막(T108)≫
제 1 절연막(T108)이 절연막(T106) 및 절연막(T107)의 2층 구조를 갖는 예가 도시되었다. 또한 제 1 절연막(T108)의 구조는 이에 한정되지 않고, 예를 들어, 제 1 절연막(T108)은 단층 구조 또는 3층 이상을 포함하는 적층 구조를 가져도 좋다.
절연막(T106)은 PE-CVD 장치를 사용하여, 예를 들어 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막 등 중 어느 것을 사용한 적층 구조 또는 단층 구조를 갖도록 형성된다. 절연막(T106)이 적층 구조를 갖는 경우, 제 1 질화 실리콘막으로서 결함이 적은 질화 실리콘막이 제공되고, 제 1 질화 실리콘막 위에 제 2 질화 실리콘막으로서 수소 및 암모니아가 방출되기 어려운 질화 실리콘막이 제공되는 것이 바람직하다. 결과적으로, 절연막(T106)에 포함된 수소 및 질소는 나중에 형성되는 산화물 반도체막(T110)으로의 이동 또는 확산을 방지할 수 있다.
절연막(T107)은 PE-CVD 장치를 사용하여, 산화 실리콘막, 산화질화 실리콘막 등 중 어느 것을 사용한 단층 구조 또는 적층 구조를 갖도록 형성된다.
제 1 절연막(T108)은 적층 구조를 가질 수 있고, 예를 들어, 절연막(T106)으로서 사용되는 400nm 두께의 질화 실리콘막 및 절연막(T107)으로서 사용되는 50nm 두께의 산화질화 실리콘막이 이 순서대로 형성된다. 불순물의 침입이 억제되는 경우, 질화 실리콘막 및 산화질화 실리콘막은 진공 내에서 계속해서 형성되는 것이 바람직하다. 또한 게이트 전극(T104a)과 중첩되는 부분의 제 1 절연막(T108)은 트랜지스터(T151)의 게이트 절연막으로서 기능한다. 질화산화 실리콘은 질소가 산소보다 많이 포함되는 절연 재료를 말하고, 한편 산화질화 실리콘은 산소가 질소보다 많이 포함되는 절연 재료를 말한다.
≪산화물 반도체막(T110)≫
산화물 반도체막(T110)에는, 산화물 반도체가 사용되는 것이 바람직하다. 산화물 반도체로서, 인듐(In), 아연(Zn), 및 M(Al, Ga, Ge, Y, Zr, Sn, La, Ce, 또는 Hf 등의 금속)을 적어도 포함하는 In-M-Zn 산화물로 나타내어진 막이 포함되는 것이 바람직하다. 또는, In 및 Zn 양쪽을 포함하는 것이 바람직하다. 산화물 반도체를 포함한 트랜지스터의 전기 특성의 변동을 줄이기 위하여, 산화물 반도체는 In 및 Zn에 더하여 스테빌라이저를 포함하는 것이 바람직하다.
스테빌라이저로서, 갈륨(Ga), 주석(Sn), 하프늄(Hf), 알루미늄(Al), 지르코늄(Zr) 등을 들 수 있다. 다른 스테빌라이저로서, 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨(Tm), 이터븀(Yb), 또는 루테튬(Lu) 등의 란타노이드를 들 수 있다.
산화물 반도체막(T110)에 포함된 산화물 반도체로서, 예를 들어 이하 중 어느 것을 사용할 수 있다: In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, 및 In-Hf-Al-Zn계 산화물을 사용할 수 있다.
또한 여기서 "In-Ga-Zn계 산화물"이란, In, Ga, 및 Zn을 주성분으로서 포함하는 산화물을 뜻하며 In:Ga:Zn의 비율에 한정은 없다. In-Ga-Zn계 산화물은 In, Ga, 및 Zn에 더하여 다른 금속 원소를 포함하여도 좋다.
산화물 반도체막(T110)은 스퍼터링법, MBE(molecular beam epitaxy)법, CVD법, 펄스 레이저 퇴적법, ALD(atomic layer deposition)법 등에 의하여 적절히 형성될 수 있다. 특히, 산화물 반도체막(T110)이 밀집하게 될 수 있으므로 스퍼터링법에 의하여 형성되는 것이 바람직하다.
산화물 반도체막(T110)으로서 산화물 반도체막을 형성할 때, 가능한 한 산화물 반도체막 중의 수소 농도를 저감시키는 것이 바람직하다. 수소 농도를 저감시키기 위하여 예를 들어, 스퍼터링법의 경우에는, 퇴적실이 고진공으로 배출될 필요가 있고 스퍼터링 가스가 고순도화될 필요도 있다. 스퍼터링 가스에 사용하는 산소 가스 또는 아르곤 가스로서는, 이슬점(dew point)이 -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하, 또는 더 바람직하게는 -120℃ 이하를 갖도록 고순도화된 가스가 사용되어, 산화물 반도체막으로 수분 등이 들어가는 것을 축소할 수 있다.
퇴적실 내의 잔류 수분을 제거하기 위하여, 크라이오 펌프, 이온 펌프, 또는 타이타늄 서블리메이션 펌프 등의 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 그 대신, 콜드 트랩이 제공된 터보 분자 펌프가 사용되어도 좋다. 물(H2O) 등 수소 원자를 포함한 화합물, 탄소 원자를 포함하는 화합물 등의 제거 능력이 높은 크라이오 펌프를 사용하여 퇴적실이 배기될 때, 퇴적실에서 형성된 산화물 반도체막에 포함된 불순물의 농도를 저감시킬 수 있다.
산화물 반도체막(T110)으로서 산화물 반도체막이 스퍼터링법으로 형성될 때, 막 형성에 사용되는 금속 산화물 타깃의 상대 밀도(충전율)이 90% 이상 100% 이하, 바람직하게는 95% 이상 100% 이하이다. 상대 밀도가 높은 금속 산화물 타깃을 사용하여, 밀집한 산화물 반도체막을 형성할 수 있다.
또한 산화물 반도체막의 불순물 농도를 저감하기 위하여, 기판(T102)이 고온으로 유지되는 동안 산화물 반도체막(T110)으로서 산화물 반도체막을 형성하는 것도 효과적이다. 기판(T102)이 가열되는 온도는 150℃ 이상 450℃ 이하이어도 좋고; 기판 온도는 바람직하게는 200℃ 이상 350℃ 이하이다.
다음에, 제 1 가열 처리가 수행되는 것이 바람직하다. 제 1 가열 처리는 250℃ 이상 650℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하의 온도로 불활성 가스 분위기, 산화성 가스를 10ppm 이상 포함하는 분위기, 또는 감압 상태에서 수행하면 좋다. 또는, 가열 처리가 불활성 가스 분위기에서 수행되고 나서, 이탈된 산소를 보상하기 위하여, 다른 가열 처리가 산화성 가스를 10ppm 이상 포함하는 분위기에서 수행되는 식으로 제 1 가열 처리가 수행되어도 좋다. 제 1 가열 처리에 의하여, 산화물 반도체막(T110)에 사용되는 산화물 반도체의 결정성을 높일 수 있고, 또한 제 1 절연막(T108) 및 산화물 반도체막(T110)으로부터 수소 및 물 등의 불순물을 제거할 수 있다. 섬 형상의 산화물 반도체막(T110)으로 가공하기 전에 제 1 가열 처리를 수행하여도 좋다.
≪제 1 전극, 제 2 전극≫
제 1 전극(T112a) 및 제 2 전극(T112b)은 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 중 어느 것, 또는 주성분으로서 이들 금속 원소 중 어느 것을 포함하는 합금을 사용하는 단층 구조 또는 적층 구조의 도전막(T112)을 사용하여 형성될 수 있다. 특히, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 및 텅스텐에서 선택된 하나 이상의 원소가 포함되는 것이 바람직하다. 예를 들어, 타이타늄막이 알루미늄막 위에 적층되는 2층 구조, 타이타늄막이 텅스텐막 위에 적층되는 2층 구조, 구리막이 구리 마그네슘 알루미늄 합금막 위에 형성되는 2층 구조, 타이타늄막 또는 질화 타이타늄막, 알루미늄막 또는 구리막, 및 타이타늄막 또는 질화 타이타늄막이 이 순서대로 적층되는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막, 알루미늄막 또는 구리막, 및 몰리브데넘막 또는 질화 몰리브데넘막이 이 순서대로 적층되는 3층 구조 등을 들 수 있다. 또한, 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투명성 도전성 재료를 사용할 수 있다. 도전막은 예를 들어 스퍼터링법으로 형성될 수 있다.
≪절연막(T114), 절연막(T116)≫
절연막(T114), 절연막(T116), 및 절연막(T118)의 3층 구조를 갖는 제 2 절연막(T120)의 예를 도시하였다. 또한, 제 2 절연막(T120)의 구조는 이에 한정되지 않고, 예를 들어, 제 2 절연막(T120)은 단층 구조, 2층을 포함하는 적층 구조, 또는 4층 이상을 포함하는 적층 구조를 가져도 좋다.
절연막(T114) 및 절연막(T116)에는, 산소를 포함하는 무기 절연성 재료를, 산화물 반도체막(T110)에 사용된 산화물 반도체와의 계면의 특성을 향상시키기 위하여 사용할 수 있다. 산소를 포함하는 무기 절연성 재료의 예로서, 산화 실리콘막, 산화질화 실리콘막 등을 들 수 있다. 절연막(T114) 및 절연막(T116)은 예를 들어 PE-CVD법에 의하여 형성될 수 있다.
절연막(T114)의 두께는 5nm 이상 150nm 이하, 바람직하게는 5nm 이상 50nm 이하, 더 바람직하게는 10nm 이상 30nm 이하가 될 수 있다. 절연막(T116)의 두께는 30nm 이상 500nm 이하, 바람직하게는 150nm 이상 400nm 이하가 될 수 있다.
또한, 절연막(T114) 및 절연막(T116)은 같은 종류의 재료로 형성된 절연막을 사용하여 형성될 수 있다; 따라서 절연막(T114)과 절연막(T116) 사이의 경계는 명확하게 관찰될 수 없는 경우가 있다. 따라서, 본 실시형태에서, 절연막(T114)과 절연막(T116) 사이의 경계는 파선으로 나타내어진다. 절연막(T114) 및 절연막(T116)의 2층 구조에 대하여 본 실시형태에 설명되지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 절연막(T114)의 단층 구조, 절연막(T116)의 단층 구조, 또는 3층 이상을 포함하는 적층 구조를 사용하여도 좋다.
절연막(T118)은 외부의 물, 알칼리 금속, 또는 알칼리 토금속 등의 불순물이 산화물 반도체막(T110)으로 확산되는 것을 방지하는 재료를 사용하여 형성되는 막이며, 수소를 더 포함한다.
예를 들어, 두께 150nm 이상 400nm 이하의 질화 실리콘막, 질화산화 실리콘막 등을 절연막(T118)으로서 사용할 수 있다. 본 실시형태에서, 150nm 두께의 질화 실리콘막은 절연막(T118)으로서 사용된다.
상기 질화 실리콘막은 불순물 등에 대한 차단성이 향상되도록 고온으로 형성되는 것이 바람직하다; 예를 들어 질화 실리콘막은 기판 온도 100℃ 이상 기판 변형점 이하, 더 바람직하게는 300℃ 이상 400℃ 이하의 온도로 형성되는 것이 바람직하다. 고온으로 질화 실리콘막이 형성되는 경우, 산화물 반도체막(T110)에 사용되는 산화물 반도체로부터 산소가 방출되고 캐리어 농도가 증가되는 현상이 발생되는 경우가 있어, 이러한 온도의 상한은 그 현상이 발생되지 않는 온도이다.
≪도전막(T122a), 게이트 전극(T122c)≫
도전막(T122a) 및 게이트 전극(T122c)에 사용된 도전막에, 인듐을 포함하는 산화물을 사용하여도 좋다. 예를 들어, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO라고 함), 인듐 아연 산화물, 또는 산화 실리콘을 첨가한 인듐 주석 산화물 등 투광성 도전성 재료를 사용할 수 있다. 도전막(T122a) 및 게이트 전극(T122c)으로서 사용될 수 있는 도전막은 예를 들어, 스퍼터링법으로 형성될 수 있다.
또한 본 실시형태에 설명된 구조, 방법 등은 다른 실시형태에 설명된 구조, 방법 등 중 어느 것과 적절히 조합하여 사용될 수 있다.
(실시형태 6)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치의 제작에 사용될 수 있는 적층체의 제작 방법에 대하여 도 8의 (A1), (A2), (B1), (B2), (C), (D1), (D2), (E1), 및 (E2)를 참조하여 설명된다.
도 8의 (A1) 내지 (E2)는 적층체의 제작 공정을 도시한 개략도이다. 가공 부재 및 적층체의 구조를 도시한 단면도가 도 8의 (A1) 내지 (E2)의 왼쪽에 나타내어지고, 도 8의 (C)를 제외하여 단면에 상당하는 상면도가 오른쪽에 나타내어진다.
<적층체의 제작 방법>
가공 부재(80)로부터 적층체(81)를 제작하는 방법에 대하여 도 8의 (A1) 내지 (E2)를 참조하여 이하에서 설명한다.
가공 부재(80)는 제 1 기판(F1), 제 1 기판(F1) 상의 제 1 분리층(F2), 한쪽 표면이 제 1 분리층(F2)에 접촉되어 분리되는 제 1 층(F3)(이하에서 단순히 제 1 층(F3)이라고 함), 한쪽 표면이 제 1 층(F3)의 다른 쪽 표면과 접촉되는 접착층(30), 및 접착층(30)의 다른 쪽 표면에 접촉되는 기재(S5)를 포함한다(도 8의 (A1) 및 (A2)).
또한 가공 부재(80)의 구조에 대하여 실시형태 8에서 자세히 설명한다.
≪분리 트리거의 형성≫
분리 트리거(F3s)가 접착층(30) 단부 근처에 형성되는 가공 부재(80)를 준비한다.
분리 트리거(F3s)는 제 1 기판(F1)으로부터 제 1 층(F3)의 일부를 분리하여 형성된다.
제 1 층(F3)의 일부는, 제 1 기판(F1) 측으로부터 제 1 층(F3)으로 날카로운 끝을 삽입함으로써 또는 레이저 등을 이용하는 방법(예를 들어 레이저 어블레이션법)에 의하여, 제 1 분리층(F2)으로부터 분리될 수 있다. 이로써, 분리 트리거(F3s)가 형성될 수 있다.
≪제 1 스텝≫
분리 트리거(F3s)가 접착층(30)의 단부 근처에 미리 형성되는 가공 부재(80)를 준비한다(도 8의 (B1) 및 (B2) 참조).
≪제 2 스텝≫
가공 부재(80)의 한쪽의 표층(80b)이 분리된다. 이 스텝에 의하여, 제 1 잔여부(80a)는 가공 부재(80)로부터 얻어진다.
구체적으로는, 접착층(30)의 단부 근처에 형성된 분리 트리거(F3s)로부터, 제 1 기판(F1) 및 제 1 분리층(F2)은 제 1 층(F3)으로부터 분리된다(도 8의 (C) 참조). 따라서, 제 1 층(F3), 한쪽 표면이 제 1 층(F3)에 접촉되는 접착층(30), 및 접착층(30)의 다른 쪽 표면에 접촉되는 기재(S5)를 포함하는 제 1 잔여부(80a)가 얻어진다.
정전기를 제거하기 위하여 제 1 분리층(F2)과 제 1 층(F3) 사이의 계면 근방에 이온이 조사되는 동안 분리가 수행될 수 있다. 구체적으로는, 이온은 이온화 장치에 의하여 생성될 수 있다.
제 1 층(F3)이 제 1 분리층(F2)으로부터 분리될 때, 액체는 제 1 분리층(F2)과 제 1 층(F3) 사이의 계면에 주입될 수 있다. 또는, 액체가 노즐(99)에 의하여 분출되고 내뿜게 될 수 있다. 예를 들어, 주입되거나 또는 내뿜게 된 액체로서, 물, 극성 용매 등이 사용될 수 있다.
액체를 주입함으로써, 분리에 의하여 발생된 정전기 등의 영향을 저감시킬 수 있다. 또는, 분리층을 녹이는 액체가 주입되는 동안 분리가 수행되어도 좋다.
특히, 산화 텅스텐을 포함하는 막이 제 1 분리층(F2)으로서 사용되는 경우, 분리로 인하여 제 1 층(F3)에 인가된 스트레스가 저감될 수 있기 때문에 물을 포함하는 액체가 주입되거나 또는 내뿜게 되면서 제 1 층(F3)이 분리되는 것이 바람직하다.
≪제 3 스텝≫
제 1 접착층(31)은 제 1 잔여부(80a) 위에 형성되고, 제 1 잔여부(80a) 및 제 1 지지체(41)는 제 1 접착층(31)에 의하여 서로 접합된다(도 8의 (D1) 및 (D2) 참조). 이 스텝에 의하여, 적층체(81)는 제 1 잔여부(80a)를 사용하여 얻어진다.
구체적으로는, 제 1 지지체(41), 제 1 접착층(31), 제 1 층(F3), 한쪽 표면이 제 1 층(F3)에 접촉되는 접착층(30), 및 접착층(30)의 다른 쪽 표면에 접촉되는 기재(S5)를 포함하는 적층체(81)가 얻어진다(도 8의 (E1) 및 (E2) 참조).
접착층(30)을 형성하기 위하여, 다양한 방법 중 어느 것이 이용될 수 있다. 예를 들어, 접착층(30)은 디스펜서, 스크린 인쇄법 등에 의하여 형성될 수 있다. 접착층(30)은 그 재료에 따라 선택된 방법에 의하여 경화된다. 예를 들어, 광경화형 접착제가 접착층(30)에 사용될 때, 소정의 파장을 갖는 광을 포함하는 광이 사출된다.
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 어느 것과 적절히 조합될 수 있다.
(실시형태 7)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치의 제작에 사용될 수 있는 적층체의 제작 방법에 대하여 도 9의 (A1), (A2), (B1), (B2), (C), (D1), (D2), (E1), 및 (E2), 및 도 10의 (A1), (A2), (B), (C), (D1), (D2), (E1), 및 (E2)를 참조하여 설명한다.
도 9의 (A1) 내지 (E2) 및 도 10의 (A1) 내지 (E2)는 적층체의 제작 공정을 도시한 개략도이다. 가공 부재 및 적층체의 구조를 도시한 단면도는 도 9의 (A1) 내지 (E2) 및 도 10의 (A1) 내지 (E2)의 왼쪽에 나타내어지고, 도 9의 (C), 도 10의 (B) 및 (C)를 제외하여 단면도에 상당하는 상면도가 오른쪽에 나타내어진다.
<적층체 제작 방법>
가공 부재(90)로부터 적층체(92)를 제작하는 방법에 대하여 도 9의 (A1) 내지 (E2) 및 도 10의 (A1) 내지 (E2)를 참조하여 이하에서 설명한다.
가공 부재(90)는, 접착층(30)의 다른 쪽 표면이, 기재(S5) 대신, 분리되는 제 2 층(S3)(이후에서 단순히 제 2 층(S3)이라고도 함)의 한쪽 표면에 접촉되는 점에서 가공 부재(80)와 다르다.
구체적으로 가공 부재(90)는, 기재(S5) 대신 제 2 기판(S1), 제 2 기판(S1) 위의 제 2 분리층(S2), 및 제 2 분리층(S2)에 다른 쪽 표면이 접촉되는 제 2 층(S3)을 포함하고, 제 2 층(S3)의 한쪽 표면이 접착층(30)의 다른 쪽 표면에 접촉되는 점에서 다르다.
가공 부재(90)에서, 제 1 기판(F1), 제 1 분리층(F2), 한쪽 표면이 제 1 분리층(F2)에 접촉되는 제 1 층(F3), 한쪽 표면이 제 1 층(F3)의 다른 쪽 표면에 접촉되는 접착층(30), 한쪽 표면이 접착층(30)의 다른 쪽 표면에 접촉되는 제 2 층(S3), 한쪽 표면이 제 2 층(S3)의 다른 쪽 표면에 접촉되는 제 2 분리층(S2), 및 제 2 기판(S1)은 이 순서대로 배치된다(도 9의 (A1) 및 (A2) 참조).
또한 가공 부재(90)의 구조에 대하여 실시형태 7에서 자세히 설명한다.
≪제 1 스텝≫
분리 트리거(F3s)가 접착층(30)의 단부 근처에 형성되는 가공 부재(90)를 준비한다(도 9의 (B1) 및 (B2) 참조).
분리 트리거(F3s)는 제 1 기판(F1)으로부터 제 1 층(F3)의 일부를 분리하여 형성된다.
제 1 층(F3)의 일부는 제 1 기판(F1) 측으로부터 제 1 층(F3)으로 날카로운 끝이 삽입되어 또는 레이저 등을 사용하는 방법(예를 들어 레이저 어블레이션법)에 의하여, 제 1 분리층(F2)으로부터 분리될 수 있다. 이로써, 분리 트리거(F3s)가 형성될 수 있다.
≪제 2 스텝≫
가공 부재(90)의 한쪽의 표층(90b)이 분리된다. 이 스텝에 의하여, 제 1 잔여부(90a)는 가공 부재(90)로부터 얻어진다.
구체적으로는, 접착층(30)의 단부 근처에 형성된 분리 트리거(F3s)로부터, 제 1 기판(F1) 및 제 1 분리층(F2)이 제 1 층(F3)으로부터 분리된다(도 9의 (C) 참조). 따라서, 제 1 층(F3), 한쪽 표면이 제 1 층(F3)에 접촉되는 접착층(30), 한쪽 표면이 접착층(30)의 다른 쪽 표면에 접촉되는 제 2 층(S3), 한쪽 표면이 제 2 층(S3)의 다른 쪽 표면에 접촉되는 제 2 분리층(S2), 및 제 2 기판(S1)이 이 순서대로 배치되는 제 1 잔여부(90a)가 얻어진다.
제 1 분리층(F2)과 제 1 층(F3) 사이의 계면 근방에 정전기를 제거하기 위하여 이온이 조사되는 동안 분리가 수행되어도 좋다. 구체적으로는, 이온은 이온화 장치에 의하여 발생될 수 있다.
제 1 층(F3)이 제 1 분리층(F2)으로부터 분리될 때, 액체는 제 1 분리층(F2)과 제 1 층(F3) 사이의 계면에 주입될 수 있다. 또는, 액체는 노즐(99)에 의하여 분출되고 내뿜게 될 수 있다. 예를 들어, 분출되거나 또는 내뿜게 되는 액체로서, 물, 극성 용매 등이 사용될 수 있다.
액체를 주입함으로써, 분리에 의하여 발생된 정전기 등의 영향을 저감시킬 수 있다. 또는, 분리는 분리층을 녹이는 액체가 주입되는 동안 수행되어도 좋다.
특히, 산화 텅스텐을 포함하는 막이 제 1 분리층(F2)으로서 사용되는 경우, 분리로 인하여 제 1 층(F3)에 인가된 스트레스가 저감될 수 있기 때문에 물을 포함하는 액체가 주입되거나 또는 내뿜게 되면서 제 1 층(F3)이 분리되는 것이 바람직하다.
≪제 3 스텝≫
제 1 접착층(31)은 제 1 잔여부(90a) 위에 형성되고(도 9의 (D1) 및 (D2) 참조), 및 제 1 잔여부(90a) 및 제 1 지지체(41)는 제 1 접착층(31)과 서로 접합된다. 이 스텝에 의하여, 적층체(91)는 제 1 잔여부(90a)를 사용하여 얻어진다.
구체적으로는, 제 1 지지체(41), 제 1 접착층(31), 제 1 층(F3), 한쪽 표면이 제 1 층(F3)에 접촉되는 접착층(30), 한쪽 표면이 접착층(30)의 다른 쪽 표면에 접촉되는 제 2 층(S3), 제 2 층(S3)의 다른 쪽 표면에 한쪽 표면이 접촉되는 제 2 분리층(S2), 및 제 2 기판(S1)이 이 순서대로 배치되는 적층체(91)가 얻어진다(도 9의 (E1) 및 (E2) 참조).
≪제 4 스텝≫
제 2 분리 트리거(91s)는, 제 2 기판(S1)으로부터, 적층체(91)의 제 1 접착층(31)의 단부 근처의 제 2 층(S3)의 일부를 분리하여 형성된다.
예를 들어, 제 1 지지체(41) 및 제 1 접착층(31)은 제 1 지지체(41) 측으로부터 절단되고, 제 2 층(S3)의 일부는 새로 형성되는 제 1 접착층(31)의 단부를 따라 제 2 기판(S1)으로부터 분리된다.
구체적으로는, 제 2 분리층(S2) 위에 있고 제 2 층(S3)이 제공되는 영역의 제 1 접착층(31) 및 제 1 지지체(41)는 날카로운 끝을 포함하는 날 등에 의하여 절단되고, 새로 형성된 제 1 접착층(31)의 단부를 따라, 제 2 층(S3)은 부분적으로 제 2 기판(S1)으로부터 분리된다(도 10의 (A1) 및 (A2)).
이 스텝에 의하여, 분리 트리거(91s)는 새로 형성되는 제 1 지지체(41b) 및 제 1 접착층(31)의 단부 근처에 형성된다.
≪제 5 스텝≫
제 2 잔여부(91a)는 적층체(91)로부터 분리된다. 이 스텝에 의하여, 제 2 잔여부(91a)는 적층체(91)로부터 얻어진다(도 10의 (C) 참조).
구체적으로는, 제 1 접착층(31)의 단부 근처에 형성된 분리 트리거(91s)로부터, 제 2 기판(S1) 및 제 2 분리층(S2)이 제 2 층(S3)으로부터 분리된다. 이 스텝에 의하여, 제 1 지지체(41b), 제 1 접착층(31), 제 1 층(F3), 한쪽 표면이 제 1 층(F3)에 접촉되는 접착층(30), 및 한쪽 표면이 접착층(30)의 다른 쪽 표면에 접촉되는 제 2 층(S3)이 이 순서대로 배치되는 제 2 잔여부(91a)가 얻어진다.
분리는 제 2 분리층(S2)과 제 2 층(S3) 사이의 계면 근방에 정전기를 제거하기 위하여 이온이 조사되는 동안 수행될 수 있다. 구체적으로는, 이온은 이온화 장치에 의하여 생성될 수 있다.
제 2 층(S3)이 제 2 분리층(S2)으로부터 분리될 때, 액체는 제 2 분리층(S2)과 제 2 층(S3) 사이의 계면에 주입될 수 있다. 또는, 액체는 노즐(99)에 의하여 분출되고 내뿜게 될 수 있다. 예를 들어, 분출되거나 또는 내뿜게 된 액체로서, 물, 극성 용매 등이 사용될 수 있다.
액체를 주입함으로써, 분리에 의하여 발생된 정전기 등의 영향을 저감시킬 수 있다. 또는, 분리는 분리층을 녹이는 액체가 주입되는 동안 수행되어도 좋다.
특히, 산화 텅스텐을 포함하는 막이 제 2 분리층(S2)으로서 사용되는 경우, 분리로 인하여 제 2 층(S3)에 인가된 스트레스가 저감될 수 있기 때문에 물을 포함하는 액체가 주입되거나 또는 내뿜게 되면서 제 2 층(S3)이 분리되는 것이 바람직하다.
≪제 6 스텝≫
제 2 접착층(32)이 제 2 잔여부(91a) 위에 형성된다(도 10의 (D1) 및 (D2) 참조).
제 2 잔여부(91a) 및 제 2 지지체(42)는 제 2 접착층(32)에 의하여 서로 접합된다. 이 스텝에 의하여, 적층체(92)는 제 2 잔여부(91a)를 사용하여 얻어진다(도 10의 (E1) 및 (E2) 참조).
구체적으로는, 제 1 지지체(41b), 제 1 접착층(31), 제 1 층(F3), 한쪽 표면이 제 1 층(F3)에 접촉되는 접착층(30), 한쪽 표면이 접착층(30)의 다른 쪽 표면에 접촉되는 제 2 층(S3), 제 2 접착층(32), 및 제 2 지지체(42)가 이 순서대로 배치되는 적층체(92)가 얻어진다.
<지지체의 개구부를 갖는 적층체의 제작 방법>
지지체의 개구부를 갖는 각 적층체의 제작 방법에 대하여 도 11의 (A1), (A2), (B1), (B2), (C1), (C2), (D1), 및 (D2)를 참조하여 설명한다.
도 11의 (A1) 내지 (D2)는 지지체에서, 분리된 층의 일부가 노출되는 개구부를 각각 갖는 적층체의 제작 방법을 도시한 것이다. 적층체의 구조를 도시한 단면도는 도 11의 (A1) 내지 (D2)의 왼쪽에 나타내어지고, 단면도에 상당하는 상면도는 오른쪽에 나타내어진다.
도 11의 (A1) 내지 (B2)는 제 1 지지체(41b)보다 작은 제 2 지지체(42b)를 사용함으로써 개구부를 갖는 적층체(92c)를 제작하는 방법을 도시한 것이다.
도 11의 (C1) 내지 (D2)는 제 2 지지체(42)에 형성된 개구부를 갖는 적층체(92d)를 제작하는 방법의 예를 도시한 것이다.
≪지지체의 개구부를 갖는 적층체의 제작 방법의 예 1≫
적층체의 제작 방법은, 제 1 지지체(41b)보다 작은 제 2 지지체(42b)가 제 2 지지체(42) 대신 제 6 스텝에서 사용되는 점을 제외하면 상술한 바와 같은 스텝을 갖는다. 이 방법에 의하여, 제 2 층(S3)의 일부가 노출되는 적층체가 제작될 수 있다(도 11의 (A1) 및 (A2) 참조).
제 2 접착층(32)으로서, 액체 접착제가 사용될 수 있다. 또는, 유동성이 억제되고 미리 매엽식으로 형성되는 접착제(시트상 접착제라고도 함)가 사용될 수 있다. 시트상 접착제를 사용함으로써, 제 2 지지체(42b)를 넘어 연장되는 접착층(32)의 일부의 양을 적게 할 수 있다. 또한, 접착층(32)의 두께는 용이하게 균일하게 할 수 있다.
제 2 층(S3)의 노출된 부분은 제 1 층(F3)이 노출되도록 절단되어도 좋다(도 11의 (B1) 및 (B2) 참조).
구체적으로는, 날카로운 끝을 갖는 날 등으로, 제 2 층(S3)의 노출된 부분에 슬릿이 형성된다. 그리고, 예를 들어, 접착 테이프 등은 슬릿 근처에 스트레스를 집중시키기 위하여 제 2 층(S3)의 노출된 부분에 접착되고, 제 2 층(S3)의 노출된 부분은 접착된 테이프 등과 함께 분리되어, 제 2 층(S3)의 일부는 선택적으로 제거될 수 있다.
제 1 층(F3)에 접착층(30)의 접착력을 억제할 수 있는 층이 제 1 층(F3)의 일부에 선택적으로 형성되어도 좋다. 예를 들어, 접착층(30)에 접착되기 쉽지 않은 재료가 선택적으로 형성될 수 있다. 구체적으로는, 유기 재료는 증착에 의하여 섬 형상으로 형성될 수 있다. 따라서, 접착층(30)의 일부는 제 2 층(S3)과 함께 간단하게 선택적으로 제거될 수 있다. 결과적으로, 제 1 층(F3)이 노출될 수 있다.
또한 예를 들어, 기능층 및 기능층에 전기적으로 접속되는 도전층(F3b)을 제 1 층(F3)이 포함하는 경우, 도전층(F3b)은 제 2 적층체(92c)의 개구부에 노출될 수 있다. 따라서, 개구부에 노출된 도전층(F3b)은 신호가 공급되는 단자로서 사용될 수 있다.
결과적으로, 개구부에 노출되는 도전층(F3b)의 일부는, 기능층으로부터 공급된 신호가 추출될 수 있는 단자로서 사용될 수 있거나, 또는 외부 장치로부터 기능층에 공급되는 신호가 공급될 수 있는 단자로서 사용될 수 있다.
≪지지체의 개구부를 갖는 적층체의 제작 방법의 예 2≫
마스크(48)의 개구부가 제 2 지지체(42)에 형성된 개구부와 중첩되도록, 개구부를 갖는 마스크(48)가 적층체(92) 위에 형성된다. 다음에, 용매(49)는 마스크(48) 내의 개구부에 떨어진다. 따라서, 용매(49)에 의하여, 마스크(48) 내의 개구부에 노출된 제 2 지지체(42)는 팽윤 또는 용해될 수 있다(도 11의 (C1) 및 (C2) 참조).
여분의 용매(49)를 제거한 후에, 스트레스가, 예를 들어 마스크(48) 내의 개구부에 노출된 제 2 지지체(42)를 마찰함으로써 인가된다. 따라서, 마스크(48) 내의 개구부와 중첩되는 부분의 제 2 지지체(42) 등이 제거될 수 있다.
또한, 접착층(30)이 팽윤 또는 용해되는 용매에 의하여, 제 1 층(F3)이 노출될 수 있다(도 11의 (D1) 및 (D2) 참조).
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 어느 것과 적절히 조합될 수 있다.
(실시형태 8)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치로 가공될 수 있는 가공 부재의 구조에 대하여 도 12의 (A1), (A2), (B1), 및 (B2)를 참조하여 설명한다.
도 12의 (A1) 내지 (B2)는 적층체로 가공될 수 있는 가공 부재의 구조를 도시한 개략도이다.
도 12의 (A1)는 적층체로 가공될 수 있는 가공 부재(80)의 구조를 도시한 단면도이고, 도 12의 (A2)는 단면도에 상당하는 상면도이다.
도 12의 (B1)은 적층체로 가공될 수 있는 가공 부재(90)의 구조를 도시한 단면도이고, 도 12의 (B2)는 단면도에 상당하는 상면도이다.
<가공 부재의 구조예 1>
가공 부재(80)는 제 1 기판(F1), 제 1 기판(F1) 상의 제 1 분리층(F2), 한 쪽 표면이 제 1 분리층(F2)에 접촉되는 제 1 층(F3), 한쪽 표면이 제 1 층(F3)의 다른 쪽 표면에 접촉되는 접착층(30), 및 접착층(30)의 다른 쪽 표면에 접촉되는 기재(S5)를 포함한다(도 12의 (A1) 및 (A2)).
또한 분리 트리거(F3s)는 접착층(30)의 단부 근처에 제공되어도 좋다.
≪제 1 기판≫
제작 공정을 견뎌 낼 수 있을 정도로 높은 내열성 및 제작 장치에 사용될 수 있는 두께 및 크기를 갖는 제 1 기판(F1)이라면, 제 1 기판(F1)에 특별히 한정은 없다.
제 1 기판(F1)에는, 유기 재료, 무기 재료, 유기 재료 및 무기 재료의 복합 재료 등이 사용될 수 있다.
예를 들어, 유리, 세라믹, 또는 금속 등의 무기 재료를 제 1 기판(F1)에 사용할 수 있다.
구체적으로는, 무알칼리 유리, 소다 석회 유리, 칼리 유리, 크리스털 유리 등을 제 1 기판(F1)에 사용할 수 있다.
구체적으로는, 금속 산화물막, 금속 질화물막, 금속 산화질화물막 등을 제 1 기판(F1)에 사용할 수 있다. 예를 들어, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 알루미나막 등을 제 1 기판(F1)에 사용할 수 있다.
구체적으로는, SUS, 알루미늄 등을 제 1 기판(F1)에 사용할 수 있다.
예를 들어, 수지, 수지 필름, 또는 플라스틱 등의 유기 재료를 제 1 기판(F1)에 사용할 수 있다.
구체적으로는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 아크릴 수지 등의 수지 필름 또는 수지판을 제 1 기판(F1)에 사용할 수 있다.
예를 들어, 금속판, 박형 유리판, 또는 무기 재료의 막이 접합되는 수지 필름 등의 복합 재료를 제 1 기판(F1)에 사용할 수 있다.
예를 들어, 섬유 또는 입자의 금속, 유리, 무기 재료 등을 수지 필름으로 분산시킴으로써 형성된 복합 재료를 제 1 기판(F1)에 사용할 수 있다.
예를 들어, 섬유 또는 입자의 수지, 또는 유기 재료 등을 무기 재료로 분산시킴으로써 형성된 복합 재료를 제 1 기판(F1)에 사용할 수 있다.
제 1 기판(F1)에는, 단층 재료 또는 복수의 층이 적층되는 적층 재료를 사용할 수 있다. 예를 들어, 기재, 기재에 포함된 불순물의 확산을 방지하는 절연층 등이 적층되는 적층 재료를 제 1 기판(F1)에 사용할 수 있다.
구체적으로는, 유리와, 유리에 포함되는 불순물의 확산을 방지하고 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막 등으로부터 선택되는 하나 또는 복수의 막이 적층되는 적층 재료를, 제 1 기판(F1)에 사용할 수 있다.
또는, 수지와, 산화 실리콘막, 질화 실리콘막, 또는 산화질화 실리콘막 등 수지에 포함된 불순물의 확산을 방지하는 막이 적층되는 적층 재료는 제 1 기판(F1)에 사용될 수 있다.
≪제 1 분리층≫
제 1 분리층(F2)은 제 1 기판(F1)과 제 1 층(F3) 사이에 제공된다. 제 1 분리층(F2) 근방에서, 제 1 층(F3)이 제 1 기판(F1)으로부터 분리될 수 있는 경계가 형성된다. 제 1 층(F3)이 제 1 분리층(F2)에 형성될 수 있고 제 1 분리층(F2)이 제 1 층(F3)의 제작 공정에 견뎌 낼 수 있을 정도로 내열성이 높기만 하면, 제 1 분리층(F2)에 특별한 한정은 없다.
제 1 분리층(F2)에는, 예를 들어, 무기 재료, 유기 수지 등이 사용될 수 있다.
구체적으로는, 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 및 실리콘에서 선택된 원소를 포함하는 금속, 이 원소를 포함하는 합금, 또는 이 원소를 포함하는 화합물 등 무기 재료가 제 1 분리층(F2)에 사용될 수 있다.
구체적으로는, 폴리이미드, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리카보네이트, 또는 아크릴 수지 등 유기 재료를 사용할 수 있다.
예를 들어, 단층 재료 또는 복수의 층이 적층되는 적층 재료를 제 1 분리층(F2)에 사용할 수 있다.
구체적으로는, 텅스텐을 포함하는 층 및 텅스텐의 산화물을 포함하는 층이 적층되는 재료를 제 1 분리층(F2)에 사용할 수 있다.
텅스텐의 산화물을 포함하는 층은 텅스텐을 포함하는 층에 다른 층을 적층하여 형성될 수 있다. 구체적으로는, 텅스텐의 산화물을 포함하는 층은 산화 실리콘, 산화질화 실리콘 등이 텅스텐을 포함하는 층에 적층되는 방법에 의하여 형성되어도 좋다.
텅스텐의 산화물을 포함하는 층은, 텅스텐을 포함하는 층의 표면을, 열산화 처리, 산소 플라스마 처리, 아산화질소(N2O) 플라스마 처리, 산화력이 높은 용액(예를 들어 오존수)을 사용하는 처리 등에 의하여 형성되어도 좋다.
구체적으로는, 폴리이미드를 포함하는 층이 제 1 분리층(F2)으로서 사용될 수 있다. 폴리이미드를 포함하는 층은 제 1 층(F3)을 형성하기 위하여 요구되는 다양한 제작 스텝에 견뎌 낼 수 있을 정도로 높은 내열성을 갖는다.
예를 들어, 폴리이미드를 포함하는 층은 200℃ 이상, 바람직하게는 250℃ 이상, 또는 바람직하게는 300℃ 이상, 더 바람직하게는 350℃ 이상의 내열성을 갖는다.
제 1 기판(F1)에 형성된 모노머를 포함하는 막을 가열함으로써, 모노머의 축합에 의하여 얻어진 폴리이미드를 포함하는 막을 사용할 수 있다.
≪제 1 층≫
제 1 층(F3)이 제 1 기판(F1)으로부터 분리될 수 있고 제작 공정에 견뎌 낼 수 있을 정도로 내열성이 높기만 하면 제 1 층(F3)에 특별한 한정은 없다.
제 1 층(F3)이 제 1 기판(F1)으로부터 분리될 수 있는 경계는 제 1 층(F3)과 제 1 분리층(F2) 사이에 형성되어도 좋거나 또는 제 1 분리층(F2)과 제 1 기판(F1) 사이에 형성되어도 좋다.
제 1 층(F3)과 제 1 분리층(F2) 사이에 경계가 형성되는 경우, 제 1 분리층(F2)은 적층체에 포함되지 않는다. 제 1 분리층(F2)과 제 1 기판(F1) 사이에 경계가 형성되는 경우, 제 1 분리층(F2)은 적층체에 포함된다.
무기 재료, 유기 재료, 단층 재료, 복수의 층이 적층되는 적층 재료 등이 제 1 층(F3)에 사용될 수 있다.
예를 들어, 금속 산화물막, 금속 질화물막, 또는 금속 산화질화물막 등의 무기 재료가 제 1 층(F3)에 사용될 수 있다.
구체적으로는, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 알루미나막 등을 제 1 층(F3)에 사용할 수 있다.
예를 들어, 수지, 수지 필름, 플라스틱 등이 제 1 층(F3)에 사용될 수 있다.
구체적으로는, 폴리이미드막 등은 제 1 층(F3)에 사용될 수 있다.
예를 들어, 제 1 분리층(F2)과 중첩되는 기능층 및 제 1 분리층(F2)과 기능층 사이에 제공되고 기능층의 기능을 손상시키는 불순물의 의도하지 않은 확산을 방지할 수 있는 절연층이 적층되는 구조를 갖는 재료가 사용될 수 있다.
구체적으로는, 0.7mm 두께의 유리판이 제 1 기판(F1)으로서 사용되고, 200nm 두께의 산화질화 실리콘막 및 30nm 두께의 텅스텐막이 제 1 기판(F1) 측으로부터 이 순서대로 적층되는 적층 재료가 제 1 분리층(F2)에 사용된다. 또한, 600nm 두께의 산화질화 실리콘막 및 200nm 두께의 질화 실리콘막이 제 1 분리층(F2) 측으로부터 이 순서대로 적층되는 적층 재료를 포함하는 막이 제 1 층(F3)으로서 사용될 수 있다. 또한, 산화질화 실리콘막은 질소보다 산소를 더 많이 포함하는 막을 말하고, 질화산화 실리콘막은 산소보다 질소를 더 많이 포함하는 막을 말한다.
구체적으로는, 상기 제 1 층(F3) 대신에, 600nm 두께의 산화질화 실리콘막, 200nm 두께의 질화 실리콘막, 200nm 두께의 산화질화 실리콘막, 140nm 두께의 질화산화 실리콘막, 및 100nm 두께의 산화질화 실리콘막이 제 1 분리층(F2) 측으로부터 이 순서대로 적층되는 적층 재료를 포함하는 막이, 분리되는 층으로서 사용될 수 있다.
구체적으로는, 폴리이미드막, 산화 실리콘, 질화 실리콘 등을 포함하는 층, 및 기능층이 제 1 분리층(F2) 측에서 이 순서대로 적층되는 적층 재료가 사용될 수 있다.
≪기능층≫
기능층은 제 1 층(F3)에 포함된다.
예를 들어, 기능 회로, 기능 소자, 광학 소자, 기능막, 또는 이들에서 선택된 복수의 소자를 포함하는 층이 기능층으로서 사용될 수 있다.
구체적으로는, 표시 장치에 사용될 수 있는 표시 소자, 표시 소자를 구동하기 위한 화소 회로, 화소 회로를 구동하기 위한 구동 회로, 컬러 필터, 방습막 등 및 이들에서 선택된 두 개 이상을 포함하는 층을 들 수 있다.
≪접착층≫
접착층(30)이 제 1 층(F3) 및 기재(S5)와 서로 접착될 수 있기만 하면, 접착층(30)에 특별히 한정은 없다.
접착층(30)에는, 무기 재료, 유기 재료, 무기 재료 및 유기 재료의 복합 재료 등이 사용될 수 있다.
예를 들어, 융점이 400℃ 이하, 바람직하게는 300℃ 이하의 유리층, 접착제 등이 사용될 수 있다.
접착층(30)에는, 광경화형 접착제, 반응 경화형 접착제, 열경화성 접착제, 및/또는 혐기성 접착제 등의 유기 재료가 사용될 수 있다.
구체적으로는, 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, 폴리바이닐클로라이드(PVC) 수지, 폴리바이닐뷰티랄(PVB) 수지, 에틸렌바이닐아세테이트(EVA) 수지 등을 포함하는 접착제가 사용될 수 있다.
≪기재≫
기재(S5)가 제작 공정에 견뎌 낼 수 있을 정도로 내열성이 높고 제작 장치에 사용될 수 있는 두께 및 크기를 갖기만 하면 기재(S5)에 특별히 한정은 없다.
제 1 기판(F1)과 비슷한 재료는, 예를 들어, 기재(S5)에 사용될 수 있다.
≪분리 트리거≫
가공 부재(80)에서, 분리 트리거(F3s)는 접착층(30)의 단부 근처에 형성되어도 좋다.
분리 트리거(F3s)는 제 1 기판(F1)으로부터 제 1 층(F3)의 일부를 분리하여 형성된다.
제 1 층(F3)의 일부는 제 1 기판(F1) 측으로부터 제 1 층(F3)으로 날카로운 끝을 삽입함으로써, 또는 레이저 등을 이용하는 방법(예를 들어 레이저 어블레이션법)에 의하여, 제 1 분리층(F2)으로부터 분리될 수 있다. 따라서, 분리 트리거(F3s)가 형성될 수 있다.
<가공 부재의 구조예 2>
적층체로 가공될 수 있고 상기와 다른 가공 부재의 구조에 대하여 도 12의 (B1) 및 (B2)를 참조하여 설명된다.
가공 부재(90)는 접착층(30)의 다른 쪽 표면이 기재(S5) 대신 제 2 층(S3)의 한쪽 표면에 접촉되는 점에서 가공 부재(80)와 다르다.
구체적으로는, 가공 부재(90)는, 제 1 분리층(F2) 및 한쪽 표면이 제 1 분리층(F2)에 접촉되는 제 1 층(F3)이 형성되는 제 1 기판(F1), 제 2 분리층(S2) 및 다른 쪽 표면이 제 2 분리층(S2)에 접촉되는 제 2 층(S3)이 형성되는 제 2 기판(S1), 및 한쪽 표면이 제 1 층(F3)의 다른 쪽 표면에 접촉되고 다른 쪽 표면이 제 2 층(S3)의 한쪽 표면에 접촉되는 접착층(30)을 포함한다(도 12의 (B1) 및 (B2) 참조).
≪제 2 기판≫
제 2 기판(S1)으로서, 제 1 기판(F1)과 비슷한 기판이 사용될 수 있다. 또한, 제 2 기판(S1)은 제 1 기판(F1)과 같은 구조를 가질 필요는 없다.
≪제 2 분리층≫
제 2 분리층(S2)으로서, 제 1 분리층(F2)과 비슷한 층이 사용될 수 있다. 제 2 분리층(S2)으로서, 제 1 분리층(F2)과 다른 층이 사용될 수 있다.
≪제 2 층≫
제 2 층(S3)으로서, 제 1 층(F3)과 비슷한 층이 사용될 수 있다. 제 2 층(S3)으로서, 제 1 층(F3)과 다른 층이 사용될 수 있다.
구체적으로는, 제 1 층(F3)이 기능 회로를 포함하고 제 2 층(S3)이 기능 회로로의 불순물 확산을 방지하는 기능층을 포함하는 구조를 채용하여도 좋다.
구체적으로는, 제 1 층(F3)은, 제 2 층(S3)에 광을 방출하는 발광 소자, 발광 소자를 구동하기 위한 화소 회로, 및 화소 회로를 구동하기 위한 구동 회로를 포함하고, 제 2 층(S3)은, 발광 소자로부터 방출된 광의 일부를 투과하는 컬러 필터 및 발광 소자로의 불순물 확산이 방지되는 방습막을 포함하는 구조를 채용하여도 좋다. 또한 이런 구조를 갖는 가공 부재는 가요성 표시 장치로서 사용될 수 있는 적층체로 가공될 수 있다.
또한, 본 실시형태는 본 명세서에서의 다른 실시형태 중 어느 것과 적절히 조합될 수 있다.
(실시형태 9)
본 실시형태에서, 본 발명의 일 형태의 입출력 장치를 사용하여 형성될 수 있는 정보 처리 장치의 구조에 대하여 도 13의 (A) 내지 (C)를 참조하여 설명한다.
도 13의 (A) 내지 (C)는 본 발명의 일 형태의 정보 처리 장치를 도시한 것이다.
도 13의 (A)는 펴져 있는 본 발명의 일 형태의 정보 처리 장치(K100)의 입출력 장치(K20)를 도시한 투영도이다. 도 13의 (B)는 도 13의 (A)에서의 절단선 X1-X2를 따르는 정보 처리 장치(K100)의 단면도이다. 도 13의 (C)는 접혀 있는 입출력 장치(K20)를 도시한 투영도이다.
<정보 처리 장치의 구조예>
본 실시형태에 설명된 정보 처리 장치(K100)는 입출력 장치(K20), 연산 장치(K10), 및 하우징(K01)(1) 내지 하우징(K01)(3)을 포함한다(도 13의 (A) 내지 (C) 참조).
≪입출력 장치≫
입출력 장치(K20)는 표시부(K30) 및 입력 장치(K40)를 포함한다. 표시부(K30)에는 화상 데이터 V가 공급되고, 입력 장치(K40)는 검지 데이터 S를 공급한다(도 13의 (B) 참조).
입출력 장치(K20)는 입력 장치(K40) 및 입력 장치(K40)와 중첩되는 영역을 포함하는 표시부(K30)를 포함한다. 또한, 입출력 장치(K20)는 표시부(K30)뿐만 아니라 입력 장치(K40)로서도 기능한다. 입력 장치(K40)로서 터치 센서를 사용하고 표시부(K30)로서 표시 패널을 사용하는 입출력 장치(K20)를 터치 패널이라고 할 수 있다.
구체적으로는, 실시형태 1 내지 4 중 어느 것에서 설명한 입출력 장치는 입출력 장치(K20)로서 사용될 수 있다.
≪표시부≫
표시부(K30)는 제 1 영역(K31)(11), 제 1 벤더블(bendable) 영역(K31)(21), 제 2 영역(K31)(12), 제 2 벤더블 영역(K31)(22), 및 제 3 영역(K31)(13)이 이 순서대로 스트라이프로 배치되는 영역(K31)을 포함한다(도 13의 (A) 참조).
표시부(K30)는 제 1 벤더블 영역(K31)(21)에 형성된 제 1 접힘선 및 제 2 벤더블 영역(K31)(22)에 형성된 제 2 접힘선을 따라 접히거나 펴질 수 있다(도 13의 (A) 및 (C) 참조).
≪연산 장치≫
연산 장치(K10)는 연산 유닛 및 연산 유닛에 의하여 실행되는 프로그램을 저장하는 저장 유닛을 포함한다. 연산 장치(K10)는 화상 데이터 V를 공급하고 검지 데이터 S가 공급된다.
≪하우징≫
하우징은 이 순서대로 배치되는 하우징(K01)(1), 힌지(K02)(1), 하우징(K01)(2), 힌지(K02)(2), 및 하우징(K01)(3)을 포함한다.
하우징(K01)(3)에서, 연산 장치(K10)가 수납된다. 하우징(K01)(1) 내지 하우징(K01)(3)은, 입출력 장치(K20)를 유지하고, 입출력 장치(K20)를 접거나 펴는 것을 가능하게 한다(도 13의 (B) 참조).
본 실시형태에서, 세 개의 하우징 및 세 개의 하우징을 접속시키는 두 개의 힌지를 포함하는 정보 처리 장치를 예로서 들 수 있다. 입출력 장치(K20)는 힌지가 배치되는 두 개의 위치에서 구부러져 접힐 수 있다.
또한 n(n은 2 이상의 자연수)의 하우징은 (n-1)의 힌지를 사용하여 접속될 수 있다. 따라서, 입출력 장치(K20)는 (n-1)의 위치에서 구부러져 접힐 수 있다.
하우징(K01)(1)은, 제 1 영역(K31)(11)과 중첩되는 영역과, 버튼(K45)(1)을 포함한다.
하우징(K01)(2)은 제 2 영역(K31)(12)과 중첩되는 영역을 포함한다.
하우징(K01)(3)은 제 3 영역(K31)(13)과 중첩되는 영역 및 연산 장치(K10), 안테나(K10A), 및 전지(K10B)가 수납되는 영역을 포함한다.
힌지(K02)(1)는 제 1 벤더블 영역(K31)(21)과 중첩되는 영역을 포함하고 하우징(K01)(1)을 하우징(K01)(2)에 회전 가능하게 접속한다.
힌지(K02)(2)는 제 2 벤더블 영역(K31)(22)과 중첩되는 영역을 포함하고 하우징(K01)(2)을 하우징(K01)(3)에 회전 가능하게 접속한다.
안테나(K10A)는 연산 장치(K10)에 전기적으로 접속되고, 신호를 공급하거나 또는 신호가 공급된다.
또한, 안테나(K10A)는 외부로 배치된 장치로부터 무선으로 전력이 공급되고 전지(K10B)에 전력을 공급한다.
전지(K10B)는 전력을 공급하고 연산 장치(K10)에는 전력이 공급된다.
또한 하우징이 접혀 있는지 펴져 있는지를 결정하는 기능 및 하우징의 상태를 나타내는 데이터를 공급하는 기능을 갖는 접이식 센서를 사용할 수 있다. 예를 들어, 접이식 센서는 하우징(K01)(3)에 배치될 수 있어, 하우징(K01)의 상태를 나타내는 데이터가 연산 장치(K10)에 공급될 수 있다.
예를 들어, 하우징(K01)의 접힌 상태를 나타내는 데이터가 공급되는 연산 장치(K10)는 제 1 영역(K31)(11)에 표시되도록 화상 데이터 V를 공급한다(도 13의 (C) 참조).
하우징(K01)의 펴진 상태를 나타내는 데이터가 공급되는 연산 장치(K10)는 표시부(K30)의 영역(K31)에 표시되도록 화상 데이터 V를 공급한다(도 13의 (A) 참조).
또한 본 실시형태는 본 명세서에서의 다른 실시형태 중 어느 것과 적절히 조합될 수 있다.
예를 들어, 본 명세서 등에서 "X와 Y가 접속된다"라는 명시적인 기재는 X와 Y가 전기적으로 접속되는 것, X와 Y가 기능적으로 접속되는 것, X와 Y가 직접 접속되는 것을 의미한다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장으로 나타내어진 접속 관계에 한정되지 않고, 도면 및 문장에는 다른 접속 관계가 포함된다.
여기서 X 및 Y는 각각 물체(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 또는 층 등)를 나타낸다.
예를 들어, X와 Y가 직접적으로 접속되어 있는 경우, X와 Y 사이의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 커패시터, 인덕터, 레지스터, 다이오드, 표시 소자, 발광 소자, 또는 부하)가 X와 Y 사이에 개재되지 않고 X와 Y가 접속된다.
예를 들어, X와 Y가 전기적으로 접속되는 경우, X와 Y 사이의 전기적인 접속을 가능하게 하는 하나 이상의 소자(예를 들어 스위치, 트랜지스터, 커패시터, 인덕터, 저항기, 다이오드, 표시 소자, 발광 소자, 또는 부하)가 X와 Y 사이에 접속될 수 있다. 또한, 스위치는 온 또는 오프가 되도록 제어된다. 즉, 스위치는 전도 또는 비전도가 되어(온 또는 오프가 되어) 스위치를 통하여 전류를 흘릴지 여부를 결정한다. 또는, 스위치는 전류 경로를 선택하고 바꾸는 기능을 갖는다. 또한, X와 Y가 전기적으로 접속되는 경우는 X와 Y가 직접 접속되는 경우를 포함한다.
예를 들어, X와 Y가 기능적으로 접속되는 경우, X와 Y 사이의 기능적인 접속을 가능하게 하는 하나 이상의 회로(예를 들어, 인버터, NAND 회로, 또는 NOR 회로 등의 논리 회로; D/A 변환 회로, A/D 변환 회로, 또는 감마 보정 회로 등의 신호 변환 회로; 전원 회로(예를 들어 승압 회로 또는 강압 회로) 또는 신호의 전위 레벨을 변화시키는 레벨 시프터 회로 등의 전위 레벨 변환 회로; 전압원; 전류원; 전환 회로; 신호 진폭 또는 전류의 양 등을 증가시킬 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 및 버퍼 회로 등의 증폭 회로; 신호 생성 회로; 기억 회로; 또는 제어 회로)가 X와 Y 사이에 접속될 수 있다. 예를 들어, X와 Y 사이에 다른 회로가 개재되더라도, X로부터 출력된 신호가 Y로 전송되는 경우에는 X와 Y는 기능적으로 접속되어 있다. 또한, X와 Y가 기능적으로 접속되는 경우는, X와 Y가 직접 접속되고 X와 Y가 전기적으로 접속되는 경우를 포함한다.
또한, 본 명세서 등에서, "X와 Y가 전기적으로 접속된다"라는 명시적인 기재는, X와 Y가 전기적으로 접속되는 것(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하여 접속되는 경우), X와 Y가 기능적으로 접속되는 것(즉, X와 Y가 다른 회로를 개재하여 기능적으로 접속되는 경우), 및 X와 Y가 직접 접속되는 것(즉, X와 Y가 다른 소자 또는 회로를 개재하지 않고 접속되는 경우)을 의미한다. 즉, 본 명세서 등에서, "X와 Y가 전기적으로 접속된다"란 명시적인 기재는, "X와 Y가 접속된다"란 명시적이며 단순한 표현과 동일하다.
예를 들어, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되고 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되는 경우, 또는 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되고 Z1의 다른 일부는 X와 직접 접속되고 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되고 Z2의 다른 일부가 Y와 직접 접속되는 경우, 이하의 표현 중 어느 것을 사용할 수 있다.
표현의 예로서는, "X, Y, 트랜지스터의 소스(또는 제 1 단자 등), 및 트랜지스터의 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서대로 서로 전기적으로 접속된다", "트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서대로 서로 전기적으로 접속되다", 및 "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서대로 접속되도록 제공된다"가 포함된다. 상술한 예와 같은 표현에 의하여 회로 구조에서의 접속 순서를 규정하면, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 서로 구별하여 기술적 범위를 명시할 수 있다.
표현들의 다른 예로서는, "트랜지스터의 소스(또는 제 1 단자 등)가 적어도 제 1 접속 경로를 통해 X에 전기적으로 접속되고, 제 1 접속 경로는 제 2 접속 경로를 포함하지 않고, 제 2 접속 경로는 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, Z1은 제 1 접속 경로 상에 있고, 트랜지스터의 드레인(또는 제 2 단자 등)이 적어도 제 3 접속 경로를 통해 Y에 전기적으로 접속되고, 제 3 접속 경로는 제 2 접속 경로를 포함하지 않고, Z2는 제 3 접속 경로 상에 있다"가 포함된다. "트랜지스터의 소스(또는 제 1 단자 등)가 제 1 접속 경로 상의 적어도 Z1을 통해 X에 전기적으로 접속되고, 제 1 접속 경로는 제 2 접속 경로를 포함하지 않고, 제 2 접속 경로는 트랜지스터를 통한 접속 경로를 포함하고, 트랜지스터의 드레인(또는 제 2 단자 등)이 제 3 접속 경로 상의 적어도 Z2를 통해 Y에 전기적으로 접속되고, 제 3 접속 경로는 제 2 접속 경로를 포함하지 않는다"는 표현을 사용하는 것도 가능하다. 표현의 또 다른 예는 "트랜지스터의 소스(또는 제 1 단자 등)가 제 1 전기적 경로 상의 적어도 Z1을 통해 X에 전기적으로 접속되고, 제 1 전기적 경로는 제 2 전기적 경로를 포함하지 않고, 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)까지의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 제 3 전기적 경로 상의 적어도 Z2를 통해 Y에 전기적으로 접속되고, 제 3 전기적 경로는 제 4 전기적 경로를 포함하지 않고, 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)까지의 전기적 경로이다"이다. 상술한 예와 같은 표현에 의하여 회로 구조에서의 접속 경로를 규정하면, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 서로 구별하여 기술적 범위를 명시할 수 있다.
또한, 본 발명의 일 형태는 이들 예에 한정되지 않고 그저 예이다. 여기서 X, Y, Z1, 및 Z2는 각각 대상물(예컨대, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 또는 층 등)을 표시한다.
회로도에서 독립적인 구성 요소가 서로 전기적으로 접속되더라도, 하나의 구성 요소는 복수의 구성 요소의 기능을 갖는 경우가 있다. 예를 들어, 배선의 일부가 전극으로서도 기능할 때에는, 하나의 도전막이 배선 및 전극으로서 기능한다. 따라서, 본 명세서의 "전기적 접속"은 하나의 도전막이 복수의 구성 요소의 기능을 갖는 경우 등의 범주에 포함된다.
30: 접착층, 31: 접착층, 32: 접착층, 41: 지지체, 41b: 지지체, 42: 지지체, 42b: 지지체, 48: 마스크, 49: 용매, 80: 가공 부재, 80a: 잔여부, 80b: 표층, 81: 적층체, 90: 가공 부재, 90a: 잔여부, 90b: 표층, 91: 적층체, 91a: 잔여부, 91s: 트리거, 92: 적층체, 92c: 적층체, 92d: 적층체, 99: 노즐, 100:입출력 장치, 100B: 입출력 장치, 103: 입출력 회로, 103B: 입출력 회로, 104: 변환 회로, 200: 입출력 장치, 200B: 입출력 회로, 200C: 입출력 장치, 200D: 입출력 장치, 201: 영역, 202: 화소, 202B: 화소, 202R: 부화소, 203: 입출력 회로, 203B: 입출력 회로, 204: 변환 회로, 209: 가요성 인쇄 기판, 210: 기재, 210a: 배리어막, 210b: 기재, 210c: 수지층, 211: 배선, 219: 단자, 221: 절연층, 228: 격벽, 250R: 발광 소자, 260: 실란트, 267BM: 차광층, 267p: 보호막, 267R: 착색층, 270: 기재, 270a: 배리어막 270b: 기재, 270c: 수지층, 280B: 표시 모듈, 280G: 표시 모듈, 280R: 표시 모듈, 280Y: 표시 모듈, F1: 기판, F2: 분리층, F3: 분리되는 층, F3b: 도전층, F3s: 트리거, G1: 제 1 제어선, G2: 제 2 제어선, G3: 제 3 제어선, G4: 제 4 제어선, OUT: 단자, BR: 배선, VPO: 배선, K01: 하우징, K02:힌지, K10: 연산 장치, K10A: 안테나, K10B: 전지, K20: 입출력 장치, K30: 표시부, K31: 영역, K45: 버튼, K100: 정보 처리 장치, L1: 배선, L2: 배선, L3: 배선, L4: 배선, M0: 구동용 트랜지스터, M1: 트랜지스터, M2: 트랜지스터, M3: 트랜지스터, M4: 트랜지스터, M5: 트랜지스터, M6: 트랜지스터, MD: 트랜지스터, S1: 기판, S2: 분리층, S3: 분리되는 층, S5: 기재, T1: 기간, T2: 기간, T3: 기간, T4: 기간, T11: 기간, T12: 기간, T21: 기간, T22: 기간, T31: 기간, T41: 기간, T102: 기판, T104a: 게이트 전극, T106: 절연막, T107: 절연막, T108: 절연막, T110: 산화물 반도체막, T112: 도전막, T112a: 전극, T112b: 전극, T114: 절연막, T116: 절연막, T118: 절연막, T120: 절연막, T122a: 도전막, T122c: 게이트 전극, T142a: 개구, T142e: 개구, T151: 트랜지스터.
본 출원은 2014년 04월 23일에 일본 특허청에 출원된 일련 번호 2014-088971의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (20)

  1. 입출력 장치에 있어서,
    선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 상기 검지 신호에 기초한 전위 또는 상기 표시 신호에 기초한 전류를 공급할 수 있는 입출력 회로;
    고전원 전위가 공급되고 상기 고전원 전위에 기초한 전위를 공급할 수 있고 상기 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로;
    상기 검지 신호를 공급할 수 있는 검지 소자; 및
    상기 전류가 공급되는 표시 소자를 포함하고,
    상기 입출력 회로는:
    상기 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속되는 게이트 및 상기 표시 신호를 공급할 수 있는 신호선에 전기적으로 접속되는 제 1 전극을 포함하는 제 1 트랜지스터;
    상기 제어 신호를 공급할 수 있는 제 2 제어선에 전기적으로 접속되는 게이트 및 제 1 배선에 전기적으로 접속되는 제 1 전극을 포함하는 제 2 트랜지스터; 및
    상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 게이트, 제 2 배선에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하는 구동용 트랜지스터를 포함하고,
    상기 변환 회로는:
    배선들 중 하나에 전기적으로 접속되는 게이트, 배선들 중 다른 하나에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 배선에 전기적으로 접속되는 제 2 전극을 포함하는 트랜지스터로서, 상기 배선들 각각이 상기 고전원 전위를 공급할 수 있는 상기 트랜지스터; 및
    상기 제 2 배선에 전기적으로 접속되고 상기 검지 데이터를 공급할 수 있는 단자를 포함하고,
    상기 검지 소자는 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하고,
    상기 표시 소자는 상기 구동용 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 제 3 배선에 전기적으로 접속되는 제 2 전극을 포함하는, 입출력 장치.
  2. 제 1 항에 있어서,
    상기 검지 소자에 의하여 공급되는 상기 검지 신호는 정전 용량의 변화로 변화되는 전류를 포함하는, 입출력 장치.
  3. 제 1 항에 있어서,
    상기 표시 소자는 상기 제 1 전극, 상기 제 1 전극과 중첩되는 상기 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이의 발광성 유기 화합물을 포함한 층을 포함하는, 입출력 장치.
  4. 입출력 장치에 있어서,
    선택 신호, 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 상기 검지 신호에 기초한 전위 또는 상기 표시 신호에 기초한 전류를 공급할 수 있는 입출력 회로;
    고전원 전위가 공급되고 상기 고전원 전위에 기초한 전위를 공급할 수 있고 상기 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로;
    상기 검지 신호를 공급할 수 있는 검지 소자; 및
    상기 전류가 공급되는 표시 소자를 포함하고,
    상기 입출력 회로는:
    상기 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속되는 게이트 및 상기 표시 신호를 공급할 수 있는 신호선에 전기적으로 접속되는 제 1 전극을 포함하는 제 1 트랜지스터;
    상기 제 1 제어 신호를 공급할 수 있는 제 2 제어선에 전기적으로 접속되는 게이트 및 제 1 배선에 전기적으로 접속되는 제 1 전극을 포함하는 제 2 트랜지스터;
    상기 제 2 제어 신호를 공급할 수 있는 제 3 제어선에 전기적으로 접속되는 게이트 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극을 포함하는 제 3 트랜지스터;
    상기 제 3 제어 신호를 공급할 수 있는 제 4 제어선에 전기적으로 접속되는 게이트 및 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극을 포함하는 제 4 트랜지스터;
    상기 선택 신호를 공급할 수 있는 상기 제 1 제어선에 전기적으로 접속되는 게이트, 상기 제 4 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극, 및 제 4 배선에 전기적으로 접속되는 제 2 전극을 포함하는 제 5 트랜지스터; 및
    상기 제 4 트랜지스터의 제 2 전극에 전기적으로 접속되는 게이트, 제 2 배선에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하는 구동용 트랜지스터를 포함하고,
    상기 변환 회로는:
    배선들 중 하나에 전기적으로 접속되는 게이트, 배선들 중 다른 하나에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 배선에 전기적으로 접속되는 제 2 전극을 포함하는 트랜지스터로서, 상기 배선들 각각이 상기 고전원 전위를 공급할 수 있는 상기 트랜지스터; 및
    상기 제 2 배선에 전기적으로 접속되고 상기 검지 데이터를 공급할 수 있는 단자를 포함하고,
    상기 검지 소자는 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하고,
    상기 표시 소자는 상기 제 3 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 제 3 배선에 전기적으로 접속되는 제 2 전극을 포함하는, 입출력 장치.
  5. 제 4 항에 있어서,
    상기 검지 소자에 의하여 공급되는 상기 검지 신호는 정전 용량의 변화로 변화되는 전류를 포함하는, 입출력 장치.
  6. 제 4 항에 있어서,
    상기 표시 소자는 상기 제 1 전극, 상기 제 1 전극과 중첩되는 상기 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이의 발광성 유기 화합물을 포함한 층을 포함하는, 입출력 장치.
  7. 입출력 장치 구동 방법에 있어서,
    상기 입출력 장치는:
    선택 신호, 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 상기 검지 신호에 기초한 전위 또는 상기 표시 신호에 기초한 전류를 공급할 수 있는 입출력 회로;
    고전원 전위가 공급되고 상기 고전원 전위에 기초한 전위를 공급할 수 있고 상기 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로;
    상기 검지 신호를 공급할 수 있는 검지 소자; 및
    상기 전류가 공급되는 표시 소자를 포함하고,
    상기 입출력 회로는:
    상기 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속되는 게이트 및 상기 표시 신호를 공급할 수 있는 신호선에 전기적으로 접속되는 제 1 전극을 포함하는 제 1 트랜지스터;
    상기 제어 신호를 공급할 수 있는 제 2 제어선에 전기적으로 접속되는 게이트 및 제 1 배선에 전기적으로 접속되는 제 1 전극을 포함하는 제 2 트랜지스터; 및
    상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 게이트, 제 2 배선에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하는 구동용 트랜지스터를 포함하고,
    상기 변환 회로는:
    배선들 중 하나에 전기적으로 접속되는 게이트, 배선들 중 다른 하나에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 배선에 전기적으로 접속되는 제 2 전극을 포함하는 트랜지스터로서, 상기 배선들 각각이 상기 고전원 전위를 공급할 수 있는 상기 트랜지스터; 및
    상기 제 2 배선에 전기적으로 접속되고 상기 검지 데이터를 공급할 수 있는 단자를 포함하고,
    상기 검지 소자는 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하고,
    상기 표시 소자는 상기 구동용 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 제 3 배선에 전기적으로 접속되는 제 2 전극을 포함하고,
    상기 방법은:
    상기 제 1 트랜지스터를 온으로 할 수 있는 상기 선택 신호, 상기 제 2 트랜지스터를 온으로 할 수 있는 상기 제어 신호, 및 기준 전위를 갖는 상기 표시 신호를 공급하는 제 1 스텝;
    상기 제 1 트랜지스터를 오프로 할 수 있는 상기 선택 신호 및 상기 제 2 트랜지스터를 온으로 할 수 있는 상기 제어 신호를 공급하고, 상기 구동용 트랜지스터가 상기 검지 소자에 의하여 공급된 상기 검지 신호에 기초한 상기 전류를 공급하도록 상기 고전원 전위에 기초한 상기 전위를 공급하고, 상기 검지 신호에 기초한 상기 검지 데이터를 상기 변환 회로가 공급하는 제 2 스텝;
    상기 제 1 트랜지스터를 온으로 할 수 있는 상기 선택 신호, 상기 제 2 트랜지스터를 오프로 할 수 있는 상기 제어 신호, 및 상기 표시 데이터에 기초한 전위를 갖는 상기 표시 신호를 공급하는 제 3 스텝; 및
    상기 제 1 트랜지스터를 오프로 할 수 있는 상기 선택 신호 및 상기 제 2 트랜지스터를 오프로 할 수 있는 상기 제어 신호를 공급하고 상기 구동용 트랜지스터가 상기 제 3 스텝에서 공급된 상기 표시 신호에 기초한 상기 전류를 공급하도록 상기 고전원 전위에 기초한 상기 전위를 공급하는 제 4 스텝을 포함하는, 입출력 장치 구동 방법.
  8. 제 7 항에 있어서,
    상기 검지 소자에 의하여 공급되는 상기 검지 신호는 정전 용량의 변화로 변화되는 전류를 포함하는, 입출력 장치 구동 방법.
  9. 제 7 항에 있어서,
    상기 표시 소자는 상기 제 1 전극, 상기 제 1 전극과 중첩되는 상기 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이의 발광성 유기 화합물을 포함한 층을 포함하는, 입출력 장치 구동 방법.
  10. 입출력 장치 구동 방법에 있어서,
    상기 입출력 장치는:
    선택 신호, 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 표시 데이터를 포함하는 표시 신호, 및 검지 신호가 공급되고 상기 검지 신호에 기초한 전위 또는 상기 표시 신호에 기초한 전류를 공급할 수 있는 입출력 회로;
    고전원 전위가 공급되고 상기 고전원 전위에 기초한 전위를 공급할 수 있고 상기 검지 신호에 기초한 검지 데이터를 공급할 수 있는 변환 회로;
    상기 검지 신호를 공급할 수 있는 검지 소자; 및
    상기 전류가 공급되는 표시 소자를 포함하고,
    상기 입출력 회로는:
    상기 선택 신호를 공급할 수 있는 제 1 제어선에 전기적으로 접속되는 게이트 및 상기 표시 신호를 공급할 수 있는 신호선에 전기적으로 접속되는 제 1 전극을 포함하는 제 1 트랜지스터;
    상기 제 1 제어 신호를 공급할 수 있는 제 2 제어선에 전기적으로 접속되는 게이트 및 제 1 배선에 전기적으로 접속되는 제 1 전극을 포함하는 제 2 트랜지스터;
    상기 제 2 제어 신호를 공급할 수 있는 제 3 제어선에 전기적으로 접속되는 게이트 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극을 포함하는 제 3 트랜지스터;
    상기 제 3 제어 신호를 공급할 수 있는 제 4 제어선에 전기적으로 접속되는 게이트 및 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극을 포함하는 제 4 트랜지스터;
    상기 선택 신호를 공급할 수 있는 상기 제 1 제어선에 전기적으로 접속되는 게이트, 상기 제 4 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극, 및 제 4 배선에 전기적으로 접속되는 제 2 전극을 포함하는 제 5 트랜지스터; 및
    상기 제 4 트랜지스터의 제 2 전극에 전기적으로 접속되는 게이트, 제 2 배선에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하는 구동용 트랜지스터를 포함하고,
    상기 변환 회로는:
    배선들 중 하나에 전기적으로 접속되는 게이트, 배선들 중 다른 하나에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 배선에 전기적으로 접속되는 제 2 전극을 포함하는 트랜지스터로서, 상기 배선들 각각이 상기 고전원 전위를 공급할 수 있는 상기 트랜지스터; 및
    상기 제 2 배선에 전기적으로 접속되고 상기 검지 데이터를 공급할 수 있는 단자를 포함하고,
    상기 검지 소자는 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하고,
    상기 표시 소자는 상기 제 3 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 제 3 배선에 전기적으로 접속되는 제 2 전극을 포함하고,
    상기 방법은:
    상기 제 1 트랜지스터 및 상기 제 5 트랜지스터를 오프로 할 수 있는 상기 선택 신호, 상기 제 2 트랜지스터를 오프로 할 수 있는 상기 제 1 제어 신호, 상기 제 3 트랜지스터를 온으로 할 수 있는 상기 제 2 제어 신호, 및 상기 제 4 트랜지스터를 오프로 할 수 있는 상기 제 3 제어 신호를 공급하는 제 1 스텝;
    상기 제 1 트랜지스터 및 상기 제 5 트랜지스터를 온으로 할 수 있는 상기 선택 신호, 상기 제 2 트랜지스터를 오프로 할 수 있는 상기 제 1 제어 신호, 상기 제 3 트랜지스터를 오프로 할 수 있는 상기 제 2 제어 신호, 상기 제 4 트랜지스터를 오프로 할 수 있는 상기 제 3 제어 신호, 및 기준 전위를 갖는 상기 표시 신호를 공급하는 제 2 스텝;
    상기 제 1 트랜지스터 및 상기 제 5 트랜지스터를 오프로 할 수 있는 상기 선택 신호, 상기 제 2 트랜지스터를 온으로 할 수 있는 상기 제 1 제어 신호, 상기 제 3 트랜지스터를 오프로 할 수 있는 상기 제 2 제어 신호, 및 상기 제 4 트랜지스터를 온으로 할 수 있는 상기 제 3 제어 신호를 공급하고, 상기 구동용 트랜지스터가 상기 검지 소자에 의하여 공급된 상기 검지 신호에 기초한 상기 전류를 공급하도록 상기 제 2 배선에 상기 고전원 전위에 기초한 상기 전위를 공급하고, 상기 검지 신호에 기초한 상기 검지 데이터를 상기 변환 회로가 공급하는 제 3 스텝;
    상기 제 1 트랜지스터 및 상기 제 5 트랜지스터를 오프로 할 수 있는 상기 선택 신호, 상기 제 2 트랜지스터를 오프로 할 수 있는 상기 제 1 제어 신호, 상기 제 3 트랜지스터를 온으로 할 수 있는 상기 제 2 제어 신호, 및 상기 제 4 트랜지스터를 오프로 할 수 있는 상기 제 3 제어 신호를 공급하는 제 4 스텝;
    상기 제 1 트랜지스터 및 상기 제 5 트랜지스터를 온으로 할 수 있는 상기 선택 신호, 상기 제 2 트랜지스터를 오프로 할 수 있는 상기 제 1 제어 신호, 상기 제 3 트랜지스터를 오프로 할 수 있는 상기 제 2 제어 신호, 상기 제 4 트랜지스터를 오프로 할 수 있는 상기 제 3 제어 신호, 및 상기 표시 데이터에 기초한 상기 표시 신호를 공급하는 제 5 스텝; 및
    상기 제 1 트랜지스터 및 상기 제 5 트랜지스터를 오프로 할 수 있는 상기 선택 신호, 상기 제 2 트랜지스터를 오프로 할 수 있는 상기 제 1 제어 신호, 상기 제 3 트랜지스터를 온으로 할 수 있는 상기 제 2 제어 신호, 및 상기 제 4 트랜지스터를 온으로 할 수 있는 상기 제 3 제어 신호를 공급하고, 상기 구동용 트랜지스터가 상기 제 5 스텝에서 공급된 상기 표시 신호에 기초한 상기 전류를 공급하도록 상기 제 2 배선에 상기 고전원 전위를 공급하는 제 6 스텝을 포함하는, 입출력 장치 구동 방법.
  11. 제 10 항에 있어서,
    상기 검지 소자에 의하여 공급되는 상기 검지 신호는 정전 용량의 변화로 변화되는 전류를 포함하는, 입출력 장치 구동 방법.
  12. 제 10 항에 있어서,
    상기 표시 소자는 상기 제 1 전극, 상기 제 1 전극과 중첩되는 상기 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이의 발광성 유기 화합물을 포함한 층을 포함하는, 입출력 장치 구동 방법.
  13. 입출력 장치에 있어서,
    매트릭스로 배치된 복수의 화소;
    선택 신호를 공급할 수 있는 복수의 제 1 제어선;
    제어 신호를 공급할 수 있는 복수의 제 2 제어선;
    표시 데이터를 포함하는 표시 신호를 공급할 수 있는 복수의 신호선;
    제 1 전원 전위를 공급할 수 있는 복수의 제 1 배선;
    고전원 전위에 기초한 전위를 공급할 수 있는 복수의 제 2 배선;
    제 2 전원 전위를 공급할 수 있는 복수의 제 3 배선;
    상기 복수의 제 2 배선 중 하나에 전기적으로 접속되고, 상기 고전원 전위가 공급되는 변환 회로로서, 상기 변환 회로는 상기 고전원 전위에 기초한 상기 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는, 상기 변환 회로; 및
    상기 복수의 화소, 상기 복수의 제 1 제어선, 상기 복수의 제 2 제어선, 상기 복수의 신호선, 상기 복수의 제 1 배선, 상기 복수의 제 2 배선, 및 상기 복수의 제 3 배선을 지지하는 기재를 포함하고,
    상기 복수의 화소 중 하나는 상기 복수의 제 1 제어선 중 하나, 상기 복수의 제 2 제어선 중 하나, 상기 복수의 신호선 중 하나, 상기 복수의 제 1 배선 중 하나, 상기 복수의 제 2 배선 중 하나, 및 상기 복수의 제 3 배선 중 하나에 전기적으로 접속되고,
    상기 복수의 화소 중 하나는:
    상기 선택 신호, 상기 제어 신호, 상기 표시 신호, 및 상기 검지 신호가 공급되고 상기 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로;
    상기 검지 신호를 공급할 수 있는 검지 소자; 및
    상기 전류가 공급되는 표시 소자를 포함하고,
    상기 입출력 회로는:
    상기 선택 신호를 공급할 수 있는 상기 복수의 제 1 제어선 중 하나에 전기적으로 접속되는 게이트 및 상기 표시 신호를 공급할 수 있는 상기 복수의 신호선 중 하나에 전기적으로 접속되는 제 1 전극을 포함하는 제 1 트랜지스터;
    상기 제어 신호를 공급할 수 있는 상기 복수의 제 2 제어선 중 하나에 전기적으로 접속되는 게이트 및 상기 복수의 제 1 배선 중 하나에 전기적으로 접속되는 제 1 전극을 포함하는 제 2 트랜지스터; 및
    상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 게이트, 상기 복수의 제 2 배선 중 하나에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하는 구동용 트랜지스터를 포함하고,
    상기 변환 회로는:
    배선들 중 하나에 전기적으로 접속되는 게이트, 배선들 중 다른 하나에 전기적으로 접속되는 제 1 전극, 및 상기 복수의 제 2 배선 중 하나에 전기적으로 접속되는 제 2 전극을 포함하는 트랜지스터로서, 상기 배선들 각각이 상기 고전원 전위를 공급할 수 있는 상기 트랜지스터; 및
    상기 복수의 제 2 배선 중 하나에 전기적으로 접속되고 상기 검지 데이터를 공급할 수 있는 단자를 포함하고,
    상기 검지 소자는 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하고,
    상기 표시 소자는 상기 구동용 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 상기 복수의 제 3 배선 중 하나에 전기적으로 접속되는 제 2 전극을 포함하는, 입출력 장치.
  14. 제 13 항에 있어서,
    상기 검지 소자에 의하여 공급되는 상기 검지 신호는 정전 용량의 변화로 변화되는 전류를 포함하는, 입출력 장치.
  15. 제 13 항에 있어서,
    상기 표시 소자는 상기 제 1 전극, 상기 제 1 전극과 중첩되는 상기 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이의 발광성 유기 화합물을 포함한 층을 포함하는, 입출력 장치.
  16. 제 13 항에 있어서,
    상기 변환 회로는 상기 기재에 의하여 지지되는, 입출력 장치.
  17. 입출력 장치에 있어서,
    매트릭스로 배치된 복수의 화소;
    선택 신호를 공급할 수 있는 복수의 제 1 제어선;
    제 1 제어 신호를 공급할 수 있는 복수의 제 2 제어선;
    제 2 제어 신호를 공급할 수 있는 복수의 제 3 제어선;
    제 3 제어 신호를 공급할 수 있는 복수의 제 4 제어선;
    표시 데이터를 포함하는 표시 신호를 공급할 수 있는 복수의 신호선;
    제 1 전원 전위를 공급할 수 있는 복수의 제 1 배선;
    고전원 전위에 기초한 전위를 공급할 수 있는 복수의 제 2 배선;
    제 2 전원 전위를 공급할 수 있는 복수의 제 3 배선;
    제 3 전원 전위를 공급할 수 있는 복수의 제 4 배선;
    상기 복수의 제 2 배선 중 하나에 전기적으로 접속되고, 상기 고전원 전위가 공급되는 변환 회로로서, 상기 변환 회로는 상기 고전원 전위에 기초한 상기 전위를 공급할 수 있고 검지 신호에 기초한 검지 데이터를 공급할 수 있는, 상기 변환 회로; 및
    상기 복수의 화소, 상기 복수의 제 1 제어선, 상기 복수의 제 2 제어선, 상기 복수의 제 3 제어선, 상기 복수의 제 4 제어선, 상기 복수의 신호선, 상기 복수의 제 1 배선, 상기 복수의 제 2 배선, 상기 복수의 제 3 배선, 및 상기 복수의 제 4 배선을 지지하는 기재를 포함하고,
    상기 복수의 화소 중 하나는 상기 복수의 제 1 제어선 중 하나, 상기 복수의 제 2 제어선 중 하나, 상기 복수의 제 3 제어선 중 하나, 상기 복수의 제 4 제어선 중 하나, 상기 복수의 신호선 중 하나, 상기 복수의 제 1 배선 중 하나, 상기 복수의 제 2 배선 중 하나, 상기 복수의 제 3 배선 중 하나, 및 상기 복수의 제 4 배선 중 하나에 전기적으로 접속되고,
    상기 복수의 화소 중 하나는:
    상기 선택 신호, 상기 제 1 제어 신호 내지 상기 제 3 제어 신호, 상기 표시 신호, 및 상기 검지 신호가 공급되고 상기 검지 신호에 기초한 전위를 공급할 수 있는 입출력 회로;
    상기 검지 신호를 공급할 수 있는 검지 소자; 및
    소정의 전류가 공급되는 표시 소자를 포함하고,
    상기 입출력 회로는:
    상기 선택 신호를 공급할 수 있는 상기 복수의 제 1 제어선 중 하나에 전기적으로 접속되는 게이트 및 상기 표시 신호를 공급할 수 있는 상기 복수의 신호선 중 하나에 전기적으로 접속되는 제 1 전극을 포함하는 제 1 트랜지스터;
    상기 제 1 제어 신호를 공급할 수 있는 상기 복수의 제 2 제어선 중 하나에 전기적으로 접속되는 게이트 및 상기 복수의 제 1 배선 중 하나에 전기적으로 접속되는 제 1 전극을 포함하는 제 2 트랜지스터;
    상기 제 2 제어 신호를 공급할 수 있는 상기 복수의 제 3 제어선 중 하나에 전기적으로 접속되는 게이트 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극을 포함하는 제 3 트랜지스터;
    상기 제 3 제어 신호를 공급할 수 있는 상기 복수의 제 4 제어선 중 하나에 전기적으로 접속되는 게이트 및 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극을 포함하는 제 4 트랜지스터;
    상기 선택 신호를 공급할 수 있는 상기 복수의 제 1 제어선 중 하나에 전기적으로 접속되는 게이트, 상기 제 4 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극, 및 상기 복수의 제 4 배선 중 하나에 전기적으로 접속되는 제 2 전극을 포함하는 제 5 트랜지스터; 및
    상기 제 4 트랜지스터의 제 2 전극에 전기적으로 접속되는 게이트, 상기 복수의 제 2 배선 중 하나에 전기적으로 접속되는 제 1 전극, 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하는 구동용 트랜지스터를 포함하고,
    상기 변환 회로는:
    배선들 중 하나에 전기적으로 접속되는 게이트, 배선들 중 다른 하나에 전기적으로 접속되는 제 1 전극, 및 상기 복수의 제 2 배선 중 하나에 전기적으로 접속되는 제 2 전극을 포함하는 트랜지스터로서, 상기 배선들 각각이 상기 고전원 전위를 공급할 수 있는 상기 트랜지스터; 및
    상기 복수의 제 2 배선 중 하나에 전기적으로 접속되고 상기 검지 데이터를 공급할 수 있는 단자를 포함하고,
    상기 검지 소자는 상기 제 1 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 상기 제 2 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 2 전극을 포함하고,
    상기 표시 소자는 상기 제 3 트랜지스터의 제 2 전극에 전기적으로 접속되는 제 1 전극 및 상기 복수의 제 3 배선 중 하나에 전기적으로 접속되는 제 2 전극을 포함하는, 입출력 장치.
  18. 제 17 항에 있어서,
    상기 검지 소자에 의하여 공급되는 상기 검지 신호는 정전 용량의 변화로 변화되는 전류를 포함하는, 입출력 장치.
  19. 제 17 항에 있어서,
    상기 표시 소자는 상기 제 1 전극, 상기 제 1 전극과 중첩되는 상기 제 2 전극, 및 상기 제 1 전극과 상기 제 2 전극 사이의 발광성 유기 화합물을 포함한 층을 포함하는, 입출력 장치.
  20. 제 17 항에 있어서,
    상기 변환 회로는 상기 기재에 의하여 지지되는, 입출력 장치.
KR1020167030777A 2014-04-23 2015-04-15 입출력 장치 및 입출력 장치의 구동 방법 KR20160145643A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014088971 2014-04-23
JPJP-P-2014-088971 2014-04-23
PCT/IB2015/052729 WO2015162522A1 (en) 2014-04-23 2015-04-15 Input/output device and method for driving input/output device

Publications (1)

Publication Number Publication Date
KR20160145643A true KR20160145643A (ko) 2016-12-20

Family

ID=54331813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167030777A KR20160145643A (ko) 2014-04-23 2015-04-15 입출력 장치 및 입출력 장치의 구동 방법

Country Status (7)

Country Link
US (1) US20150310793A1 (ko)
JP (2) JP6612055B2 (ko)
KR (1) KR20160145643A (ko)
CN (1) CN106233233B (ko)
DE (1) DE112015001971T5 (ko)
TW (1) TWI663530B (ko)
WO (1) WO2015162522A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6618779B2 (ja) 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
JP6698321B2 (ja) 2014-12-02 2020-05-27 株式会社半導体エネルギー研究所 表示装置
US9600705B2 (en) * 2015-02-11 2017-03-21 Fingerprint Cards Ab Capacitive fingerprint sensing device with current readout from sensing elements
JP6765199B2 (ja) 2015-03-17 2020-10-07 株式会社半導体エネルギー研究所 タッチパネル
WO2016147074A1 (en) 2015-03-17 2016-09-22 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20160114510A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US10671204B2 (en) 2015-05-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Touch panel and data processor
WO2016189426A1 (ja) 2015-05-28 2016-12-01 株式会社半導体エネルギー研究所 タッチパネル
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102324661B1 (ko) * 2015-07-31 2021-11-10 엘지디스플레이 주식회사 터치 센서 일체형 표시장치와 그 구동방법
JP6587511B2 (ja) * 2015-11-06 2019-10-09 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
EP3501021A4 (en) * 2016-10-28 2020-04-01 Hewlett-Packard Development Company, L.P. DISPLAY
US11177373B2 (en) * 2016-11-03 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI626739B (zh) * 2017-05-17 2018-06-11 關鍵禾芯科技股份有限公司 Led面板顯示器結構
US11074881B2 (en) * 2017-07-07 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving a display device
ES2938916T3 (es) * 2017-09-25 2023-04-17 Merit Automotive Electronics Systems S L U Unidad de panel táctil capacitivo con hoja portadora interna
TWI665847B (zh) * 2018-11-20 2019-07-11 聯陽半導體股份有限公司 電源切換系統
KR102631414B1 (ko) * 2018-11-23 2024-01-29 엘지디스플레이 주식회사 센싱장치 및 디스플레이 장치
US20200192542A1 (en) * 2018-12-12 2020-06-18 Novatek Microelectronics Corp. Display device with integrated antenna and method thereof
CN114902323A (zh) * 2019-10-11 2022-08-12 株式会社半导体能源研究所 显示装置及电子设备
CN111028774B (zh) * 2019-12-16 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示终端
KR20220013676A (ko) * 2020-07-27 2022-02-04 엘지디스플레이 주식회사 전계 발광 표시장치
TWI819625B (zh) * 2022-05-25 2023-10-21 友達光電股份有限公司 驅動電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013137498A (ja) 2011-07-22 2013-07-11 Semiconductor Energy Lab Co Ltd 発光装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1627372A1 (en) * 2003-05-02 2006-02-22 Koninklijke Philips Electronics N.V. Active matrix oled display device with threshold voltage drift compensation
JP2007034006A (ja) * 2005-07-28 2007-02-08 Victor Co Of Japan Ltd 有機エレクトロルミネセンス表示装置
JP5120182B2 (ja) * 2008-09-30 2013-01-16 カシオ計算機株式会社 表示装置
JP5257104B2 (ja) * 2009-01-30 2013-08-07 カシオ計算機株式会社 表示装置
US8217913B2 (en) * 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
US7995041B2 (en) * 2009-02-02 2011-08-09 Apple Inc. Integrated touch screen
JP5778961B2 (ja) * 2011-03-29 2015-09-16 株式会社Ｊｏｌｅｄ 表示装置および電子機器
TWI431598B (zh) * 2011-06-20 2014-03-21 Ampower Technology Co Ltd 發光二極體驅動系統及使用其的顯示裝置
TWI441140B (zh) * 2011-07-18 2014-06-11 Ampower Technology Co Ltd 發光二極體驅動系統及使用其的顯示裝置
GB2495507A (en) * 2011-10-11 2013-04-17 Cambridge Display Tech Ltd OLED display circuit
US8902135B2 (en) * 2012-02-04 2014-12-02 Integrated Digital Technologies, Inc. Pixel structure of organic electroluminescence device
JP5726804B2 (ja) * 2012-04-19 2015-06-03 株式会社東芝 表示パネル及び表示装置
CN103309507B (zh) * 2013-05-30 2016-05-11 京东方科技集团股份有限公司 一种触摸显示驱动电路、方法和显示装置
CN103325341B (zh) * 2013-06-26 2015-07-01 京东方科技集团股份有限公司 一种amoled像素电路及其驱动方法、显示装置
CN103325343B (zh) * 2013-07-01 2016-02-03 京东方科技集团股份有限公司 一种像素电路、显示装置及像素电路的驱动方法
CN103383837B (zh) * 2013-07-09 2015-07-01 京东方科技集团股份有限公司 一种触摸显示驱动电路、驱动方法及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013137498A (ja) 2011-07-22 2013-07-11 Semiconductor Energy Lab Co Ltd 発光装置

Also Published As

Publication number Publication date
DE112015001971T5 (de) 2016-12-29
TW201604739A (zh) 2016-02-01
JP2020038378A (ja) 2020-03-12
JP6612055B2 (ja) 2019-11-27
WO2015162522A1 (en) 2015-10-29
JP2015215611A (ja) 2015-12-03
JP6970160B2 (ja) 2021-11-24
CN106233233A (zh) 2016-12-14
US20150310793A1 (en) 2015-10-29
TWI663530B (zh) 2019-06-21
CN106233233B (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
JP6970160B2 (ja) 半導体装置
JP7024005B2 (ja) 表示装置
JP6946484B2 (ja) 半導体装置及び表示装置
JP6474648B2 (ja) 検知器および入力装置
US10134904B2 (en) Semiconductor device having a flexible substrate and a crack-preventing semiconductor layer
JP6950049B2 (ja) タッチパネル
JP2021121848A (ja) 液晶表示装置
JP2022023881A (ja) 表示装置
JP2020170840A (ja) 半導体装置及び表示装置
US10372163B2 (en) Input device comprising sensor panel, information processing device comprising input device
US10103350B2 (en) Function panel and manufacturing method thereof
US9870106B2 (en) Matrix of sensor units each comprising a first sensing element and a second sensing element
KR20140120272A (ko) 발광 장치
JP2016066607A (ja) 剥離方法、発光装置、モジュール、及び電子機器
US10497082B2 (en) Information processing device
JP6362412B2 (ja) 入出力装置
JP6309337B2 (ja) 検知装置、検知装置の駆動方法、及び入力装置
JP2019067445A (ja) 情報処理装置
KR20150070663A (ko) 터치스크린 구현 유기전계 발광소자 및 이의 제조 방법
JP2015176254A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application