KR20160140660A - 반도체 발광 장치 및 광 반도체 실장용 기판 - Google Patents

반도체 발광 장치 및 광 반도체 실장용 기판 Download PDF

Info

Publication number
KR20160140660A
KR20160140660A KR1020167026854A KR20167026854A KR20160140660A KR 20160140660 A KR20160140660 A KR 20160140660A KR 1020167026854 A KR1020167026854 A KR 1020167026854A KR 20167026854 A KR20167026854 A KR 20167026854A KR 20160140660 A KR20160140660 A KR 20160140660A
Authority
KR
South Korea
Prior art keywords
degrees
diffraction
reflector
peak
degree
Prior art date
Application number
KR1020167026854A
Other languages
English (en)
Inventor
아키 기무라
가츠야 사카요리
게이 아마가이
사토루 간케
도시유키 사카이
도시마사 다카라베
마코토 미조시리
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20160140660A publication Critical patent/KR20160140660A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

기판, 오목부 형상의 캐비티를 갖는 리플렉터 및 광 반도체 소자를 적어도 구비한 반도체 발광 장치이며, 해당 리플렉터가 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크의 피크 강도 P1과, 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비(P1/P2)가 0.01 이상 1.0 이하이면서, 또한 해당 리플렉터의 회분이 60질량％ 이상인 것을 특징으로 하는 반도체 발광 장치이다. 매우 높은 반사성과 치수 안정성이 우수한 리플렉터를 갖는 반도체 발광 장치 및 광 반도체 실장용 기판을 제공할 수 있다.

Description

반도체 발광 장치 및 광 반도체 실장용 기판{SEMICONDUCTOR LIGHT-EMITTING DEVICE AND OPTICAL-SEMICONDUCTOR-MOUNTING SUBSTRATE}
본 발명은 반도체 발광 장치 및 광 반도체 실장용 기판에 관한 것이다.
반도체 발광 소자의 하나인 LED(Light Emitting Diode) 소자는, 소형이고 장수명이며, 전력 절약성이 우수한 점에서, 표시등 등의 광원으로서 널리 이용되고 있다. 그리고 최근에는, 보다 휘도가 높은 LED 소자가 비교적 저렴하게 제조되게 된 점에서, 형광 램프 및 백열 전구를 대체하는 광원으로서의 이용이 검토되고 있다. 이러한 광원에 적용하는 경우, 큰 조도를 얻기 위하여, 표면 실장형 LED 패키지의 대부분은, 표면에 은 등의 광을 반사하는 물질이 형성된 도전성 물질을 포함하는 기판(LED 실장용 기판) 상에 LED 소자를 배치하고, 각 LED 소자의 둘레에 광을 소정 방향으로 반사시키는 리플렉터(반사체)를 배치하는 방식이 사용되고 있다.
그런데, 반도체 발광 장치에 사용되는, LED 소자 등의 반도체 발광 소자는, 발광 시에 발열을 수반하기 때문에, 당해 소자의 온도 상승에 의해 리플렉터가 열화되고, 그 반사율이 저하되어, LED 패키지가 발하는 광의 휘도 저하를 초래하는 경우가 있었다.
이와 같이, 리플렉터에는 내열성이 요구된다는 점에서, 내열성을 개량한 리플렉터의 개발이 진행되고 있다. 예를 들어, 특허문헌 1에서는, (A) 에폭시 수지, (B) 경화제, (C) 경화 촉매, (D) 무기 충전제, (E) 백색 안료 및 (F) 커플링제를 함유하는 광 반사용 열 경화성 수지 조성물이 제안되고 있다.
특허문헌 2에서는, 1,4-시클로헥산디카르복실산 단위를 50 내지 100몰％ 포함하는 디카르복실산 단위와 탄소수 4 내지 18의 지방족 디아민 단위를 50 내지 100몰％ 포함하는 디아민 단위를 갖는 폴리아미드를 함유하는 폴리아미드 조성물이 제안되고 있다.
특허문헌 3에서는, 탄소-수소 결합을 갖는 불소 수지 (A) 및 산화티타늄 (B)를 포함하는 수지 조성물이 제안되고 있다. 또한, 특허문헌 4에서는, 특정한 가교 처리제를 포함하는 전자선 경화성 수지 조성물 등도 제안되고, 해당 수지 조성물을 리플렉터에 사용한 반도체 발광 장치가 제안되고 있다.
종래, 상기 반도체 발광 장치를 배선 기판 등에 실장시키는 방법으로서, 소정의 장소에 미리 땜납이 점착된 배선 기판 상에 반도체 발광 장치를 가고정한 후, 이 배선 기판을 적외선, 열풍 등의 수단에 의해, 일반적으로는 220 내지 270℃ 정도로 가열하여 용융시킨 땜납을 사용하여 반도체 발광 장치를 고정하는 방법(리플로우법)이 채용되고 있다.
그러나, 종래 사용되어 온 반도체 발광 장치는 내열성이 충분하다고는 할 수 없어, 특히 상기한 가열에 의한 리플로우 공정에 있어서는, 부품 표면의 온도가 국부적으로 높아져 변형이 발생하는 등의 문제가 있다. 리플렉터의 형상이 변화되면 광의 반사각 등도 변화되어 버리기 때문에, LED 패키지는, 설계대로의 발광 특성을 나타내기 어려워진다. 또한, LED 패키지의 외형 치수가 변화하여, 배선 기판과의 접속에 대하여 문제를 발생한다. 이로 인해, 열에 대한 치수 안정성이 우수한 리플렉터를 구비한 반도체 발광 장치가 요망되고 있었다.
일본 특허 제5060707호 공보 국제 공개 WO2011/027562 일본 특허 공개 제2011-195709호 공보 일본 특허 공개 제2013-166926호 공보
본원 발명의 과제는, 매우 높은 광 반사성 외에, 열에 대한 치수 안정성이 우수한 리플렉터를 더 갖는 반도체 발광 장치 및 광 반도체 실장용 기판을 제공하는 데 있다. 또한, 여기에서 치수 안정성이란, 땜납을 용융시켜 반도체 발광 장치를 고정하는 등의 반도체 발광 장치의 기판에의 실장에 있어서의 고열 처리 공정에서의 치수 수축량을 의미하고 있으며, 이 값이 작을수록, 배선 기판에 실장 후의 LED 패키지 등의 반도체 발광 장치의 형상 변화가 적어, 보다 안정된 발광 특성, 지향성을 나타내어, 결과적으로 장기 신뢰성을 향상시킬 수 있는 지표로 되는 것이다. 리플렉터로서 충분한 장기 신뢰성을 얻기 위해서는, 치수 안정성은 적어도 1％ 이하인 것이 바람직하다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 연구를 거듭한 결과, 기판, 오목부 형상의 캐비티를 갖는 리플렉터 및 광 반도체 소자를 적어도 구비한 반도체 발광 장치이며, 해당 리플렉터가 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크의 피크 강도 P1과 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비를 특정한 범위 내로 하면서, 또한 해당 리플렉터의 회분을 60질량％ 이상으로 함으로써 상기 과제를 해결할 수 있다는 것을 알아냈다. 본 발명은, 이러한 지견에 기초하여 완성한 것이다.
즉, 본 발명은,
(1) 기판, 오목부 형상의 캐비티를 갖는 리플렉터 및 광 반도체 소자를 적어도 구비한 반도체 발광 장치이며, 해당 리플렉터가 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크의 피크 강도 P1과, 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비(P1/P2)가 0.01 이상 1.0 이하이면서, 또한 해당 리플렉터의 회분이 60질량％ 이상인 것을 특징으로 하는 반도체 발광 장치 및
(2) 기판 및 오목부 형상의 캐비티를 갖는 리플렉터를 구비한 광 반도체 실장용 기판이며, 해당 리플렉터가 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크의 피크 강도 P1과 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비(P1/P2)가 0.01 이상 1.0 이하이면서, 또한 해당 리플렉터의 회분이 60질량％ 이상인 것을 특징으로 하는 광 반도체 실장용 기판을 제공하는 것이다.
본 발명의 반도체 발광 장치는, 그 구성 요소인 리플렉터가 매우 높은 광 반사성을 가지면서, 또한 열에 대한 치수 안정성이 우수하다. 따라서, 설계대로의 광 배향 특성을 나타내고, 장기간에 걸쳐 신뢰성이 높은 반도체 발광 장치 및 광 반도체 실장용 기판을 제공할 수 있다.
도 1은 본 발명의 반도체 발광 장치를 도시하는 모식도이다.
도 2는 본 발명의 반도체 발광 장치 및 광 반도체 실장용 기판의 제조 과정을 도시하는 모식도이다.
본 발명의 반도체 발광 장치에 대하여, 도 1을 사용하여 상세하게 설명한다.
본 발명의 반도체 발광 장치(1)는 오목부 형상의 캐비티를 갖는 리플렉터(12)와, 오목부의 저면에 설치되고, 적어도 1개의 광 반도체 소자(10)와, 해당 광 반도체 소자를 탑재하기 위한 패드부(13a) 및 광 반도체 소자와 전기적으로 접속하기 위한 리드부(13b)를 갖는 기판(14)을 구비한다. 패드부에 탑재된 광 반도체 소자는, 리드선(16)에 의해 리드부에 전기적으로 접속되어 있다.
또한, 캐비티는 공극이어도 되지만, 전기적인 문제의 방지, 광 반도체 소자의 습기 및 진애 등으로부터의 보호의 관점에서, 광 반도체 소자를 밀봉함과 함께 광 반도체 소자로부터 발해진 광을 외부로 투과시키는 것이 가능한 수지(밀봉 수지)가 충전되어 있는 것이 바람직하다. 해당 밀봉 수지는, 필요에 따라 형광체 등의 광의 파장을 변환하는 물질이 함유되어 있어도 된다. 또한, 광 반도체 소자로부터 발해진 광을 집광시키기 위한 렌즈(18)를 리플렉터(12) 위에 설치해도 된다. 해당 렌즈는, 통상 수지제이며, 목적, 용도 등에 의해 다양한 구조가 채용되고, 필요에 따라 착색되어 있어도 된다.
이하, 각 부재에 대하여, 상세하게 설명한다.
<기판>
본 발명의 반도체 발광 장치(1)에 있어서의 기판(14)은, 리드 프레임이라고도 칭해지는 금속제의 박판이며, 사용되는 재료로서는 주로 금속(순금속이나 합금 등), 예를 들어 알루미늄, 구리, 구리-니켈-주석의 합금, 철-니켈의 합금 등을 들 수 있다. 또한 기판은 표리면의 일부 또는 전부를 덮도록 광 반사층이 형성되어 있어도 된다. 광 반사층은, 광 반도체 소자로부터의 광을 반사하는 반사 기능이 높은 것이 바람직하다. 구체적으로는, 380㎚ 이상 800㎚ 이하의 파장 전자파에 대하여, 각 파장에 있어서의 반사율이 65％ 이상 100％ 이하인 것이 바람직하고, 75％ 이상 100％ 이하인 것이 보다 바람직하고, 80％ 이상 100％ 이하인 것이 더욱 바람직하다. 반사율이 높으면 LED 소자가 발하는 광의 손실이 작아, LED 패키지로서의 발광 효율이 높아진다.
광 반사층의 재질로서는 예를 들어 은이나 은을 함유하는 합금을 들 수 있지만, 은의 함유율은 60질량％ 이상인 것이 바람직하다. 은의 함유율이 60질량％ 이상이면 충분한 반사 기능이 얻어진다. 마찬가지의 관점에서, 은의 함유율은 70질량％ 이상이 보다 바람직하고, 80질량％ 이상이 더욱 바람직하다.
또한 반사층의 두께는 1 내지 20㎛가 바람직하다. 반사층의 두께가 1㎛ 이상이면 충분한 반사 기능이 얻어지고, 20㎛ 이하이면 비용적으로 유리함과 함께, 가공성이 향상된다.
기판의 두께에 대해서는, 특별히 제한은 없지만, 0.1 내지 1.0㎜의 범위인 것이 바람직하다. 기판의 두께가 0.1㎜ 이상이면 기판의 강도가 강하게 변형되기 어렵다. 한편, 1.0㎜ 이하이면 가공이 용이하다. 마찬가지의 관점에서, 0.15 내지 0.5㎜의 범위인 것이 더욱 바람직하다.
기판은, 금속제의 판재를 에칭이나 프레스 가공 등의 공정을 거쳐 형성되고, LED 칩 등의 광 반도체 소자를 탑재하는 패드부와 해당 광 반도체 소자에 전력을 공급하는 리드부를 갖는다. 패드부와 리드부는 절연되어 있고, 광 반도체 소자는 와이어 본딩이나 칩 본딩 등의 공정을 거쳐, 리드선에 의해 리드부와 접속된다.
<리플렉터>
리플렉터(12)는 광 반도체 소자로부터의 광을 출광부의 방향(도 1에 있어서는, 렌즈(18)의 방향)으로 반사시키는 작용을 갖는다.
본 발명에 관한 리플렉터는 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크의 피크 강도 P1과 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비(P1/P2)가 0.01 이상 1.0 이하이면서, 또한 회분이 60질량％ 이상인 것을 특징으로 한다.
본 발명의 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 2θ가 0도 내지 24도의 범위에 회절 피크를 갖는 것은, 본 발명의 리플렉터를 형성하는 수지 조성물 중에 수지의 분자쇄가 규칙적으로 배열(결정화)된 부위가 함유되어 있는 것을 의미한다. 이러한 수지로서는, 예를 들어 폴리에틸렌, 폴리프로필렌, 폴리메틸펜텐, 폴리에틸렌옥사이드, 폴리아미드, 폴리아세탈, 폴리에틸렌테레프탈레이트, 폴리페닐렌술파이드 등의 결정성 수지나 그 가교체 등이 있다.
결정화된 부위를 함유하는 수지 조성물을 사용함으로써 내피로성, 내약품성, 기계적 특성이 우수한 리플렉터를 얻을 수 있다. 본 발명의 리플렉터를 형성하는 수지 조성물로서는, 결정화된 부위를 갖는 수지가 단독으로 함유되어 있어도 되고, 결정화된 부위를 갖는 수지가 복수 포함되는 혼합물로 되어 있어도 된다. 또한, 본원 발명의 효과를 저해하지 않는 범위에서 결정화된 부위를 포함하는 수지 이외에, 비결정성의 수지를 포함하는 그 이외의 수지가 혼합물로서 함유되어 있어도 된다.
결정화되기 쉬운 수지로서는 탄화수소계 수지를 들 수 있다. 탄화수소계 수지로서는, 예를 들어 폴리에틸렌의 경우, 2θ가 0도 내지 24도의 범위 중 2θ=21.7±1도에 회절 피크를 갖는다. 폴리프로필렌의 경우, 2θ가 0도 내지 24도의 범위 중 2θ=14.1±1도, 2θ=17.1±1도, 2θ=18.5±1도, 2θ=21.8±1도 중 어느 하나가 강도가 최대가 되는 회절 피크가 된다. 폴리메틸펜텐의 경우, 2θ=9.3±1도, 13.4±1도, 16.7±1도, 18.3±1도 중 어느 하나가 강도가 최대가 되는 회절 피크를 갖는다.
결정화된 부위가 함유되어 있는 수지 중에서도 상기 회절 피크를 갖는 수지, 즉 탄화수소계 수지이면, 성형 가공성이나, 광에 대한 내성이 향상된다.
본 발명의 리플렉터를 형성하는 수지 조성물에 포함되는 결정화된 수지로서는, 특별히 한정되는 것은 아니나, 상기 2θ가 0도 내지 24도의 범위의 회절 피크 중 강도가 최대가 되는 회절 피크가 2θ=9.3±1도, 13.4±1도, 16.7±1도, 18.3±1도 중 어느 하나인 것이 바람직하고, 적어도 2θ=9.3±1도, 13.4±1도, 16.7±1도, 18.3±1도의 회절 피크의 조합을 갖는 것이 보다 바람직하다. 리플렉터를 형성하는 수지 조성물에 포함되는 결정화된 수지로서 폴리메틸펜텐이 함유되어 있으면 2θ가 0도 내지 24도의 범위에 2θ=9.3±1도, 13.4±1도, 16.7±1도, 18.3±1도의 회절 피크를 갖는다. 폴리메틸펜텐이 함유된 수지 조성물은, 성형성, 가공성, 내열성이 우수한 데다가, 투명성이 높기 때문에 혼합했을 때에도 투과율이나 반사율 등의 광학 특성의 저해를 억제하는 것이 가능하다.
상기한 2θ=9.3±1도, 13.4±1도, 16.7±1도, 18.3±1도의 회절 피크는 각각 폴리메틸펜텐의 (200)면, (220)면, (212)면, (312)면에 귀속된다. 이들 회절 피크 사이의 강도비는, 폴리메틸펜텐 분자의 주쇄의 배향에 따라 상이하다. 또한 폴리메틸펜텐에서 유래하는 회절 피크 중 강도가 최대가 되는 회절 피크는 (200)면에 귀속되는 2θ=9.3±1도의 회절 피크가 되는 경우가, 치수 안정성이 향상되기 때문에 특히 바람직하다.
리플렉터를 형성하는 수지 조성물에 포함되는 폴리메틸펜텐으로서는 4-메틸펜텐-1의 단독 중합체이어도 되고, 4-메틸펜텐-1과 다른 α-올레핀, 예를 들어 에틸렌, 프로필렌 등의 탄소수 2 내지 20의 α-올레핀의 공중합체이어도 된다. 또한, 상기 폴리메틸펜텐은 가교체이어도 된다.
한편, 본 발명의 리플렉터를 CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 2θ가 24도 초과 내지 70도의 범위의 회절 피크는, 본 발명의 리플렉터를 형성하는 수지 조성물에 포함되는 무기 물질에서 유래한다.
본 발명의 리플렉터를 형성하는 수지 조성물에 포함되는 무기 물질로서는, 특별히 한정되는 것은 아니나, 상기 2θ가 24도 초과 내지 70도의 범위의 회절 피크 중 강도가 최대가 되는 회절 피크가 2θ=27.4±1도, 36.1±1도, 41.2±1도, 54.3±1도, 56.6±1도, 69.0±1도, 25.3±1도, 37.9±1도, 48.1±1도, 54.0±1도, 55.1±1도, 62.7±1도, 25.3±1도, 25.7±1도, 30.8±1도, 36.3±1도, 48.0±1도, 54.2±1도, 55.2±1도 중 어느 하나인 것이 바람직하고, 다음의 (1) 내지 (3) 중 어느 한 조합을 갖는 것이 보다 바람직하다.
(1) 적어도 2θ=27.4±1도, 36.1±1도, 41.2±1도, 54.3±1도, 56.6±1도, 69.0±1도의 회절 피크의 조합
(2) 적어도 2θ=25.3±1도, 37.9±1도, 48.1±1도, 54.0±1도, 55.1±1도, 62.7±1도의 회절 피크의 조합
(3) 적어도 2θ=25.3±1도, 25.7±1도, 30.8±1도, 36.3±1도, 48.0±1도, 54.2±1도, 55.2±1도의 회절 피크의 조합
2θ가 24도 초과 내지 70도의 범위에 있어서, 2θ=27.4±1도, 36.1±1도, 41.2±1도, 54.3±1도, 56.6±1도, 69.0±1도의 회절 피크를 갖는 경우 또는 25.3±1도, 37.9±1도, 48.1±1도, 54.0±1도, 55.1±1도, 62.7±1도의 회절 피크를 갖는 경우 또는 25.3±1도, 25.7±1도, 30.8±1도, 36.3±1도, 48.0±1도, 54.2±1도, 55.2±1도의 회절 피크를 갖는 경우, 리플렉터를 형성하는 수지 조성물에 포함되는 무기 물질로서, 산화티타늄이 함유되어 있는 것을 의미한다. 산화티타늄이 함유되어 있는 해당 수지 조성물은, 높은 반사성을 얻을 수 있다.
산화티타늄에서 유래하는 회절 피크의 강도 및 피크 위치는, 산화티타늄의 결정형에 따라 상이하다. 상기 (1)에 있어서의 2θ=27.4±1도, 36.1±1도, 41.2±1도, 54.3±1도, 56.6±1도, 69.0±1도의 회절 피크는, 각각 산화티타늄의 루틸형 결정의 (110)면, (101)면, (111)면, (211)면, (220)면, (301)면에 귀속된다. 또한, 상기 (2)에 있어서의 2θ=25.3±1도, 37.9±1도, 48.1±1도, 54.0±1도, 55.1±1도, 62.7±1도의 회절 피크는, 각각 산화티타늄의 아나타제형 결정의 (101)면, (004)면, (200)면, (105)면, (211)면, (204)면에 귀속된다. 또한, 상기 (3)에 있어서의 2θ=25.3±1도, 25.7±1도, 30.8±1도, 36.3±1도, 48.0±1도, 54.2±1도, 55.2±1도의 회절 피크는, 각각 산화티타늄의 브루카이트형 결정의 (120)면, (111)면, (121)면, (012)면, (231)면, (320)면, (241)면에 귀속된다.
또한, 루틸형의 경우에는, 2θ=27.4±1도에 최대 강도의 회절 피크가 있고, 아나타제형 및 브루카이트형의 경우에는, 2θ=25.3±1도에 최대 강도의 회절 피크가 있다.
이들 중 리플렉터를 형성하는 수지 조성물에 무기 물질로서 포함되는 산화티타늄의 결정형은 루틸형인 것이, 열 안정성이 높은 데다가 특히 높은 반사성이 얻어지기 때문에 바람직하다. 즉, 산화티타늄에서 유래하는 회절 피크 중 최대 강도의 회절 피크는 루틸형 결정의 (110)면에 귀속되는 2θ=27.4±1도의 회절 피크인 것이 바람직하다.
본 발명에서는, 상술한 피크 강도비(P1/P2)가 0.01 이상 1.0 이하인 것을 필수로 한다. 당해 피크 강도비(P1/P2)가 0.01 미만이면 리플렉터가 취성이 되고, 1.0을 초과하면 충분한 치수 안정성을 얻지 못한다. 이상의 관점에서, 피크 강도비(P1/P2)는 0.05 이상 0.75 이하의 범위인 것이 바람직하고, 0.1 이상 0.5 이하의 범위인 것이 보다 바람직하다.
본 발명의 리플렉터를 형성하는 수지 조성물에 함유되는 산화티타늄의 평균 입경은 성형성을 고려하면서, 또한 높은 반사율을 얻는 관점에서, 1차 입경이 0.05 내지 0.50㎛인 것이 바람직하고, 0.10 내지 0.40㎛인 것이 보다 바람직하고, 0.15 내지 0.30㎛인 것이 더욱 바람직하다. 또한, 산화티타늄의 평균 입경은, 예를 들어 레이저광 회절법에 의한 입도 분포 측정에 있어서의 질량 평균값 D50으로 하여 구할 수 있다.
(회절 피크 강도비(P1/P2)의 측정)
본 발명의 리플렉터 회절 피크 강도비(P1/P2)는 X선 회절 장치에 의해 측정할 수 있다. 측정 시료 형태로서는, 본 발명의 반도체 발광 장치 또는 광 반도체 실장용 기판으로부터 리플렉터만을 잘라내거나, 혹은 반도체 발광 장치 또는 광 반도체 실장용 기판을 그대로 사용할 수 있고, 이것을 시료대 위에 놓고, 다음의 조건에서 X선 회절 측정을 행한다. 이때, 비결정 할로 피크(halo peak)의 영향을 배제하기 위하여, 얻어진 스펙트럼 중 반값폭이 2θ=6도 이하가 되는 파형을 회절 피크라고 정의한다. 또한, 피크 강도 P1 및 P2는, 각 X선 회절 피크의 적분값으로 한다.
X선 회절 측정 조건
선원; CuKα선(파장 ; 1.5418Å)
주사축; 2θ/θ
관전압; 45kV
관전류; 200mA
슬릿; soller slit 5.0도
스캔 스피드; 5.5도/분
스캔 스텝; 0.05도
또한, 본 발명의 리플렉터는, 회분이 60질량％ 이상인 것을 필수로 한다. 회분이 60질량％ 미만이면 리플렉터로서 충분한 반사성, 기계적 특성 및 치수 안정성을 얻지 못한다. 이상의 관점에서, 회분은 70질량％ 이상이 바람직하고, 75질량％ 이상이 보다 바람직하다.
(회분의 측정)
본 발명의 리플렉터 회분은, 반도체 발광 장치 또는 광 반도체 실장용 기판으로부터 리플렉터만을 잘라낸 것을 측정 시료로 할 수 있고, 일반적인 수지 조성물의 회분을 구하는 방법으로서 규정된 방법(JIS K 7250-1(ISO 3451-1)) 및 그것에 준거한 방법, 혹은 TG-DTA법에 따라 측정할 수 있다. 이 측정 방법 중 JIS K 7250-1(ISO 3451-1) 및 그것에 준거한 방법으로 측정하는 것이 바람직하다. 단, JIS K 7250-1(ISO 3451-1) 및 그것에 준거한 방법은 매우 많은 시료량이 필요하기 때문에, 충분한 시료량이 얻어지지 않는 경우는 TG-DTA법으로 측정해도 된다.
이하에 회분의 측정 조건을 기재한다.
(1) JIS K 7250-1(ISO 3451-1)
A법(직접 회화법)
회화 온도; 800℃
회화 시간; 2시간
(2) TG-DTA법
열 중량/시차열 동시 분석 장치(TG-DTA)를 사용하여, 측정 시료의 질량을 측정한 후, 알루미늄 팬 중, 대기 분위기 하에서, 10℃/분으로 600℃까지 승온 후, 그대로 600℃에서 30분간 가열하여 시료를 회화한다. 가열 전의 질량에 대한 가열 후의 질량을 백분율로 나타내고, 그 값을 회분으로 한다.
또한, 상기 회분의 측정에 의해, 해당 리플렉터를 형성하는 수지 조성물 중의, 상기 X선 회절법에 있어서 회절 피크가 나타나지 않는 무기 물질을 포함한 모든 무기 물질의 중량비를 알 수 있다. 무기 물질이 함유된 수지 조성물을 사용함으로써 반사성, 기계적 특성 및 치수 안정성이 우수한 리플렉터를 얻을 수 있다.
본 발명의 리플렉터를 형성하는 수지 조성물에 함유되는 무기 물질 중에서, 높은 반사성을 얻을 수 있는 효과를 갖는 것으로서는, 예를 들어 산화티타늄, 황화아연, 산화아연, 황화바륨, 티타늄산칼륨 등을 들 수 있고, 이들은 단독 또는 혼합되어 함유되어 있어도 되지만, 특히 높은 반사성이 얻어진다는 관점에서, 산화티타늄이 함유되어 있는 것이 바람직하고, 그 결정형은 루틸형인 것이 보다 바람직하다.
한편, 높은 기계적 특성 및 치수 안정성을 얻을 수 있는 효과를 갖는 무기 물질로서는, 일반적으로 수지의 강화용으로서 사용되는 것을 사용할 수 있다. 구체적으로는, 실리카와 같은 산화물, 수산화칼슘과 같은 수산화물, 탄산칼슘과 같은 탄산염, 황산바륨과 같은 황산염, 탈크, 마이카, 규회석과 같은 규산염 등을 들 수 있고, 각각 입자상 및 섬유상, 이형 단면 섬유상, 요철차가 큰 형상, 두께가 얇은 박편상이라는 다양한 형상이 있다.
이들은 단독 또는 혼합되어 함유되어 있어도 된다. 본 발명의 리플렉터를 형성하는 수지 조성물에 함유되는, 높은 기계적 특성 및 치수 안정성을 얻을 수 있는 무기 물질로서는, 특별히 한정되는 것은 아니나, 실리카 입자 또는 유리 섬유인 것이 투명성, 강인성 등의 관점에서 바람직하다.
또한, 이들은 X선 회절 측정에 있어서 회절 피크가 검출되기 어렵다는 특징을 갖지만, 회분의 측정을 함으로써, X선 회절 측정에 있어서 회절 피크를 검출할 수 있는 무기 물질을 포함한 모든 무기 물질의 중량비로서 검출할 수 있다.
[분산제]
본 발명의 리플렉터를 형성하는 수지 조성물은, 상기 재료 외에, 본원 발명의 효과를 저해하지 않는 범위에서 분산제가 혼합되어 있어도 된다. 분산제로서는, 일반적으로 무기 물질을 함유하는 수지 조성물에 사용되는 것을 사용할 수 있지만, 실란 커플링제가 바람직하다. 실란 커플링제는 수지에 대한 무기 물질의 분산성, 상용성이 높고, 리플렉터에 높은 기계적 특성, 치수 안정성을 부여할 수 있다.
실란 커플링제로서는, 예를 들어 헥사메틸디실라잔 등의 디실라잔; 환상 실라잔; 트리메틸실란, 트리메틸클로로실란, 디메틸디클로로실란, 메틸트리클로로실란, 알릴디메틸클로로실란, 트리메톡시실란, 벤질디메틸클로로실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 이소부틸트리메톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 트리메틸메톡시실란, 히드록시프로필트리메톡시실란, 페닐트리메톡시실란, n-부틸트리메톡시실란, n-헥사데실트리메톡시실란, n-옥타데실트리메톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 프로페닐트리메톡시실란, 프로페닐트리에톡시실란, 부테닐트리메톡시실란, 부테닐트리에톡시실란, 펜테닐트리메톡시실란, 펜테닐트리에톡시실란, 헥세닐트리메톡시실란, 헥세닐트리에톡시실란, 헵테닐트리메톡시실란, 헵테닐트리에톡시실란, 옥테닐트리메톡시실란, 옥테닐트리에톡시실란, 노네닐트리메톡시실란, 노네닐트리에톡시실란, 디케닐트리메톡시실란, 디케닐트리에톡시실란, 운데케닐트리메톡시실란, 운데케닐트리에톡시실란, 도데케닐트리메톡시실란, 도데케닐트리에톡시실란, γ-메타크릴옥시프로필트리메톡시실란 및 비닐트리아세톡시실란 등의 알킬실란 화합물; γ-아미노프로필트리에톡시실란, γ-(2-아미노에틸)아미노프로필트리메톡시실란, γ-(2-아미노에틸)아미노프로필메틸디메톡시실란, N-페닐-3-아미노프로필트리메톡시실란, N-(2-아미노에틸)3-아미노프로필트리메톡시실란 및 N-β-(N-비닐벤질아미노에틸)-γ-아미노프로필트리메톡시실란, 헥실트리메톡시실란 등의 아미노실란 화합물; 등을 들 수 있다.
[가교 처리제]
본 발명의 리플렉터를 형성하는 수지 조성물은, 상기 재료 외에, 본원 발명의 효과를 저해하지 않는 범위에서 가교 처리제가 혼합되어 있어도 된다. 가교 처리제로서는, 포화 혹은 불포화의 환 구조를 갖고, 적어도 1개의 환을 형성하는 원자 중 적어도 1개의 원자가, 알릴기, 메타크릴기, 연결기를 개재한 알릴기 및 연결기를 개재한 메타크릴기의 어느 한 알릴계 치환기와 결합하여 이루어지는 구조를 갖는 것이 바람직하다.
이러한 구조를 갖는 가교 처리제는, 특히 전자선 경화성 수지와 병용함으로써, 양호한 전자선 경화성을 발휘하여, 리플렉터가 우수한 치수 안정성을 부여할 수 있다.
포화 혹은 불포화의 환 구조로서는, 시클로환, 헤테로환, 방향환 등을 들 수 있다. 환 구조를 형성하는 원자의 수는, 3 내지 12인 것이 바람직하고, 5 내지 8인 것이 보다 바람직하고, 6원환인 것이 더욱 바람직하다. 또한, 연결기로서는, 에스테르 결합, 에테르 결합, 알킬렌기, (헤테로)아릴렌기 등을 들 수 있다.
보다 구체적으로는, 트리알릴이소시아누레이트, 메틸디알릴이소시아누레이트, 디알릴모노글리시딜이소시아누르산, 모노알릴디글리시딜이소시아누레이트, 트리메탈릴이소시아누레이트, 오르토프탈산의 디알릴에스테르, 이소프탈산의 디알릴에스테르 등을 들 수 있다.
해당 가교 처리제의 분자량은, 수지 조성물 중에서의 분산성이 양호하고, 유효한 가교 반응을 일으킨다는 점에서, 1000 이하가 바람직하고, 500 이하가 더욱 바람직하고, 300 이하인 것이 보다 바람직하다. 또한, 환 구조의 수는 1 내지 3인 것이 바람직하고, 1 또는 2인 것이 보다 바람직하고, 1인 것이 더욱 바람직하다.
또한, 가교 처리제의 함유량은, 수지 100질량부에 대하여, 0.5 내지 40질량부인 것이 바람직하다. 이 함유량이면, 블리드 아웃하지 않으면서, 또한 양호한 경화성을 부여할 수 있다. 이상의 관점에서, 가교 처리제의 함유량은 1 내지 30질량부인 것이 더욱 바람직하고, 5 내지 20질량부인 것이 특히 바람직하다.
[그 밖의 첨가제]
본 발명의 리플렉터를 형성하는 수지 조성물은, 상기 재료 외에, 본원 발명의 효과를 저해하지 않는 범위에서 다양한 첨가제가 함유되어 있어도 된다. 예를 들어, 수지 조성물의 성질을 개선할 목적으로, 다양한 위스커, 실리콘 파우더, 열 가소성 엘라스토머, 유기 합성 고무, 지방산 에스테르, 글리세르산에스테르, 스테아르산아연, 스테아르산칼슘 등의 내부 이형제나, 벤조페논계, 살리실산계, 시아노아크릴레이트계, 이소시아누레이트계, 옥살산아닐리드계, 벤조에이트계, 힌더드아민계, 벤조트리아졸계, 페놀계 등의 산화 방지제나, 힌더드아민계, 벤조에이트계 등의 광 안정제와 같은 첨가제를 배합할 수 있다.
[리플렉터용 수지 조성물의 제조]
본 발명의 리플렉터를 형성하는 수지 조성물은, 수지, 무기 물질 및 필요에 따라 첨가되는 가교 처리제, 그 밖의 첨가제를 소정비로 혼합하여 제작할 수 있다. 혼합 방법으로서는, 2축 롤 혹은 3축 롤, 호모게나이저, 플라너터리 믹서, 2축 혼련 압출기 등의 교반기, 폴리라보 시스템이나 라보 플라스토 밀 등의 용융 혼련기 등의 공지의 수단을 적용할 수 있다. 이들은 상온, 냉각 상태, 가열 상태, 상압, 감압 상태, 가압 상태의 어느 것으로 행해도 된다.
[리플렉터의 형상]
리플렉터(12)의 형상은, 렌즈(18)의 단부(접합부)의 형상에 준하고 있으며, 통상적으로 각형, 원형, 타원형 등의 통 형상 또는 고리 형상이다. 도 1의 개략 단면도에 있어서는, 리플렉터(12)는 통 형상체(고리 형상체)이며, 리플렉터(12)의 모든 단부면이 기판(14)의 표면에 접촉, 고정되어 있다.
또한, 리플렉터(12)는 오목부 형상의 캐비티를 갖는 형상이며, 리플렉터(12)의 내면은, 광 반도체 소자(10)로부터의 광의 지향성을 높이기 위하여, 테이퍼 형상으로 상방으로 넓어져 있어도 된다.
또한, 리플렉터(12)는 렌즈(18)측의 단부를, 당해 렌즈(18)의 형상에 따른 형태로 가공된 경우에는, 렌즈 홀더로서도 기능시킬 수 있다.
[리플렉터의 제조 방법]
본 발명에 관한 리플렉터의 제조 방법으로서는, 특별히 한정되는 것은 아니나, 상기 수지 조성물을 사용한 사출 성형에 의한 제조가 바람직하다. 이때, 성형성의 관점에서, 실린더 온도는 200 내지 400℃가 바람직하고, 220 내지 320℃가 보다 바람직하다. 또한, 금형 온도는 10 내지 170℃가 바람직하고, 20 내지 150℃가 보다 바람직하다.
본 발명에 관한 리플렉터는, 필요에 따라 성형 공정 전 또는 후에, 전리 방사선 조사 처리를 더 실시해도 되고, 그 중에서도, 전자선 조사 처리가 바람직하다. 전자선 조사 처리를 실시함으로써, 리플렉터의 기계적 특성, 치수 안정성을 향상시킬 수 있다.
<밀봉 수지>
본 발명에 관한 리플렉터의 캐비티는, 광 반도체 소자를 밀봉함과 함께 광 반도체 소자로부터 발해진 광을 외부로 투과시키는 것이 가능한 수지(밀봉 수지)로 밀봉되어 있는 것이 바람직하다. 와이어 본딩 실장에 있어서, 리드선에 직접 접촉함으로써 가해지는 힘 및 간접적으로 가해지는 진동, 충격 등에 의해, 광 반도체 소자와의 접속부 및/또는 전극과의 접속부로부터 리드선이 빠지거나, 절단되거나, 단락되거나 함으로써 발생하는 전기적인 문제를 방지할 수 있다. 또한, 동시에, 습기, 진애 등으로부터 광 반도체 소자를 보호하여, 장기간에 걸쳐 신뢰성을 유지할 수 있다.
밀봉 수지로서 사용되는 것으로서는, 특별히 한정되는 것은 아니나, 실리콘 수지, 에폭시 실리콘 수지, 에폭시계 수지, 아크릴계 수지, 폴리이미드계 수지, 폴리카르보네이트 수지 등을 들 수 있다. 이들 중 내열성, 내후성, 저수축성 및 내변색성의 관점에서, 실리콘 수지가 바람직하다. 해당 밀봉 수지는, 필요에 따라 형광체 등의 광의 파장을 변환하는 물질이 더 함유되어 있어도 된다.
<광 반도체 소자>
광 반도체 소자는, 방사광(일반적으로 백색광 LED에 있어서는 UV 또는 청색광)을 방출하는, 예를 들어 AlGaAs, AlGaInP, GaP 또는 GaN을 포함하는 활성층을, n형 및 p형의 클래드층에 의해 끼운 더블 헤테로 구조를 갖는 반도체 칩(발광체)이며, 예를 들어 1변의 길이가 0.5㎜ 정도인 육면체의 형상을 하고 있다. 그리고, 와이어 본딩 실장의 형태의 경우에는 리드선을 개재하여 리드부에 접속되어 있다.
<광 반도체 실장용 기판>
본원 발명의 광 반도체 실장용 기판은, 상기 반도체 발광 장치에 적합하게 사용되어, 기판(14) 및 오목부 형상의 캐비티를 갖는 리플렉터(12)를 구비한다. 해당 리플렉터는, 상술한 바와 같이, 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중에서 강도가 최대가 되는 회절 피크의 피크 강도 P1과, 회절각 2θ가 24도 초과 내지 70도의 범위에서 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비(P1/P2)가 0.01 이상 1.0 이하이면서, 또한 해당 리플렉터의 회분이 60질량％ 이상인 것을 특징으로 한다.
<광 반도체 실장용 기판의 제조 방법>
본 발명의 광 반도체 실장용 기판의 제조 방법의 일례에 대하여, 도 2를 참조하면서 설명하지만, 본 발명의 광 반도체 실장용 기판의 제조 방법은, 이 예에 의해 전혀 한정되는 것은 아니다.
먼저, 기판(금속 프레임 또는 리드 프레임)(14) 위에 리플렉터를 형성하기 위한 수지 조성물을, 소정 형상의 캐비티 공간을 구비하는 금형을 사용한 트랜스퍼 성형, 압축 성형, 사출 성형 등에 의해 성형하고, 소정 형상의 리플렉터를 복수 갖는 성형체를 얻는다. 리플렉터를 복수개, 동시에 제작할 수 있으므로 효율적이며, 사출 성형이 바람직한 방법이다. 이와 같이 하여 얻은 성형체는 필요에 따라 전자선 조사 등의 경화 과정을 거쳐도 된다. 이 단계, 즉 기판 위에 리플렉터를 적재한 것이 광 반도체 실장용 기판(도 2의 (a))이다.
<반도체 발광 장치의 제조 방법>
계속해서, 본 발명의 반도체 발광 장치의 제조 방법의 일례에 대하여, 도 2를 참조하면서 설명하지만, 본 발명의 반도체 발광 장치의 제조 방법은, 이 예에 의해 전혀 한정되는 것은 아니다.
상기 광 반도체 실장용 기판에, 별도로, 준비한 LED 칩 등의 광 반도체 소자(10)를 배치한다(도 2의 (b)). 이때, 광 반도체 소자(10)를 고정하기 위하여, 접착제나 접합 부재를 사용해도 된다.
이어서, 도 2의 (c)에 도시한 바와 같이, 리드선(16)을 설치하고, 광 반도체 소자와 리드부(전극)를 전기적으로 접속한다. 그 때에는, 리드선의 접속을 양호하게 하기 위하여, 100 내지 250℃에서 5 내지 20분간 가열하는 것이 바람직하다.
그 후, 도 2의 (d)에 도시한 바와 같이, 리플렉터의 캐비티에 밀봉 수지를 충전하고, 경화시켜 밀봉부(22)를 제작한다.
이어서, 도 2의 (e)에 도시한 바와 같이, 리플렉터의 거의 중앙(점선부)에서, 다이싱 등의 방법으로 개편화하여, 도 1에 도시하는 반도체 발광 장치를 얻는다. 필요에 따라, 밀봉부(22) 위에 렌즈(18)를 배설할 수 있다. 또한 그 경우는, 밀봉 수지가 미경화인 상태에서 렌즈(18)를 적재하고 나서, 밀봉 수지를 경화시켜도 된다.
해당 반도체 발광 장치를 배선 기판(24) 위에 접속하고, 실장한 것이 도 2의 (f)이다. 반도체 발광 장치를 배선 기판 위에 실장하는 방법은, 특별히 한정되는 것은 아니나, 용융시킨 땜납을 사용하여 행하는 것이 바람직하다. 보다 구체적으로는, 배선 기판 위에 땜납을 설치해 두고, 그 땜납 위에 패키지를 싣고 나서, 리플로우로에 의해 일반적인 땜납의 용융 온도인 220 내지 270℃로 가열하고, 땜납을 용융시켜 배선 기판 위에 반도체 발광 장치를 실장하는 방법(땜납 리플로우법)이다. 상기한 땜납을 사용하는 방법으로 사용하는 땜납은, 주지의 것을 사용할 수 있다.
실시예
이어서, 본 발명을 실시예에 의해, 더욱 상세하게 설명하지만, 본 발명은, 이 예에 의해 전혀 한정되는 것은 아니다.
(리플렉터용 수지 조성물의 제조)
제조예 1
폴리메틸펜텐 TPX RT18(미쓰이 가가쿠(주)제, 중량 평균 분자량 50만 내지 70만) 100질량부에 대하여, 무기 물질로서, 산화티타늄 PF-691(이시하라 산교(주)제, 루틸형, 평균 입경 0.21㎛, 이하 「TiO2」라고 기재함) 450질량부, 유리 섬유 PF70E-001(닛토 보세키(주)제, 평균 섬유 길이 70㎛, 평균 섬유 직경 10㎛) 120질량부, 가교 처리제로서, 트리알릴이소시아네이트(닛폰 가세이(주)제, 분자량 249.3, 이하 「TAIC」라고 기재함) 20질량부, 산화 방지제로서 IRGANOX1010(BASF·재팬(주)제) 5질량부, PEP-36((주) ADEKA제) 0.5질량부, 이형제로서 SZ-2000(사카이 가가쿠(주)제) 0.5질량부, 분산제로서 KBM-3063(신에츠 실리콘(주)제) 7질량부를 배합, 혼련하여, 수지 조성물 1을 얻었다. 또한, 혼련은 폴리라보 시스템(뱃치식 2축)으로 행했다. 배합을 표 1에 기재한다.
제조예 2
제조예 1에 있어서, TiO2의 함유량을 350질량부로 변경한 것 및 분산제의 배합량을 5질량부로 한 것 이외는 제조예 1과 마찬가지로 하여 수지 조성물 2를 얻었다. 제조예 1과 마찬가지로, 배합을 표 1에 기재한다.
제조예 3
제조예 1에 있어서, TiO2의 함유량을 200질량부로 변경한 것, 분산제의 배합량을 5질량부로 한 것 및 TAIC의 배합량을 12질량부로 한 것 이외는 제조예 1과 마찬가지로 하여 수지 조성물 3을 얻었다. 제조예 1과 마찬가지로, 배합을 표 1에 기재한다.
제조예 4
제조예 3에 있어서, 산화 방지제인 IRGANOX1010(BASF·재팬(주)제)의 배합량을 1질량부로 하고, 또한 IRGAFOS168(BASF·재팬(주)제)을 0.5질량부 배합한 것 및 분산제로서 KBM-303(신에츠 실리콘(주)제)을 1질량부 배합한 것 이외는 제조예 3과 마찬가지로 하여 수지 조성물 4를 얻었다. 제조예 1과 마찬가지로, 배합을 표 1에 기재한다.
제조예 5
제조예 1에 있어서, TAIC의 배합량을 18질량부로 한 것 이외는 제조예 1과 마찬가지로 하여 수지 조성물 5를 얻었다. 제조예 1과 마찬가지로, 배합을 표 1에 기재한다.
제조예 6
제조예 5에 있어서, 유리 섬유로서 PF70E-001 대신에, SS05DE-413SP(닛토 보세키(주)제, 평균 섬유 길이 100㎛, 평균 섬유 직경 6㎛)를 120질량부 배합한 것 이외는 제조예 5와 마찬가지로 하여 수지 조성물 6을 얻었다. 제조예 1과 마찬가지로, 배합을 표 1에 기재한다.
제조예 7
제조예 6에 있어서, 수지로서 폴리메틸펜텐 TPX RT18 대신에, 폴리메틸펜텐 TPX MX002(미쓰이 가가쿠(주)제, 중량 평균 분자량 50만 내지 70만)를 사용한 것 이외는 제조예 6과 마찬가지로 하여 수지 조성물 7을 얻었다. 제조예 1과 마찬가지로, 배합을 표 1에 기재한다.
제조예 8
제조예 5에 있어서, 수지로서 폴리메틸펜텐 TPX RT18 대신에, 폴리메틸펜텐 TPX DX820(미쓰이 가가쿠(주)제, 중량 평균 분자량 15만 내지 35만)을 사용한 것 이외는 제조예 5와 마찬가지로 하여 수지 조성물 8을 얻었다. 제조예 1과 마찬가지로, 배합을 표 1에 기재한다.
제조예 9
제조예 5에 있어서, 수지로서 폴리메틸펜텐 TPX RT18 대신에, 폴리메틸펜텐 TPX DX231(미쓰이 가가쿠(주)제, 중량 평균 분자량 20만 내지 40만)을 사용한 것 이외는 제조예 5와 마찬가지로 하여 수지 조성물 9를 얻었다. 배합을 표 2에 기재한다.
제조예 10
제조예 5에 있어서, 수지로서 폴리메틸펜텐 TPX RT18 대신에, 폴리에틸렌 하이젝스 1300J((주) 프라임폴리머제)를 사용한 것 이외는 제조예 5와 마찬가지로 하여 수지 조성물 10을 얻었다. 제조예 9와 마찬가지로, 배합을 표 2에 기재한다.
제조예 11
제조예 5에 있어서, 수지로서 폴리메틸펜텐 TPX RT18 대신에, 폴리프로필렌프라임폴리프로 J137G((주) 프라임폴리머제)를 사용한 것 이외는 제조예 5와 마찬가지로 하여 수지 조성물 11을 얻었다. 제조예 9와 마찬가지로, 배합을 표 2에 기재한다.
비교 제조예 1
제조예 4에 있어서, 유리 섬유를 배합하지 않은 것 이외는 제조예 4와 마찬가지로 하여 비교 수지 조성물 1을 얻었다. 제조예 9와 마찬가지로, 배합을 표 2에 기재한다.
비교 제조예 2
제조예 4에 있어서, TiO2의 배합량을 100질량부로 하고, TAIC의 함유량을 4질량부로 하고, 또한 유리 섬유를 배합하지 않은 것 이외는 제조예 4와 마찬가지로 하여 비교 수지 조성물 2를 얻었다. 제조예 9와 마찬가지로, 배합을 표 2에 기재한다.
비교 제조예 3
제조예 4에 있어서, TiO2의 배합량을 45질량부로 하고, TAIC의 함유량을 4질량부로 하고, 또한 유리 섬유로서, 유리 섬유 CSG3PA-820(닛토 보세키(주)제, 평균 섬유 길이 3㎜, 이형비 4)을 60질량부 배합한 것 이외는 제조예 4와 마찬가지로 하여 비교 수지 조성물 3을 얻었다. 제조예 9와 마찬가지로, 배합을 표 2에 기재한다.
비교 제조예 4
제조예 1에 있어서, TiO2를 배합하지 않고, 또한 TAIC의 함유량을 6질량부로 한 것 이외는 제조예 1과 마찬가지로 하여 비교 수지 조성물 4를 얻었다. 제조예 9와 마찬가지로, 배합을 표 2에 기재한다.
실시예 1 내지 11
제조예 1 내지 11에서 제조한 수지 조성물 1 내지 11을 사용하여, 각각 사출 성형기 TR55EH((주) 소딕제, 스크루 직경 φ22㎜)에 의해 광 반사층으로서 은 도금을 실시한, 구리를 포함하는 기판(리드 프레임)(75㎜×62㎜×0.25㎜) 상에 외형 치수: 30㎜×30㎜, 두께: 0.35㎜가 되는 리플렉터를 복수 갖는 성형체를 얻었다. 사출 성형의 조건은 실린더 온도 220 내지 320℃, 금형 온도 20 내지 150℃ 사이에서, 수지 조성물에 따라 각각 적절히 설정했다. 각 성형체에 대하여, 가속 전압 800kV, 흡수선량 400kGy로 전자선을 조사하여, 광 반도체 실장용 기판을 얻었다.
상기에 의해 제작한 각광 반도체 실장용 기판의 패드부에 각각 별도 준비한 LED 소자(발광색: 청색)를 배치하고, 접착제에 의해 고정했다. 리드선에 의해, LED 소자와 리드부를 접속한 후 다이싱하여 개편화하여, 반도체 발광 장치를 얻었다.
비교예 1 내지 4
비교 제조예 1 내지 4에서 제조한 비교 수지 조성물 1 내지 4를 사용하여, 실시예와 마찬가지로 하여 광 반도체 실장용 기판 및 반도체 발광 장치를 얻었다.
(평가 방법)
(1) 회절 피크 강도비(P1/P2)
각 실시예 및 비교예에서 제작한 광 반도체 실장용 기판을 X선 회절 장치의 시료대 위에 놓고, 다음의 조건에서 X선 회절 측정을 행했다. 측정 결과를 표 3 및 표 4에 나타낸다.
X선 회절 측정 조건
장치명; Smart Lab((주) 리가쿠제)
선원; CuKα선(파장 ; 1.5418Å)
주사축; 2θ/θ
관전압; 45kV
관전류; 200mA
슬릿; soller slit 5.0도
스캔 스피드; 5.5도/분
스캔 스텝; 0.05도
(2) 회분
각 실시예 및 비교예에서 제작한 광 반도체 실장용 기판으로부터 리플렉터만을 잘라낸 것을 측정 시료로 하고, JIS K 7250-1(ISO 3451-1)의 A법(직접 회화법)에 기초하여 하기 대로 회분을 측정했다.
먼저, 800℃로 가열된 머플로(FO310 야마토 가가쿠(주)제)로 항량이 될 때까지 도가니를 가열한 후, 데시케이터 중에서 실온이 될 때까지 냉각했다. 계속해서, 전자 소형 천칭(AG104 메틀러 톨레도(주)제)으로 0.1㎎의 자리까지 도가니의 질량을 측정했다. 다음에 시료를 송풍 정온 항온기(DKM400 야마토 가가쿠(주)제)로 60℃ 2 내지 5시간 예비 건조한 후, 도가니에 전량을 옮겨서 전자 소형 천칭으로 0.1㎎의 자리수까지 질량을 측정하고, 그 값으로부터 도가니의 질량을 차감하여 회화 전의 시료의 질량으로 했다. 그 후 시료가 들어간 도가니를 800℃로 가열된 머플 로에 넣어 2시간 회화를 행하고, 전자 소형 천칭으로 회화 후의 질량을 0.1㎎의 자리수까지 측정하고, 그 값으로부터 도가니의 질량을 차감하여 회화 후의 시료의 질량으로 했다. 회화 전의 시료의 질량에 대한 회화 후의 시료의 질량을 백분율로 나타내고, 그 값을 회분으로 했다. 측정 결과를 표 3 및 표 4에 나타낸다.
(3) 치수 안정성
각 실시예 및 비교예에서 제작한 광 반도체 실장용 기판을 다이싱하여 개편화한 것에 대하여, 디지털 현미경(VHX1000(주) 키엔스제)으로 배율을 적절히 조절하고, 세로 방향과 가로 방향의 치수를 측정했다. 이어서, 표면 온도 265℃로 설정한 핫 플레이트 위에서 20초간 가열했다. 가열 후의 개편에 대하여, 가열 전과 마찬가지로 디지털 현미경으로 세로 방향과 가로 방향의 치수를 측정했다. 상기 개편의 가열 전후의 치수차로부터 치수 변화율을 산출했다. 치수 변화율은 상기 개편의 세로 방향과 가로 방향에 대하여 각각 산출하고, 이때의 치수 변화율이 보다 컸던 방향의 결과를 치수 안정성으로 하여, 측정 결과를 표 3 및 표 4에 나타낸다. 상기 개편을, 265℃에서 20초간 방치하는 것은, 가열하여 땜납을 용융시켜 반도체 발광 장치를 고정하는 등의 반도체 발광 장치의 배선 기판에의 실장에 있어서의 고열 처리를 상정한 조건이다.
(4) 반사율
각 실시예 및 비교예에서 제작한 반도체 발광 장치에 대하여, 리플렉터부의 파장 230 내지 780㎚에 있어서의 광 반사율을 반사율 측정 장치 MCPD-9800(오츠카 덴시(주)제)를 사용하여 측정했다. 파장 450㎚의 반사율의 결과를 표 3 및 표 4에 나타낸다.
(5) 고온 고습 동작 시험
각 실시예 및 비교예에서 제작한 반도체 발광 장치에 대하여, 배선 기판 위에 땜납을 설치해 두고, 그 땜납 위에 해당 반도체 발광 장치를 싣고, 리플로우로에 의해 240℃로 가열하고, 땜납을 용융시켜 배선 기판 위에 반도체 발광 장치를 실장했다. 배선 기판에 실장된 반도체 발광 장치에 대하여, 정전류 200mA로 발광시켰을 때의 광속을 순간 멀티 측광 시스템(히로시 다이내믹 레인지 타입) MCPD-9800(오츠카 덴시(주)제)으로 측정하여 초기 광속(Φ0)으로 했다. 또한, 동일한 반도체 발광 장치를 온도 85℃, 습도 85％RH의 환경 하에서 정전류 200mA로 연속 발광시켰다. 누적으로 500시간 경과 후에 정전류 200mA로 발광시켰을 때의 광속을 순간 멀티 측광 시스템(히로시 다이내믹 레인지 타입) MCPD-9800(오츠카 덴시(주)제)으로 측정하여 500시간 후 광속(Φ500)으로 했다.
측정된 초기 광속(Φ0) 및 500시간 후 광속(Φ500)으로부터 다음의 식 A에 따라 광속 열화율을 산출했다.
Figure pct00001
초기 광속(Φ0)과, 500시간 후 광속(Φ500)으로부터 산출한 광속 열화율을 표 3 및 표 4에 나타낸다.
Figure pct00002
Figure pct00003
Figure pct00004
Figure pct00005
실시예 1 내지 11은, 치수 안정성 1％ 이하, 반사율 90％ 이상이면서, 또한 고온 고습 동작 시험 후의 광속 열화율 3％ 이하이었으므로, 반도체 발광 장치로서 양호한 성능이 얻어졌다.
한편, 비교예 1 내지 3은, 치수 안정성 10％ 이상이면서, 또한 고온 고습 동작 시험 후의 광속 열화율 10％ 이상이었으므로, 반도체 발광 장치로서 충분한 성능을 만족시킬 수 없었다. 또한 비교예 4는 치수 안정성 10％ 이상이면서, 또한 반사율 46％이었으므로, 반도체 발광 장치로서 충분한 성능을 만족시킬 수 없었다.
상기한 결과로부터, 기판, 오목부 형상의 캐비티를 갖는 리플렉터 및 광 반도체 소자를 적어도 구비한 반도체 발광 장치이며, 해당 리플렉터가 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크의 피크 강도 P1과, 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비(P1/P2)가 0.01 이상 1.0 이하이면서, 또한 회분이 60질량％ 이상임으로써, 치수 안정성이 높고, 고온 고습 환경에서의 장기의 사용에 있어서도 신뢰성이 높아 광속 열화가 적은 우수한 반도체 발광 장치로 할 수 있었다.
<산업상 이용가능성>
본 발명에 따르면, 리플렉터가 매우 높은 반사성을 가지면서, 또한 치수 안정성이 우수한 반도체 발광 장치 및 광 반도체 실장용 기판을 제공할 수 있다.
1; 반도체 발광 장치
10; 반도체 소자
12; 리플렉터
13a; 패드부
13b; 리드부
14; 기판(금속 프레임, 리드 프레임)
15; 절연부
16; 리드선
18; 렌즈
22; 밀봉부
24; 배선 기판

Claims (19)

  1. 기판, 오목부 형상의 캐비티를 갖는 리플렉터 및 광 반도체 소자를 적어도 구비한 반도체 발광 장치이며, 해당 리플렉터가 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크의 피크 강도 P1과, 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비(P1/P2)가 0.01 이상 1.0 이하이면서, 또한 해당 리플렉터의 회분이 60질량％ 이상인 것을 특징으로 하는 반도체 발광 장치.
  2. 제1항에 있어서, 상기 회절각 2θ가 0도 내지 24도의 범위의 회절 피크 중 강도가 최대가 되는 회절 피크가 2θ=9.3±1도, 13.4±1도, 16.7±1도 및 18.3±1도 중 어느 하나인 반도체 발광 장치.
  3. 제1항 또는 제2항에 있어서, 상기 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크가 2θ=27.4±1도, 36.1±1도, 41.2±1도, 54.3±1도, 56.6±1도, 69.0±1도, 25.3±1도, 37.9±1도, 48.1±1도, 54.0±1도, 55.1±1도, 62.7±1도, 25.7±1도, 30.8±1도, 36.3±1도, 48.0±1도, 54.2±1도, 55.2±1도 중 어느 하나인 반도체 발광 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 회절각 2θ가 0도 내지 24도의 범위의 회절 피크가, 적어도 2θ=9.3±1도, 13.4±1도, 16.7±1도, 18.3±1도의 회절 피크의 조합을 갖는 반도체 발광 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 회절각 2θ가 24도 초과 내지 70도의 범위의 회절 피크가 다음의 (1) 내지 (3) 중 어느 한 조합을 갖는 반도체 발광 장치.
    (1) 적어도 2θ=27.4±1도, 36.1±1도, 41.2±1도, 54.3±1도, 56.6±1도, 69.0±1도의 회절 피크의 조합
    (2) 적어도 2θ=25.3±1도, 37.9±1도, 48.1±1도, 54.0±1도, 55.1±1도, 62.7±1도의 회절 피크의 조합
    (3) 적어도 2θ=25.3±1도, 25.7±1도, 30.8±1도, 36.3±1도, 48.0±1도, 54.2±1도, 55.2±1도의 회절 피크의 조합
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크가 2θ=9.3±1도인, 반도체 발광 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크가 2θ=27.4±1도인 반도체 발광 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 광 반도체 소자가 LED 소자인 반도체 발광 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 리플렉터의 캐비티에 밀봉 수지가 충전되어 이루어지는 반도체 발광 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 수지 조성물이 가교 처리제를 더 포함하는 반도체 발광 장치.
  11. 기판 및 오목부 형상의 캐비티를 갖는 리플렉터를 구비한 광 반도체 실장용 기판이며, 해당 리플렉터가 무기 물질을 함유하는 수지 조성물에 의해 형성되고, 해당 리플렉터를, CuKα선(파장 1.5418Å)을 사용한 X선 회절법에 의해 측정한 스펙트럼에 있어서, 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크의 피크 강도 P1과, 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크의 피크 강도 P2의 강도비(P1/P2)가 0.01 이상 1.0 이하이면서, 또한 해당 리플렉터의 회분이 60질량％ 이상인 것을 특징으로 하는 광 반도체 실장용 기판.
  12. 제11항에 있어서, 상기 회절각 2θ가 0도 내지 24도의 범위의 회절 피크 중 강도가 최대가 되는 회절 피크가 2θ=9.3±1도, 13.4±1도, 16.7±1도 및 18.3±1도 중 어느 하나인 광 반도체 실장용 기판.
  13. 제11항 또는 제12항에 있어서, 상기 회절각 2θ가 24도 초과 내지 70도의 범위의 회절 피크 중 강도가 최대가 되는 회절 피크가 2θ=27.4±1도, 36.1±1도, 41.2±1도, 54.3±1도, 56.6±1도, 69.0±1도, 25.3±1도, 37.9±1도, 48.1±1도, 54.0±1도, 55.1±1도, 62.7±1도, 25.7±1도, 30.8±1도, 36.3±1도, 48.0±1도, 54.2±1도, 55.2±1도 중 어느 하나인 광 반도체 실장용 기판.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 회절각 2θ가 0도 내지 24도의 범위의 회절 피크가, 적어도 2θ=9.3±1도, 13.4±1도, 16.7±1도, 18.3±1도의 회절 피크의 조합을 갖는 광 반도체 실장용 기판.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서, 상기 회절각 2θ가 24도 초과 내지 70도의 범위의 회절 피크가 다음의 (1) 내지 (3) 중 어느 한 조합을 갖는 광 반도체 실장용 기판.
    (1) 적어도 2θ=27.4±1도, 36.1±1도, 41.2±1도, 54.3±1도, 56.6±1도, 69.0±1도의 회절 피크의 조합
    (2) 적어도 2θ=25.3±1도, 37.9±1도, 48.1±1도, 54.0±1도, 55.1±1도, 62.7±1도의 회절 피크의 조합
    (3) 적어도 2θ=25.3±1도, 25.7±1도, 30.8±1도, 36.3±1도, 48.0±1도, 54.2±1도, 55.2±1도의 회절 피크의 조합
  16. 제11항 내지 제15항 중 어느 한 항에 있어서, 상기 회절각 2θ가 0도 내지 24도의 범위 중 강도가 최대가 되는 회절 피크가 2θ=9.3±1도인, 광 반도체 실장용 기판.
  17. 제11항 내지 제16항 중 어느 한 항에 있어서, 상기 회절각 2θ가 24도 초과 내지 70도의 범위에서, 강도가 최대가 되는 회절 피크가 2θ=27.4±1도인 광 반도체 실장용 기판.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서, 상기 리플렉터의 캐비티에 밀봉 수지가 충전되어 이루어지는 광 반도체 실장용 기판.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서, 상기 수지 조성물이 가교 처리제를 더 포함하는 광 반도체 실장용 기판.
KR1020167026854A 2014-03-31 2015-03-27 반도체 발광 장치 및 광 반도체 실장용 기판 KR20160140660A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2014-074828 2014-03-31
JP2014074828 2014-03-31
JP2015017933A JP5920497B2 (ja) 2014-03-31 2015-01-30 半導体発光装置及び光半導体実装用基板
JPJP-P-2015-017933 2015-01-30
PCT/JP2015/059784 WO2015152097A1 (ja) 2014-03-31 2015-03-27 半導体発光装置及び光半導体実装用基板

Publications (1)

Publication Number Publication Date
KR20160140660A true KR20160140660A (ko) 2016-12-07

Family

ID=54240420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167026854A KR20160140660A (ko) 2014-03-31 2015-03-27 반도체 발광 장치 및 광 반도체 실장용 기판

Country Status (6)

Country Link
US (1) US10411174B2 (ko)
JP (1) JP5920497B2 (ko)
KR (1) KR20160140660A (ko)
CN (1) CN106133929B (ko)
TW (1) TW201601353A (ko)
WO (1) WO2015152097A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102221601B1 (ko) * 2014-10-17 2021-03-02 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 모듈
US10164159B2 (en) * 2016-12-20 2018-12-25 Samsung Electronics Co., Ltd. Light-emitting diode package and method of manufacturing the same
TWI692816B (zh) * 2019-05-22 2020-05-01 友達光電股份有限公司 顯示裝置及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560707A (ja) 1991-09-02 1993-03-12 Nippon Steel Corp 石炭の膨張性試験方法
WO2011027562A1 (ja) 2009-09-07 2011-03-10 株式会社クラレ Ｌｅｄ用反射板およびそれを備える発光装置
JP2011195709A (ja) 2010-03-19 2011-10-06 Sumitomo Electric Ind Ltd 白色樹脂成形体及びｌｅｄ用リフレクタ
JP2013166926A (ja) 2012-01-17 2013-08-29 Dainippon Printing Co Ltd 電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、リフレクター、半導体発光装置、及び成形体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006070252A (ja) * 2004-08-03 2006-03-16 Mitsui Chemicals Inc ポリ４−メチル−１−ペンテン樹脂組成物、フィルムおよび電子部品封止体製造用型枠
JP5060707B2 (ja) 2004-11-10 2012-10-31 日立化成工業株式会社 光反射用熱硬化性樹脂組成物
WO2007108432A1 (ja) * 2006-03-20 2007-09-27 Mitsui Chemicals, Inc. 光学フィルムおよびその製造方法
JP2008144155A (ja) * 2006-11-14 2008-06-26 Mitsui Chemicals Inc ４−メチル−１−ペンテン系ランダム共重合体およびその製造方法ならびに該共重合体を含む組成物
JP5545246B2 (ja) * 2010-03-30 2014-07-09 信越化学工業株式会社 樹脂組成物及び発光半導体素子用リフレクター、及び発光半導体装置
JP5770192B2 (ja) * 2010-09-07 2015-08-26 宇部マテリアルズ株式会社 青色発光蛍光体及び該青色発光蛍光体を用いた発光装置
JP5119364B1 (ja) * 2011-09-16 2013-01-16 積水化学工業株式会社 光半導体装置用白色硬化性組成物及び光半導体装置用成形体
JP5970941B2 (ja) * 2012-04-27 2016-08-17 大日本印刷株式会社 光反射積層体及び半導体発光装置
JP2013243294A (ja) 2012-05-22 2013-12-05 Kaneka Corp 半導体パッケージの製造方法
JP5932494B2 (ja) 2012-06-01 2016-06-08 日亜化学工業株式会社 発光素子載置用基板及び発光装置
JP2014199285A (ja) * 2013-03-29 2014-10-23 積水化成品工業株式会社 光反射板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560707A (ja) 1991-09-02 1993-03-12 Nippon Steel Corp 石炭の膨張性試験方法
WO2011027562A1 (ja) 2009-09-07 2011-03-10 株式会社クラレ Ｌｅｄ用反射板およびそれを備える発光装置
JP2011195709A (ja) 2010-03-19 2011-10-06 Sumitomo Electric Ind Ltd 白色樹脂成形体及びｌｅｄ用リフレクタ
JP2013166926A (ja) 2012-01-17 2013-08-29 Dainippon Printing Co Ltd 電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、リフレクター、半導体発光装置、及び成形体の製造方法

Also Published As

Publication number Publication date
US20170207376A1 (en) 2017-07-20
WO2015152097A1 (ja) 2015-10-08
CN106133929A (zh) 2016-11-16
CN106133929B (zh) 2018-10-26
JP2015201623A (ja) 2015-11-12
US10411174B2 (en) 2019-09-10
TW201601353A (zh) 2016-01-01
JP5920497B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
JP6277963B2 (ja) 電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、リフレクター、半導体発光装置、及び成形体の製造方法
TWI644957B (zh) Resin composition, reflector, lead frame with reflector, and semiconductor light emitting device
JP5821316B2 (ja) 半導体発光装置用樹脂パッケージの製造方法及び該半導体発光装置用樹脂パッケージを有してなる半導体発光装置の製造方法
KR20160140660A (ko) 반도체 발광 장치 및 광 반도체 실장용 기판
JP2016222761A (ja) 樹脂組成物、リフレクター、リフレクター付きリードフレーム、半導体発光装置、架橋剤用イソシアヌレート化合物、及び架橋剤用グリコールウリル化合物
JP6277592B2 (ja) リフレクター用電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、リフレクター、半導体発光装置、成形体の製造方法、及び半導体発光装置の製造方法
WO2012039434A1 (ja) 反射材組成物、反射体及び半導体発光装置
WO2016117471A1 (ja) 樹脂組成物、リフレクター、リフレクター付きリードフレーム及び半導体発光装置
JP5168337B2 (ja) 反射材組成物、反射体及び半導体発光装置
JP6102413B2 (ja) 電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、リフレクター、半導体発光装置、及び成形体の製造方法
WO2016117624A1 (ja) 半導体発光装置、反射体形成用樹脂組成物及びリフレクター付きリードフレーム
JP6292130B2 (ja) 電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、リフレクター、半導体発光装置、及び成形体の製造方法
JP2017069348A (ja) 半導体発光装置、光半導体実装用基板及びリフレクター
JP6155929B2 (ja) 半導体発光装置、半導体発光装置用部品及びそれらの製造方法、並びに反射体及びその製造方法
WO2016017818A1 (ja) リフレクター及び樹脂組成物
JP6149457B2 (ja) 光半導体実装用基板、半導体発光装置、及び光半導体実装用基板の製造方法
JP6167603B2 (ja) 電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、リフレクター、半導体発光装置、成形体の製造方法、及び半導体発光装置の製造方法
JP2015023099A (ja) 半導体発光装置の製造方法、成形体の製造方法、電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、およびリフレクター
JP6094412B2 (ja) 半導体発光装置の製造方法、成形体の製造方法、電子線硬化性樹脂組成物、リフレクター用樹脂フレーム、およびリフレクター
WO2015152098A1 (ja) 半導体発光装置及び光半導体実装用基板
JP2016035010A (ja) 樹脂組成物、リフレクター、リフレクター付きリードフレーム及び半導体発光装置
JP2016036028A (ja) リフレクター、リフレクター付きリードフレーム、半導体発光装置、及び樹脂組成物