KR20160132834A - 프로그래머블 컨트롤러 시스템, 프로그래머블 컨트롤러 및 표시 장치 - Google Patents
프로그래머블 컨트롤러 시스템, 프로그래머블 컨트롤러 및 표시 장치 Download PDFInfo
- Publication number
- KR20160132834A KR20160132834A KR1020167024702A KR20167024702A KR20160132834A KR 20160132834 A KR20160132834 A KR 20160132834A KR 1020167024702 A KR1020167024702 A KR 1020167024702A KR 20167024702 A KR20167024702 A KR 20167024702A KR 20160132834 A KR20160132834 A KR 20160132834A
- Authority
- KR
- South Korea
- Prior art keywords
- logic
- buffer memory
- address
- circuit
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13114—Use of relative addresses for program
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13144—GUI graphical user interface, icon, function bloc editor, OI operator interface
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15118—Shared memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Programmable Controllers (AREA)
Abstract
프로그래머블 컨트롤러의 기능 장치의 기능을 용이하게 설정 또는 변경할 수 있는 프로그래머블 컨트롤러 시스템을 얻는다.
프로그래머블 컨트롤러 시스템(1)은 제어 장치(200)와, 버퍼 메모리(130) 및 범용 로직부(110)를 포함하는 기능 장치(10)와, 유저 프로그램을 생성하는 주변장치(300)를 구비한다. 주변장치(300)는 범용 로직부(110)의 로직(120)의 동작을 나타내는 동작 데이터를 설정하는 회로 설정부(302)와, 버퍼 메모리(130)의 어드레스를 나타내는 버퍼 메모리 어드레스와 로직의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 회로 제어 파라미터를 설정하는 회로 제어 파라미터 설정부(303)를 가진다. 기능 장치(100)는 지정된 버퍼 메모리 어드레스와 회로 제어 파라미터에 기초하여, 동작 데이터를 로직 어드레스에 전송하는 회로 제어부(131)를 가진다.
프로그래머블 컨트롤러 시스템(1)은 제어 장치(200)와, 버퍼 메모리(130) 및 범용 로직부(110)를 포함하는 기능 장치(10)와, 유저 프로그램을 생성하는 주변장치(300)를 구비한다. 주변장치(300)는 범용 로직부(110)의 로직(120)의 동작을 나타내는 동작 데이터를 설정하는 회로 설정부(302)와, 버퍼 메모리(130)의 어드레스를 나타내는 버퍼 메모리 어드레스와 로직의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 회로 제어 파라미터를 설정하는 회로 제어 파라미터 설정부(303)를 가진다. 기능 장치(100)는 지정된 버퍼 메모리 어드레스와 회로 제어 파라미터에 기초하여, 동작 데이터를 로직 어드레스에 전송하는 회로 제어부(131)를 가진다.
Description
본 발명은 프로그래머블 컨트롤러와 주변장치를 구비하는 프로그래머블 컨트롤러 시스템에 관한 것이다.
프로그래머블 컨트롤러가 실행하는 유저 프로그램은, 프로그래밍 툴이 인스톨 된 퍼스널 컴퓨터와 같은 주변장치로 작성된다. 주변장치로 작성된 유저 프로그램은, 통신 케이블을 통해서 프로그래머블 컨트롤러에 전송된다. 프로그래머블 컨트롤러는 프로세서를 가지는 제어 장치와 기능 장치를 구비하고, 유저 프로그램에 따라서 처리를 실행하여, 제어 대상인 외부 기기를 제어한다. 프로그래머블 컨트롤러용 프로그램 생성 장치로 시퀀스 프로그램을 생성하여, 기능 유닛을 가지는 프로그래머블 컨트롤러에 전송하는 기술이 특허 문헌 1에 개시되어 있다.
프로그래머블 컨트롤러의 기능 장치는 범용성(汎用性)을 가지고, 유저가 지정하는 기능을 실행할 수 있다. 그러나 종래의 프로그래머블 컨트롤러에 있어서는, 기능 장치의 기능의 변경 및 추가를 할 수 없다고 하는 과제가 있었다. 이것에 대해, PCT/JP2014/004673에 있어서, 취급이 용이하고 다양한 기능을 실현할 수 있는 프로그래머블 컨트롤러의 입출력 제어 장치, 입출력 제어 방법, 및 프로그램에 관한 기술이 제안되어 있다. 이 기술에 의하면, 입력 인터페이스, 논리 회로 및 출력 인터페이스에 있어서, 회로 셀렉터(circuit selector)를 임의로 변경함으로써, 유저가 원하는 입출력 제어를 얻을 수 있다. 그러나 입력 인터페이스, 논리 회로 및 출력 인터페이스가 어떠한 기능을 실현하는지는, 유저의 회로 설정마다 다르기 때문에, 입력 인터페이스, 논리 회로 및 출력 인터페이스의 역할은 고유하게 결정되지 않는다. 또, 버퍼 메모리 내의 어드레스 맵(address map)은 일정한 규칙에 의해 배열된 것이고, 유저 프로그램이 입력 인터페이스, 논리 회로 및 출력 인터페이스에 액세스하여 상태의 취득 및 설정의 변경을 할 때, 유저의 회로 설정의 의향과는 관계없이 매핑된 버퍼 메모리에 액세스할 필요가 있다. 그 때문에, 유저 프로그램 내에서 반복 처리를 이용한 연속 액세스를 시도하는 경우, 어드레스의 산출이 번잡하게 된다.
본 발명은 상기를 감안하여 이루어진 것으로서, 프로그래머블 컨트롤러에 있어서 다양한 기능을 실현하기 위해서, 프로그래머블 컨트롤러의 기능 장치의 기능을 용이하게 설정 또는 변경할 수 있는 프로그래머블 컨트롤러 시스템을 얻는 것을 목적으로 한다.
상술한 과제를 해결하여 목적을 달성하기 위해서, 본 발명은 제어 장치와, 버스를 통해서 제어 장치와 접속되고, 버퍼 메모리 및 범용 로직부를 포함하는 기능 장치를 가지는 프로그래머블 컨트롤러와, 통신 케이블을 통해서 프로그래머블 컨트롤러와 접속되고, 유저 프로그램을 생성하는 주변장치를 구비하고, 주변장치는 범용 로직부의 로직의 동작을 나타내는 동작 데이터를 설정하는 회로 설정부와, 버퍼 메모리의 어드레스를 나타내는 버퍼 메모리 어드레스와 로직의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 회로 제어 파라미터를 설정하는 회로 제어 파라미터 설정부를 가지고, 기능 장치는 지정된 버퍼 메모리 어드레스와 회로 제어 파라미터에 기초하여, 동작 데이터를 로직 어드레스에 전송하는 회로 제어부를 가지는 것을 특징으로 한다.
본 발명에 의하면, 프로그래머블 컨트롤러의 기능 장치의 기능을 용이하게 변경할 수 있다고 하는 효과를 달성한다.
도 1은 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템을 나타내는 구성도이다.
도 2는 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템을 나타내는 블록도이다.
도 3은 실시 형태 1에 따른 회로 제어 파라미터를 나타내는 도면이다.
도 4는 실시 형태 1에 따른 회로 상태 취득 파라미터를 나타내는 도면이다.
도 5는 실시 형태 1에 따른 그래피컬 유저 인터페이스의 동작을 나타내는 도면이다.
도 6은 실시 형태 1에 따른 그래피컬 유저 인터페이스의 동작을 나타내는 도면이다.
도 7은 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템의 동작을 나타내는 순서도이다.
도 8은 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템의 동작을 나타내는 순서도이다.
도 9는 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템의 동작을 나타내는 순서도이다.
도 10은 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템의 동작을 나타내는 순서도이다.
도 2는 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템을 나타내는 블록도이다.
도 3은 실시 형태 1에 따른 회로 제어 파라미터를 나타내는 도면이다.
도 4는 실시 형태 1에 따른 회로 상태 취득 파라미터를 나타내는 도면이다.
도 5는 실시 형태 1에 따른 그래피컬 유저 인터페이스의 동작을 나타내는 도면이다.
도 6은 실시 형태 1에 따른 그래피컬 유저 인터페이스의 동작을 나타내는 도면이다.
도 7은 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템의 동작을 나타내는 순서도이다.
도 8은 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템의 동작을 나타내는 순서도이다.
도 9는 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템의 동작을 나타내는 순서도이다.
도 10은 실시 형태 1에 따른 프로그래머블 컨트롤러 시스템의 동작을 나타내는 순서도이다.
이하에, 본 발명의 실시 형태에 따른 제어 시스템을 도면에 기초하여 상세하게 설명한다. 또한, 이 실시 형태에 의해 이 발명이 한정되는 것은 아니다.
실시 형태 1.
도 1은 프로그래머블 컨트롤러 시스템(1)의 일례를 나타내는 구성도이다. 도 1에 도시하는 것처럼, 프로그래머블 컨트롤러 시스템(1)은 프로그래머블 컨트롤러(10)와, 통신 케이블(400)을 통해서 프로그래머블 컨트롤러(10)와 접속되는 주변장치(300)를 구비하고 있다. 주변장치(300)는 유저 프로그램을 생성하는 프로그래밍 툴 또는 퍼스널 컴퓨터이다.
유저 프로그램이란 프로그래머블 컨트롤러 시스템(1)의 제어 대상인 전기 부하(21)를 제어하기 위한 프로그램을 말한다. 전기 부하(21)는 액추에이터(actuator) 또는 표시 기기와 같은 외부 기기이다. 유저 프로그램은 래더 프로그램이나 C언어 프로그램 등이다.
프로그래머블 컨트롤러(10)는 제어 장치(200)와, 버스(11)를 통해서 제어 장치(200)와 접속되는 기능 장치(100)를 구비하고 있다. 기능 장치(100)는 데이터의 입출력을 행하는 입출력 장치(100)이다.
주변장치(300)로 작성된 유저 프로그램은, 통신 케이블(400)을 통해서 프로그래머블 컨트롤러(10)에 전송된다. 프로그래머블 컨트롤러(10)는 유저 프로그램에 따라서 연산 처리를 행하여, 전기 부하(21)를 제어할 수 있다. 또, 프로그래머블 컨트롤러(10)는 유저 프로그램을 통하지 않고, 입출력 장치(100)의 회로 장치(7)에 포함되는 로직만으로 전기 부하(21)를 제어할 수 있다.
제어 장치(200)는 CPU(Central ProcessingU nit)와 같은 마이크로 프로세서를 포함하는 연산 처리 장치(2)와, ROM(Read Only Memory) 또는 RAM(Random Access Memory)과 같은 메모리를 포함하는 기억 장치(3)와, 입출력 인터페이스 장치(4)를 가진다. 주변장치(300)로부터 전송된 유저 프로그램은, 기억 장치(3)에 기억된다. 연산 처리 장치(2)는 기억 장치(3)에 기억되어 있는 유저 프로그램에 따라서 연산 처리를 행한다.
입출력 장치(100)는 마이크로 프로세서를 포함하는 연산 처리 장치(5)와, ROM 또는 RAM과 같은 메모리를 포함하는 기억 장치(6)와, 복수의 논리 회로를 포함하는 범용 로직 집적회로를 가지는 회로 장치(7)와, 입출력 인터페이스 장치(8)를 가진다. 입출력 장치(100)는 개폐 센서(20)로부터 입력 데이터를 수취(受取)한다. 개폐 센서(20)는 조작반에 마련된 조작 스위치 및 외부 기기의 동작을 확인하기 위한 센서 스위치 중 적어도 한쪽을 포함한다. 제어 장치(200)는 개폐 센서(20)로부터 공급된 입력 데이터에 기초하여 연산 처리를 행하여, 제어 신호를 생성할 수 있다. 또, 프로그래머블 컨트롤러(10)는 제어 장치(200)를 통하지 않고, 입출력 장치(100)의 회로 장치(7)에 포함되는 로직만으로 제어 신호를 생성할 수 있다. 입출력 장치(100)는 생성된 제어 신호를 전기 부하(21)에 출력한다.
주변장치(300)는 CPU와 같은 마이크로 프로세서를 포함하는 연산 처리 장치(9)와, ROM 또는 RAM과 같은 내부 메모리 및 하드 디스크 장치와 같은 외부 메모리를 포함하는 기억 장치(12)와, 입출력 인터페이스 장치(15)와, 그래피컬 유저 인터페이스(GUI:Graphical User Interface)(16)를 가진다. 그래피컬 유저 인터페이스(16)는 키보드, 마우스 및 터치 패널 중 적어도 하나를 포함하는 입력 장치(13)와, 플랫 패널 디스플레이와 같은 표시 장치를 포함하는 출력 장치(14)를 가진다. 입력 장치(13)는 유저에 의해 조작된다.
도 2는 프로그래머블 컨트롤러 시스템(1)의 블록도이다. 도 2에 도시하는 것처럼, 제어 장치(200)는 연산 처리를 실행하는 연산부(201)와, 유저 프로그램을 기억하는 메모리(202)와, 통신 케이블(400)을 통해서 주변장치(300)와 접속되는 주변장치 인터페이스(203)와, 버스(11)를 통해서 입출력 장치(100)와 접속되는 통신 인터페이스(205)를 가진다.
연산 처리 장치(2)는 연산부(201)를 포함한다. 기억 장치(3)는 메모리(202)를 포함한다. 입출력 인터페이스 장치(4)는 주변장치 인터페이스(203) 및 통신 인터페이스(205)를 포함한다.
메모리(202)는 유저 프로그램, 유저 프로그램의 실행에 사용되는 실행 데이터, 및 유저 프로그램의 실행 결과를 나타내는 결과 데이터를 기억한다. 연산부(201)는 유저 프로그램의 실행, 메모리(202)로부터의 실행 데이터의 읽어냄, 및 메모리(202)로의 결과 데이터의 기입을, 결정된 제어 주기로 행한다.
입출력 장치(100)는 유저에 의해 지정된 동작 모드에 따라서 동작 가능한 복수의 로직(120)을 포함하는 범용 로직부(110)와, 로직(120)의 동작을 나타내는 동작 데이터의 로직(120)으로의 전송에 사용되는 회로 제어 파라미터 및 로직(120)의 상태 데이터의 취득에 사용되는 회로 상태 취득 파라미터를 기억하는 메모리(101)와, 연산 처리를 실행하는 연산부(102)와, 동작 데이터 및 상태 데이터를 일시적으로 유지하는 버퍼 메모리(130)와, 메모리(101)에 기억되어 있는 회로 제어 파라미터에 기초하여, 지정된 버퍼 메모리(130)의 버퍼 메모리 어드레스로부터 동작 데이터를 취득하고, 취득한 동작 데이터를 로직(120)의 로직 어드레스에 전송하는 회로 제어부(131)와, 메모리(101)에 기억되어 있는 회로 상태 취득 파라미터에 기초하여, 지정된 로직(120)의 로직 어드레스로부터 상태 데이터를 취득하고, 취득한 상태 데이터를 버퍼 메모리(130)의 버퍼 메모리 어드레스에 전송하는 회로 상태 취득부(132)를 가진다.
또, 입출력 장치(100)는 버스(11)를 통해서 제어 장치(200)와 접속되는 통신 인터페이스(103)와, 개폐 센서(20)와 접속되는 외부 입력 인터페이스(104)와, 전기 부하(21)와 접속되는 외부 출력 인터페이스(105)를 가진다.
연산 처리 장치(5)는 연산부(102), 회로 제어부(131) 및 회로 상태 취득부(132)를 포함한다. 기억 장치(6)는 메모리(101) 및 버퍼 메모리(130)를 포함한다. 회로 장치(7)는 범용 로직부(110)를 포함한다. 입출력 인터페이스 장치(8)는 통신 인터페이스(103), 외부 입력 인터페이스(104) 및 외부 출력 인터페이스(105)를 포함한다.
범용 로직부(110)는 입력 셀렉터(111), 출력 셀렉터(112), 로직 전환 버스(113), 필터(114), 논리 게이트(115), 카운터(116), 비교기(117), 연산기(118), 및 클록(119)을 포함한다.
입력 셀렉터(111) 및 출력 셀렉터(112)는, 로직 전환 버스(113)와 접속된다. 외부 입력 인터페이스(104)로부터의 입력 데이터는, 입력 셀렉터(111)를 통해서, 로직 전환 버스(113)에 보내진다. 필터(114), 논리 게이트(115), 카운터(116), 비교기(117), 연산기(118) 및 클록(119)은, 로직 전환 버스(113)와 접속된다. 필터(114), 논리 게이트(115), 카운터(116), 비교기(117), 연산기(118) 및 클록(119) 중 적어도 하나는, 입력 데이터에 기초하여 처리를 실행하여, 처리 결과를 나타내는 신호를 로직 전환 버스(113)에 출력한다. 로직 전환 버스(113)에 출력된 신호는, 출력 셀렉터(112)를 통해서, 외부 출력 인터페이스(105)에 보내진다. 또, 로직 전환 버스(113)에 출력된 신호는, 재차, 논리 게이트(115), 카운터(116), 비교기(117) 및 연산기(118)에 입력될 수도 있다.
로직(120)은 범용 로직부(110)를 구성하는 필터(114), 논리 게이트(115), 카운터(116), 비교기(117), 연산기(118) 및 클록(119)의 총칭이다. 범용 로직부(110)는 로직(120)을 복수 개 가진다. 로직(120)은 유저가 지정하는 오리지널 동작 데이터에 따라서 작동한다.
주변장치(300)는 유저 프로그램을 설정하는 프로그램 설정부(301)와, 유저에 의해 지정된 로직(120)의 동작 모드에 기초하여, 범용 로직부(110)의 로직(120)의 동작을 나타내는 동작 데이터를 설정하는 회로 설정부(302)와, 버퍼 메모리(130)의 어드레스를 나타내는 버퍼 메모리 어드레스와 로직(120)의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 회로 제어 파라미터를 설정하는 회로 제어 파라미터 설정부(303)와, 버퍼 메모리 어드레스와 로직 어드레스의 관계를 나타내는 회로 상태 취득 파라미터를 설정하는 회로 상태 취득 파라미터 설정부(304)를 가진다.
또, 주변장치(300)는 통신 케이블(400)을 통해서 프로그래머블 컨트롤러(10)와 접속되는 외부 통신 인터페이스(305)를 가진다.
연산 처리 장치(9)는 프로그램 설정부(301), 회로 설정부(302), 회로 제어 파라미터 설정부(303) 및 회로 상태 취득 파라미터 설정부(304)를 포함한다. 입출력 인터페이스 장치(5)는 외부 통신 인터페이스(305)를 포함한다.
작성된 유저 프로그램은 프로그램 설정부(301)에 입력된다. 프로그램 설정부(301)는 작성된 유저 프로그램에 기초하여, 프로그래머블 컨트롤러(10)의 동작을 나타내는 동작 데이터를 생성한다. 또, 프로그램 설정부(301)는 프로그래머블 컨트롤러(10)로부터 공급되는 프로그래머블 컨트롤러(10)의 상태를 나타내는 상태 데이터를 모니터한다.
유저 프로그램은 프로그램 설정부(301)로부터, 외부 통신 인터페이스(305) 및 주변장치 인터페이스(203)를 통해서, 메모리(202)에 보내진다. 메모리(202)는 유저 프로그램을 기억한다. 연산부(201)는 메모리(202)에 기억되어 있는 유저 프로그램에 따라서, 연산 처리를 행한다.
회로 설정부(302)는 유저의 지정에 기초하여, 범용 로직부(110)의 동작을 설정하고, 설정된 범용 로직부(110)의 동작을 나타내는 동작 데이터를 생성한다. 유저에 의한 동작 모드의 지정은, 입력 장치(13) 및 출력 장치(14)를 포함하는 그래피컬 유저 인터페이스(16)를 통해서 행해진다. 범용 로직부(110)의 동작의 설정은, 범용 로직부(110)의 복수의 로직(120)의 동작의 설정과, 입력 셀렉터(111), 출력 셀렉터(112) 및 로직 전환 버스(113)의 배선의 설정을 포함한다. 범용 로직부(110)의 동작 데이터는, 로직(120)의 동작을 나타내는 동작 데이터와, 배선의 설정을 나타내는 배선 데이터를 포함한다. 또한, 회로 설정부(302)는 로직(120)의 동작을 시뮬레이션하는 기능을 구비해도 된다.
또, 회로 설정부(302)는 유저의 지정에 기초하여, 버퍼 메모리(130)의 복수의 버퍼 메모리 어드레스 중에서 특정의 버퍼 메모리 어드레스를 지정하고, 지정된 버퍼 메모리 어드레스를 나타내는 버퍼 메모리 어드레스 데이터를 생성한다.
범용 로직부(110)의 동작을 나타내는 동작 데이터는 회로 설정부(302)로부터, 외부 통신 인터페이스(305), 주변장치 인터페이스(203), 통신 인터페이스(205) 및 통신 인터페이스(103)를 통해서, 입출력 장치(100)의 메모리(101)에 보내진다. 또, 버퍼 메모리 어드레스 데이터가 메모리(101)에 보내진다.
회로 제어 파라미터 설정부(303)는 버퍼 메모리(130)의 어드레스를 나타내는 버퍼 메모리 어드레스와, 로직(120)의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 회로 제어 파라미터를 설정한다. 회로 제어 파라미터 설정부(303)는 버퍼 메모리 어드레스와 로직 어드레스의 관련지음을 행한다.
회로 상태 취득 파라미터 설정부(304)는 버퍼 메모리(130)의 어드레스를 나타내는 버퍼 메모리 어드레스와, 로직(120)의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 회로 상태 취득 파라미터를 설정한다. 회로 상태 취득 파라미터 설정부(304)는 버퍼 메모리 어드레스와 로직 어드레스의 관련지음을 행한다.
회로 제어부(131)는 유저에 의해 지정된 버퍼 메모리 어드레스와, 메모리(101)에 기억되어 있는 로직(120)의 동작 데이터와, 메모리(101)에 기억되어 있는 회로 제어 파라미터에 기초하여, 동작 데이터를 로직 어드레스에 전송하여, 로직(120)의 동작의 설정 또는 변경을 행한다.
또, 회로 제어부(131)는 메모리(101)에 기억되어 있는 범용 로직부(110)의 동작 데이터에 기초하여, 입력 셀렉터(111), 출력 셀렉터(112) 및 로직 전환 버스(113)의 배선의 설정 또는 변경을 행한다.
버퍼 메모리(130)는, 복수의 로직(120) 중, 지정된 로직(120)의 동작을 나타내는 동작 데이터가 변경될 때, 지정된 버퍼 메모리 어드레스에, 변경되는 동작 데이터를 일시적으로 유지한다. 버퍼 메모리(130)의 버퍼 메모리 어드레스는 변경되는 로직(120)의 동작 데이터를 격납하는 에어리어로서 기능한다.
버퍼 메모리 어드레스는 주변장치(300)의 그래피컬 유저 인터페이스(16)를 통해서, 유저에 의해 지정된다. 그래피컬 유저 인터페이스(16)를 통해서 지정된 버퍼 메모리 어드레스를 나타내는 버퍼 메모리 어드레스 데이터는, 회로 제어 파라미터 설정부(303)로부터, 외부 통신 인터페이스(305), 주변장치 인터페이스(203), 통신 인터페이스(205) 및 통신 인터페이스(103)를 통해서, 입출력 장치(100)의 메모리(101)에 보내진다.
회로 제어부(131)는 메모리(101)에 기억되어 있는 버퍼 메모리 어드레스 데이터에 기초하여, 버퍼 메모리(130)의 복수의 버퍼 메모리 어드레스 중, 지정된 버퍼 메모리 어드레스에, 변경되는 동작 데이터를 격납한다. 회로 제어부(131)는 메모리(101)에 기억되어 있는 회로 제어 파라미터에 기초하여, 지정된 버퍼 메모리 어드레스에 격납되어 있는 동작 데이터를, 로직 어드레스에 전송한다. 회로 제어 파라미터에 의해, 버퍼 메모리 어드레스와 로직 어드레스는 관련지어져 있다. 복수의 버퍼 메모리 어드레스 중에서 특정의 버퍼 메모리 어드레스를 지정하는 것은, 복수의 로직 어드레스 중에서 특정의 로직 어드레스를 지정하는 것을 의미한다. 회로 제어부(131)는 지정된 버퍼 메모리 어드레스와 회로 제어 파라미터에 기초하여, 지정된 버퍼 메모리 어드레스에 관련지어져 있는 로직 어드레스에 동작 데이터를 전송한다. 지정된 로직 어드레스에 동작 데이터가 전송됨으로써, 동작 데이터가 전송된 로직 어드레스를 가지는 로직(120)의 동작이 설정 또는 변경된다.
회로 제어부(131)는 로직(120)의 동작을 설정하는 처리를 일정 주기로 실행한다. 이것에 의해, 지정된 버퍼 메모리 어드레스를 이용하여, 로직(120)의 동작의 설정 또는 변경이 행해진다. 주변장치(300)로부터 메모리(101)에 버퍼 메모리 어드레스, 동작 데이터 및 회로 제어 파라미터가 한 번 보내진 후이면, 제어 장치(200)는 주변장치(300)가 없어도, 로직(120)의 동작의 설정 또는 변경을 행할 수 있다. 또한, 로직(120)의 동작의 설정 또는 변경은, 외부 신호를 트리거로서 행해져도 된다.
회로 상태 취득부(132)는 유저에 의해 지정된 버퍼 메모리 어드레스와, 메모리(101)에 기억되어 있는 회로 상태 취득 파라미터에 기초하여, 지정된 로직(120)의 상태를 나타내는 상태 데이터를 로직 어드레스에 격납하고, 로직 어드레스에 격납된 상태 데이터를, 버퍼 메모리 어드레스에 전송한다.
복수의 로직(120) 중, 어느 로직(120)의 현재 상태를 나타내는 상태 데이터의 취득이, 주변장치(300)의 그래피컬 유저 인터페이스(16)를 통해서, 유저에 의해 요구된다. 유저에 의해, 그래피컬 유저 인터페이스(16)를 통해서, 버퍼 메모리 어드레스가 지정됨으로써, 상태 데이터의 취득을 희망하는 로직(120)이 지정된다. 지정된 버퍼 메모리 어드레스를 나타내는 버퍼 메모리 어드레스 데이터는, 회로 상태 취득 파라미터 설정부(304)로부터, 외부 통신 인터페이스(305), 주변장치 인터페이스(203), 통신 인터페이스(205) 및 통신 인터페이스(103)를 통해서, 입출력 장치(100)의 메모리(101)에 보내진다.
회로 상태 취득부(132)는 메모리(101)에 기억되어 있는 버퍼 메모리 어드레스 데이터와, 회로 상태 취득 파라미터에 기초하여, 지정된 로직(120)의 상태를 나타내는 상태 데이터를, 지정된 로직(120)이 가지는 로직 어드레스에 격납한다. 회로 상태 취득부(132)는 지정된 버퍼 메모리 어드레스와, 메모리(101)에 기억되어 있는 회로 상태 취득 파라미터에 기초하여, 지정된 로직(120)의 상태 데이터를 로직 어드레스에 격납할 수 있다. 회로 상태 취득 파라미터에 의해, 버퍼 메모리 어드레스와 로직 어드레스는 관련지어져 있다. 복수의 버퍼 메모리 어드레스 중에서 특정의 버퍼 메모리 어드레스를 지정하는 것은, 복수의 로직 어드레스 중에서 특정의 로직 어드레스를 지정하는 것을 의미한다. 회로 상태 취득부(132)는 지정된 버퍼 메모리 어드레스와 회로 상태 취득 파라미터에 기초하여, 지정된 버퍼 메모리 어드레스에 관련지어져 있는 로직 어드레스에, 로직(120)의 상태 데이터를 격납할 수 있다.
회로 상태 취득부(132)는 회로 상태 취득 파라미터에 기초하여, 로직 어드레스에 격납된 상태 데이터를, 로직 어드레스에 관련지어져 있는 버퍼 메모리 어드레스에 전송한다. 버퍼 메모리(130)의 버퍼 메모리 어드레스는 상태 데이터의 취득이 요구된 로직(120)의 상태를 나타내는 상태 데이터를 격납하는 에어리어로서 기능한다.
회로 상태 취득부(132)는 로직(120)의 상태를 취득하는 처리를 일정 주기로 실행한다. 이것에 의해, 지정된 버퍼 메모리 어드레스를 이용하여, 로직(120)의 상태 데이터의 취득이 행해진다. 주변장치(300)로부터 메모리(101)에 버퍼 메모리 어드레스 및 회로 상태 취득 파라미터가 한 번 보내진 후이면, 제어 장치(200)는 주변장치(300)가 없어도, 로직(120)의 상태를 취득할 수 있다. 또한, 로직(120)의 상태 데이터의 취득은, 외부 신호를 트리거로서 행해져도 된다.
제어 장치(200)는 메모리(101) 및 버퍼 메모리(130)에 액세스 가능하다. 제어 장치(200)는 메모리(101) 및 버퍼 메모리(130)에 액세스하여, 로직(120)의 동작 데이터, 로직(120)의 상태 데이터, 회로 제어 파라미터, 및 회로 상태 취득 파라미터를 전송시켜, 메모리(202)에 기억할 수 있다. 제어 장치(200)는 동작 데이터 및 상태 데이터 중 적어도 한쪽에 기초하여, 유저 프로그램에 따라서 연산 처리를 실행하여, 전기 부하(21)를 제어할 수 있다. 또, 제어 장치(200)는 회로 제어 파라미터 및 회로 상태 취득 파라미터 중 적어도 한쪽에 기초하여, 유저 프로그램에 따라서 연산 처리를 실행하여, 전기 부하(21)를 제어할 수 있다.
또한, 제어 장치(200)가 취득 가능한 동작 데이터의 예로서, 카운터(116)의 카운트 허가 지령을 나타내는 허가 지령 데이터, 및 카운트값의 리셋 지령을 나타내는 리셋 지령 데이터를 들 수 있다. 또, 제어 장치(200)가 취득 가능한 상태 데이터의 예로서, 카운터(116)의 카운트값을 나타내는 카운트값 데이터를 들 수 있다.
또, 회로 상태 취득부(132)로 취득된 로직(120)의 상태 데이터는, 주변장치(300)의 프로그램 설정부(301)에 전송된다. 프로그램 설정부(301)는 로직(120)의 상태 데이터를 모니터할 수 있다. 그래피컬 유저 인터페이스(16)는 주변장치(300)에 전송된 상태 데이터를, 출력 장치(14)에 출력할 수 있다.
도 3은 메모리(101)에 기억된 회로 제어 파라미터를 나타내는 개념도이다. 도 4는 메모리(101)에 기억된 회로 상태 취득 파라미터를 나타내는 개념도이다.
도 3에 도시하는 것처럼, 회로 제어 파라미터는 버퍼 메모리(130)의 어드레스를 나타내는 버퍼 메모리 어드레스와, 로직(120)의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 파라미터이다. 데이터 타입은 데이터형(型)을 나타낸다. 회로 제어부(131)는 지정된 버퍼 메모리 어드레스에 액세스하여 동작 데이터를 나타내는 데이터값을 격납하고, 회로 제어 파라미터에 의해 버퍼 메모리 어드레스와 관련지어져 있는 로직 어드레스에, 동작 데이터를 나타내는 데이터값을 전송한다.
도 4에 도시하는 것처럼, 회로 상태 취득 파라미터는 버퍼 메모리(130)의 어드레스를 나타내는 버퍼 메모리 어드레스와, 로직(120)의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 파라미터이다. 데이터 타입은 데이터형을 나타낸다. 회로 상태 취득부(132)는 지정된 버퍼 메모리 어드레스에 관련지어져 있는 로직 어드레스에 액세스하여, 액세스한 로직 어드레스를 가지는 로직(120)의 상태 데이터를 나타내는 데이터값을 격납하고, 회로 상태 취득 파라미터에 의해 로직 어드레스와 관련지어져 있는 버퍼 메모리 어드레스에, 상태 데이터를 나타내는 데이터값을 전송한다. 회로 상태 취득부(132)가 버퍼 메모리(130)에 데이터값을 설정함으로써, 제어 장치(200) 및 주변장치(300)는, 버퍼 메모리(130)에 액세스하는 것만으로, 로직(120)의 상태 데이터를 취득할 수 있다.
도 3 및 도 4에 도시하는 것처럼, 회로 제어 파라미터에서 사용되는 버퍼 메모리 어드레스와, 회로 상태 취득 파라미터에서 사용되는 버퍼 메모리 어드레스는 다르다. 회로 제어 파라미터에서 사용되는 로직 어드레스와, 회로 상태 취득 파라미터에서 사용되는 로직 어드레스는 다르다.
도 5는 회로 제어 파라미터 설정부(303)를 출력한 그래피컬 유저 인터페이스(16)를 나타내는 도면이다. 도 6은 회로 상태 취득 파라미터 설정부(304)를 출력한 그래피컬 유저 인터페이스(16)를 나타내는 도면이다.
도 5에 도시하는 것처럼, 회로 제어 파라미터 설정부(303)를 나타내는 그래피컬 유저 인터페이스(16)에 있어서, 유저는 희망하는 변경 후의 동작 또는 기능을 나타내는 동작 데이터의 설정치인 데이터값과, 동작의 변경을 희망하는 로직(120)의 로직 어드레스에 관련지어진 버퍼 메모리 어드레스를 지정한다.
도 6에 도시하는 것처럼, 회로 상태 취득 파라미터 설정부(304)를 나타내는 그래피컬 유저 인터페이스(16)에 있어서, 유저는 상태 데이터의 취득을 희망하는 로직(120)의 로직 어드레스에 관련지어진 버퍼 메모리 어드레스를 지정한다.
도 5 및 도 6에 도시하는 것처럼, 그래피컬 유저 인터페이스(16)에서는, 로직 어드레스는 표시되지 않는다. 유저가 임의의 버퍼 메모리 어드레스를 지정함으로써, 회로 제어 파라미터 설정부(303)는 사전에 설정되어 있는 회로 제어 파라미터에 기초하여, 자동적으로, 지정된 버퍼 메모리 어드레스와 로직 어드레스를 관련짓는다. 회로 상태 취득 파라미터 설정부(304)는 사전에 설정되어 있는 회로 상태 취득 파라미터에 기초하여, 자동적으로, 지정된 버퍼 메모리 어드레스와 로직 어드레스를 관련짓는다.
또한, 버퍼 메모리 어드레스는 1개씩 유저가 입력해도 되고, 유저가 지정한 선두 어드레스에서부터 모두를 연번(連番)으로 자동 입력해도 되고, 관련성이 높은 로직끼리만, 유저가 지정한 선두 어드레스에서부터 연번으로 자동 입력해도 된다.
도 7은 유저에 의해 동작 데이터가 변경되었을 때의 주변장치(300)의 동작을 나타내는 순서도이다.
프로그램 설정부(301)에 의해, 유저 프로그램의 설정이 행해진다. 회로 설정부(302), 회로 제어 파라미터 설정부(303) 및 회로 상태 취득 파라미터 설정부(304)에 의해, 범용 로직부(110)의 동작 데이터, 회로 제어 파라미터 및 회로 상태 취득 파라미터의 설정이 행해진다(스텝 S10).
회로 설정부(302)에 설정된 동작 데이터, 회로 제어 파라미터 설정부(303)에 설정된 회로 제어 파라미터, 및 회로 상태 취득 파라미터 설정부(304)에 설정된 회로 상태 취득 파라미터는, 메모리(101)에 전송된다(스텝 S20). 범용 로직부(110)는 설정된 동작 데이터에 기초하여 동작한다.
유저는 로직(120)의 동작 데이터의 변경을 희망하는 경우, 그래피컬 유저 인터페이스(16)를 조작한다. 도 5를 참조하여 설명한 것처럼, 유저는 변경을 희망하는 동작 데이터를 나타내는 데이터값과, 동작 데이터의 변경을 희망하는 로직(120)에 관련지어진 버퍼 메모리 어드레스를 지정하여 입력한다.
그래피컬 유저 인터페이스(16)에 로직(120)의 동작 데이터의 변경을 지시하는 입력이 있었을 경우, 회로 설정부(302)는 동작 데이터의 변경을 지시하는 입력이 있는 것을 인식한다(스텝 S30). 회로 설정부(302)는 동작 데이터를 변경한다(스텝 S40). 회로 설정부(302)는 메모리(101)에, 변경 후의 동작 데이터 및 지정된 버퍼 메모리 어드레스를 나타내는 버퍼 메모리 어드레스 데이터를 전송한다(스텝 S50).
도 8은 유저에 의해 상태 데이터의 취득의 취득이 희망되었을 때의 주변장치(300)의 동작을 나타내는 순서도이다.
도 7을 참조하여 설명한 것처럼, 주변장치(300)에 있어서, 범용 로직부(110)의 동작 데이터, 회로 제어 파라미터 및 회로 상태 취득 파라미터의 설정이 행해지고(스텝 S10), 설정된 동작 데이터, 회로 제어 파라미터 및 회로 상태 취득 파라미터가 메모리(101)에 전송된다(스텝 S20).
유저는 로직(120)의 상태 데이터의 취득을 희망하는 경우, 그래피컬 유저 인터페이스(16)를 조작한다. 도 6을 참조하여 설명한 것처럼, 유저는 상태 데이터의 취득을 희망하는 로직(120)에 관련지어진 버퍼 메모리 어드레스를 지정하여 입력한다.
그래피컬 유저 인터페이스(16)에 로직(120)의 상태 데이터의 취득을 지시하는 입력이 있었을 경우, 회로 설정부(302)는 상태 데이터의 취득을 지시하는 입력이 있는 것을 인식한다(스텝 S70). 회로 설정부(302)는 메모리(101)에, 회로 상태 취득 파라미터를 전송한다(스텝 S80).
도 9는 입출력 장치(100)의 회로 제어부(131)의 동작을 나타내는 순서도이다.
회로 제어부(131)는 메모리(101)로부터, 회로 제어 파라미터의 읽어내기를 행한다(스텝 S100).
회로 제어부(131)는 주변장치(300)로부터 메모리(101)에, 동작 데이터 및 버퍼 메모리 어드레스 데이터가 전송되었는지 여부를 판정한다(스텝 S110).
스텝 S110에 있어서, 동작 데이터 및 버퍼 메모리 어드레스 데이터가 전송되어 있지 않다고 판정되었을 경우(스텝 S110:No), 범용 로직부(110)에 있어서 동작 데이터에 기초한 동작이 계속된다.
스텝 S110에 있어서, 동작 데이터 및 버퍼 메모리 어드레스 데이터가 전송되어 있다고 판정되었을 경우(스텝 S110:Yes), 회로 제어부(131)는 회로 제어 파라미터에 기초하여, 지정된 버퍼 메모리 어드레스의 동작 데이터를 로직 어드레스에 전송한다(스텝 S120).
동작 데이터는 유저에 의해 지정된 버퍼 메모리 어드레스와 관련지어진 상태로, 주변장치(300)로부터 메모리(101)에 전송되어 있다. 회로 제어부(131)는 회로 제어 파라미터에 기초하여, 지정된 버퍼 메모리 어드레스의 동작 데이터를 로직 어드레스에 전송할 수 있다.
로직 어드레스에 전송된 동작 데이터는 로직(120)에 전개된다. 로직(120)은 변경 후의 동작 데이터에 기초하여 동작한다.
도 10은 입출력 장치(100)의 회로 상태 취득부(132)의 동작을 나타내는 순서도이다.
회로 상태 취득부(132)는 메모리(101)로부터, 회로 상태 취득 파라미터의 읽어내기를 행한다(스텝 S130).
회로 상태 취득부(132)는 주변장치(300)로부터 메모리(101)에, 지정된 버퍼 메모리 어드레스를 나타내는 버퍼 메모리 어드레스 데이터가 전송되었는지 여부를 판정한다(스텝 S140).
스텝 S140에 있어서, 버퍼 메모리 어드레스 데이터가 전송되어 있지 않다고 판정되었을 경우(스텝 S140:No), 1 제어 주기분의 처리가 종료된다.
스텝 S140에 있어서, 버퍼 메모리 어드레스 데이터가 전송되어 있다고 판정되었을 경우(스텝 S140:Yes), 회로 상태 취득부(132)는 회로 상태 취득 파라미터에 기초하여, 지정된 버퍼 메모리 어드레스에 관련지어진 로직 어드레스의 로직(120)의 상태 데이터를 취득한다(스텝 S150). 로직(120)의 상태 데이터는, 로직 어드레스에 격납된다.
회로 상태 취득부(132)는 상태 데이터를 지정된 버퍼 메모리 어드레스에 전송한다(스텝 S160). 버퍼 메모리 어드레스에 전송된 상태 데이터는, 주변장치(300)및 제어 장치(200)로부터 액세스 가능한 상태가 된다. 주변장치(300) 및 제어 장치(200)는, 임의의 타이밍에서, 버퍼 메모리(130)에 액세스하여, 상태 데이터를 취득할 수 있다. 유저는 그래피컬 유저 인터페이스(16)를 통해서, 상태 데이터를 파악할 수 있다.
이상과 같이, 실시 형태 1에 의하면, 로직(120)의 동작을 나타내는 동작 데이터를 설정하는 회로 설정부(302)에 의해, 범용 로직부(110)의 로직(120)을 유저가 원하는 다양한 기능을 발휘하는 로직(120)으로 설정 또는 변경할 수 있다.
회로 제어 파라미터 설정부(303)는 버퍼 메모리 어드레스와 로직 어드레스의 관계를 나타내는 회로 제어 파라미터를 설정하고, 회로 제어부(131)는 유저에 의해 지정된 버퍼 메모리 어드레스와 회로 제어 파라미터에 기초하여, 회로 설정부(302)로 설정된 동작 데이터를 버퍼 메모리 어드레스로부터 로직 어드레스에 전송한다. 회로 제어 파라미터 설정부(303)를 이용하여 유저에 의해 지정된 버퍼 메모리(130)의 버퍼 메모리 어드레스에 동작 데이터가 설정되고, 동작 데이터가 로직 어드레스에 전송되어, 범용 로직부(110)의 로직(120)의 제어가 변경되므로, 유저는 범용 로직부(110)의 각 로직(120)의 로직 어드레스를 의식하지 않고, 버퍼 메모리 어드레스를 의식하는 것만으로, 범용 로직부(110)의 동작 또는 기능을 용이하게 변경할 수 있다.
버퍼 메모리(130)의 버퍼 메모리 어드레스가, 유저에 의한 로직(120)의 동작 설정의 의향과는 관계없이 매핑되어 있는 경우, 로직 어드레스의 산출이 번잡하게 된다. 버퍼 메모리 어드레스와 로직 어드레스가 관련지어짐으로써, 버퍼 메모리 어드레스를 지정하는 것만으로, 그 버퍼 메모리 어드레스에 관련지어진 로직 어드레스를 가지는 로직(120)의 동작 또는 기능을 용이하게 변경할 수 있다.
버퍼 메모리(130)의 버퍼 메모리 어드레스는 제어 장치(200) 및 주변장치(300)에 공개되어 있고, 유저는 스스로 버퍼 메모리 어드레스를 지정함으로써, 유저 독자(獨自)의 어드레스 배치를 가진 프로그래머블 컨트롤러 시스템(1)을 실현할 수 있다.
또, 회로 상태 취득 파라미터 설정부(304)는 버퍼 메모리 어드레스와 로직 어드레스의 관계를 나타내는 회로 상태 취득 파라미터를 설정하고, 회로 상태 취득부(132)는 유저에 의해 지정된 버퍼 메모리 어드레스와 회로 상태 취득 파라미터에 기초하여, 버퍼 메모리 어드레스에 관련지어져 있는 로직 어드레스를 가지는 로직(120)의 상태를 나타내는 상태 데이터를 취득하여, 로직 어드레스로부터 버퍼 메모리 어드레스에 전송한다. 유저에 의해 지정된 버퍼 메모리 어드레스에 관련지어진 로직 어드레스에 로직(120)의 상태 데이터가 격납되고, 로직 어드레스로부터 버퍼 메모리 어드레스에 전송되므로, 유저는 범용 로직부(110)의 각 로직(120)의 로직 어드레스를 의식하지 않고, 버퍼 메모리 어드레스를 의식하는 것만으로, 범용 로직부(110)의 상태의 취득을 용이하게 행할 수 있다.
버퍼 메모리 어드레스의 지정은 그래피컬 유저 인터페이스(16)를 통해서 행해진다. 유저는 그래피컬 유저 인터페이스(16)를 이용하여, 버퍼 메모리 어드레스의 지정을 원활히 행할 수 있다. 또, 그래피컬 유저 인터페이스(16)에서는 버퍼 메모리 어드레스의 지정이 행해지지만, 로직 어드레스의 지정 및 로직 어드레스의 표시는 행해지지 않는다. 그 때문에, 유저는 로직 어드레스를 의식하지 않고, 범용 로직부(10)의 동작 또는 기능을 용이하게 변경할 수 있고, 범용 로직부(10)의 상태를 용이하게 취득할 수 있다.
이상의 실시 형태에 제시된 구성은, 본 발명의 내용의 일례를 나타내는 것이고, 다른 공지의 기술과 조합하는 것도 가능하며, 본 발명의 요지를 일탈하지 않는 범위에서, 구성의 일부를 생략, 변경하는 것도 가능하다.
1: 프로그래머블 컨트롤러 시스템,
2: 연산 처리 장치,
3: 기억 장치, 4: 입출력 인터페이스 장치,
5: 연산 처리 장치, 6: 기억 장치,
7: 회로 장치, 8: 입출력 인터페이스 장치,
9: 연산 처리 장치, 10: 프로그래머블 컨트롤러,
11: 버스, 12: 기억 장치,
13: 입력 장치, 14: 출력 장치,
15: 입출력 인터페이스 장치, 16: 그래피컬 유저 인터페이스,
20: 개폐 센서, 21: 전기 부하,
100: 입출력 장치(기능 장치), 101: 메모리,
102: 연산부, 103: 통신 인터페이스,
104: 외부 입력 인터페이스, 105: 외부 출력 인터페이스,
110: 범용 로직부, 111: 입력 셀렉터,
112: 출력 셀렉터, 113: 로직 전환 버스,
114: 필터, 115: 논리 게이트,
116: 카운터, 117: 비교기,
118: 연산기, 119: 클록,
120: 로직, 130: 버퍼 메모리,
131: 회로 제어부, 132: 회로 상태 취득부,
200: 제어 장치, 201: 연산부,
202: 메모리, 203: 주변장치 인터페이스,
205: 통신 인터페이스, 300: 주변장치,
301: 프로그램 설정부, 302: 회로 설정부,
400: 통신 케이블.
3: 기억 장치, 4: 입출력 인터페이스 장치,
5: 연산 처리 장치, 6: 기억 장치,
7: 회로 장치, 8: 입출력 인터페이스 장치,
9: 연산 처리 장치, 10: 프로그래머블 컨트롤러,
11: 버스, 12: 기억 장치,
13: 입력 장치, 14: 출력 장치,
15: 입출력 인터페이스 장치, 16: 그래피컬 유저 인터페이스,
20: 개폐 센서, 21: 전기 부하,
100: 입출력 장치(기능 장치), 101: 메모리,
102: 연산부, 103: 통신 인터페이스,
104: 외부 입력 인터페이스, 105: 외부 출력 인터페이스,
110: 범용 로직부, 111: 입력 셀렉터,
112: 출력 셀렉터, 113: 로직 전환 버스,
114: 필터, 115: 논리 게이트,
116: 카운터, 117: 비교기,
118: 연산기, 119: 클록,
120: 로직, 130: 버퍼 메모리,
131: 회로 제어부, 132: 회로 상태 취득부,
200: 제어 장치, 201: 연산부,
202: 메모리, 203: 주변장치 인터페이스,
205: 통신 인터페이스, 300: 주변장치,
301: 프로그램 설정부, 302: 회로 설정부,
400: 통신 케이블.
Claims (3)
- 제어 장치와, 버스를 통해서 상기 제어 장치와 접속되고, 버퍼 메모리 및 범용 로직부를 포함하는 기능 장치를 가지는 프로그래머블 컨트롤러와,
통신 케이블을 통해서 상기 프로그래머블 컨트롤러와 접속되고, 유저 프로그램을 생성하는 주변장치를 구비하고,
상기 주변장치는,
상기 범용 로직부의 로직의 동작을 나타내는 동작 데이터를 설정하는 회로 설정부와,
상기 버퍼 메모리의 어드레스를 나타내는 버퍼 메모리 어드레스와 상기 로직의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 회로 제어 파라미터를 설정하는 회로 제어 파라미터 설정부를 가지고,
상기 기능 장치는,
지정된 상기 버퍼 메모리 어드레스와 상기 회로 제어 파라미터에 기초하여, 상기 동작 데이터를 상기 로직 어드레스에 전송하는 회로 제어부를 가지는 것을 특징으로 하는 프로그래머블 컨트롤러 시스템. - 청구항 1에 있어서,
상기 주변장치는,
상기 버퍼 메모리의 어드레스를 나타내는 버퍼 메모리 어드레스와 상기 로직의 어드레스를 나타내는 로직 어드레스의 관계를 나타내는 회로 상태 취득 파라미터를 설정하는 회로 상태 취득 파라미터 설정부를 가지고,
상기 기능 장치는,
지정된 상기 버퍼 메모리 어드레스와 상기 회로 상태 취득 파라미터에 기초하여, 상기 로직 어드레스의 상기 로직의 상태를 나타내는 상태 데이터를 취득하여, 상기 버퍼 메모리 어드레스에 전송하는 회로 상태 취득부를 가지는 것을 특징으로 하는 프로그래머블 컨트롤러 시스템. - 청구항 1 또는 청구항 2에 있어서,
표시 장치 및 입력 장치를 포함하는 그래피컬 유저 인터페이스를 구비하고,
상기 그래피컬 유저 인터페이스를 통해서, 상기 버퍼 메모리 어드레스가 지정되는 것을 특징으로 하는 프로그래머블 컨트롤러 시스템.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/060762 WO2016162926A1 (ja) | 2015-04-06 | 2015-04-06 | プログラマブルコントローラシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160132834A true KR20160132834A (ko) | 2016-11-21 |
KR101913919B1 KR101913919B1 (ko) | 2018-10-31 |
Family
ID=57072583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167024702A KR101913919B1 (ko) | 2015-04-06 | 2015-04-06 | 프로그래머블 컨트롤러 시스템, 프로그래머블 컨트롤러 및 표시 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10175673B2 (ko) |
EP (1) | EP3118696B1 (ko) |
JP (1) | JP6211181B2 (ko) |
KR (1) | KR101913919B1 (ko) |
CN (1) | CN106255930B (ko) |
TW (1) | TWI620045B (ko) |
WO (1) | WO2016162926A1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3812855B1 (en) * | 2018-06-22 | 2024-01-17 | Soft Servo Systems, Inc. | Motion control program, motion control method, and motion control device |
JP6823027B2 (ja) * | 2018-09-18 | 2021-01-27 | ファナック株式会社 | 数値制御装置 |
JP7472047B2 (ja) | 2021-01-05 | 2024-04-22 | 株式会社東芝 | 発電制御用入出力モジュール |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006011474A1 (ja) | 2004-07-28 | 2006-02-02 | Mitsubishi Denki Kabushiki Kaisha | プログラマブルコントローラ用プログラム生成装置、プログラマブルコントローラ用プログラム生成方法およびその方法のプログラムを記録した記録媒体 |
JP2007334441A (ja) * | 2006-06-12 | 2007-12-27 | Hitachi Ltd | シーケンス制御装置 |
JP2010271758A (ja) * | 2009-05-19 | 2010-12-02 | Toppan Printing Co Ltd | データ集約型plc |
JP2012146131A (ja) * | 2011-01-12 | 2012-08-02 | Yokogawa Electric Corp | 機器管理装置及び記録媒体 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5243511A (en) * | 1989-06-30 | 1993-09-07 | Icom, Inc. | Method and apparatus for block move re-addressing in ladder logic programs |
JP2963299B2 (ja) | 1993-03-31 | 1999-10-18 | 三菱電機株式会社 | プログラマブルコントローラの周辺装置、及び内部情報設定方法 |
US5953226A (en) * | 1996-12-05 | 1999-09-14 | Square D Company | Control system having an application function with integrated self diagnostics |
US6233665B1 (en) * | 1997-05-27 | 2001-05-15 | Unisys Corporation | Mapping shared DRAM address bits by accessing data memory in page mode cache status memory in word mode |
JP3629947B2 (ja) | 1998-04-16 | 2005-03-16 | 富士電機機器制御株式会社 | プログラマブルコントローラシステム、プログラマブルコントローラ支援装置、プログラマブルコントローラ、および、記録媒体 |
US6466827B1 (en) * | 1999-02-22 | 2002-10-15 | Repete Corporation | Industrial control system employing relay ladder objects |
JP2001255911A (ja) * | 2000-03-13 | 2001-09-21 | Yaskawa Electric Corp | プログラマブルコントローラのパラメータ設定方法 |
JP2001282317A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Mach Co Ltd | Io設定可変のplc装置 |
JP4345200B2 (ja) | 2000-06-28 | 2009-10-14 | オムロン株式会社 | プログラマブルコントローラのi/oユニット |
US7610447B2 (en) * | 2001-02-28 | 2009-10-27 | Rambus Inc. | Upgradable memory system with reconfigurable interconnect |
JP3932817B2 (ja) * | 2001-03-14 | 2007-06-20 | オムロン株式会社 | 制御システム |
US7930490B2 (en) * | 2002-12-23 | 2011-04-19 | Siemens Industry, Inc. | Method for utilizing a memory device for a programmable logic controller (PLC) |
JP2005092676A (ja) * | 2003-09-19 | 2005-04-07 | Omron Corp | プログラマブルコントローラおよびユニットならびにパラメータの編集方法 |
US7516265B2 (en) * | 2004-03-12 | 2009-04-07 | Siemens Energy & Automation, Inc. | System and method for providing an application with memory access methods |
US7327600B2 (en) * | 2004-12-23 | 2008-02-05 | Unity Semiconductor Corporation | Storage controller for multiple configurations of vertical memory |
JP4507125B2 (ja) | 2007-09-10 | 2010-07-21 | 三菱電機株式会社 | プログラマブルコントローラ |
US9201790B2 (en) * | 2007-10-09 | 2015-12-01 | Seagate Technology Llc | System and method of matching data rates |
JP5141889B2 (ja) | 2008-03-15 | 2013-02-13 | オムロン株式会社 | Plcのプログラム開発支援装置 |
US8949541B2 (en) * | 2008-12-08 | 2015-02-03 | Nvidia Corporation | Techniques for evicting dirty data from a cache using a notification sorter and count thresholds |
US8259498B2 (en) * | 2008-12-08 | 2012-09-04 | Infinite Memory Ltd. | Continuous address space in non-volatile-memories (NVM) using efficient management methods for array deficiencies |
JP5810563B2 (ja) | 2011-03-15 | 2015-11-11 | オムロン株式会社 | 制御プログラム開発支援装置、制御プログラム開発支援用プログラム及び記録媒体 |
JP6065008B2 (ja) * | 2012-06-22 | 2017-01-25 | オムロン株式会社 | 制御装置 |
JP5992776B2 (ja) * | 2012-09-04 | 2016-09-14 | 株式会社キーエンス | プログラマブルコントローラ、プログラム作成支援装置、プログラム及び基本ユニット |
US20140089761A1 (en) * | 2012-09-24 | 2014-03-27 | Zion Kwok | Method, apparatus and system for providing error correction information |
WO2016038645A1 (ja) | 2014-09-11 | 2016-03-17 | 三菱電機株式会社 | 入出力制御装置、入出力制御方法、及びプログラム |
-
2015
- 2015-04-06 JP JP2016520107A patent/JP6211181B2/ja active Active
- 2015-04-06 US US15/124,955 patent/US10175673B2/en active Active
- 2015-04-06 WO PCT/JP2015/060762 patent/WO2016162926A1/ja active Application Filing
- 2015-04-06 EP EP15883655.1A patent/EP3118696B1/en active Active
- 2015-04-06 CN CN201580014924.XA patent/CN106255930B/zh active Active
- 2015-04-06 KR KR1020167024702A patent/KR101913919B1/ko active IP Right Grant
-
2016
- 2016-04-06 TW TW105110721A patent/TWI620045B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006011474A1 (ja) | 2004-07-28 | 2006-02-02 | Mitsubishi Denki Kabushiki Kaisha | プログラマブルコントローラ用プログラム生成装置、プログラマブルコントローラ用プログラム生成方法およびその方法のプログラムを記録した記録媒体 |
JP2007334441A (ja) * | 2006-06-12 | 2007-12-27 | Hitachi Ltd | シーケンス制御装置 |
JP2010271758A (ja) * | 2009-05-19 | 2010-12-02 | Toppan Printing Co Ltd | データ集約型plc |
JP2012146131A (ja) * | 2011-01-12 | 2012-08-02 | Yokogawa Electric Corp | 機器管理装置及び記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2016162926A1 (ja) | 2017-04-27 |
TWI620045B (zh) | 2018-04-01 |
EP3118696B1 (en) | 2020-07-22 |
EP3118696A4 (en) | 2017-12-27 |
CN106255930B (zh) | 2019-03-01 |
JP6211181B2 (ja) | 2017-10-11 |
CN106255930A (zh) | 2016-12-21 |
US10175673B2 (en) | 2019-01-08 |
KR101913919B1 (ko) | 2018-10-31 |
US20170153619A1 (en) | 2017-06-01 |
EP3118696A1 (en) | 2017-01-18 |
WO2016162926A1 (ja) | 2016-10-13 |
TW201702770A (zh) | 2017-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101913919B1 (ko) | 프로그래머블 컨트롤러 시스템, 프로그래머블 컨트롤러 및 표시 장치 | |
US9690682B2 (en) | Program information generating system, method, and computer program product | |
JP2016197384A (ja) | プログラマブルロジックコントローラ、プログラマブルロジックコントローラの制御方法、及び、制御プログラム | |
JP6138375B2 (ja) | コントローラ | |
JP5566473B2 (ja) | システム設計装置 | |
KR102014575B1 (ko) | 수치 제어 시스템 및 수치 제어 데이터 생성 방법 | |
JP2007102632A (ja) | シミュレーション装置 | |
US10802470B2 (en) | Control system | |
US9971332B2 (en) | Input/output control device, input/output control method, and non-transitory computer-readable medium for selective activation of logical circuits | |
US11321102B2 (en) | Programmable display, display control method, and display control program | |
US10838395B2 (en) | Information processing device | |
JP7385825B2 (ja) | 動作分析装置、動作分析方法及び動作分析プログラム | |
US11353844B2 (en) | Information processing apparatus | |
JP2017188140A (ja) | プログラム、コンピュータ装置、プログラム実行方法、及び、システム | |
US20170255340A1 (en) | Information processing apparatus, and control method and control program thereof | |
JP5883936B2 (ja) | プログラマブルコントローラシステム | |
JP2010244376A (ja) | ソフトウェア開発装置、及び、ソフトウェア開発装置を用いたデバッグ方法 | |
US10042816B2 (en) | Table generating apparatus, table generating method and recording medium containing program | |
JP6053616B2 (ja) | 表示部品制御システム | |
JP6289322B2 (ja) | I/o制御機能付プログラマブル表示器、制御システム | |
JP6563155B1 (ja) | プログラマブルロジックコントローラ、外部機器、方法、及びプログラム | |
JP2012032944A (ja) | 情報処理装置及びその制御方法 | |
JP2011033440A (ja) | 波形表示装置 | |
CN108415701B (zh) | 信息处理装置与***、以及用户界面制作方法与存储介质 | |
JP6479273B1 (ja) | 制御ユニットおよび温度判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |