WO2019135444A1 - 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법 - Google Patents

동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법 Download PDF

Info

Publication number
WO2019135444A1
WO2019135444A1 PCT/KR2018/002042 KR2018002042W WO2019135444A1 WO 2019135444 A1 WO2019135444 A1 WO 2019135444A1 KR 2018002042 W KR2018002042 W KR 2018002042W WO 2019135444 A1 WO2019135444 A1 WO 2019135444A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage level
code
signal lines
codes
input data
Prior art date
Application number
PCT/KR2018/002042
Other languages
English (en)
French (fr)
Inventor
유창식
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of WO2019135444A1 publication Critical patent/WO2019135444A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Definitions

  • the present invention relates to a transmitter having no simultaneous switching noise and a high signal line efficiency and a data transmission method therefor.
  • the differential output structure has a higher power consumption than the single output structure and requires twice the signal line.
  • the number of chip pins increases, the area and cost increase, and the efficiency of the signal line decreases.
  • a transmitter including: a mapping unit for mapping input data to one of codes; And transmitting drivers for transmitting the input data through signal lines according to the mapped code, wherein the mapped code is set to a voltage level of the signal lines, and each of the signal lines is '+1', '0' -1. ≪ / RTI >
  • the bit (D [n: 0]) corresponding to the input data and the voltage level L [n: 0] correspond one to one and the voltage level of the code is calculated
  • the number of signal lines having a voltage level of '+1' is the same as the number of signal lines having a voltage level of '-1'.
  • a transmitter including: a mapping unit for mapping input data of n bits to a code of a mapping table; And transmission drivers for transmitting the input data through the signal lines according to the mapped code.
  • the codes of the mapping table generate codes composed of voltage levels of three signal lines by using the difference between n bits, remove redundant codes among the generated codes, assign codes to the redundant codes
  • the code sequence number is a sequence number of codes having voltage levels corresponding to n bits.
  • a data transmission method comprising: mapping input data to one of codes; And transmitting the input data according to the mapped code through signal lines, wherein the mapped code is set to a voltage level of the signal lines, and each of the signal lines is '+1', '0' 1 < / RTI >
  • the bit (D [n: 0]) corresponding to the input data and the voltage level L [n: 0] correspond one to one and the voltage level of the code is calculated
  • the number of signal lines having a voltage level of '+1' is the same as the number of signal lines having a voltage level of '-1'.
  • a data transmission method comprising: generating codes having voltage levels of three signal lines using a difference between n bits; And generating final codes by removing a redundant code among the generated codes and assigning a voltage level corresponding to a code sequence number not assigned to the code to the redundant code.
  • the voltage level of the signal line is '+1', '0' or '-1', and in the final code, the number of signal lines having a voltage level of '+1' Are the same.
  • the transmitter and the data transmission method according to the present invention match the number of signal lines having a voltage level of '+1' and the number of signal lines having a voltage level of '-1' so that the voltage level of a code according to the mapping is And is set using the difference between the bits corresponding to the input data.
  • the signal line efficiency is increased while the simultaneous switching noise is eliminated, and the amount of calculation for the mapping can be considerably reduced.
  • FIG. 1 is a schematic view illustrating a transmitting / receiving system according to an embodiment of the present invention.
  • 2 to 5 are diagrams illustrating a mapping process according to an embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a transmission driver according to an embodiment of the present invention.
  • the present invention relates to a transmitter having high signal line efficiency while eliminating simultaneous switching noise (power supply noise) and a data transmission method therefor.
  • the transmitter of the present invention can reduce the simultaneous switching noise by keeping the amount of current flowing in the power line and the ground line constant regardless of the input data pattern during data transmission. As a result, the data rate can be increased while reducing the number of signal lines as described later.
  • the data transmission method realizes desired coding only by operation of bits corresponding to input data in data coding, the amount of calculation can be significantly reduced as compared with a method in which all the input bits are taken into consideration.
  • the data transfer technique of the present invention is applicable to all interfaces for transferring data, for example, a data transmission / reception interface, an interface between a memory (for example, HBM (High Bandwidth Memory) memory) Interfaces between displays, and the like.
  • a memory for example, HBM (High Bandwidth Memory) memory
  • the interface between the conventional memory and the control chip uses a single ended structure, a simultaneous switching noise is generated and the data transmission rate is inevitably lowered. Also, the interface between the displays uses a differential output structure to eliminate the simultaneous switching noise, but this structure has the disadvantage of requiring twice as many signal lines. As a result, the transmitter has to be implemented at a high cost and a large area.
  • the data transmission technique of the present invention can reduce simultaneous switching noise while reducing the number of signal lines compared to the differential output structure when transmitting input data.
  • the transmitter can be implemented at low cost and small area while eliminating simultaneous switching noise.
  • FIG. 1 is a schematic diagram of a transmitting and receiving system according to an embodiment of the present invention
  • FIGS. 2 to 5 are diagrams illustrating a mapping process according to an embodiment of the present invention
  • FIG. 1 is a diagram illustrating a transmission driver according to an embodiment.
  • the transmission / reception system of the present embodiment includes a transmitter 100, signal lines 114, and a receiver 102. As shown in FIG. That is, the transmitter 100 and the receiver 102 can transmit and receive data through the signal lines 114.
  • the transmitter 200 includes a mapping unit 110 and at least one transmission driver 112.
  • the number of the transmission drivers 112 may be the same as the number of the signal lines 114.
  • the mapping unit 210 may map the input data to one of predetermined codes.
  • the code may be set to the voltage levels of the signal lines 114.
  • the bits of the input data are divided into a first signal line 114 having a '+1' voltage level, a second signal line 114 having a '0' And the third signal line 114 having a voltage level of '-1'.
  • the signal line 114 may have three voltage levels of '+1', '0', and '-1'.
  • the voltage level '+1' is small the second than the first reference voltage (V REF1), and means above the level
  • voltage level "0" is the first reference voltage (V REF1)
  • V REF1 the first reference voltage
  • V REF1 the first reference voltage
  • V REF1 the first reference voltage
  • V REF1 the first reference voltage
  • V REF1 Refers to the level between the reference voltage V REF2 and the voltage level '-1' means the level below the second reference voltage V REF2 . That is, the voltage level corresponds to a high voltage, an intermediate voltage, or a low voltage, and the value of the voltage is not specified.
  • the mapping unit 110 may include an encoding unit 120 and a redundant code removing unit 122.
  • the encoding unit 120 generates codes having three voltage levels according to the number of signal lines, and sets the number of signal lines having the '+1' voltage level to be equal to the number of the signal lines having the '-1' voltage level Only the codes are generated.
  • the encoding unit 120 generates codes through a simple operation of bits of input data. A detailed description thereof will be described later.
  • the redundant code removing unit 122 may remove the redundant code among the codes generated by the encoding unit 120 and set a voltage level of another code sequence for the redundant code.
  • the code set to the voltage level of the other code sequence number may be mapped to specific input data. A detailed description thereof will be described later.
  • the mapping unit 110 may store a mapping table in which codes formed by the encoding unit 120 and the redundant code removing unit 122 are set, and may map input data to codes in the mapping table have.
  • all the codes of the mapping table can be set so that the number of signal lines having the '+1' voltage level and the number of the signal lines having the '-1' voltage level are equal to each other. By setting this code, simultaneous switching noise can be eliminated.
  • the magnitude of the current flowing to the power line VDD and the ground line VSS when the signal line has the voltage level of +1 is indicated as I VDD + 1 and I VSS + 1 , respectively, in one transmission driver 112 , the signal line in one transmission driver and display the amount of current flowing to the VDD and VSS when having a voltage level of the "0" signal at 112 as I VDD0, I VSS0, respectively, one transmission driver 112 '
  • the magnitudes of the currents flowing through VDD and VSS be I VDD-1 and I VSS-1 , respectively, when having a voltage level of -1 '.
  • V DD current is the current flowing in the power line
  • V SS current is the current flowing in the ground line.
  • V DD current V SS current +1 I VDD + 1 I VSS + 1 0 I VDD0 I VSS0 -One I VDD-1 I VSS-1
  • I VDD-1 flows from the power supply voltage through the power line and I VSS + 1 flows to the ground through the ground line when the voltage level is +1, and I VDD-1 flows from the power supply voltage when the voltage level is -1.
  • I VSS0 flows through the ground line VSS-I 1 flows to the ground, when the voltage level '0' through the power line VDD0 I flows from the power supply voltage through a ground line that can flow to ground.
  • Equation 1 calculating the total current flowing through the power line based on Table 1 is as shown in the following Equation 1, and the total current flowing in the ground line is calculated as shown in Equation 2 below.
  • an inductance is formed in a power line and a ground line, and a noise v of a power line and a ground line formed by the inductance is expressed by the following equation (3).
  • the current flowing to the power line and the ground line is constant regardless of the input data. That is, the amount of change of the current flowing to the power line or the ground line is zero. As a result, no simultaneous switching noise occurs.
  • mapping process of the mapping unit 100 will be described in detail.
  • reference numerals of signal lines are omitted for convenience of explanation.
  • the number of codes that can be generated according to the number of signal lines is shown.
  • the code the number of signal lines having a '+1' voltage level and the number of signal lines having a ' Condition.
  • the signal line is shown for convenience.
  • N or more bits (input data) can be transmitted.
  • N the number of signal lines (N) is assumed to be 4, and the process of embossing will be described.
  • N the number of codes satisfying the condition that the number of signal lines having a voltage level of '+1' is equal to the number of signal lines having a voltage level of '-1' is 19, Loses.
  • a code sequence number may be assigned to code sets having voltage levels such that the number of signal lines having a voltage level of '+1' and the number of signal lines having a voltage level of '-1' are the same.
  • the assignment of the code sequence numbers is not limited to the structure of FIG. 3, and can be variously modified.
  • the encoding unit 120 may generate codes using the difference between adjacent bits as shown in Equation (4).
  • D [n] denotes a bit of input data and has logic 0 or logic 1
  • L [n] denotes the voltage level of the signal line and has '+1', '0', and '-1'.
  • the redundant code removing unit 122 may remove one of the codes corresponding to the code sequence number 0 used twice and assign voltage levels of different code sequences to the removed code.
  • the mapping table may finally include codes set as shown in Fig. 5, codes having voltage levels set for all input data D [3: 0] can be mapped, and the number of signal lines having the '+1' voltage level and the '-1' The number of signal lines having the same level is the same. As a result, simultaneous switching noise can be eliminated.
  • the voltage levels corresponding to the code sequence number 15 are assigned to the removed code, but the voltage levels corresponding to the code sequence number 13, 16, or 18 may be assigned instead of the code sequence number 15.
  • a code is generated using the difference of adjacent bits in the input data mapping, and the number of signal lines having the voltage level '+1' and the signal line having the voltage level ' May be the same.
  • mapping methods that make the number of signal lines having the voltage level '+1' equal to the number of the signal lines having the voltage level '-1'.
  • other methods than the mapping method of the present invention may use all bits of the input data And generate the code.
  • the mapping method of the present invention can generate a code considering only adjacent bits without considering all bits. As a result, the amount of computation for the mapping process can be significantly reduced.
  • mapping Method if the input data D [3: 0] and the voltage level L [3: 0] are mapped to 1: 1, various types of mapping Method can be applied.
  • a code may be generated using a difference between bits that are not adjacent to each other but one bit.
  • mapping method can be variously modified .
  • each code should be set so that the number of signal lines having the voltage level of +1 and the number of signal lines having the voltage level of -1 are the same.
  • the transmission driver 112 will be described with reference to FIG.
  • the characteristic impedance of the signal line 114 is Z0. It is possible to make the characteristic impedance of the signal line 114 equal to the output impedance of the transmission driver 112 so that there is no reflection of the signal, that is, the impedance matching is performed. As a result, the voltage of the node corresponding to the voltage level of the signal line 114 can be transmitted to the receiver 102 in the same manner.
  • the transmission driver 112 may include three resistors R 1 , R 2, and R 3 and capacitors connected in parallel to each other based on the corresponding signal line.
  • the capacitor is connected between the resistor R 3 and the ground and has a voltage of (V DDQ ) / 2, and V DDQ is the power supply voltage.
  • a resistor R 1 is connected between the power supply voltage and a node 600 corresponding to the signal line 114 (node where three resistors meet), a resistor R 2 is connected between the node 600 and ground, The resistor R 3 is connected between the node 600 and the capacitor.
  • the relationship between the resistors R 1 , R 2, and R 3 is shown in the table of FIG.
  • the voltage of the node 600 corresponds to the voltage level of the signal line 114.
  • the resistance of the transmission driver 112 is affected by the resistors R 1 and R 3
  • the resistance of the transmission driver 112 is dependent on the resistances R 2 and R 3 and the voltage of the signal line 114 is -1 because the resistance R 1 is ⁇ when the voltage level of the signal line 114 is -1.
  • R 2 and R 3 when the voltage level of the resistor R 1 is '0'.
  • the resistors R 1 and R 2 have the same resistance value ( ).
  • the above structure is an example of the transmission driver 112 and can be variously modified.
  • the data transmission method of this embodiment sets the number of signal lines 114 having a voltage level of '+1' and the number of signal lines 114 having a voltage level of '-1' .
  • the number of signal lines can be reduced while the simultaneous switching noise is eliminated.
  • mapping method for setting the code using the difference between adjacent bits since the mapping method for setting the code using the difference between adjacent bits is used, the amount of calculation for mapping can be significantly reduced.
  • each component can be identified as a respective process. Further, the process of the above-described embodiment can be easily grasped from the viewpoint of the components of the apparatus.
  • the above-described technical features may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer-readable medium.
  • the computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination.
  • the program instructions recorded on the medium may be those specially designed and constructed for the embodiments or may be available to those skilled in the art of computer software.
  • Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like.
  • program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like.
  • the hardware device may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법이 개시된다. 상기 송신기는 입력 데이터를 코드들 중 하나로 매핑하는 매핑부 및 상기 매핑된 코드에 따라 상기 입력 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함하며, 상기 매핑된 코드는 상기 신호선들의 전압 레벨로 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가진다. 여기서, 상기 입력 데이터의 비트(D[n:0])와 상기 전압 레벨(L[n:0])이 1:1 대응하고, 상기 코드의 전압 레벨은 상기 입력 데이터의 비트들 사이의 연산을 통하여 설정되며, 상기 매핑된 코드에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.

Description

동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법
본 발명은 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법에 관한 것이다.
종래 송신기는 단일 출력 송신기를 이용한다. 즉, 데이터를 전송하기 위하여 데이터 비트당 하나의 신호선이 사용되었다. 이 경우, 파워 라인 및 그라운드 라인에 흐르는 전류의 양이 입력 데이터의 패턴에 따라 달랐으며, 그 결과 동시 스위칭 잡음(simultaneous switching noise)이 발생하였다.
이러한 동시 스위칭 잡음을 제거하기 위하여, 차동 출력 구조의 송신기를 사용하였다. 그러나, 차동 출력 구조는 단일 출력 구조에 비하여 큰 파워 소모를 가지며 2배의 신호선을 필요로 한다. 결과적으로, 칩 핀의 수가 증가하여 면적과 비용이 증가하고 신호선의 효율이 낮아지는 문제점이 발생하였다.
본 발명은 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 송신기는 입력 데이터를 코드들 중 하나로 매핑하는 매핑부; 및 상기 매핑된 코드에 따라 상기 입력 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함하며, 상기 매핑된 코드는 상기 신호선들의 전압 레벨로 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가진다. 여기서, 상기 입력 데이터에 해당하는 비트(D[n:0])와 상기 전압 레벨(L[n:0])이 1:1 대응하고, 상기 코드의 전압 레벨은 상기 비트들 사이의 연산을 통하여 설정되며, 상기 매핑된 코드에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.
본 발명의 다른 실시예에 따른 송신기는 n 비트의 입력 데이터를 매핑 테이블의 코드에 매핑시키는 매핑부; 및 상기 매핑된 코드에 따라 상기 입력 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함한다. 여기서, 상기 매핑 테이블의 코드들은 n 비트들 사이의 차이를 이용하여 3가지 신호선의 전압 레벨들로 이루어진 코드들을 생성하고 상기 생성된 코드들 중 중복된 코드를 제거하고 중복된 코드에 대하여 코드로 할당되지 않은 코드 순번에 해당하는 전압 레벨을 할당함에 의해 설정되며, 상기 코드 순번은 n 비트에 해당하는 전압 레벨들로 이루어진 코드들의 순번을 나타낸다.
본 발명의 일 실시예에 따른 데이터 전송 방법은 입력 데이터를 코드들 중 하나로 매핑하는 단계; 및 상기 매핑된 코드에 따라 상기 입력 데이터를 신호선들을 통하여 전송하는 단계를 포함하며, 상기 매핑된 코드는 상기 신호선들의 전압 레벨로 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가진다. 여기서, 상기 입력 데이터에 해당하는 비트(D[n:0])와 상기 전압 레벨(L[n:0])이 1:1 대응하고, 상기 코드의 전압 레벨은 상기 비트들 사이의 연산을 통하여 설정되며, 상기 매핑된 코드에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.
본 발명의 다른 실시예에 따른 데이터 전송 방법은 n 비트들 사이의 차이를 이용하여 3가지 신호선의 전압 레벨들로 이루어진 코드들을 생성하는 단계; 및 상기 생성된 코드들 중 중복된 코드를 제거하고 중복된 코드에 대하여 코드로 할당되지 않은 코드 순번에 해당하는 전압 레벨을 할당하여 최종 코드들을 생성하는 단계를 포함한다. 여기서, 상기 신호선의 전압 레벨은 '+1', '0' 또는 '-1이며, 상기 최종 코드에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하다.
본 발명에 따른 송신기 및 이에 있어서 데이터 전송 방법은 '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하도록 매칭시키되, 상기 매핑에 따른 코드의 전압 레벨은 입력 데이터에 해당하는 비트들 사이의 차이를 이용하여 설정된다. 결과적으로, 동시 스위칭 잡음이 제거되면서 신호선 효율이 증가할 뿐만 아니라 매핑을 위한 계산량이 상당히 감소할 수 있다.
도 1은 본 발명의 일 실시예에 따른 송수신 시스템을 개략적으로 도시한 도면이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 매핑 과정을 도시한 도면들이다.
도 6은 본 발명의 일 실시예에 따른 송신 드라이버를 도시한 도면이다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
본 발명은 동시 스위칭 잡음(전원 잡음)을 제거하면서 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법에 관한 것이다. 구체적으로는, 본 발명의 송신기는 데이터 전송시 입력 데이터 패턴과 상관없이 파워 라인 및 그라운드 라인에 흐르는 전류의 양을 일정하게 유지시켜 동시 스위칭 잡음을 감소시킬 수 있다. 결과적으로, 후술하는 바와 같이 신호선의 수를 줄이면서도 데이터 전송률(data rate)을 증가시킬 수 있다.
특히, 상기 데이터 전송 방법은 데이터 코딩시 입력 데이터에 해당하는 비트의 연산만으로 원하는 코딩을 구현하므로, 입력 비트 전체를 고려하여 코딩하여야 하는 방법에 비하여 계산량이 상당히 감소할 수 있다.
본 발명의 데이터 전송 기술은 데이터를 전송하는 모든 인터페이스에 적용 가능하며, 예를 들어 데이터 송수신 인터페이스, 메모리(예를 들어 HBM(High Bandwidth Memory) 메모리)와 상기 메모리를 제어하는 제어 칩 사이의 인터페이스, 디스플레이들 사이의 인터페이스 등에 사용될 수 있다.
종래 메모리와 제어 칩 사이의 인터페이스는 단일 출력(single ended) 구조를 사용하였기 때문에, 동시 스위칭 잡음이 발생하여 데이터 전송률이 낮아질 수밖에 없었다. 또한, 디스플레이들 사이의 인터페이스는 동시 스위칭 잡음을 제거하기 위하여 차동(differential) 출력 구조를 사용하였으나, 이러한 구조는 2배의 신호선을 요구하는 단점이 있다. 결과적으로, 송신기가 고비용 및 대면적으로 구현될 수밖에 없었다.
반면에, 본 발명의 데이터 전송 기술은 입력 데이터를 전송할 때 차동 출력 구조에 비하여 신호선의 개수를 줄이면서도 동시 스위칭 잡음을 제거할 수 있다. 결과적으로, 상기 송신기가 동시 스위칭 잡음을 제거하면서도 저비용 및 소면적으로 구현될 수 있다.
이하, 본 발명의 다양한 실시예들을 첨부된 도면을 참조하여 상술하겠다.
도 1은 본 발명의 일 실시예에 따른 송수신 시스템을 개략적으로 도시한 도면이고, 도 2 내지 도 5는 본 발명의 일 실시예에 따른 매핑 과정을 도시한 도면들이며, 도 6은 본 발명의 일 실시예에 따른 송신 드라이버를 도시한 도면이다.
도 1을 참조하면, 본 실시예의 송수신 시스템은 송신기(100), 신호선들(114) 및 수신기(102)를 포함한다. 즉, 송신기(100)와 수신기(102)는 신호선들(114)을 통하여 데이터를 송수신할 수 있다.
송신기(200)는 매핑부(110) 및 적어도 하나의 송신 드라이버(112)를 포함한다. 여기서, 송신 드라이버(112)의 개수는 신호선들(114)의 개수와 동일할 수 있다.
매핑부(210)는 입력 데이터를 기설정된 코드들 중 하나로 매핑할 수 있다. 여기서, 상기 코드는 신호선들(114)의 전압 레벨들로 설정될 수 있다.
예를 들어, 코드가 '+10-1'인 경우, 이는 입력 데이터의 비트들을 '+1' 전압 레벨을 가지는 제 1 신호선(114), '0' 전압 레벨을 가지는 제 2 신호선(114) 및 '-1' 전압 레벨을 가지는 제 3 신호선(114)을 통하여 각기 전송한다는 것을 의미한다.
즉, 본 발명의 송수신 시스템에서, 신호선(114)은 '+1', '0', '-1'의 3개의 전압 레벨을 가질 수 있다. 여기서, 전압 레벨 '+1'은 제 1 기준 전압(VREF1) 이상의 레벨을 의미하고, 전압 레벨 '0'은 제 1 기준 전압(VREF1)과 제 1 기준 전압(VREF1)보다 작은 제 2 기준 전압(VREF2) 사이의 레벨을 의미하며, 전압 레벨 '-1'은 제 2 기준 전압(VREF2) 이하의 레벨을 의미한다. 즉, 전압 레벨은 높은 전압, 중간 전압 또는 낮은 전압에 대응하며, 전압의 값이 특정되는 것은 아니다.
일 실시예에 따르면, 매핑부(110)는 인코딩부(120) 및 중복 코드 제거부(122)를 포함할 수 있다.
인코딩부(120)는 신호선의 수에 따라 3가지 전압 레벨들로 이루어진 코드들을 생성하되, '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하도록 설정된 코드들만을 생성한다.
특히, 인코딩부(120)는 입력 데이터의 비트들의 간단한 연산을 통하여 코드들을 생성한다. 이에 대한 자세한 설명은 후술하겠다.
중복 코드 제거부(122)는 인코딩부(120)에 의해 생성된 코드들 중 중복된 코드를 제거하고 중복된 코드에 대하여 다른 코드 순번의 전압 레벨을 설정할 수 있다. 여기서, 상기 다른 코드 순번의 전압 레벨로 설정된 코드는 특정 입력 데이터로 매핑될 수 있다. 이에 대한 자세한 설명도 후술하겠다.
다른 실시예에 따르면, 매핑부(110)는 인코딩부(120) 및 중복 코드 제거부(122)에 의해 형성된 코드들이 설정된 매핑 테이블을 저장하고, 입력 데이터를 상기 매핑 테이블의 코드들에 매핑시킬 수 있다. 물론, 상기 매핑 테이블의 모든 코드들은 '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하도록 설정될 수 있다. 이렇게 코드를 설정하면, 동시 스위칭 잡음이 제거될 수 있다.
이하, 동시 스위칭 잡음이 제거되는 과정을 살펴보겠다.
1개의 송신 드라이버(112)에서 신호선이 '+1'의 전압 레벨을 가질 때 파워 라인(VDD)과 그라운드 라인(VSS)으로 흐르는 전류의 크기를 각각 IVDD+1, IVSS+1 으로 표시하고, 1개의 송신 드라이버(112)에서 신호선이 '0'의 전압 레벨을 가질 때 VDD와 VSS에 흐르는 전류의 크기를 각각 IVDD0, IVSS0로 표시하며, 1개의 송신 드라이버(112)에서 신호선이 '-1'의 전압 레벨을 가질 때 VDD와 VSS에 흐르는 전류의 크기를 각각 IVDD-1, IVSS-1으로 표시하자.
이 경우, '+1', '0', '-1'에 해당하는 전류들 또는 전압들 사이에 특정 상관 관계가 설정되면, 클록 및 입력 데이터와 상관없이 파워 라인 및 그라운드 라인에 흐르는 전류의 양을 일정하게 만들 수 있다. 결과적으로, 동시 스위칭 잡음을 제거할 수 있다.
구체적으로는, 3가지 전압 레벨들을 '+1', '0', '-1'로 설정하면, 하기 표 1과 같이 전류를 설정할 수 있다. 여기서, VDD 전류는 파워 라인에 흐르는 전류이고, VSS 전류는 그라운드 라인에 흐르는 전류를 나타낸다.
전압 레벨 VDD 전류 VSS 전류
+1 IVDD+1 IVSS+1
0 IVDD0 IVSS0
-1 IVDD-1 IVSS-1
전압 레벨 '+1'인 경우 파워 라인을 통하여 IVDD+1이 전원전압으로부터 흐르고 그라운드 라인을 통하여 IVSS+1이 그라운드로 흐르며, 전압 레벨 '-1'인 경우 IVDD-1이 전원전압으로부터 흐르고 그라운드 라인을 통하여 IVSS-1이 그라운드로 흐르며, 전압 레벨 '0'인 경우 파워 라인을 통하여 IVDD0가 전원전압으로부터 흐르고 그라운드 라인을 통하여 IVSS0가 그라운드로 흐를 수 있다.
'+1'의 전압 레벨을 갖는 신호선의 개수를 K라고 표시하고 전체 신호선의 개수를 N으로 표시하면, '-1'의 전압 레벨을 갖는 신호선의 개수도 K가 되고, '0'의 전압 레벨을 가지는 신호선의 개수는 (N-2K)가 된다. 따라서, 표 1에 기초하여 파워 라인에 흐르는 총 전류를 계산하면 하기 수학식 1과 같고, 그라운드 라인에 흐르는 총 전류를 계산하면 하기 수학식 2와 같다.
Figure PCTKR2018002042-appb-M000001
Figure PCTKR2018002042-appb-M000002
수학식 1에서 IVDD0=0.5*(IVDD +1+IVDD - 1)이면, 파워 라인을 통하여 흐르는 전류는 클록 및 입력 데이터와 무관하게 N*IVDD0가 된다. 즉, 파워 라인으로 흐르는 전류가 클록 및 입력 데이터와 무관하게 일정하며, 전류 변화율이 0이 된다.
또한, 수학식 2에서 IVSS0=0.5*(IVSS+1+IVSS-1)이면, 그라운드 라인을 통하여 흐르는 전류는 클록 및 입력 데이터와 무관하게 N*IVSS0가 된다. 즉, 그라운드 라인으로 흐르는 전류가 클록 및 입력 데이터와 무관하게 일정하며, 전류 변화율이 0이 된다.
일반적으로, 파워 라인 및 그라운드 라인에는 인덕턴스가 형성되며, 그에 의해 형성되는 파워 라인 및 그라운드 라인의 잡음 v는 하기 수학식 3과 같다.
Figure PCTKR2018002042-appb-M000003
종래의 단일 출력 송신기를 사용하는 기술에서는 입력 데이터에 따라 파워 라인 또는 그라운드 라인으로 흐르는 전류가 입력 데이터에 따라 달라지게 되고, 시간에 따라 전류의 크기가 변하게 된다. 결과적으로, 동시 스위칭 잡음이 발생하였다.
그러나, 본 발명의 송신 기술에서는, 파워 라인 및 그라운드 라인으로 흐르는 전류가 입력 데이터와 상관없이 일정하다. 즉, 파워 라인 또는 그라운드 라인으로 흐르는 전류의 변화량이 0이다. 결과적으로, 동시 스위칭 잡음이 발생하지 않는다.
정리하면, IVDD0=0.5*(IVDD+1+IVDD-1)의 조건과 IVSS0=0.5*(IVSS+1+IVSS-1)의 조건을 만족하면, 전압 레벨 '+1'을 가지는 신호선의 개수와 전압 레벨 '-1'을 가지는 신호선의 개수를 동일하게 설정한 코드에 대하여 파워 라인과 그라운드 라인으로 흐르는 전류의 크기는 항상 동일하게 되며, 그 결과 동시 스위칭 잡음이 제거될 수 있다.
이하, 매핑부(100)의 매핑 과정을 구체적으로 살펴보겠다. 다만, 설명의 편의를 위하여 신호선의 도면부호를 생략하겠다.
도 2를 참조하면, 신호선의 수에 따라 생성될 수 있는 코드의 수가 보여지는데, 상기 코드는 '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하다는 조건을 만족한다. 도 2의 표에서는 편의를 위하여 신호선이 8개인 경우까지만 보여준다.
특히, 신호선의 개수가 4개 이상인 경우에는, N개 이상의 비트(입력 데이터)를 전송할 수 있다는 것을 확인할 수 있다.
이하, 설명의 편의를 위하여 신호선의 개수(N)를 4로 가정하고 매팽 과정을 살펴보겠다. N이 4인 경우, '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하다는 조건을 만족하는 코드들의 수가 19개이며, 이는 도 3의 표에 보여진다.
도 3을 참조하면, '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하도록 전압 레벨들 설정된 코드들에 대하여 코드 순번이 부여될 수 있다. 물론, 코드 순번의 부여는 도 3의 구조로 제한되지는 않으며, 다양하게 변형될 수 있다.
일 실시예에 따르면, 인코딩부(120)는 하기 수학식 4에서 보여지는 바와 같이 인접한 비트의 차이를 이용하여 코드들을 생성할 수 있다.
[수학식 4]
L[3]=D[3]-D[2]
L[2]=D[2]-D[1]
L[1]=D[1]-D[0]
L[0]=D[0]-D[3]
여기서, D[n]은 입력 데이터의 비트를 의미하고 로직 0 또는 로직 1을 가지며, L[n]은 신호선의 전압 레벨을 나타내고 '+1', '0', '-1'을 가진다.
위 수학식 4를 이용하여 코드를 생성하면, 도 4의 표에 도시된 바와 같은 코드들이 생성될 수 있다.
도 4의 표를 참조하면, 코드 순번 0은 맨처음(D[3:0]='0000')과 마지막(D[3:0]='1111')에 두번 사용되었고, 코드 순번 13, 15, 16 및 18은 한번도 사용되지 않았다.
따라서, 중복 코드 제거부(122)는 두번 사용된 코드 순번 0에 해당하는 코드들 중 하나를 제거하고, 제거한 코드에 대하여 다른 코드 순번의 전압 레벨들을 할당할 수 있다.
예를 들어, 도 4의 표의 첫번째 코드(D[3:0]='0000')를 제거하고, 첫번째 코드(D[3:0]='0000')에 아직 사용되지 않은 코드 순번 15에 해당하는 전압 레벨들로 설정할 수 있다. 결과적으로, 도 5에 도시된 바와 같이 코드 순번 0에 해당하는 첫번째 코드(D[3:0]='0000')에는 코드 순번 15에 해당하는 전압 레벨들(L[3:0]='+1-1-1+1')이 설정될 수 있다.
결과적으로, 매핑 테이블은 최종적으로 도 5에 도시된 바와 같이 설정된 코드들을 포함할 수 있다. 도 5를 참조하면, 모든 입력 데이터(D[3:0])에 대하여 전압 레벨들이 설정된 코드들이 매핑될 수 있되, 상기 코드에서 '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하다. 결과적으로, 동시 스위칭 잡음이 제거될 수 있다.
물론, 위에서는, 제거된 코드에 대하여 코드 순번 15에 해당하는 전압 레벨들을 할당하였으나, 코드 순번 15 대신 코드 순번 13, 16 또는 18에 해당하는 전압 레벨들이 할당될 수도 있다.
또한, 위에서는 4개 신호선일때를 예로 들었으나, 5개 이상의 신호선들에 대하여 동일한 방법이 적용될 수 있다.
정리하면, 본 실시예의 데이터 전송 방법은 입력 데이터 매핑시 인접 비트의 차이를 이용하여 코드를 생성하되, 각 코드에서 전압 레벨 '+1'을 가지는 신호선의 개수와 전압 레벨 '-1'을 가지는 신호선의 개수가 동일할 수 있다.
전압 레벨 '+1'을 가지는 신호선의 개수와 전압 레벨 '-1'을 가지는 신호선의 개수를 동일하게 하는 다양한 매핑 방법이 존재할 수 있는데, 본 발명의 매핑 방법 외의 다른 방법들은 입력 데이터의 전체 비트를 고려하여 코드를 생성하여야만 한다. 반면에, 본 발명의 매핑 방법은 전체 비트를 고려할 필요가 없이 인접 비트만을 고려하여 코드를 생성할 수 있다. 결과적으로, 매핑 과정을 위한 계산량이 상당히 감소할 수 있다.
위에서는 인접 비트의 차를 이용하여 코드를 생성하고 매핑시켰으나, 입력 데이터(D[3:0])와 전압 레벨(L[3:0])이 1:1로 매핑되기만 한다면, 다양한 형태의 mapping 방식을 적용할 수 있다.
예를 들어, 하기 수학식 5에서 보여지는 바와 같이 인접 비트의 차가 아닌 하나의 비트를 건너띤 비트의 차를 이용하여 코드를 생성할 수도 있다.
[수학식 5]
L[3]=D[3]-D[1]
L[2]=D[2]-D[0]
L[1]=D[1]-D[3]
L[0]=D[0]-D[2]
즉, 입력 데이터(D[3:0])와 전압 레벨(L[3:0])이 1:1로 매핑되고 모든 전압 레벨에 대하여 일정한 규칙이 적용된다면, 매핑 방법은 다양하게 변형될 수 있다. 물론, 각 코드는 전압 레벨 '+1'을 가지는 신호선의 개수와 전압 레벨 '-1'을 가지는 신호선의 개수가 동일하도록 설정되어야 한다.
이하, 도 6을 참조하여 송신 드라이버(112)를 살펴보겠다. 여기서, 신호선(114)의 특성 임피던스를 Z0로 가정한다. 신호선(114)의 특성 임피던스와 송신 드라이버(112)의 출력 임피던스를 동일하게 하여 신호의 반사(reflection)가 없도록 할 수 있으며, 즉 임피던스 매칭을 수행시킨다. 결과적으로, 신호선(114)의 전압 레벨에 해당하는 노드의 전압이 수신기(102)에 동일하게 전달될 수 있다.
도 6을 참조하면, 송신 드라이버(112)는 해당 신호선을 기준으로 하여 상호 병렬로 연결된 세개의 저항들(R1, R2 및 R3) 및 캐패시터를 포함할 수 있다. 여기서, 캐패시터는 저항(R3)과 접지 사이에 연결되며 (VDDQ)/2의 전압을 가지되, VDDQ는 전원전압이다.
저항(R1)은 상기 전원전압과 신호선(114)에 해당하는 노드(3개의 저항들이 만나는 노드, 600) 사이에 연결되고, 저항(R2)은 노드(600)와 접지 사이에 연결되며, 저항(R3)은 노드(600)와 캐패시터 사이에 연결된다. 저항들(R1, R2 및 R3) 사이의 관계는 도 6의 표와 같다. 한편, 노드(600)의 전압이 신호선(114)의 전압 레벨에 해당한다.
도 6의 표를 참조하면, 신호선(114)의 전압 레벨이 '+1'인 경우 저항(R2)이 ∞이므로 송신 드라이버(112)의 저항은 저항들(R1 및 R3)에 의해 좌우되고, 신호선(114)의 전압 레벨이 '-1'인 경우 저항(R1)이 ∞이므로 송신 드라이버(112)의 저항은 저항들(R2 및 R3)에 의해 좌우되며, 신호선(114)의 전압 레벨이 '0'인 경우 저항들(R1, R2 및 R3) 모두에 의해 좌우될 수 있다. 여기서, 신호선(114)의 전압 레벨이 '0'인 경우 저항들(R1및 R2)은 동일한 저항값(
Figure PCTKR2018002042-appb-I000001
)을 가질 수 있다.
다만, 위의 구조는 송신 드라이버(112)의 일례이며, 다양하게 변형 가능하다.
정리하면, 본 실시예의 데이터 전송 방법은 입력 데이터 전송시 '+1'의 전압 레벨을 가지는 신호선(114)의 개수와 '-1'의 전압 레벨을 가지는 신호선(114)의 개수를 동일하게 설정한다. 결과적으로, 동시 스위칭 잡음이 제거되면서 신호선의 개수가 감소할 수 있다.
특히, 인접 비트의 차이를 이용하여 코드를 설정하는 매핑 방법을 사용하므로, 매핑을 위한 계산량이 상당히 감소할 수 있다.
한편, 전술된 실시예의 구성 요소는 프로세스적인 관점에서 용이하게 파악될 수 있다. 즉, 각각의 구성 요소는 각각의 프로세스로 파악될 수 있다. 또한 전술된 실시예의 프로세스는 장치의 구성 요소 관점에서 용이하게 파악될 수 있다.
또한 앞서 설명한 기술적 내용들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예들을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 하드웨어 장치는 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 입력 데이터를 코드들 중 하나로 매핑하는 매핑부; 및
    상기 매핑된 코드에 따라 상기 입력 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함하며,
    상기 매핑된 코드는 상기 신호선들의 전압 레벨로 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지되,
    상기 입력 데이터에 해당하는 비트(D[n:0])와 상기 전압 레벨(L[n:0])이 1:1 대응하고, 상기 코드의 전압 레벨은 상기 입력 데이터에 해당하는 비트들 사이의 연산을 통하여 설정되며,
    상기 매핑된 코드에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일한 것을 특징으로 하는 송신기.
  2. 제1항에 있어서, 상기 코드의 전압 레벨은 하기 수학식에서 보여지는 바와 같이 인접 비트의 차이를 이용하여 설정되는 것을 특징으로 하는 송신기.
    [수학식]
    L[3]=D[3]-D[2]
    L[2]=D[2]-D[1]
    L[1]=D[1]-D[0]
    L[0]=D[0]-D[3]
  3. 제1항에 있어서, 상기 매핑부는,
    상기 비트들 사이의 차이를 이용하여 3가지 전압 레벨들로 이루어진 코드들을 생성하되, '+1' 전압 레벨을 가지는 신호선의 개수와 '-1' 전압 레벨을 가지는 신호선의 개수가 동일하도록 설정된 코드들만을 생성하는 인코딩부; 및
    상기 인코딩부에 의해 생성된 코드들 중 중복된 코드를 제거하고 중복된 코드에 대하여 코드로 할당되지 않은 코드 순번에 해당하는 전압 레벨을 설정하는 중복 코드 제거부를 포함하는 것을 특징으로 하는 송신기.
  4. 제1항에 있어서, 상기 코드들은 상기 비트들 사이의 차이를 이용하여 미리 설정되어 매핑 테이블에 저장되되,
    상기 입력 데이터 전송시 상기 입력 데이터에 해당하는 코드가 상기 매핑 테이블로부터 선택되는 것을 특징으로 하는 송신기.
  5. 제1항에 있어서, 상기 n은 3 이상인 것을 특징으로 하는 송신기.
  6. 제1항에 있어서, 상기 각 송신 드라이버는 해당 신호선에 전기적으로 연결된 노드를 기준으로 상호 병렬로 연결된 3개의 저항들 및 상기 저항들 중 하나와 접지 사이에 연결된 캐패시터를 포함하되,
    상기 노드의 전압이 상기 해당 신호선의 전압 레벨에 해당하며, 상기 해당 신호선이 '+1' 전압 레벨 또는 '-1' 전압 레벨을 가지도록 상기 코드가 설정될 때에는 상기 3개의 저항들 중 하나는 무한대 저항을 가지는 것을 특징으로 하는 송신기.
  7. 제1항에 있어서, 상기 입력 데이터와 상관없이 파워 라인 또는 그라운드 라인을 통하여 흐르는 전류가 일정하도록 전압 레벨 '+1', '0' 및 '-1' 중 적어도 2개의 전압 레벨들에 해당하는 전류들 또는 전압들 사이에 특정 상관 관계가 설정되는 것을 특징으로 하는 송신기.
  8. 제7항에 있어서, 상기 파워 라인을 통하여 흐르는 전류가 일정하도록 IVDD0=0.5*(IVDD+1+IVDD-1)의 상관 관계를 가지되,
    IVDD+1은 전압 레벨 '+1'일 때 상기 파워 라인을 통하여 흐르는 전류이고, IVDD0는 전압 레벨 '0'일 때 상기 파워 라인을 통하여 흐르는 전류인 것을 특징으로 하는 송신기.
  9. 제7항에 있어서, 상기 그라운드 라인을 통하여 흐르는 전류가 일정하도록 IVDD0=0.5*(IVDD+1+IVDD-1)의 상관 관계를 가지되,
    IVSS-1은 전압 레벨 '-1'일 때 상기 그라운드 라인을 통하여 흐르는 전류이고, IVSS0는 전압 레벨 '0'일 때 상기 그라운드 라인을 통하여 흐르는 전류인 것을 특징으로 하는 송신기.
  10. n 비트의 입력 데이터를 매핑 테이블의 코드에 매핑시키는 매핑부; 및
    상기 매핑된 코드에 따라 상기 입력 데이터를 신호선들을 통하여 전송하는 송신 드라이버들을 포함하되,
    상기 매핑 테이블의 코드들은 상기 입력 데이터에 해당하는 n 비트들 사이의 연산을 이용하여 3가지 신호선의 전압 레벨들로 이루어진 코드들을 생성하고 상기 생성된 코드들 중 중복된 코드를 제거하고 중복된 코드에 대하여 코드로 할당되지 않은 코드 순번에 해당하는 전압 레벨을 할당함에 의해 설정되며,
    상기 코드 순번은 n 비트에 해당하는 전압 레벨들로 이루어진 코드들의 순번을 나타내는 것을 특징으로 하는 송신기.
  11. 제10항에 있어서, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지며,
    상기 매핑된 코드에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일하며, n은 4 이상인 것을 특징으로 하는 송신기.
  12. 제10항에 있어서, 상기 코드의 전압 레벨은 하기 수학식에서 보여지는 바와 같이 인접 비트의 차이를 이용하여 설정되는 것을 특징으로 하는 송신기.
    [수학식]
    L[3]=D[3]-D[2]
    L[2]=D[2]-D[1]
    L[1]=D[1]-D[0]
    L[0]=D[0]-D[3]
  13. 입력 데이터를 코드들 중 하나로 매핑하는 단계; 및
    상기 매핑된 코드에 따라 상기 입력 데이터를 신호선들을 통하여 전송하는 단계를 포함하며,
    상기 매핑된 코드는 상기 신호선들의 전압 레벨로 설정되고, 상기 각 신호선들은 '+1', '0' 또는 '-1의 전압 레벨을 가지되,
    상기 입력 데이터에 해당하는 비트(D[n:0])와 상기 전압 레벨(L[n:0])이 1:1 대응하고, 상기 코드의 전압 레벨은 상기 비트들 사이의 연산을 통하여 설정되며,
    상기 매핑된 코드에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일한 것을 특징으로 하는 데이터 전송 방법.
  14. 제13항에 있어서, 상기 코드의 전압 레벨은 하기 수학식에서 보여지는 바와 같이 인접 비트의 차이를 이용하여 설정되는 것을 특징으로 하는 데이터 전송 방법.
    [수학식]
    L[3]=D[3]-D[2]
    L[2]=D[2]-D[1]
    L[1]=D[1]-D[0]
    L[0]=D[0]-D[3]
  15. n 비트들 사이의 차이를 이용하여 3가지 신호선의 전압 레벨들로 이루어진 코드들을 생성하는 단계; 및
    상기 생성된 코드들 중 중복된 코드를 제거하고 중복된 코드에 대하여 코드로 할당되지 않은 코드 순번에 해당하는 전압 레벨을 할당하여 최종 코드들을 생성하는 단계를 포함하되,
    상기 신호선의 전압 레벨은 '+1', '0' 또는 '-1이며,
    상기 최종 코드에서, '+1'의 전압 레벨을 가지는 신호선의 개수와 '-1'의 전압 레벨을 가지는 신호선의 개수가 동일한 것을 특징으로 하는 데이터 전송 방법.
  16. 제15항에 있어서, 상기 최종 코드들은 매핑 테이블에 저장되되,
    n 비트의 입력 데이터를 매핑 테이블의 코드에 매핑시키는 단계; 및
    상기 매핑된 코드에 따라 상기 입력 데이터를 신호선들을 통하여 전송하는 단계를 더 포함하는 것을 특징으로 하는 데이터 전송 방법.
  17. 제15항에 있어서, 상기 코드의 전압 레벨은 하기 수학식에서 보여지는 바와 같이 인접 비트의 차이를 이용하여 설정되는 것을 특징으로 하는 데이터 전송 방법.
    [수학식]
    L[3]=D[3]-D[2]
    L[2]=D[2]-D[1]
    L[1]=D[1]-D[0]
    L[0]=D[0]-D[3]
PCT/KR2018/002042 2018-01-03 2018-02-20 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법 WO2019135444A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0000542 2018-01-03
KR1020180000542A KR102034368B1 (ko) 2018-01-03 2018-01-03 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법

Publications (1)

Publication Number Publication Date
WO2019135444A1 true WO2019135444A1 (ko) 2019-07-11

Family

ID=67144143

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/002042 WO2019135444A1 (ko) 2018-01-03 2018-02-20 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법

Country Status (2)

Country Link
KR (1) KR102034368B1 (ko)
WO (1) WO2019135444A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150126906A (ko) * 2013-03-07 2015-11-13 퀄컴 인코포레이티드 N-페이즈 시스템들을 위한 전압 모드 드라이버 회로
KR20160035898A (ko) * 2014-09-24 2016-04-01 한국전자통신연구원 데이터 전송을 위한 도선의 수를 감소시키기 위한 데이터 전송 장치 및 그 방법
KR20160105093A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
KR20160121224A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템
KR20170035027A (ko) * 2015-09-22 2017-03-30 에스케이하이닉스 주식회사 데이터 송신장치, 데이터 수신장치, 데이터 송수신 시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2903171B1 (en) 2014-01-30 2019-08-28 Analog Devices Global Unlimited Company Transmitter noise cancellation in a multi transmitter-receiver system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150126906A (ko) * 2013-03-07 2015-11-13 퀄컴 인코포레이티드 N-페이즈 시스템들을 위한 전압 모드 드라이버 회로
KR20160035898A (ko) * 2014-09-24 2016-04-01 한국전자통신연구원 데이터 전송을 위한 도선의 수를 감소시키기 위한 데이터 전송 장치 및 그 방법
KR20160105093A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
KR20160121224A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템
KR20170035027A (ko) * 2015-09-22 2017-03-30 에스케이하이닉스 주식회사 데이터 송신장치, 데이터 수신장치, 데이터 송수신 시스템

Also Published As

Publication number Publication date
KR20190083058A (ko) 2019-07-11
KR102034368B1 (ko) 2019-10-18

Similar Documents

Publication Publication Date Title
EP1017196B1 (en) Method and system of data transmission using differential and common mode data signaling
EP2974199B1 (en) De-correlating training pattern sequences between lanes in high-speed multi-lane links and interconnects
CA1270577A (en) Multiconfigurable interface for a computer printer
JPS58127259A (ja) デ−タ処理システムにおけるメモリモジユ−ル選択及び再構成装置
JP2007511118A (ja) 伝送媒体によってデータユニットを送り、受信する方法および装置
US7239213B2 (en) Reduced cross-talk signaling circuit and method
JP2004208303A (ja) タイミングコントローラ用リセット回路
JPS58501154A (ja) デ−タ端末装置とデ−タ通信装置間のインタ−フエイス装置
WO2019135443A1 (ko) 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법
JP2005520458A (ja) 低い電力を消費するパラレルデータ通信
KR20030029117A (ko) 밸런싱된 데이터-비트 인코딩에 기초하는 병렬 통신
WO2010076978A2 (ko) 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
CN113396405B (zh) 自参考单端芯片到芯片通信
WO2019135444A1 (ko) 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법
US7673199B2 (en) Multi-stream interface for parallel test processing
WO2010077037A2 (ko) Ｃｏｇ 애플리케이션을 위한 인터페이스 시스템
WO2010024523A2 (ko) 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
WO2013027898A1 (ko) 저전력 고속의 송수신 장치
WO2020124849A1 (zh) 通信设备的接口切换装置及方法
US20040210700A1 (en) Compact PCI backplane and method of data transfer across the compact PCI backplane
WO2018221780A1 (ko) 동시 스위칭 잡음을 제거하는 송신기 및 이에 있어서 데이터 전송 방법
WO2019074146A1 (ko) 동시 스위칭 잡음 및 간섭을 제거하는 고속 데이터 송수신 시스템 및 방법
KR20190083316A (ko) 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법
JP2659364B2 (ja) データ通信システム
SU1624449A1 (ru) Устройство дл подключени источников информации к общей магистрали

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18897900

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18897900

Country of ref document: EP

Kind code of ref document: A1