KR20160120057A - 2차원 물질을 이용한 전자소자 및 그 제조 방법 - Google Patents

2차원 물질을 이용한 전자소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20160120057A
KR20160120057A KR1020150049075A KR20150049075A KR20160120057A KR 20160120057 A KR20160120057 A KR 20160120057A KR 1020150049075 A KR1020150049075 A KR 1020150049075A KR 20150049075 A KR20150049075 A KR 20150049075A KR 20160120057 A KR20160120057 A KR 20160120057A
Authority
KR
South Korea
Prior art keywords
dimensional material
layer
region
electrode
material region
Prior art date
Application number
KR1020150049075A
Other languages
English (en)
Other versions
KR102232755B1 (ko
Inventor
라창호
유원종
파이살 아흐메드
양정
유효지
박성준
이재호
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020150049075A priority Critical patent/KR102232755B1/ko
Priority to CN201510737327.1A priority patent/CN106057880B/zh
Priority to US15/054,871 priority patent/US10269975B2/en
Publication of KR20160120057A publication Critical patent/KR20160120057A/ko
Application granted granted Critical
Publication of KR102232755B1 publication Critical patent/KR102232755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B19/00—Selenium; Tellurium; Compounds thereof
    • C01B19/04—Binary compounds including binary selenium-tellurium compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Abstract

2차원 물질을 이용한 전자소자 및 그 제조 방법이 개시된다. 개시된 전자소자는 밴드갭을 갖는 2차원 물질층을 포함할 수 있다. 여기서, 2차원 물질층은 2개의 다층 2차원 물질 영역과 그 사이에 배치된 채널 영역을 포함할 수 있다. 전자소자의 전극은 다층 2차원 물질 영역에 전기적으로 접촉할 수 있다.

Description

2차원 물질을 이용한 전자소자 및 그 제조 방법 {Electronic device using 2-dimensional material and method of manufacturing the same}
개시된 실시예는 2차원 물질을 이용한 전자소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 2차원 구조를 가지면서 밴드갭을 갖는 2차원 물질을 이용한 전자소자 및 그 제조 방법에 관한 것이다.
그래핀은 탄소 원자들이 한 평면 상에 육각형 형태로 연결되어 있는 2차원 육방정계(2-dimensional hexagonal) 구조를 갖는 물질로서, 그 두께가 원자 한 층에 불과할 정도로 얇다. 그래핀은 전기적/기계적/화학적인 특성이 매우 안정적이고 뛰어날 뿐만 아니라 우수한 전도성을 갖기 때문에, 차세대 물질로서 각광을 받고 있다. 그러나 순수한 그래핀은 밴드갭을 갖지 않기 때문에 반도체 소자로서 활용하기가 어렵다.
최근에는 그래핀과 유사한 2차원 평면 구조를 가지면서도 밴드갭을 갖는 새로운 2차원 물질들이 소개되고 있다. 예를 들어, 전이금속과 칼코겐 원소의 화합물인 전이금속 디칼코게나이드(transition metal dichalcogenide, TMD)는 밴드갭과 2차원 평면 구조를 동시에 갖는 물질이다. 이러한 전이금속 디칼코게나이드를 반도체 소자의 제조에 이용하기 위한 다양한 연구들이 진행되고 있다.
2차원 물질을 이용한 전자소자 및 그 제조 방법를 제공한다.
일 실시예에 따른 전자소자는, 밴드갭을 갖는 2차원 물질층; 및 상기 2차원 물질층에 각각 전기적으로 접촉하는 제 1 전극과 제 2 전극;을 포함할 수 있다. 여기서, 상기 2차원 물질층은 다수의 층으로 적층된 구조를 갖는 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역, 및 상기 제 1 및 제 2 다층 2차원 물질 영역보다 적은 층 수를 갖는 채널 영역을 포함하고, 상기 채널 영역의 에너지 밴드갭이 상기 제 1 및 제 2 다층 2차원 물질 영역의 에너지 밴드갭보다 더 크며, 상기 제 1 전극은 상기 제 1 다층 2차원 물질 영역에 전기적으로 접촉하고 상기 제 2 전극은 상기 제 2 다층 2차원 물질 영역에 전기적으로 접촉할 수 있다.
상기 채널 영역은 상기 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역 사이에 배치될 수 있다.
상기 제 1 다층 2차원 물질 영역과 상기 채널 영역의 사이 및 상기 제 2 다층 2차원 물질 영역과 상기 채널 영역의 사이 중에서 적어도 하나는 계단형으로 연결될 수 있다.
상기 2차원 물질층은, 상기 채널 영역과 대향하는 제 1 다층 2차원 물질 영역의 측벽에 형성된 제 1 경사면, 및 상기 채널 영역과 대향하는 제 2 다층 2차원 물질 영역의 측벽에 형성된 제 2 경사면을 더 포함할 수 있다.
상기 전자소자는 기판을 더 포함하며, 상기 제 1 다층 2차원 물질 영역, 제 2 다층 2차원 물질 영역, 및 채널 영역은 상기 기판 위에 함께 배치될 수 있다.
상기 제 1 전극은 상기 제 1 다층 2차원 물질 영역의 상부 표면에 배치되며 상기 제 2 전극은 상기 제 2 다층 2차원 물질 영역의 상부 표면에 배치될 수 있다.
예를 들어, 상기 밴드갭을 갖는 2차원 물질층은 전이금속과 칼코겐 원소의 화합물인 전이금속 디칼코게나이드를 포함할 수 있다.
예를 들어, 상기 전이금속은 주석(Sn), 니오븀(Nb), 탄탈륨(Ta), 몰리브덴(Mo) 및 텅스텐(W) 중에서 적어도 하나를 포함하고, 상기 칼코겐 원소는 황(S), 셀레늄(Se) 및 텔루륨(Te) 중에서 적어도 하나를 포함할 수 있다.
예를 들어, 상기 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역은 적어도 4개 이상의 층으로 적층될 수 있다.
또한, 상기 전자소자는 게이트 절연막; 및 상기 게이트 절연막의 하부 표면에 배치된 게이트 전극;을 더 포함할 수 있으며, 상기 제 1 다층 2차원 물질 영역, 제 2 다층 2차원 물질 영역, 및 채널 영역은 상기 게이트 절연막의 상부 표면에 배치되고, 상기 제 1 전극은 상기 제 1 다층 2차원 물질 영역의 상부 표면에 배치되며 상기 제 2 전극은 상기 제 2 다층 2차원 물질 영역의 상부 표면에 배치될 수 있다.
또한, 상기 전자소자는 상기 채널 영역의 상부 표면에 배치된 게이트 절연막; 및 상기 게이트 절연막의 상부 표면에 배치된 게이트 전극;을 더 포함할 수 있으며, 상기 제 1 전극은 상기 제 1 다층 2차원 물질 영역의 상부 표면에 배치되고 상기 제 2 전극은 상기 제 2 다층 2차원 물질 영역의 상부 표면에 배치될 수 있다.
예를 들어, 상기 채널 영역은 직접 밴드갭을 가지며 상기 제 1 및 제 2 다층 2차원 물질 영역은 간접 밴드갭을 가질 수 있다.
한편, 일 실시예에 따른 전자소자의 제조 방법은, 기판 상에 밴드갭을 갖는 2차원 물질층을 복수의 층으로 적층하여 형성하는 단계; 상기 2차원 물질층의 중심 영역을 식각하여, 상기 2차원 물질층의 중심 영역에 채널 영역을 형성하고, 상기 채널 영역의 양측에는 다수의 층으로 적층된 구조를 갖는 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역을 형성하는 단계; 및 상기 제 1 다층 2차원 물질 영역에 전기적으로 접촉하는 제 1 전극 및 상기 제 2 다층 2차원 물질 영역에 전기적으로 접촉하는 제 2 전극을 형성하는 단계;를 포함할 수 있다. 여기서, 상기 채널 영역은 상기 제 1 및 제 2 다층 2차원 물질 영역보다 적은 층 수를 가지며, 상기 채널 영역의 에너지 밴드갭이 상기 제 1 및 제 2 다층 2차원 물질 영역의 에너지 밴드갭보다 더 클 수 있다.
상기 2차원 물질층의 중심 영역을 식각하는 단계는 건식 식각 방식을 사용할 수 있다.
이 경우, 상기 제 1 다층 2차원 물질 영역과 상기 채널 영역의 사이 및 상기 제 2 다층 2차원 물질 영역과 상기 채널 영역의 사이가 계단형으로 연결될 수 있다.
또한, 상기 2차원 물질층의 중심 영역을 식각하는 단계는 플라즈마 식각 방식을 사용할 수 있다.
이 경우, 상기 제 1 다층 2차원 물질 영역과 채널 영역의 사이에 제 1 경사면이 형성되고 상기 제 2 다층 2차원 물질 영역과 채널 영역의 사이에 제 2 경사면이 형성될 수 있다.
상기 2차원 물질층의 중심 영역을 식각하는 단계를 수행하기 전에, 상기 2차원 물질층의 양측 가장자리에 상기 제 1 전극과 제 2 전극을 형성하는 단계를 먼저 수행하고, 상기 제 1 전극과 제 2 전극을 식각 마스크로서 사용할 수 있다.
개시된 실시예에 따르면, 밴드갭이 상대적으로 큰 채널 영역에 전극이 직접 접촉하지 않고 밴드갭이 상대적으로 작은 다층 2차원 물질 영역에 전극이 접촉한다. 따라서, 채널 영역과 전극 사이의 접촉 저항이 감소하여 전자소자의 성능이 향상될 수 있다. 또한, 밴드갭이 큰 단일층 2차원 물질이 활성층으로서 역할을 하기 때문에 우수한 광특성을 얻을 수 있다. 또한, 2차원 물질을 이용하므로 쉽게 휘어지는 유연한 전자소자를 제작하는 것이 가능하다.
도 1은 일 실시예에 따른 전자소자의 개략적인 구조를 보이는 단면도이다.
도 2는 도 1에 도시된 전자소자의 에너지밴드 다이어그램을 개략적으로 보인다.
도 3은 도 1에 도시된 전자소자의 전기적 특성을 보이는 그래프이다.
도 4는 다른 실시예에 따른 전자소자의 개략적인 구조를 보이는 단면도이다.
도 5는 도 4에 도시된 전자소자의 에너지밴드 다이어그램을 개략적으로 보인다.
도 6a 내지 도 6c는 도 1에 도시된 전자소자의 제조 과정을 개략적으로 보이는 단면도이다.
도 7은 또 다른 실시예에 따른 전자소자의 개략적인 구조를 보이는 단면도이다.
도 8은 또 다른 실시예에 따른 전자소자의 개략적인 구조를 보이는 단면도이다.
이하, 첨부된 도면들을 참조하여, 2차원 물질을 이용한 전자소자 및 그 제조 방법에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 또한 이하에서 설명하는 층 구조에서, "상부" 나 "상"이라고 기재된 표현은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 일 실시예에 따른 전자소자(10)의 개략적인 구조를 보이는 단면도이다. 도 1을 참조하면, 일 실시예에 따른 전자소자(10)는 밴드갭을 갖는 2차원 물질층(12), 및 2차원 물질층(12)에 각각 전기적으로 접촉하는 제 1 전극(13)과 제 2 전극(14)을 포함할 수 있다. 2차원 물질층(12)은 다수의 층으로 적층된 구조를 갖는 제 1 다층 2차원 물질 영역(12a)과 제 2 다층 2차원 물질 영역(12c), 및 상기 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)보다 적은 개수의 층으로 이루어진 채널 영역(12b)을 포함할 수 있다. 도 1에 도시된 바와 같이, 채널 영역(12b)은 제 1 다층 2차원 물질 영역(12a)과 제 2 다층 2차원 물질 영역(12c) 사이에 배치될 수 있다. 그리고, 제 1 전극(13)은 제 1 다층 2차원 물질 영역(12a)에 전기적으로 접촉하도록 제 1 다층 2차원 물질 영역(12a)의 상부 표면 위에 배치될 수 있으며, 제 2 전극(14)은 제 2 다층 2차원 물질 영역(12c)에 전기적으로 접촉하도록 제 2 다층 2차원 물질 영역(12c)의 상부 표면 위에 배치될 수 있다.
또한, 본 실시예에 따른 전자소자(10)는 절연성 기판(11)을 더 포함할 수 있다. 2차원 물질층(12)은 절연성 기판(11) 위에 배치될 수 있다. 따라서, 제 1 다층 2차원 물질 영역(12a), 채널 영역(12b), 및 제 2 다층 2차원 물질 영역(12c)은 절연성 기판(11) 위에 함께 배치될 수 있다.
2차원 물질층(12)은 그래핀과 유사하게 2차원 결정 구조를 가지면서 그래핀과는 달리 밴드갭을 갖는 2차원 물질로 이루어질 수 있다. 예를 들어, 그러한 2차원 물질로서 전이금속과 칼코겐 원소의 화합물인 전이금속 디칼코게나이드(TMD; transition metal dichalcogenide)를 포함할 수 있다. 즉, 전이금속 디칼코게나이드는 MX2로 표시될 수 있으며, 여기서 M과 X는 각각 전이 금속과 칼코겐 원소에 해당한다. 전이금속은 예컨대 주석(Sn), 니오븀(Nb), 탄탈륨(Ta), 몰리브덴(Mo) 및 텅스텐(W) 중에서 적어도 하나를 포함할 수 있으고, 칼코겐 원소는 예컨대 황(S), 셀레늄(Se) 및 텔루륨(Te) 중에서 적어도 하나를 포함할 수 있다. 특히, MoS2, MoSe2, MoTe2, WS2, WSe2를 2차원 물질층(12)으로서 주로 사용할 수 있다. 이러한 전이금속 디칼코게나이드는 2차원 결정 구조를 갖기 때문에 층상 구조로 형성될 수 있다. 전이금속 디칼코게나이드의 층들은 반데르 발스 결합(van der Waals)을 통해 매우 약한 상호작용을 하기 때문에 서로 쉽게 박리될 수 있다.
많은 수의 층으로 이루어진 벌크 상태의 전이금속 디칼코게나이드는 간접 밴드갭(indirect bandgap)을 갖는다. 반면, 적은 수의 층, 예컨대 단일층 구조의 전이금속 디칼코게나이드는 직접 밴드갭(direct bandgap)을 갖는 성질이 있다. 따라서, 적은 수의 층, 예컨대 단일층 구조의 전이금속 디칼코게나이드는 우수한 광특성을 갖기 때문에 광센서 또는 발광 소자와 광학 장치의 제작에 적합할 수 있다.
한편, 전이금속 디칼코게나이드는 층의 개수에 따라 밴드갭의 크기가 달라지는 성질을 갖는다. 일반적으로, 전이금속 디칼코게나이드의 밴드갭은 층의 개수가 증가할수록 작아지며, 단일층 구조의 전이금속 디칼코게나이드가 최대 밴드갭을 갖는다. 예를 들어, 단일층 MoS2의 밴드갭은 약 1.9eV이며 벌크 상태의 MoS2의 밴드갭은 약 1.2 내지 1.3eV 정도이다. 단일층 구조의 전이금속 디칼코게나이드의 밴드갭이 크기 때문에, 광학 장치의 제작을 위해 단일층 구조의 전이금속 디칼코게나이드를 사용하는 경우, 단일층 구조의 전이금속 디칼코게나이드의 밴드갭과 전극 금속의 일함수 사이의 차이가 커져서 단일층 구조의 전이금속 디칼코게나이드와 금속 전극 사이에 쇼트키 배리어(Schottky barrier)가 커질 수 있다. 이로 인해, 단일층 구조의 전이금속 디칼코게나이드와 금속 전극의 계면에서 큰 접촉 저항이 발생하게 될 수 있다.
본 실시예에 따른 전자소자(10)는, 도 1에 도시된 바와 같이, 활성층으로서 직접 밴드갭을 갖는 2차원 물질로 이루어진 채널 영역(12b)을 포함하고, 제 1 및 제 2 전극(13, 14)과 접촉하는 부분으로서 상대적으로 작은 밴드갭을 갖는 다층 구조의 제 1 다층 2차원 물질 영역(12a)과 제 2 다층 2차원 물질 영역(12c)을 포함할 수 있다. 그러면, 제 1 및 제 2 전극(13, 14)은 상기 채널 영역(12b)에 직접적으로 접촉하지 않고 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)과 각각 접촉할 수 있다. 따라서, 금속 전극과 활성층 사이의 접촉 저항이 낮아질 수 있다. 여기서, 채널 영역(12b)의 2차원 물질은 최소 1개의 층으로 이루어질 수 있으며, 직접 밴드갭을 가질 수 있다면 2개의 층 또는 3개 이상의 층으로 적층될 수도 있다. 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 층의 개수는 채널 영역(12b)의 층의 개수보다 많을 수 있다.
예를 들어, 도 2는 도 1에 도시된 전자소자(10)의 에너지밴드 다이어그램을 개략적으로 보이고 있다. 도 2의 에너지밴드 다이어그램은 2차원 물질층(12)으로서 MoS2를 사용하고 제 1 및 제 2 전극(13, 14)으로서 2층 구조의 금속(Au/Ti)을 사용한 경우를 나타낸다. 또한, 도 2에서 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)은 벌크 상태이며, 채널 영역(12b)은 단일층이다. 도 2를 참조하면, 제 1 전극(13)의 일함수와 제 1 다층 2차원 물질 영역(12a)의 밴드갭 사이의 차이는 약 0.16eV 정도이며, 제 1 다층 2차원 물질 영역(12a)의 밴드갭과 채널 영역(12b)의 밴드갭 사이의 차이는 약 0.3eV 이상이 된다. 만약, 제 1 다층 2차원 물질 영역(12a)을 사용하지 않고 제 1 전극(13)이 채널 영역(12b)과 직접 접촉하면, 제 1 전극(13)의 일함수와 채널 영역(12b)의 밴드갭 사이의 차이는 약 0.46eV 이상이 될 것이다. 따라서, 제 1 전극(13)과 채널 영역(12b) 사이에 제 1 다층 2차원 물질 영역(12a)을 개재시킴으로써 인접하는 층들 사이의 배리어의 높이를 낮출 수 있다.
제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 밴드갭과 채널 영역(12b)의 밴드갭 사이의 차이는 상기 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)과 채널 영역(12b)의 층들의 개수에 따라 조절될 수 있다. 상술한 바와 같이, 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 층의 개수가 커질수록 에너지 밴드갭은 작아진다. 또한, 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 층의 개수가 어느 정도 이상이면 에너지 밴드갭이 더 이상 작아지지 않고 포화된다. 제 1 전극(13)의 일함수와 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 밴드갭 사이의 차이를 작게 하기 위하여, 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 층의 개수는 예를 들어 적어도 4개 이상일 수 있다. 또한, 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 층의 개수가 서로 같을 수도 있지만, 이에 한정되는 것은 아니며, 필요에 따라서는 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 층의 개수를 다르게 선택할 수도 있다.
상술한 바와 같이, 본 실시예에 따른 전자소자(10)는 우수한 광학적 특성과 낮은 접촉저항을 동시에 가질 수 있어서, 전자소자(10)의 성능이 향상될 수 있다. 예를 들어, 도 3은 도 1에 도시된 전자소자(10)의 전기적 특성을 보이는 그래프이다. 도 3에서, '-●-'로 표시된 그래프는 본 실시예에 따른 전자소자(10)의 전기적 특성을 나타내며, '-■-'로 표시된 그래프는 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)을 사용하지 않고 단일층 구조의 채널 영역(12b)만을 사용한 비교예의 전기적 특성을 나타낸다. 도 3을 참조하면, 본 실시예에 따른 전자소자(10)의 경우에는 구동 전압의 증가에 따라 전류 밀도가 크게 상승하는 반면, 비교예의 경우에는 구동 전압의 증가에 따라 전류 밀도가 상승하는 정도가 상대적으로 작다. 예를 들어, 약 0.3V의 구동 전압에서 본 실시예에 따른 전자소자(10)의 전류밀도는 비교예의 전류밀도보다 약 4.7배 정도 크다. 이는 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)를 전극(13, 14)과 접촉시킴으로써 접촉 저항이 크게 낮아진다는 것을 의미할 수 있다.
또한, 도 4는 다른 실시예에 따른 전자소자(10')의 개략적인 구조를 보이는 단면도이다. 도 4에 도시된 전자소자(10')의 구조는 도 1에 도시된 전자소자(10)의 구조와 모두 동일하며, 단지 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)과 채널 영역(12b) 사이의 계면 구조에만 차이가 있다. 예를 들어, 도 1에 도시된 전자소자(10)의 경우에는, 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)과 채널 영역(12b)의 사이가 연속적이지 않고 계단형으로 연결될 수 있다. 즉, 채널 영역(12b)과 대향하는 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)의 측벽이 수직하게 형성되어 있다. 반면, 도 4에 도시된 전자소자(10')의 경우에는 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)과 채널 영역(12b)의 사이가 연속적으로 연결될 수 있다. 즉, 제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)과 채널 영역(12b) 사이의 두께(또는 층의 개수)가 연속적으로 변화할 수 있다. 이를 위해, 채널 영역(12b)과 대향하는 제 1 다층 2차원 물질 영역(12a)의 측벽에 제 1 경사면(15a)이 형성되어 있으며, 채널 영역(12b)과 대향하는 제 2 다층 2차원 물질 영역(12c)의 측벽에 제 2 경사면(15b)이 형성될 수 있다.
제 1 및 제 2 다층 2차원 물질 영역(12a, 12c)과 채널 영역(12b)의 사이가 연속적으로 연결되어 있기 때문에, 제 1 및 제 2 전극(13, 14)과 채널 영역(12b) 사이의 밴드갭도 연속적으로 변화할 수 있다. 예를 들어, 도 5는 도 4에 도시된 전자소자(10')의 에너지밴드 다이어그램을 개략적으로 보이고 있다. 도 5를 참조하면, 제 1 전극(13)과 채널 영역(12b) 사이에 있는 제 1 다층 2차원 물질 영역(12a)의 층의 개수가 연속적으로 변화하기 때문에, 제 1 다층 2차원 물질 영역(12a)의 밴드갭이 연속적으로 변화한다. 따라서, 제 1 전극(13)의 일함수와 채널 영역(12b)의 밴드갭 사이에서 쇼트키 배리어가 연속적으로 변화할 수 있다. 이를 통해, 제 1 전극(13)과 채널 영역(12b)의 계면에서의 접촉 저항을 최소화할 수 있다.
도 6a 내지 도 6c는 도 1에 도시된 전자소자(10)의 제조 과정을 개략적으로 보이는 단면도이다.
먼저, 도 6a를 참조하면, 기판(11) 상에 밴드갭을 갖는 2차원 물질층(12)을 다수의 층으로 적층하여 형성할 수 있다. 기판(11)은 예를 들어 절연성 기판일 수 있다. 앞서 설명한 바와 같이, 2차원 물질층(12)은 예를 들어 전이금속 디칼코게나이드를 포함할 수 있다. 이러한 2차원 물질층(12)은 다양한 방법으로 형성할 수 있다. 예컨대, 기판(11) 위에 화학적 기상증착(CVD) 방식으로 직접 2차원 물질층(12)을 형성할 수 있다. 또는, 화학적 기상증착(CVD) 방식으로 촉매 금속 위에 2차원 물질층(12)을 형성한 다음, 촉매 금속으로부터 2차원 물질층(12)을 떼어내어 절연성 기판(11) 위에 전사할 수도 있다. 또는, 화학적으로 합성된 벌크형 전이금속 디칼코게나이드를 한 층씩 또는 다수의 층으로 박리하여 절연성 기판(11) 위에 적층할 수도 있다.
그런 후, 도 6b에 도시된 바와 같이, 2차원 물질층(12)의 양측 가장자리에 제 1 전극(13)과 제 2 전극(14)을 각각 형성할 수 있다. 제 1 전극(13)과 제 2 전극(14)을 형성하기 위하여, 2차원 물질층(12) 위에 예를 들어, 스퍼터링 방식을 이용하여 금속층을 전체적으로 형성할 수 있다. 그런 다음, 2차원 물질층(12)의 양측 가장자리에 있는 금속층만을 남겨두고 금속층의 중심 부분을 식각하여 제거할 수 있다. 제 1 전극(13)과 제 2 전극(14)은 금속으로 형성될 수도 있지만, 예를 들어, ITO와 같은 투명한 도전성 금속 산화물로 이루어질 수도 있다.
마지막으로, 도 6c에 도시된 바와 같이, 2차원 물질층(12)의 중심 영역을 식각할 수 있다. 이때, 제 1 전극(13)과 제 2 전극(14)은 식각 마스크로서 작용할 수 있다. 그러면, 2차원 물질층(12)의 중심 영역에 채널 영역(12b)이 형성될 수 있다. 이렇게 형성된 채널 영역(12b)이 직접 밴드갭을 갖도록 하기 위하여, 식각 과정에서 채널 영역(12b)에는 최소 하나의 층만을 남게 할 수 있다. 2차원 물질층(12)의 재료에 따라 직접 밴드갭을 갖는 최대 층 수가 달라질 수도 있다. 예를 들어, 채널 영역(12b)은 2개 또는 3개 이상의 층을 가질 수도 있다. 그리고, 제 1 전극(13)과 제 2 전극(14)의 아래에 있는 2차원 물질층(12)은 식각되지 않기 때문에 그대로 다수의 층을 갖게 된다. 따라서, 채널 영역(12b)의 양측에는 다수의 층으로 적층된 구조를 갖는 제 1 다층 2차원 물질 영역(12a)과 제 2 다층 2차원 물질 영역을 형성(12c)이 형성될 수 있다.
2차원 물질층(12)의 식각은 예를 들어 건식 식각 방식을 사용할 수 있다. 이 경우, 도 6c에 도시된 바와 같이, 제 1 다층 2차원 물질 영역(12a)과 채널 영역(12b)의 사이 및 제 2 다층 2차원 물질 영역(12c)과 채널 영역(12b)의 사이가 계단형으로 연결될 수 있다. 따라서, 도 1에 도시된 전자소자(10)가 형성될 수 있다.
또한, 건식 식각 방식 대신에 플라즈마 식각 방식으로 2차원 물질층(12)을 식각할 수도 있다. 예를 들어, 약 30 mTorr의 진공에서 산소 가스를 이용하여 약 5.88 nm/min의 식각속도(etch rate)로 플라즈마 식각을 수행할 수 있다. 또는, 약 30 mTorr의 진공에서 산소와 SF6 가스(O2:SF6=3:1)를 이용하여 약 26.4 nm/min의 식각속도로 플라즈마 식각을 수행할 수 있다. 이 경우에는, 제 1 다층 2차원 물질 영역(12a)과 채널 영역(12b) 사이에 제 1 경사면(15a)이 형성되고, 제 2 다층 2차원 물질 영역(12c)과 채널 영역(12b) 사이에 제 2 경사면(15b)이 형성될 수 있다. 따라서, 도 4에 도시된 전자소자(10')가 형성될 수 있다.
한편, 2차원 물질층(12)을 식각하는 과정을 먼저 수행하고 제 1 전극(13)과 제 2 전극(14)을 나중에 형성할 수도 있다. 예를 들어, 2차원 물질층(12)의 양측 가장자리에 식각 마스크를 형성한 다음 2차원 물질층(12)의 중심 부분을 식각할 수 있다. 그런 후, 2차원 물질층(12)의 중심부를 식각하여 형성된 제 1 다층 2차원 물질 영역(12a)과 제 2 다층 2차원 물질 영역(12c) 위에 제 1 전극(13)과 제 2 전극(14)을 각각 형성할 수도 있다.
이렇게 형성된 전자소자(10, 10')는 광센서 또는 광원과 같은 광학 장치로서 이용될 수 있다. 예를 들어, 채널 영역(12b)에 빛이 입사할 때 제 1 전극(13)과 제 2 전극(14) 사이의 전류 변화를 읽어서 광센서로 활용할 수 있다. 또는, 제 1 전극(13)과 제 2 전극(14)에 구동 전압을 인가하여 채널 영역(12b)에서 빛을 발생시킬 수도 있다.
또한, 2차원 물질층(12)이 쉽게 휘어질 수 있기 때문에, 플렉서블 트랜지스터와 같은 유연한 전자소자를 제작하는 것도 가능하다. 예를 들어, 도 7 및 도 8은 각각 또 다른 실시예에 따른 전자소자(100, 110)의 개략적인 구조를 보이는 단면도이다. 도 7 및 도 8에 각각 도시된 전자소자(100, 110)는 2차원 물질층(12)을 이용한 유연한 전계효과 트랜지스터로서, 도 7의 전자소자(100)는 하부 게이트 구조를 가지며 도 8의 전자소자(110)는 상부 게이트 구조를 갖는다.
먼저, 도 7을 참조하면, 전자소자(100)는 게이트 전극(17), 게이트 전극(17)의 상부 표면에 배치된 게이트 절연막(16), 게이트 절연막(16)의 상부 표면에 배치된 2차원 물질층(12), 및 2차원 물질층(12) 위에 배치된 제 1 전극(13)과 제 2 전극(14)을 포함할 수 있다. 2차원 물질층(12)은 제 1 다층 2차원 물질 영역(12a), 채널 영역(12b), 및 제 2 다층 2차원 물질 영역(12c)을 포함할 수 있다. 상기 제 1 다층 2차원 물질 영역(12a), 채널 영역(12b), 및 제 2 다층 2차원 물질 영역(12c)은 게이트 절연막(16) 위에 함께 배치될 수 있다. 여기서, 제 1 전극(13)은 제 1 다층 2차원 물질 영역(12a)의 상부 표면에 배치되며 제 2 전극(14)은 제 2 다층 2차원 물질 영역(12c)의 상부 표면에 배치될 수 있다.
또한, 도 8을 참조하면, 전자소자(110)는 절연성 기판(11), 절연성 기판(11) 위에 배치된 제 1 다층 2차원 물질 영역(12a), 채널 영역(12b), 및 제 2 다층 2차원 물질 영역(12c), 제 1 다층 2차원 물질 영역(12a)과 제 2 다층 2차원 물질 영역(12c) 위에 각각 배치된 제 1 전극(13)과 제 2 전극(14), 채널 영역(12b)의 상부 표면에 배치된 게이트 절연막(16), 및 게이트 절연막(16)의 상부 표면에 배치된 게이트 전극(17)을 포함할 수 있다. 도 8에는 게이트 절연막(16)의 측벽이 제 1 다층 2차원 물질 영역(12a)과 제 2 다층 2차원 물질 영역(12c)의 측벽과 접촉하는 것으로 도시되어 있으나, 게이트 절연막(16)의 양측 가장자리를 식각하여 게이트 절연막(16)이 제 1 다층 2차원 물질 영역(12a)과 제 2 다층 2차원 물질 영역(12c)으로부터 떨어지게 할 수도 있다.
상술한 전자소자(100, 110)에서 채널 영역(12b)은 전계효과 트랜지스터의 채널층으로서 역할을 할 수 있다. 또한, 제 1 및 제 2 전극(13, 14)은 전계효과 트랜지스터의 소스 전극과 드레인 전극으로서 역할을 할 수 있다. 이러한 전자소자(100, 110)는 빠른 응답 속도를 가지며 유연한 성질이 있기 때문에 플렉서블 전자 기기에 사용하기 적합할 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 2차원 물질을 이용한 전자소자 및 그 제조 방법에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
10, 10'.....전자소자 11.....기판
12.....2차원 물질층 12a, 12c....다층 2차원 물질 영역
12b.....채널 영역 13, 14.....전극
15.....경사면 16.....게이트 절연막
17.....게이트 전극 100, 110.....전계효과 트랜지스터

Claims (22)

  1. 밴드갭을 갖는 2차원 물질층; 및
    상기 2차원 물질층에 각각 전기적으로 접촉하는 제 1 전극과 제 2 전극;을 포함하며,
    상기 2차원 물질층은 다수의 층으로 적층된 구조를 갖는 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역, 및 상기 제 1 및 제 2 다층 2차원 물질 영역보다 적은 층 수를 갖는 채널 영역을 포함하고,
    상기 채널 영역의 에너지 밴드갭이 상기 제 1 및 제 2 다층 2차원 물질 영역의 에너지 밴드갭보다 더 크며,
    상기 제 1 전극은 상기 제 1 다층 2차원 물질 영역에 전기적으로 접촉하며, 상기 제 2 전극은 상기 제 2 다층 2차원 물질 영역에 전기적으로 접촉하는 전자소자.
  2. 제 1 항에 있어서,
    상기 채널 영역은 상기 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역 사이에 배치되어 있는 전자소자.
  3. 제 2 항에 있어서,
    상기 제 1 다층 2차원 물질 영역과 상기 채널 영역의 사이 및 상기 제 2 다층 2차원 물질 영역과 상기 채널 영역의 사이 중에서 적어도 하나는 계단형으로 연결되어 있는 전자소자.
  4. 제 2 항에 있어서,
    상기 2차원 물질층은, 상기 채널 영역과 대향하는 제 1 다층 2차원 물질 영역의 측벽에 형성된 제 1 경사면, 및 상기 채널 영역과 대향하는 제 2 다층 2차원 물질 영역의 측벽에 형성된 제 2 경사면을 더 포함하는 전자소자.
  5. 제 1 항에 있어서,
    기판을 더 포함하며,
    상기 제 1 다층 2차원 물질 영역, 제 2 다층 2차원 물질 영역, 및 채널 영역은 상기 기판 위에 함께 배치되어 있는 전자소자.
  6. 제 1 항에 있어서,
    상기 제 1 전극은 상기 제 1 다층 2차원 물질 영역의 상부 표면에 배치되어 있고, 상기 제 2 전극은 상기 제 2 다층 2차원 물질 영역의 상부 표면에 배치되어 있는 전자소자.
  7. 제 1 항에 있어서,
    상기 밴드갭을 갖는 2차원 물질층은 전이금속과 칼코겐 원소의 화합물인 전이금속 디칼코게나이드를 포함하는 전자소자.
  8. 제 7 항에 있어서,
    상기 전이금속은 주석(Sn), 니오븀(Nb), 탄탈륨(Ta), 몰리브덴(Mo) 및 텅스텐(W) 중에서 적어도 하나를 포함하고, 상기 칼코겐 원소는 황(S), 셀레늄(Se) 및 텔루륨(Te) 중에서 적어도 하나를 포함하는 전자소자.
  9. 제 1 항에 있어서,
    상기 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역은 적어도 4개 이상의 층으로 적층되어 있는 전자소자.
  10. 제 1 항에 있어서,
    게이트 절연막; 및
    상기 게이트 절연막의 하부 표면에 배치된 게이트 전극;을 더 포함하고,
    상기 제 1 다층 2차원 물질 영역, 제 2 다층 2차원 물질 영역, 및 채널 영역은 상기 게이트 절연막의 상부 표면에 배치되며,
    상기 제 1 전극은 상기 제 1 다층 2차원 물질 영역의 상부 표면에 배치되고, 상기 제 2 전극은 상기 제 2 다층 2차원 물질 영역의 상부 표면에 배치되어 있는 전자소자.
  11. 제 1 항에 있어서,
    상기 채널 영역의 상부 표면에 배치된 게이트 절연막; 및
    상기 게이트 절연막의 상부 표면에 배치된 게이트 전극;을 더 포함하고,
    상기 제 1 전극은 상기 제 1 다층 2차원 물질 영역의 상부 표면에 배치되고, 상기 제 2 전극은 상기 제 2 다층 2차원 물질 영역의 상부 표면에 배치되어 있는 전자소자.
  12. 제 1 항에 있어서,
    상기 채널 영역은 직접 밴드갭을 가지며 상기 제 1 및 제 2 다층 2차원 물질 영역은 간접 밴드갭을 갖는 전자소자.
  13. 기판 상에 밴드갭을 갖는 2차원 물질층을 다수의 층으로 적층하여 형성하는 단계;
    상기 2차원 물질층의 중심 영역을 식각하여, 상기 2차원 물질층의 중심 영역에 채널 영역을 형성하고, 상기 채널 영역의 양측에는 다수의 층으로 적층된 구조를 갖는 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역을 형성하는 단계; 및
    상기 제 1 다층 2차원 물질 영역에 전기적으로 접촉하는 제 1 전극 및 상기 제 2 다층 2차원 물질 영역에 전기적으로 접촉하는 제 2 전극을 형성하는 단계;를 포함하고,
    상기 채널 영역은 상기 제 1 및 제 2 다층 2차원 물질 영역보다 적은 층 수를 가지며,
    상기 채널 영역의 에너지 밴드갭이 상기 제 1 및 제 2 다층 2차원 물질 영역의 에너지 밴드갭보다 더 큰 전자소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 2차원 물질층의 중심 영역을 식각하는 단계는 건식 식각 방식을 사용하는 전자소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제 1 다층 2차원 물질 영역과 상기 채널 영역의 사이 및 상기 제 2 다층 2차원 물질 영역과 상기 채널 영역의 사이가 계단형으로 연결되는 전자소자의 제조 방법.
  16. 제 13 항에 있어서,
    상기 2차원 물질층의 중심 영역을 식각하는 단계는 플라즈마 식각 방식을 사용하는 전자소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 제 1 다층 2차원 물질 영역과 채널 영역의 사이에 제 1 경사면을 형성하고, 상기 제 2 다층 2차원 물질 영역과 채널 영역의 사이에 제 2 경사면을 형성하는 전자소자의 제조 방법.
  18. 제 13 항에 있어서,
    상기 2차원 물질층의 중심 영역을 식각하는 단계를 수행하기 전에, 상기 2차원 물질층의 양측 가장자리에 상기 제 1 전극과 제 2 전극을 형성하는 단계를 먼저 수행하고, 상기 제 1 전극과 제 2 전극을 식각 마스크로서 사용하는 전자소자의 제조 방법.
  19. 제 13 항에 있어서,
    상기 밴드갭을 갖는 2차원 물질층은 전이금속과 칼코겐 원소의 화합물인 전이금속 디칼코게나이드를 포함하는 전자소자의 제조 방법.
  20. 제 19 항에 있어서,
    상기 전이금속은 주석(Sn), 니오븀(Nb), 탄탈륨(Ta), 몰리브덴(Mo) 및 텅스텐(W) 중에서 적어도 하나를 포함하고, 상기 칼코겐 원소는 황(S), 셀레늄(Se) 및 텔루륨(Te) 중에서 적어도 하나를 포함하는 전자소자의 제조 방법.
  21. 제 13 항에 있어서,
    상기 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역은 적어도 4개 이상의 층으로 적층되어 있는 전자소자의 제조 방법.
  22. 제 13 항에 있어서,
    상기 채널 영역은 직접 밴드갭을 가지며 상기 제 1 및 제 2 다층 2차원 물질 영역은 간접 밴드갭을 갖는 전자소자의 제조 방법.
KR1020150049075A 2015-04-07 2015-04-07 2차원 물질을 이용한 전자소자 및 그 제조 방법 KR102232755B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150049075A KR102232755B1 (ko) 2015-04-07 2015-04-07 2차원 물질을 이용한 전자소자 및 그 제조 방법
CN201510737327.1A CN106057880B (zh) 2015-04-07 2015-11-03 包括二维材料的电子器件以及制造该电子器件的方法
US15/054,871 US10269975B2 (en) 2015-04-07 2016-02-26 Electronic device including 2-dimensional material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049075A KR102232755B1 (ko) 2015-04-07 2015-04-07 2차원 물질을 이용한 전자소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160120057A true KR20160120057A (ko) 2016-10-17
KR102232755B1 KR102232755B1 (ko) 2021-03-26

Family

ID=57112298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049075A KR102232755B1 (ko) 2015-04-07 2015-04-07 2차원 물질을 이용한 전자소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10269975B2 (ko)
KR (1) KR102232755B1 (ko)
CN (1) CN106057880B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066516A (ko) * 2016-12-09 2018-06-19 조선대학교산학협력단 전이금속을 이용한 다파장 검출 광센서 및 이의 제조방법
KR20180127081A (ko) * 2017-05-19 2018-11-28 성균관대학교산학협력단 에너지 변환 소재
KR20190012891A (ko) 2017-07-29 2019-02-11 한국표준과학연구원 반도체 소자 및 반도체 소자의 제조방법
KR20190113395A (ko) * 2018-03-28 2019-10-08 울산과학기술원 터널링 전계효과 트랜지스터 및 그 제조방법
KR102093141B1 (ko) * 2019-07-17 2020-03-26 한국과학기술원 자연 헤테로 접합 터널 전계 효과 트랜지스터
KR102473622B1 (ko) * 2021-06-07 2022-12-02 한국과학기술연구원 뉴로모픽 컴퓨팅 시스템에 사용되는 플래시 메모리 장치
WO2024034807A1 (ko) * 2022-08-11 2024-02-15 포항공과대학교 산학협력단 비정질 텔루륨 옥사이드를 포함하는 반도체, 그를 포함하는 박막트랜지스터 및 그의 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647210B2 (en) * 2015-03-23 2017-05-09 International Business Machines Corporation Tunable voltage margin access diodes
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN106784004A (zh) * 2016-12-12 2017-05-31 东莞市广信知识产权服务有限公司 一种石墨烯晶体管结构
WO2018157319A1 (zh) * 2017-02-28 2018-09-07 华为技术有限公司 隧穿场效应晶体管及其制造方法
CN110178221B (zh) * 2017-04-25 2021-07-09 华为技术有限公司 一种基于二维材料的晶体管及其制备方法和晶体管阵列器件
CN110310991B (zh) * 2018-03-27 2021-05-07 华为技术有限公司 一种场效应晶体管及其制备方法和晶体管阵列器件
US11121214B2 (en) * 2019-08-22 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact with 2-D material

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140037702A (ko) * 2012-09-19 2014-03-27 경희대학교 산학협력단 다층 전이금속 칼코겐화합물을 이용한 투명전자소자, 이를 이용한 광전자 소자 및 트랜지스터 소자
KR20140037703A (ko) * 2012-09-19 2014-03-27 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
JP5560227B2 (ja) * 2011-04-11 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置の製造方法及び液晶表示装置
BR112014010178A2 (pt) 2011-10-28 2017-06-27 Univ Georgetown processo e sistema para gerar uma fotorresposta de junções de schottky de mos2
KR20130130915A (ko) 2012-05-23 2013-12-03 경희대학교 산학협력단 다층 전이금속 칼코겐화합물 소자 및 이를 이용한 반도체 소자
KR20140062884A (ko) 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
KR101922115B1 (ko) * 2012-12-27 2018-11-26 삼성전자주식회사 이중 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터
CN104051528B (zh) * 2013-03-13 2017-04-12 台湾积体电路制造股份有限公司 带内隧道fet
KR102134819B1 (ko) 2013-11-29 2020-07-21 삼성전자주식회사 전자 소자
KR102216543B1 (ko) 2014-06-16 2021-02-17 삼성전자주식회사 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
CN104362252A (zh) * 2014-10-16 2015-02-18 中国科学院上海技术物理研究所 一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140037702A (ko) * 2012-09-19 2014-03-27 경희대학교 산학협력단 다층 전이금속 칼코겐화합물을 이용한 투명전자소자, 이를 이용한 광전자 소자 및 트랜지스터 소자
KR20140037703A (ko) * 2012-09-19 2014-03-27 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066516A (ko) * 2016-12-09 2018-06-19 조선대학교산학협력단 전이금속을 이용한 다파장 검출 광센서 및 이의 제조방법
KR20180127081A (ko) * 2017-05-19 2018-11-28 성균관대학교산학협력단 에너지 변환 소재
KR20190012891A (ko) 2017-07-29 2019-02-11 한국표준과학연구원 반도체 소자 및 반도체 소자의 제조방법
KR20190113395A (ko) * 2018-03-28 2019-10-08 울산과학기술원 터널링 전계효과 트랜지스터 및 그 제조방법
KR102093141B1 (ko) * 2019-07-17 2020-03-26 한국과학기술원 자연 헤테로 접합 터널 전계 효과 트랜지스터
US11121243B2 (en) 2019-07-17 2021-09-14 Korea Advanced Institute Of Science And Technology 2D-3D heterojunction tunnel field-effect transistor
KR102473622B1 (ko) * 2021-06-07 2022-12-02 한국과학기술연구원 뉴로모픽 컴퓨팅 시스템에 사용되는 플래시 메모리 장치
US11800705B2 (en) 2021-06-07 2023-10-24 Korea Institute Of Science And Technology Flash memory device used in neuromorphic computing system
WO2024034807A1 (ko) * 2022-08-11 2024-02-15 포항공과대학교 산학협력단 비정질 텔루륨 옥사이드를 포함하는 반도체, 그를 포함하는 박막트랜지스터 및 그의 제조방법

Also Published As

Publication number Publication date
CN106057880A (zh) 2016-10-26
US20160300958A1 (en) 2016-10-13
KR102232755B1 (ko) 2021-03-26
US10269975B2 (en) 2019-04-23
CN106057880B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
KR102232755B1 (ko) 2차원 물질을 이용한 전자소자 및 그 제조 방법
JP5536328B2 (ja) トランジスタ及びその製造方法
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
JP5982234B2 (ja) グラフェンを含む電界効果トランジスタ
KR101813173B1 (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
US10043972B2 (en) Conductive-bridging random access memory
KR101920713B1 (ko) 그래핀 소자 및 그 제조방법
JP6004308B2 (ja) 薄膜デバイス
US20170316953A1 (en) Method for fabricating metallic oxide thin film transistor
KR20140013405A (ko) 트랜지스터 및 그 제조방법
JP6798942B2 (ja) トランジスタおよび半導体装置
US20140239290A1 (en) Thin-film transistor substrate and method of manufacturing the same
KR101919426B1 (ko) 그래핀 전자 소자 및 그 제조 방법
US11588034B2 (en) Field effect transistor including gate insulating layer formed of two-dimensional material
KR20130079051A (ko) 그래핀 전자 소자 및 그 제조 방법
TWI726026B (zh) 電晶體以及半導體裝置
JP2016097599A (ja) 層状物質の積層構造及びその製造方法
US10541135B2 (en) Source and drain formation using self-aligned processes
JP2014127652A (ja) 電界効果トランジスタ
JP7042621B2 (ja) アレイ基板、表示パネル、アレイ基板を備える表示装置及びアレイ基板の製造方法
KR101900045B1 (ko) 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
US11830952B2 (en) Two-dimensional material-based wiring conductive layer contact structures, electronic devices including the same, and methods of manufacturing the electronic devices
CN110323277B (zh) 场效应晶体管及其制备方法
KR102102252B1 (ko) 반도체소자 및 그 제조 방법
KR101565255B1 (ko) 금속 및 칼코겐을 포함하는 박막의 제조 방법, 및 이를 포함하는 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant