KR20160069984A - 표시 장치, 표시 방법, 및 프로그램 - Google Patents

Abstract

표시장치에 포함된 화소 회로는 발광 소자, 광 센서, 및 보상 제어 회로를 포함한다. 상기 보상 제어 회로는 제1 기간에 상기 발광소자를 제1 전압에 따른 휘도로 상시 발광시킨다. 그리고, 상기 보상제어 회로는 제2 기간과 제3 기간에 상기 광 센서의 검출 결과와 커패시터에 유지된 전압에 기초하여 상기 발광소자에 공급되는 전류랑을 제어한다.

Description

표시 장치, 표시 방법, 및 프로그램{DISPLAY APPARAUS, DISPLAY METHOD, AND PROGRAM}

본 발명은 표시 장치, 표시 방법, 및 프로그램에 관한 것이다.

최근에 있어서는, 표시 장치로서, 유기 EL(Organic Electro-Luminescence) 소자 등의 자발광 소자를 포함하는 화소가 행렬 형상(매트릭스 형상)으로 배치되어 있는 평면형(플랫 패널 형)의 표시 장치가 제공되고 있다.

JP 2001-524090 A JP 2006-506307 A

한편으로, 유기 EL 소자와 같은 자발광 소자(이후에는, 단지 「발광 소자」로 기재하는 경우가 있다)는 그 발광 휘도와 발광 시간에 비례하여 열화하는 특성이 있는 것으로 알려져 있다. 표시 장치에 표시시키는 영상의 내용은 일률적이지 않으므로, 발광 소자(유기 EL 소자)의 열화에도 차이가 있다. 예를 들어, 흰색 등의 휘도가 높은 색을 표시하고 있는 발광 소자는 흑색 등의 휘도가 낮은 색을 표시하고 있는 발광 소자에 비해, 열화가 진행하기 쉬운 경향이 있다.

발광 소자의 열화가 진행하면, 당해 발광 소자의 휘도는 열화의 진행이 느린 다른 발광 소자의 휘도에 비해 상대적으로 저하되는 경향이 있다. 그 결과, 예를 들어, 소정의 일정한 패턴을 장시간 표시한 후 균일한 표시를 한 경우에는, 패턴이 잔존하여 시인되는 현상이 발생하는 경우가 있다. 이와 같은 현상은 일반적으로 「이미지·스틱킹(번인:burn-in)」으로서 알려져 있다.

이와 같은 발광 소자의 열화에 따른 화소 사이의 휘도의 변화를 저감하는 기술의 일 예가 특허 문헌 1에 개시되어 있다. 즉, 특허 문헌 1에 개시된 기술에서는, 화소 회로 내에 포함된 포토다이오드에 의해 발광 소자로부터 광의 일부를 수광하고, 수광 결과에 기초하여 발광 소자로 공급되는 전류량을 제어함으로써, 당해 발광 소자의 휘도 저하를 보상하고 있다. 그러나, 특허 문헌 1에 따른 기술에서는, 발광 소자로 공급되는 전류량을 제어하기 위한 트랜지스터를 포화 영역에서 동작시키기 때문에, 당해 트랜지스터의 특성 변동으로, 동작이 불안정하게 되는 경우가 있다.

또한, 다른 일 예로서, 특허 문헌 2에는, 화소 회로 내에 포함된 포토다이오드에 의해 발광 소자로부터 광의 일부를 수광하고, 수광 결과에 기초하여 발광 소자의 발광 시간(듀티비)을 제어함으로써, 당해 발광 소자의 휘도 저하를 보상하는 기술이 개시되어 있다. 그러나, 특허 문헌 2에 따른 기술은 발광 시의 듀티비를 제어함으로써, 발광 소자의 발광량을 제어하는 구동 방식이기 때문에, 동영상을 표시하는 경우에 본래 표시되어 있지 않은 윤곽(의사 윤곽)이 관측되는 경우가 있다.

여기서, 본 발명은 상기 문제를 감안하여 이루어진 것으로, 본 발명의 목적은 의사 윤곽의 발생을 억제하는 것이다. 또한, 본 발명의 목적은, 화소마다의 발광 소자의 열화량에 따라서, 당해 발광 소자의 발광량을 보다 바람직한 형태로 보정하는 것이 가능한 표시 장치, 표시 방법, 및 프로그램을 제공하는 것이다.

상기 과제를 해결하기 위해, 본 발명의 관점에 의하면, 매트릭스 형상으로 배치된 화소 회로를 포함하는 표시 장치에 있어서, 상기 화소 회로는, 전류량에 따른 휘도에서 발광하는 발광 소자, 상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서, 및 인가된 제2 전압을 유지하는 제1 커패시터와 제2 커패시터를 포함하는 보상 제어 회로를 포함한다.상기 발광 소자의 발광 기간은, 상기 발광 소자의 휘도를 제어하기 위한 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간, 상기 제1 기간과는 다른 제2 기간 및 제3 기간을 포함한다. 상기 제2 기간에, 상기 보상 제어 회로는 상기 광 센서의 검출 결과와 상기 제1 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어한다. 상기 제3 기간에, 상기 보상 제어 회로는 상기 광 센서의 검출 결과와 상기 제2 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어한다.

상기 제1 커패시터는 상기 제2 기간에 인가된 상기 제2 전압을 유지하고, 상기 제2 커패시터는 상기 제3 기간에 인가된 상기 제2 전압을 유지할 수 있다.

상기 보상 제어 회로는 상기 제1 커패시터 및 상기 제2 커패시터 중, 적어도 어느 하나에 유지된 상기 제2 전압과, 상기 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 발광 제어 트랜지스터를 포함할 수 있다.

상기 화소 회로는 상기 광 센서로서, 서로 다른 제1 광 센서와 제2 광 센서를 포함한다. 상기 보상 제어 회로는, 상기 발광 제어 트랜지스터로서, 서로 다른 제1 발광 제어 트랜지스터 및 제2 발광 제어 트랜지스터를 포함한다. 상기 제1 광 센서의 한 쪽 단자와 상기 제1 커패시터의 한 쪽 단자는 상기 제1 발광 제어 트랜지스터의 게이트 단자 측에 접속된다. 상기 제2 광 센서의 한 쪽 단자와 상기 제2 커패시터의 한 쪽 단자는 상기 제2 발광 제어 트랜지스터의 게이트 단자 측에 접속된다. 상기 제2 기간에, 상기 제1 발광 제어 트랜지스터는 상기 제1 커패시터에 유지된 상기 제2 전압과 상기 제1 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어한다. 상기 제3 기간에, 상기 제2 발광 제어 트랜지스터는 상기 제2 커패시터에 유지된 상기 제2 전압과 상기 제2 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어할 수 있다.

상기 표시 장치는 상기 제2 전압이 유지되는 커패시터를 상기 제1 커패시터와 상기 제2 커패시터 사이에서 전환하는 스위칭 소자를 포함할 수 있다. 상기 제2 기간에, 상기 발광 제어 트랜지스터는 상기 제1 커패시터에 유지된 상기 제2 전압과, 상기 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어할 수 있다. 상기 제3 기간에, 상기 발광 제어 트랜지스터는 제2 커패시터에 유지된 상기 제2 전압과 상기 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어할 수 있다.

상기 제3 기간은 1 프레임 기간 중에 있어서, 상기 제2 기간 보다도 전에 설정되고, 상기 제1 커패시터는 상기 제2 커패시터 보다도 클 수 있다.

상기 화소 회로는 게이트 단자에 인가되는 상기 제1 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 구동 트랜지스터를 포함할 수 있다. 상기 발광 소자로 공급되는 전류량은 상기 구동 트랜지스터와 상기 보상 제어 회로에 기초하여 제어될 수 있다.

상기 구동 트랜지스터는 상기 보상 제어 회로의 전단에 배치되고, 상기 보상 제어 회로는 상기 구동 트랜지스터를 통하여 공급되는 전류에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어할 수 있다.

또한 본 발명의 다른 관점에 의하면, 상기 과제를 해결하기 위해, 전류량에 따른 휘도로 발광하는 발광 소자, 상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서, 및 인가된 제2 전압을 유지하는 제1 커패시터와 제2 커패시터를 포함하는 보상 제어 회로를 포함하는 화소 회로가, 매트릭스 형상으로 배치된 표시 장치에 영상을 표시시키기 위한 표시 방법에 있어서, 상기 발광 소자의 발광 기간은, 상기 발광 소자의 휘도를 제어하기 위한 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간, 상기 제1 기간과는 다른 제2 기간 및 제3 기간을 포함한다. 상기 제2 기간에, 상기 표시 방법은 상기 광 센서의 검출 결과와 상기 제1 커패시터에 유지된 상기 제2 전압에 기초하여, 당해 발광 소자로 공급되는 전류량을 제어하는 단계를 포함한다. 상기 제3 기간에, 상기 표시 방법은 상기 광 센서의 검출 결과와 상기 제2 커패시터에 유지된 상기 제2 전압에 기초하여, 당해 발광 소자로 공급되는 전류량을 제어하는 단계를 포함한다.

또한 본 발명의 다른 관점에 의하면, 상기 과제를 해결하기 위해, 전류량에 따른 휘도로 발광하는 발광 소자, 상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서, 및 인가된 제2 전압을 유지하는 제1 커패시터 및 제2 커패시터를 포함하는 보상 제어 회로를 포함하는 화소 회로가, 매트릭스 형상으로 배치된 표시 장치에 영상을 표시시키기 위한 프로그램에 있어서, 상기 발광 소자의 발광 기간은, 상기 발광 소자의 휘도를 제어하기 위한 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간, 상기 제1 기간과는 다른 제2 기간 및 제3 기간을 포함한다. 상기 제2 기간에, 상기 프로그램은 상기 광 센서의 검출 결과와 상기 제1 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 단계를 포함한다. 상기 제3 기간에, 상기 프로그램은 상기 광 센서의 검출 결과와 상기 제2 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 단계를 포함한다.

이상 설명한 바와 같이 본 발명에 의하면, 의사 윤곽의 발생을 억제할 수 있다. 또한, 화소마다의 발광 소자의 열화량에 따라, 상기 발광 소자의 발광량을 보다 바람직한 형태로 보정하는 것이 가능한 표시 장치, 표시 방법, 및 프로그램을 제공할 수 있다.

도 1은 본 발명의 제1 실시예에 따른 표시 장치의 구성의 일 예에 대하여 설명하기 위한 설명도이다.
도 2는 동 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하기 위한 설명도이다.
도 3은 동 실시예에 따른 화소 회로의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다.
도 4는 동 실시예에 따른 표시 장치에 있어서, 상대 휘도와 보상 후의 휘도 열화율 사이의 관계의 일 예를 나타낸 도면이다.
도 5는 본 발명의 제2 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하기 위한 설명도이다.
도 6은 동 실시예에 따른 화소 회로의 구동 타이밍의 일 예에 대하여 설명하기 위한 설명도이다.
도 7은 동 실시예에 따른 화소 회로의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다.
도 8은 동 실시예에 따른 표시 장치에 있어서, 상대 휘도와 보상 후의 휘도 열화율 사이의 관계의 일 예를 나타낸 도면이다.
도 9는 2 계통 구성과 1 계통 구성 사이에 있어서, 상대 휘도에 따른 보상 후의 휘도 열화율(Ld/Li)의 비교 결과의 일 예를 나타낸 도면이다.
도 10은 동 실시예의 변형예에 따른 화소 회로의 구동 타이밍의 일 예에 대하여 설명하기 위한 설명도이다.
도 11은 동 실시예의 변형예에 따른 화소 회로의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다.
도 12는 본 발명의 제3 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하기 위한 설명도이다.
도 13은 동 실시예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 설명도이다.
도 14는 동 실시예의 변형예에 따른 화소 회로의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다.

이하에 첨부 도면을 참조하면서, 본 발명의 바람직한 실시예에 대해서 상세하게 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는 동일한 부호를 붙임으로써, 중복 설명을 생략한다.

< 1. 제1 실시예>

[1.1. 표시 장치의 구성]

먼저, 도 1을 참조하여, 본 발명의 제1 실시예에 따른 표시 장치의 개략 구성의 일 예에 대해서 설명한다. 도 1은 본 실시예에 따른 표시 장치의 구성의 일 예에 대하여 설명하기 위한 설명도이다. 또한, 도 1에 있어서, 도면의 가로 방향을 행 방향(X 방향), 세로 방향을 열 방향(Y 방향)으로 칭하는 경우가 있다. 도 1에 나타내는 바와 같이, 본 실시예에 따른 표시 장치(10)는 표시부(100), 스캔 드라이버(120), 및 데이터 드라이버(130)를 포함한다.

표시부(100)는 복수의 화소 회로(110)를 포함한다. 표시부(100)는 데이터 신호에 대응하는 영상을 상기 복수의 화소 회로(110)에 의해 형성되는 표시 화소에 표시시킨다. 표시부(100)에는, 복수 행의 주사 선들(112) 및 보상 제어 신호 선들(113) 각각이 행 방향(X 방향)을 향하여 연장된다. 또한, 표시부(100)에는, 복수 열의 데이터 선들(114) 및 보상용 전압 신호 선들(115) 각각이 열 방향(Y 방향)을 향하여 연장된다. 또한, 본 설명에서는, 도 1에 나타내는 바와 같이, 표시부(100)에는, N(N은 2 이상의 정수) 행의 주사 선들(112) 및 보상 제어 신호 선들(113), M(M은 2 이상의 정수) 열의 데이터 선들(114), 및 보상용 전압 신호 선들(115)이 마련되어 있는 것으로 설명한다.

복수의 화소 회로들(110) 각각은 행 방향(X 방향)으로 연장된는 복수의 주사 선들(112)과, 열 방향(Y 방향)으로 연장되는 복수의 데이터 선들(114)의 교차 부분들 각각에 대응하여 배치된다. 또한, 화소 회로(110)의 상세한 구성에 대하여는 별도로 후술한다.

또한, 표시부(100)에는, 도시하지 않은 상위의 제어 회로로부터, 제1 전원 전압(VDD), 제2 전원 전압(VSS), 및 기준 전압(GND)이 각각 공급된다. 예를들어, 제1 전원 전압(VDD)과 제2 전원 전압(VSS)은 화소 회로(110)에 포함된 발광 소자를 발광시키기 위한 전류를 공급하는 신호이다.

스캔 드라이버(120)에는, Y 방향으로 배열된 복수의 주사 선들(112) 및 보상 제어 신호 선들(113)이 접속되어 있다. 스캔 드라이버(120)는 행마다 배열된 주사 선(112)을 통하여, 당해 행에 대응하는 각 화소 회로(110)에 Scan 신호를 공급한다. 또한, 스캔 드라이버(120)는 행마다 배열된 보상 제어 신호 선(113)을 통하여, 당해 행에 대응하는 각 화소 회로(110)에 SW 신호를 공급한다. Scan 신호 및 SW 신호에 대하여는 별도로 후술한다.

데이터 드라이버(130)에는 X 방향으로 배열된 복수의 데이터 선들(114) 및 보상용 전압 신호 선들(115)이 접속되어 있다. 데이터 드라이버(130)는 열마다 배열된 데이터 선(114)을 통하여, 당해 열에 대응하는 각 화소 회로(110)에 발광 휘도(바꾸어 말하면, 계조)에 따른 DT 신호를 공급한다. 또한, 데이터 드라이버(130)는 열마다 배열된 보상용 전압 신호 선(115)을 통하여, 당해 열에 대응하는 각 화소 회로(110)에 소정의 전위로 미리 조정된 센서 초기 전압(Vso)을 인가한다. DT 신호 및 센서 초기 전압(Vso)에 대하여는 별도로 후술한다.

[1.2. 화소 회로의 구성]

다음으로, 도 2를 참조하여, 본 실시예에 따른 화소 회로의 구성의 일 예에 대해서 설명한다. 도 2는 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하기 위한 설명도이다.

도 2에는 도 1에 나타내는 표시부(100)를 구성하는 복수의 화소 회로들(110) 중, i 행 j 열의 교차 장소에 대응하여 배치되는 화소 회로(110)의 일 예를 나타내고 있다. 또한, 표시부(100)를 구성하는 다른 화소 회로(110)에 대하여는, 도 2에 나타내는 화소 회로(110)의 구성과 동일한 구성을 취하는 것이 가능하기 때문에, 상세한 설명을 생략한다.

도 2에 나타내는 바와 같이, 화소 회로(110)는 유기 EL 소자(OL), 유지 커패시터(C1), 스위칭 트랜지스터(M1), 구동 트랜지스터(M2), 광 센서(Ps), 센서 커패시터(Cs), 발광 제어 트랜지스터(M3), 및 스위칭 트랜지스터(M4)를 갖는다.

구동 트랜지스터(M2) 및 발광 제어 트랜지스터(M3)는 예를 들어, P 채널형의 MOSFET(metal-oxide-semiconductor field-effect transistor) 일 수 있다.

도 2에 나타내는 바와 같이, 구동 트랜지스터(M2)는 드레인 단자에 발광 제어 트랜지스터(M3)의 소스 단자가 접속되고, 소스 단자에는 제1 전원 전압(VDD)을 공급하는 신호 선이 접속된다. 또한, 발광 제어 트랜지스터(M3)의 드레인 단자에는 유기 EL 소자(OL)의 애노드가 접속된다. 또한, 유기 EL 소자(OL)의 캐소드에는 제2 전원 전압(VSS)이 접속되어 있다.

스위칭 트랜지스터(M1)는 소스 단자가 데이터 선(114)에 접속되고, 드레인 단자가 구동 트랜지스터(M2)의 게이트 단자에 접속된다. 스위칭 트랜지스터(M1)는 주사 선(112)을 통하여 게이트 단자로 전달되는 Scan 신호에 의해 온 또는 오프된다.

유지 커패시터(C1)는 한 쪽의 단자가 구동 트랜지스터(M2)의 게이트 단자에 접속되고, 다른 쪽의 단자가 기준 전압(GND)에 접속되어 있다. 유지 커패시터(C1)는 구동 트랜지스터(M2)의 게이트 단자의 전위를 유지한다.

즉, 스위칭 트랜지스터(M1)가 온 상태로 됨으로써, 데이터 선(114)을 통하여, 데이터 드라이버(130, 도 1 참조)로부터 구동 트랜지스터(M2)의 게이트 단자로, 발광 휘도(바꾸어 말하면, 계조)에 따른 DT 신호가 전달된다. 이어서, 스위칭 트랜지스터(M1)가 오프 상태로 됨으로써, 데이터 선(114)을 통하여 전달된 DT 신호가 유지 커패시터(C1)에 유지된다.

스위칭 트랜지스터(M4)는 소스 단자가 보상용 전압 신호 선(115)에 접속되고, 드레인 단자가 발광 제어 트랜지스터(M3)의 게이트 단자에 접속된다. 스위칭 트랜지스터(M4)는 보상 제어 신호 선(113)를 통하여 게이트 단자에 전달되는 SW 신호에 의해 온 또는 오프된다.

광 센서(Ps)는 예를 들어, 포토다이오드나 포토트랜지스터 등을 포함할 수 있다. 또한, 광 센서(Ps)의 재료로서는, 예를 들어, 폴리실리콘, 아모퍼스실리콘 등을 들 수 있다. 광 센서(Ps)의 한 쪽의 단자는 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속된다. 광 센서(Ps)는 유기 EL 소자(OL)로부터의 광의 일부가 조사되도록 배치되어 있다.

또한, 센서 커패시터(Cs)의 한 쪽의 단자는 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속된다. 이와 같은 구성에 기초하여, 센서 커패시터(Cs)는 발광 제어 트랜지스터(M3)의 게이트 단자의 전위(Vg3)를 유지한다.

스위칭 트랜지스터(M4)가 온 되면, 보상용 전압 신호 선(115)을 통하여 데이터 드라이버(130, 도 1 참조)로부터 발광 제어 트랜지스터(M3)의 게이트 단자에 소정의 전위로 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 인가된다. 또한, 센서 초기 전압(Vso)이 「제2 전압」의 일 예에 상당한다. 또한, 센서 초기 전압(Vso)은 발광 제어 트랜지스터(M3)를 선형 영역에서 동작시키기 위해, 충분히 낮은 전압으로 설정되어 있는 것이 바람직하다.

그러면, 발광 제어 트랜지스터(M3)가 온 상태로 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호에 따라서 구동 트랜지스터(M2)가 선택적으로 온 상태로 된다. 그리고, 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 발광 제어 트랜지스터(M3)를 통하여, 유기 EL 소자(OL)로 공급된다. 발광 제어 트랜지스터(M3)에 의해 당해 유기 EL 소자(OL)의 발광 상태가 제어된다. 이후에, 발광 제어 트랜지스터(M3)의 드레인-소스 사이를 흐르는 전류를 구동 전류(Ic)와 명시적으로 구별하는 경우에는, 「전류(IL)」로 기재하는 경우가 있다.

이어서, 스위칭 트랜지스터(M4)가 오프 상태로 되면, 발광 제어 트랜지스터(M3)의 게이트 단자가 플로팅 상태로 된다. 이것에 의해, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)가 센서 커패시터(Cs)에 유지된다. 또한, 이 시점에서는, 발광 제어 트랜지스터(M3)는 온 상태이고, 당해 발광 제어 트랜지스터(M3)의 드레인-소스 사이를 흐르는 전류(IL) = Ic이다.

그 후, 센서 커패시터(Cs)에 유지된 센서 초기 전압(Vso)은 광 센서(Ps)의 검출 결과에 기초하는 센싱 전류(Is)에 의해 방전된다. 상기 방전에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 센서 초기 전압(Vso) 보다 커진다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 상태로 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 스위칭 트랜지스터(M4)가 오프 상태로 제어되고 나서 발광 제어 트랜지스터(M3)가 오프 상태로 될 때까지의 시간은, 센싱 전류(Is)와 센서 커패시터(Cs)와의 관계에 따라서 결정된다. 구체적으로는, 유기 EL 소자(OL)의 휘도가 높을수록, 센싱 전류(Is)의 전류량은 증대하고, 센서 커패시터(Cs)의 방전 시간은 짧아진다. 바꾸어 말하면, 유기 EL 소자(OL)의 휘도가 낮을수록, 센싱 전류(Is)의 전류량은 감소하고, 센서 커패시터(Cs)의 방전 시간은 길어진다.

그러므로, 예를 들어, 유기 EL 소자(OL)가 열화하여 휘도가 저하한 경우에는, 열화 전에 비해, 센싱 전류(Is)의 전류량은 감소하고, 센서 커패시터(Cs)의 방전 시간은 보다 길어진다. 이것에 의해, 유기 EL 소자(OL)의 열화 후에는, 열화 전에 비해 발광 제어 트랜지스터(M3)가 온 상태로 되는 시간이 길어지기 때문에, 유기 EL 소자(OL)의 실효 휘도가 상승하여, 상기 유기 EL 소자(OL)의 휘도 열화가 보상된다.

이상, 도 2를 참조하여, 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하였다.

[1.3. 구동 타이밍]

이어서, 도 3을 참조하여, 도 2에 도시된, 본 실시예에 따른 화소 회로(110)를 구성하는 각 소자의 구동 타이밍의 일 예에 대하여 설명한다. 도 3은 본 실시예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다. 또한, 본 설명에서는, i 행 j 열에 위치하는 화소 회로(110)인 경우를 예로 설명하고, 다른 화소 회로(110)에 대하여는, 동일하기 때문에 상세한 설명은 생략한다.

도 3에 있어서, 참조 부호 T0는 1 프레임 기간 중에 있어서 유기 EL 소자(OL)를 발광시킴으로써, 영상을 표시하기 위한 발광 기간을 모식적으로 나타내고 있다. 또한, 설명을 쉽게 하기 위해, 도 3에 나타내는 타이밍차트에서는 유기 EL 소자(OL)의 발광 기간(T0)을 1 프레임 기간으로서 나타내고 있고, 그 외의 제어를 위한 기간에 대하여는 도시를 생략하고 있다. 그러므로, 1 프레임 기간 중에, 발광 기간(T0)과는 별도로, 예를 들어, 구동 트랜지스터의 문턱값의 변화를 보상하기 위한 제어 기간 등을 별도로 마련할 수 있다는 것은 당연하다.

도 3에 나타내는 바와 같이, 본 실시예에 따른 화소 회로(110)는 발광 기간(T0)을, 상시 발광 기간(T1)과 휘도 열화 보상 발광 기간(T2)으로 나눠서 제어 가능하게 구성되어 있다. 상시 발광 기간(T1)은 유기 EL 소자(OL)를 정전류(Ic)에 기초하여 상시 발광시키는 기간을 나타내고 있다. 정전류(Ic)는 발광 휘도(계조)에 따른 DT 신호에 의해서 결정된다. 또한, 휘도 열화 보상 발광 기간(T2)는 광 센서(Ps)의 검출 결과에 따라 유기 EL 소자(OL)에 공급되는 전류(IL)의 전류량과 당해 전류(IL)가 공급되는 기간을 제어함으로써, 유기 EL 소자(OL)의 휘도 열화를 보상하기 위한 기간이다. 또한, 상시 발광 기간(T1)이, 「제1 기간」의 일 예에 해당한다. 또한, 휘도 열화 보상 발광 기간(T2)이, 「제2 기간」의 일 예에 해당한다.

여기서, 도 3에 나타낸 각 타이밍에 대해서, 도 2에 나타낸 화소 회로(110)의 회로 구성에 맞추어서 참조하여 설명한다.

도 3에 나타내는 바와 같이, 제 i 행의 주사 선(112)을 통하여 공급되는 L 레벨의 Scan 신호(즉, Scan(i))에 의해, 화소 회로(110) 내의 스위칭 트랜지스터(M1)가 온 상태로 된다. 이것에 의해, 제 j 열의 데이터 선(114)을 통하여 상기 화소 회로(110) 내 구동 트랜지스터(M2)의 게이트 단자에, 발광 휘도(바꾸어 말하면, 계조)에 따른 DT 신호가 전달된다. 그리고, 상기 Scan 신호가 H 레벨로 되면 스위칭 트랜지스터(M1)가 오프 상태로 되고, 데이터 선(114)을 통하여 전달된 DT 신호(즉, DTj)가 유지 커패시터(C1)에 유지된다. 또한, 유지 커패시터(C1)에 유지되는 DT 신호가 「제1 전압」의 일 예에 해당한다.

이와 같이, Scan 신호에 동기하여, 화소 회로(110)내의 유지 커패시터(C1)에 발광 휘도에 따른 DT 신호가 유지된다. 또한, Scan 신호가 L 레벨로 되고, 유지 커패시터(C1)에 DT 신호가 유지되는 (즉, 화소 회로(110)에 데이터의 라이트를 행하는) 기간은 약 10μs일 수 있다. 단, 유지 커패시터(C1)에 DT 신호가 유지되는 기간은 이에 제한되는 것은 아니며, 표시부(100)를 구성하는 화소 회로(110)의 수(즉, 화소 수)에 따라, 달라질 수 있다.

또한, L 레벨의 Scan 신호의 공급이 개시되는 타이밍에 동기하여, 제 i 행의 보상 제어 신호 선(113)을 통하여 L 레벨의 SW 신호(즉, SW(i))의 공급이 시작되고, 화소 회로(110) 내의 스위칭 트랜지스터(M4)가 온 상태로 된다. 그러면, 제 j 열의 보상용 전압 신호 선(115)을 통하여, 상기 화소 회로(110) 내의 발광 제어 트랜지스터(M3)의 게이트 단자에 소정의 전위에 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 게이트 전압(Vg3)으로서 인가된다.

그러면, 발광 제어 트랜지스터(M3)가 온 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호(즉, DT(j))에 따라서 구동 트랜지스터(M2)가 선택적으로 온 된다. 그리고, 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 발광 제어 트랜지스터(M3)를 통하여 유기 EL 소자(OL)로 공급된다. 따라서, 유기 EL 소자(OL)는 구동 전류(Ic)에 따른 휘도로 발광한다.

또한, 유기 EL 소자(OL)가 구동 전류(Ic)에 따른 휘도로 발광하는 기간이 상시 발광 기간(T1)에 해당한다. 즉, 상시 발광 기간(T1)은 L 레벨의 SW 신호의 공급에 의해 스위칭 트랜지스터(M4)가 온 상태로 되고, 센서 초기 전압(Vso)에 기초하여 발광 제어 트랜지스터(M3)가 구동하는 기간에 해당한다.

이어서, SW 신호가 H 레벨로 되면, 스위칭 트랜지스터(M4)가 오프 상태로 되고, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)가 센서 커패시터(Cs)에 유지된다.

그 후, 센서 커패시터(Cs)에 유지된 센서 초기 전압(Vso)은 광 센서(Ps)의 검출 결과에 기초하는 센싱 전류(Is)에 의해 방전된다. 상기 방전에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 센서 초기 전압(Vso)보다 커진다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 상태로 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 센서 커패시터(Cs)에 유지된 센서 초기 전압(Vso)이 광 센서(Ps)의 검출 결과에 기초하는 센싱 전류(Is)에 의해 방전된다. 이에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)이 제어되는 기간이 휘도 열화 보상 발광 기간(T2)에 해당한다. 또한, 전술한 바와 같이, 휘도 열화 보상 발광 기간(T2)의 길이는 센서 커패시터(Cs)의 방전 시간에 해당한다. 그리고, 휘도 열화 보상 발광 기간(T2)의 길이는 센싱 전류(Is)와 센서 커패시터(Cs)와의 관계에 따라서 결정된다.

이와 같이, 도 3에 나타내는 예에서는, 화소 회로(110)는 (T1 + T2)/T0의 듀티비로 구동하게 된다. 또한, 상시 발광 기간(T1)이 길게 설정될수록(즉, SW 신호가 L 레벨로 되는 기간이 길수록), 듀티비가 더 높아지는 경향이 있다. 그러므로, 상시 발광 기간(T1)를 비교적 길게 설정함으로써, 의사 윤곽의 발생을 억제하는 것도 가능하게 된다.

또한, 상술한 일련의 동작은 표시 장치(10)의 각 구성을 작동시키는 CPU를 기능시키기 위한 프로그램에 의해 달성될 수 있다. 상기 프로그램은 그 장치에 인스톨된 OS(Operating System)를 통하여 실행될 수 있다. 또한, 상기 프로그램은 상술한 처리를 실행하는 구성이 포함되는 장치가 읽기 가능하면, 기억되는 위치는 한정되지 않는다. 예를 들어, 장치의 외부로부터 접속되는 기록 매체에 프로그램이 저장될 수도 있다. 이 경우에는 프로그램이 저장된 기록 매체를 장치에 접속함으로써, 그 장치의 CPU가 상기 프로그램을 실행시키도록 구성하면 된다.

이상, 도 3을 참조하여, 도 2에 나타낸, 본 실시예에 따른 화소 회로(110)를 구성하는 각 소자의 구동 타이밍의 일 예에 대하여 설명하였다.

[1.4. 휘도 열화 보상의 원리]

, 도 2에 나타낸 화소 회로(110)의 회로 구성에 맞춰서 참조하면서, 상기에 설명한 본 실시예에 따른 표시 장치(10)에 있어서, 유기 EL 소자(OL)의 휘도 열화 보상에 따른 동작의 원리에 대해서 간단한 모델식에 기초하여 설명한다.

먼저, 화소 회로(110)에 포함 된 광 센서(Ps)의 저항을 Rs로 한 경우에, 상기 저항(Rs)이 유기 EL 소자(OL)의 휘도에 반비례하는 특성에 착안한 제1 모델에 대해서 설명한다. 발광 제어 트랜지스터(M3)의 드레인-소스 사이 전류(IL) = Ic인 경우에, 유기 EL 소자(OL)의 휘도는 상기 전류(Ic)에 비례한다. 그리고 발광 제어 트랜지스터(M3)의 드레인-소스 사이 전류(IL) = 0인 경우에, 유기 EL 소자(OL)의 휘도는 0으로 된다. 또한, 열화 전의 휘도에 대한 열화 후의 휘도의 비율을 나타내는 휘도 열화율을 a라 한다. 이 경우, 유기 EL 소자(OL)가 발광하고 있는 상태에 있어서, 광 센서(Ps)의 저항(Rs)은 a·Ic에 반비례하기 때문에, 광 센서(Ps)의 저항(Rs)은 이하에 나타내는 (식 1)로 나타내진다. 또한, 이하에 나타내는 (식 1)에 있어서 Krs는 저항(Rs)과, a·Ic와의 사이의 관계를 결정하는 상수이다.

또한, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)과, 광 센서(Ps)의 저항(Rs) 사이에는, 이하에 (식 2)로서 나타내는 관계식이 성립한다.

상기에 나타낸 (식 2)에서, t에 대해서 0 ~ t 범위에서 적분하고, Vg3에 대해서 Vso ~ Vg3의 범위에서 적분하면, 이하에 (식 3)에서 나타내는 관계식이 도출된다.

여기서, 상기에 나타낸 (식 3)에 대해, 전술한 (식 1)을 대입하고, t = T2로 하고, Vg3 = Vth3로 하면, 이하에 (식 4)로서 나타내는 관계식이 도출된다. 또한, 이하에 나타내는 (식 4)에 있어서, K2는 a·Ic 및 센서 커패시터(Cs)와, 시간(T2) 사이의 관계를 결정하는 상수이다.

이어서, 광 센서(Ps)를 흐르는 센싱 전류(Is)의 전류 값(이하, 단지「전류 값(Is)」이라 기재하는 경우가 있다)이 유기 EL 소자(OL)의 휘도에 비례하는 특성에 착안한 제2 모델에 대해서 설명한다. 발광 제어 트랜지스터(M3)의 드레인-소스 사이 전류(IL) = Ic인 경우, 유기 EL 소자(OL)의 휘도는 상기 전류(Ic)에 비례한다. 발광 제어 트랜지스터(M3)의 드레인-소스 사이 전류(IL) = 0인 경우, 유기 EL 소자(OL)의 휘도는 0으로 된다. 또한, 휘도 열화율을 a로 한 경우에는, 유기 EL 소자(OL)가 발광하고 있는 상태에서, 광 센서(Ps)의 전류 값(Is)은 a·Ic에 비례하기 때문에, 이하에 나타내는 (식 5)로 나타내진다.

또한, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)과, 광 센서(Ps)의 전류 값(Is) 사이에는, 이하에 (식 6)으로서 나타내는 관계식이 성립한다.

상기에 나타낸 (식 6)에서, t에 대해서 0 ~ t 범위에서 적분하고 Vg3에 대해서 Vso ~ Vg3 범위에서 적분하면, 이하에 (식 7)로 나타내는 관계식이 도출된다.

여기서, 상기에 나타낸 (식 7)에 대해, 전술한 (식 5)를 대입하고, t = T2로 하고, Vg3 = Vth3로 하면, 이하에 (식 8) 로서 나타내는 관계식이 도출된다.

이상, (식 4) 및 (식 8) 로서 나타낸 바와 같이, 제1 모델과 제2 모델과의 쌍방에 있어서, 정수(K2)의 정의는 다른 것일지라도, 시간(T2)가 동일한 식으로 나타내진다. 그 결과, 상기 휘도(L)와 전류(Ic) 사이의 비례 관계를 나타내는 비례 계수(K1)를 사용함으로써, 휘도(L)는 이하에 나타내는 (식 9)로 나타내진다.

여기서, 도 3에 나타내는 타이밍차트에 기초하여 설명한 듀티비(T1 + T2)/T0는 100%를 초과하지 않기 때문에, 이하에 (식 10)의 조건식으로서 나타내진다.

상기에 (식 9)로서 나타낸 휘도(L)를 나타내는 식과, (식 10)으로서 나타낸 조건식에 기초하여, 휘도 열화율이 1(즉, 열화 없음)인 경우에, 열화 전의 유기 EL 소자(OL)의 휘도(Li)(이후에는, 「초기 휘도(Li)」라 칭하는 경우가 있다)는 이하에 나타내는 (식 11)으로 나타내진다.

또한, 휘도 열화율이 a(a < 1)인 경우에, 열화 후의 유기 EL 소자(OL)의 휘도(Ld)는 이하에 나타내는 (식 12)로 나타내진다.

여기서, 상기에 나타낸 (식 11) 및 (식 12)에 기초하여, 휘도 열화를 보상 한 후의 휘도 열화율(Ld/Li)은 이하에 나타내는 (식 13)으로 나타내진다.

또한, 소정의 휘도 열화율(a) 및 전류(Ic)의 조건에서, 열화 후의 듀티비가 100%(즉, 1)로 되는 경우에는 보상 후의 휘도 열화율(Ld/Li)이 최대 값을 갖게되는 것으로 생각될 수 있다. 이때, 열화 후의 듀티비가 100%(즉, 1)로 되는 경우의 조건은 이하에 나타내는 (식 14)로 나타내진다.

또한, 이때의 보상 후의 휘도 열화율(Ld/Li)의 최대 값을 Ld/Li(max)로 한 경우에, Ld/Li(max)는 이하에 나타내는 (식 15)로 나타내진다.

여기서, 도 4에, 본 실시예에 따른 표시 장치(10)에 있어서, 상대 휘도와 보상 후의 휘도 열화율(Ld/Li) 사이의 관계의 일 예를 나타낸다. 도 4에 있어서, 세로축은 보상 후의 휘도 열화율(Ld/Li)을 나타낸다. 또한, 가로축은 상대 휘도를 나타낸다. 또한, 본 설명에 있어서, 상대 휘도라 함은 전백(全白) 휘도(즉, 휘도의 최대 값)가 100%로 되도록 규격화된 휘도를 나타내는 것으로 한다.

유기 EL 소자(OL)의 휘도 열화율(a) = 0.95이고, 1 프레임 중의 발광 기간(T0)에 있어서 상시 발광 기간(T1)이 차지하는 비율(즉, 상시 발광 기간(T1)의 듀티비)T1/T0 = 0.5로 가정한다. 이 때, 상대 휘도가 10%가 되는 전류 값(Ic)에서, 상기에 나타낸 (식 14)를 만족하는 경우의 상대 휘도와 보상 후의 휘도 열화율(Ld/Li)과의 사이의 관계의 일 예를 나타낸 것이 도 4이다.

도 4에 나타내는 예에서는, 상대 휘도가 10%로 되는 경우에, 상기에 나타낸 (식 15)에 기초하여, 보상 후의 휘도 열화율(Ld/Li)이 최대 값(Ld/Li = 0.974)로 된다.

여기서, 도 4를 참조하면 알 수 있는 바와 같이, 상대 휘도가 보상 후의 휘도 열화율(Ld/Li)이 최대로 되는 휘도 보다 낮은 경우에는, 보상 후의 휘도 열화율(Ld/Li)은 상대 휘도의 저하에 따라 급격하게 감소하고, 유기 EL 소자(OL)의 휘도 열화율(a) = 0.95에 수렴한다. 이것은 전류(Ic)의 저하에 의해, 듀티비가 100% 이하로 되는 초기 휘도(Li)가 커지는 반면, 열화 후의 휘도(Ld)에 대하여는 듀티비가 전술한 (식 10)에 기초하여 100%로 고정되는 것에 기인한다. 그리고, 초기 휘도(Li)에 대해 듀티비가 100%가 되는 휘도 이하의 상대 휘도에 있어서, 보상 후의 휘도 열화율(Ld/Li)은 유기 EL 소자(OL)의 휘도 열화율(a)에 일치하여 0.95로 일정하게 된다.

이것에 대해, 상대 휘도가 보상 후의 휘도 열화율(Ld/Li)이 최대로 되는 휘도 보다도 높은 경우에는, 보상 후의 휘도 열화율(Ld/Li)은 상대 휘도의 상승에 따라 천천히 감소한다. 이것은 휘도 열화 보상 발광 기간(T2)이, 1 - T1/T0 = 0.5로부터 0을 향하여 천천히 감소하고 있는 것에 기인한다.

이와 같이, 광 센서(Ps)의 감도 특성에 맞춰서, 광 센서(Ps)의 설계 파라메타(예를 들어, 센서의 크기, 센서로의 조사 광량, 센서 커패시터(Cs)의 값 등)를 목표로 하는 휘도 열화율(a)을 고려하여 최적화함으로써, 휘도 열화 보상 기간(T2)을 설정하는 것이 가능하다. 일반적으로는, 가능한 한 넓은 휘도 범위에서 휘도 열화의 보상을 가능하게 하는 것이 바람직하지만, 보상 후의 휘도 열화율(Ld/Li)이 최대 값을 갖는 상대 휘도를 낮게 하면, 고휘도에 있어서 보상 후의 휘도 열화율(Ld/Li)이 작아지는 경향이 있다. 그러므로, 보상 후의 휘도 열화율(Ld/Li)이 최대 값을 갖는 휘도로는, 10%로부터 20%의 범위 내로 설정하는 것이 바람직하다.

또한, 전술한 바와 같이, 광 센서(Ps)는 예를 들어, 포토다이오드 또는 포토트랜지스터를 포함할 수 있다. 일반적으로, 포토다이오드는 전술한 제2 모델에 가까운 특성을 나타내는 경향이 있다. 또한, 포토트랜지스터는 전술한 제1 모델과 제2 모델의 중간의 특성을 나타내는 경향이 있다.

또한, 상기의 설명에서는, 도 2에 나타내는 화소 회로(110)의 각 트랜지스터로서, P 채널형의 트랜지스터를 적용한 경우를 예로서 설명하였으나, 반드시 이와같은 구성에 한정하는 것은 아니다. 구체적인 일 예로서, 도 2에 나타내는 화소 회로(110)의 각 트랜지스터를 N 채널형의 트랜지스터로 구성할 수 있다. 또한, 그 경우에는, 각 신호의 전위의 관계를 각 트랜지스터의 특성에 맞춰서 적절하게 변경할 수 있다.

이상, 본 실시예에 따른 표시 장치(10)에 있어서, 유기 EL 소자(OL)의 휘도 열화의 보상에 따른 동작의 원리에 대해서, 도 2 및 도 4를 참조하면서 간단한 모델 식에 기초하여 설명하였다.

[1.5. 정리]

이상 설명한 바와 같이, 본 실시예에 따른 표시 장치(10)는 1 프레임 중의 발광 기간(T0)을 상시 발광 기간(T1)과, 휘도 열화 보상 발광 기간(T2)으로 나눠서 제어 가능하게 구성되어 있다. 이와 같은 구성에 기초하여, 표시 장치(10)는 상시 발광 기간(T1)에 , 발광 휘도(계조)에 따른 유기 EL 소자(OL)의 휘도를 제어한다. 또한, 표시 장치(10)는 상기 상시 발광 기간(T1)에 이어서 마련된 휘도 열화 보상 발광 기간(T2)의 길이를 제어함으로써, 유기 EL 소자(OL)의 휘도 열화량에 따라 상기 유기 EL 소자(OL)의 발광량을 보정한다(즉, 휘도 열화를 보상한다).

이와 같은 구성에 의해, 본 실시예에 따른 표시 장치(10)는 발광 휘도(계조)에 따른 유기 EL 소자(OL)의 휘도를 제어하는 것과 유기 EL 소자(OL)의 휘도 열화의 보상을 제어하는 것이 독립적으로 가능하게 된다. 즉, 보다 바람직한 예로, 본 실시예에 따른 표시 장치(10)에 의하면, 유기 EL 소자(OL)의 휘도 설정 및 상기 유기 EL 소자(OL)의 휘도 열화량에 따른 발광량의 보정을 할 수 있다.또한, 본 실시예에 따른 표시 장치(10)에서는 상시 발광 기간(T1)의 길이를 적절하게 변경하는 것이 가능하다. 그러므로, 본 실시예에 따른 표시 장치(10)에 의하면, 상시 발광 기간(T1)의 길이를 상기 표시 장치(10)의 운용 형태에 맞춰서 적절하게 설정함으로써, 의사 윤곽의 발생을 억제하는 것이 가능하게 된다.

또한, 본 실시예에 따른 표시 장치(10)는 광 센서(Ps)의 감도 특성에 맞춰 광 센서(Ps)의 설계 파라메타(예를 들어, 센서의 크기, 센서로의 조사 광량, 센서 커패시터(Cs)의 값 등)를 적절하게 조정함으로써, 목표로 하는 휘도 열화율(a)에 맞춰서 휘도 열화 보상 기간(T2)을 적절하게 조정하는 것이 가능하다. 즉, 본 실시예에 따른 표시 장치(10)에 의하면, 휘도 열화 보상 기간(T2)의 동작을 상기 표시 장치(10)의 운용 형태에 맞춰서 적절하게 설정하는 것이 가능하다.

<제2 실시예>

이어서, 본 발명의 제2 실시예에 따른 표시 장치에 대해서 설명한다. 본 실시예에 따른 표시 장치는 주로 화소 회로(110)의 구성 또는 상기 화소 회로(110)의 구동 타이밍이 전술한 제1 실시예에 따른 표시 장치와 다르다. 따라서, 본 설명에서는 본 실시예에 따른 표시 장치에서 특히, 화소 회로(110)의 구성이나 상기 화소 회로(110)의 구동 타이밍에 촛점을 맞추어하여 설명하고, 그 외의 구성에 대하여는 상세한 설명은 생략한다.

[2.1. 화소 회로의 구성]

먼저, 도 5를 참조하여, 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명한다. 도 5는 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하기 위한 설명도이다.

또한, 도 5에서는, 도 1에 나타내는 표시부(100)에 포함되는 복수의 화소 회로(110) 중, i 행 j 열의 교차 부분에 대응하여 배치되는 화소 회로(110)의 일 예를 도시하고 있다. 또한, 표시부(100)를 구성하는 다른 화소 회로(110)에 대하여는, 도 2에 나타내는 화소 회로(110)의 구성과 동일한 구성을 취하는 것이 가능하기 때문에, 상세한 설명을 생략한다.

도 5에 나타내는 바와 같이, 본 실시예에 따른 화소 회로(110)는 전술한 제1 실시예에 따른 화소 회로(110)(도 2 참조)에 있어서, 광 센서(Ps), 센서 커패시터(Cs), 발광 제어 트랜지스터(M3), 및 스위칭 트랜지스터(M4)를 포함하는 휘도 열화 보상을 위한 제어 회로가 2 계통으로 배치되어 있다.

즉, 본 실시예에 따른 화소 회로(110)는 유기 EL 소자(OL), 유지 커패시터(C1), 스위칭 트랜지스터(M1), 구동 트랜지스터(M2), 광 센서들(Ps1, Ps2), 센서 커패시터들(Cs1, Cs2), 발광 제어 트랜지스터들(M3, M5), 및 스위칭 트랜지스터들(M4, M6)을 포함한다.

구동 트랜지스터(M2)와, 발광 제어 트랜지스터(M3, M5)는 예를 들어, P 채널형의 MOSFET(metal-oxide-semiconductor field-effect transistor)일 수 있다.

구동 트랜지스터(M2)는 소스 단자에 제1 전원 전압(VDD)을 공급하는 신호 선이 접속되고, 드레인 단자에는 발광 제어 트랜지스터들(M3, M5) 각각의 소스 단자가 접속된다. 또한, 발광 제어 트랜지스터들(M3, M5) 각각의 드레인 단자에는 유기 EL 소자(OL)의 애노드에 접속된다. 또한, 유기 EL 소자(OL)의 캐소드에는 제2 전원 전압(VSS)이 접속되어 있다. 즉, 발광 제어 트랜지스터들(M3, M5)은 구동 트랜지스터(M2)와 유기 EL 소자(OL) 사이에 병렬로 접속된다.

또한, 구동 트랜지스터(M2), 유지 커패시터(C1), 및 스위칭 트랜지스터(M1) 각각은 전술한 제1 실시예에 따른 화소 회로(110)(도 2 참조)의 유지 커패시터(C1), 스위칭 트랜지스터(M1), 및 구동 트랜지스터(M2)에 대응한다. 구동 트랜지스터(M2), 유지 커패시터(C1), 및 스위칭 트랜지스터(M1)와의 사이의 접속 관계는 전술한 제1 실시예에 따른 화소 회로(110)와 동일하기 때문에, 상세한 설명은 생략한다.

또한, 본 실시예에 따른 표시 장치(10)는 전술한 제1 실시예에 따른 SW 신호로서, SW1 신호 및 SW2 신호를 화소 회로(110)에 각각 별도로 공급 가능하도록 구성되어 있다. 도 5에 나타내는 제1 보상 제어 신호 선(113a)은 화소 회로(110)에 SW1 신호를 공급하기 위한 신호 선이다. 마찬가지로, 제2 보상 제어 신호 선(113b)은 화소 회로(110)에 SW2 신호를 공급하기 위한 신호 선이다. 또한, 전술한 제1 실시예에 따른 SW 신호와 마찬가지로, SW1 신호 및 SW2 신호는 스캔 드라이버(120)가 각 화소 회로(110)에 공급할 수 있다.

스위칭 트랜지스터(M4)의 소스 단자는 보상용 전압 신호 선(115)에 접속되고, 스위칭 트랜지스터(M4)의 드레인 단자는 발광 제어 트랜지스터(M3)의 게이트 단자에 접속된다. 스위칭 트랜지스터(M4)는 보상 제어 신호 선(113a)을 통하여 게이트 단자로 전달되는 SW 신호에 따라서, 온 또는 오프된다.

마찬가지로, 스위칭 트랜지스터(M6)의 소스 단자는 보상용 전압 신호 선(115)에 접속되고, 스위칭 트랜지스터(M6)의 드레인 단자는 발광 제어 트랜지스터(M5)의 게이트 단자에 접속된다. 스위칭 트랜지스터(M6)는 보상 제어 신호 선(113b)를 통하여 게이트 단자로 전달되는 SW2 신호에 따라서, 온 또는 오프된다.

광 센서들(Ps1, Ps2)는 예를 들어, 포토다이오드나 포토트랜지스터를 포함할 수 있다.또한, 광 센서들(Ps1, Ps2)의 재료로서는 예를 들어, 폴리실리콘, 아모퍼스실리콘 등을 들 수 있다.

제1 광 센서(Ps1)의 한 쪽 단자는 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속된다. 제1 광 센서(Ps1)는 유기 EL 소자(OL)로부터의 광의 일부가 조사되도록 배치되어 있다.

마찬가지로, 제2 광 센서(Ps2)의 한 쪽 단자는 발광 제어 트랜지스터(M5)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속되어 있다. 제2 광 센서(Ps2)는 유기 EL 소자(OL)로부터의 광의 일부가 조사되도록 배치되어 있다.

또한, 제1 센서 커패시터(Cs1)의 한 쪽 단자는 제1 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속된다. 이와 같은 구성에 기초하여, 제1 센서 커패시터(Cs1)는 제1 발광 제어 트랜지스터(M3)의 게이트 단자의 전위(Vg3)를 유지한다. 또한, 제1 센서 커패시터(Cs1)는 「제1 커패시터」의 일 예에 상당한다.

마찬가지로, 제2 센서 커패시터(Cs2)의 한 쪽 단자는 제2 발광 제어 트랜지스터(M5)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속된다. 이와 같은 구성에 기초하여, 센서 커패시터(Cs2)는 제2 발광 제어 트랜지스터(M5)의 게이트 단자의 전위(Vg5)를 유지한다. 또한, 센서 커패시터(Cs2)는 「제2 커패시터」의 일 예에 상당한다.

이와 같이, 본 실시예에 따른 화소 회로(110)는 휘도 열화 보상을 위한 제어 회로로서, 제1 광 센서(Ps1), 제1 센서 커패시터(Cs1), 제1 발광 제어 트랜지스터(M3), 및 제1 스위칭 트랜지스터(M4)를 포함하는 계(系)와, 제2 광 센서(Ps2), 제2 센서 커패시터(Cs2), 제2 발광 제어 트랜지스터(M5), 및 제2 스위칭 트랜지스터(M6)를 포함하는 계(系)를 포함한다. 즉, 화소 회로(110)는 휘도 열화 보상을 위한 제어 회로로서, 2 계통(系統)을 포함한다. 또한, 각 계 각각의 동작은 전술한 제1 실시예에 따른 화소 회로(110)(도 2 참조)에서, 광 센서(Ps), 센서 커패시터(Cs), 발광 제어 트랜지스터(M3), 및 스위칭 트랜지스터(M4)를 포함하는 제어 회로의 동작과 동일하다.

제1 스위칭 트랜지스터(M4)가 온 상태로 되면, 보상용 전압 신호 선(115)을 통하여 데이터 드라이버(130)로부터 발광 제어 트랜지스터(M3)의 게이트 단자에 소정의 전위로 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 인가된다. 또한, 센서 초기 전압(Vso)은 전술한 제1 실시예와 마찬가지로, 발광 제어 트랜지스터(M3)를 선형 영역에서 동작시키기 위해, 충분히 낮은 전압으로 설정되어 있는 것이 바람직하다.

이것에 의해, 제1 발광 제어 트랜지스터(M3)가 온 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호에 따라서, 구동 트랜지스터(M2)가 선택적으로 온 된다. 그리고, 제1 발광 제어 트랜지스터(M3)를 통하여 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 유기 EL 소자(OL)로 공급된다. DT 신호에 따른 구동 전류(Ic)에 의해 상기 유기 EL 소자(OL)의 발광 상태가 제어된다.

이어서, 제1 스위칭 트랜지스터(M4)가 오프 상태로 되면, 제1 발광 제어 트랜지스터(M3)의 게이트 단자가 플로팅 상태로 된다. 이것에 의해, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)이 센서 커패시터(Cs1)에 유지된다. 이 때, 발광 제어 트랜지스터(M3)는 온 되고, 상기 제1 발광 제어 트랜지스터(M3)의 드레인-소스 사이를 흐르는 전류(IL) = Ic이다.

그 후, 센서 커패시터(Cs)에 유지된 센서 초기 전압(Vso)은 제1 광 센서(Ps1)의 검출 결과에 기초하는 센싱 전류(Is1)에 의해 방전된다. 상기 방전에 따라, 제1 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 센서 초기 전압 (Vso)보다 커진다. 그리고, 상기 게이트 전압(Vg3)이 제1 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 제1 발광 제어 트랜지스터(M3)는 오프 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

마찬가지로, 제2 스위칭 트랜지스터(M6)가 온 되면, 보상용 전압 신호 선(115)을 통하여 데이터 드라이버(130)로부터 제2 발광 제어 트랜지스터(M5)의 게이트 단자로, 소정의 전위로 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 인가된다. 이 경우에, 센서 초기 전압(Vso)은 제2 발광 제어 트랜지스터(M5)를 선형 영역에서 동작시키기 위해, 충분히 낮은 전압으로 설정되어 있는 것이 바람직하다.

이것에 의해, 제2 발광 제어 트랜지스터(M5)가 온 상태로 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호에 따라서 구동 트랜지스터(M2)가 선택적으로 온 상태로 된다. 그리고, 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 발광 제어 트랜지스터(M5)를 통하여, 유기 EL 소자(OL)로 공급되고, 당해 유기 EL 소자(OL)의 발광 상태가 제어된다.

이어서, 제2 스위칭 트랜지스터(M6)가 오프 되면, 제2 발광 제어 트랜지스터(M6)의 게이트 단자가 플로팅 된다. 이것에 의해, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)이 제2 센서 커패시터(Cs2)에 유지된다. 이 때, 제2 발광 제어 트랜지스터(M5)는 온 되고, 상기 제2 발광 제어 트랜지스터(M5)의 드레인-소스 사이를 흐르는 전류(IL) = Ic이다.

그 후, 제2 센서 커패시터(Cs2)에 유지된 센서 초기 전압(Vso)은 제2 광 센서(Ps2)의 검출 결과에 기초하는 센싱 전류(Is2)에 의해 방전된다. 상기 방전에 따라, 제2 발광 제어 트랜지스터(M5)의 게이트 전압(Vg5)은 센서 초기 전압(Vso)보다 커진다. 그리고, 상기 게이트 전압(Vg5)이 발광 제어 트랜지스터(M5)의 문턱 전압(Vth5)에 도달하면, 상기 제2 발광 제어 트랜지스터(M5)는 오프 된다. 이 때, 발광 제어 트랜지스터(M5)의 드레인-소스 사이를 흐르는 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

여기서, 제1 스위칭 트랜지스터(M4)가 오프로 제어된 때부터, 제1 발광 제어 트랜지스터(M3)가 오프 상태로 될 때까지의 시간은 센싱 전류(Is1)와 센서 제1 커패시터(Cs1)와의 관계에 따라서 결정된다. 마찬가지로, 제2 스위칭 트랜지스터(M6)가 오프 상태에 제어된 때부터, 제2 발광 제어 트랜지스터(M5)가 오프 상태로 될 때까지의 시간은 센싱 전류(Is2)와 제2 센서 커패시터(Cs2)와의 관계에 따라서 결정된다. 구체적으로는, 유기 EL 소자(OL)의 휘도가 높을수록, 센싱 전류들(Is1, Is2) 각각의 전류량은 증대하고, 센서 커패시터들(Cs1, Cs2) 각각의 방전 시간은 짧아진다. 바꾸어 말하면, 유기 EL 소자(OL)의 휘도가 낮을수록, 센싱 전류들(Is1, Is2) 각각의 전류량은 감소하고, 센서 커패시터들(Cs1, Cs2) 각각의 방전 시간은 길어진다.

그러므로, 유기 EL 소자(OL)가 열화하여 휘도가 저하한 경우에는, 열화 전에 비해 센싱 전류들(Is1, Is2) 각각의 전류량은 감소하고, 센서 커패시터들(Cs1, Cs2) 각각의 방전 시간은 보다 길어진다. 따라서, 유기 EL 소자(OL)의 열화 후에는 열화 전에 비해, 발광 제어 트랜지스터(M3 및 M5)가 온 되는 시간이 길어진다. 이 결과로서, 유기 EL 소자(OL)의 실효 휘도가 상승하고 상기 유기 EL 소자(OL)의 휘도 열화가 보상된다.

또한, 센서 커패시터들(Cs1, Cs2) 각각의 방전에 걸리는 시간은 각 소자의 커패시터 값에 따라 다르다. 그러므로, 센서 커패시터들(Cs1, Cs2)으로서, 서로 커패시터 값이 다른 소자를 적용할 수 있다. 이와 같은 구성으로 함으로써, 제1 센서 커패시터(Cs1)의 방전에 기초하는 제어와 제2 센서 커패시터(Cs2)의 방전에 기초하는 제어로, 유기 EL 소자(OL)의 휘도 열화 보상시의 특성을 변경하는 것이 가능하게 된다.

또한, 상기의 설명에서는 도 5에 도시된 화소 회로(110)의 각 트랜지스터로서, P 채널형의 트랜지스터를 적용한 경우를 예로들어 설명하였으나, 반드시 이러한 구성에 한정하는 것은 아니다. 구체적인 일 예로서, 도 5에 도시된 화소 회로(110)의 각 트랜지스터를 N 채널형의 트랜지스터로서 구성할 수 있다. 이러한 경우, 각 신호의 전위의 관계를 각 트랜지스터의 특성에 맞춰서 적절하게 변경할 수 있다.

이상, 도 5를 참조하여, 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하였다.

[2.2. 구동 타이밍]

이어서, 도 6을 참조하여, 도 5에 도시된, 본 실시예에 따른 화소 회로(110)를 구성하는 각 소자의 구동 타이밍의 일 예에 대하여 설명한다. 도 6은 본 실시예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 설명도이다. 또한, 본 설명에서는, i 행 j 열에 배치되는 화소 회로(110)인 경우를 예로 설명하고, 다른 화소 회로(110)에 대하여는, 동일하기 때문에 상세한 설명은 생략한다.

도 6에 있어서, 참조 부호(T0)는 1 프레임 기간에, 유기 EL 소자(OL)를 발광시킴으로써, 영상을 표시시키기 위한 발광 기간을 모식적으로 나타내고 있다. 또한, 설명을 쉽게 하기 위해, 도 6에 도시된 타이밍차트에서는 유기 EL 소자(OL)의 발광 기간(T0)을 1 프레임 기간으로서 나타내고 있고, 그 외의 제어를 위한 기간에 대하여는 도시를 생략하고 있다. 그러므로, 1 프레임 기간 중에, 발광 기간(T0)과는 별도로 구동 트랜지스터의 문턱값의 변화를 보상하기 위한 제어 기간 등을 별도로 마련할 수 있다.

도 6에 나타내는 바와 같이, 본 실시예에 따른 화소 회로(110)는 발광 기간(T0)을 상시 발광 기간(T11, T12)과 휘도 열화 보상 발광 기간(T21, T22)으로 나눠서 제어 가능하게 구성되어 있다. 또한, 참조 부호 T21m, T22m는 각각 휘도 열화 보상 발광 기간(T21, T22)의 최대 값을 나타내고 있다. 또한, 상시 발광 기간(T11, T12)은 유기 EL 소자(OL)를 정전류(Ic)에 기초하여 상시 발광시키는 기간이다. 정전류(Ic)는 발광 휘도(계조)에 따른 DT 신호에 따라서 결정된다.

또한, 휘도 열화 보상 발광 기간(T21)은제1 광 센서(Ps1)의 검출 결과에 따라서, 유기 EL 소자(OL)에 공급되는 전류(IL)의 전류량과 상기 전류(IL)가 공급되는 기간을 제어함으로써, 유기 EL 소자(OL)의 휘도 열화를 보상하기 위한 기간이다. 구체적으로는, 휘도 열화 보상 발광 기간(T21)의 길이는 제2 센서 커패시터(Cs1)의 방전 시간(바꾸어 말하면, 광 센서(Ps1)의 검출 결과에 따른 센싱 전류(Is1))에 기초하여 변화한다. 그리고, 휘도 열화 보상 발광 기간(T21)의 길이는 유기 EL 소자(OL)의 발광 휘도가 높을수록(즉, 구동 전류(Ic)가 증가할수록) 더 짧아지는 경향이 있다.

마찬가지로, 휘도 열화 보상 발광 기간(T22)은 제2 광 센서(Ps2)의 검출 결과에 따라서, 유기 EL 소자(OL)에 공급되는 전류(IL)의 전류량과 상기 전류(IL)가 공급되는 기간을 제어함으로써, 유기 EL 소자(OL)의 휘도 열화를 보상하기 위한 기간이다. 즉, 휘도 열화 보상 발광 기간(T22)의 길이는 제2 센서 커패시터(Cs2)의 방전 시간(바꾸어 말하면, 광 센서(Ps2)의 검출 결과에 따른 센싱 전류(Is2))에 기초하여 변화한다. 그리고, 휘도 열화 보상 발광 기간(T21)의 길이는 유기 EL 소자(OL)의 발광 휘도가 높을수록(즉, 구동 전류(Ic)가 증가할수록), 더 짧아지는 경향이 있다.

또한, 도 6에 있어서, 참조 부호(P11 ~ P17)는 구동 전류(Ic)에 따른(즉, 유기 EL 소자(OL)의 발광 휘도에 따른), 상시 발광 기간(T11 및 T12)과 휘도 열화 보상 발광 기간(T21 및 T22)과의 관계의 일 예를 나타내고 있다.

이어서, 도 5 및 도 7을 참조하여, 본 실시예에 따른 화소 회로(110)의 각 소자의 구동 타이밍의 일 예에 대하여 설명한다. 도 7은 본 실시예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다.

또한, 도 7에 나타내는 예에서는, 도 6의 참조 부호(P15)로 나타낸 케이스에서 SW1 신호 및 SW2 신호와, 발광 제어 트랜지스터들(M3, M5) 각각의 게이트 전압(Vg3, Vg5)의 시계열에 따른 변화와의 관계의 일 예를 도시하고있다. 또한, Scan 신호, DT 신호, 및 센서 초기 전압(Vso)에 대하여는 전술한 제1 실시예(도 3 참조)와 동일하기 때문에, 도 7에서는 도시를 생략하고 있다. 또한, 도 7에 나타내는 예에서는, 제1 센서 커패시터(Cs1)는 제2 센서 커패시터(Cs2)보다도 커패시터 값이 크게 되도록 마련되어 있는 것으로 한다.

도 7에 나타내는 바와 같이, SW1 신호는 발광 기간(T0) 중 기간 T11에서, L 레벨로 된다. 즉, 제1 스위칭 트랜지스터(M4)는 상기 SW1 신호에 기초하여, 기간 T11에서 온 상태로 된다. 또한, SW2 신호는 발광 기간(T0) 중 기간 T12에 서, L 레벨로 된다. 즉, 스위칭 트랜지스터(M6)는 상기 SW2 신호에 기초하여, 기간 T12에 있어서 온 상태로 된다.

구체적으로는, 도 7에 도시된 바와 같이, 먼저, 기간 T12에 제 i 행의 보상 제어 신호 선(113b)를 통하여 L 레벨의 SW2 신호의 공급이 개시되고, 화소 회로(110) 내의 제2 스위칭 트랜지스터(M6)가 온 상태로 된다. 이것에 의해, 제 j 열의 보상용 전압 신호 선(115)을 통하여, 상기 화소 회로(110) 내의 제2 발광 제어 트랜지스터(M5)의 게이트 단자에 소정의 전위로 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 게이트 전압(Vg3)으로서 인가된다.

이것에 의해, 제2 발광 제어 트랜지스터(M5)가 온 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호(즉, DT(j))에 따라서 구동 트랜지스터(M2)가 선택적으로 온 된다. 그리고, 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 제2 발광 제어 트랜지스터(M5)를 통하여 유기 EL 소자(OL)로 공급된다. 이것에 의해, 유기 EL 소자(OL)는 구동 전류(Ic)에 따른 휘도로 발광한다.

또한, L 레벨의 SW2 신호의 공급에 의해 제2 스위칭 트랜지스터(M6)가 온 된다.그리고, 센서 초기 전압(Vso)에 기초하여 제2 발광 제어 트랜지스터(M5)가 구동하는 기간(즉, 유기 EL 소자(OL)가 구동 전류(Ic)에 따른 휘도로 발광하는 기간)은 상시 발광 기간(T12)에 해당한다.

이어서, SW2 신호가 H 레벨로 되면, 제2 스위칭 트랜지스터(M6)가 오프 된다. 그리고, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)이 제2 센서 커패시터(Cs2)에 유지된다.

그 후, 제2 센서 커패시터(Cs2)에 유지된 센서 초기 전압(Vso)은 제2 광 센서(Ps2)의 검출 결과에 기초하는 센싱 전류(Is2)에 의해 방전된다. 상기 방전에 따라, 제2 발광 제어 트랜지스터(M5)의 게이트 전압(Vg5)은 센서 초기 전압(Vso)보다 커진다. 그리고, 상기 게이트 전압(Vg5)이 제2 발광 제어 트랜지스터(M5)의 문턱 전압(Vth5)에 도달하면, 상기 발광 제어 트랜지스터(M5)는 오프 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 센싱 전류(Is2)에 의한 제2 센서 커패시터(Cs2)의 방전에 따라 게이트 전압(Vg5)이 상승을 시작한다. 그리고, 상기 게이트 전압(Vg5)이 문턱 전압(Vth5)에 도달할 때까지의 시간이 휘도 열화 보상 발광 기간(T22)에 해당한다. 또한, 전술한 바와 같이, 휘도 열화 보상 발광 기간(T22)의 길이는 제2 센서 커패시터(Cs2)의 방전 시간에 해당하고, 이는 센싱 전류(Is2)와 제2 센서 커패시터(Cs2)와의 관계에 따라서 결정된다.

이어서, 기간 T11에, 제 i 행의 보상 제어 신호 선(113a)을 통하여 L 레벨의 SW1 신호의 공급이 시작되고, 화소 회로(110) 내의 제1 스위칭 트랜지스터(M4)가 온 상태로 된다. 따라서, 제 j 열의 보상용 전압 신호 선(115)을 통하여, 상기 화소 회로(110) 내의 제1 발광 제어 트랜지스터(M3)의 게이트 단자에 소정의 전위로 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 게이트 전압(Vg3)으로서 인가된다.

이것에 의해, 제1 발광 제어 트랜지스터(M3)가 온 상태로 되고, 유지 커패시터(C1)에 유지된 DT 신호에 따라서 구동 트랜지스터(M2)가 선택적으로 온 상태로 된다. 그리고, 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 발광 제어 트랜지스터(M3)를 통하여 유기 EL 소자(OL)로 공급된다. 따라서, 유기 EL 소자(OL)는 구동 전류(Ic)에 따른 휘도로 발광한다.

또한, L 레벨의 SW1 신호의 공급에 의해 제1 스위칭 트랜지스터(M4)가 온 상태로 된다. 그리고, 센서 초기 전압(Vso)에 기초하여 발광 제어 트랜지스터(M3)가 구동하는 기간(즉, 유기 EL 소자(OL)가 구동 전류(Ic)에 따른 휘도로 발광하는 기간)은 상시 발광 기간(T11)에 해당한다.

이어서, SW1 신호가 H 레벨로 되면, 제1 스위칭 트랜지스터(M4)가 오프 상태로 되고, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)가 제1 센서 커패시터(Cs1)에 유지된다.

그 후, 제1 센서 커패시터(Cs1)에 유지된 센서 초기 전압(Vso)은 제1 광 센서(Ps1)의 검출 결과에 기초하는 센싱 전류(Is1)에 의해 방전된다. 상기 방전에 따라, 제1 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 센서 초기 전압 (Vso)보다 커진다. 그리고, 상기 게이트 전압(Vg3)이 제1 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 제1 발광 제어 트랜지스터(M3)는 오프 상태로 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 센싱 전류(Is1)에 의한 제1 센서 커패시터(Cs1)의 방전에 따라, 게이트 전압(Vg3)이 상승을 시작한다. 상기 게이트 전압(Vg3)이 문턱 전압(Vth3)에 도달할 때까지의 시간이 휘도 열화 보상 발광 기간(T21)에 해당한다. 또한, 전술한 바와 같이, 휘도 열화 보상 발광 기간(T21)의 길이는 제1 센서 커패시터(Cs1)의 방전 시간에 해당단다. 휘도 열화 보상 발광 기간(T21)의 길이는 센싱 전류(Is1)와 센서 커패시터(Cs1)과의 관계에 따라서 결정된다.

이와 같이, 도 7에 나타내는 예에서, 화소 회로(110)는 (T11 + T21 + T12 + T22)/T0의 듀티비로 구동한다. 또한, 상시 발광 기간(T11, T12)이 길게 설정 될수록(즉, SW1 신호 및 SW2 신호가 L 레벨로 되는 기간이 길수록), 듀티비가 보다 높아지는 경향이 있다. 그러므로, 상시 발광 기간(T11, T12)을 비교적 길게 설정함으로써, 의사 윤곽의 발생을 억제하는 것도 가능하게 된다.

이상, 도 6 및 도 7을 참조하여, 도 5에 도시된, 본 실시예에 따른 화소 회로(110)를 구성하는 각 소자의 구동 타이밍의 일 예에 대하여 설명하였다.

[2.3. 휘도 열화의 보상의 원리]

이어서, 상기에 설명한 본 실시예에 따른 표시 장치(10)의 유기 EL 소자(OL)의 휘도 열화의 보상에 관한 동작 원리에 대해서, 도 5에 나타낸 화소 회로(110)의 회로 구성에 맞춰서 참조하면서 설명한다.

본 실시예에 따른 표시 장치(10)의 전술한 제1 실시예에 있어서 (식 11) ~ (식 13)으로서 나타낸 관계식은 이하에 (식 16) ~ (식 19)로서 나타내는 관계식으로 나타내진다.

…(식 17)

…(식 18a)

…(식 18b)

…(식 19a)

…(식 19b)

또한, 상기에 (식 16) ~ (식 19b)로서 나타낸 관계식에 있어서, 계수 K21은 휘도 열화율(a), 구동 전류(Ic), 및 제1 커패시터(Cs1)와 휘도 열화 보상 기간(T21)과의 사이의 관계를 결정하기 위한 상수이다. 마찬가지로, 계수(K22)는 휘도 열화율(a), 구동 전류(Ic), 및 제2 커패시터(Cs2)와 휘도 열화 보상 기간(T22)과의 사이의 관계를 결정하기 위한 정수이다.

또한, 휘도 열화 보상 발광 기간(T21, T22)의 각각에 있어서, 보상 후의 휘도 열화율(즉, 휘도 열화 보상율)이 최대로 되는 조건은 이하의 (식 20) 및 (식 21)로 나타내진다.

…(식 21)

여기서, 도 8은 본 실시예에 따른 표시 장치(10)에 있어서, 상대 휘도와 보상 후의 휘도 열화율(Ld/Li) 사이의 관계의 일 예를 나타낸다. 도 8에 있어서, 세로축은 보상 후의 휘도 열화율(Ld/Li)을 나타내고 있다. 또한, 가로축은 상대 휘도를 나타내고 있다.

도 8에 나타내는 예에서는, 유기 EL 소자(OL)의 휘도 열화율(a) = 0.95, 1 프레임 중의 발광 기간(T0)에 있어서 상시 발광 기간(T11 및 T12)가 차지하는 비율(T11/T0) = T12/T0 = 0.25, 발광 기간(T0)에 있어서 휘도 열화 보상 발광 기간의 최대 값(T21m 및 T22m)이 차지하는 비율(T21m/T0) = T22m/T0 = 0.25으로 하고 있다. 이와 같은 조건에 기초하여 상대 휘도가 10%로 되는 전류 값(Ic)에서, 상기에 나타낸 (식 20)을 만족하는 경우의 상대 휘도와 보상 후의 휘도 열화율(Ld/Li)과의 관계를 도시한 것이 도 8이다. 또한, 상대 휘도가 3%로 되는 전류 값(Ic)에 있어서, 상기에 나타낸 (식 21)을 만족하는 경우의 상대 휘도와 보상 후의 휘도 열화율(Ld/Li)과의 관계를 도시한 것이 도 8이다.

또한, 도 8에 나타내는 예에서는, 제1 광센서(Ps1) 및 제2 광센서(Ps2)의 성능은 동등하며, 계수들(K21, K22)은 K21 = K22의 관계를 나타낸다. 또한, 센서 커패시터(Cs1)는 센서 커패시터(Cs2)보다도 커패시터 값이 크다.(즉, Cs1 > Cs2) 상대 휘도가 10%로 되는 경우의 구동 전류(Ic)는 상대 휘도가 3%로 되는 경우의 구동 전류(Ic) 보다도 커진다.

여기서, 도 4를 참조하면 알 수 있듯이, 제1 실시예에 따른 표시 장치(10)에서는, 상대 휘도 10%의 미만의 범위에 있어서 보상 후의 휘도 열화율(Ld/Li)이 상대 휘도의 저하에 따라 급격하게 감소하고, 유기 EL 소자(OL)의 휘도 열화율(a) = 0.95에 즉시 수렴한다. 도 8에 나타내는 바와 같이, 본 실시예에 따른 표시 장치(10)에 의하면, 상대 휘도 10%의 미만의 범위에서, 상대 휘도가 3% 미만까지의 보상 후의 휘도 열화율(Ld/Li)은 a = 0.95 보다 높은 값으로 유지된다.

전술한 제1 실시예에 따른 표시 장치(10)는 휘도 열화 보상을 위한 제어 회로가 1 계통인 구성이다. 제2 실시예에 따른 표시장치는 제1 실시예에 따른 표시장치보다 낮은 상대 휘도까지(예를 들어, 상대 휘도가 3% 이상의 범위에 있어서) 보상 후의 휘도 열화율(Ld/Li)을 a = 0.95 보다 높은 값으로 유지하는 것이 가능하다. 예를 들어, 상대 휘도가 3%로 되는 전류 값(Ic)에서, 전술한 (식 14)를 만족하도록 화소 회로(110)에 대해 조정을 실시함으로써, 상대 휘도가 3% 미만인 범위에서 보상 후의 휘도 열화율(Ld/Li)이 a = 0.95 보다도 높은 값으로 유지되는 것도 가능하다.

그러나, 제1 실시예에 따른 표시 장치(10)에서 전술한 (식 14)를 만족하는 조건보다 저휘도 측에 설정된 경우에는, 고휘도 측에서 보상 후의 휘도 열화율(Ld/Li)이 상대적으로 보다 낮아지는 경향이 있다.

도 9에는, 전술한 제1 실시예에 따른 표시 장치(10)와 본 실시예에 따른 표시 장치(10)에 있어서, 상대 휘도에 따른 보상 후의 휘도 열화율(Ld/Li)의 비교 결과의 일 예를 나타낸다. 즉, 도 9는 도 8에 대한 비교예로서, 제1 실시예에 따른 표시 장치(10)에서 전술한 (식 14)를 만족하는 조건을 더 저휘도 측에 설정한 경우의 상대 휘도에 따른 보상 후의 휘도 열화율(Ld/Li)에 대한 그래프를 추가한 도면이다. 또한, 도 9에 있어서, 「2 계통 구성」으로서 도시된 그래프는 본 실시예에 따른 표시 장치(10)에 대응하고, 「1 계통 구성」으로서 나타낸 그래프는 비교예에 대응하고 있다.

도 9를 참조하면 알 수 있는 바와 같이, 1 계통 구성의 경우에는 전술한 (식 14)를 만족하는 조건을 더 저휘도 측에 설정함으로써, 보상 후의 휘도 열화율(Ld/Li)을 더 넓은 상대 휘도의 범위에서 a = 0.95 보다도 높은 값으로 유지하는 것이 가능하게 된다. 그러나, 1 계통 구성의 경우에는 (식 14)를 만족하는 조건을 더 저휘도 측에 설정함으로써, 고휘도 측에서 보상 후의 휘도 열화율(Ld/Li)이 상대적으로 낮아진다.

이것에 대해, 본 실시예에 따른 표시 장치(10)에서는 더 넓은 상대 휘도의 범위(특히, 저휘도 측)에서 보상 후의 휘도 열화율(Ld/Li)을 a = 0.95 보다 높은 값으로 유지한다. 또한, 표시장치(10)는 고휘도 측에서도, 보상 후의 휘도 열화율(Ld/Li)을 보다 높은 값으로 유지하는 것이 가능하다.

또한, 상기에서는, 화소 회로(110)가 휘도 열화 보상을 위한 제어 회로(즉, 광 센서(Ps)와 센서 커패시터(Cs)을 사용한 방전 회로)를 2 계통으로 구비하는 경우의 일 예에 대하여 설명하였으나, 반드시 이러한 구성에 한정되지는 않는다. 구체적인 일 예로서, 화소 회로(110)는 휘도 열화 보상을 위한 제어 회로를 3 계통 이상 포함할 수 있다.

이상, 도 8 및 도 9를 참조하여, 본 실시예에 따른 표시 장치(10)에 있어서, 유기 EL 소자(OL)의 휘도 열화의 보상에 따른 동작의 원리에 대해서, 도 5에 나타낸 화소 회로(110)의 회로 구성에 맞춰서 참조하면서 설명하였다.

[2.4. 변형예]

이어서, 본 실시예에 따른 표시 장치(10)의 변형예로서, 화소 회로(110)의 구동 타이밍의 다른 일 예에 대하여 설명한다.

도 6 및 도 7에 나타내는 구동 타이밍의 예에서는, 발광 제어 트랜지스터(M3)의 구동에 기초하는 상시 발광 기간(T11)의 길이와, 발광 제어 트랜지스터(M5)의 구동에 기초하는 상시 발광 기간(T12)의 길이가 거의 동등한 경우의 일 예에 대하여 설명하였다. 한편으로, 휘도 열화 보상 발광 기간(T21m, T22m)의 길이가 유지되어 있으면, 상시 발광 기간(T11, T12)의 길이의 비율은 예상되는 표시 장치(10)의 운용 형태에 따라서 적절하게 변경할 수 있다.

예를 들어, 도 10은 본 실시예의 변형예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 설명도이다. 또한, 도 10에 있어서 참조 부호(P11’ ~ P17’)으로 나타낸 케이스 각각은 도 6에 나타내는 예에 있어서, 참조 부호(P11 ~ P17)로 나타낸 케이스에 대응하고 있다.

도 10에서는, 도 6에 도시된 상시 발광 기간(T11)을 필요로 하는 최소한의 길이로 단축하여 상시 발광 기간(T12)의 길이를 연장한 경우의 일 예가 도시되었다. 또한, 이때, 상시 발광 기간(T11)의 필요로 하는 최소한의 길이는 제1 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)을 제1 센서 커패시터(Cs1)에 유지하기 위해 필요로 하는 시간에 해당하고, 구체적으로는 수 10 μs 정도로 된다.

또한, 도 11은 본 실시예의 변형예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다. 도 10에 도시된 바와 같이, 도 11은 도 5에 나타낸 본 실시예에 따른 화소 회로(110)를 상시 발광 기간(T12)의 길이가 연장되도록 구동한 경우에 있어서, 상기 화소 회로(110)의 구동 타이밍의 일 예를 도시한 것이다. 또한, 도 11에서는, 도 10의 참조 부호(P15’)로 나타낸 케이스의 SW1 신호 및 SW2 신호와, 발광 제어 트랜지스터들(M3 및 M5) 각각의 게이트 전압(Vg3 및 Vg5)의 시계열에 따른 변화와의 관계를 도시하고 있다..

또한, 전술한 바와 같이, 상시 발광 기간 T11은 제1 스위칭 트랜지스터(M4)가 온 상태에 제어되는 기간, 즉, SW1 신호가 L 레벨로 되는 기간에 해당한다. 또한, 상시 발광 기간 T12는 제2 스위칭 트랜지스터(M6)가 온 상태에 제어되는 기간, 즉, SW2 신호가 L 레벨로 되는 기간에 해당한다. 그러므로, 도 10 및 도 11에 나타내는 바와 같이, 화소 회로(110)를 구동하는 경우에는, SW1 신호가 L 레벨로 되는 기간을 필요로 하는 최소한의 길이로 단축하고, 상기 단축되는 만큼, SW2 신호가 L 레벨로 되는 기간을 연장할 수 있다.

또한, 도 10 및 도 11에 나타내는 예에서는, 상시 발광 기간(T11)의 길이를 0에 근사한 경우에, 변형예에 따른 화소 회로(110)는 (T21 + T12 + T22)/T0의 듀티비로 구동하는 것으로 간주하는 것이 가능하다.

이상, 본 실시예에 따른 표시 장치(10)의 변형예로서, 도 10 및 도 11을 참조하여, 화소 회로(110)의 구동 타이밍의 다른 일 예에 대하여 설명하였다.

[2.5. 정리]

이상 설명한 바와 같이, 본 실시예에 따른 표시 장치(10)는 휘도 열화 보상을 위한 제어 회로를 여러 계통 포함한다. 표시 장치(10)는 1 프레임 중의 발광 기간(T0)을 계통마다, 상시 발광 기간과 휘도 열화 보상 발광 기간으로 나눠서 제어 가능하게 한다. 이와 같은 구성에 기초하여, 표시 장치(10)는 상시 발광 기간에서, 발광 휘도(계조)에 따라 유기 EL 소자(OL)의 휘도를 제어한다. 또한, 표시 장치(10)는 여러 계통을 포함하는 휘도 열화 보상을 위한 제어 회로마다, 대응하는 휘도 열화 보상 발광 기간의 길이를 제어한다. 이에 따라, 표시 장치(10)는 유기 EL 소자(OL)의 휘도 열화량에 따라서, 상기 유기 EL 소자(OL)의 발광량을 보정한다(즉, 휘도 열화를 보상한다).

이와 같은 구성에 의해, 본 실시예에 따른 표시 장치(10)는 전술한 제1 실시예에 따른 표시 장치(10)와 마찬가지로, 발광 휘도(계조)에 따라 유기 EL 소자(OL)의 휘도를 제어하는 것과 유기 EL 소자(OL)의 휘도 열화의 보상을 제어하는 것이 독립하여 가능하게 된다. 즉, 본 실시예에 따른 표시 장치(10)에 의하면, 유기 EL 소자(OL)의 휘도를 설정하는 것과, 상기 유기 EL 소자(OL)의 휘도 열화량에 따른 발광량의 보정을 하는 것이 가능하게 된다.

또한, 본 실시예에 따른 표시 장치(10)에서는, 상시 발광 기간(T11, T12)의 길이를 적절하게 변경하는 것이 가능하다. 그러므로, 본 실시예에 따른 표시 장치(10)에 의하면, 상시 발광 기간(T11, T12)의 길이를 상기 표시 장치(10)의 운용 형태에 맞춰서 적절하게 설정함으로써, 이른바 의사 윤곽의 발생을 억제하는 것이 가능하게 된다.

또한, 본 실시예에 따른 표시 장치(10)에서는, 광 센서들(Ps1, Ps2)의 감도 특성에 맞춰서, 광 센서들(Ps1, Ps2)의 설계 파라메타(예를 들어, 센서의 크기, 센서로의 조사 광량, 센서 커패시터들(Cs1, Cs2)의 값 등)를 적절하게 조정함으로써, 목표로 하는 휘도 열화율(a)에 맞춰서 휘도 열화 보상 기간(T21, T22)을 적절하게 조정하는 것이 가능하다. 즉, 본 실시예에 따른 표시 장치(10)에 의하면, 휘도 열화 보상 기간(T21, T22)에 있어서 동작을, 상기 표시 장치(10)의 운용 형태에 맞춰서 적절하게 설정하는 것이 가능하다.

또한, 본 실시예에 따른 표시 장치(10)에 의하면, 더 넓은 상대 휘도 범위(특히, 저휘도 측)의 보상 후의 휘도 열화율(Ld/Li)을 미리 결정된 휘도 열화율(a) 보다도 높은 값으로 유지하고, 고휘도 측의 상기 휘도 열화율(Ld/Li)을 더 높은 값으로 유지하는 것이 가능하게 된다.

<3. 제3 실시예>

이어서, 본 발명의 제3 실시예에 따른 표시 장치에 대해서 설명한다. 본 실시예에 따른 표시 장치는 주로, 화소 회로(110)의 구성이나 상기 화소 회로(110)의 구동 타이밍이 전술한 각 실시예에 따른 표시 장치와 다르다. 본 설명에서는, 본 실시예에 따른 표시 장치에 대해서, 특히, 화소 회로(110)의 구성이나, 상기 화소 회로(110)의 구동 타이밍에 촛점을 맞추어 설명하고, 그 외의 구성에 대하여는, 상세한 설명은 생략한다.

[3.1. 화소 회로의 구성]

먼저, 도 12를 참조하여, 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명한다. 도 12는 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하기 위한 설명도이다.

또한, 도 12에서는, 도 1에 도시된 표시부(100)를 구성하는 복수의 화소 회로(110) 중, i 행 j 열의 교차 부분에 대응하여 배치되는 화소 회로(110)의 일 예가 도시되어 있다. 또한, 표시부(100)를 구성하는 다른 화소 회로(110)에 대하여는, 도 12에 나타내는 화소 회로(110)의 구성과 동일한 구성을 갖는 것이 가능하기 때문에, 상세한 설명을 생략한다.

도 12에 나타내는 바와 같이, 본 실시예에 따른 화소 회로(110)는 유기 EL 소자(OL), 유지 커패시터(C1), 스위칭 트랜지스터(M1), 구동 트랜지스터(M2), 광 센서(Ps1), 센서 커패시터들(Cs11, Cs12), 발광 제어 트랜지스터(M3), 및 스위칭 트랜지스터들(M4, M7)을 포함한다.

구동 트랜지스터(M2) 및 발광 제어 트랜지스터(M3)는 예를 들어, P 채널형의 MOSFET(metal-oxide-semiconductor field-effect transistor)일 수 있다.

구동 트랜지스터(M2)는 소스 단자에 제1 전원 전압(VDD)을 공급하는 신호 선이 접속되고, 드레인 단자에는 발광 제어 트랜지스터(M3)의 소스 단자가 접속된다. 또한, 발광 제어 트랜지스터(M3)의 드레인 단자에는 유기 EL 소자(OL)의 애노드가 접속된다. 또한, 유기 EL 소자(OL)의 캐소드에는 제2 전원 전압(VSS)이 접속되어 있다.

또한, 구동 트랜지스터(M2), 유지 커패시터(C1) 및 스위칭 트랜지스터(M1) 각각은 전술한 제1 실시예에 따른 화소 회로(110)(도 2 참조)의 유지 커패시터(C1), 스위칭 트랜지스터(M1), 및 구동 트랜지스터(M2)에 대응한다. 구동 트랜지스터(M2), 유지 커패시터(C1), 및 스위칭 트랜지스터(M1) 사이의 접속 관계에 대해서도, 전술한 제1 실시예에 따른 화소 회로(110)와 동일하기 때문에, 상세한 설명은 생략한다.

또한, 본 실시예에 따른 표시 장치(10)는 전술한 제1 실시예에 따른 SW 신호로서, SW1 신호 및 SW2 신호 각각을 별도로 화소 회로(110)에 공급 가능하게 구성되어 있다. 도 12에 도시된 보상 제어 신호 선(113a)은 화소 회로(110)에 SW1 신호를 공급하기 위한 신호 선이다. 마찬가지로, 보상 제어 신호 선(113b)은 화소 회로(110)에 SW2 신호를 공급하기 위한 신호 선이다. 또한, 전술한 제1 실시예에 따른 SW 신호와 마찬가지로, 스캔 드라이버(120)가 각 화소 회로(110)에 SW1 신호 및 SW2 신호를 공급될 수 있다.

제1 스위칭 트랜지스터(M4)는 소스 단자가 보상용 전압 신호 선(115)에 접속되고, 드레인 단자가 발광 제어 트랜지스터(M3)의 게이트 단자에 접속된다. 제1 스위칭 트랜지스터(M4)는 보상 제어 신호 선(113a)를 통하여 게이트 단자로 전달되는 SW 신호에 따라서, 온 또는 오프된다.

광 센서(Ps1)는 예를 들어, 포토다이오드나 포토트랜지스터를 포함 할 수 있다. 또한, 광 센서(Ps1)의 재료로서, 예를 들어, 폴리 실리콘, 아모퍼스 실리콘 등을 들 수 있다. 광 센서(Ps1)는 한 쪽의 단자가 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자가 기준 전압(GND)에 접속되어 있다. 광 센서(Ps1)는 유기 EL 소자(OL)로부터의 광의 일부가 조사되도록 마련되어 있다.

또한, 제1 센서 커패시터(Cs11)의 한 쪽의 단자는 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자는 기준 전압(GND)에 접속되어 있다. 또한, 제1 센서 커패시터(Cs12)의 한 쪽의 단자는 발광 제어 트랜지스터(M3)의 게이트 단자에 접속되고, 다른 쪽의 단자는 제2 스위칭 트랜지스터(M7)를 통하여 기준 전압(GND)에 접속되어 있다. 제2 스위칭 트랜지스터(M7)는 보상 제어 신호 선(113b)를 통하여 게이트 단자에 전달되는 SW2 신호에 따라서, 온 또는 오프된다.

즉, 스위칭 트랜지스터(M7)가 오프 상태인 경우에는, 센서 커패시터들(Cs11, Cs12) 중, 제1 센서 커패시터(Cs11)만이 발광 제어 트랜지스터(M3)의 게이트 단자와 기준 전압(GND) 사이에 접속된다. 또한, 제2 스위칭 트랜지스터(M7)가 온 상태인 경우에는, 발광 제어 트랜지스터(M3)의 게이트 단자와 기준 전압(GND) 사이에 센서 커패시터들(Cs11, Cs12)이 병렬로 접속되어 된다.

이와 같은 구성에 의해, 제2 스위칭 트랜지스터(M7)가 오프 상태인 경우에는, 발광 제어 트랜지스터(M3)의 게이트 단자의 전위(Vg3)가 제1 센서 커패시터(Cs11)에 유지된다. 또한, 제2 스위칭 트랜지스터(M7)가 온 상태인 경우에는, 발광 제어 트랜지스터(M3)의 게이트 단자의 전위(Vg3)가 센서 커패시터들(Cs11, Cs12)에 유지 된다.

즉, 제1 스위칭 트랜지스터(M4)가 온 상태로 되면, 보상용 전압 신호 선(115)을 통하여 데이터 드라이버(130)로부터 발광 제어 트랜지스터(M3)의 게이트 단자에 소정의 전위로 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 인가된다.

이것에 의해, 발광 제어 트랜지스터(M3)가 온 상태로 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호에 따라서 구동 트랜지스터(M2)가 선택적으로 온 상태로 된다. 그리고, 유지 커패시터(C1)에 유지된 DT 신호에 따라 구동 전류(Ic)가 발광 제어 트랜지스터(M3)를 통하여, 유기 EL 소자(OL)로 공급되고, 상기 유기 EL 소자(OL)의 발광 상태가 제어된다.

이어서, 제1 스위칭 트랜지스터(M4)가 오프 상태로 되면, 발광 제어 트랜지스터(M3)의 게이트 단자가 플로팅 상태로 된다.

이때, 제2 스위칭 트랜지스터(M7)가 오프 상태인 경우에는, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)가 제1 센서 커패시터(Cs11)에 유지된다. 또한, 이 시점에서는, 발광 제어 트랜지스터(M3)는 온 상태이고, 상기 발광 제어 트랜지스터(M3)의 드레인-소스 사이를 흐르는 전류(IL) = Ic이다.

그 후, 제1 센서 커패시터(Cs11)에 유지된 센서 초기 전압(Vso)은 광 센서(Ps1)의 검출 결과에 기초하는 센싱 전류(Is1)에 의해 방전된다. 상기 방전에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 전위(Vso)로부터 상승한다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 상태로 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 제2 스위칭 트랜지스터(M7)가 온 상태인 경우에는, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)이 센서 커패시터들(Cs11, Cs12)에 유지된다. 또한, 이 시점에서는, 발광 제어 트랜지스터(M3)는 온 상태이고, 상기 발광 제어 트랜지스터(M3)의 드레인-소스 사이를 흐르는 전류(IL) = Ic이다.

그 후, 센서 커패시터들(Cs11, Cs12)에 유지된 센서 초기 전압(Vso)은 광 센서(Ps1)의 검출 결과에 기초하는 센싱 전류(Is1)에 의해 방전된다. 상기 방전에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 전위(Vso)로부터 상승한다. 또한, 이때 게이트 전압(Vg3)은 제2 스위칭 트랜지스터(M7)가 오프 상태인 경우와는 다른 특성으로 변화하는 것으로 된다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 상태로 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 상기의 설명에서는, 도 12에 나타내는 화소 회로(110)의 각 트랜지스터로서, P 채널형의 트랜지스터를 적용한 경우를 예로서 설명하였으나, 반드시 이러한 구성에 한정되는 것은 아니다. 구체적인 일 예로서, 도 12에 나타내는 화소 회로(110)의 각 트랜지스터를 N 채널형의 트랜지스터로서 구성할 수 있다. 또한, 그 경우에는, 각 신호의 전위의 관계를 각 트랜지스터의 특성에 맞춰서 적절하게 변경할 수 있다.

이상, 도 12를 참조하여 본 실시예에 따른 화소 회로의 구성의 일 예에 대하여 설명하였다.

[3.2. 구동 타이밍]

이어서, 도 13을 참조하여, 도 12에 도시된 본 실시예에 따른 화소 회로(110)를 구성하는 각 소자의 구동 타이밍의 일 예에 대하여 설명한다. 도 13은 본 실시예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 설명도이다. 또한, 본 설명에서는, i 행 j 열에 위치하는 화소 회로(110)인 경우를 예로 설명하고, 다른 화소 회로(110)에 대하여는 동일하기 때문에 상세한 설명을 생략한다.

도 13에 있어서, 참조 부호 T0는 1 프레임 기간에 유기 EL 소자(OL)를 발광시킴으로써, 영상을 표시시키기 위한 발광 기간을 모식적으로 나타내고 있다. 또한, 설명을 쉽게 하기 위해, 도 13에 도시된 타이밍차트에서는, 유기 EL 소자(OL)의 발광 기간(T0)을 1 프레임 기간으로서 나타내고 있고, 그 외의 제어를 위한 기간에 대하여는 도시를 생략하고 있다. 그러므로, 1 프레임 기간에는, 발광 기간(T0)과는 별도로, 구동 트랜지스터의 문턱값의 변화를 보상하기 위한 제어 기간 등을 별도로 포함 될 수 있다.

도 13에 나타내는 바와 같이, 본 실시예에 따른 화소 회로(110)는 발광 기간(T0)을 상시 발광 기간(T11, T12)과, 휘도 열화 보상 발광 기간(T21, T22)으로 나눠서 제어 가능하게 구성되어 있다. 또한, 참조 부호 T21m 및 T22m는 각각 휘도 열화 보상 발광 기간(T21, T22)의 최대 값을 나타낸다. 또한, 상시 발광 기간(T11, T12)은 유기 EL 소자(OL)를 발광 휘도(계조)에 따른 DT 신호에 의해 결정되는 정전류(Ic)에 기초하여 상시 발광시키는 기간을 나타내고 있다.

또한, 제1 휘도 열화 보상 발광 기간(T21)은 유기 EL 소자(OL)의 휘도 열화를 보상하기 위한 기간에 해당하고, 상기 제1 휘도 열화 보상 발광 기간(T21)에서는 제2 스위칭 트랜지스터(M7)가 온 상태로 제어된다. 즉, 제1 휘도 열화 보상 발광 기간(T21)은 센서 커패시터들(Cs11, Cs12)의 방전 시간에 기초하여 변화하고, 유기 EL 소자(OL)의 발광 휘도가 높을수록(즉, 구동 전류(Ic)가 증가할수록), 보다 짧아지는 경향이 있다.

마찬가지로, 제2 휘도 열화 보상 발광 기간(T22)은 유기 EL 소자(OL)의 휘도 열화를 보상하기 위한 기간에 해당하고, 상기 제2 휘도 열화 보상 발광 기간(T22)에서는, 제2 스위칭 트랜지스터(M7)가 오프 상태로 제어된다. 즉, 제2 휘도 열화 보상 발광 기간(T22)은 제1 센서 커패시터(Cs11)의 방전 시간에 기초하여 변화하고, 유기 EL 소자(OL)의 발광 휘도가 높을수록(즉, 구동 전류(Ic)가 증가할수록) 더 짧아지는 경향이 있다.

또한, 제2 스위칭 트랜지스터(M7)가 온 상태에 있어서, 센서 초기 전압(Vso)이 유지되는 커패시터(즉, 센서 커패시터(Cs11, Cs12)의 합성 커패시터)이 「제1 커패시터」의 일 예에 해당한다. 또한, 제2 스위칭 트랜지스터(M7)가 오프 상태에 있어서, 센서 초기 전압(Vso)이 유지되는 커패시터(즉, 센서 커패시터(Cs11))이 「제2 커패시터」의 일 예에 해당한다.

도 13에 있어서, 참조 부호(P21 ~ P27)는 구동 전류(Ic)에 따른(즉, 유기 EL 소자(OL)의 발광 휘도에 따른), 상시 발광 기간(T11 및 T12)과, 휘도 열화 보상 발광 기간(T21 및 T22)과의 관계의 일 예를 나타내고 있다.

이어서, 도 12 및 도 14를 참조하여, 본 실시예에 따른 화소 회로(110)의 각 소자의 구동 타이밍의 일 예에 대하여 설명한다. 도 14는 본 실시예에 따른 화소 회로(110)의 구동 타이밍의 일 예에 대하여 설명하기 위한 개략적인 타이밍차트이다. 또한, 도 14에 도시된 예에서는, 도 13에서 참조 부호(P25)로 나타낸 케이스의 SW1 신호 및 SW2 신호와, 발광 제어 트랜지스터들(M3, M5) 각각의 게이트 전압(Vg3, Vg5)의 시계열에 따른 변화와의 관계의 일 예를 도시하고 있다. 또한, Scan 신호, DT 신호, 및 센서 초기 전압(Vso)에 대하여는, 전술한 제1 실시예(도 3 참조)와 동일하기 때문에, 도 14에서는 도시를 생략하고 있다.

도 14에 도시된 바와 같이, SW1 신호는 발광 기간 T0 중에서 기간 T11 및 T12에서, L 레벨로 된다. 즉, 제1 스위칭 트랜지스터(M4)는 상기 SW1 신호에 기초하여, 기간 T11 및 T12에서 온 상태로 된다. 또한, SW2 신호는 발광 기간(T0) 중 기간 T11 및 T21m에서 L 레벨로 된다. 즉, 제2 스위칭 트랜지스터(M7)는 상기 SW2 신호에 기초하여, 기간 T11 및 T21m에서 온 상태로 된다.

구체적으로는, 도 14에 나타내는 바와 같이, 먼저 기간 T12)에서, 제 i 행의 보상 제어 신호 선(113a)을 통하여 L 레벨의 SW1 신호의 공급이 개시되고, 화소 회로(110)내의 제1 스위칭 트랜지스터(M4)가 온 상태로 된다. 따라서, 제 j 열의 보상용 전압 신호 선(115)을 통하여, 상기 발광 제어 트랜지스터(M3)의 게이트 단자로 소정의 전위로 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 게이트 전압(Vg3)으로서 인가된다.

이것에 의해, 발광 제어 트랜지스터(M3)가 온 되고, 데이터 선(114)으로부터 전달되어 유지 커패시터(C1)에 유지된 DT 신호(즉, DT(j))에 따라서 구동 트랜지스터(M2)가 선택적으로 온 된다. 그리고, 발광 제어 트랜지스터(M3)를 통하여, 유지 커패시터(C1)에 유지된 DT 신호에 따른 구동 전류(Ic)가 유기 EL 소자(OL)로 공급된다. 이것에 의해, 유기 EL 소자(OL)는 구동 전류(Ic)에 따른 휘도로 발광한다.

또한, 기간 T12 및 T22m에서 SW2 신호는 H 레벨이기 때문에, 제2 스위칭 트랜지스터(M7)는 오프 된다. 즉, 기간 T12 및 T22m에 있어서, 화소 회로(110) 내의 발광 제어 트랜지스터(M3)의 게이트 단자와 기준 전위(GND) 사이에는, 커패시터들(Cs11, Cs12) 중, 제1 커패시터(Cs11)만이 관여하게 된다.

이어서, SW1 신호가 H 레벨로 되면, 제1 스위칭 트랜지스터(M4)가 오프 되고, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)이 제1 센서 커패시터(Cs11)에 유지된다.

그 후, 제1 센서 커패시터(Cs11)에 유지된 센서 초기 전압(Vso)은 광 센서(Ps1)의 검출 결과에 기초하는 센싱 전류(Is1)에 의해 방전된다. 상기 방전에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 센서 초기 전압 (Vso)보다 커진다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 상태로 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 센싱 전류(Is1)에 의한 제1 센서 커패시터(Cs11)의 방전에 따라, 게이트 전압(Vg3)이 상승을 시작한다. 상기 게이트 전압(Vg3)이 문턱 전압(Vth3)에 도달할 때까지의 시간이 제2 휘도 열화 보상 발광 기간(T22)에 해당한다. 또한, 제2 휘도 열화 보상 발광 기간(T22)의 길이는 제1 센서 커패시터(Cs11)의 방전 시간에 해당하고, 센싱 전류(Is1)와 제1 센서 커패시터(Cs11)과의 관계에 따라서 결정된다.

이어서, 기간(T11)에 있어서, 제 i 행의 보상 제어 신호 선(113a)을 통하여 L 레벨의SW1 신호의 공급이 개시되고, 화소 회로(110) 내의 제1 스위칭 트랜지스터(M4)가 온 된다. 이것에 의해, 제 j 열의 보상용 전압 신호 선(115)을 통하여, 상기 화소 회로(110) 내의 발광 제어 트랜지스터(M3)의 게이트 단자에 소정의 전위에 미리 조정된 센서 초기 전압(Vso)(Vso < 0)이 게이트 전압(Vg3)으로서 인가된다.

또한, 기간 T11에 있어서, 제 i 행의 보상 제어 신호 선(113b)을 통하여 L 레벨의 SW2 신호의 공급이 시작되고, 화소 회로(110) 내의 제2 스위칭 트랜지스터(M7)가 온 된다. 이것에 의해, 화소 회로(110) 내에 있어서, 발광 제어 트랜지스터(M3)의 게이트 단자와 기준 전위(GND) 사이에는, 병렬로 접속된 커패시터들(Cs11 및 Cs12)이 관여하게 된다.

이어서, SW1 신호가 H 레벨로 되면, 제1 스위칭 트랜지스터(M4)가 오프 상태로 되고, 보상용 전압 신호 선(115)을 통하여 인가된 센서 초기 전압(Vso)가 센서 커패시터들(Cs11 및 Cs12)(바꾸어 말하면, 센서 커패시터(Cs11 및 Cs12)의 합성 커패시터)에 유지된다.

그 후, 센서 커패시터들(Cs11 및 Cs12)에 유지된 센서 초기 전압(Vso)은 광 센서(Ps1)의 검출 결과에 기초하는 센싱 전류(Is1)에 의해 방전된다. 상기 방전에 따라, 발광 제어 트랜지스터(M3)의 게이트 전압(Vg3)은 전위(Vso)로부터 상승한다. 그리고, 상기 게이트 전압(Vg3)이 발광 제어 트랜지스터(M3)의 문턱 전압(Vth3)에 도달하면, 상기 발광 제어 트랜지스터(M3)는 오프 되고, 전류(IL) = 0으로 된다(즉, 유기 EL 소자(OL)는 소등한다).

또한, 센싱 전류(Is1)에 의한 센서 커패시터들(Cs11 및 Cs12)의 방전에 따라, 게이트 전압(Vg3)이 상승을 시작한다. 상기 게이트 전압(Vg3)이 문턱 전압(Vth3)에 도달하기 까지의 시간이 제1 휘도 열화 보상 발광 기간(T21)에 해당한다. 또한, 제1 휘도 열화 보상 발광 기간(T21)의 길이는 센서 커패시터들(Cs11, Cs12)(바꾸어 말하면, 센서 커패시터(Cs11 및 Cs12)의 합성 커패시터)의 방전 시간에 해당하고, 센싱 전류(Is1)와 센서 커패시터들(Cs11, Cs12)과의 관계에 따라서 결정된다.

이와 같이, 도 14에 도시된 예에서는, 화소 회로(110)는 (T11 + T21 + T12 + T22)/T0의 듀티비로 구동하는 것으로 된다. 또한, 상시 발광 기간(T11, T12)이 길게 설정될수록(즉, SW1 신호가 L 레벨로 되는 기간이 길수록), 듀티비가 보다 높아지는 경향이 있다. 그러므로, 상시 발광 기간(T11, T12)을 비교적 길게 설정함으로써, 의사 윤곽의 발생을 억제하는 것도 가능하게 된다.

이상, 도 13 및 도 14를 참조하여, 도 12에 도시된 본 실시예에 따른 화소 회로(110)를 구성하는 각 소자의 구동 타이밍의 일 예에 대하여 설명하였다.

또한, 본 실시예에 따른 표시 장치(10)에 있어서, 유기 EL 소자(OL)의 휘도 열화의 보상에 따른 동작 원리는 전술한 제2 실시예에 따른 표시 장치(10)와 동일하므로 상세한 설명은 생략한다. 또한, 본 실시예에 따른 표시 장치(10)에 있어서, 센서 커패시터들(Cs11, Cs12)의 합성 커패시터가, 제2 실시예에 따른 표시 장치(10)(도 5 참조)의 제1 센서 커패시터(Cs1)에 해당한다. 또한, 본 실시예에 따른 표시 장치(10)의 제1 센서 커패시터(Cs11)이 제2 실시예에 따른 표시 장치(10)(도 5 참조)의 제2 센서 커패시터(Cs2)에 해당한다.

또한, 전술한 예에서는, 화소 회로(110)가 커패시터들(Cs11, Cs12)의 2 개의 커패시터 소자를 구비하는 예에 대하여 설명하였으나, 상기 커패시터 소자의 수는 반드시 2 개에 한정되지 않는다. 즉, 본 실시예에 따른 화소 회로(110)는, 3개 이상의 커패시터 소자를 구비할 수 있다. 이 경우에는, 화소 회로(110)에, 상기 3개 이상의 커패시터 소자들 간의 접속 관계를 전환하기 위한 스위칭 트랜지스터를 적절하게 배치할 수 있다.

[3.3. 정리]

이상 설명한 바와 같이, 본 실시예에 따른 표시 장치(10)에 있어서, 화소 회로(110)중 휘도 열화 보상을 위한 제어 회로는 제2 스위칭 트랜지스터(M7)에 의해, 제1 커패시터(센서 커패시터들(Cs11, Cs12)의 합성 커패시터)와 제2 커패시터(센서 커패시터(Cs11)) 간에 전환이 가능하다. 이와 같은 구성에 기초하여, 표시 장치(10)는 상시 발광 기간에 있어서, 발광 휘도(계조)에 따라 유기 EL 소자(OL)의 휘도를 제어한다. 또한, 표시 장치(10)는 제1 커패시터의 방전에 기초하는 휘도 열화 보상 발광 기간의 길이를 제어하고, 제2 커패시터의 방전에 기초하는 휘도 열화 보상 발광 기간의 길이를 제어하여, 유기 EL 소자(OL)의 휘도 열화량에 따라서, 상기 유기 EL 소자(OL)의 발광량을 보정한다(즉, 휘도 열화를 보상한다).

이와 같은 구성에 의해, 본 실시예에 따른 표시 장치(10)는 전술한 제1 실시예에 따른 표시 장치(10)와 마찬가지로, 발광 휘도(계조)에 따른 유기 EL 소자(OL)의 휘도를 제어하는 것과, 유기 EL 소자(OL)의 휘도 열화의 보상을 제어하는 것이 독립적으로 가능하게 된다. 보다 바람직한 예로, 본 실시예에 따른 표시 장치(10)는 유기 EL 소자(OL)의 휘도를 설정하고, 상기 유기 EL 소자(OL)의 휘도 열화량에 따라 발광량의 보정을 실현하는 것이 가능하게 된다.

또한, 본 실시예에 따른 표시 장치(10)는 상시 발광 기간(T11, T12)의 길이를 적절하게 변경하는 것이 가능하다. 그러므로, 본 실시예에 따른 표시 장치(10)에 의하면, 상시 발광 기간(T11, T12)의 길이를 상기 표시 장치(10)의 운용 형태에 맞춰서 적절하게 설정함으로써, 이른바 의사 윤곽의 발생을 억제하는 것이 가능하다.

또한, 본 실시예에 따른 표시 장치(10)에서는, 광 센서들(Ps1, Ps2)의 감도 특성에 맞춰서, 광 센서들(Ps1, Ps2)의 설계 파라메타(예를 들어, 센서의 크기, 센서로의 조사 광량, 센서 커패시터(Cs1 및 Cs2)의 값 등)를 적절하게 조정함으로써, 목표로 하는 휘도 열화율(a)에 맞춰서 휘도 열화 보상 기간(T21, T22)을 적절하게 조정하는 것이 가능하다. 즉, 본 실시예에 따른 표시 장치(10)에 의하면, 휘도 열화 보상 기간(T21, T22)의 동작을 상기 표시 장치(10)의 운용 형태에 맞춰서 적절하게 설정하는 것이 가능하다.

또한, 본 실시예에 따른 표시 장치(10)에 의하면, 더 넓은 상대 휘도의 범위(특히, 저휘도 측)의 보상 후의 휘도 열화율(Ld/Li)을 미리 결정된 휘도 열화율(a) 보다도 높은 값으로 유지하고, 고휘도 측의 상기 휘도 열화율(Ld/Li)을 더 높은 값으로 유지하는 것이 가능하게 된다.

또한, 도 5 및 도 12를 비교하면 알 수 있는 바와 같이, 본 실시예에 따른 표시 장치(10)는 전술한 제2 실시예에 따른 표시 장치(10)에 비해, 화소 회로(110)의 회로 규모를 보다 축소하는 것이 가능하게 된다.

<4. 정리>

이상, 첨부 도면을 참조하면서 본 발명의 바람직한 실시예에 대해서 상세하게 설명하였으나, 본 발명은 이러한 예에 한정되지 않는다. 본 발명의 속하는 기술의 분야에 있어서 통상의 지식을 갖는 자이면, 특허 청구의 범위에 기재된 기술적 사상의 범주 내에 있어서, 각종 변경예 또는 수정예에 착안하여 얻는 것은 명확하고, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것이다.

10 : 표시 장치 100 : 표시부
110 : 화소 회로 112 : 주사 선
113 : 보상 제어 신호 선 114 : 데이터 선
115 : 보상용 전압 신호 선 120 : 스캔 드라이버
130 : 데이터 드라이버

Claims (10)

1. 매트릭스 형상으로 배치된 화소 회로를 포함하는 표시 장치에 있어서,
   상기 화소 회로는,
   전류량에 따른 휘도로 발광하는 발광 소자;
   상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서; 및
   인가된 제2 전압을 유지하는 제1 커패시터 및 제2 커패시터를 포함하는 보상 제어 회로;
   를 포함하고,
   상기 보상 제어 회로는,
   상기 발광 소자의 발광 기간 동안에, 상기 발광 소자의 휘도를 제어하기 위한 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간과는 다른 제2 기간 및 제3 기간 중,
   상기 제2 기간에, 상기 광 센서의 검출 결과와, 상기 제1 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하고,
   상기 제3 기간에, 상기 광 센서의 검출 결과와, 상기 제2 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 것을 특징으로 하는 표시 장치.
2. 제1 항에 있어서,
   상기 제1 커패시터는 상기 제2 기간에 인가된 상기 제2 전압을 유지하고,
   상기 제2 커패시터는 상기 제3 기간에 인가된 상기 제2 전압을 유지하는 것을 특징으로 하는 표시 장치.
3. 제2 항에 있어서,
   상기 보상 제어 회로는 상기 제1 커패시터 및 상기 제2 커패시터 중, 적어도 어느 하나에 유지된 상기 제2 전압과, 상기 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 발광 제어 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
4. 제3 항에 있어서,
   상기 화소 회로는 상기 광 센서로서, 서로 다른 제1 광 센서와, 제2 광 센서를 포함하고,
   상기 보상 제어 회로는, 상기 발광 제어 트랜지스터로서, 서로 다른 제1 발광 제어 트랜지스터 및 제2 발광 제어 트랜지스터를 포함하며,
   상기 제1 광 센서의 한 쪽의 단자와 상기 제1 커패시터의 한 쪽 단자는 상기 제1 발광 제어 트랜지스터의 게이트 단자에 접속되고,
   상기 제2 광 센서의 한 쪽의 단자와 상기 제2 커패시터의 한 쪽 단자는 상기 제2 발광 제어 트랜지스터의 게이트 단자에 접속되며,
   상기 제1 발광 제어 트랜지스터는 상기 제2 기간에, 상기 제1 커패시터에 유지된 상기 제2 전압과, 상기 제1 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하고,
   상기 제2 발광 제어 트랜지스터는 상기 제3 기간에, 상기 제2 커패시터에 유지된 상기 제2 전압과, 상기 제2 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 것을 특징으로 하는 표시 장치.
5. 제3 항에 있어서,
   인가된 상기 제2 전압이 유지되는 커패시터를 상기 제1 커패시터와 상기 제2 커패시터 사이에서 전환하는 스위칭 소자를 구비하고,
   상기 발광 제어 트랜지스터는,
   상기 제2 기간에, 상기 제1 커패시터에 유지된 상기 제2 전압과, 상기 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하고,
   상기 제3 기간에, 상기 제2 커패시터에 유지된 상기 제2 전압과, 상기 광 센서의 검출 결과에 따라서 결정되는 게이트 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 것을 특징으로 하는 표시 장치.
6. 제1 항에 있어서,
   상기 제3 기간은 1 프레임 기간 중에 있어서, 상기 제2 기간 보다 전에 설정되고,
   상기 제1 커패시터의 용량은 상기 제2 커패시터의 용량 보다 큰 것을 특징으로 하는 표시 장치.
7. 제1 항에 있어서,
   상기 화소 회로는,
   게이트 단자에 인가되는 상기 제1 전압에 기초하여, 소스-드레인 사이를 흐르는 전류량을 제어하는 구동 트랜지스터를 포함하고,
   상기 발광 소자로 공급되는 전류량은 상기 구동 트랜지스터와, 상기 보상 제어 회로에 기초하여 제어되는 표시 장치.
8. 제7 항에 있어서,
   상기 구동 트랜지스터는 상기 보상 제어 회로의 전단에 배치되고,
   상기 보상 제어 회로는 상기 구동 트랜지스터를 통하여 공급되는 전류에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 표시 장치.
9. 전류량에 따른 휘도로 발광하는 발광 소자, 상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서, 및 인가된 제2 전압을 유지하는 제1 커패시터와 제2 커패시터를 포함하는 보상 제어 회로를 포함하는 화소 회로가, 매트릭스 형상으로 배치된 표시 장치에 영상을 표시시키기 위한 표시 방법에 있어서,
   상기 발광 소자의 발광 기간 동안에, 상기 발광 소자의 휘도를 제어하기 위한 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간과는 다른 제2 기간 및 제3 기간 중,
   상기 제2 기간에 있어서, 상기 광 센서의 검출 결과와, 상기 제1 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 단계; 및
   상기 제3 기간에 있어서, 상기 광 센서의 검출 결과와, 상기 제2 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 단계를 포함하는 것을 특징으로 하는 표시 방법.
10. 전류량에 따른 휘도로 발광하는 발광 소자, 상기 발광 소자로부터 출사되는 광의 휘도를 검출하는 광 센서, 및 인가된 제2 전압을 유지하는 제1 커패시터 및 제2 커패시터를 포함하는 보상 제어 회로를 포함하는 화소 회로가, 매트릭스 형상으로 배치된 표시 장치에 영상을 표시시키기 위한 프로그램에 있어서,
    상기 발광 소자의 발광 기간 동안에, 상기 발광 소자의 휘도를 제어하기 위한 제1 전압에 따른 휘도로 상시 발광시키는 소정의 길이의 제1 기간과는 다른 제2 기간 및 제3 기간 중,
    상기 제2 기간에 있어서, 상기 광 센서의 검출 결과와, 상기 제1 커패시터에 유지된 상기 제2 전압에 기초하여, 상기 발광 소자로 공급되는 전류량을 제어하는 단계; 및
    상기 제3 기간에 있어서, 상기 광 센서의 검출 결과와, 상기 제2 커패시터에 유지된 상기 제2 전압에 기초하여, 당해 발광 소자로 공급되는 전류량을 제어하는 단계를 실행시키기 위한 프로그램이 기억된 것을 특징으로 하는 기억 매체.

Images