KR20160057571A - 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 - Google Patents
표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 Download PDFInfo
- Publication number
- KR20160057571A KR20160057571A KR1020140158237A KR20140158237A KR20160057571A KR 20160057571 A KR20160057571 A KR 20160057571A KR 1020140158237 A KR1020140158237 A KR 1020140158237A KR 20140158237 A KR20140158237 A KR 20140158237A KR 20160057571 A KR20160057571 A KR 20160057571A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- data
- line data
- signal
- driver
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
표시 패널 구동 방법은 게이트 라인 및 데이터 라인을 포함하는 표시 패널에 표시되는 영상 데이터의 제1 라인 데이터를 출력하는 단계, 게이트 라인에 게이트 신호를 출력하고 제1 라인에 대응하는 데이터 라인에 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 출력하는 단계, 제1 라인 데이터 및 제1 라인 데이터 다음의 제2 라인 데이터가 동일한지 판단하는 단계, 및 제1 라인 데이터 및 제2 라인 데이터가 동일한 경우, 게이트 라인에 게이트 신호를 출력하고 제1 라인 다음의 제2 라인에 대응하는 데이터 라인에 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 출력하는 단계를 포함한다. 따라서, 표시 장치의 소비 전력을 감소시킬 수 있고 데이터 통신에 의한 전자 방해(electromagnetic interference: EMI)를 감소시킬 수 있다.
Description
본 발명은 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시 패널 구동 장치를 포함하는 표시 장치에 관한 것으로, 더욱 상세하게는 영상을 표시하는 표시 장치에 이용되는 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시 패널 구동 장치를 포함하는 표시 장치에 관한 것이다.
액정 표시 장치와 같은 표시 장치는 표시 패널 및 표시 패널 구동 장치를 포함한다.
상기 표시 패널은 제1 방향으로 연장하는 게이트 라인, 상기 제1 방향과 수직한 제2 방향으로 연장하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 의해 정의된 화소를 포함한다.
상기 표시 패널 구동 장치는 상기 게이트 라인으로 게이트 신호를 출력하는 게이트 구동부, 상기 데이터 라인으로 데이터 신호를 출력하는 데이터 구동부, 및 상기 게이트 구동부 및 상기 데이터 구동부의 타이밍을 제어하는 타이밍 제어부를 포함한다.
상기 데이터 구동부는 상기 타이밍 제어부로부터 영상 데이터를 수신하여 상기 데이터 신호를 출력한다.
최근, 상기 타이밍 제어부로부터 상기 데이터 구동부로 출력되는 상기 영상 데이터가 증가하고, 이에 따라, 상기 표시 장치의 소비 전력 및 전자 방해(electromagnetic interference: EMI)가 증가한다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 소비 전력 및 전자 방해를 감소시킬 수 있는 표시 패널 구동 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 패널 구동 방법을 수행하기에 적합한 표시 패널 구동 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 패널 구동 장치를 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널 구동 방법은 게이트 라인 및 데이터 라인을 포함하는 표시 패널에 표시되는 영상 데이터의 제1 라인 데이터를 출력하는 단계, 상기 게이트 라인에 게이트 신호를 출력하고 제1 라인에 대응하는 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 출력하는 단계, 상기 제1 라인 데이터 및 상기 제1 라인 데이터 다음의 제2 라인 데이터가 동일한지 판단하는 단계, 및 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 게이트 라인에 상기 게이트 신호를 출력하고 상기 제1 라인 다음의 제2 라인에 대응하는 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 출력하는 단계를 포함한다.
본 발명의 일 실시예에서, 상기 표시 패널 구동 방법은 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하는 재출력 신호를 더 출력하는 단계를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널 구동 방법은 상기 제1 라인 데이터를 저장하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널 구동 방법은 상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호의 극성을 반전시키는 극성 반전 신호를 출력하는 단계를 더 포함할 수 있고, 상기 극성 반전 신호에 따라 상기 라인 단위로 상기 제1 라인 데이터 신호의 극성이 반전될 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널 구동 방법은 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한지 다른지를 나타내는 패킷 데이터를 출력하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 패킷 데이터는 상기 제1 라인 데이터 신호의 극성을 지정할 수 있다.
본 발명의 일 실시예에서, 상기 패킷 데이터에 따라 상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호의 극성이 반전될 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널 구동 방법은 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 출력하는 단계, 및 상기 게이트 라인에 상기 게이트 신호를 출력하고 상기 제2 라인에 대응하는상기 데이터 라인에 상기 제2 라인 데이터를 기초로 하는 제2 라인 데이터 신호를 출력하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널 구동 방법은 상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성을 반전시키는 극성 반전 신호를 출력하는 단계를 더 포함할 수 있고, 상기 극성 반전 신호에 따라 상기 라인 단위로 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성이 반전될 수 있다.
본 발명의 일 실시예에서, 상기 표시 패널 구동 방법은 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한지를 나타내는 패킷 데이터를 출력하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 패킷 데이터는 상기 제1 라인 데이터 신호의 극성 및 상기 제2 라인 데이터 신호의 극성을 지정할 수 있다.
본 발명의 일 실시예에서, 상기 패킷 데이터에 따라 상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성이 반전될 수 있다.
본 발명의 일 실시예에서, 상기 제1 라인은 제1 게이트 라인일 수 있고 상기 제2 라인은 제2 게이트 라인일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 패널 구동 장치는 타이밍 제어부, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 타이밍 제어부는 게이트 라인 및 데이터 라인을 포함하는 표시 패널에 표시되는 영상 데이터의 제1 라인 데이터를 출력하고, 상기 제1 라인 데이터 및 상기 제1 라인 데이터 다음의 제2 라인 데이터가 동일한지 판단한다. 상기 데이터 구동부는 상기 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 제1 라인에 대응하는 데이터 라인에 출력하고, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제1 라인 다음의 제2 라인에 대응하는 데이터 라인에 출력한다. 상기 게이트 구동부는 상기 게이트 라인에 게이트 신호를 출력한다.
본 발명의 일 실시예에서, 상기 타이밍 제어부는 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하는 재출력 신호를 상기 데이터 구동부에 출력할 수 있다.
본 발명의 일 실시예에서, 상기 데이터 구동부는 상기 제1 라인 데이터를 저장하는 래치를 포함하고, 상기 데이터 구동부는 상기 재출력 신호에 응답하여 상기 래치에 저장된 상기 제1 라인 데이터를 상기 제2 라인에 대응하는 상기 데이터 라인에 출력할 수 있다.
본 발명의 일 실시예에서, 상기 타이밍 제어부는 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 제2 라인 데이터를 상기 데이터 구동부에 출력하지 않을 수 있다.
본 발명의 일 실시예에서, 상기 타이밍 제어부는, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 상기 데이터 구동부에 출력할 수 있고, 상기 데이터 구동부는 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제2 라인 데이터를 기초로 하는 제2 라인 데이터 신호를 출력할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 또 다른 실시예에 따른 표시 장치는 표시 패널 및 표시 패널 구동 장치를 포함한다. 상기 표시 패널은 게이트 라인 및 데이터 라인을 포함한다. 상기 표시 패널 구동 장치는 상기 표시 패널에 표시되는 영상 데이터의 제1 라인 데이터를 출력하고 상기 제1 라인 데이터 및 상기 제1 라인 데이터 다음의 제2 라인 데이터가 동일한지 판단하는 타이밍 제어부, 상기 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 제1 라인에 대응하는 데이터 라인에 출력하고 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제1 라인 다음의 제2 라인에 대응하는 데이터 라인에 출력하는 데이터 구동부, 및 상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동부를 포함한다.
본 발명의 일 실시예에서, 상기 타이밍 제어부는, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 상기 데이터 구동부에 출력할 수 있고, 상기 데이터 구동부는 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제2 라인 데이터를 기초로 하는 제2 라인 데이터 신호를 출력할 수 있다.
이와 같은 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시 패널 구동 장치를 포함하는 표시 장치에 의하면, 데이터 구동부 및 타이밍 제어부 사이의 데이터 통신량을 감소시킬 수 있다. 따라서, 표시 장치의 소비 전력을 감소시킬 수 있고 데이터 통신에 의한 전자 방해(electromagnetic interference: EMI)를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 데이터 구동부에 포함된 데이터 구동 회로부를 나타내는 블록도이다.
도 3은 도 1의 영상 데이터를 표시하는 표시 패널을 나타내는 평면도이다.
도 4는 도 1의 타이밍 제어부로부터 상기 데이터 구동부로 출력되는 상기 영상 데이터를 나타내는 타이밍도 및 도 1의 재출력 신호를 나타내는 파형도이다.
도 5는 도 1의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 7은 도 6의 데이터 구동부에 포함된 데이터 구동 회로부를 나타내는 블록도이다.
도 8은 도 6의 타이밍 제어부로부터 상기 데이터 구동부로 출력되는 영상 데이터를 나타내는 타이밍도 및 도 6의 재출력 신호 및 극성 반전 신호를 나타내는 파형들도이다.
도 9는 도 6의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 11은 도 10의 데이터 구동부에 포함된 데이터 구동 회로부를 나타내는 블록도이다.
도 12는 도 10의 타이밍 제어부로부터 상기 데이터 구동부로 출력되는 영상 데이터 및 패킷 데이터를 나타내는 타이밍도이다.
도 13은 도 10의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 2는 도 1의 데이터 구동부에 포함된 데이터 구동 회로부를 나타내는 블록도이다.
도 3은 도 1의 영상 데이터를 표시하는 표시 패널을 나타내는 평면도이다.
도 4는 도 1의 타이밍 제어부로부터 상기 데이터 구동부로 출력되는 상기 영상 데이터를 나타내는 타이밍도 및 도 1의 재출력 신호를 나타내는 파형도이다.
도 5는 도 1의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 7은 도 6의 데이터 구동부에 포함된 데이터 구동 회로부를 나타내는 블록도이다.
도 8은 도 6의 타이밍 제어부로부터 상기 데이터 구동부로 출력되는 영상 데이터를 나타내는 타이밍도 및 도 6의 재출력 신호 및 극성 반전 신호를 나타내는 파형들도이다.
도 9는 도 6의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 11은 도 10의 데이터 구동부에 포함된 데이터 구동 회로부를 나타내는 블록도이다.
도 12는 도 10의 타이밍 제어부로부터 상기 데이터 구동부로 출력되는 영상 데이터 및 패킷 데이터를 나타내는 타이밍도이다.
도 13은 도 10의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예 1
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 실시예에 따른 상기 표시 장치(100)는 표시 패널(110), 게이트 구동부(130), 데이터 구동부(140) 및 타이밍 제어부(150)를 포함한다.
상기 표시 패널(110)은 상기 타이밍 제어부(150)로부터 제공되는 영상 데이터(DATA)를 기초로 하는 데이터 신호(DS)를 수신하여 영상을 표시한다. 예를 들면, 상기 영상 데이터(DATA)는 2차원 평면 영상 데이터일 수 있다. 이와 달리, 상기 영상 데이터(DATA)는 3차원 입체 영상을 표시하기 위한 좌안 영상 데이터 및 우안 영상 데이터를 포함할 수 있다.
상기 표시 패널(110)은 게이트 라인(GL)들, 데이터 라인(DL)들 및 복수의 화소(120)들을 포함한다. 상기 게이트 라인(GL)들은 제1 방향(D1)으로 연장하고 상기 제1 방향(D1)에 수직한 제2 방향(D2)으로 배열된다. 상기 데이터 라인(DL)들은 상기 제2 방향(D2)으로 연장하고 상기 제1 방향(D1)으로 배열된다. 각각의 상기 화소(120)들은 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 전기적으로 연결된 박막 트랜지스터(121), 상기 박막 트랜지스터(121)에 연결된 액정 캐패시터(123) 및 스토리지 캐패시터(125)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(140) 및 상기 타이밍 제어부(150)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 게이트 구동부(130)는 상기 타이밍 제어부(150)로부터 제공되는 게이트 시작 신호(STV) 및 게이트 클럭 신호(CLK1)에 응답하여 게이트 신호(GS)를 생성하고, 상기 게이트 신호(GS)를 상기 게이트 라인(GL)으로 출력한다.
상기 데이터 구동부(140)는 상기 타이밍 제어부(150)로부터 제공되는 데이터 시작 신호(STH) 및 데이터 클럭 신호(CLK2)에 응답하여, 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(140)는 상기 영상 데이터(DATA)를 수신하고 상기 데이터 신호(DS)를 출력하는 복수의 데이터 구동 회로부(200)들을 포함할 수 있다.
또한, 상기 데이터 구동부(140)는, 상기 영상 데이터(DATA) 중에서 상기 표시 패널(110)의 제1 라인에 표시되는 제1 라인 데이터를 저장하고, 상기 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 상기 제1 라인에 대응하는 데이터 라인으로 출력한다. 상기 제1 라인 데이터 신호는 상기 데이터 신호에 포함될 수 있다. 또한, 상기 데이터 구동부(140)는, 상기 제1 라인 데이터 및 상기 표시 패널(110)의 상기 제1 라인 다음의 제2 라인에 표시되는 제2 라인 데이터가 동일한 경우, 상기 타이밍 제어부(150)로부터 제공되는 재출력 신호(ROS)에 응답하여 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제2 라인에 대응하는 데이터 라인에 출력할 수 있다. 상기 제1 라인은 상기 게이트 라인(GL)들 중에서 제1 게이트 라인일 수 있고 상기 제2 라인은 상기 제1 게이트 라인 다음의 제2 게이트 라인일 수 있다.
상기 타이밍 제어부(150)는 외부로부터 상기 영상 데이터(DATA) 및 제어 신호(CON)를 수신한다. 상기 제어 신호(CON)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 클럭 신호(CLK)를 포함할 수 있다. 상기 타이밍 제어부(150)는 상기 수평 동기 신호(Hsync)를 이용하여 상기 데이터 시작 신호(STH)를 생성한 후 상기 데이터 시작 신호(STH)를 상기 데이터 구동부(140)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 수직 동기 신호(Vsync)를 이용하여 상기 게이트 시작 신호(STV)를 생성한 후 상기 게이트 시작 신호(STV)를 상기 게이트 구동부(130)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 클럭 신호(CLK)를 이용하여 상기 게이트 클럭 신호(CLK1) 및 상기 데이터 클럭 신호(CLK2)를 생성한 후, 상기 게이트 클럭 신호(CLK1)를 상기 게이트 구동부(130)로 출력하고, 상기 데이터 클럭 신호(CLK2)를 상기 데이터 구동부(140)로 출력한다.
또한, 상기 타이밍 제어부(150)는 상기 영상 데이터(DATA) 중에서 상기 제1 라인 데이터 및 상기 제2 라인 데이터를 비교한다. 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 타이밍 제어부(150)는 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하는 상기 재출력 신호(ROS)를 상기 데이터 구동부(140)로 출력한다. 이 경우, 상기 타이밍 제어부(150)는 상기 제2 라인 데이터를 상기 데이터 구동부(140)로 출력하지 않을 수 있다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 타이밍 제어부(150)는 상기 제2 라인 데이터를 상기 데이터 구동부(140)로 출력한다. 이 경우, 상기 데이터 구동부(140)는 상기 제2 라인 데이터를 저장하고, 상기 제2 라인 데이터를 기초로 하는 제2 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다. 상기 제2 라인 데이터 신호는 상기 데이터 신호에 포함될 수 있다.
도 2는 도 1의 상기 데이터 구동부(140)에 포함된 상기 데이터 구동 회로부(200)를 나타내는 블록도이다.
도 1 및 2를 참조하면, 상기 데이터 구동 회로부(200)는 쉬프트 레지스터(210), 직렬 병렬 변환부(220), 래치(230), 디지털 아날로그 변환부(240) 및 버퍼(250)를 포함한다.
상기 직렬 병렬 변환부(220)는 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 병렬 데이터(DATA1, ..., DATAk)를 출력한다.
상기 쉬프트 레지스터(210)는 상기 데이터 시작 신호(STH)를 쉬프트 시키면서 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치(230)로 제공한다. 또한, 상기 쉬프트 레지스터(210)는 상기 타이밍 제어부(150)로부터 상기 재출력 신호(ROS)를 수신하는 경우, 상기 활성화 신호들(En1, ..., Enk)을 출력하지 않고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치(230)에 저장하지 않을 수 있다.
상기 래치(230)는 상기 병렬 데이터(DATA1, ..., DATAk)를 저장하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 디지털 아날로그 변환부(240)로 출력한다. 여기서, 상기 병렬 데이터(DATA1, ..., DATAk)가 상기 표시 패널(110)의 상기 제1 라인에 표시되면 상기 제1 라인 데이터일 수 있고, 상기 병렬 데이터(DATA1, ..., DATAk)가 상기 표시 패널(110)의 상기 제2 라인에 표시되면 상기 제2 라인 데이터일 수 있다. 따라서, 상기 래치(230)는 상기 제1 라인 데이터 및 상기 제2 라인 데이터를 저장할 수 있다. 상기 래치(230)는 상기 제1 라인 데이터를 저장하는 제1 저장부, 및 상기 제2 라인 데이터를 저장하는 제2 저장부를 포함할 수 있다. 따라서, 상기 래치(230)는 상기 제1 라인 데이터를 상기 제1 저장부로부터 출력하는 동안 상기 제2 라인 데이터를 제2 저장부에 저장할 수 있다. 이 경우, 상기 래치(230)의 상기 제1 저장부로부터 상기 제1 라인 데이터가 출력되더라도 상기 래치(230)는 상기 제1 라인 데이터를 저장할 수 있다.
또한, 상기 래치(230)는, 상기 타이밍 제어부(150)로부터 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일하다고 판단되어 상기 타이밍 제어부(150)로부터 상기 재출력 신호(ROS)를 수신한 경우, 상기 제2 라인 데이터를 상기 타이밍 제어부(150)로부터 수신하지 않고, 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 저장된 제1 라인 데이터를 출력할 수 있다.
상기 디지털 아날로그 변환부(240)는 상기 래치(230)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼(250)로 출력한다. 상기 디지털 아날로그 변환부(240)는 저항들을 포함하는 저항 디지털 아날로그 변환부일 수 있다.
상기 버퍼(250)는 채널들(CH1, ..., CHk)을 통해 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)들로 출력한다. 여기서, 상기 데이터 신호들(DS1, ..., DSk)은 도 1의 상기 데이터 신호(DS)들에 포함될 수 있다.
도 3은 도 1의 상기 영상 데이터(DATA)를 표시하는 상기 표시 패널(110)을 나타내는 평면도이다.
도 1 및 3을 참조하면, 상기 영상 데이터(DATA)는 상기 표시 패널(110)의 제1 라인(L1)에 표시되는 제1 라인 데이터(L1DATA), 상기 표시 패널(110)의 제2 라인(L2)에 표시되는 제2 라인 데이터(L2DATA), 상기 표시 패널(110)의 제3 라인(L3)에 표시되는 제3 라인 데이터(L3DATA), 상기 표시 패널(110)의 제4 라인(L4)에 표시되는 제4 라인 데이터(L4DATA), 상기 표시 패널(110)의 제5 라인(L5)에 표시되는 제5 라인 데이터(L5DATA), 상기 표시 패널(110)의 제6 라인(L6)에 표시되는 제6 라인 데이터(L6DATA) 및 상기 표시 패널(110)의 제7 라인(L7)에 표시되는 제7 라인 데이터(L7DATA)를 포함할 수 있다. 예를 들면, 상기 제1 라인 데이터(L1DATA), 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA)는 동일할 수 있다. 상기 제3 라인 데이터(L3DATA) 및 상기 제4 라인 데이터(L4DATA)는 다를 수 있다. 상기 제4 라인 데이터(L4DATA) 및 상기 제5 라인 데이터(L5DATA)는 동일할 수 있다. 상기 제5 라인 데이터(L5DATA) 및 상기 제6 라인 데이터(L6DATA)는 다를 수 있다. 상기 제6 라인 데이터(L6DATA) 및 상기 제7 라인 데이터(L7DATA)는 다를 수 있다.
도 4는 도 1의 상기 타이밍 제어부(150)로부터 상기 데이터 구동부(140)로 출력되는 상기 영상 데이터(DATA)를 나타내는 타이밍도 및 도 1의 상기 재출력 신호(ROS)를 나타내는 파형도이다.
도 1 내지 4를 참조하면, 상기 타이밍 제어부(150)는 상기 제1 라인 데이터(L1DATA)를 상기 데이터 구동부(140)로 출력한다. 상기 데이터 구동부(140)는 상기 제1 라인 데이터(L1DATA)를 저장하고, 상기 제1 라인 데이터(L1DATA)를 기초로 하는 제1 라인 데이터 신호를 상기 제1 라인(L1)에 대응하는 데이터 라인으로 출력한다.
상기 제1 라인 데이터(L1DATA) 및 상기 제2 라인 데이터(L2DATA)가 동일하므로, 상기 타이밍 제어부(150)는 상기 제1 라인 데이터(L1DATA) 및 상기 제2 라인 데이터(L2DATA)가 동일한 것으로 판단한다. 이 경우, 상기 타이밍 제어부(150)는 상기 재출력 신호(ROS)를 상기 데이터 구동부(140)로 출력하거나 상기 데이터 구동부(140)로 출력되는 상기 재출력 신호(ROS)를 활성화시킨다. 또한, 상기 타이밍 제어부(150)는 상기 제2 라인 데이터(L2DATA)를 상기 데이터 구동부(140)로 출력하지 않는다.
상기 데이터 구동부(140)는 상기 저장된 제1 라인 데이터(L1DATA)를 기초로 하여 상기 제1 라인 데이터 신호를 상기 제2 라인(L2)에 대응하는 데이터 라인으로 출력한다.
상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA)가 동일하므로, 상기 타이밍 제어부(150)는 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA)가 동일한 것으로 판단한다. 이 경우, 상기 타이밍 제어부(150)는 상기 재출력 신호(ROS)를 상기 데이터 구동부(140)로 출력하거나 상기 데이터 구동부(140)로 출력되는 상기 재출력 신호(ROS)를 활성화시킨다. 또한, 상기 타이밍 제어부(150)는 상기 제3 라인 데이터(L3DATA)를 상기 데이터 구동부(140)로 출력하지 않는다.
상기 데이터 구동부(140)는 상기 제2 라인 데이터(L2DATA)와 동일하고 상기데이터 구동부(140)에 저장된 상기 제1 라인 데이터(L1DATA)를 기초로 하여 상기 제1 라인 데이터 신호를 상기 제3 라인(L2)에 대응하는 데이터 라인으로 출력한다.
상기 제3 라인 데이터(L3DATA) 및 상기 제4 라인 데이터(L4DATA)가 다르므로, 상기 타이밍 제어부(150)는 상기 제3 라인 데이터(L3DATA) 및 상기 제4 라인 데이터(L4DATA)가 다른 것으로 판단한다. 이 경우, 상기 타이밍 제어부(150)는 상기 재출력 신호(ROS)를 출력하지 않거나 상기 데이터 구동부(140)로 출력되는 상기 재출력 신호(ROS)를 비활성화시킨다. 또한, 상기 타이밍 제어부(150)는 상기 제4 라인 데이터(L2DATA)를 상기 데이터 구동부(140)로 출력한다.
상기 데이터 구동부(140)는 상기 제4 라인 데이터(L4DATA)를 저장하고, 상기 제4 라인 데이터(L4DATA)를 기초로 하는 제4 라인 데이터 신호를 상기 제4 라인(L4)에 대응하는 데이터 라인으로 출력한다.
상기 제4 라인 데이터(L4DATA) 및 상기 제5 라인 데이터(L5DATA)가 동일하므로, 상기 타이밍 제어부(150)는 상기 제4 라인 데이터(L4DATA) 및 상기 제5 라인 데이터(L5DATA)가 동일한 것으로 판단한다. 이 경우, 상기 타이밍 제어부(150)는 상기 재출력 신호(ROS)를 상기 데이터 구동부(140)로 출력하거나 상기 데이터 구동부(140)로 출력되는 상기 재출력 신호(ROS)를 활성화시킨다. 또한, 상기 타이밍 제어부(150)는 상기 제5 라인 데이터(L5DATA)를 상기 데이터 구동부(140)로 출력하지 않는다.
상기 데이터 구동부(140)는 상기 저장된 제4 라인 데이터(L4DATA)를 기초로 하여 상기 제4 라인 데이터 신호를 상기 제5 라인(L5)에 대응하는 데이터 라인으로 출력한다.
상기 제5 라인 데이터(L5DATA) 및 상기 제6 라인 데이터(L6DATA)가 다르므로, 상기 타이밍 제어부(150)는 상기 제5 라인 데이터(L5DATA) 및 상기 제6 라인 데이터(L6DATA)가 다른 것으로 판단한다. 이 경우, 상기 타이밍 제어부(150)는 상기 재출력 신호(ROS)를 출력하지 않거나 상기 데이터 구동부(140)로 출력되는 상기 재출력 신호(ROS)를 비활성화시킨다. 또한, 상기 타이밍 제어부(150)는 상기 제6 라인 데이터(L6DATA)를 상기 데이터 구동부(140)로 출력한다.
상기 데이터 구동부(140)는 상기 제6 라인 데이터(L6DATA)를 저장하고, 상기 제6 라인 데이터(L6DATA)를 기초로 하는 제6 라인 데이터 신호를 상기 제6 라인(L6)에 대응하는 데이터 라인으로 출력한다.
상기 제6 라인 데이터(L6DATA) 및 상기 제7 라인 데이터(L7DATA)가 다르므로, 상기 타이밍 제어부(150)는 상기 제6 라인 데이터(L6DATA) 및 상기 제7 라인 데이터(L7DATA)가 다른 것으로 판단한다. 이 경우, 상기 타이밍 제어부(150)는 상기 재출력 신호(ROS)를 출력하지 않거나 상기 데이터 구동부(140)로 출력되는 상기 재출력 신호(ROS)를 비활성화시킨다. 또한, 상기 타이밍 제어부(150)는 상기 제7 라인 데이터(L7DATA)를 상기 데이터 구동부(140)로 출력한다.
상기 데이터 구동부(140)는 상기 제7 라인 데이터(L7DATA)를 저장하고, 상기 제7 라인 데이터(L7DATA)를 기초로 하는 제7 라인 데이터 신호를 상기 제7 라인(L7)에 대응하는 데이터 라인으로 출력한다.
도 5는 도 1의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 1 내지 5를 참조하면, 상기 제1 라인 데이터를 출력한다(단계 S110). 구체적으로, 상기 타이밍 제어부(150)는 상기 표시 패널(110)의 상기 제1 라인에 표시되는 상기 제1 라인 데이터를 상기 데이터 구동부(140)로 출력한다.
상기 제1 라인 데이터를 저장한다(단계 S120). 구체적으로, 상기 데이터 구동부(140)는 상기 타이밍 제어부(150)로부터 제공되는 상기 제1 라인 데이터를 저장한다. 예를 들면, 상기 데이터 구동부(140)는 상기 제1 라인 데이터를 상기 래치(230)에 저장할 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 출력한다(단계 S130). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(140)는 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제1 라인에 대응하는 상기 데이터 라인으로 출력한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한지 판단한다(단계 S140). 구체적으로, 상기 타이밍 제어부(150)는 상기 제1 라인 데이터 및 상기 표시 패널(110)의 상기 제2 라인에 표시되는 상기 제2 라인 데이터를 비교한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 재출력 신호(ROS)를 출력한다(단계 S150). 구체적으로, 상기 타이밍 제어부(150)는 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하는 상기 재출력 신호(ROS)를 상기 데이터 구동부(140)로 출력한다. 이 경우, 상기 타이밍 제어부(150)는 상기 제2 라인 데이터를 상기 데이터 구동부(140)로 출력하지 않을 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 출력한다(단계 S160). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(140)는 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 출력한다(단계 S170). 구체적으로, 상기 타이밍 제어부(150)는 상기 표시 패널(110)의 상기 제2 라인에 표시되는 상기 제2 라인 데이터를 상기 데이터 구동부(140)로 출력한다.
상기 제2 라인 데이터를 저장한다(단계 S180). 구체적으로, 상기 데이터 구동부(140)는 상기 타이밍 제어부(150)로부터 제공되는 상기 제2 라인 데이터를 저장한다. 예를 들면, 상기 데이터 구동부(140)는 상기 제2 라인 데이터를 상기 래치(230)에 저장할 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제2 라인 데이터를 기초로 하는 상기 제2 라인 데이터 신호를 출력한다(단계 S190). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(140)는 상기 제2 라인 데이터를 기초로 하는 상기 제2 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다.
본 실시예에 따르면, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 타이밍 제어부(150)로부터 상기 데이터 구동부(140)로 상기 제2 라인 데이터가 출력되지 않으므로, 상기 데이터 구동부(140) 및 상기 타이밍 제어부(150) 사이의 데이터 통신량을 감소시킬 수 있다. 따라서, 상기 표시 장치(100)의 소비 전력을 감소시킬 수 있고 데이터 통신에 의한 전자 방해(electromagnetic interference: EMI)를 감소시킬 수 있다.
실시예 2
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(300)는 이전의 실시예에 따른 도 1의 상기 표시 장치(100)와 데이터 구동부(340) 및 타이밍 제어부(350)를 제외하고는 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
도 6을 참조하면, 본 실시예에 따른 상기 표시 장치(300)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(340) 및 상기 타이밍 제어부(350)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(340) 및 상기 타이밍 제어부(350)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 데이터 구동부(340)는 상기 타이밍 제어부(350)로부터 제공되는 상기 데이터 시작 신호(STH) 및 상기 데이터 클럭 신호(CLK2)에 응답하여, 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(340)는 상기 영상 데이터(DATA)를 수신하고 상기 데이터 신호(DS)를 출력하는 복수의 데이터 구동 회로부(400)들을 포함할 수 있다.
또한, 상기 데이터 구동부(340)는, 상기 영상 데이터(DATA) 중에서 상기 표시 패널(110)의 상기 제1 라인에 표시되는 상기 제1 라인 데이터를 저장하고, 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제1 라인에 대응하는 상기 데이터 라인으로 출력한다. 또한, 상기 데이터 구동부(340)는, 상기 제1 라인 데이터 및 상기 표시 패널(110)의 상기 제1 라인 다음의 상기 제2 라인에 표시되는 상기 제2 라인 데이터가 동일한 경우, 상기 타이밍 제어부(350)로부터 제공되는 상기 재출력 신호(ROS)에 응답하여 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인에 출력할 수 있다. 여기서, 상기 제1 라인은 상기 게이트 라인(GL)들 중에서 상기 제1 게이트 라인일 수 있고 상기 제2 라인은 상기 제1 게이트 라인 다음의 상기 제2 게이트 라인일 수 있다.
또한, 상기 데이터 구동부(340)는 상기 타이밍 제어부(350)로부터 제공되는 극성 반전 신호(POL)에 따라 상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성을 반전시킬 수 있다. 구체적으로, 상기 데이터 구동부(340)는 상기 극성 반전 신호(POL)에 따라 상기 라인마다 상기 데이터 신호(DS)들의 극성을 반전시킬 수 있다.
상기 타이밍 제어부(350)는 외부로부터 상기 영상 데이터(DATA) 및 상기 제어 신호(CON)를 수신한다. 상기 제어 신호(CON)는 상기 수평 동기 신호(Hsync), 상기 수직 동기 신호(Vsync) 및 상기 클럭 신호(CLK)를 포함할 수 있다. 상기 타이밍 제어부(350)는 상기 수평 동기 신호(Hsync)를 이용하여 상기 데이터 시작 신호(STH)를 생성한 후 상기 데이터 시작 신호(STH)를 상기 데이터 구동부(340)로 출력한다. 또한, 상기 타이밍 제어부(350)는 상기 수직 동기 신호(Vsync)를 이용하여 상기 게이트 시작 신호(STV)를 생성한 후 상기 게이트 시작 신호(STV)를 상기 게이트 구동부(130)로 출력한다. 또한, 상기 타이밍 제어부(350)는 상기 클럭 신호(CLK)를 이용하여 상기 게이트 클럭 신호(CLK1) 및 상기 데이터 클럭 신호(CLK2)를 생성한 후, 상기 게이트 클럭 신호(CLK1)를 상기 게이트 구동부(130)로 출력하고, 상기 데이터 클럭 신호(CLK2)를 상기 데이터 구동부(340)로 출력한다. 또한, 상기 타이밍 제어부(350)는 상기 라인 단위로 반전하는 상기 극성 반전 신호(350)를 상기 데이터 구동부(340)로 출력한다.
또한, 상기 타이밍 제어부(350)는 상기 영상 데이터(DATA) 중에서 상기 제1 라인 데이터 및 상기 제2 라인 데이터를 비교한다. 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 타이밍 제어부(350)는 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하는 상기 재출력 신호(ROS)를 상기 데이터 구동부(340)로 출력한다. 이 경우, 상기 타이밍 제어부(350)는 상기 제2 라인 데이터를 상기 데이터 구동부(340)로 출력하지 않을 수 있다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 타이밍 제어부(350)는 상기 제2 라인 데이터를 상기 데이터 구동부(340)로 출력한다. 이 경우, 상기 데이터 구동부(340)는 상기 제2 라인 데이터를 저장하고, 상기 제2 라인 데이터를 기초로 하는 상기 제2 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다.
도 7은 도 6의 상기 데이터 구동부(340)에 포함된 상기 데이터 구동 회로부(400)를 나타내는 블록도이다.
본 실시예에 따른 상기 데이터 구동 회로부(400)는 이전의 실시예에 따른 도 2의 상기 데이터 구동 회로부(200)와 디지털 아날로그 변환부(440)를 제외하고는 실질적으로 동일하다. 따라서, 도 2와 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
도 6 및 7을 참조하면, 상기 데이터 구동 회로부(400)는 상기 쉬프트 레지스터(210), 상기 직렬 병렬 변환부(220), 상기 래치(230), 상기 디지털 아날로그 변환부(440) 및 상기 버퍼(250)를 포함한다.
상기 디지털 아날로그 변환부(440)는 상기 래치(230)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 상기 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼(250)로 출력한다. 이 경우, 상기 디지털 아날로그 변환부(440)는 상기 타이밍 제어부(150)로부터 제공되는 상기 극성 반전 신호(POL)에 따라 상기 라인 단위로 상기 아날로그 데이터(ADATA1, ..., ADATAk)의 극성을 반전시킨다. 따라서, 상기 데이터 구동부(240)로부터 출력되는 상기 데이터 신호(DS)들의 극성이 상기 라인 단위로 반전될 수 있다. 상기 디지털 아날로그 변환부(440)는 저항들을 포함하는 저항 디지털 아날로그 변환부일 수 있다.
도 8은 도 6의 상기 타이밍 제어부(350)로부터 상기 데이터 구동부(340)로 출력되는 상기 영상 데이터(DATA)를 나타내는 타이밍도 및 도 6의 상기 재출력 신호(ROS) 및 상기 극성 반전 신호(POL)를 나타내는 파형들도이다.
도 6 내지 8을 참조하면, 상기 영상 데이터(DATA)는 도 3에 도시된 바와 같이 상기 표시 패널(110)에 표시될 수 있고, 따라서, 상기 영상 데이터(DATA)는 상기 표시 패널(110)의 상기 제1 라인(L1)에 표시되는 상기 제1 라인 데이터(L1DATA), 상기 표시 패널(110)의 상기 제2 라인(L2)에 표시되는 상기 제2 라인 데이터(L2DATA), 상기 표시 패널(110)의 상기 제3 라인(L3)에 표시되는 상기 제3 라인 데이터(L3DATA), 상기 표시 패널(110)의 상기 제4 라인(L4)에 표시되는 상기 제4 라인 데이터(L4DATA), 상기 표시 패널(110)의 상기 제5 라인(L5)에 표시되는 상기 제5 라인 데이터(L5DATA), 상기 표시 패널(110)의 상기 제6 라인(L6)에 표시되는 상기 제6 라인 데이터(L6DATA) 및 상기 표시 패널(110)의 상기 제7 라인(L7)에 표시되는 상기 제7 라인 데이터(L7DATA)를 포함할 수 있다. 예를 들면, 상기 제1 라인 데이터(L1DATA), 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA)는 동일할 수 있다. 상기 제3 라인 데이터(L3DATA) 및 상기 제4 라인 데이터(L4DATA)는 다를 수 있다. 상기 제4 라인 데이터(L4DATA) 및 상기 제5 라인 데이터(L5DATA)는 동일할 수 있다. 상기 제5 라인 데이터(L5DATA) 및 상기 제6 라인 데이터(L6DATA)는 다를 수 있다. 상기 제6 라인 데이터(L6DATA) 및 상기 제7 라인 데이터(L7DATA)는 다를 수 있다.
상기 제1 라인 데이터(L1DATA), 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA)가 동일하므로, 이전 라인 데이터와 동일한 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA) 상기 타이밍 제어부(350)로부터 상기 데이터 구동부(340)로 출력되지 않을 수 있다. 이 경우, 상기 데이터 구동부(340)는 상기 제1 라인 데이터(L1DATA)를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제2 라인(L2)에 대응하는 데이터 라인 및 상기 제3 라인(L3)에 대응하는 데이터 라인에 출력할 수 있다.
또한, 상기 제4 라인 데이터(L4DATA) 및 상기 제5 라인 데이터(L5DATA)가 동일하므로, 이전 라인 데이터와 동일한 상기 제5 라인 데이터(L5DATA)는 상기 타이밍 제어부(350)로부터 상기 데이터 구동부(340)로 출력되지 않을 수 있다. 이 경우, 상기 데이터 구동부(340)는 상기 제4 라인 데이터(L4DATA)를 기초로 하는 상기 제4 라인 데이터 신호를 상기 제5 라인(L5)에 대응하는 데이터 라인에 출력할 수 있다.
상기 극성 반전 신호(POL)는 상기 제1 내지 제7 라인 데이터(L1DATA, ..., L7DATA)의 라인 데이터 단위로 반전할 수 있다. 상기 극성 반전 신호(POL)는 상기 제1 내지 제7 라인 데이터(L1DATA, ..., L7DATA)를 기초로 하여 각각 출력되는 제1 내지 제7 라인 데이터 신호들의 극성을 상기 라인 단위로 반전시킬 수 있다.
예를 들면, 각각의 상기 제1 라인 데이터(L1DATA)를 기초로 하여 출력되는 상기 제1 라인 데이터 신호, 상기 제3 라인 데이터(L3DATA)를 기초로 하여 출력되는 상기 제3 라인 데이터 신호, 상기 제5 라인 데이터(L5DATA)를 기초로 하여 출력되는 상기 제5 라인 데이터 신호 및 상기 제7 라인 데이터(L7DATA)를 기초로 하여 출력되는 상기 제7 라인 데이터 신호는 제1 극성을 가질 수 있고, 각각의 상기 제2 라인 데이터(L2DATA)를 기초로 하여 출력되는 상기 제2 라인 데이터 신호, 상기 제4 라인 데이터(L4DATA)를 기초로 하여 출력되는 상기 제4 라인 데이터 신호 및 상기 제6 라인 데이터(L6DATA)를 기초로 하여 출력되는 상기 제6 라인 데이터 신호는 상기 제1 극성과 다른 제2 극성을 가질 수 있다. 상기 제1 극성은 양의 극성일 수있고 상기 제2 극성을 음의 극성일 수 있다. 이와 달리, 상기 제1 극성은 음의 극성일 수 있고 상기 제2 극성은 양의 극성일 수 있다.
도 9는 도 6의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 6 내지 8을 참조하면, 상기 제1 라인 데이터 및 상기 극성 반전 신호(POL)를 출력한다(단계 S210). 구체적으로, 상기 타이밍 제어부(350)는 상기 표시 패널(110)의 상기 제1 라인에 표시되는 상기 제1 라인 데이터를 상기 데이터 구동부(340)로 출력한다. 또한, 상기 타이밍 제어부(350)는 상기 데이터 신호(DS)들의 극성을 상기 라인 단위로 반전시키기 위한 상기 극성 반전 신호(POL)를 상기 데이터 구동부(340)로 출력한다.
상기 제1 라인 데이터를 저장한다(단계 S220). 구체적으로, 상기 데이터 구동부(340)는 상기 타이밍 제어부(350)로부터 제공되는 상기 제1 라인 데이터를 저장한다. 예를 들면, 상기 데이터 구동부(340)는 상기 제1 라인 데이터를 상기 래치(230)에 저장할 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제1 라인 데이터를 기초로 하고 상기 제1 극성을 가지는 상기 제1 라인 데이터 신호를 출력한다(단계 S230). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(340)는 상기 제1 라인 데이터를 기초로 하고 상기 극성 반전 신호(POL)에 따라 상기 제1 극성을 가지는 상기 제1 라인 데이터 신호를 상기 제1 라인에 대응하는 상기 데이터 라인으로 출력한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한지 판단한다(단계 S240). 구체적으로, 상기 타이밍 제어부(350)는 상기 제1 라인 데이터 및 상기 표시 패널(110)의 상기 제2 라인에 표시되는 상기 제2 라인 데이터를 비교한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 재출력 신호(ROS)를 출력한다(단계 S250). 구체적으로, 상기 타이밍 제어부(350)는 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하는 상기 재출력 신호(ROS)를 상기 데이터 구동부(340)로 출력한다. 이 경우, 상기 타이밍 제어부(350)는 상기 제2 라인 데이터를 상기 데이터 구동부(340)로 출력하지 않을 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제1 라인 데이터를 기초로 하고 상기 제2 극성을 가지는 상기 제1 라인 데이터 신호를 출력한다(단계 S260). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(340)는 상기 제1 라인 데이터를 기초로 하고 상기 극성 반전 신호(POL)에 따라 상기 제2 극성을 가지는 상기 제1 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 출력한다(단계 S270). 구체적으로, 상기 타이밍 제어부(350)는 상기 표시 패널(110)의 상기 제2 라인에 표시되는 상기 제2 라인 데이터를 상기 데이터 구동부(340)로 출력한다.
상기 제2 라인 데이터를 저장한다(단계 S280). 구체적으로, 상기 데이터 구동부(340)는 상기 타이밍 제어부(350)로부터 제공되는 상기 제2 라인 데이터를 저장한다. 예를 들면, 상기 데이터 구동부(340)는 상기 제2 라인 데이터를 상기 래치(230)에 저장할 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제2 라인 데이터를 기초로 하고 상기 제2 극성을 가지는 상기 제2 라인 데이터 신호를 출력한다(단계 S290). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(340)는 상기 제2 라인 데이터를 기초로 하고 상기 극성 반전 신호(POL)에 따라 상기 제2 극성을 가지는 상기 제2 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다.
본 실시예에 따르면, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 타이밍 제어부(350)로부터 상기 데이터 구동부(340)로 상기 제2 라인 데이터가 출력되지 않으므로, 상기 데이터 구동부(340) 및 상기 타이밍 제어부(350) 사이의 데이터 통신량을 감소시킬 수 있다. 따라서, 상기 표시 장치(300)의 소비 전력을 감소시킬 수 있고 데이터 통신에 의한 전자 방해(electromagnetic interference: EMI)를 감소시킬 수 있다.
또한, 상기 데이터 신호(DS)들의 극성이 상기 라인 단위로 반전하므로, 상기 표시 패널(110)의 열화를 방지할 수 있다.
실시예 3
도 10은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(500)는 이전의 실시예에 따른 도 1의 상기 표시 장치(100)와 데이터 구동부(540) 및 타이밍 제어부(550)를 제외하고는 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
도 10을 참조하면, 본 실시예에 따른 상기 표시 장치(500)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(540) 및 상기 타이밍 제어부(550)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(540) 및 상기 타이밍 제어부(550)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 데이터 구동부(540)는 상기 타이밍 제어부(550)로부터 제공되는 상기 데이터 시작 신호(STH) 및 상기 데이터 클럭 신호(CLK2)에 응답하여, 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(540)는 상기 영상 데이터(DATA)를 수신하고 상기 데이터 신호(DS)를 출력하는 복수의 데이터 구동 회로부(600)들을 포함할 수 있다.
또한, 상기 데이터 구동부(540)는, 상기 영상 데이터(DATA) 중에서 상기 표시 패널(110)의 상기 제1 라인에 표시되는 상기 제1 라인 데이터를 저장하고, 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제1 라인에 대응하는 상기 데이터 라인으로 출력한다. 또한, 상기 데이터 구동부(540)는, 상기 제1 라인 데이터 및 상기 표시 패널(110)의 상기 제1 라인 다음의 상기 제2 라인에 표시되는 상기 제2 라인 데이터가 동일한 경우, 상기 타이밍 제어부(550)로부터 제공되는 패킷 데이터(PAC)에 응답하여 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인에 출력할 수 있다. 여기서, 상기 제1 라인은 상기 게이트 라인(GL)들 중에서 상기 제1 게이트 라인일 수 있고 상기 제2 라인은 상기 제1 게이트 라인 다음의 상기 제2 게이트 라인일 수 있다.
또한, 상기 데이터 구동부(540)는 상기 타이밍 제어부(550)로부터 제공되는 상기 패킷 데이터(PAC)에 따라 상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성을 반전시킬 수 있다. 구체적으로, 상기 데이터 구동부(540)는 상기 패킷 데이터(PAC)에 따라 상기 라인마다 상기 데이터 신호(DS)들의 극성을 반전시킬 수 있다.
상기 타이밍 제어부(550)는 외부로부터 상기 영상 데이터(DATA) 및 상기 제어 신호(CON)를 수신한다. 상기 제어 신호(CON)는 상기 수평 동기 신호(Hsync), 상기 수직 동기 신호(Vsync) 및 상기 클럭 신호(CLK)를 포함할 수 있다. 상기 타이밍 제어부(550)는 상기 수평 동기 신호(Hsync)를 이용하여 상기 데이터 시작 신호(STH)를 생성한 후 상기 데이터 시작 신호(STH)를 상기 데이터 구동부(540)로 출력한다. 또한, 상기 타이밍 제어부(550)는 상기 수직 동기 신호(Vsync)를 이용하여 상기 게이트 시작 신호(STV)를 생성한 후 상기 게이트 시작 신호(STV)를 상기 게이트 구동부(130)로 출력한다. 또한, 상기 타이밍 제어부(550)는 상기 클럭 신호(CLK)를 이용하여 상기 게이트 클럭 신호(CLK1) 및 상기 데이터 클럭 신호(CLK2)를 생성한 후, 상기 게이트 클럭 신호(CLK1)를 상기 게이트 구동부(130)로 출력하고, 상기 데이터 클럭 신호(CLK2)를 상기 데이터 구동부(540)로 출력한다. 또한, 상기 타이밍 제어부(550)는
또한, 상기 타이밍 제어부(550)는 상기 영상 데이터(DATA) 중에서 상기 제1 라인 데이터 및 상기 제2 라인 데이터를 비교하고, 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한지 다른지를 나타내는 상기 패킷 데이터(PAC)를 상기 데이터 구동부(540)로 출력한다.
상기 패킷 데이터(PAC)가 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일함을 나타내는 경우, 상기 패킷 데이터(PAC)는 이전의 실시예에 따른 도 1의 상기 재출력 신호(ROS)의 기능을 포함할 수 있다. 따라서, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 패킷 데이터(PAC)는 상기 데이터 구동부(540)에 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시할 수 있다. 이 경우, 상기 타이밍 제어부(550)는 상기 제2 라인 데이터를 상기 데이터 구동부(540)로 출력하지 않을 수 있다.
상기 패킷 데이터(PAC)가 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다름을 나타내는 경우, 상기 타이밍 제어부(550)는 상기 제2 라인 데이터를 상기 데이터 구동부(540)로 출력한다. 이 경우, 상기 데이터 구동부(540)는 상기 제2 라인 데이터를 저장하고, 상기 제2 라인 데이터를 기초로 하는 상기 제2 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다.
또한, 상기 패킷 데이터(PAC)는 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터를 기초로 하는 상기 제2 라인 데이터 신호의 극성을 지정할 수 있다. 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성은 상기 제1 라인 및 상기 제2 라인의 상기 라인 단위로 반전될 수 있다.
도 11은 도 10의 상기 데이터 구동부(540)에 포함된 상기 데이터 구동 회로부(600)를 나타내는 블록도이다.
본 실시예에 따른 상기 데이터 구동 회로부(600)는 이전의 실시예에 따른 도 2의 상기 데이터 구동 회로부(200)와 쉬프트 레지스터(610), 래치(630) 및 디지털 아날로그 변환부(640)를 제외하고는 실질적으로 동일하다. 따라서, 도 2와 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
도 10 및 11을 참조하면, 상기 데이터 구동 회로부(600)는 상기 쉬프트 레지스터(610), 상기 직렬 병렬 변환부(220), 상기 래치(630), 상기 디지털 아날로그 변환부(640) 및 상기 버퍼(250)를 포함한다.
상기 쉬프트 레지스터(610)는 상기 데이터 시작 신호(STH)를 쉬프트 시키면서 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치(630)로 제공한다. 또한, 상기 쉬프트 레지스터(610)는 상기 타이밍 제어부(550)로부터 상기 패킷 데이터(PAC)가 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일함을 나타내는 경우, 상기 활성화 신호들(En1, ..., Enk)을 출력하지 않고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치(630)에 저장하지 않을 수 있다.
상기 래치(630)는 상기 병렬 데이터(DATA1, ..., DATAk)를 저장하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 디지털 아날로그 변환부(640)로 출력한다. 여기서, 상기 병렬 데이터(DATA1, ..., DATAk)가 상기 표시 패널(110)의 상기 제1 라인에 표시되면 상기 제1 라인 데이터일 수 있고, 상기 병렬 데이터(DATA1, ..., DATAk)가 상기 표시 패널(110)의 상기 제2 라인에 표시되면 상기 제2 라인 데이터일 수 있다. 따라서, 상기 래치(630)는 상기 제1 라인 데이터 및 상기 제2 라인 데이터를 저장할 수 있다. 상기 래치(630)는 상기 제1 라인 데이터를 저장하는 제1 저장부, 및 상기 제2 라인 데이터를 저장하는 제2 저장부를 포함할 수 있다. 따라서, 상기 래치(630)는 상기 제1 라인 데이터를 상기 제1 저장부로부터 출력하는 동안 상기 제2 라인 데이터를 제2 저장부에 저장할 수 있다. 이 경우, 상기 래치(630)의 상기 제1 저장부로부터 상기 제1 라인 데이터가 출력되더라도 상기 래치(630)는 상기 제1 라인 데이터를 저장할 수 있다.
또한, 상기 래치(430)는, 상기 타이밍 제어부(550)로부터 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일하다고 판단되어 상기 타이밍 제어부(550)로부터 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일함을 나타내는 상기 패킷 데이터(PAC)를 수신한 경우, 상기 제2 라인 데이터를 상기 타이밍 제어부(550)로부터 수신하지 않고, 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 저장된 제1 라인 데이터를 출력할 수 있다.
상기 디지털 아날로그 변환부(640)는 상기 래치(630)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 상기 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼(250)로 출력한다. 이 경우, 상기 디지털 아날로그 변환부(640)는 상기 타이밍 제어부(550)로부터 제공되는 상기 패킷 데이터(PAC)에 따라 상기 라인 단위로 상기 아날로그 데이터(ADATA1, ..., ADATAk)의 극성을 반전시킨다. 따라서, 상기 데이터 구동부(540)로부터 출력되는 상기 데이터 신호(DS)들의 극성이 상기 라인 단위로 반전될 수 있다. 상기 디지털 아날로그 변환부(640)는 저항들을 포함하는 저항 디지털 아날로그 변환부일 수 있다.
도 12는 도 10의 상기 타이밍 제어부(550)로부터 상기 데이터 구동부(540)로출력되는 상기 영상 데이터(DATA) 및 상기 패킷 데이터(PAC)를 나타내는 타이밍도이다.
도 10 내지 12를 참조하면, 상기 영상 데이터(DATA)는 도 3에 도시된 바와 같이 상기 표시 패널(110)에 표시될 수 있고, 따라서, 상기 영상 데이터(DATA)는 상기 표시 패널(110)의 상기 제1 라인(L1)에 표시되는 상기 제1 라인 데이터(L1DATA), 상기 표시 패널(110)의 상기 제2 라인(L2)에 표시되는 상기 제2 라인 데이터(L2DATA), 상기 표시 패널(110)의 상기 제3 라인(L3)에 표시되는 상기 제3 라인 데이터(L3DATA), 상기 표시 패널(110)의 상기 제4 라인(L4)에 표시되는 상기 제4 라인 데이터(L4DATA), 상기 표시 패널(110)의 상기 제5 라인(L5)에 표시되는 상기 제5 라인 데이터(L5DATA), 상기 표시 패널(110)의 상기 제6 라인(L6)에 표시되는 상기 제6 라인 데이터(L6DATA) 및 상기 표시 패널(110)의 상기 제7 라인(L7)에 표시되는 상기 제7 라인 데이터(L7DATA)를 포함할 수 있다. 예를 들면, 상기 제1 라인 데이터(L1DATA), 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA)는 동일할 수 있다. 상기 제3 라인 데이터(L3DATA) 및 상기 제4 라인 데이터(L4DATA)는 다를 수 있다. 상기 제4 라인 데이터(L4DATA) 및 상기 제5 라인 데이터(L5DATA)는 동일할 수 있다. 상기 제5 라인 데이터(L5DATA) 및 상기 제6 라인 데이터(L6DATA)는 다를 수 있다. 상기 제6 라인 데이터(L6DATA) 및 상기 제7 라인 데이터(L7DATA)는 다를 수 있다.
상기 패킷 데이터(PAC) 중에서 제1 패킷 데이터(PAC1)는 상기 제1 라인 데이터(L1DATA) 및 상기 제2 라인 데이터(L2DATA)가 동일함을 나타낼 수 있다. 또한, 상기 제1 패킷 데이터(PAC1)는 상기 제1 라인 데이터(L1DATA)를 기초로 하여 출력되는 제1 라인 데이터 신호의 극성을 제1 극성으로 지정할 수 있다.
상기 패킷 데이터(PAC) 중에서 제2 패킷 데이터(PAC2)는 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA)가 동일함을 나타낼 수 있다. 또한, 상기 제2 패킷 데이터(PAC2)는 상기 제2 라인 데이터(L2DATA)와 동일한 상기 제1 라인 데이터(L1DATA)를 기초로 하여 출력되는 상기 제1 라인 데이터 신호의 극성을 상기 제1 극성과 다른 제2 극성으로 지정할 수 있다.
상기 패킷 데이터(PAC) 중에서 제3 패킷 데이터(PAC3)는 상기 제3 라인 데이터(L3DATA) 및 상기 제4 라인 데이터(L4DATA)가 다름을 나타낼 수 있다. 또한, 상기 제3 패킷 데이터(PAC3)는 상기 제3 라인 데이터(L3DATA)와 동일한 상기 제1 라인 데이터(L1DATA)를 기초로 하여 출력되는 상기 제1 라인 데이터 신호의 극성을 상기 제1 극성으로 지정할 수 있다.
상기 패킷 데이터(PAC) 중에서 제4 패킷 데이터(PAC4)는 상기 제4 라인 데이터(L4DATA) 및 상기 제5 라인 데이터(L5DATA)가 동일함을 나타낼 수 있다. 또한, 상기 제4 패킷 데이터(PAC4)는 상기 제4 라인 데이터(L4DATA)를 기초로 하여 출력되는 제4 라인 데이터 신호의 극성을 상기 제2 극성으로 지정할 수 있다.
상기 패킷 데이터(PAC) 중에서 제5 패킷 데이터(PAC5)는 상기 제5 라인 데이터(L5DATA) 및 상기 제6 라인 데이터(L6DATA)가 다름을 나타낼 수 있다. 또한, 상기 제5 패킷 데이터(PAC5)는 상기 제5 라인 데이터(L5DATA)와 동일한 상기 제4 라인 데이터(L4DATA)를 기초로 하여 출력되는 상기 제4 라인 데이터 신호의 극성을 상기 제1 극성으로 지정할 수 있다.
상기 패킷 데이터(PAC) 중에서 제6 패킷 데이터(PAC6)는 상기 제6 라인 데이터(L6DATA) 및 상기 제7 라인 데이터(L7DATA)가 다름을 나타낼 수 있다. 또한, 상기 제6 패킷 데이터(PAC6)는 상기 제6 라인 데이터(L6DATA)를 기초로 하여 출력되는 제6 라인 데이터 신호의 극성을 상기 제2 극성으로 지정할 수 있다.
상기 패킷 데이터(PAC) 중에서 제7 패킷 데이터(PAC7)는 상기 제7 라인 데이터(L7DATA)를 기초로 하여 출력되는 제7 라인 데이터 신호의 극성을 상기 제1 극성으로 지정할 수 있다.
상기 제1 라인 데이터(L1DATA), 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA)가 동일하므로, 이전 라인 데이터와 동일한 상기 제2 라인 데이터(L2DATA) 및 상기 제3 라인 데이터(L3DATA) 상기 타이밍 제어부(550)로부터 상기 데이터 구동부(540)로 출력되지 않을 수 있다. 이 경우, 상기 데이터 구동부(540)는 상기 제1 라인 데이터(L1DATA)를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제2 라인(L2)에 대응하는 데이터 라인 및 상기 제3 라인(L3)에 대응하는 데이터 라인에 출력할 수 있다.
또한, 상기 제4 라인 데이터(L4DATA) 및 상기 제5 라인 데이터(L5DATA)가 동일하므로, 이전 라인 데이터와 동일한 상기 제5 라인 데이터(L5DATA)는 상기 타이밍 제어부(550)로부터 상기 데이터 구동부(540)로 출력되지 않을 수 있다. 이 경우, 상기 데이터 구동부(540)는 상기 제4 라인 데이터(L4DATA)를 기초로 하는 상기 제4 라인 데이터 신호를 상기 제5 라인(L5)에 대응하는 데이터 라인에 출력할 수 있다.
도 13은 도 10의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 10 내지 13을 참조하면, 상기 제1 라인 데이터 및 상기 패킷 데이터(PAC)를 출력한다(단계 S310). 구체적으로, 상기 타이밍 제어부(550)는 상기 표시 패널(110)의 상기 제1 라인에 표시되는 상기 제1 라인 데이터를 상기 데이터 구동부(540)로 출력한다. 또한, 상기 타이밍 제어부(550)는 상기 제1 라인 데이터 및 상기 표시 패널(110)의 상기 제2 라인에 표시되는 상기 제2 라인 데이터가 동일한지 다른지를 나타내고 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 극성을 지정하는 패킷 데이터(PAC)를 상기 데이터 구동부(540)로 출력한다.
상기 제1 라인 데이터를 저장한다(단계 S320). 구체적으로, 상기 데이터 구동부(540)는 상기 타이밍 제어부(550)로부터 제공되는 상기 제1 라인 데이터를 저장한다. 예를 들면, 상기 데이터 구동부(540)는 상기 제1 라인 데이터를 상기 래치(630)에 저장할 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제1 라인 데이터를 기초로 하고 상기 제1 극성을 가지는 상기 제1 라인 데이터 신호를 출력한다(단계 S330). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(540)는 상기 제1 라인 데이터를 기초로 하고 상기 패킷 데이터(PAC)에 따라 상기 제1 극성을 가지는 상기 제1 라인 데이터 신호를 상기 제1 라인에 대응하는 상기 데이터 라인으로 출력한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한지 판단한다(단계 S340). 구체적으로, 상기 타이밍 제어부(550)는 상기 제1 라인 데이터 및 상기 표시 패널(110)의 상기 제2 라인에 표시되는 상기 제2 라인 데이터를 비교한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 패킷 데이터(PAC)를 출력한다(단계 S350). 구체적으로, 상기 타이밍 제어부(550)는 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일함을 나타내고 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하며 상기 제2 라인에 대응하는 상기 데이터 라인에 출력되는 상기 제1 라인 데이터 신호의 극성을 지정하는 상기 패킷 데이터(PAC)를 상기 데이터 구동부(540)로 출력한다. 이 경우, 상기 타이밍 제어부(550)는 상기 제2 라인 데이터를 상기 데이터 구동부(540)로 출력하지 않을 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제1 라인 데이터를 기초로 하고 상기 제2 극성을 가지는 상기 제1 라인 데이터 신호를 출력한다(단계 S360). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(540)는 상기 제1 라인 데이터를 기초로 하고 상기 패킷 데이터(PAC)에 따라 상기 제2 극성을 가지는 상기 제1 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다.
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 출력한다(단계 S370). 구체적으로, 상기 타이밍 제어부(550)는 상기 표시 패널(110)의 상기 제2 라인에 표시되는 상기 제2 라인 데이터를 상기 데이터 구동부(540)로 출력한다.
상기 제2 라인 데이터를 저장한다(단계 S380). 구체적으로, 상기 데이터 구동부(540)는 상기 타이밍 제어부(550)로부터 제공되는 상기 제2 라인 데이터를 저장한다. 예를 들면, 상기 데이터 구동부(540)는 상기 제2 라인 데이터를 상기 래치(630)에 저장할 수 있다.
상기 게이트 신호(GS)를 출력하고 상기 제2 라인 데이터를 기초로 하고 상기 제2 극성을 가지는 상기 제2 라인 데이터 신호를 출력한다(단계 S390). 구체적으로, 상기 게이트 구동부(130)는 상기 게이트 라인(GL)으로 상기 게이트 신호(GS)를 출력한다. 또한, 상기 데이터 구동부(540)는 상기 제2 라인 데이터를 기초로 하고 상기 패킷 데이터(PAC)에 따라 상기 제2 극성을 가지는 상기 제2 라인 데이터 신호를 상기 제2 라인에 대응하는 상기 데이터 라인으로 출력한다.
본 실시예에 따르면, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 타이밍 제어부(550)로부터 상기 데이터 구동부(540)로 상기 제2 라인 데이터가 출력되지 않으므로, 상기 데이터 구동부(540) 및 상기 타이밍 제어부(550) 사이의 데이터 통신량을 감소시킬 수 있다. 따라서, 상기 표시 장치(500)의 소비 전력을 감소시킬 수 있고 데이터 통신에 의한 전자 방해(electromagnetic interference: EMI)를 감소시킬 수 있다.
또한, 상기 데이터 신호(DS)들의 극성이 상기 라인 단위로 반전하므로, 상기 표시 패널(110)의 열화를 방지할 수 있다.
이상에서 설명된 바와 같이, 표시 패널 구동 방법, 이 방법을 수행하는 표시패널 구동 장치 및 이 표시 패널 구동 장치를 포함하는 표시 장치에 의하면, 데이터 구동부 및 타이밍 제어부 사이의 데이터 통신량을 감소시킬 수 있다. 따라서, 표시 장치의 소비 전력을 감소시킬 수 있고 데이터 통신에 의한 전자 방해(electromagnetic interference: EMI)를 감소시킬 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 300, 500: 표시 장치
110: 표시 패널
130: 게이트 구동부 140, 340, 540: 데이터 구동부
150, 350, 550: 타이밍 제어부
130: 게이트 구동부 140, 340, 540: 데이터 구동부
150, 350, 550: 타이밍 제어부
Claims (20)
- 게이트 라인 및 데이터 라인을 포함하는 표시 패널에 표시되는 영상 데이터의 제1 라인 데이터를 출력하는 단계;
상기 게이트 라인에 게이트 신호를 출력하고 제1 라인에 대응하는 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 출력하는 단계
상기 제1 라인 데이터 및 상기 제1 라인 데이터 다음의 제2 라인 데이터가 동일한지 판단하는 단계; 및
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 게이트 라인에 상기 게이트 신호를 출력하고 상기 제1 라인 다음의 제2 라인에 대응하는 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 출력하는 단계를 포함하는 표시 패널 구동 방법. - 제1항에 있어서,
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하는 재출력 신호를 더 출력하는 단계를 포함하는 것을 특징으로 하는 표시 패널 구동 방법. - 제1항에 있어서,
상기 제1 라인 데이터를 저장하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널 구동 방법. - 제1항에 있어서,
상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호의 극성을 반전시키는 극성 반전 신호를 출력하는 단계를 더 포함하고,
상기 극성 반전 신호에 따라 상기 라인 단위로 상기 제1 라인 데이터 신호의 극성이 반전되는 것을 특징으로 하는 표시 패널 구동 방법. - 제1항에 있어서,
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한지 다른지를 나타내는 패킷 데이터를 출력하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널 구동 방법. - 제5항에 있어서, 상기 패킷 데이터는 상기 제1 라인 데이터 신호의 극성을 지정하는 것을 특징으로 하는 표시 패널 구동 방법.
- 제6항에 있어서, 상기 패킷 데이터에 따라 상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호의 극성이 반전되는 것을 특징으로 하는 표시 패널 구동 방법.
- 제1항에 있어서,
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 출력하는 단계; 및
상기 게이트 라인에 상기 게이트 신호를 출력하고 상기 제2 라인에 대응하는상기 데이터 라인에 상기 제2 라인 데이터를 기초로 하는 제2 라인 데이터 신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널 구동 방법. - 제8항에 있어서,
상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성을 반전시키는 극성 반전 신호를 출력하는 단계를 더 포함하고,
상기 극성 반전 신호에 따라 상기 라인 단위로 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성이 반전되는 것을 특징으로 하는 표시 패널 구동 방법. - 제8항에 있어서,
상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한지를 나타내는 패킷 데이터를 출력하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널 구동 방법. - 제10항에 있어서, 상기 패킷 데이터는 상기 제1 라인 데이터 신호의 극성 및상기 제2 라인 데이터 신호의 극성을 지정하는 것을 특징으로 하는 표시 패널 구동 방법.
- 제11항에 있어서, 상기 패킷 데이터에 따라 상기 제1 라인 및 상기 제2 라인의 라인 단위로 상기 제1 라인 데이터 신호 및 상기 제2 라인 데이터 신호의 극성이 반전되는 것을 특징으로 하는 표시 패널 구동 방법.
- 제1항에 있어서, 상기 제1 라인은 제1 게이트 라인이고 상기 제2 라인은 제2게이트 라인인 것을 특징으로 하는 표시 패널 구동 방법.
- 게이트 라인 및 데이터 라인을 포함하는 표시 패널에 표시되는 영상 데이터의 제1 라인 데이터를 출력하고, 상기 제1 라인 데이터 및 상기 제1 라인 데이터 다음의 제2 라인 데이터가 동일한지 판단하는 타이밍 제어부;
상기 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 제1 라인에 대응하는 데이터 라인에 출력하고, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제1 라인 다음의 제2 라인에 대응하는 데이터 라인에 출력하는 데이터 구동부; 및
상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 패널 구동 장치. - 제14항에 있어서, 상기 타이밍 제어부는 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우, 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호의 출력을 지시하는 재출력 신호를 상기 데이터 구동부에 출력하는 것을 특징으로 하는 표시 패널 구동 장치.
- 제15항에 있어서, 상기 데이터 구동부는 상기 제1 라인 데이터를 저장하는 래치를 포함하고, 상기 데이터 구동부는 상기 재출력 신호에 응답하여 상기 래치에 저장된 상기 제1 라인 데이터를 상기 제2 라인에 대응하는 상기 데이터 라인에 출력하는 것을 특징으로 하는 표시 패널 구동 장치.
- 제14항에 있어서, 상기 타이밍 제어부는 상기 제1 라인 데이터 및 상기 제2라인 데이터가 동일한 경우, 상기 제2 라인 데이터를 상기 데이터 구동부에 출력하지 않는 것을 특징으로 하는 표시 패널 구동 장치.
- 제14항에 있어서, 상기 타이밍 제어부는, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 상기 데이터 구동부에 출력하고,
상기 데이터 구동부는 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제2 라인 데이터를 기초로 하는 제2 라인 데이터 신호를 출력하는 것을 특징으로 하는 표시 패널 구동 장치. - 게이트 라인 및 데이터 라인을 포함하는 표시 패널; 및
상기 표시 패널에 표시되는 영상 데이터의 제1 라인 데이터를 출력하고 상기 제1 라인 데이터 및 상기 제1 라인 데이터 다음의 제2 라인 데이터가 동일한지 판단하는 타이밍 제어부, 상기 제1 라인 데이터를 기초로 하는 제1 라인 데이터 신호를 제1 라인에 대응하는 데이터 라인에 출력하고 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 동일한 경우 상기 제1 라인 데이터를 기초로 하는 상기 제1 라인 데이터 신호를 상기 제1 라인 다음의 제2 라인에 대응하는 데이터 라인에 출력하는 데이터 구동부, 및 상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 패널 구동 장치를 포함하는 표시 장치. - 제19항에 있어서, 상기 타이밍 제어부는, 상기 제1 라인 데이터 및 상기 제2 라인 데이터가 다른 경우, 상기 제2 라인 데이터를 상기 데이터 구동부에 출력하고,
상기 데이터 구동부는 상기 제2 라인에 대응하는 상기 데이터 라인에 상기 제2 라인 데이터를 기초로 하는 제2 라인 데이터 신호를 출력하는 것을 특징으로 하는 표시 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140158237A KR20160057571A (ko) | 2014-11-13 | 2014-11-13 | 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 |
US14/939,682 US20160140892A1 (en) | 2014-11-13 | 2015-11-12 | Method of driving display panel, display panel driving apparatus and display apparatus having the display panel driving apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140158237A KR20160057571A (ko) | 2014-11-13 | 2014-11-13 | 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160057571A true KR20160057571A (ko) | 2016-05-24 |
Family
ID=55962221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140158237A KR20160057571A (ko) | 2014-11-13 | 2014-11-13 | 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160140892A1 (ko) |
KR (1) | KR20160057571A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210017468A (ko) * | 2019-08-08 | 2021-02-17 | 주식회사 실리콘웍스 | 디스플레이장치 |
US11308840B2 (en) | 2019-12-06 | 2022-04-19 | Silicon Works Co., Ltd. | Display device, timing controller and source driver |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114550636B (zh) * | 2022-03-08 | 2023-05-23 | 北京奕斯伟计算技术股份有限公司 | 数据驱动器及时序控制器的控制方法、电子设备 |
CN114627802B (zh) * | 2022-03-08 | 2023-05-23 | 北京奕斯伟计算技术股份有限公司 | 数据驱动器及时序控制器的控制方法、电子设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7429972B2 (en) * | 2003-09-10 | 2008-09-30 | Samsung Electronics Co., Ltd. | High slew-rate amplifier circuit for TFT-LCD system |
KR100965598B1 (ko) * | 2003-12-11 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 방법 |
-
2014
- 2014-11-13 KR KR1020140158237A patent/KR20160057571A/ko not_active Application Discontinuation
-
2015
- 2015-11-12 US US14/939,682 patent/US20160140892A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210017468A (ko) * | 2019-08-08 | 2021-02-17 | 주식회사 실리콘웍스 | 디스플레이장치 |
US11270615B2 (en) | 2019-08-08 | 2022-03-08 | Silicon Works Co., Ltd. | Display device |
US11308840B2 (en) | 2019-12-06 | 2022-04-19 | Silicon Works Co., Ltd. | Display device, timing controller and source driver |
Also Published As
Publication number | Publication date |
---|---|
US20160140892A1 (en) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI540562B (zh) | 液晶顯示裝置 | |
US9437168B2 (en) | Gate driving circuit and display device including the same | |
KR101319350B1 (ko) | 액정표시장치 | |
US9646550B2 (en) | Liquid crystal display device and method of driving the same | |
KR101404545B1 (ko) | 표시 장치의 구동 장치 및 구동 방법과 표시 장치 | |
US10074327B2 (en) | Display apparatus and method of driving the same | |
KR20080003100A (ko) | 액정표시장치 및 데이터 구동회로 | |
US10522107B2 (en) | Data driver and method of driving the data driver | |
JP2008152227A (ja) | 表示装置及びその駆動方法 | |
KR101661026B1 (ko) | 표시장치 | |
KR20160057571A (ko) | 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 | |
KR20130057805A (ko) | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 | |
KR20150000807A (ko) | 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 | |
KR102161702B1 (ko) | 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 | |
TWI436339B (zh) | 時序控制器,具有該時序控制器的液晶顯示器,及該液晶顯示器的驅動方法 | |
CN102237058A (zh) | 显示控制器及液晶显示面板的驱动方法 | |
KR102140476B1 (ko) | 표시 패널 구동 장치 및 이를 포함하는 표시 장치 | |
KR102133225B1 (ko) | 픽셀 데이터 모니터링 장치 및 방법과 이를 채용한 표시 시스템 | |
KR102348945B1 (ko) | 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법, 및 이를 포함하는 표시 장치 | |
KR20090059506A (ko) | 액정표시장치의 구동회로 | |
JP2014052535A (ja) | データ線ドライバ及び液晶表示装置 | |
KR20150077742A (ko) | 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법 | |
KR100806247B1 (ko) | Lcd 패널 구동 방법 | |
KR20130131673A (ko) | 표시 패널 구동 방법, 이를 수행하기 위한 구동 장치 및 이 구동 장치를 포함하는 표시 장치 | |
KR101622641B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |