KR20160051718A - Light emitting diode having electrode pads - Google Patents

Light emitting diode having electrode pads Download PDF

Info

Publication number
KR20160051718A
KR20160051718A KR1020160053148A KR20160053148A KR20160051718A KR 20160051718 A KR20160051718 A KR 20160051718A KR 1020160053148 A KR1020160053148 A KR 1020160053148A KR 20160053148 A KR20160053148 A KR 20160053148A KR 20160051718 A KR20160051718 A KR 20160051718A
Authority
KR
South Korea
Prior art keywords
electrode pad
layer
type semiconductor
semiconductor layer
transparent electrode
Prior art date
Application number
KR1020160053148A
Other languages
Korean (ko)
Other versions
KR101712519B1 (en
Inventor
서원철
조대성
예경희
김경완
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020160053148A priority Critical patent/KR101712519B1/en
Publication of KR20160051718A publication Critical patent/KR20160051718A/en
Application granted granted Critical
Publication of KR101712519B1 publication Critical patent/KR101712519B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

Disclosed is a light emitting diode including electrode pads. The light emitting diode includes: a substrate; an n-type semiconductor layer placed on the substrate; a p-type semiconductor layer placed on the n-type semiconductor layer; an active layer interposed between the n-type and p-type semiconductor layers; a transparent electrode layer making ohmic contact with the p-type semiconductor layer; a first electrode pad electrically connected wo the n-type semiconductor layer; a second electrode pad placed on the transparent electrode layer; an insulating layer separating the second electrode pad from the transparent electrode layer by being interposed between the transparent electrode layer and the second electrode pad; and at least one upper extending part electrically connected to the second electrode pad, and making contact with the transparent electrode layer on the same layer. The insulating layer covers the transparent electrode layer but includes at least one opening part on the transparent electrode layer to electrically connect the second electrode pad with a second conductive semiconductor layer.

Description

전극패드들을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING ELECTRODE PADS}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode (LED)

본 발명은 발광 다이오드에 관한 것으로, 특히 전극패드들을 갖는 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly to a light emitting diode having electrode pads.

질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.BACKGROUND ART GaN-based LEDs have been used in various applications such as color LED display devices, LED traffic signals, and white LEDs since gallium nitride (GaN) -based light emitting diodes have been developed.

질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극패드가 형성되고, 상기 P형 반도체층 상에 P-전극패드가 형성된다. 상기 발광 다이오드는 상기 전극패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극패드에서 상기 반도체층들을 거쳐 N-전극패드로 흐른다.Gallium nitride based light emitting diodes are generally formed by growing epitaxial layers on a substrate such as sapphire and include an N-type semiconductor layer, a P-type semiconductor layer, and an active layer interposed therebetween. On the other hand, an N-electrode pad is formed on the N-type semiconductor layer, and a P-electrode pad is formed on the P-type semiconductor layer. The light emitting diode is electrically connected to an external power source through the electrode pads. At this time, current flows from the P-electrode pad to the N-electrode pad through the semiconductor layers.

일반적으로 P형 반도체층은 높은 비저항을 가지므로, P형 반도체층 내에서 전류가 고르게 분산되지 못하고, 상기 P-전극패드가 형성된 부분에 전류가 집중되며, 모서리를 통해 전류가 집중적으로 흐르는 문제점이 발생된다. 전류 밀집(current crowding)은 발광영역의 감소로 이어지고, 결과적으로 발광효율을 저하시킨다. 이러한 문제점을 해결하기 위해, P형 반도체층 상에 비저항이 낮은 투명전극층을 형성하여 전류분산을 도모하는 기술이 사용된다. P-전극패드로부터 유입된 전류가 투명전극층에서 분산되어 상기 P-형 반도체층으로 유입되기 때문에 발광 다이오드의 발광영역을 넓힐 수 있다.In general, since the P-type semiconductor layer has a high resistivity, the current can not be uniformly dispersed in the P-type semiconductor layer, the current is concentrated in the portion where the P-electrode pad is formed, and current flows intensively through the corner . Current crowding leads to a decrease in the luminescent area, and consequently degrades the luminous efficiency. In order to solve such a problem, a technique of forming a transparent electrode layer having a low specific resistance on the P-type semiconductor layer to achieve current dispersion is used. The current flowing from the P-electrode pad is dispersed in the transparent electrode layer and flows into the P-type semiconductor layer, so that the light emitting region of the light emitting diode can be widened.

그러나, 투명전극층은 광을 흡수하기 때문에 그 두께가 제한되며, 따라서 전류분산에 한계가 있다. 특히 고출력을 위해 사용되는 약 1㎟ 이상의 대면적 발광 다이오드에서 투명전극층을 이용한 전류분산은 한계가 있다.However, since the transparent electrode layer absorbs light, its thickness is limited, and therefore current dispersion is limited. In particular, current dispersion using a transparent electrode layer is limited in a large area light emitting diode of about 1 mm 2 or more, which is used for high output.

한편, 발광 다이오드 내의 전류 분산을 돕기 위해 전극패드들로부터 연장된 연장부들이 사용되고 있다. 예컨대, 미국특허공보 제6,650,018호에는 전극 접촉부들(117, 127), 즉 전극패드들로부터 다수의 연장부들이 서로 반대 방향으로 연장하여 전류 분산을 강화하는 것을 개시하고 있다.On the other hand, extensions extending from the electrode pads are used to facilitate current dispersion in the light emitting diode. For example, U.S. Patent No. 6,650,018 discloses that electrode contacts 117, 127, i.e., a plurality of extensions from electrode pads extend in opposite directions to enhance current dispersion.

이러한 다수의 연장부들을 사용함으로써 발광 다이오드의 넓은 영역에 걸쳐 전류를 분산시킬 수 있으나, 전극패드들이 위치하는 부분에서 여전히 전류가 집중되는 전류 밀집 현상이 나타나고 있다.By using such a plurality of extension parts, current can be distributed over a wide area of the light emitting diode, but a current crowding phenomenon is still present in which a current is still concentrated at a position where the electrode pads are located.

한편, 발광 다이오드의 크기가 대면적화함에 따라 발광 다이오드 내에 결함이 포함될 확률이 증가한다. 예컨대, 실전위(threading dislocation), 핀홀 등의 결함은 전류가 급격히 흐르는 통로를 제공하여 전류 분산을 방해한다.On the other hand, as the size of the light emitting diode becomes larger, the probability that a defect is included in the light emitting diode increases. For example, defects such as threading dislocations, pinholes, and the like, provide a path through which current is abruptly impeded, thereby impeding current dispersion.

미국특허공보 제6,650,018호U.S. Patent No. 6,650,018

본 발명이 해결하려는 과제는 전극패드 근처에서 전류 밀집 현상이 발생되는 것을 방지할 수 있는 발광 다이오드를 제공하는 것이다.A problem to be solved by the present invention is to provide a light emitting diode capable of preventing a current densification phenomenon from occurring near an electrode pad.

본 발명이 해결하려는 다른 과제는 넓은 면적의 발광 다이오드에서 전류를 고르게 분산시킬 수 있는 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of evenly distributing a current in a wide area light emitting diode.

상기 과제를 해결하기 위해, 본 발명의 실시예들에 따른 발광 다이오드는, 기판; 상기 기판 상에 위치하는 n형 반도체층; 상기 n형 반도체층 상에 위치하는 p형 반도체층; 상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층; 상기 p형 반도체층에 오믹콘택하는 투명전극층; 상기 n형 반도체층에 전기적으로 접속된 제1 전극패드; 상기 투명전극층 상에 위치하는 제2 전극패드; 상기 투명전극층과 상기 제2 전극패드 사이에 개재되어 상기 제2 전극패드를 상기 투명전극층으로부터 전기적으로 절연시키는 절연층; 및 상기 제2 전극패드에 연결되어 상기 p형 반도체층에 전기적으로 접속된 적어도 하나의 상부 연장부를 포함한다. 상기 절연층에 의해 상기 제2 전극패드가 상기 투명전극층으로부터 절연되므로, 상기 제2 전극패드 근처에서 전류가 집중되는 것을 방지할 수 있다.According to an aspect of the present invention, there is provided a light emitting diode comprising: a substrate; An n-type semiconductor layer located on the substrate; A p-type semiconductor layer located on the n-type semiconductor layer; An active layer interposed between the n-type semiconductor layer and the p-type semiconductor layer; A transparent electrode layer that makes ohmic contact with the p-type semiconductor layer; A first electrode pad electrically connected to the n-type semiconductor layer; A second electrode pad located on the transparent electrode layer; An insulating layer interposed between the transparent electrode layer and the second electrode pad to electrically isolate the second electrode pad from the transparent electrode layer; And at least one upper extension connected to the second electrode pad and electrically connected to the p-type semiconductor layer. Since the second electrode pad is insulated from the transparent electrode layer by the insulating layer, it is possible to prevent current from concentrating near the second electrode pad.

한편, 상기 발광 다이오드는 상기 상부 연장부와 상기 제2 전극패드를 연결하는 연결부를 더 포함할 수 있다. 이때, 상기 연결부는 상기 절연층에 의해 상기 투명전극층으로부터 절연된다. 따라서, 상기 제2 전극패드 근처의 연결부에서도 또한 전류가 집중되는 것을 방지할 수 있다.The light emitting diode may further include a connection portion connecting the upper extension portion and the second electrode pad. At this time, the connection portion is insulated from the transparent electrode layer by the insulating layer. Therefore, it is also possible to prevent the current from being concentrated also at the connection portion near the second electrode pad.

상기 절연층은 상기 투명전극층을 덮을 수 있다. 이때, 상기 절연층은 상기 투명전극층을 노출시키는 적어도 하나의 개구부를 가지며, 상기 적어도 하나의 상부 연장부는 상기 개구부를 통해 상기 p형 반도체층에 전기적으로 접속된다. 예컨대, 상기 적어도 하나의 상부 연장부는 상기 개구부를 통해 상기 투명전극층에 전기적으로 접속될 수 있다.The insulating layer may cover the transparent electrode layer. At this time, the insulating layer has at least one opening for exposing the transparent electrode layer, and the at least one upper extension is electrically connected to the p-type semiconductor layer through the opening. For example, the at least one upper extension may be electrically connected to the transparent electrode layer through the opening.

한편, 상기 제1 전극패드는 상기 제2 전극패드에 대향하여 상기 n형 반도체층 상에 위치할 수 있다. 나아가, 상기 발광 다이오드는 상기 제1 전극패드에서 상기 제2 전극패드를 향해 연장하고, 상기 n형 반도체층에 전기적으로 접속된 제1 하부 연장부를 더 포함할 수 있다. 덧붙여, 상기 제1 하부 연장부의 단부는 상기 제1 전극패드보다 상기 제2 전극패드에 더 가까울 수 있다.Meanwhile, the first electrode pad may be positioned on the n-type semiconductor layer in opposition to the second electrode pad. Furthermore, the light emitting diode may further include a first lower extension extending from the first electrode pad toward the second electrode pad and electrically connected to the n-type semiconductor layer. In addition, the end of the first lower extension may be closer to the second electrode pad than the first electrode pad.

또한, 상기 발광 다이오드는 상기 제1 전극패드에서 연장하는 제2 하부 연장부를 더 포함할 수 있다. 상기 제2 하부 연장부는 상기 기판의 가장자리를 따라 연장할 수 있다.The light emitting diode may further include a second lower extension extending from the first electrode pad. The second lower extension may extend along an edge of the substrate.

몇몇 실시예들에 있어서, 상기 발광 다이오드는 상기 제1 전극패드에서 상기 제2 전극패드로 침입하는 만입부를 가질 수 있으며, 상기 만입부에 의해 상기 제1 도전형 반도체층이 노출될 수 있다. 또한, 상기 투명전극층은 상기 제1 전극패드와 상기 제2 전극패드를 가로지르는 선에 대해 대칭구조를 가질 수 있다. In some embodiments, the light emitting diode may have an indentation portion penetrating from the first electrode pad to the second electrode pad, and the first conductivity type semiconductor layer may be exposed by the indent. In addition, the transparent electrode layer may have a symmetrical structure with respect to a line crossing the first electrode pad and the second electrode pad.

나아가, 상기 만입부의 단부는 상기 발광 다이오드의 중심보다 상기 제2 전극패드에 더 가까울 수 있다. 따라서, 상기 발광 다이오드의 발광영역은 상기 만입부에 의해 실질적으로 분할되며, 이에 따라 상기 발광 다이오드의 넓은 영역에 걸쳐 전류가 분산될 수 있다.Furthermore, the end of the indent may be closer to the second electrode pad than the center of the light emitting diode. Accordingly, the light emitting region of the light emitting diode is substantially divided by the indentation portion, so that current can be distributed over a wide area of the light emitting diode.

한편, 상기 제1 하부 연장부는 상기 만입부 내에서 상기 제1 도전형 반도체층에 전기적으로 접속할 수 있다. 또한, 상기 발광 다이오드는 적어도 두개의 상부 연장부들을 포함할 수 있으며, 상기 적어도 두개의 상부 연장부들은 상기 제1 전극패드와 제2 전극패드를 가로지르는 선에 대해 대칭구조를 가질 수 있다.The first lower extension may be electrically connected to the first conductivity type semiconductor layer in the indent. In addition, the light emitting diode may include at least two upper extensions, and the at least two upper extensions may have a symmetrical structure with respect to a line crossing the first and second electrode pads.

또한, 상기 상부 연장부들은 각각 연결부들에 의해 상기 제2 전극패드에 연결될 수 있으며, 상기 연결부들은 상기 절연층에 의해 상기 투명전극층으로부터 절연될 수 있다.The upper extensions may be connected to the second electrode pad by connecting portions, and the connecting portions may be insulated from the transparent electrode layer by the insulating layer.

몇몇 실시예들에 있어서, 상기 제1 하부 연장부와 상기 상부 연장부들은 서로 평행할 수 있다.In some embodiments, the first lower extension and the upper extensions may be parallel to each other.

상기 발광 다이오드는 상기 제1 전극패드와 상기 제2 전극패드를 가로지르는 면에 대해 대칭 구조를 가질 수 있다.The light emitting diode may have a symmetrical structure with respect to a plane crossing the first electrode pad and the second electrode pad.

본 발명의 실시예들에 따르면, 상기 제2 전극패드가 절연층에 의해 상기 투명전극층으로부터 절연되므로 제2 전극패드 근처에 전류가 집중되는 것을 방지할 수 있다. 나아가, 상기 제2 전극패드와 상부 연장부들을 연결하는 연결부들 또한 상기 절연층에 의해 투명전극층으로부터 절연되어 제2 전극패드 근처에 전류가 집중되는 것을 방지할 수 있다. 한편, 대면적 발광 다이오드의 경우, 핀홀, 실전위 등의 반도체층 내 결함들에 전류가 집중되기 쉬우나, 상기 만입부에 의해 발광 영역을 실질적으로 복수개의 영역들로 분리함으로써 발광 다이오드의 각 영역들에 전류를 고르게 분산시킬 수 있다.According to embodiments of the present invention, since the second electrode pad is insulated from the transparent electrode layer by the insulating layer, it is possible to prevent current from concentrating near the second electrode pad. Furthermore, the connection portions connecting the second electrode pad and the upper extension portions are also insulated from the transparent electrode layer by the insulating layer, thereby preventing current from concentrating near the second electrode pad. On the other hand, in the case of a large-area light emitting diode, a current tends to concentrate in defects in a semiconductor layer such as a pinhole or a real electric field. However, by separating the light emitting region into a plurality of regions by the recessed portion, The current can be evenly distributed.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 2a, 2b 및 2c는 각각 도 1의 절취선 A-A, B-B 및 C-C를 따라 취해진 단면도들이다.
도 3a 내지 3d는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 평면도들이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.1 is a plan view illustrating a light emitting diode according to an embodiment of the present invention.
Figures 2a, 2b and 2c are cross-sectional views taken along the perforations AA, BB and CC, respectively, of Figure 1.
3A to 3D are plan views for explaining a method of manufacturing a light emitting diode according to an embodiment of the present invention.
4 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
5 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이고, 도 2a, 2b 및 2c는 각각 도 1의 절취선 A-A, B-B 및 C-C를 따라 취해진 단면도들이다.FIG. 1 is a plan view for explaining a light emitting diode according to an embodiment of the present invention, and FIGS. 2a, 2b and 2c are sectional views taken along the perforated lines A-A, B-B and C-C, respectively,

도 1, 도 2a 내지 2c를 참조하면, 상기 발광 다이오드는 기판(21), n형 반도체층(23), 활성층(25), p형 반도체층(27), 투명전극층(29), 절연층(31), 제1 전극패드(35), 제2 전극패드(33) 및 상부 연장부(33a)를 포함한다. 또한, 상기 발광 다이오드는 연결부들(33b), 제1 하부 연장부(35a) 및 제2 하부 연장부들(35b)을 포함할 수 있다. 상기 기판(11)은 특별히 한정되는 것은 아니며, 예컨대 사파이어 기판일 수 있다.1, 2A to 2C, the light emitting diode includes a substrate 21, an n-type semiconductor layer 23, an active layer 25, a p-type semiconductor layer 27, a transparent electrode layer 29, 31, a first electrode pad 35, a second electrode pad 33, and an upper extension 33a. In addition, the light emitting diode may include connection portions 33b, a first lower extension portion 35a, and second lower extension portions 35b. The substrate 11 is not particularly limited, and may be, for example, a sapphire substrate.

n형 반도체층(23)이 상기 기판(21) 상에 위치하고, 상기 n형 반도체층(23) 상에 p형 반도체층(27)이 위치하고, n형 반도체층과 p형 반도체층 사이에 활성층(25)이 개재된다. 상기 n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)은 질화갈륨 계열의 화합물 반도체 물질 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(25)은 요구되는 파장의 광, 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정된다.An n-type semiconductor layer 23 is disposed on the substrate 21, a p-type semiconductor layer 27 is disposed on the n-type semiconductor layer 23, and an active layer 25 are interposed. The n-type semiconductor layer 23, the active layer 25 and the p-type semiconductor layer 27 may be formed of a gallium nitride compound semiconductor material, that is, (Al, In, Ga) N. The compositional element and the composition ratio are determined so that the active layer 25 emits light of a desired wavelength, for example, ultraviolet light or blue light.

상기 n형 반도체층(23) 및/또는 p형 반도체층(27)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(25)은 단일 양자웰 또는 다중 양자웰 구조를 가질 수 있다. 또한, 상기 기판(21)과 n형 반도체층(23) 사이에 버퍼층(도시하지 않음)이 개재될 수 있다. 상기 반도체층들(23, 25, 27)은 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있다.The n-type semiconductor layer 23 and / or the p-type semiconductor layer 27 may be formed as a single layer or may have a multi-layer structure as shown in the figure. In addition, the active layer 25 may have a single quantum well structure or a multiple quantum well structure. A buffer layer (not shown) may be interposed between the substrate 21 and the n-type semiconductor layer 23. The semiconductor layers 23, 25, 27 may be formed using MOCVD or MBE techniques.

상기 p형 반도체층(27) 및 활성층(25)은 사진 및 식각 공정을 사용하여 상기 n형 반도체층(23)의 일부 영역이 노출되도록 패터닝될 수 있다. 이러한 공정은 일반적으로 메사 식각 공정으로 잘 알려져 있다. 상기 메사 식각 공정에 의해 도시된 바와 같이 제1 전극패드(35), 제1 하부 연장부(35a) 및 제2 하부 연장부들(35b)이 형성될 영역의 n형 반도체층(23)이 노출될 수 있다. 상기 메사 식각 공정에 의해 만입부(30b)가 형성되어 상기 p형 반도체층(27) 및 상기 활성층(25)이 실질적으로 두개의 영역들로 분할될 수 있다. 또한, 상기 메사 식각 공정에 의해 형성되는 측면들은 바람직하게 기판(21) 면에 대해 30~70도 범위 내의 경사각을 가질 수 있다.The p-type semiconductor layer 27 and the active layer 25 may be patterned to expose a part of the n-type semiconductor layer 23 using a photolithography and etching process. This process is commonly known as a mesa etch process. The n-type semiconductor layer 23 in the region where the first electrode pad 35, the first lower extension portion 35a and the second lower extension portions 35b are to be formed is exposed by the mesa etching process . The depression 30b is formed by the mesa etching process so that the p-type semiconductor layer 27 and the active layer 25 can be divided into substantially two regions. In addition, the side surfaces formed by the mesa etching process may have an inclination angle within a range of 30 to 70 degrees with respect to the surface of the substrate 21.

한편, 상기 p형 반도체층(27) 상에 투명전극층(29)이 위치한다. 투명전극층(29)은, ITO 또는 Ni/Au로 형성될 수 있으며, p형 반도체층에 오믹콘택된다. 상기 투명전극층(29)은, 예컨대 도 3b에 잘 도시된 바와 같이, p형 반도체층(27) 상에 형성되며, 대칭 구조를 갖도록 형성된다. 이때, 상기 투명전극층(29)은 제2 전극패드(33)가 형성될 영역의 p형 반도체층(27)을 덮는다.On the other hand, a transparent electrode layer 29 is disposed on the p-type semiconductor layer 27. The transparent electrode layer 29 may be formed of ITO or Ni / Au and is ohmic-contacted with the p-type semiconductor layer. The transparent electrode layer 29 is formed on the p-type semiconductor layer 27, for example, as shown in FIG. 3B, and is formed to have a symmetrical structure. At this time, the transparent electrode layer 29 covers the p-type semiconductor layer 27 in the region where the second electrode pad 33 is to be formed.

한편, 상기 절연층(31)이 상기 투명전극층(29)을 덮는다. 절연층(31)은 또한 메사 식각에 의해 노출된 p형 반도체층(27) 및 활성층(25)의 측면을 덮을 수 있다. 나아가, 상기 절연층(31)은 상기 투명전극층(29)을 노출시키는 개구부들(31a)을 갖는다. 상기 개구부들(31a)에 의해 상기 투명전극층(29)(또는 p형 반도체층(27))이 노출된다. 상기 절연층(31)은 활성층(25)에서 생성된 광이 투과할 수 있는 투명한 재료이면 특별히 한정되지 않으며, 예컨대 SiO2로 형성될 수 있다.On the other hand, the insulating layer 31 covers the transparent electrode layer 29. The insulating layer 31 may also cover the side surfaces of the p-type semiconductor layer 27 and the active layer 25 exposed by the mesa etching. Furthermore, the insulating layer 31 has openings 31a for exposing the transparent electrode layer 29. The transparent electrode layer 29 (or the p-type semiconductor layer 27) is exposed by the openings 31a. The insulating layer 31 is not particularly limited as long as it is a transparent material through which the light generated in the active layer 25 can be transmitted. For example, the insulating layer 31 may be formed of SiO 2 .

한편, 상기 투명 전극층(29) 상에 제2 전극패드(33)가 위치한다. 상기 제2 전극패드(33)는 상기 만입부(30b) 근처의 상기 투명전극층(29) 상에 위치하며, 상기 절연층(31)에 의해 상기 투명전극층(29)으로부터 절연된다.On the other hand, the second electrode pad 33 is located on the transparent electrode layer 29. The second electrode pad 33 is located on the transparent electrode layer 29 near the depressed portion 30b and is insulated from the transparent electrode layer 29 by the insulating layer 31. [

한편, 상기 투명전극층(29) 상에 상부 연장부들(33a)이 위치한다. 상기 상부 연장부들(33a)은 상기 절연층(31)의 개구부들(31a)을 통해 상기 투명전극층(29)에 접속될 수 있으며, 따라서 상기 p형 반도체층(27)에 전기적으로 접속된다. 상기 개구부들(31a)을 통해 상기 p형 반도체층(27)이 노출될 수도 있으며, 상기 상부 연장부들(33a)은 상기 p형 반도체층(27)에 직접 접속될 수도 있다. 상부 연장부들(33a)은 p형 반도체층(27)에 전류를 고르게 분산시킬 수 있도록 배치되며, 예컨대, 상기 상부 연장부들(33a)은 서로 평행하게 연장할 수 있다. 상기 상부 연장부들(33a)은 각각 연결부들(33b)을 통해 제2 전극패드(33)에 연결될 수 있다. 여기서, 상기 연결부들(33b)은 절연층(31)에 의해 투명전극층(27)으로부터 절연된다.On the other hand, the upper extensions 33a are located on the transparent electrode layer 29. [ The upper extensions 33a may be connected to the transparent electrode layer 29 through the openings 31a of the insulating layer 31 and thus electrically connected to the p-type semiconductor layer 27. The p-type semiconductor layer 27 may be exposed through the openings 31a and the upper extensions 33a may be directly connected to the p-type semiconductor layer 27. [ The upper extensions 33a are arranged to distribute the current evenly to the p-type semiconductor layer 27. For example, the upper extensions 33a may extend parallel to each other. The upper extension portions 33a may be connected to the second electrode pad 33 through the connection portions 33b. Here, the connection portions 33b are insulated from the transparent electrode layer 27 by the insulating layer 31.

한편, 상기 메사 식각되어 노출된 n형 반도체층(23) 상에 제1 전극패드(35)가 위치할 수 있다. 상기 제1 전극패드(35)는 n형 반도체층(23)에 전기적으로 접속된다. 상기 제1 및 제2 전극패드들(33, 35)은 와이어를 본딩하기 위한 본딩 패드들로서 와이어를 본딩할 수 있도록 상대적으로 넓은 면적을 갖는다. 또한, 제1 하부 연장부(35a)가 상기 제1 전극패드(35)로부터 제2 전극패드(33)를 향해 연장할 수 있다. 상기 제1 하부 연장부(35a)는 n형 반도체층(23) 상에 위치하여 n형 반도체층(23)에 전기적으로 접속한다. 도시된 바와 같이, 상기 제1 하부 연장부(35a)는 상기 만입부(30b) 내에 위치하며, 상기 상부 연장부들(33a)과 평행할 수 있다. 나아가, 제2 하부 연장부들(35b)이 상기 제1 전극패드(35)로부터 연장할 수 있으며, 이들 제2 하부 연장부들(35b)은 상기 제1 전극패드(35)로부터 기판(21)의 가장자리를 따라 연장할 수 있다.On the other hand, the first electrode pad 35 may be positioned on the n-type semiconductor layer 23 exposed by the mesa etching. The first electrode pad 35 is electrically connected to the n-type semiconductor layer 23. The first and second electrode pads 33 and 35 are bonding pads for bonding wires and have a relatively large area to bond the wires. Also, the first lower extension 35a may extend from the first electrode pad 35 toward the second electrode pad 33. The first lower extension portion 35a is located on the n-type semiconductor layer 23 and is electrically connected to the n-type semiconductor layer 23. As shown, the first lower extension 35a is located within the indentation 30b and may be parallel to the upper extensions 33a. The second lower extension portions 35b may extend from the first electrode pad 35 and the second lower extension portions 35b may extend from the first electrode pad 35 to the edge of the substrate 21 Lt; / RTI >

상기 전극패드들(33, 35), 상부 연장부들(33a), 연결부들(33b) 및 제1 및 제2 하부 연장부들(35a, 35b)은 동일한 금속 재료, 예컨대 Cr/Au로 동일 공정을 이용하여 함께 형성될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 상부 연장부들(33a)과 상기 제2 전극패드(33)를 별개의 공정으로 형성할 수도 있으며, 서로 다른 재료로 형성할 수도 있다.The electrode pads 33 and 35, the upper extension portions 33a, the connection portions 33b and the first and second lower extension portions 35a and 35b are formed of the same metal material such as Cr / Au using the same process But the present invention is not limited thereto. For example, the upper extensions 33a and the second electrode pad 33 may be formed by different processes or may be formed of different materials.

본 실시예에 있어서, 상기 발광 다이오드는 제1 전극패드(35)와 제2 전극패드(33)를 가로지르는 선, 예컨대 도 1의 절취선 B-B에 대해 대칭구조를 가질 수 있다. 상기 투명전극층(29), 상기 상부 연장부들(33a)이 서로 대칭으로 배치될 수 있으며, 상기 제2 하부 연장부들(35b)이 서로 대칭으로 배치될 수 있다. 이에 따라, 상기 발광 다이오드는 상기 만입부(30b)의 양측에서 실질적으로 동일한 발광 특성을 나타낼 수 있다. 따라서, 발광 영역들이 실질적으로 두개의 영역들로 분할됨으로써 핀홀이나 실전위와 같은 결함에 전류가 집중되는 것을 완화하여 전류를 분산시킬 수 있다.In this embodiment, the light emitting diode may have a symmetrical structure with respect to a line crossing the first electrode pad 35 and the second electrode pad 33, for example, the cut line B-B in FIG. The transparent electrode layer 29 and the upper extension portions 33a may be disposed symmetrically with respect to each other and the second lower extension portions 35b may be disposed symmetrically with respect to each other. Accordingly, the light emitting diode can exhibit substantially the same light emission characteristics on both sides of the depressed portion 30b. Therefore, by dividing the light emitting regions into substantially two regions, it is possible to disperse the current by mitigating the concentration of current in a defect such as a pinhole or a practical potential.

본 실시예에 있어서, 제1 전극패드(35)가 n형 반도체층(23) 상에 위치하는 것으로 설명하였지만, 상기 기판(21)이 도전성인 경우, 상기 제1 전극패드(35)는 기판(21)의 바닥면 또는 기판(21) 상에 위치할 수도 있다.Although the first electrode pad 35 is positioned on the n-type semiconductor layer 23 in the present embodiment, when the substrate 21 is conductive, the first electrode pad 35 is electrically connected to the substrate 21 or on the substrate 21.

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 평면도들이다. 반도체층들(23, 25, 27), 투명전극층(29) 및 절연층(31)의 형성 방법은 일반적으로 잘 알려져 있으므로 구체적인 설명은 생략한다.3A to 3D are plan views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention. The method of forming the semiconductor layers 23, 25, and 27, the transparent electrode layer 29, and the insulating layer 31 is well known in the art, so a detailed description thereof will be omitted.

우선, 도 3a를 참조하면, 기판(21) 상에 n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)을 포함하는 반도체층들이 형성된다. 이어서, 상기 반도체층들을 메사 식각하여 n형 반도체층(23)을 노출시킨다. 상기 반도체층들은 예컨대 30 내지 70도의 경사각으로 경사지게 형성될 수 있다. 이때, 도 1에 도시된 바와 같은 제1 전극패드(35)가 형성될 영역(30a), 제1 하부 연장부(35a)가 형성될 영역(30b) 및 제2 하부 연장부들(35b)이 형성될 영역(30c)의 n형 반도체층(23)이 노출된다. 상기 제1 하부 연장부(35a)가 형성될 영역(30b)이 상기 발광 다이오드의 내측으로 침입하는 만입부(30b)가 된다. 상기 만인부(30b)는 상기 제1 전극 패드가 형성될 영역(30a)으로부터 내측으로 침입하여 발광 영역을 실질적으로 두개의 영역들로 분할한다. 한편, 상기 제2 전극패드(도 1의 33)가 형성될 영역의 p형 반도체층 및 활성층은 식각되지 않고 남겨진다.First, referring to FIG. 3A, semiconductor layers including an n-type semiconductor layer 23, an active layer 25, and a p-type semiconductor layer 27 are formed on a substrate 21. Then, the semiconductor layers are mesa-etched to expose the n-type semiconductor layer 23. The semiconductor layers may be formed to be inclined at an inclination angle of, for example, 30 to 70 degrees. At this time, the region 30a in which the first electrode pad 35 is to be formed, the region 30b in which the first lower extension portion 35a is to be formed, and the second lower extension portions 35b are formed The n-type semiconductor layer 23 of the region 30c to be formed is exposed. The area 30b in which the first lower extension 35a is to be formed is an indentation 30b that penetrates into the light emitting diode. The full aperture 30b penetrates inward from the region 30a where the first electrode pad is to be formed to divide the light emitting region into substantially two regions. On the other hand, the p-type semiconductor layer and the active layer in the region where the second electrode pad (33 in Fig. 1) is to be formed are left unetched.

도 3b를 참조하면, 상기 p형 반도체층(27) 상에 투명전극층(29)이 형성된다. 상기 투명전극층(29)은 제2 전극패드(33)가 형성될 영역의 p형 반도체층(27)을 덮고, 상기 만입부(30c)를 지나는 선에 대해 대칭구조를 갖도록 형성될 수 있다. 투명전극층(29)은 ITO 또는 Ni/Au로 형성될 수 있으며, p형 반도체층(27)에 오믹콘택된다.Referring to FIG. 3B, a transparent electrode layer 29 is formed on the p-type semiconductor layer 27. The transparent electrode layer 29 may be formed to cover the p-type semiconductor layer 27 in the region where the second electrode pad 33 is to be formed and have a symmetrical structure with respect to a line passing through the indentation portion 30c. The transparent electrode layer 29 may be formed of ITO or Ni / Au and is ohmic-contacted to the p-type semiconductor layer 27.

도 3c를 참조하면, 상기 투명전극층(29) 상에 절연층(31)이 형성된다. 상기 절연층(31)은 제2 전극패드(33)가 형성될 영역의 투명전극층(29)을 덮으며, 또한 메사식각에 의해 노출된 p형 반도체층(27) 및 활성층(23)의 측면들을 덮을 수 있다. 한편, 상긴 절연층(31)은 사진 및 식각 공정에 의해 패터닝되어 상기 투명전극층(29)을 노출시키는 개구부들(31a)이 형성된다. 상기 투명전극층(29)을 노출시키는 개구부들(31a)은 서로 평행하게 대칭으로 형성될 수 있다. 또한, 제1 전극패드(35), 제1 하부 연장부(35a) 및 제2 하부 연장부들(35b)이 형성될 영역의 n형 반도체층(23)이 또한 노출된다.Referring to FIG. 3C, an insulating layer 31 is formed on the transparent electrode layer 29. The insulating layer 31 covers the transparent electrode layer 29 in the region where the second electrode pad 33 is to be formed and also covers the side surfaces of the p-type semiconductor layer 27 and the active layer 23 exposed by the mesa etching Can be covered. On the other hand, the top insulating layer 31 is patterned by photolithography and etching to form openings 31a for exposing the transparent electrode layer 29. The openings 31a for exposing the transparent electrode layer 29 may be formed to be symmetrical in parallel with each other. The n-type semiconductor layer 23 in the region where the first electrode pad 35, the first lower extension portion 35a and the second lower extension portions 35b are to be formed is also exposed.

도 3d를 참조하면, 상기 노출된 n형 반도체층(23) 상에 제1 전극패드(35), 제1 하부 연장부(35a) 및 제2 하부 연장부들(35b)이 형성된다. 또한, 상기 절연층(31) 상에 제2 전극패드(33) 및 연결부들(33b)이 형성되고, 상기 개구부(31a)에 상부 연장부들(33a)이 형성된다.Referring to FIG. 3D, the first electrode pad 35, the first lower extension portion 35a, and the second lower extension portions 35b are formed on the exposed n-type semiconductor layer 23. A second electrode pad 33 and connection portions 33b are formed on the insulating layer 31 and upper extension portions 33a are formed in the opening 31a.

상기 상부 연장부들(33a)은 상기 투명전극층(29)에 접속되며, 상기 제1 하부 연장부(35a)와 평행하게 형성될 수 있다. 이에 따라, 도 1에 도시된 바와 같은 발광 다이오드가 완성된다.The upper extensions 33a may be connected to the transparent electrode layer 29 and may be formed in parallel with the first lower extension 35a. Thus, a light emitting diode as shown in FIG. 1 is completed.

본 실시예에 있어서, 발광 영역이 만입부(30b)에 의해 실질적으로 두개의 영역들로 분리된 것으로 설명하였으나, 이에 한정되는 것은 아니며, 더 많은 수의 영역들로 분리될 수도 있다. 또한, 메사 식각 공정 후에 투명전극층(29)이 형성되는 것으로 설명하였으나, 투명전극층(29)을 형성한 후에 메사 식각 공정이 수행될 수도 있다.In the present embodiment, the light emitting region is described as being divided into substantially two regions by the indentation 30b, but the present invention is not limited thereto, and may be divided into a larger number of regions. In addition, although the transparent electrode layer 29 is formed after the mesa etching process, the mesa etching process may be performed after the transparent electrode layer 29 is formed.

도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.4 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.

도 1의 실시예에서, 제1 전극패드(35) 및 제2 전극패드(33)가 발광 다이오드의 장축 방향을 따라 배치되고, 만입부(30b)가 발광 다이오드의 장축 방향을 따라 형성되는 도시되어 있으나, 본 실시예에 있어서는 전극패드들(53, 55)이 발광 다이오드의 단축 방향을 따라 배치되고, 만입부(60b)가 발광 다이오드의 단축 방향을 따라 형성되어 있다. 투명전극층(29), 상부 연장부들(53a) 및 하부 연장부들(55a)은 대칭 구조로 배치되어 있다.In the embodiment of FIG. 1, the first electrode pad 35 and the second electrode pad 33 are arranged along the major axis direction of the light emitting diode and the recessed portion 30b is formed along the major axis direction of the light emitting diode However, in this embodiment, the electrode pads 53 and 55 are arranged along the minor axis direction of the light emitting diode, and the depressed portion 60b is formed along the minor axis direction of the light emitting diode. The transparent electrode layer 29, the upper extension portions 53a, and the lower extension portions 55a are arranged in a symmetrical structure.

여기서, 상기 상부 연장부들(53a)은 발광 다이오드의 바깥측으로 연장되어 발광 다이오드를 감싸는 형태로 배치되고, 또한, 발광 다이오드의 바깥쪽에서 내측으로 침입하는 연장부(53b)를 갖는다. 한편, 하부 연장부들(55a)은 발광 다이오드의 안쪽에서 바깥쪽으로 향해 연장하고 있다. 또한, 하부 연장부들(55a)은 각각 발광 영역들 내에서 상기 연장부(53b)를 감싸도록 두 갈래로 갈라질 수 있다.The upper extensions 53a extend to the outside of the light emitting diode and surround the light emitting diode. The upper extending portions 53a have an extended portion 53b that penetrates inward from the outside of the light emitting diode. On the other hand, the lower extension portions 55a extend outward from the inside of the light emitting diode. In addition, the lower extension portions 55a may be divided into bifurcations so as to enclose the extension portion 53b in the light emission regions.

한편, 상기 상부 연장부들(53a)은 절연층(31)의 개구부들(31a)을 통해 상기 투명전극층(29)에 접속하며, 연결부들(53b)에 의해 제2 전극패드(53)에 접속된다. 상기 연결부들(53b)은 절연층(31)에 의해 투명전극층(29)으로부터 절연된다.The upper extensions 53a are connected to the transparent electrode layer 29 through the openings 31a of the insulating layer 31 and are connected to the second electrode pads 53 by the connecting portions 53b . The connection portions 53b are insulated from the transparent electrode layer 29 by the insulating layer 31. [

본 실시예에 있어서, 제1 전극패드(55)에서 제2 전극패드(53)로 연장하는 제1 하부 연장부(도 1의 35a)는 생략된다.In this embodiment, the first lower extension (35a in Fig. 1) extending from the first electrode pad 55 to the second electrode pad 53 is omitted.

도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.5 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.

도 5를 참조하면, 본 실시예에 따른 발광 다이오드는 도 4를 참조하여 설명한 발광 다이오드와 대체로 유사하나 하부 연장부들(65a) 및 상부 연장부들(63a)의 배치에 차이가 있다.Referring to FIG. 5, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. 4, but differs in the arrangement of the lower extension portions 65a and the upper extension portions 63a.

즉, 하부 연장부들(65a)이 발광 다이오드의 바깥쪽으로 연장된 후 내측으로 침입하고, 상부 연장부들(63a)은 각 투명전극층(29) 상에 두개의 연장부들을 포함하고, 이들 두개의 연장부들이 상기 내측으로 침입한 하부 연장부(65a)를 감싸도록 배치된다.That is, the lower extension portions 65a extend outwardly of the light emitting diode and then enter the inner side, and the upper extension portions 63a include two extension portions on the respective transparent electrode layers 29, and these two extension portions Is disposed to surround the lower extension portion 65a which has penetrated to the inside.

상기 상부 연장부들(63a)은 절연층(31)의 개구부들(31a)을 통해 투명전극층(29)에 접속하고, 연결부들(63b)에 의해 제2 전극패드(53)에 접속된다. 상기 연결부들(63b)은 절연층(31)에 의해 투명전극층(29)으로부터 절연된다.The upper extensions 63a are connected to the transparent electrode layer 29 through the openings 31a of the insulating layer 31 and are connected to the second electrode pads 53 by the connecting portions 63b. The connection portions 63b are insulated from the transparent electrode layer 29 by the insulating layer 31. [

앞에서 본 발명의 몇몇 실시예들에 대해 설명하지만, 전극패드들 및 연장부들의 배치에 대해서 다양한 실시예들 및 변형이 가능하다.While several embodiments of the present invention have been described above, various embodiments and variations are possible for the arrangement of the electrode pads and extensions.

21: 기판, 23: n형 반도체층, 25: 활성층,
27: p형 반도체층, 29: 투명전극층,
30a: 제1 전극패드 형성 영역, 30b: 만입부,
30c: 제2 하부 연장부 형성 영역, 31: 절연층, 31a: 개구부,
33, 53: 제2 전극패드, 33a: 상부 연장부, 33b, 53b, 63b: 연결부,
35, 55: 제1 전극패드, 35a: 제1 하부 연장부,
35b: 제2 하부 연장부, 53b: 연장부, 55a, 65a: 하부 연장부,21: substrate, 23: n-type semiconductor layer, 25: active layer,
27: p-type semiconductor layer, 29: transparent electrode layer,
30a: a first electrode pad formation region, 30b: a recessed portion,
30c: second lower extension portion forming region, 31: insulating layer, 31a: opening portion,
33, 53: second electrode pad, 33a: upper extension part, 33b, 53b, 63b: connection part,
35, 55: first electrode pad, 35a: first lower extension,
35b: second lower extension portion, 53b: extension portion, 55a, 65a: lower extension portion,

Claims (13)

기판;
상기 기판 상에 위치하는 n형 반도체층;
상기 n형 반도체층 상에 위치하는 p형 반도체층;
상기 n형 반도체층과 상기 p형 반도체층 사이에 개재된 활성층;
상기 p형 반도체층에 오믹콘택하는 투명 전극층;
상기 n형 반도체층에 전기적으로 접속된 제1 전극패드;
상기 투명 전극층 상에 위치하는 제2 전극패드;
상기 투명 전극층과 상기 제2 전극패드 사이에 개재되어 상기 제2 전극패드를 상기 투명 전극층으로부터 이격시키는 절연층; 및
상기 제2 전극패드에 전기적으로 연결되며, 상기 투명 전극층 상에서 상기 투명 전극층에 접촉하는 적어도 하나의 상부 연장부를 포함하고,
상기 절연층은 상기 투명 전극층을 덮되, 상기 투명 전극층 상에 상기 제2 전극 패드와 상기 제2 도전형 반도체층을 전기적으로 연결하기 위한 적어도 하나의 개구부를 갖는 발광 다이오드.Board;
An n-type semiconductor layer located on the substrate;
A p-type semiconductor layer located on the n-type semiconductor layer;
An active layer interposed between the n-type semiconductor layer and the p-type semiconductor layer;
A transparent electrode layer that makes ohmic contact with the p-type semiconductor layer;
A first electrode pad electrically connected to the n-type semiconductor layer;
A second electrode pad located on the transparent electrode layer;
An insulating layer interposed between the transparent electrode layer and the second electrode pad to separate the second electrode pad from the transparent electrode layer; And
And at least one upper extension electrically connected to the second electrode pad and contacting the transparent electrode layer on the transparent electrode layer,
Wherein the insulating layer covers the transparent electrode layer and has at least one opening for electrically connecting the second electrode pad and the second conductive type semiconductor layer on the transparent electrode layer. 청구항 1에 있어서,
상기 상부 연장부와 상기 제2 전극패드를 연결하는 연결부를 더 포함하되,
상기 연결부는 상기 투명전극층으로부터 이격된 발광 다이오드.The method according to claim 1,
And a connection portion connecting the upper extension portion and the second electrode pad,
And the connection portion is spaced apart from the transparent electrode layer. 청구항 2에 있어서,
상기 연결부는 상기 절연층 상에 위치하는 제2 전극패드와 상기 개구부 바닥에 위치하는 상부 연장부를 연결하는 발광 다이오드.The method of claim 2,
And the connection portion connects the second electrode pad located on the insulating layer and the upper extension portion located at the bottom of the opening portion. 청구항 3에 있어서,
상기 연결부는 상기 개구부를 통해 상기 상부 연장부에 접속하는 발광 다이오드.The method of claim 3,
And the connection portion is connected to the upper extension portion through the opening. 청구항 1에 있어서,
상기 제1 전극패드는 상기 제2 전극 패드에 대향하여 위치하며,
상기 제1 전극패드에 전기적으로 연결되어 상기 제2 전극패드를 향해 연장하고, 상기 n형 반도체층에 전기적으로 접속된 제1 하부 연장부를 더 포함하는 발광 다이오드.The method according to claim 1,
Wherein the first electrode pad is located opposite to the second electrode pad,
And a first lower extension electrically connected to the first electrode pad and extending toward the second electrode pad, the first lower extension being electrically connected to the n-type semiconductor layer. 청구항 5에 있어서,
상기 제1 하부 연장부의 단부는 상기 제1 전극패드보다 상기 제2 전극패드에 더 가까운 발광 다이오드.The method of claim 5,
And an end of the first lower extension is closer to the second electrode pad than the first electrode pad. 청구항 6에 있어서,
상기 제1 전극패드에 전기적으로 연결된 제2 하부 연장부를 더 포함하되, 상기 제2 하부 연장부는 상기 기판의 가장자리를 따라 연장하는 발광 다이오드.The method of claim 6,
Further comprising a second lower extension portion electrically connected to the first electrode pad, the second lower extension portion extending along an edge of the substrate. 청구항 1에 있어서,
상기 제1 전극패드 측에서 상기 제2 전극패드 측으로 침입하는 만입부를 갖되,
상기 만입부에 의해 상기 n형 반도체층이 노출되는 발광 다이오드.The method according to claim 1,
And a recessed portion penetrating from the first electrode pad side toward the second electrode pad side,
And the n-type semiconductor layer is exposed by the indentation. 청구항 8에 있어서,
상기 투명전극층은 상기 제1 전극패드와 상기 제2 전극패드를 가로지르는 선에 대해 대칭구조를 갖는 발광 다이오드.The method of claim 8,
Wherein the transparent electrode layer has a symmetrical structure with respect to a line crossing the first electrode pad and the second electrode pad. 청구항 8에 있어서,
상기 제1 전극패드에 전기적으로 연결된 제1 하부 연장부를 더 포함하되,
상기 제1 하부 연장부는 상기 만입부 내에서 상기 n형 반도체층에 전기적으로 접속하는 발광 다이오드.The method of claim 8,
Further comprising a first lower extension portion electrically connected to the first electrode pad,
And the first lower extension portion is electrically connected to the n-type semiconductor layer in the indentation portion. 청구항 10에 있어서,
적어도 두개의 상부 연장부들을 포함하고,
상기 적어도 두개의 상부 연장부들은 상기 제1 전극패드와 제2 전극패드를 가로지르는 선에 대해 대칭구조를 갖는 발광 다이오드.The method of claim 10,
Comprising at least two upper extensions,
Wherein the at least two upper extensions have a symmetrical structure with respect to a line crossing the first electrode pad and the second electrode pad. 청구항 11에 있어서,
상기 상부 연장부들과 상기 제2 전극패드를 연결하는 연결부들을 더 포함하되,
상기 연결부들은 상기 투명전극층으로부터 이격된 발광 다이오드.The method of claim 11,
And connection portions connecting the upper extension portions and the second electrode pad,
Wherein the connection portions are spaced apart from the transparent electrode layer. 청구항 11에 있어서,
상기 제1 하부 연장부와 상기 상부 연장부들은 서로 평행한 발광 다이오드.The method of claim 11,
Wherein the first lower extension portion and the upper extension portions are parallel to each other.
KR1020160053148A 2016-04-29 2016-04-29 Light emitting diode having electrode pads KR101712519B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160053148A KR101712519B1 (en) 2016-04-29 2016-04-29 Light emitting diode having electrode pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160053148A KR101712519B1 (en) 2016-04-29 2016-04-29 Light emitting diode having electrode pads

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001090A Division KR101618800B1 (en) 2010-01-07 2010-01-07 Light emitting diode having electrode pads

Publications (2)

Publication Number Publication Date
KR20160051718A true KR20160051718A (en) 2016-05-11
KR101712519B1 KR101712519B1 (en) 2017-03-07

Family

ID=56026308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160053148A KR101712519B1 (en) 2016-04-29 2016-04-29 Light emitting diode having electrode pads

Country Status (1)

Country Link
KR (1) KR101712519B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879419B2 (en) 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030136965A1 (en) * 2002-01-23 2003-07-24 Ming-Kwei Lee Semiconductor diode and method of manufacturing the same
US6650018B1 (en) 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
EP1450414A2 (en) * 2003-02-19 2004-08-25 Nichia Corporation Nitride semiconductor device
JP2007049160A (en) * 2005-08-09 2007-02-22 Samsung Electro Mech Co Ltd Nitride semiconductor light-emitting device
JP2008300719A (en) * 2007-06-01 2008-12-11 Nichia Corp Semiconductor light emitting element and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030136965A1 (en) * 2002-01-23 2003-07-24 Ming-Kwei Lee Semiconductor diode and method of manufacturing the same
US6650018B1 (en) 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
EP1450414A2 (en) * 2003-02-19 2004-08-25 Nichia Corporation Nitride semiconductor device
JP2007049160A (en) * 2005-08-09 2007-02-22 Samsung Electro Mech Co Ltd Nitride semiconductor light-emitting device
JP2008300719A (en) * 2007-06-01 2008-12-11 Nichia Corp Semiconductor light emitting element and manufacturing method thereof

Also Published As

Publication number Publication date
KR101712519B1 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
KR101055768B1 (en) Light Emitting Diodes with Electrode Pads
JP6574750B2 (en) Light emitting diode
KR20120015651A (en) Light emitting diode with improved light extraction efficiency
JP2010504640A (en) Light emitting diode with electrode extension for current spreading
KR20160016361A (en) Light emitting diode and method of fabricating the same
KR101625130B1 (en) Light emitting diode having electrode pads
KR101649286B1 (en) Light emitting diode having electrode pads
KR101636034B1 (en) Light emitting diode having electrode pads
KR101625122B1 (en) Light emitting diode having electrode pads
KR101712519B1 (en) Light emitting diode having electrode pads
KR101272705B1 (en) A light emitting diode having uniform current density
KR101615277B1 (en) Light emitting diode having electrode pads
KR101625131B1 (en) Light emitting diode having electrode pads
KR101623950B1 (en) Light emitting diode having electrode pads
KR101618800B1 (en) Light emitting diode having electrode pads
KR101618799B1 (en) Light emitting diode having electrode pads
KR101615283B1 (en) Light emitting diode having electrode pads
KR101623952B1 (en) Light emitting diode having electrode pads
KR101623951B1 (en) Light emitting diode having electrode pads
KR101337612B1 (en) Light emitting diode with improved light extraction efficiency
KR101625127B1 (en) Light emitting diode having electrode pads
KR101106135B1 (en) A light emitting diode having uniform current density
KR20090060271A (en) Light emitting diode having extensions of electrodes for current spreading

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 4