KR20090060271A

KR20090060271A - Light emitting diode having extensions of electrodes for current spreading

Info

Publication number: KR20090060271A
Application number: KR20097003347A
Authority: KR
Inventors: 윤여진; 김대원
Original assignee: 서울옵토디바이스주식회사
Priority date: 2009-02-18
Filing date: 2006-09-25
Publication date: 2009-06-11

Abstract

A light emitting diode is provided to maximize current spreading by arranging bottom extension parts and top extension parts into a rotation symmetry structure. A bottom semiconductor layer(13) is formed on a substrate. A top semiconductor layer is positioned on a top part of the bottom semiconductor layer in order to expose edge regions of the bottom semiconductor layer. The top semiconductor layer has an indentation part(18d). An active layer is interposed between the bottom semiconductor layer and the top semiconductor layer. A bottom electrode(21) is formed on the bottom semiconductor layer exposed of a first edge part of the substrate. A transparent electrode layer(19) is formed on the top semiconductor layer. A top electrode(31) is formed on the transparent electrode layer of a second edge part of the substrate. Bottom extension parts(25d) are extended from the bottom electrode, and are formed on edge regions of the exposed bottom semiconductor layer and regions of the bottom semiconductor layer exposed by the indentation part. Top extension parts are formed on the transparent electrode layer, and are extended from the top electrode.

Description

전류분산을 위한 전극 연장부들을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING EXTENSIONS OF ELECTRODES FOR CURRENT SPREADING}LIGHT EMITTING DIODE HAVING EXTENSIONS OF ELECTRODES FOR CURRENT SPREADING}

본 발명은 발광 다이오드에 관한 것으로, 특히 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드에 관한 것이다.The present invention relates to light emitting diodes, and more particularly to light emitting diodes having electrode extensions for current distribution.

질화갈륨(GaN) 계열의 발광 다이오드가 약 10년 이상 적용되고 개발되어 왔다. GaN 계열의 LED는 LED 기술을 상당히 변화시켰으며, 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다. 최근, 고효율 백색 LED는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 LED의 효율(efficiency)은 통상의 형광램프의 효율에 유사한 수준에 도달하고 있다.Gallium nitride (GaN) series light emitting diodes have been applied and developed for about 10 years. GaN-based LEDs have changed the LED technology considerably and are currently used in a variety of applications, including color LED displays, LED traffic signals and white LEDs. Recently, high-efficiency white LEDs are expected to replace fluorescent lamps. In particular, the efficiency of white LEDs has reached a level similar to that of conventional fluorescent lamps.

질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극이 형성되고, 상기 P형 반도체층 상에 P-전극이 형성된다. 상기 발광 다이오드는 상기 전극들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극에서 상기 반도체층들을 거쳐 N-전극으로 흐른다.A gallium nitride-based light emitting diode is generally formed by growing epi layers on a substrate such as sapphire, and includes an N-type semiconductor layer, a P-type semiconductor layer, and an active layer interposed therebetween. Meanwhile, an N-electrode is formed on the N-type semiconductor layer, and a P-electrode is formed on the P-type semiconductor layer. The light emitting diode is electrically connected to and driven by an external power source through the electrodes. At this time, current flows from the P-electrode through the semiconductor layers to the N-electrode.

일반적으로 P형 반도체층은 높은 비저항을 가지므로, P형 반도체층 내에서 전류가 고르게 분산되지 못하고, 상기 P-전극이 형성된 부분에 전류가 집중되며, 모서리를 통해 전류가 집중적으로 흐르는 문제점이 발생된다. 전류집중은 발광영역의 감소로 이어지고, 결과적으로 발광효율을 저하시킨다. 이러한 문제점을 해결하기 위해, P형 반도체층 상에 비저항이 낮은 투명전극층을 형성하여 전류분산을 도모하는 기술이 사용된다. P-전극으로부터 유입된 전류가 투명전극층에서 분산되어 상기 P-형 반도체층으로 유입되기 때문에 발광 다이오드의 발광영역을 넓힐 수 있다.In general, since the P-type semiconductor layer has a high specific resistance, current is not evenly distributed in the P-type semiconductor layer, current is concentrated in a portion where the P-electrode is formed, and current flows intensively through a corner. do. Current concentration leads to a reduction of the light emitting area, and consequently lowers the light emitting efficiency. In order to solve this problem, a technique of forming a transparent electrode layer having a low specific resistance on the P-type semiconductor layer to achieve current dispersion is used. Since the current flowing from the P-electrode is dispersed in the transparent electrode layer and flows into the P-type semiconductor layer, the light emitting area of the light emitting diode can be widened.

그러나, 투명전극층은 광을 흡수하기 때문에 그 두께가 제한되며, 따라서 전류분산에 한계가 있다. 특히 고출력을 위해 사용되는 약 1㎟ 이상의 대면적 발광 다이오드에서 투명전극층을 이용한 전류분산은 한계가 있다.However, since the transparent electrode layer absorbs light, its thickness is limited, and thus there is a limit in current dispersion. In particular, in the large area light emitting diode of about 1 mm 2 or more used for high power, current dispersion using the transparent electrode layer is limited.

한편, 상기 전류는 반도체층들을 통해 흘러서 N-전극으로 빠져 나간다. 이에 따라, 상기 N형 반도체층에서 N-전극이 형성된 부분에 전류가 집중되며, 이는 반도체층 내에서 흐르는 전류가 N-전극이 형성된 영역 근처에 집중되는 것을 의미한다. 따라서, N형 반도체층 내의 전류집중을 개선할 수 있는 발광 다이오드가 또한 요구된다.On the other hand, the current flows through the semiconductor layers and exits to the N-electrode. Accordingly, the current is concentrated in the portion where the N-electrode is formed in the N-type semiconductor layer, which means that the current flowing in the semiconductor layer is concentrated near the region where the N-electrode is formed. Therefore, there is also a need for a light emitting diode capable of improving current concentration in the N-type semiconductor layer.

기술적 과제Technical challenge

본 발명이 이루고자 하는 기술적 과제는, 동작시 흐르는 전류를 고르게 분산시킬 수 있는 발광 다이오드를 제공하는 데 있다.An object of the present invention is to provide a light emitting diode that can evenly distribute the current flowing during operation.

본 발명이 이루고자 하는 기술적 과제는 모서리를 통한 전류흐름을 방지할 수 있는 발광 다이오드를 제공하는 데 있다.An object of the present invention is to provide a light emitting diode that can prevent the current flow through the corner.

기술적 해결방법Technical solution

상기 기술적 과제들을 해결하기 위해, 본 발명은 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드를 제공한다. 이 발광 다이오드는 기판 상에 형성된 하부 반도체층, 상부 반도체층 및 활성층을 포함한다. 상기 상부 반도체층은 상기 하부 반도체층의 가장자리 영역들이 노출되도록 상기 하부 반도체층 상부에 위치하고, 상기 기판의 모서리들에 시계방향으로 또는 반시계 방향으로 인접한 가장자리 위치들로부터 각각 대각선 방향과 평행하게 만입되어 상기 하부 반도체층을 노출시키는 만입부들을 가지며, 상기 만입부들의 끝 단부들은 서로 이격된다. 한편, 하부 전극 및 상부 전극이 각각 상기 기판의 제1 모서리 부분의 노출된 상기 하부 반도체층 및 상기 상부 반도체층 상의 투명전극층 상에 형성된다. 한편, 상기 하부전극으로부터 연장된 하부 연장부들이 노출된 상기 하부 반도체층의 가장자리 영역들 및 상기 만입부들에 의해 노출된 상기 하부 반도체층의 영역들 상에 형성되고, 상기 상부 전극으로부터 연장된 상부 연장부가 상기 투명전극층 상에 형성된다. 상기 가장자리 영역들 및 상기 만입부들 내에 형성된 하부 연장부들에 의해 하부 반도체층 내의 전류분산이 개선되고, 상기 상부 연장부에 의해 투명전극층 내의 전류분산이 개선된다.In order to solve the above technical problems, the present invention provides a light emitting diode having electrode extensions for current distribution. This light emitting diode includes a lower semiconductor layer, an upper semiconductor layer and an active layer formed on a substrate. The upper semiconductor layer is positioned above the lower semiconductor layer so that the edge regions of the lower semiconductor layer are exposed and indented in parallel with diagonal directions from edge positions adjacent to the edges of the substrate in a clockwise or counterclockwise direction, respectively. Indents exposing the lower semiconductor layer, the end ends of the indents are spaced apart from each other. Meanwhile, a lower electrode and an upper electrode are formed on the exposed lower semiconductor layer and the transparent electrode layer on the upper semiconductor layer, respectively, of the first edge portion of the substrate. Meanwhile, lower extensions extending from the lower electrode are formed on edge regions of the lower semiconductor layer exposed by the lower electrode and regions of the lower semiconductor layer exposed by the indents, and extend from the upper electrode. An addition is formed on the transparent electrode layer. Current dispersion in the lower semiconductor layer is improved by the lower extensions formed in the edge regions and the indentations, and current dispersion in the transparent electrode layer is improved by the upper extension.

이에 더하여, 상기 하부 반도체층의 가장자리 영역들 상에 형성된 하부 연장부들은 상기 제2 모서리에서 소정거리 이격된 위치들에서 종단될 수 있다. 이에 따라, 상기 제2 모서리를 통해 전류가 집중적으로 흐르는 것을 방지할 수 있다.In addition, lower extensions formed on edge regions of the lower semiconductor layer may terminate at positions spaced apart from the second corner by a predetermined distance. As a result, it is possible to prevent the current from flowing intensively through the second corner.

한편, 상기 상부 연장부는 상기 상부 전극으로부터 중앙부까지 연장된 제1 상부 연장부, 상기 중앙부에서 상기 제2 모서리 이외의 다른 모서리들을 향해 각각 연장된 제2, 제3 및 제4 상부 연장부들을 포함할 수 있다. 이들 연장부들은 상기 투명전극층 상에 고르게 배치되어 상기 투명전극층내의 전류분산을 돕는다.Meanwhile, the upper extension part may include a first upper extension part extending from the upper electrode to a center part, and second, third and fourth upper extension parts respectively extending from the center part toward other corners than the second corner part. Can be. These extensions are evenly disposed on the transparent electrode layer to help distribute current in the transparent electrode layer.

또한, 상기 상부 연장부는 상기 제1 내지 제4 상부 연장부들에서 각각 상기 만입부들에 평행하게 연장된 서브 연장부들을 더 포함할 수 있다.In addition, the upper extension may further include sub-extensions extending in parallel with the indentations in the first to fourth upper extensions, respectively.

상기 만입부들의 단부들은 그것들에 인접한 제1 내지 제4 상부 연장부들에서 동일한 거리 이격될 수 있다. 이에 따라, 반도체층들 내에서 수직방향으로 전류가 고르게 분산되어 흐를 수 있다.The ends of the indentations may be spaced the same distance from the first to fourth upper extensions adjacent to them. Accordingly, the current may be evenly distributed and flow in the vertical direction in the semiconductor layers.

한편, 상기 투명전극층은 상기 기판의 제2 모서리 부분의 상기 상부 반도체층의 모서리를 노출시키는 개구부를 가질 수 있다. 이때, 상기 상부 전극은 상기 개구부를 덮는다. 이에 따라, 상기 상부 전극이 형성된 부분에 인접한 모서리를 통해 전류가 집중되어 흐르는 것을 더욱 방지할 수 있다.The transparent electrode layer may have an opening that exposes an edge of the upper semiconductor layer of a second edge portion of the substrate. In this case, the upper electrode covers the opening. Accordingly, it is possible to further prevent the current flowing through the edge adjacent to the portion where the upper electrode is formed.

한편, 상기 제1 모서리와 상기 제2 모서리는 서로 대향하는 모서리들이거나 인접한 모서리들일 수 있다. 상기 제1 모서리 부분에 형성된 하부 전극이 하부 연장부들에 의해 가장자리들로 연장되므로, 하부 전극을 형성하는 위치의 중요성이 감소된다. 다만, 상기 하부 전극과 상부 전극은 각각 서로 다른 모서리들 부분에 형성된다.Meanwhile, the first edge and the second edge may be opposite edges or adjacent edges. Since the lower electrode formed in the first corner portion extends to the edges by the lower extensions, the importance of the position forming the lower electrode is reduced. However, the lower electrode and the upper electrode are formed at different corner portions, respectively.

한편, 상기 제1 및 제2 모서리들 이외의 다른 모서리들 부분에 각각 다른 하부전극 및 다른 상부전극이 형성될 수 있다.Meanwhile, different lower electrodes and different upper electrodes may be formed at portions of corners other than the first and second corners, respectively.

유리한 효과Favorable effect

본 발명에 따르면, 동작시 흐르는 전류를 고르게 분산시킬 수 있으며, 모서리를 통해 전류가 집중되는 것을 방지하여 발광효율을 향상시킬 수 있는 발광 다이오드를 제공할 수 있다. 한편, 하부 연장부들 및 상부 연장부들을 회전대칭 구조로 배치하여 전류 분산을 최대화할 수 있다.According to the present invention, it is possible to evenly distribute the current flowing during operation, it is possible to provide a light emitting diode that can improve the luminous efficiency by preventing the current is concentrated through the corner. Meanwhile, the lower extensions and the upper extensions may be arranged in a rotationally symmetrical structure to maximize current dispersion.

도 1은 본 발명의 일 실시예에 따른 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드를 설명하기 위한 평면도이다.1 is a plan view illustrating a light emitting diode having electrode extensions for current distribution according to an embodiment of the present invention.

도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.2 is a cross-sectional view taken along the line A-A of FIG.

도 3은 본 발명의 다른 실시예에 따른 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드를 설명하기 위한 평면도이다.3 is a plan view illustrating a light emitting diode having electrode extensions for current distribution according to another embodiment of the present invention.

발명의 실시를 위한 최선의 형태Best Mode for Carrying Out the Invention

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취 해진 단면도이다.1 is a plan view illustrating a light emitting diode having electrode extensions for current distribution according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line A-A of FIG. 1.

도 1 및 도 2를 참조하면, 기판(11) 상에 제1 도전형 하부 반도체층(13)이 위치한다. 상기 기판(11)은 특별히 한정되지 않으며, 사파이어 기판일 수 있다.1 and 2, the first conductivity type lower semiconductor layer 13 is positioned on the substrate 11. The substrate 11 is not particularly limited and may be a sapphire substrate.

상기 제1 도전형 하부 반도체층(13) 상부에 제2 도전형 상부 반도체층(17)이 위치한다. 상기 상부 반도체층(17)은 상기 하부 반도체층(13)의 가장자리 영역들이 노출되도록 하부 반도체층(13)의 가장자리들로 둘러싸인 영역 내에 위치한다. 한편, 상부 반도체층(17)은 상기 기판의 모서리들에 인접한 가장자리 위치들로부터 각각 대각선 방향과 평행하게 만입되어 상기 하부 반도체층을 노출시키는 만입부들(18a∼18d)을 갖는다. 상기 만입부들은, 도시한 바와 같이, 각 모서리에서 반시계 방향으로 인접한 위치들에서 만입될 수 있으나, 이에 한정되는 것은 아니며, 시계 방향으로 인접한 위치들에서 만일될 수도 있다.The second conductive upper semiconductor layer 17 is positioned on the first conductive lower semiconductor layer 13. The upper semiconductor layer 17 is positioned in an area surrounded by the edges of the lower semiconductor layer 13 so that the edge regions of the lower semiconductor layer 13 are exposed. On the other hand, the upper semiconductor layer 17 has indentations 18a to 18d that are indented in parallel with the diagonal direction from edge positions adjacent to corners of the substrate to expose the lower semiconductor layer. The indentations may be indented at adjacent positions in a counterclockwise direction at each corner, as shown, but are not limited thereto, and may be incurred at clockwise adjacent positions.

상기 상부 반도체층의 영역들을 고립시키지 않도록 상기 만입부들의 끝 단부들은 서로 이격된다. 또한, 상기 만입부들은 동일한 크기 및 형상으로 형성되어 회전 대칭 형상으로 배치될 수 있다. 상기 만입부들은 대각선과 만나지 않도록 소정 길이를 가지며, 상기 만입부들의 단부들은 그것들에 인접한 대각선들로부터 동일한 거리만큼 이격될 수 있다.The end ends of the indents are spaced apart from each other so as not to isolate the regions of the upper semiconductor layer. In addition, the indentations may be formed in the same size and shape and disposed in a rotationally symmetrical shape. The indentations have a predetermined length so as not to meet a diagonal, and the ends of the indents may be spaced apart by an equal distance from the diagonals adjacent to them.

한편, 상기 하부 반도체층(13)과 상기 상부 반도체층(17) 사이에 활성층(15)이 개재된다. 활성층(15)은 상부 반도체층(17) 아래에 위치하여, 상기 하부 반도체층(13)의 가장자리 영역들 및 상기 만입부들(18a∼18d) 내의 하부 반도체층들은 연전히 노출된다.Meanwhile, an active layer 15 is interposed between the lower semiconductor layer 13 and the upper semiconductor layer 17. The active layer 15 is positioned below the upper semiconductor layer 17 so that edge regions of the lower semiconductor layer 13 and lower semiconductor layers in the indentations 18a to 18d are exposed.

상기 하부 반도체층(13), 활성층(15) 및 상부 반도체층(17)은 질화갈륨 계열의 화합물 반도체 물질 즉, (B, Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(15)은 요구되는 파장의 광 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정되며, 하부 반도체층(13) 및 상부 반도체층(17)은 상기 활성층(15)에 비해 밴드갭이 큰 물질로 형성된다.The lower semiconductor layer 13, the active layer 15, and the upper semiconductor layer 17 may be formed of a gallium nitride-based compound semiconductor material, that is, (B, Al, In, Ga) N. The active layer 15 has a composition element and composition ratio determined so as to emit light of a desired wavelength such as ultraviolet light or blue light, and the lower semiconductor layer 13 and the upper semiconductor layer 17 have a band gap compared to the active layer 15. It is formed of large material.

상기 하부 반도체층(13) 및/또는 상부 반도체층(17)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(15)은 단일 양자웰 또는 다중 양자웰 구조를 가질 수 있다. 또한, 상기 기판(11)과 하부 반도체층(13) 사이에 버퍼층(도시하지 않음)이 개재될 수 있다. 버퍼층은 기판(11)과 그 위에 형성될 하부 반도체층(13)의 격자부정합을 완화시키기 위해 채택된다.The lower semiconductor layer 13 and / or the upper semiconductor layer 17 may be formed as a single layer, as shown, but may be formed in a multilayer structure. In addition, the active layer 15 may have a single quantum well or multiple quantum well structures. In addition, a buffer layer (not shown) may be interposed between the substrate 11 and the lower semiconductor layer 13. The buffer layer is employed to mitigate the lattice mismatch of the substrate 11 and the underlying semiconductor layer 13 to be formed thereon.

상기 반도체층들(13, 15, 17)은 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있으며, 사진 및 식각 공정을 사용하여 상기 하부 반도체층(13)의 영역들이 노출되도록 패터닝될 수 있다.The semiconductor layers 13, 15, and 17 may be formed using MOCVD or MBE techniques, and may be patterned to expose regions of the lower semiconductor layer 13 using photolithography and etching processes.

한편, 상기 기판(11)의 제1 모서리(도면에서 아래 왼쪽 모서리) 부분의 노출된 상기 하부 반도체층(13) 상에 하부 전극(21)이 위치한다. 한편, 상부 반도체층(17) 상에 투명전극층(19)이 형성되고, 상기 기판의 제2 모서리(도면에서 위 왼쪽 모서리) 부분의 상기 투명전극층 상에 상부 전극(31)이 위치한다.Meanwhile, the lower electrode 21 is positioned on the exposed lower semiconductor layer 13 at the first corner (lower left corner in the drawing) of the substrate 11. Meanwhile, the transparent electrode layer 19 is formed on the upper semiconductor layer 17, and the upper electrode 31 is positioned on the transparent electrode layer at the second corner (the upper left corner in the drawing) of the substrate.

노출된 상기 하부 반도체층의 가장자리 영역들 상에 형성된 제1 하부 연장부들(23) 및 상기 만입부들에 의해 노출된 상기 하부 반도체층의 영역들 상에 형성된 제2 하부 연장부들(25a∼25d)이 상기 하부전극(21)으로부터 연장된다. 상기 제1 하 부 연장부들(23)은 상기 하부전극(21)으로부터 양쪽 가장자리 영역들로 연장되고, 상기 제2 하부 연장부들은 상기 제1 하부 연장부들(23)로부터 상기 만입부들 내로 연장된다. 상기 하부 전극 및 하부 연장부들은 동일한 물질 및 동일한 공정을 통해 함께 형성될 수 있다. 예컨대, 상기 하부 반도체층이 N형인 경우, 상기 하부전극 및 하부 연장부들은 리프트 오프 기술을 사용하여 Ti/Al으로 형성될 수 있다.First lower extensions 23 formed on the edge regions of the exposed lower semiconductor layer and second lower extensions 25a to 25d formed on the regions of the lower semiconductor layer exposed by the indents. It extends from the lower electrode 21. The first lower extensions 23 extend from the lower electrode 21 to both edge regions, and the second lower extensions 23 extend from the first lower extensions 23 into the indentations. The lower electrode and the lower extension may be formed together through the same material and the same process. For example, when the lower semiconductor layer is N-type, the lower electrode and lower extensions may be formed of Ti / Al using a lift off technique.

한편, 상기 하부전극(21)으로부터 양쪽 가장자리 영역들로 연장된 상기 제1 하부 연장부들(23)은 상기 제2 모서리에서 소정거리 이격된 위치들에서 종단될 수 있다. 이에 따라, 상기 상부전극(31)과 상기 종단된 위치들이 이격되므로, 상기 상부전극(31)으로부터 하부 연장부들(23)로 전류가 집중되어 흐르는 것을 방지할 수 있으며, 특히 제2 모서리를 통해 전류가 집중되어 흐르는 것을 방지할 수 있다.The first lower extensions 23 extending from the lower electrode 21 to both edge regions may be terminated at positions spaced apart from the second corner by a predetermined distance. Accordingly, since the upper electrodes 31 and the terminated positions are spaced apart from each other, it is possible to prevent the current from flowing concentrated from the upper electrodes 31 to the lower extensions 23, in particular, through the second corners. Can be prevented from flowing intensively.

상기 투명전극층(19)은 상기 기판의 제2 모서리 부분의 상부 반도체층(17)의 모서리를 노출시키는 개구부를 가질 수 있다. 이때, 상기 상부 전극(31)은 상기 개구부를 덮어 상기 상부 반도체층(17)과 접한다.The transparent electrode layer 19 may have an opening that exposes a corner of the upper semiconductor layer 17 of the second corner portion of the substrate. In this case, the upper electrode 31 covers the opening and contacts the upper semiconductor layer 17.

일반적으로, 투명전극층(19)은, ITO 또는 Ni/Au로 형성되어, 투광성을 가지며, 아울러 상부 반도체층에 오믹콘택되어 콘택저항을 낮춘다. 그러나, 상부 전극(31)은 투광성을 갖지 못하며, 또한 상부 반도체층에 오믹콘택되지 못한다. 따라서, 상부전극(31) 을 직접 상부 반도체층(17)에 접하게 함으로써, 상부전극(31) 아래로 전류가 흐르는 것을 방지할 수 있으며, 이에 따라, 발생된 광이 상부전극(31)에 의해 흡수되어 손실되는 것을 방지할 수 있다. 이에 더하여, 상부 반도체층(17)의 모서리에서 상부전극(31)이 상부 반도체층(17)과 접하도록 함으로써, 모서리를 따라 전류가 집중적으로 흐르는 것을 더욱 방지할 수 있어 전류분산을 개선할 수 있다.In general, the transparent electrode layer 19 is formed of ITO or Ni / Au, has light transmittance, and is ohmic contacted to the upper semiconductor layer to lower the contact resistance. However, the upper electrode 31 is not light-transmitting and cannot be ohmic contacted to the upper semiconductor layer. Accordingly, by bringing the upper electrode 31 directly into the upper semiconductor layer 17, it is possible to prevent current from flowing below the upper electrode 31, whereby the generated light is absorbed by the upper electrode 31. Can be prevented from being lost. In addition, by making the upper electrode 31 contact the upper semiconductor layer 17 at the corner of the upper semiconductor layer 17, it is possible to further prevent the current flowing intensively along the corner, thereby improving current dispersion. .

한편, 상부 연장부가 상기 투명전극층(19) 상에 형성되고, 상기 상부 전극(31)으로부터 연장된다. 상기 상부전극 및 상기 상부 연장부는 동일한 물질 및 동일한 공정에 의해 형성될 수 있다. 상부 연장부는 상기 상부 전극으로부터 중앙부까지 연장된 제1 상부 연장부(33a), 상기 중앙부에서 상기 제2 모서리 이외의 다른 모서리들을 향해 각각 연장된 제2, 제3 및 제4 상부 연장부들(33b∼33d)을 포함할 수 있다.Meanwhile, an upper extension part is formed on the transparent electrode layer 19 and extends from the upper electrode 31. The upper electrode and the upper extension may be formed by the same material and the same process. The upper extension portion includes a first upper extension portion 33a extending from the upper electrode to the center portion, and second, third and fourth upper extensions 33b extending from the center portion toward edges other than the second edge portion, respectively. 33d).

이에 더하여, 서브 연장부들(35a∼35d)이 각각 상기 제1 내지 제4 상부 연장부들(33a∼33d)로부터, 도시한 바와 같이, 상기 만입부들에 평행하게 연장될 수 있다. 상기 서브 연장부들과 상기 제1 내지 제4 상부 연장부들은 상기 만입부들을 각각 그들 사이에 개재시킨다. 이때, 상기 만입부들 내에 형성된 제2 하부 연장부들이 상기 서브 연장부들과 상기 상부 연장부들의 중앙에 배치되도록 상기 제2 하부 연장부들, 상부 연장부들 및 서브 연장부들을 형성할 수 있다.In addition, the sub extensions 35a to 35d may extend from the first to fourth upper extensions 33a to 33d, respectively, in parallel to the indentations. The sub extensions and the first to fourth upper extensions respectively sandwich the indentations therebetween. In this case, the second lower extensions, the upper extensions and the sub-extensions may be formed such that the second lower extensions formed in the indents are disposed at the centers of the sub-extensions and the upper extensions.

이에 따라, 상기 상부 연장부들(33a∼33d)은 각각 상기 만입부들 내에 형성된 제2 하부 연장부들(25a∼25d) 중 하나와 평행하게 형성되며, 따라서, 상기 상부 연장부들 및 서브 연장부들을 통해 투명전극층(19) 내에 균일하게 전류가 분산되고, 균일하게 분산된 전류가 상기 반도체층들(13, 15, 17)을 고르게 통과하여 상기 하부 연장부들(23, 25a∼25d)로 빠져나갈 수 있다.Accordingly, the upper extensions 33a to 33d are respectively formed in parallel with one of the second lower extensions 25a to 25d formed in the indents, and thus are transparent through the upper extensions and the sub-extensions. The current may be uniformly distributed in the electrode layer 19, and the uniformly distributed current may evenly pass through the semiconductor layers 13, 15, and 17 to exit the lower extensions 23, 25a to 25d.

본 실시예에 있어서, 상기 제1 모서리와 제2 모서리가 서로 인접하는 위치에 있는 것으로 도시 및 설명하였으나, 이들은 서로 대향하는 모서리들일 수 있다.In the present exemplary embodiment, although the first and second corners are illustrated and described as being adjacent to each other, they may be opposite edges.

도 3을 참조하면, 도 1 및 도 2를 참조하여 설명한 발광 다이오드에 더하여 제1 및 제2 모서리 이외의 다른 모서리들에 각각 하부전극(41) 및 상부전극(51)이 추가된다. 상기 하부 전극(41)은 하부전극(21)과 동일한 공정에 의해 형성될 수 있으며, 상기 상부 전극(51)은 상부전극(31)과 동일한 공정에 의해 형성될 수 있다. 또한, 상기 투명전극층(19)은 상부 반도체층(17)의 모서리를 노출시키는 개구부를 갖고, 상부전극(51)이 상기 개구부를 덮도록 형성될 수 있다.Referring to FIG. 3, in addition to the light emitting diodes described with reference to FIGS. 1 and 2, the lower electrode 41 and the upper electrode 51 are added to corners other than the first and second corners, respectively. The lower electrode 41 may be formed by the same process as the lower electrode 21, and the upper electrode 51 may be formed by the same process as the upper electrode 31. In addition, the transparent electrode layer 19 may have an opening that exposes an edge of the upper semiconductor layer 17, and the upper electrode 51 may be formed to cover the opening.

본 실시예에 있어서, 하부전극들(21, 41) 및 상부전극들(31, 51)이 각각 인접한 모서리들에 형성되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 동일 전극들이 서로 대향하는 모서리들에 형성될 수 있다. 이 경우, 각 하부전극에서 연장된 제1 하부 연장부들(23)은 상부전극들이 형성된 모서리 부분에서 종단될 수 있다.In the present exemplary embodiment, the lower electrodes 21 and 41 and the upper electrodes 31 and 51 are illustrated as being formed at adjacent corners, but the present invention is not limited thereto, and the same electrodes face each other. Can be formed on. In this case, the first lower extensions 23 extending from each lower electrode may be terminated at the corner portion where the upper electrodes are formed.

본 실시예에 따르면, 하부 전극 및 상부전극을 형성하기 위해 발광 영역이 감소되는 단점이 있으나, 각각 2개의 하부전극 및 상부전극이 형성되어 본딩와이어를 연결할 수 있는 패드 수를 증가시킬 수 있고, 모서리를 통해 전류가 집중되어 흐르는 것을 더욱 방지할 수 있다.According to the present embodiment, there is a disadvantage in that the light emitting area is reduced to form the lower electrode and the upper electrode, but two lower electrodes and the upper electrode are formed, respectively, to increase the number of pads to which the bonding wires can be connected. It can further prevent the current flowing through the concentration.

Claims

기판 상에 형성된 하부 반도체층;A lower semiconductor layer formed on the substrate;

상기 하부 반도체층의 가장자리 영역들이 노출되도록 상기 하부 반도체층 상부에 위치하고, 상기 기판의 모서리들에 시계방향으로 또는 반시계 방향으로 인접한 가장자리 위치들로부터 각각 대각선 방향과 평행하게 만입되어 상기 하부 반도체층을 노출시키되, 끝 단부들은 서로 이격된 만입부들을 갖는 상부 반도체층;The lower semiconductor layer is positioned on the lower semiconductor layer so that the edge regions of the lower semiconductor layer are exposed and indented in parallel with the diagonal direction from the edge positions adjacent to the edges of the substrate in a clockwise or counterclockwise direction. An upper semiconductor layer with exposed indentations, the end ends being spaced apart from each other;

상기 하부 반도체층과 상기 상부 반도체층 사이에 개재된 활성층;An active layer interposed between the lower semiconductor layer and the upper semiconductor layer;

상기 기판의 제1 모서리 부분의 노출된 상기 하부 반도체층 상에 형성된 하부 전극;A lower electrode formed on the exposed lower semiconductor portion of the first edge portion of the substrate;

상기 상부 반도체층 상에 형성된 투명전극층;A transparent electrode layer formed on the upper semiconductor layer;

상기 기판의 제2 모서리 부분의 상기 투명전극층 상에 형성된 상부 전극;An upper electrode formed on the transparent electrode layer at a second corner portion of the substrate;

상기 하부전극으로부터 연장되고, 노출된 상기 하부 반도체층의 가장자리 영역들 및 상기 만입부들에 의해 노출된 상기 하부 반도체층의 영역들 상에 형성된 하부 연장부들;Lower extension portions extending from the lower electrode and formed on the exposed edge regions of the lower semiconductor layer and the regions of the lower semiconductor layer exposed by the indentations;

상기 투명전극층 상에 형성되고, 상기 상부 전극으로부터 연장된 상부 연장부를 포함하는 발광 다이오드.A light emitting diode formed on the transparent electrode layer and including an upper extension portion extending from the upper electrode.

청구항 1에 있어서,The method according to claim 1,

상기 하부 반도체층의 가장자리 영역들 상에 형성된 하부 연장부들은 상기 제2 모서리에서 소정거리 이격된 위치들에서 종단되는 것을 특징으로 하는 발광 다이오드.And lower extensions formed on edge regions of the lower semiconductor layer terminate at positions spaced a predetermined distance from the second corner.

청구항 2에 있어서,The method according to claim 2,

상기 상부 연장부는 상기 상부 전극으로부터 중앙부까지 연장된 제1 상부 연장부, 상기 중앙부에서 상기 제2 모서리 이외의 다른 모서리들을 향해 각각 연장된 제2, 제3 및 제4 상부 연장부들을 포함하는 발광 다이오드.The upper extension includes a first upper extension extending from the upper electrode to the center, and second, third and fourth upper extensions extending from the center toward other corners than the second corner, respectively. .

청구항 3에 있어서,The method according to claim 3,

상기 상부 연장부는 상기 제1 내지 제4 상부 연장부들에서 각각 상기 만입부들에 평행하게 연장된 서브 연장부들을 더 포함하는 발광 다이오드.The upper extension further includes sub-extensions extending in parallel to the indentations in the first to fourth upper extensions, respectively.

청구항 4에 있어서,The method according to claim 4,

상기 만입부들의 단부들은 그것들에 인접한 제1 내지 제4 상부 연장부들에서 동일한 거리 이격된 것을 특징으로 하는 발광 다이오드.End portions of the indents are spaced at equal distances from the first to fourth upper extensions adjacent thereto.

청구항 1에 있어서,The method according to claim 1,

상기 투명전극층은 상기 기판의 제2 모서리 부분의 상기 상부 반도체층의 모서리를 노출시키는 개구부를 갖고,The transparent electrode layer has an opening that exposes the corner of the upper semiconductor layer of the second corner portion of the substrate,

상기 상부 전극은 상기 개구부를 덮는 발광 다이오드.The upper electrode covers the opening.

청구항 1에 있어서,The method according to claim 1,

상기 제1 모서리와 상기 제2 모서리는 서로 인접한 모서리들인 것을 특징으로 하는 발광 다이오드.And the first and second corners are adjacent corners.

청구항 7에 있어서,The method according to claim 7,

상기 제1 및 제2 모서리에 대향하는 모서리들에 각각 형성된 다른 하부전극 및 다른 상부전극을 더 포함하는 발광 다이오드.The light emitting diode further comprising another lower electrode and another upper electrode formed at corners opposite the first and second corners, respectively.