KR101625131B1 - Light emitting diode having electrode pads - Google Patents
Light emitting diode having electrode pads Download PDFInfo
- Publication number
- KR101625131B1 KR101625131B1 KR1020130156826A KR20130156826A KR101625131B1 KR 101625131 B1 KR101625131 B1 KR 101625131B1 KR 1020130156826 A KR1020130156826 A KR 1020130156826A KR 20130156826 A KR20130156826 A KR 20130156826A KR 101625131 B1 KR101625131 B1 KR 101625131B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- type semiconductor
- conductivity type
- electrode pads
- light emitting
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 183
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims description 22
- 239000010410 layer Substances 0.000 description 225
- 238000005530 etching Methods 0.000 description 9
- 239000006185 dispersion Substances 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 gallium nitride compound Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
전극패드들을 갖는 발광 다이오드가 개시된다. 이 발광 다이오드는, 기판; 기판 상에 위치하는 제1 도전형 반도체층; 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층; 기판의 일측 가장자리를 따라 배열되고, 제2 도전형 반도체층으로부터 이격된 복수개의 제2 전극패드; 제2 전극 패드에 전기적으로 연결되고, 제2 도전형 반도체층 상에 위치하며, 제2 도전형 반도체층에 전기적으로 접속하는 상부 연장부들; 및 제1 도전형 반도체층에 전기적으로 접속하는 하부 연장부들을 포함한다. 제2 전극 패드들이 제2 도전형 반도체층으로부터 이격되어 제1 도전형 반도체층 상에 또는 기판 상에 위치하며, 따라서, 제2 전극 패드 주위에 전류가 집중되는 것을 방지할 수 있다.A light emitting diode having electrode pads is disclosed. The light emitting diode includes a substrate; A first conductive semiconductor layer disposed on a substrate; A second conductivity type semiconductor layer located on the first conductivity type semiconductor layer; An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; A plurality of second electrode pads arranged along one side edge of the substrate and spaced apart from the second conductivity type semiconductor layer; Upper extensions electrically connected to the second electrode pads and located on the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer; And lower extension portions electrically connected to the first conductivity type semiconductor layer. The second electrode pads are located on the first conductivity type semiconductor layer or on the substrate so as to be spaced apart from the second conductivity type semiconductor layer, thus preventing current from concentrating around the second electrode pads.
Description
본 발명은 발광 다이오드에 관한 것으로, 특히 전극패드들을 갖는 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly to a light emitting diode having electrode pads.
질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.BACKGROUND ART GaN-based LEDs have been used in various applications such as color LED display devices, LED traffic signals, and white LEDs since gallium nitride (GaN) -based light emitting diodes have been developed.
질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극 패드가 형성되고, 상기 P형 반도체층 상에 P-전극 패드가 형성된다. 상기 발광 다이오드는 상기 전극패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극 패드에서 상기 반도체층들을 거쳐 N-전극 패드로 흐른다.Gallium nitride based light emitting diodes are generally formed by growing epitaxial layers on a substrate such as sapphire and include an N-type semiconductor layer, a P-type semiconductor layer, and an active layer interposed therebetween. On the other hand, an N-electrode pad is formed on the N-type semiconductor layer, and a P-electrode pad is formed on the P-type semiconductor layer. The light emitting diode is electrically connected to an external power source through the electrode pads. At this time, current flows from the P-electrode pad to the N-electrode pad through the semiconductor layers.
일반적으로 P형 반도체층은 높은 비저항을 가지므로, P형 반도체층 내에서 전류가 고르게 분산되지 못하고, 상기 P-전극 패드가 형성된 부분에 전류가 집중되며, 모서리를 통해 전류가 집중적으로 흐르는 문제점이 발생된다. 전류 밀집(current crowing)은 발광영역의 감소로 이어지고, 결과적으로 발광효율을 저하시킨다. 이러한 문제점을 해결하기 위해, P형 반도체층 상에 비저항이 낮은 투명전극층을 형성하여 전류분산을 도모하는 기술이 사용된다. P-전극 패드로부터 유입된 전류가 투명전극층에서 분산되어 상기 P-형 반도체층으로 유입되기 때문에 발광 다이오드의 발광영역을 넓힐 수 있다.In general, since the P-type semiconductor layer has a high resistivity, the current can not be uniformly dispersed in the P-type semiconductor layer, the current is concentrated in the portion where the P-electrode pad is formed, and current flows intensively through the corner . Current crowding leads to reduction of the luminescent area, which in turn decreases the luminous efficiency. In order to solve such a problem, a technique of forming a transparent electrode layer having a low specific resistance on the P-type semiconductor layer to achieve current dispersion is used. The current flowing from the P-electrode pad is dispersed in the transparent electrode layer and flows into the P-type semiconductor layer, so that the light emitting region of the light emitting diode can be widened.
그러나 투명전극층은 광을 흡수하기 때문에 그 두께가 제한되며, 따라서 전류분산에 한계가 있다. 특히 고출력을 위해 사용되는 약 1㎟ 이상의 대면적 발광 다이오드에서 투명전극층을 이용한 전류분산은 한계가 있다.However, since the transparent electrode layer absorbs light, its thickness is limited, and therefore current dispersion is limited. In particular, current dispersion using a transparent electrode layer is limited in a large area light emitting diode of about 1 mm 2 or more, which is used for high output.
한편, 발광 다이오드 내의 전류 분산을 돕기 위해 전극 패드들로부터 연장된 연장부들이 사용되고 있다. 예컨대, 미국특허공보 제6,650,018호에는 전극 접촉부들(117, 127), 즉 전극 패드들로부터 다수의 연장부들이 서로 반대 방향으로 연장하여 전류 분산을 강화하는 것을 개시하고 있다.On the other hand, extensions extending from the electrode pads are used to facilitate current dispersion in the light emitting diode. For example, U.S. Patent No. 6,650,018 discloses that electrode contacts 117, 127, i.e., a plurality of extensions from electrode pads extend in opposite directions to enhance current dispersion.
이러한 다수의 연장부들을 사용함으로써 발광 다이오드의 넓은 영역에 걸쳐 전류를 분산시킬 수 있으나, 전극 패드들이 위치하는 부분에서 여전히 전류가 집중되는 전류 밀집 현상이 나타나고 있다.By using such a plurality of extension parts, current can be distributed over a wide area of the light emitting diode, but a current crowding phenomenon is still present in which a current is still concentrated at a position where the electrode pads are located.
한편, 발광 다이오드의 크기가 대면적화함에 따라 발광 다이오드 내에 결함이 포함될 확률이 증가한다. 예컨대, 실전위(threading dislocation), 핀홀 등의 결함은 전류가 급격히 흐르는 통로를 제공하여 전류 분산을 방해한다.On the other hand, as the size of the light emitting diode becomes larger, the probability that a defect is included in the light emitting diode increases. For example, defects such as threading dislocations, pinholes, and the like, provide a path through which current is abruptly impeded, thereby impeding current dispersion.
본 발명이 해결하려는 과제는 전극 패드 근처에서 전류 밀집 현상이 발생되는 것을 방지할 수 있는 발광 다이오드를 제공하는 것이다.A problem to be solved by the present invention is to provide a light emitting diode capable of preventing a current densification phenomenon from occurring near an electrode pad.
본 발명이 해결하려는 다른 과제는 넓은 면적의 발광 다이오드에서 전류를 고르게 분산시킬 수 있는 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of evenly distributing a current in a wide area light emitting diode.
상기 과제를 해결하기 위해, 본 발명은 제2 도전형 반도체층에 전기적으로 접속되는 제2 전극패드가 상기 제2 도전형 반도체층으로부터 이격되어 위치하는 것을 특징으로 한다. 제2 전극패드가 제2 도전형 반도체층으로부터 이격되어 위치함으로써 제2 전극패드 근처에 전류가 집중되는 것을 방지할 수 있다. 나아가, 본 발명은 전류 분산을 돕기 위해 복수개의 제1 전극패드 및 복수개의 제2 전극패드를 채택한다. 이에 따라, 넓은 면적을 갖는 발광 다이오드에서 전류를 고르게 분산시킬 수 있다.In order to solve the above problems, the present invention is characterized in that a second electrode pad electrically connected to the second conductivity type semiconductor layer is located apart from the second conductivity type semiconductor layer. The second electrode pad is spaced apart from the second conductivity type semiconductor layer, thereby preventing current from concentrating near the second electrode pad. Furthermore, the present invention adopts a plurality of first electrode pads and a plurality of second electrode pads to facilitate current dispersion. Thus, the current can be evenly dispersed in the light emitting diode having a large area.
구체적으로, 본 발명의 일 태양에 따른 발광 다이오드는, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층; 상기 제1 도전형 반도체층 상에 위치하여 상기 제1 도전형 반도체층에 전기적으로 접속된 복수개의 제1 전극 패드; 상기 제1 도전형 반도체층 상에 위치하는 복수개의 제2 전극 패드; 상기 제1 도전형 반도체층과 상기 제2 전극 패드 사이에 개재되어 상기 복수개의 제2 전극 패드를 상기 제1 도전형 반도체층으로부터 전기적으로 절연시키는 절연층; 및 각각 상기 제2 전극패드들에 연결되어 상기 제2 도전형 반도체층에 전기적으로 접속된 복수개의 상부 연장부를 포함한다.Specifically, a light emitting diode according to an aspect of the present invention includes: a substrate; A first conductive semiconductor layer disposed on the substrate; A second conductive semiconductor layer disposed on the first conductive semiconductor layer; An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; A plurality of first electrode pads located on the first conductive type semiconductor layer and electrically connected to the first conductive type semiconductor layer; A plurality of second electrode pads disposed on the first conductive type semiconductor layer; An insulating layer interposed between the first conductive semiconductor layer and the second electrode pad to electrically isolate the plurality of second electrode pads from the first conductive semiconductor layer; And a plurality of upper extensions connected to the second electrode pads, respectively, and electrically connected to the second conductivity type semiconductor layer.
몇몇 실시예들에 있어서, 상기 복수개의 제1 전극패드는 상기 기판의 일측 가장자리를 따라 배열될 수 있다. 또한, 상기 복수개의 제2 전극패드는 상기 복수개의 제1 전극패드에 대향하여 상기 기판의 타측 가장자리를 따라 배열될 수 있다.In some embodiments, the plurality of first electrode pads may be arranged along one side edge of the substrate. The plurality of second electrode pads may be arranged along the other edge of the substrate opposite to the plurality of first electrode pads.
나아가, 복수개의 하부 연장부들이 각각 상기 복수개의 제1 전극패드에서 상기 복수개의 제2 전극패드를 향해 연장할 수 있다. 또한, 상기 제2 도전형 반도체층 및 상기 활성층은 복수개의 발광 영역들로 분할될 수 있으며, 상기 복수개의 하부 연장부는 상기 복수개의 발광 영역들 사이에 위치할 수 있다. 이에 더하여, 상기 복수개의 하부 연장부 각각의 양측에 상기 상부 연장부가 등간격으로 배치될 수 있다.Furthermore, a plurality of lower extension portions may extend from the plurality of first electrode pads toward the plurality of second electrode pads, respectively. The second conductive semiconductor layer and the active layer may be divided into a plurality of light emitting regions, and the plurality of lower extending portions may be located between the plurality of light emitting regions. In addition, the upper extension portions may be disposed at equal intervals on both sides of each of the plurality of lower extension portions.
또한, 상기 복수개의 상부 연장부는 인접한 두개의 제2 전극패드에 연결되는 상부 연장부를 포함할 수 있다. 즉, 인접한 두개의 제2 전극패드 사이에 위치하는 상부 연장부는 상기 두개의 제2 전극패드들에 모두 전기적으로 연결될 수 있다.The plurality of upper extension portions may include upper extension portions connected to two adjacent second electrode pads. That is, the upper extension portion located between the adjacent two second electrode pads may be electrically connected to both the second electrode pads.
상기 발광 다이오드는 상기 복수개의 상부 연장부와 상기 복수개의 제2 전극패드를 연결하는 연결부들을 더 포함할 수 있으며, 상기 연결부들은 상기 절연층에 의해 상기 제2 도전형 반도체층으로부터 절연된다.The light emitting diode may further include connection portions connecting the plurality of upper extension portions and the plurality of second electrode pads, and the connection portions are insulated from the second conductivity type semiconductor layer by the insulation layer.
몇몇 실시예들에 있어서, 상기 절연층은 상기 제2 도전형 반도체층 상에 가장자리를 가질 수 있다. 다른 실시예들에 있어서, 상기 절연층은 상기 제2 도전형 반도체층을 덮을 수 있으며, 상기 제2 도전형 반도체층 상에 복수개의 개구부를 가질 수 있다. 이 경우, 상기 복수개의 상부 연장부는 각각 상기 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속될 수 있다.In some embodiments, the insulating layer may have an edge on the second conductive type semiconductor layer. In other embodiments, the insulating layer may cover the second conductivity type semiconductor layer, and may have a plurality of openings on the second conductivity type semiconductor layer. In this case, the plurality of upper extension portions may be electrically connected to the second conductivity type semiconductor layer through the openings, respectively.
한편, 상기 제1 도전형 반도체층은 상기 제2 도전형 반도체층 및 상기 활성층이 메사 식각되어 노출된 복수개의 영역을 가질 수 있으며, 상기 복수개의 제2 전극 패드는 각각 상기 제1 도전형 반도체층의 노출된 영역 상에 위치할 수 있다. 이들 제2 전극패드들은 앞서 설명한 바와 같이 절연층에 의해 상기 제1 도전형 반도체층으로부터 절연된다. 또한, 상기 상부 연장부와 상기 제2 전극 패드를 연결하는 연결부는 절연층에 의해 상기 식각된 제1 도전형 반도체층 및 활성층의 측면들로부터 절연된다. Meanwhile, the first conductive semiconductor layer may have a plurality of regions exposed by mesa etching the second conductive semiconductor layer and the active layer, and the plurality of second electrode pads may include a first conductive semiconductor layer As shown in FIG. These second electrode pads are insulated from the first conductivity type semiconductor layer by an insulating layer as described above. The connecting portion connecting the upper extension portion and the second electrode pad is insulated from the side surfaces of the etched first conductivity type semiconductor layer and the active layer by an insulating layer.
몇몇 실시예들에 있어서, 상기 복수개의 제2 전극패드들 중 적어도 하나의 제2 전극 패드의 일부는 상기 제2 도전형 반도체층 상에 위치할 수 있다. 상기 제2 전극 패드와 상기 제2 도전형 반도체층은 상기 절연층에 의해 분리된다.In some embodiments, a portion of at least one second electrode pad of the plurality of second electrode pads may be located on the second conductivity type semiconductor layer. The second electrode pad and the second conductive type semiconductor layer are separated by the insulating layer.
몇몇 실시예들에 있어서, 상기 복수개의 제1 전극패드는 상기 기판의 대향하는 양측 가장자리 근처에 서로 대향하여 배치된 한 쌍의 제1 전극패드를 포함할 수 있으며, 상기 복수개의 제2 전극패드는 상기 한 쌍의 제1 전극패드에 직교하도록 배치된 한 쌍의 제2 전극패드를 포함할 수 있다. 나아가, 수평 하부 연장부가 상기 한 쌍의 제1 전극패드를 연결할 수 있다. 상기 수평 하부 연장부는 상기 제1 도전형 반도체층에 접속된다.In some embodiments, the plurality of first electrode pads may include a pair of first electrode pads disposed opposite to each other near opposite side edges of the substrate, And a pair of second electrode pads arranged to be orthogonal to the pair of first electrode pads. Furthermore, the horizontal lower extension may connect the pair of first electrode pads. And the horizontal lower extension portion is connected to the first conductivity type semiconductor layer.
또한, 수직 하부 연장부들이 상기 수평 하부 연장부의 중앙부에서 상기 한 쌍의 제2 전극패드를 향해 대향하는 방향으로 연장할 수 있다. 나아가, 상기 제2 도전형 반도체층 및 활성층은 네 개의 발광 영역들을 정의하도록 분할될 수 있으며, 상기 수평 하부 연장부 및 수직 하부 연장부들은 상기 네 개의 발광 영역들 사이에 위치할 수 있다.In addition, the vertical lower extension portions may extend in the direction opposite to the pair of second electrode pads at the central portion of the horizontal lower extension portion. Further, the second conductive semiconductor layer and the active layer may be divided to define four light emitting regions, and the horizontal lower extension portion and the vertical lower extension portions may be positioned between the four light emitting regions.
덧붙여, 상기 발광 다이오드는 상기 한 쌍의 제1 전극패드에서 상기 기판의 가장자리를 따라 연장하는 하부 연장부들을 더 포함할 수 있다.In addition, the light emitting diode may further include lower extension portions extending along an edge of the substrate at the pair of first electrode pads.
한편, 상기 제2 도전형 반도체층 및 상기 활성층은 적어도 세 개의 발광 영역들을 정의하도록 분할될 수 있으며, 상기 적어도 세 개의 발광 영역들 상에 각각 상기 상부 연장부가 위치할 수 있다. 또한, 상기 발광 영역들 사이에 하부 연장부들이 위치할 수 있으며, 이들 하부 연장부들은 상기 제1 도전형 반도체층에 접속된 다.Meanwhile, the second conductive semiconductor layer and the active layer may be divided to define at least three light emitting regions, and the upper extending portions may be respectively located on the at least three light emitting regions. Further, lower extension portions may be located between the light emitting regions, and these lower extension portions are connected to the first conductive type semiconductor layer.
본 발명의 다른 태양에 따른 발광 다이오드는, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층; 상기 제1 도전형 반도체층 상에 위치하여 상기 제1 도전형 반도체층에 전기적으로 접속된 복수개의 제1 전극 패드; 상기 기판 상에 위치하는 복수개의 제2 전극 패드; 및 각각 상기 제2 전극패드들에 연결되어 상기 제2 도전형 반도체층에 전기적으로 접속된 복수개의 상부 연장부를 포함한다.According to another aspect of the present invention, there is provided a light emitting diode comprising: a substrate; A first conductive semiconductor layer disposed on the substrate; A second conductive semiconductor layer disposed on the first conductive semiconductor layer; An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; A plurality of first electrode pads located on the first conductive type semiconductor layer and electrically connected to the first conductive type semiconductor layer; A plurality of second electrode pads located on the substrate; And a plurality of upper extensions connected to the second electrode pads, respectively, and electrically connected to the second conductivity type semiconductor layer.
상기 복수개의 제2 전극 패드는 상기 기판 상에 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 부분적으로 제거된 영역들 상에 형성될 수 있다. 또한, 절연층이 상기 제2 전극 패드를 둘러싸는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 측면들을 덮을 수 있다. 이 경우, 상기 기판은 절연 기판인 것이 바람직하다.The plurality of second electrode pads may be formed on the regions where the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer formed on the substrate are partially removed. In addition, an insulating layer may cover the side surfaces of the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer surrounding the second electrode pad. In this case, the substrate is preferably an insulating substrate.
또한, 상기 기판과 상기 복수개의 제2 전극 패드 사이에 절연층이 개재될 수 있다. 상기 절연층이 상기 기판에 접하며, 상기 제2 전극 패드는 상기 절연층에 접하여 위치할 수 있다.In addition, an insulating layer may be interposed between the substrate and the plurality of second electrode pads. The insulating layer may be in contact with the substrate, and the second electrode pad may be in contact with the insulating layer.
몇몇 실시예들에 있어서, 상기 복수개의 제1 전극패드는 상기 기판의 일측 가장자리를 따라 배열될 수 있다. 또한, 상기 복수개의 제2 전극패드는 상기 복수개의 제1 전극패드에 대향하여 상기 기판의 타측 가장자리를 따라 배열될 수 있다.In some embodiments, the plurality of first electrode pads may be arranged along one side edge of the substrate. The plurality of second electrode pads may be arranged along the other edge of the substrate opposite to the plurality of first electrode pads.
나아가, 복수개의 하부 연장부들이 각각 상기 복수개의 제1 전극패드에서 상기 복수개의 제2 전극패드를 향해 연장할 수 있다. 또한, 상기 제2 도전형 반도체층 및 상기 활성층은 복수개의 발광 영역들로 분할될 수 있으며, 상기 복수개의 하부 연장부는 상기 복수개의 발광 영역들 사이에 위치할 수 있다. 이에 더하여, 상기 복수개의 하부 연장부 각각의 양측에 상기 상부 연장부가 등간격으로 배치될 수 있다.Furthermore, a plurality of lower extension portions may extend from the plurality of first electrode pads toward the plurality of second electrode pads, respectively. The second conductive semiconductor layer and the active layer may be divided into a plurality of light emitting regions, and the plurality of lower extending portions may be located between the plurality of light emitting regions. In addition, the upper extension portions may be disposed at equal intervals on both sides of each of the plurality of lower extension portions.
또한, 상기 복수개의 상부 연장부는 인접한 두개의 제2 전극패드에 연결되는 상부 연장부를 포함할 수 있다. 즉, 인접한 두개의 제2 전극패드 사이에 위치하는 상부 연장부는 상기 두개의 제2 전극패드들에 모두 전기적으로 연결될 수 있다.The plurality of upper extension portions may include upper extension portions connected to two adjacent second electrode pads. That is, the upper extension portion located between the adjacent two second electrode pads may be electrically connected to both the second electrode pads.
상기 발광 다이오드는 상기 복수개의 상부 연장부와 상기 복수개의 제2 전극패드를 연결하는 연결부들을 더 포함할 수 있으며, 상기 연결부들은 상기 절연층에 의해 상기 제2 도전형 반도체층으로부터 절연된다.The light emitting diode may further include connection portions connecting the plurality of upper extension portions and the plurality of second electrode pads, and the connection portions are insulated from the second conductivity type semiconductor layer by the insulation layer.
몇몇 실시예들에 있어서, 상기 절연층은 상기 제2 도전형 반도체층 상에 가장자리를 가질 수 있다. 다른 실시예들에 있어서, 상기 절연층은 상기 제2 도전형 반도체층을 덮을 수 있으며, 상기 제2 도전형 반도체층 상에 복수개의 개구부를 가질 수 있다. 이 경우, 상기 복수개의 상부 연장부는 각각 상기 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속될 수 있다.In some embodiments, the insulating layer may have an edge on the second conductive type semiconductor layer. In other embodiments, the insulating layer may cover the second conductivity type semiconductor layer, and may have a plurality of openings on the second conductivity type semiconductor layer. In this case, the plurality of upper extension portions may be electrically connected to the second conductivity type semiconductor layer through the openings, respectively.
몇몇 실시예들에 있어서, 상기 복수개의 제2 전극패드들 중 적어도 하나의 제2 전극 패드의 일부는 상기 제2 도전형 반도체층 상에 위치할 수 있다. 상기 제2 전극 패드와 상기 제2 도전형 반도체층은 상기 절연층에 의해 분리된다.In some embodiments, a portion of at least one second electrode pad of the plurality of second electrode pads may be located on the second conductivity type semiconductor layer. The second electrode pad and the second conductive type semiconductor layer are separated by the insulating layer.
몇몇 실시예들에 있어서, 상기 복수개의 제1 전극패드는 상기 기판의 대향하는 양측 가장자리 근처에 서로 대향하여 배치된 한 쌍의 제1 전극패드를 포함할 수 있으며, 상기 복수개의 제2 전극패드는 상기 한 쌍의 제1 전극패드에 직교하도록 배치된 한 쌍의 제2 전극패드를 포함할 수 있다. 나아가, 수평 하부 연장부가 상기 한 쌍의 제1 전극패드를 연결할 수 있다. 상기 수평 하부 연장부는 상기 제1 도전형 반도체층에 접속된다.In some embodiments, the plurality of first electrode pads may include a pair of first electrode pads disposed opposite to each other near opposite side edges of the substrate, And a pair of second electrode pads arranged to be orthogonal to the pair of first electrode pads. Furthermore, the horizontal lower extension may connect the pair of first electrode pads. And the horizontal lower extension portion is connected to the first conductivity type semiconductor layer.
또한, 수직 하부 연장부들이 상기 수평 하부 연장부의 중앙부에서 상기 한 쌍의 제2 전극패드를 향해 대향하는 방향으로 연장할 수 있다. 나아가, 상기 제2 도전형 반도체층 및 활성층은 네 개의 발광 영역들을 정의하도록 분할될 수 있으며, 상기 수평 하부 연장부 및 수직 하부 연장부들은 상기 네 개의 발광 영역들 사이에 위치할 수 있다.In addition, the vertical lower extension portions may extend in the direction opposite to the pair of second electrode pads at the central portion of the horizontal lower extension portion. Further, the second conductive semiconductor layer and the active layer may be divided to define four light emitting regions, and the horizontal lower extension portion and the vertical lower extension portions may be positioned between the four light emitting regions.
덧붙여, 상기 발광 다이오드는 상기 한 쌍의 제1 전극패드에서 상기 기판의 가장자리를 따라 연장하는 하부 연장부들을 더 포함할 수 있다.In addition, the light emitting diode may further include lower extension portions extending along an edge of the substrate at the pair of first electrode pads.
한편, 상기 제2 도전형 반도체층 및 상기 활성층은 적어도 세 개의 발광 영역들을 정의하도록 분할될 수 있으며, 상기 적어도 세 개의 발광 영역들 상에 각각 상기 상부 연장부가 위치할 수 있다. 또한, 상기 발광 영역들 사이에 하부 연장부들이 위치할 수 있으며, 이들 하부 연장부들은 상기 제1 도전형 반도체층에 접속된다.Meanwhile, the second conductive semiconductor layer and the active layer may be divided to define at least three light emitting regions, and the upper extending portions may be respectively located on the at least three light emitting regions. In addition, lower extension portions may be located between the light emitting regions, and these lower extension portions are connected to the first conductive type semiconductor layer.
종래의 통상적인 발광 다이오드는 제2 전극 패드가 제2 도전형 반도체층 상에 위치하여 제2 도전형 반도체층에 전기적으로 접속된다. 따라서, 제2 전극 패드 주위에 전류가 집중되어 전류 분산이 방해된다. 그러나 본 발명의 실시예들에 따르면, 상기 제2 전극 패드가 제2 도전형 반도체층으로부터 이격되어 제1 도전형 반도체층 상에 또는 기판 상에 위치하므로, 제2 전극 패드 주위에 전류가 집중되는 것을 방지할 수 있다. 또한, 복수개의 제1 전극패드 및 복수개의 제2 전극패드를 배치함으로써 특정 위치에 전류가 집중되는 것을 방지할 수 있다. 나아가, 발광 다이오드를 복수개의 발광 영역들로 분할함으로써 발광 영역들에 고르게 전류를 분산시킬 수 있다.In a typical conventional light emitting diode, the second electrode pad is located on the second conductive type semiconductor layer and is electrically connected to the second conductive type semiconductor layer. Therefore, the current is concentrated around the second electrode pad, and current dispersion is disturbed. However, according to embodiments of the present invention, since the second electrode pad is located on the first conductivity type semiconductor layer or on the substrate apart from the second conductivity type semiconductor layer, a current is concentrated around the second electrode pad Can be prevented. In addition, by arranging the plurality of first electrode pads and the plurality of second electrode pads, current can be prevented from being concentrated at a specific position. Furthermore, by dividing the light emitting diode into a plurality of light emitting regions, it is possible to evenly distribute the current to the light emitting regions.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3은 도 1의 절취선 B-B를 따라 취해진 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 부분 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 부분 단면도이다.1 is a plan view illustrating a light emitting diode according to an embodiment of the present invention.
2 is a cross-sectional view taken along the perforated line AA of FIG.
3 is a cross-sectional view taken along the tear line BB in Fig.
4 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
5 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
6 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
7 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
8 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
9 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
10 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
11 is a partial cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
12 is a partial cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이고, 도 3은 도 1의 절취선 B-B를 따라 취해진 단면도이다.FIG. 1 is a plan view for explaining a light emitting diode according to an embodiment of the present invention, FIG. 2 is a sectional view taken along a perforated line A-A of FIG. 1, and FIG. 3 is a sectional view taken along a perforated line B-B of FIG.
도 1 내지 3을 참조하면, 상기 발광 다이오드는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 절연층(31), 제1 전극 패드(35) 및 제2 전극 패드(33), 상부 연장부(33a)를 포함한다. 또한, 상기 발광 다이오드는 연결부들(33b), 투명 전극층(29), 제1 하부 연장부(35a) 및 제2 하부 연장부(35b)를 포함할 수 있다. 상기 기판(21)은, 예컨대 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니다. 상기 기판(21)은 대체로 사각형 형상을 가지며, 서로 대향하는 가장자리들을 갖는다.1 to 3, the light emitting diode includes a
제1 도전형 반도체층(23)이 상기 기판(21) 상에 위치하고, 상기 1 도전형 반도체층(23) 상에 제2 도전형 반도체층(27)이 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 활성층(25)이 개재된다. 상기 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 질화갈륨 계열의 화합물 반도체 물질 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(25)은 요구되는 파장의 광, 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정된다.The first conductivity
상기 제1 도전형 반도체층(23)은 n형 질화물 반도체층일 수 있으며, 제2 도전형 반도체층(27)은 p형 질화물 반도체층일 수 있으며, 그 반대일 수도 있다.The first
상기 제1 도전형 반도체층(23) 및/또는 제2 도전형 반도체층(27)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(25)은 단일 양자웰 또는 다중 양자웰 구조를 가질 수 있다. 또한, 상기 기판(21)과 제1 도전형 반도체층(23) 사이에 버퍼층(도시하지 않음)이 개재될 수 있다. 상기 반도체층들(23, 25, 27)은 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있다.As shown in the figure, the first
한편, 상기 제2 도전형 반도체층(27) 상에 투명 전극층(29)이 위치할 수 있다. 투명전극층(29)은, ITO 또는 Ni/Au로 형성될 수 있으며, 제2 도전형 반도체층에 오믹콘택된다. On the other hand, the
상기 제2 도전형 반도체층(27) 및 활성층(25)은 사진 및 식각 공정을 사용하여 상기 제1 도전형 반도체층(23)의 영역(들)이 노출되도록 패터닝될 수 있다. 이러한 공정은 일반적으로 메사 식각 공정으로 잘 알려져 있다. 상기 메사 식각 공정에 의해 도시된 바와 같이 발광 영역들이 분할될 수 있다. 여기서는 두개의 발광 영역들로 분할된 것을 도시하고 있지만, 더 많은 수의 발광 영역들로 분할될 수도 있다. 또한, 상기 메사 식각 공정에 의해 형성되는 측면들은 바람직하게 기판(21) 면에 대해 30~70도 범위 내의 경사각을 가질 수 있다.The second conductive
상기 메사 식각되어 노출된 제1 도전형 반도체층 상에 제1 전극 패드(35) 및 제2 전극 패드(33)가 위치한다. 상기 제1 전극 패드(35)는 제1 도전형 반도체층(23)에 전기적으로 접속된다. 그러나 상기 제2 전극 패드(33)는 절연층(31)에 의해 제1 도전형 반도체층(23)으로부터 절연된다. 상기 제1 및 제2 전극 패드들(33, 35)은 예컨대, 와이어를 본딩하기 위한 본딩 패드들로서 와이어를 본딩할 수 있도록 상대적으로 넓은 면적을 갖는다. 상기 제1 전극 패드(35) 및 제2 전극 패드(33)는 제1 도전형 반도체층(23)의 노출된 영역 상에 한정되어 위치할 수 있으나, 이에 한정되는 것은 아니다.The
상기 절연층(31)은 제2 전극패드(33)와 제1 도전형 반도체층(23) 사이에 개재되어 제2 전극 패드(33)를 제1 도전형 반도체층(23)으로부터 절연시킨다. 또한, 상기 절연층(31)은 메사식각되어 노출된 제2 도전형 반도체층(27) 및 활성층(25)의 측면들을 덮을 수 있다. 나아가. 상기 절연층(31)은 연장되어 그 가장 자리가 제2 도전형 반도체층(27) 상에 위치할 수 있다. 또는, 상기 절연층(31)은 연장되어 상기 제2 도전형 반도체층(27)을 덮을 수 있으며, 이 경우, 상기 절연층(31)은 제2 도전형 반도체층(27) 상부에 개구부들을 가질 수 있다. 이들 개구부를 통해 제2 도전형 반도체층(27) 또는 투명 전극층(29)이 노출된다.The insulating
한편, 상기 제2 도전형 반도체층(27)(또는 투명 전극층(29)) 상에 상부 연장부들(33a)이 위치한다. 상기 상부 연장부들(33a)은 각각 연결부들(33b)을 통해 제2 전극패드(33)에 연결될 수 있으며, 상기 상부 연장부들(33a)은 제2 도전형 반도체층(27)에 전기적으로 접속된다. 상기 절연층(31)이 제2 도전형 반도체층(27)을 덮는 경우, 상기 상부 연장부들(33a)은 절연층(31)의 개구부를 통해 제2 도전형 반도체층(27)(또는 투명 전극층(29))에 접속된다. 상부 연장부들(33a)은 제2 도전형 반도체층(27)에 전류를 고르게 분산시킬 수 있도록 배치된다. 한편, 상기 연결부들(33b)은 절연층(31)에 의해 제2 도전형 반도체층(27) 및 활성층(25)의 측면들로부터 분리된다.On the other hand, the
한편, 제1 하부 연장부(35a)가 상기 제1 전극 패드(35)로부터 연장될 수 있다. 상기 제1 하부 연장부(35a)는 제1 도전형 반도체층(23) 상에 위치하여 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 하부 연장부(35a)는 도시된 바와 같이, 분할된 발광 영역들 사이에 위치하여, 제2 전극 패드(33)를 향해 연장한다. 또한, 제2 하부 연장부(35b)가 상기 제1 전극 패드(35)로부터 연장될 수 있다. 상기 제2 하부 연장부(35b)는 제1 도전형 반도체층(23) 상에 위치하여 제1 도전형 반도체층(23)에 전기적으로 접속하며, 기판(21)의 가장자리를 따라 연장하여 발광 영역들의 바깥쪽에 위치한다.On the other hand, the first
상기 전극 패드(33, 35), 상부 연장부(33a), 연결부(33b) 및 하부 연장부(35a)는 동일한 금속 재료, 예컨대 Cr/Au로 동일 공정을 이용하여 함께 형성될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 상부 연장부(33a)와 상기 제2 전극 패드(33)를 별개의 공정으로 형성할 수도 있으며, 서로 다른 재료로 형성할 수도 있다.The
본 실시예에 있어서, 분할된 발광 영역들은 제1 전극 패드(35)와 제2 전극 패드(33)를 잇는 선, 예컨대 절취선 B-B에 대해 대칭구조를 갖는다. 상부 연장부들(33a) 또한 서로 대칭으로 배치되어 상기 발광 영역들은 동일한 발광 특성을 나타낼 수 있다. 따라서, 종래 두개의 발광 다이오드들을 병렬로 연결하여 사용하는 것에 비해 하나의 발광 다이오드 내에서 발광 영역을 두 개로 분할하여 사용함으로써 발광 다이오드의 패키징 공정을 단순화할 수 있다. 더욱이, 발광 영역들을 분할함으로써 결함에 의해 전류가 집중되는 것을 완화할 수 있으며, 메사 식각에 의해 경사진 측면들을 형성함으로써 광 추출 효율을 증가시킬 수 있다.In this embodiment, the divided light emitting regions have a symmetrical structure with respect to a line connecting the
본 실시예에 있어서, 기판(21) 상에 하나의 제1 전극패드(35)와 하나의 제2 전극패드(33)가 배치된 것을 예로서 설명하였지만, 복수개의 제1 전극패드(35)가 기판의 일측 가장자리를 따라 배열될 수 있으며, 복수개의 제2 전극패드(33)가 상기 일측 가장자리에 대향하는 타측 가장자리를 따라 배열될 수 있다. 또한, 도 1에 도시된 발광 영역들이 기판(21) 상에 나란히 배열될 수 있다.The
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.4 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
도 4를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제2 전극 패드(43)의 일부가 제2 도전형 반도체층(27) 상부에 위치하는 것에 차이가 있다.Referring to FIG. 4, the light emitting diode according to this embodiment is substantially similar to the light emitting diode described with reference to FIGS. 1 to 3, except that a part of the
즉, 제2 전극 패드(43)는, 메사 식각에 의해 노출된 제1 도전형 반도체층(23) 상에 위치하며 또한 그 일부가 제2 도전형 반도체층(27) 상부에 위치한다. 상기 제2 전극 패드(43)는 절연층(31)에 의해 제1 도전형 반도체층(27)으로부터 분리되며 또한 제2 도전형 반도체층 및 활성층으로부터 분리된다. 연장부들(33a)은 직접 또는 연결부를 개재하여 상기 제2 전극 패드(43)로부터 연장할 수 있다.That is, the
본 실시예에 따르면, 절연층(31)에 의해 제2 전극 패드(43)를 반도체층들로부터 분리하여 제2 전극 패드(43) 주위에 전류가 집중되는 것을 방지할 수 있다. 또한, 앞의 실시예와 달리, 메사 식각되는 영역을 상대적으로 감소시킬 수 있어 발광 영역을 증가시킬 수 있다.According to the present embodiment, the
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.5 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
도 5를 참조하면, 도 1 내지 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 두 개의 제1 전극패드(55) 및 두 개의 제2 전극패드(53)가 배열된 것에 차이가 있다.Referring to FIG. 5, there is a difference in that two
제1 전극패드(35)는 기판의 아래쪽 가장자리를 따라 배열되어 있고, 제2 전극패드(33)는 기판의 위쪽 가장자리를 따라 배열되어 있다. 제1 전극패드(35)와 제2 전극패드(33)는 서로 대향하여 배치된다. The
한편, 도 1을 참조하여 설명한 바와 같이, 하부 연장부들(55a)이 제1 전극패드(35)에서 제2 전극패드(53)를 향해 연장한다. 또한, 하부 연장부들(55b)이 기판(21)의 가장자리를 따라 연장할 수 있다. 특히, 제1 전극패드들(55)은 하부 연장부(55b)에 의해 연결될 수 있다.1, the
한편, 제2 도전형 반도체층(27) 및 활성층(25)은 앞서 설명한 바와 같이, 복수개의 발광 영역들로 분할될 수 있다. 여기서는 세 개의 발광 영역들로 분할된 것을 도시하고 있다. 하부 연장부들(55a)은 발광 영역들 사이에 위치한다.Meanwhile, the second conductivity
또한, 상기 발광 영역들 상에 각각 상부 연장부(53a)가 위치한다. 이들 상부 연장부(53a)는 연결부(53b)를 통해 각각 제2 전극패드(53)에 연결된다. 도 5에 도시된 바와 같이, 중앙의 발광 영역 상에 위치하는 상부 연장부(53a)는 두개의 제2 전극패드(53)에 모두 연결될 수 있다.Further, the
상기 연결부(53b)는 절연층(31)에 의해 제2 도전형 반도체층(27)으로부터 절연되며, 메사식각되어 노출된 제2 도전형 반도체층(27) 및 활성층(25)의 측면으로부터 절연될 수 있다. 상기 절연층(31)은 앞서 설명한 바와 같이, 제2 도전형 반도체층(27) 상에 가장자리를 가질 수 있으며, 따라서, 제2 도전형 반도체층(27) 상에 위치하는 연결부(53b)를 제2 도전형 반도체층(27)으로부터 절연시킨다.The
이와 달리, 도 6에 도시된 바와 같이, 상기 절연층(31)은 제2 도전형 반도체층(27)(또는 투명 전극층(29))을 덮을 수 있으며, 상기 제2 도전형 반도체층(27) 상부에 개구부들(31a)을 가질 수 있다. 상부 연장부들(53a)은 이들 개구부(31a)를 통해 투명 전극층(29)(또는 제2 도전형 반도체층(27))에 접속될 수 있다. 또한, 상기 절연층(31)은 제1 도전형 반도체층(23)을 노출시키는 개구부를 가지며, 이 개구부에 제1 전극패드(55) 및 하부 연장부들(55a, 55b)이 형성될 수 있다.6, the insulating
바람직하게, 하부 연장부(55a)와 상부 연장부(53a) 사이의 거리는 등간격일 수 있다. 즉, 하부 연장부(55a)를 기준으로 그 양측에 동일한 간격으로 상부 연장부들(53a)이 배치될 수 있다. 이에 따라, 각 발광 영역에 고르게 전류를 분산시킬 수 있다. 나아가, 하부 연장부(55b)가 기판(21)의 가장자리를 따라 바깥쪽 발광 영역들의 일부를 감싸도록 연장할 수 있다. 이 경우, 하부 연장부(55b)와 상부 연장부(53a) 사이의 거리가 상부 연장부(53a)와 하부 연장부(55a) 사이의 거리와 대체로 동일할 수 있다.Preferably, the distance between the
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.7 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드는 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하며, 다만 상부 연장부(53a) 및 연결부(53b)의 형상에 차이가 있다.Referring to FIG. 7, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. 5, except that the shapes of the
즉, 도 5에서 연결부(53b)는 곡선형태로 상부 연장부(53a)와 제2 전극패드(53)를 연결한다. 몇몇 경우에 있어서, 상부 연장부(53a) 또한 곡선부를 포함할 수 있다. 이에 반해, 본 실시예에 있어서, 연결부(53b)는 직선형태로 상부 연장부(53a)와 제2 전극패드(53)를 연결하며, 상부 연장부(53a) 또한 직선형태로 연장한다. 또한, 도 6에 도시된 바와 같이, 본 실시예에 따른 상부 연장부(53a)는 투명 전극층(29)을 덮는 절연층(31)의 개구부들(31a)을 통해 투명전극층(29)에 접속될 수 있다.That is, in FIG. 5, the connecting
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.8 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
도 8을 참조하면, 본 실시예에 따른 발광 다이오드는 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제1 전극패드들(55) 및 제2 전극패드들(53)이 각각 3개씩 배열된 것에 차이가 있다. 이 경우, 제2 도전형 반도체층(27) 및 활성층(25)은 네 개의 발광 영역들을 정의하도록 분할될 수 있다. 따라서, 두개의 발광 영역들 사이에 위치하는 내부 발광 영역이 두 개가 있으며, 이들 내부의 발광 영역 상의 상부 연장부(53a)는 인접한 제2 전극패드(53)에 모두 연결될 수 있다.Referring to FIG. 8, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. 5, except that three
본 실시예에 있어서, 제1 및 제2 전극패드들이 각각 3개씩 배열된 것을 도시하였지만, 당업자라면 동일한 방식으로 더 많은 수의 제1 및 제2 전극패드들을 배열할 수 있음을 이해할 수 있을 것이다.Although the first and second electrode pads are each arranged in three in this embodiment, those skilled in the art will understand that a larger number of first and second electrode pads can be arranged in the same manner.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.9 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
도 9를 참조하면, 본 실시예에 따른 발광 다이오드는 한 쌍의 제1 전극패드(65)와 한 쌍의 제2 전극패드(63)이 서로 직교하도록 배열되어 있다.Referring to FIG. 9, the light emitting diode according to the present embodiment is arranged such that a pair of
상기 한 쌍의 제1 전극패드(65)는 서로 대향하여 기판(21)의 양측 가장자리 근처에 배치된다. 상기 제1 전극패드(65)는 제1 도전형 반도체층(23)상에 위치하여 제1 도전형 반도체층(23)에 전기적으로 접속한다. 수평 하부 연장부(65a)가 제1 전극패드(63)를 서로 연결할 수 있다. 또한, 수직 하부 연장부(65b)가 상기 수평 하부 연장부(65a)의 중앙부에서 제2 전극패드(63)를 향해 연장할 수 있다. 상기 수평 하부 연장부(65a) 및 수직 하부 연장부(65b)는 제1 도전형 반도체층(23)에 전기적으로 접속한다. 또한, 상기 수직 하부 연장부(65b) 및 수평 하부 연장부(65a)를 기준으로 제1 도전형 반도체층(27) 및 활성층(25)이 네 개의 발광 영역들을 정의하도록 분할될 수 있다.The pair of
한편, 상기 제2 전극패드(63)는 도 1 내지 3을 참조하여 설명한 바와 같이, 제1 도전형 반도체층(23) 상에 위치하나 절연층(31)에 의해 제1 도전형 반도체층(23)으로부터 절연된다. 더욱이, 도 4를 참조하여 설명한 바와 같이, 상기 제2 전극패드(63)의 일부가 제2 도전형 반도체층(27) 상부에 위치할 수도 있다.1 to 3, the
또한, 상부 연장부들(63a)이 각각 상기 발광 영역들 상에 위치하며, 연결부들(63b)을 통해 제2 전극패드(63)에 연결되어 있다. 도시한 바와 같이, 두 개의 발광 영역들 상의 상부 연장부들(63a)이 하나의 제2 전극패드(63)에 연결될 수 있다. 상기 발광 영역들은 한 쌍의 제1 전극패드(65)를 잇는 선에 대해 및/또는 한 쌍의 제2 전극패드(63)를 잇는 선에 대해 대칭일 수 있다. 이에 따라, 동일한 형상 및 동일한 발광 특성을 갖는 네 개의 발광 영역들이 제공될 수 있다.The
또한, 도 10에 도시한 바와 같이, 한 쌍의 제1 전극패드(65)에서 각각 기판의 가장자리를 따라 하부 연장부(65c)가 연장할 수 있다. 상기 하부 연장부(65c)를 추가함에 따라, 수직 하부 연장부(65b)와 하부 연장부(65c) 사이의 영역으로 상부 연장부(63a)가 연장하도록 할 수 있으며, 따라서, 상부 연장부(63a)의 양측에 전류를 고르게 분산시킬 수 있다.10, the
도 11 및 도 12는 본 발명의 또 다른 실시예들에 따른 발광 다이오드들을 설명하기 위한 부분 단면도들이다.11 and 12 are partial cross-sectional views illustrating light emitting diodes according to still another embodiment of the present invention.
앞의 실시예들에서, 제2 전극패드(33, 53, 63)가 제1 도전형 반도체층(23) 상에 위치하고, 상기 제2 전극패드(33, 53, 65)와 제1 도전형 반도체층(23) 사이에 절연층(31)이 개재된 것으로 설명하였지만, 본 실시예들에서, 상기 제2 전극패드(73)는 기판(21) 상에 직접 기판(21)에 접하여(도 11) 위치할 수 있다. 나아가, 상기 기판(21)과 제2 전극패드(73) 사이에 절연층(31)이 개재(도 12)될 수 있다. 즉, 상기 절연층(31)이 기판(21)에 접하여 위치하고, 제2 전극패드(73)가 상기 절연층(31) 에 접하여 절연층(31) 상에 위치할 수 있다. 제2 전극패드(73)는 기판(21) 상에 형성된 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 적어도 부분적으로 제거한 영역의 기판(21) 상에 형성된다. 상기 제2 전극패드(73)가 기판(21)에 접하여 위치하는 경우, 상기 기판(21)은 절연기판인 것이 바람직하다.In the above embodiments, the
앞서 설명한 실시예들에 있어서, 제2 전극패드(33, 53, 63, 73)는 제2 도전형 반도체층(27)으로부터 수평적으로 떨어져 위치한다. 따라서, 상기 제2 전극패드 근처에 전류가 밀집되는 것을 방지할 수 있다. 나아가, 상기 제2 전극패드(33, 53, 63, 73)는 절연층(31)에 의해 발광 영역들로부터 절연된 연결부(33b, 53b, 63b)를 통해 상부 연장부(33a, 53a, 63a)에 연결된다. 상기 연결부(33b, 53b, 63b) 또한 절연층(31)에 의해 제2 도전형 반도체층(27)으로부터 절연되므로, 제2 전극패드 근처에서 전류가 밀집되는 것을 방지할 수 있게 된다.In the embodiments described above, the
21: 기판, 23: 제1 도전형 반도체층, 25: 활성층,
27: 제2 도전형 반도체층, 29: 투명전극층, 31: 절연층,
31a: 개구부, 33, 53, 63, 73: 제2 전극패드,
33a, 53a, 63a: 상부 연장부, 33b, 53b, 63b: 연결부,
35, 55, 65: 제1 전극패드,
35a, 35b, 55a, 55b, 65a, 65b, 65c: 하부 연장부21: substrate, 23: first conductivity type semiconductor layer, 25: active layer,
27: second conductivity type semiconductor layer, 29: transparent electrode layer, 31: insulating layer,
31a: opening, 33, 53, 63, 73: second electrode pad,
33a, 53a, 63a: upper extension portion, 33b, 53b, 63b: connection portion,
35, 55, 65: a first electrode pad,
35a, 35b, 55a, 55b, 65a, 65b, 65c:
Claims (15)
상기 기판 상에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층;
상기 기판의 일측 가장자리를 따라 배열되고, 상기 제2 도전형 반도체층으로부터 이격된 복수개의 제2 전극패드;
상기 제2 전극 패드에 전기적으로 연결되고, 상기 제2 도전형 반도체층 상에 위치하며, 상기 제2 도전형 반도체층에 전기적으로 접속하는 상부 연장부들; 및
상기 제1 도전형 반도체층에 전기적으로 접속하는 하부 연장부들을 포함하되,
상기 복수의 제2 전극패드들은 상기 기판에 접하여 기판 상에 위치하거나 절연층에 의해 절연되어 기판 상에 위치하는 발광 다이오드.Board;
A first conductive semiconductor layer disposed on the substrate;
A second conductive semiconductor layer disposed on the first conductive semiconductor layer;
An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A plurality of second electrode pads arranged along one side edge of the substrate and spaced apart from the second conductivity type semiconductor layer;
Upper extensions electrically connected to the second electrode pads and located on the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer; And
And lower extension portions electrically connected to the first conductive type semiconductor layer,
Wherein the plurality of second electrode pads are located on the substrate in contact with the substrate or are insulated by the insulating layer.
상기 기판 상에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층;
상기 제2 도전형 반도체층 상에 위치하는 절연층;
상기 기판의 일측 가장자리를 따라 배열되고, 상기 제2 도전형 반도체층으로부터 이격된 복수개의 제2 전극패드;
상기 제2 전극 패드에 전기적으로 연결되고, 상기 제2 도전형 반도체층 상에 위치하며, 상기 제2 도전형 반도체층에 전기적으로 접속하는 상부 연장부들; 및
상기 제1 도전형 반도체층에 전기적으로 접속하는 하부 연장부들을 포함하되,
상기 절연층은 상기 제2 도전형 반도체층 상에 복수개의 개구부를 갖고,
상기 복수개의 상부 연장부는 각각 상기 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속되는 발광 다이오드.Board;
A first conductive semiconductor layer disposed on the substrate;
A second conductive semiconductor layer disposed on the first conductive semiconductor layer;
An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
An insulating layer disposed on the second conductive type semiconductor layer;
A plurality of second electrode pads arranged along one side edge of the substrate and spaced apart from the second conductivity type semiconductor layer;
Upper extensions electrically connected to the second electrode pads and located on the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer; And
And lower extension portions electrically connected to the first conductive type semiconductor layer,
Wherein the insulating layer has a plurality of openings on the second conductive type semiconductor layer,
And the plurality of upper extension portions are electrically connected to the second conductive type semiconductor layer through the openings, respectively.
상기 하부 연장부들 중 일부는 상부 연장부들 사이의 영역 내로 연장하는 발광 다이오드.The method according to claim 1 or 2,
And some of the lower extensions extend into an area between the upper extensions.
상기 상부 연장부들은 곡선부와 직선부를 포함하고, 상기 상부 연장부들 사이의 영역 내로 연장하는 하부 연장부들의 끝단은 상부 연장부들의 직선부들 사이에 위치하는 발광 다이오드.The method of claim 3,
Wherein the upper extensions include a curved portion and a straight portion, and the ends of the lower extensions extending into the region between the upper extensions are located between the straight portions of the upper extensions.
상기 제2 도전형 반도체층 및 상기 활성층은 복수개의 발광 영역들로 분할되고,
각 발광 영역들 상에 상부 연장부가 위치하는 발광 다이오드.The method according to claim 1 or 2,
Wherein the second conductivity type semiconductor layer and the active layer are divided into a plurality of light emitting regions,
And an upper extension is located on each light emitting area.
상기 하부 연장부들 중 일부는 상기 발광 영역들 사이의 영역에 위치하는 발광 다이오드.The method of claim 5,
And wherein some of the lower extensions are located in areas between the light emitting areas.
상기 기판의 일측 가장자리에 대향하는 타측 가장자리를 따라 배열되고, 상기 제1 도전형 반도체층에 전기적으로 접속된 복수개의 제1 전극패드를 더 포함하는 발광 다이오드.The method according to claim 1 or 2,
And a plurality of first electrode pads arranged along the other edge of the substrate opposite to one side edge thereof and electrically connected to the first conductivity type semiconductor layer.
상기 제1 전극 패드들과 제2 전극 패드들은 서로 마주보도록 배치된 발광 다이오드.The method of claim 7,
Wherein the first electrode pads and the second electrode pads are disposed to face each other.
상기 제2 전극 패드들은 절연층에 의해 절연되어 상기 제1 도전형 반도체층 상에 위치하는 발광 다이오드.The method of claim 2,
And the second electrode pads are insulated by an insulating layer and are positioned on the first conductive type semiconductor layer.
상기 복수의 제2 전극 패드들은 상기 기판에 접하여 기판 상에 위치하거나 상기 절연층에 의해 절연되어 기판 상에 위치하는 발광 다이오드.The method of claim 2,
Wherein the plurality of second electrode pads are located on the substrate in contact with the substrate or are insulated by the insulating layer and positioned on the substrate.
상기 상부 연장부들 중 적어도 하나는 두 개의 제2 전극 패드들에 공통으로 연결된 발광 다이오드.The method according to claim 1 or 2,
At least one of the upper extensions being commonly connected to two second electrode pads.
상기 복수개의 상부 연장부와 상기 복수개의 제2 전극패드를 연결하는 연결부들을 더 포함하되,
상기 연결부들은 절연층에 의해 상기 제2 도전형 반도체층으로부터 절연된 발광 다이오드.The method according to claim 1 or 2,
Further comprising connecting portions connecting the plurality of upper extension portions and the plurality of second electrode pads,
And the connection portions are insulated from the second conductive type semiconductor layer by an insulating layer.
상기 제2 도전형 반도체층 상에 위치하는 절연층을 더 포함하고,
상기 절연층은 상기 제2 도전형 반도체층 상에 복수개의 개구부를 갖고,
상기 복수개의 상부 연장부는 각각 상기 개구부를 통해 상기 제2 도전형 반도체층에 전기적으로 접속된 발광 다이오드.The method according to claim 1,
And an insulating layer disposed on the second conductive type semiconductor layer,
Wherein the insulating layer has a plurality of openings on the second conductive type semiconductor layer,
And the plurality of upper extension portions are electrically connected to the second conductivity type semiconductor layer through the openings, respectively.
상기 제2 도전형 반도체층과 상부 연장부 사이에 위치하는 투명 전극층을 더 포함하는 발광 다이오드.14. The method of claim 13,
And a transparent electrode layer positioned between the second conductivity type semiconductor layer and the upper extension portion.
상기 제2 도전형 반도체층과 상부 연장부 사이에 위치하는 투명 전극층을 더 포함하는 발광 다이오드.The method of claim 2,
And a transparent electrode layer positioned between the second conductivity type semiconductor layer and the upper extension portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130156826A KR101625131B1 (en) | 2013-12-17 | 2013-12-17 | Light emitting diode having electrode pads |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130156826A KR101625131B1 (en) | 2013-12-17 | 2013-12-17 | Light emitting diode having electrode pads |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100004212A Division KR101625122B1 (en) | 2010-01-18 | 2010-01-18 | Light emitting diode having electrode pads |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140010912A KR20140010912A (en) | 2014-01-27 |
KR101625131B1 true KR101625131B1 (en) | 2016-05-27 |
Family
ID=50143382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130156826A KR101625131B1 (en) | 2013-12-17 | 2013-12-17 | Light emitting diode having electrode pads |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101625131B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101897107B1 (en) * | 2011-10-17 | 2018-09-10 | 엘지이노텍 주식회사 | Wireless transmitting/receiving device and method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345480A (en) | 2000-03-31 | 2001-12-14 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor element |
-
2013
- 2013-12-17 KR KR1020130156826A patent/KR101625131B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345480A (en) | 2000-03-31 | 2001-12-14 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor element |
Also Published As
Publication number | Publication date |
---|---|
KR20140010912A (en) | 2014-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101055768B1 (en) | Light Emitting Diodes with Electrode Pads | |
JP6574750B2 (en) | Light emitting diode | |
KR20120015651A (en) | Light emitting diode with improved light extraction efficiency | |
JP2010504640A (en) | Light emitting diode with electrode extension for current spreading | |
KR101740534B1 (en) | Light emitting diode having electrode extension | |
KR101625130B1 (en) | Light emitting diode having electrode pads | |
KR101625122B1 (en) | Light emitting diode having electrode pads | |
KR101636034B1 (en) | Light emitting diode having electrode pads | |
KR101649286B1 (en) | Light emitting diode having electrode pads | |
KR101272705B1 (en) | A light emitting diode having uniform current density | |
KR101625131B1 (en) | Light emitting diode having electrode pads | |
KR101712519B1 (en) | Light emitting diode having electrode pads | |
KR102399278B1 (en) | Light emitting diode | |
KR101623950B1 (en) | Light emitting diode having electrode pads | |
KR101337612B1 (en) | Light emitting diode with improved light extraction efficiency | |
KR101615277B1 (en) | Light emitting diode having electrode pads | |
KR101625127B1 (en) | Light emitting diode having electrode pads | |
KR101618799B1 (en) | Light emitting diode having electrode pads | |
KR101618800B1 (en) | Light emitting diode having electrode pads | |
KR101615283B1 (en) | Light emitting diode having electrode pads | |
KR101623952B1 (en) | Light emitting diode having electrode pads | |
KR101106135B1 (en) | A light emitting diode having uniform current density | |
KR101623951B1 (en) | Light emitting diode having electrode pads | |
KR20090060271A (en) | Light emitting diode having extensions of electrodes for current spreading | |
KR20110067312A (en) | Light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |