KR20160045306A - Silicon surface etching method and seed layer forming method - Google Patents
Silicon surface etching method and seed layer forming method Download PDFInfo
- Publication number
- KR20160045306A KR20160045306A KR1020140140637A KR20140140637A KR20160045306A KR 20160045306 A KR20160045306 A KR 20160045306A KR 1020140140637 A KR1020140140637 A KR 1020140140637A KR 20140140637 A KR20140140637 A KR 20140140637A KR 20160045306 A KR20160045306 A KR 20160045306A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- etching
- seed layer
- metal nanoparticles
- catalyst
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 86
- 239000010703 silicon Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000005530 etching Methods 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000010949 copper Substances 0.000 claims abstract description 36
- 239000003054 catalyst Substances 0.000 claims abstract description 34
- 239000002082 metal nanoparticle Substances 0.000 claims abstract description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052802 copper Inorganic materials 0.000 claims abstract description 31
- 239000002105 nanoparticle Substances 0.000 claims abstract description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 20
- 239000000243 solution Substances 0.000 claims description 17
- 238000007772 electroless plating Methods 0.000 claims description 14
- 239000007800 oxidant agent Substances 0.000 claims description 10
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 claims description 6
- 229910001431 copper ion Inorganic materials 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 4
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 3
- 241000080590 Niso Species 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 15
- 238000003486 chemical etching Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000000052 comparative effect Effects 0.000 description 14
- 238000000635 electron micrograph Methods 0.000 description 13
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 239000007864 aqueous solution Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- -1 and in particular Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 101710134784 Agnoprotein Proteins 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Description
본 발명은 실리콘의 표면을 에칭하는 방법에 관한 것이며, 더욱 자세하게는 금속 촉매를 제거하는 공정을 생략할 수 있는 실리콘 표면 에칭방법과 이를 이용한 전해증착용 시드층 형성방법에 관한 것이다.The present invention relates to a method of etching a surface of a silicon, and more particularly, to a silicon surface etching method which can omit the step of removing a metal catalyst and a method of forming an electrolytic vapor seed layer using the same.
일반적으로 태양전지는 광흡수층에서 빛을 전기적 에너지로 변환하며, 변환된 전기적 에너지를 외부로 배출하기 위한 전극을 형성한다. 현재 가장 많이 사용되고 있는 결정질 실리콘 태양전지는 상기한 전극을 형성하기 위하여, 은(Ag) 페이스트를 도포하는 방법을 사용하고 있으나, 높은 재료비와 낮은 순도 및 높은 접촉 저항 등이 문제가 되고 있다.Generally, a solar cell converts light into electric energy in the light absorbing layer, and forms an electrode for discharging the converted electric energy to the outside. The most widely used crystalline silicon solar cell uses a method of applying silver (Ag) paste to form the electrode, but high material cost, low purity and high contact resistance have been a problem.
이러한 단점을 해결하기 위하여, 은보다 저렴한 가격의 구리와 같은 재료를 전해증착 공정으로 증착하여 전극을 형성하려는 연구가 진행되었다. 이와 관련, 제조 과정에서의 열처리에 의해서 전극 재료가 실리콘 기판으로 확산하는 것을 방지하고 전해증착 공정을 원활하기 수행하기 위하여 니켈을 시드층으로 증착하려는 연구가 진행되고 있으나, 니켈 시드층과 실리콘 기판 사이의 접착력이 낮은 것이 문제가 되고 있다. In order to solve these drawbacks, researches have been carried out to form electrodes by depositing a material such as copper, which is less expensive than silver, by an electrolytic deposition process. In this regard, studies have been made to deposit nickel as a seed layer in order to prevent the electrode material from diffusing into the silicon substrate by heat treatment in the manufacturing process and to facilitate the electrolytic deposition process. However, Is low.
한편, 결정질 실리콘 태양전지는 광포획 능력을 높이기 위하여 표면에 요철(텍스처)을 형성하는 텍스처링 공정을 수행하는 것이 일반적이다. 종래에 단결정 실리콘 태양전지에 대해서는 습식 에칭에 의해서 피라미드 형태의 텍스처를 형성하였지만, 다결정 실리콘 태양전지에는 적용할 수 없는 단점이 있다.On the other hand, a crystalline silicon solar cell generally performs a texturing process to form irregularities (textures) on the surface thereof in order to enhance the light trapping ability. Conventionally, a single crystal silicon solar cell is formed with a pyramid-shaped texture by wet etching, but it has a disadvantage that it can not be applied to a polycrystalline silicon solar cell.
이에, 금속 촉매를 함유하는, 산화제와 불화수소산과의 혼합 수용액에 실리콘 기판을 침지함에 의해 실리콘 기판의 표면에 다공질 층을 형성한 뒤에, 실리콘 기판을 알칼리 용액에 침지하여 텍스처를 형성하는 방법이 제안되었다. 이 방법에 의하면, 실리콘 표면에 석출한 금속이 마치 드릴과 같이 실리콘 기판에 구멍을 뚫고 들어가기 때문에 표면에 요철을 형성할 수 있다. 하지만, 실리콘 기판에 형성된 구멍의 바닥에는 석출한 금속이 존재하고 있기 때문에 이를 제거하기 위한 세척공정을 추가로 수행해야 하는 단점이 있다.
There is proposed a method in which a silicon substrate is immersed in a mixed aqueous solution of an oxidizing agent and hydrofluoric acid containing a metal catalyst to form a porous layer on the surface of the silicon substrate and then the silicon substrate is immersed in an alkaline solution to form a texture . According to this method, since the metal deposited on the silicon surface penetrates the silicon substrate like a drill, irregularities can be formed on the surface. However, since the precipitated metal is present at the bottom of the hole formed in the silicon substrate, there is a disadvantage that a cleaning process for removing the metal must be additionally performed.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 금속 촉매를 제거하는 추가적인 공정이 필요 없는 실리콘 표면 에칭 방법 및 이를 이용한 전해증착용 시드층의 형성방법을 제공하는데 그 목적이 있다.
It is an object of the present invention to provide a silicon surface etching method which does not require an additional process for removing a metal catalyst and a method of forming an electrolytic vapor deposition seed layer using the same.
상기한 목적을 달성하기 위한 실리콘 표면 에칭 방법은, 금속 나노입자를 실리콘 기판의 표면에 분산 위치시키는 제1단계; 및 상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계로 구성되며, 상기 금속 나노입자가 상기 제2단계의 크레이터 구조를 형성하는 과정에서 용해되어, 소정 깊이 이하의 크레이터 구조를 형성하는 것을 특징으로 한다. 이때, 금속 나노입자가 구리 나노입자인 것이 좋으며, 제1단계는 구리 이온을 함유하는 용액과 불산을 혼합한 용액에 상기 실리콘 기판을 침지하여 수행하되, 특히 Cu(NO3)2 용액을 사용하는 것이 바람직하다.According to an aspect of the present invention, there is provided a silicon surface etching method comprising: a first step of dispersing metal nanoparticles on a surface of a silicon substrate; And a second step of chemically etching the metal nano-particles with a catalyst so as to form a crater structure on the surface by etching a portion of the silicon substrate in contact with the metal nanoparticles, wherein the metal nano- And is melted in the process of forming the crater structure of the two stages, thereby forming a crater structure having a predetermined depth or less. In this case, it is preferable that the metal nanoparticles are copper nanoparticles. In the first step, the silicon substrate is immersed in a solution in which a solution containing copper ions is mixed with hydrofluoric acid, and in particular, Cu (NO 3 ) 2 solution .
상기한 것과 같이, 촉매로 사용된 금속 나노입자가 제2단계의 에칭과정에서 용해되는 경우에, 금속 나노입자가 모두 용해되는 시점에서 에칭이 중단되기 때문에 실리콘 기판의 표면에 소정 깊이 이하의 크레이터를 형성할 수 있으며, 촉매로 사용된 금속 나노입자를 제거하는 추가 공정을 수행할 필요가 없다.As described above, when the metal nano particles used as the catalyst are dissolved in the etching process of the second step, since etching is stopped at the time when the metal nanoparticles are completely dissolved, a crater below a predetermined depth is formed on the surface of the silicon substrate And there is no need to carry out an additional process for removing the metal nanoparticles used as the catalyst.
그리고 실리콘 표면을 식각하는 제2단계는 불산과 산화제를 포함하는 혼합 용액에 상기 실리콘 기판을 침지하여 수행되며, 산화제로는 H2O2를 사용하는 것이 바람직하다.The second step of etching the silicon surface is performed by immersing the silicon substrate in a mixed solution containing hydrofluoric acid and an oxidizing agent, and H 2 O 2 is preferably used as the oxidizing agent.
특히 상기한 실리콘 표면 에칭방법은 실리콘 표면에 분산되는 금속 나노입자의 크기를 조절함으로써, 크레이터의 깊이를 제어할 수 있는 것을 특징으로 한다.Particularly, the above-described silicon surface etching method is characterized in that the depth of the crater can be controlled by controlling the size of the metal nanoparticles dispersed on the silicon surface.
상기한 목적을 달성하기 위한 전해증착용 시드층 형성방법은, 금속 나노입자를 실리콘 기판의 표면에 분산 위치시키는 제1단계; 상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계; 및 상기 크레이터 구조가 형성된 표면에 무전해 도금 공정으로 시드층을 형성하는 제3단계로 구성되며, 상기 제2단계의 실리콘 기판 표면을 에칭하는 과정에서 상기 금속 나노입자가 용해되어, 금속 나노입자를 제거하는 공정 없이 제3단계를 수행할 수 있는 것을 특징으로 한다.In order to achieve the above object, there is provided a method of forming an electrolytic solution-bearing seed layer, comprising: a first step of dispersing metal nanoparticles on a surface of a silicon substrate; A second step of chemically etching the metal nanoparticles as a catalyst so as to form a crater structure on the surface by etching a portion of the silicon substrate in contact with the metal nanoparticles; And a third step of forming a seed layer on the surface having the crater structure by an electroless plating process. In the step of etching the surface of the silicon substrate in the second step, the metal nanoparticles are dissolved, And the third step can be carried out without the removal step.
이때, 금속 나노입자가 구리 나노입자인 것이 좋으며, 제1단계는 구리 이온을 함유하는 용액과 불산을 혼합한 용액에 상기 실리콘 기판을 침지하여 수행하되, 특히 Cu(NO3)2 용액을 사용하는 것이 바람직하다.In this case, it is preferable that the metal nanoparticles are copper nanoparticles. In the first step, the silicon substrate is immersed in a solution in which a solution containing copper ions is mixed with hydrofluoric acid, and in particular, Cu (NO 3 ) 2 solution .
상기한 것과 같이, 촉매로 사용된 금속 나노입자가 제2단계의 에칭과정에서 용해되는 경우에, 금속 나노입자가 모두 용해되는 시점에서 에칭이 중단되기 때문에 실리콘 기판의 표면에 소정 깊이 이하의 크레이터를 형성할 수 있으며, 촉매로 사용된 금속 나노입자를 제거하는 추가 공정을 수행할 필요 없이 시드층을 무전해도금하는 제3단계를 수행할 수 있다. 이때, 크레이터의 깊이는 50nm 이하로 조절되는 것이 바람직하다.As described above, when the metal nano particles used as the catalyst are dissolved in the etching process of the second step, since etching is stopped at the time when the metal nanoparticles are completely dissolved, a crater below a predetermined depth is formed on the surface of the silicon substrate And a third step of electroless-plating the seed layer can be performed without the need to carry out an additional step of removing metal nanoparticles used as a catalyst. At this time, the depth of the crater is preferably adjusted to 50 nm or less.
그리고 실리콘 표면을 식각하는 제2단계는 불산과 산화제를 포함하는 혼합 용액에 상기 실리콘 기판을 침지하여 수행되며, 산화제로는 H2O2를 사용하는 것이 바람직하다.The second step of etching the silicon surface is performed by immersing the silicon substrate in a mixed solution containing hydrofluoric acid and an oxidizing agent, and H 2 O 2 is preferably used as the oxidizing agent.
또한, 시드층이 Ni 합금재질인 경우에, 전해 증착으로 증착된 전극 재질이 이후의 공정에서 실리콘으로 확산되는 것을 방지할 수 있는 효과를 얻을 수 있으며, 이러한 Ni 합금 시드층을 무전해 도금하기 위한 무전해 도금액은 NiSO4-6H2O, Na3C6H5O7-2H2O, DMAB 및 H3BO3를 포함하여 구성되는 것이 바람직하다.
In addition, when the seed layer is made of a Ni alloy material, the electrode material deposited by the electrolytic deposition can be prevented from diffusing into silicon in a subsequent process, and the Ni alloy seed layer can be used for electroless plating The electroless plating solution is preferably composed of NiSO 4 -6H 2 O, Na 3 C 6 H 5 O 7 -2H 2 O, DMAB and H 3 BO 3 .
상술한 바와 같이 구성된 본 발명은, 금속 촉매를 이용한 화학적 에칭을 수행하면서도 금속 촉매를 제거하는 추가 공정을 생략할 수 있는 효과가 있다.The present invention configured as described above has the effect of omitting the additional step of removing the metal catalyst while performing the chemical etching using the metal catalyst.
또한, 촉매 제거 공정이 생략된 금속 촉매 화학적 에칭법을 수행한 실리콘 기판의 표면에 전해증착용 시드층을 형성함으로써, 접착력이 매우 뛰어난 시드층을 쉽게 형성할 수 있으며, 최종적으로 전해증착법으로 전극을 형성할 수 있는 효과가 있다.
Further, by forming an electrolytic vapor deposition seed layer on the surface of a silicon substrate subjected to a metal catalyst chemical etching process in which a catalyst removal step is omitted, an excellent seed layer can be easily formed. Finally, an electrode is formed by electrolytic vapor deposition There is an effect that can be formed.
도 1은 본 발명의 실시예에 따른 실리콘 기판의 표면 에칭방법이 진행되는 단면 모습을 나타내는 모식도이다.
도 2는 본 실시예의 에칭방법에 따라서 실리콘 기판의 표면에 구리 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이다.
도 3은 본 실시예의 에칭방법에 따라서 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.
도 4는 본 실시예에 따라 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 5는 비교예의 에칭방법에 따라서 실리콘 기판의 표면에 은 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이다.
도 6은 비교예의 에칭방법에 따라서 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.
도 7은 비교예 1에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 8은 비교예 2에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.
도 9는 본 발명의 실시예에 따른 실리콘 기판에 시드층을 형성하는 방법이 진행되는 단면 모습을 나타내는 모식도이다.1 is a schematic view showing a cross-sectional view of a surface of a silicon substrate according to an embodiment of the present invention.
2 is an electron micrograph showing a state in which copper nanoparticles are dispersed on the surface of a silicon substrate according to the etching method of this embodiment.
3 is an electron micrograph showing a state in which the surface of the silicon substrate is etched according to the etching method of this embodiment.
4 is an electron micrograph of a section of a silicon substrate whose surface has been etched according to this embodiment.
5 is an electron micrograph showing a state in which silver nanoparticles are dispersed and formed on the surface of a silicon substrate according to the etching method of the comparative example.
6 is an electron micrograph showing a state in which etching is performed on the surface of the silicon substrate according to the etching method of the comparative example.
7 is an electron micrograph of a section of a silicon substrate whose surface has been etched by Comparative Example 1;
8 is an electron micrograph of a cross section of a silicon substrate whose surface has been etched by Comparative Example 2. FIG.
9 is a schematic view showing a cross-sectional view of a method of forming a seed layer on a silicon substrate according to an embodiment of the present invention.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the accompanying drawings, embodiments of the present invention will be described in detail.
도 1은 본 발명의 실시예에 따른 실리콘 기판의 표면 에칭방법이 진행되는 단면 모습을 나타내는 모식도이다.1 is a schematic view showing a cross-sectional view of a surface of a silicon substrate according to an embodiment of the present invention.
본 실시예의 실리콘 기판 표면 에칭방법은, 실리콘 기판(100)의 표면에 구리 나노입자(200)를 분산 위치시키는 제1단계(도 1의 a)와 구리 나노입자(200)의 촉매 작용에 의한 화학적 에칭을 수행하여 표면에 크레이터(300) 구조를 형성하는 제2단계(도 1의 b 내지 c)로 구성된다.
The silicon substrate surface etching method of this embodiment includes a first step (a) of dispersing
먼저, 실리콘 기판의 표면에 구리 나노입자를 분산형성하기 위하여, 2mM의 Cu(NO3)2과 0.2M의 HF를 포함하는 25도씨의 수용액에 결정질 실리콘 기판을 1분 동안 침지하였다. First, in order to disperse copper nanoparticles on the surface of the silicon substrate, the crystalline silicon substrate was immersed in an aqueous solution of 25 ° C containing 2 mM of Cu (NO 3 ) 2 and 0.2 M of HF for 1 minute.
다음으로, 구리 나노입자가 표면에 분산된 실리콘 기판을, 5M의 HF와 4M의 H2O2를 포함하는 수용액에 2분 동안 침지하였다. H2O2를 산화제로서 사용한 불산 수용액에 실리콘 기판을 침지하는 경우, 구리 나노입자가 촉매로 작용하는 화학적 에칭이 발생하여 구리 나노입자가 접하는 부분에서 실리콘 기판이 침식되면서, 아래쪽으로 구멍이 형성된다.Next, the silicon substrate having the copper nanoparticles dispersed on its surface was immersed in an aqueous solution containing 5M of HF and 4M of H 2 O 2 for 2 minutes. When the silicon substrate is immersed in a hydrofluoric acid aqueous solution using H 2 O 2 as an oxidizing agent, a chemical etching in which the copper nanoparticles serve as a catalyst occurs, so that the silicon substrate is eroded at the portion where the copper nanoparticles touch, and holes are formed downward .
도 2는 본 실시예의 에칭방법에 따라서 실리콘 기판의 표면에 구리 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이고, 도 3은 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.FIG. 2 is an electron micrograph of a copper nanoparticle dispersed on the surface of a silicon substrate according to the etching method of the present embodiment. FIG. 3 is an electron micrograph to be.
도시된 것과 같이, 구리 나노입자가 석출되어 실리콘 기판의 표면에 고르게 분산된 것을 확인할 수 있으며, 구리 나노입자가 위치하던 실리콘 기판의 표면에 수많은 구멍이 형성된 것을 확인할 수 있다.As shown in the figure, copper nanoparticles were precipitated and dispersed evenly on the surface of the silicon substrate, and it was confirmed that numerous holes were formed on the surface of the silicon substrate where the copper nanoparticles were located.
한편, 종래에는 촉매 금속으로서 은을 사용하여 매우 깊은 홀을 형성하였으며, 은 재질의 메시를 촉매로 사용하여 실리콘 나노선을 제조하는 기술이 개발되기도 하였다.Meanwhile, conventionally, a very deep hole is formed using silver as a catalyst metal, and a technique of manufacturing a silicon nanowire using a silver mesh as a catalyst has been developed.
반면에 본 실시예에서는 구리를 촉매로 사용하였으며, 구리는 에칭단계에서 자연적으로 용해되어 사라졌다. 이와 같이 촉매로 사용된 구리 나노입자가 실리콘 기판의 표면을 에칭하는 제2단계에서 함께 용해되었기 때문에, 다음과 같은 효과를 얻을 수 있다.On the other hand, in this embodiment, copper was used as a catalyst, and copper was dissolved naturally in the etching step. Since the copper nanoparticles used as the catalyst are dissolved together in the second step of etching the surface of the silicon substrate, the following effects can be obtained.
먼저, 촉매인 구리 나노입자가 전부 용해되면 촉매에 의한 화학적 에칭이 중단되기 때문에, 구리 나노입자의 크기를 조절하는 방법으로 에칭되는 깊이를 500nm 이하로 제어할 수 있다.First, when the copper nanoparticles as a catalyst are completely dissolved, the chemical etching by the catalyst is stopped. Therefore, the etching depth can be controlled to 500 nm or less by adjusting the size of the copper nanoparticles.
이와 같이, 본 실시예에서 구리 나노입자를 이용하여 형성한 표면의 구멍은, 깊이가 500nm 이하로 제한되고 깊이와 폭이 반비례하는 크레이터(crater) 구조이다.As described above, the holes on the surface formed by using the copper nanoparticles in this embodiment are crater structures having a depth of 500 nm or less and inversely proportional to depth and width.
나아가, 촉매인 구리 나노입자가 전부 용해되어 사라지기 때문에, 표면에 남아있는 촉매 입자를 제거하기 위한 추가 공정을 수행할 필요가 없다.Further, since the copper nanoparticles as a catalyst are completely dissolved and disappear, there is no need to carry out an additional process for removing the catalyst particles remaining on the surface.
도 4는 본 실시예에 따라 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.4 is an electron micrograph of a section of a silicon substrate whose surface has been etched according to this embodiment.
앞서 살펴본 것과 같이, 실리콘 기판의 표면에 수백나노미터 이하의 깊이로 제한된 요철이 형성된 것을 확인할 수 있으며, 촉매로 사용된 구리 나노입자가 모두 용해되어 사라진 것도 확인할 수 있다.
As described above, it can be seen that the surface of the silicon substrate has irregularities limited to a depth of several hundred nanometers or less, and it is also confirmed that the copper nanoparticles used as the catalyst are completely dissolved and disappeared.
상기한 것과 같이 표면을 에칭하는 제2단계에서 용해되어 사라지는 구리 나노입자를 촉매로 사용한 본 실시예의 효과를 확인하기 위하여, 종래에 일반적으로 사용된 은 나노입자를 촉매로 사용하여 실리콘 기판의 표면을 에칭하였다.In order to confirm the effect of the present embodiment using copper nanoparticles dissolvable and disappearing in the second step of etching the surface as described above, the surface of the silicon substrate was treated with silver nanoparticles conventionally used as a catalyst Etched.
먼저, 실리콘 기판의 표면에 은 나노입자를 분산형성하기 위하여, 2mM의 AgNO3과 0.2M의 HF를 포함하는 25도씨의 수용액에 결정질 실리콘 기판을 1분 동안 침지하였다. First, in order to disperse silver nanoparticles on the surface of the silicon substrate, the crystalline silicon substrate was immersed in an aqueous solution of 25 ° C containing 2 mM of AgNO 3 and 0.2 M of HF for 1 minute.
다음으로, 은 나노입자가 표면에 분산된 실리콘 기판을, 5M의 HF와 4M의 H2O2를 포함하는 수용액에 침지하여 표면을 에칭하였으며, 침지 시간을 2분(비교예 1)과 5분(비교예 2)으로 달리하여 수행하였다.Next, the silicon substrate having the silver nanoparticles dispersed on its surface was immersed in an aqueous solution containing 5M of HF and 4M of H 2 O 2 to etch the surface, and the immersion time was 2 minutes (Comparative Example 1) and 5 minutes (Comparative Example 2).
도 5는 비교예의 에칭방법에 따라서 실리콘 기판의 표면에 은 나노입자를 분산 형성한 모습을 촬영한 전자현미경 사진이고, 도 6은 실리콘 기판의 표면에 에칭을 수행한 모습을 촬영한 전자현미경 사진이다.FIG. 5 is an electron micrograph showing a state in which silver nanoparticles are dispersed and formed on the surface of a silicon substrate according to an etching method of a comparative example, and FIG. 6 is an electron micrograph taken of etching a surface of a silicon substrate .
도시된 것과 같이, 먼저 은 나노입자가 석출되어 실리콘 기판의 표면에 고르게 분산된 것을 확인할 수 있으며, 에칭 공정에 의해서 은 나노입자가 위치하던 실리콘 기판의 표면에 수많은 구멍이 형성된 것을 확인할 수 있다.As shown in the figure, it can be seen that the silver nanoparticles were first precipitated and dispersed evenly on the surface of the silicon substrate. It can be seen that numerous holes were formed on the surface of the silicon substrate where the silver nanoparticles were positioned by the etching process.
도 7은 비교예 1에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이고, 도 8은 비교예 2에 의해서 표면이 에칭된 실리콘 기판의 단면을 촬영한 전자현미경 사진이다.FIG. 7 is an electron microscope photograph of a section of a silicon substrate whose surface has been etched by Comparative Example 1, and FIG. 8 is an electron micrograph of a section of a silicon substrate whose surface has been etched by Comparative Example 2. FIG.
도 7에 도시된 것과 같이, 상기한 실시예와 동일한 2분 동안 에칭을 수행했음에도 형성된 홀의 깊이가 0.5㎛ 정도이고 이보다 깊이 에칭된 경우도 많았으며, 특히 촉매로 사용된 은 나노입자가 홀 내부에 위치하는 모습을 확인할 수 있다.As shown in FIG. 7, although the etching was performed for the same 2 minutes as in the above embodiment, the depth of the holes formed was about 0.5 탆 and the depth was etched in many cases. In particular, silver nano- You can see how it is located.
도 8에 도시된 것과 같이, 에칭 시간을 5분으로 늘린 경우에 잔존하는 은 나노입자에 의해서 홀의 깊이가 1.5㎛에 해당할 정도로 깊이 에칭된 것을 확인할 수 있다.As shown in FIG. 8, it can be confirmed that when the etching time is increased to 5 minutes, the silver nanoparticles remaining are etched so deep that the depth of the holes corresponds to 1.5 占 퐉.
이상의 결과에서, 상기한 본 실시예에서 사용된 구리 나노입자는 에칭단계에서 모두 용해되어 크레이터 구조를 형성하였음을 확인할 수 있다. 또한, 에칭단계에서 전부 용해되어 없어지는 구리 나노입자를 촉매로 사용하는 본 실시예와 용해되지 않고 계속 남아있는 은 나노입자를 촉매로 사용하는 비교예의 기술은 분명히 구별되는 기술임을 확인할 수 있다.
From the above results, it can be confirmed that the copper nanoparticles used in this embodiment were dissolved in the etching step to form a crater structure. In addition, it can be confirmed that the technique of this embodiment using copper nanoparticles completely dissolved in the etching step as a catalyst and the technique of the comparative example using silver nanoparticles remaining as a catalyst without dissolution are clearly distinct technologies.
그리고 본 발명은 다른 형태로서, 전해증착용 시드층을 형성하는 방법을 제공한다.In another aspect, the present invention provides a method of forming an electrolytic plating seed layer.
도 9는 본 발명의 실시예에 따른 실리콘 기판에 시드층을 형성하는 방법이 진행되는 단면 모습을 나타내는 모식도이다.9 is a schematic view showing a cross-sectional view of a method of forming a seed layer on a silicon substrate according to an embodiment of the present invention.
본 실시예의 전해증착용 시드층의 형성방법은, 실리콘 기판(100)의 표면에 구리 나노입자(200)를 분산 위치시키는 제1단계(도 9의 a)와 구리 나노입자(200)의 촉매 작용에 의한 화학적 에칭을 수행하여 표면에 크레이터(300) 구조를 형성하는 제2단계(도 9의 b) 및 크레이터(300) 구조가 형성된 표면에 Ni 시드층(400)을 무전해 도금하는 단계(도 9의 c)로 구성된다.The method for forming the electrolytic solution-containing seed layer of the present embodiment includes a first step (FIG. 9A) of dispersing and positioning the
본 실시예에 따른 시드층 형성방법에서 제1단계와 제2단계는 상기한 에칭방법에 의해서 실리콘 기판의 표면에 크레이터 구조를 형성하는 것과 동일하므로 자세한 설명은 생략한다.In the seed layer forming method according to the present embodiment, the first and second steps are the same as those for forming the crater structure on the surface of the silicon substrate by the above-described etching method, and therefore, detailed description thereof will be omitted.
상기한 방법으로 표면에 나노 크레이터(300) 구조를 형성한 실리콘 기판(100)의 표면에 Ni 시드층(400)을 무전해 도금하면, 상기한 나노 크레이터 구조에 삽입된 부분(410)이 앵커와 같은 역할을 하여 시드층(400)과 실리콘 기판(100)의 접착력을 향상시킨다. 이러한 방법으로 Ni 시드층을 형성하면, 저렴한 무전해 도금법으로 고가의 PVD법에 의해서 형성된 시드층과 거의 유사한 정도의 접착력을 나타낼 수 있는 효과가 있다.
When the
본 실시예의 시드층 형성방법의 효과를 확인하기 위하여, 상기한 본 발명의 에칭방법 및 비교예에 의해서 표면 에칭된 실리콘 기판에 Ni-B 시드층을 무전해 도금법으로 형성하였다. 다만, 비교예에 의해서 표면 에칭된 실리콘 기판에서는 홀 내부에 잔류하는 은 나노입자를 제거한 뒤에 무전해 도금을 수행하였다.In order to confirm the effect of the seed layer forming method of the present embodiment, the Ni-B seed layer was formed on the surface-etched silicon substrate by the electroless plating method according to the etching method and the comparative example of the present invention. In the silicon substrate surface-etched according to the comparative example, the silver nanoparticles remaining in the holes were removed and electroless plating was performed.
0.1 mol/dm3의 NiSO4-6H2O, 0.2 mol/dm3의 Na3C6H5O7-2H2O, 0.05 mol/dm3의 DMAB(분자량 58.9) 및 0.5 mol/dm3의 H3BO3를 포함하는 무전해 도금액을 사용하여, pH를 7.0으로 유지한 상태에서 70도씨의 온도로 600초 동안 무전해 도금을 수행하였다. Of 0.1 mol / dm 3 of NiSO 4 -6H 2 O, 0.2 mol / dm 3 of Na 3 C 6 H 5 O 7 -2H 2 O, 0.05 mol / dm 3 of DMAB (molecular weights 58.9), and 0.5 mol / dm 3 Electroless plating was performed for 600 seconds at a temperature of 70 degrees with the pH maintained at 7.0 using an electroless plating solution containing H 3 BO 3 .
이러한 조건으로 무전해 도금된 Ni-B 시드층에 대하여 접착력을 시험(3M tape test)을 수행한 결과, 모든 경우에서 시드층이 벗겨지지 않았다.As a result of conducting a 3M tape test on the electroless-plated Ni-B seed layer under these conditions, the seed layer was not peeled off in all cases.
이상의 결과에서, 본 실시예의 제1단계와 제2단계에 따라서 형성된 표면의 크레이터 구조는 상기한 비교예 1과 비교예 2에 의해서 형성된 표면 홀에 비하여 깊이 낮지만, 시드층의 접착력을 향상시키기에는 충분한 것을 확인할 수 있다.As a result, the crater structure of the surface formed according to the first and second steps of the present embodiment is lower than that of the surface holes formed by the above-mentioned Comparative Example 1 and Comparative Example 2, but in order to improve the adhesion of the seed layer I can confirm that there is enough.
이러한 시드층을 이용하여 전해증착법으로 구리 등을 증착할 수 있으며, 특히 결정질 실리콘 태양전지의 전극 형성에 적용할 수 있다. 상기한 방법으로 형성된 Ni-B 시드층을 이용하여 구리 전극을 전해증착하는 경우, 종래의 은 페이스트 전극에 비하여 재료비가 크게 감소하면서도 높은 순도와 낮은 접촉 저항을 나타내어 특성이 뛰어나다. 또한, 종래의 은 페이스트를 스크린 프린팅하여 핑거바 또는 메쉬 형태의 전극을 형성하는 경우, 페이스트의 점성에 의해서 전극의 폭이 제한되기 때문에 미세 피치(fine pitch)를 형성하기 힘들었지만, 본 실시예에 따라서 무전해 도금된 시드층을 이용하여 전해증착하는 경우에는 미세 피치를 형성할 수 있다.
Copper or the like can be deposited by the electrolytic deposition method using such a seed layer. In particular, the present invention can be applied to formation of an electrode of a crystalline silicon solar cell. When the copper electrode is electrodeposited using the Ni-B seed layer formed by the above-described method, the material ratio is greatly reduced as compared with the silver paste electrode of the related art, and high purity and low contact resistance are exhibited. In addition, in the case of forming a finger bar or a mesh-shaped electrode by screen printing the conventional silver paste, it is difficult to form a fine pitch because the width of the electrode is limited by the viscosity of the paste, Therefore, when electrolytic deposition is performed using an electroless plating seed layer, a fine pitch can be formed.
이상에서, 본 발명에 따른 실리콘 기판의 표면 에칭방법 및 이러한 표면 에칭방법을 이용하여 무전해 도금법으로 시드층을 형성하는 방법에 대하여 설명하였다. 본 발명의 실리콘 기판 표면 에칭방법은 상기한 시드층 형성 방법에만 적용되는 것이 아니고, 이외의 다양한 용도로 적용될 수 있다. 특히, 금속 촉매를 제거하는 공정을 생략할 수 있기 때문에, 그 자체만으로 실리콘 태양전지의 표면 텍스처 형성 공정으로서 사용될 수 있으며, 종래에 금속 촉매 화학적 에칭 이후에 촉매를 제거하는 공정을 필수적으로 수행했던 것에 비하여 공정을 크게 간소화할 수 있는 효과가 있다.
The surface etching method of the silicon substrate according to the present invention and the method of forming the seed layer by the electroless plating method using the surface etching method have been described above. The silicon substrate surface etching method of the present invention is not limited to the above-described method of forming a seed layer, but may be applied to various other applications. In particular, since the step of removing the metal catalyst can be omitted, it can be used alone as a surface texture forming process of a silicon solar cell, and a process of removing the catalyst after the metal catalyst chemical etching has been essentially performed It is possible to greatly simplify the process.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to preferred embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Those skilled in the art will understand. Therefore, the scope of protection of the present invention should be construed not only in the specific embodiments but also in the scope of claims, and all technical ideas within the scope of the same shall be construed as being included in the scope of the present invention.
100: 실리콘 기판
200: 구리 나노입자
300: 크레이터
400: 시드층100: silicon substrate 200: copper nanoparticles
300: Crater 400: Seed layer
Claims (15)
상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계로 구성되며,
상기 금속 나노입자가 상기 제2단계의 크레이터 구조를 형성하는 과정에서 전부 용해되는 것을 특징으로 하는 실리콘 표면 에칭방법.
A first step of dispersing the metal nanoparticles on the surface of the silicon substrate; And
And a second step of chemically etching the metal nanoparticles as a catalyst to form a crater structure on the surface by etching the portion of the silicon substrate in contact with the metal nanoparticles,
Wherein the metal nanoparticles are completely dissolved in the process of forming the crater structure of the second stage.
상기 금속 나노입자가 구리 나노입자인 것을 특징으로 하는 실리콘 표면 에칭방법.
The method according to claim 1,
Wherein the metal nanoparticles are copper nanoparticles.
상기 제1단계가 구리 이온을 함유하는 용액과 불산을 혼합한 용액에 상기 실리콘 기판을 침지하여 수행하는 것을 특징으로 하는 실리콘 표면 에칭방법.
The method of claim 2,
Wherein the first step is performed by immersing the silicon substrate in a solution in which a solution containing copper ions is mixed with hydrofluoric acid.
상기 구리 이온을 함유하는 용액이 Cu(NO3)2 용액인 것을 특징으로 하는 실리콘 표면 에칭방법.
The method of claim 3,
Wherein the copper ion-containing solution is a Cu (NO 3 ) 2 solution.
상기 제2단계가 불산과 산화제를 포함하는 혼합 용액에 상기 실리콘 기판을 침지하여 수행되는 것을 특징으로 하는 실리콘 표면 에칭방법.
The method according to claim 1,
Wherein the second step is performed by immersing the silicon substrate in a mixed solution containing hydrofluoric acid and an oxidizing agent.
상기 산화제가 H2O2인 것을 특징으로 하는 실리콘 표면 에칭방법.
The method of claim 5,
Wherein the oxidizing agent is H 2 O 2 .
상기 제1단계에서 상기 금속 나노입자의 크기를 조절하여, 상기 제2단계에서 생성되는 상기 크레이터의 깊이를 제어하는 것을 특징으로 하는 실리콘 표면 에칭방법.
The method according to claim 1,
Wherein the depth of the crater generated in the second step is controlled by controlling the size of the metal nanoparticles in the first step.
상기 금속 나노입자를 촉매로 하여 화학적으로 에칭함으로써, 상기 실리콘 기판에서 상기 금속 나노입자가 접촉한 부분을 식각하여 표면에 크레이터 구조를 형성하는 제2단계; 및
상기 크레이터 구조가 형성된 표면에 무전해 도금 공정으로 시드층을 형성하는 제3단계로 구성되며,
상기 제2단계의 실리콘 기판 표면을 에칭하는 과정에서 상기 금속 나노입자가 용해되어, 금속 나노입자를 제거하는 공정 없이 제3단계를 수행할 수 있는 것을 특징으로 하는 전해증착용 시드층 형성방법.
A first step of dispersing the metal nanoparticles on the surface of the silicon substrate;
A second step of chemically etching the metal nanoparticles as a catalyst so as to form a crater structure on the surface by etching a portion of the silicon substrate in contact with the metal nanoparticles; And
And a third step of forming a seed layer by an electroless plating process on the surface on which the crater structure is formed,
Wherein the metal nanoparticles are dissolved in the step of etching the surface of the silicon substrate in the second step so that the third step can be performed without removing the metal nanoparticles.
상기 금속 나노입자가 구리 나노입자인 것을 특징으로 하는 전해증착용 시드층 형성방법.
The method of claim 8,
Wherein the metal nanoparticles are copper nanoparticles.
상기 제1단계는 구리 이온을 함유하는 용액과 불산을 혼합한 용액에 상기 실리콘 기판을 침지하여 수행하는 것을 특징으로 하는 전해증착용 시드층 형성방법.
The method of claim 9,
Wherein the first step is performed by immersing the silicon substrate in a solution in which a solution containing copper ions is mixed with hydrofluoric acid.
상기 구리 이온을 함유하는 용액이 Cu(NO3)2 용액인 것을 특징으로 하는 전해증착용 시드층 형성방법.
The method of claim 10,
Wherein the copper ion-containing solution is a Cu (NO 3 ) 2 solution.
상기 제2단계는 불산과 산화제를 포함하는 혼합 용액에 상기 실리콘 기판을 침지하여 수행되는 것을 특징으로 하는 전해증착용 시드층 형성방법.
The method of claim 8,
Wherein the second step is performed by immersing the silicon substrate in a mixed solution containing hydrofluoric acid and an oxidizing agent.
상기 산화제가 H2O2인 것을 특징으로 하는 전해증착용 시드층 형성방법.
The method of claim 12,
Wherein the oxidizing agent is H 2 O 2 .
상기 시드층이 Ni 합금재질인 것을 특징으로 하는 전해증착용 시드층 형성방법.
The method of claim 8,
Wherein the seed layer is a Ni alloy material.
상기 시드층을 형성하는 무전해 도금액이 NiSO4-6H2O, Na3C6H5O7-2H2O, DMAB 및 H3BO3를 포함하여 구성되는 것을 특징으로 하는 전해증착용 시드층 형성방법.15. The method of claim 14,
Wherein the electroless plating solution forming the seed layer comprises NiSO 4 -6H 2 O, Na 3 C 6 H 5 O 7 -2H 2 O, DMAB and H 3 BO 3 . / RTI >
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140140637A KR101677023B1 (en) | 2014-10-17 | 2014-10-17 | Silicon surface etching method and seed layer forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140140637A KR101677023B1 (en) | 2014-10-17 | 2014-10-17 | Silicon surface etching method and seed layer forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160045306A true KR20160045306A (en) | 2016-04-27 |
| KR101677023B1 KR101677023B1 (en) | 2016-11-17 |
Family
ID=55914616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140140637A KR101677023B1 (en) | 2014-10-17 | 2014-10-17 | Silicon surface etching method and seed layer forming method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101677023B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210015709A (en) | 2019-08-01 | 2021-02-10 | 연세대학교 산학협력단 | Photodiode with antireflective and high conductive metal-semiconductor structure, Method for manufacturing the same, and Solar cell compring the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130009997A (en) * | 2011-05-16 | 2013-01-24 | 재단법인대구경북과학기술원 | Silicon solar cell and manufacturing method thereof |
| KR20130050386A (en) | 2011-05-02 | 2013-05-15 | 미쓰비시덴키 가부시키가이샤 | Method for cleaning silicon substrate, and method for producing solar cell |
| KR20140083006A (en) * | 2011-10-06 | 2014-07-03 | 넥세온 엘티디 | Etched silicon structures, method of forming etched silicon structures and uses thereof |
-
2014
- 2014-10-17 KR KR1020140140637A patent/KR101677023B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130050386A (en) | 2011-05-02 | 2013-05-15 | 미쓰비시덴키 가부시키가이샤 | Method for cleaning silicon substrate, and method for producing solar cell |
| KR20130009997A (en) * | 2011-05-16 | 2013-01-24 | 재단법인대구경북과학기술원 | Silicon solar cell and manufacturing method thereof |
| KR20140083006A (en) * | 2011-10-06 | 2014-07-03 | 넥세온 엘티디 | Etched silicon structures, method of forming etched silicon structures and uses thereof |
Non-Patent Citations (2)
| Title |
|---|
| "Low cost multilayer metallization system for silicon solar cells", Solar Energy Materials and Solar Cells, 44 (1996), 471-484. |
| 한국진공학회(2012)* * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210015709A (en) | 2019-08-01 | 2021-02-10 | 연세대학교 산학협력단 | Photodiode with antireflective and high conductive metal-semiconductor structure, Method for manufacturing the same, and Solar cell compring the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101677023B1 (en) | 2016-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Qiu et al. | Intergrowth mechanism of silicon nanowires and silver dendrites | |
| KR101175232B1 (en) | Current collector-electrode one body type device and manufacturing method thereof | |
| PH12015500543B1 (en) | Method for metallization of solar cell substrates | |
| JP3641632B1 (en) | Conductive sheet, product using the same, and manufacturing method thereof | |
| CN102543437B (en) | Laminate type electronic component and manufacturing method therefor | |
| Milazzo et al. | Ag-assisted chemical etching of (100) and (111) n-type silicon substrates by varying the amount of deposited metal | |
| TWI291382B (en) | Method of forming a metal thin film with micro holes by ink-jet printing | |
| JP3728572B2 (en) | Wiring board manufacturing method | |
| KR101677023B1 (en) | Silicon surface etching method and seed layer forming method | |
| KR100964030B1 (en) | Method for forming a through-hole electrode and structure therefore | |
| Chiang et al. | Effects of Thiourea and Allyl Thioura on the electrodeposition and microstructures of copper from methanesulfonic acid baths | |
| US20100230146A1 (en) | Circuit layer comprising cnts and method of manufacturing the same | |
| US11756847B2 (en) | Method of manufacturing a glass article to provide increased bonding of metal to a glass substrate via the generation of a metal oxide layer, and glass articles such as glass interposers including the metal oxide layer | |
| KR100788310B1 (en) | Method of Ag electroless plating on ITO electrode | |
| TWI646216B (en) | Method for depositing a copper seed layer onto a barrier layer | |
| TWM589408U (en) | Metalizing structure | |
| Li et al. | Activation of non-metallic substrates for metal deposition using organic solutions | |
| KR101493358B1 (en) | Method of fabricating copper plating layer using electroless copper plating solution | |
| WO2019208077A1 (en) | Printed-wiring board base material and method of manufacturing printed-wiring board base material | |
| JP2022013588A (en) | Laminated film structure and method for manufacturing the same | |
| TWI275668B (en) | Electroplating method | |
| KR100535977B1 (en) | Electroless Plating Method Using Additive for Electroplating | |
| TW512185B (en) | Method of electroless plating metal lines on nitride barrier | |
| Djokic et al. | Metallization of semiconductors and nonconductive surfaces from aqueous solutions | |
| JP6004643B2 (en) | Method and apparatus for producing metal fine particles |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 4 |