KR20160039192A - 전자 디바이스의 제조 방법 - Google Patents

전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20160039192A
KR20160039192A KR1020167002335A KR20167002335A KR20160039192A KR 20160039192 A KR20160039192 A KR 20160039192A KR 1020167002335 A KR1020167002335 A KR 1020167002335A KR 20167002335 A KR20167002335 A KR 20167002335A KR 20160039192 A KR20160039192 A KR 20160039192A
Authority
KR
South Korea
Prior art keywords
glass substrate
resin layer
electronic device
substrate
silicone resin
Prior art date
Application number
KR1020167002335A
Other languages
English (en)
Inventor
준이치 가쿠타
겐이치 에바타
요시타카 마츠야마
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20160039192A publication Critical patent/KR20160039192A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B32B17/10005—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing
    • B32B17/1055—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing characterized by the resin layer, i.e. interlayer
    • B32B17/10798—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing characterized by the resin layer, i.e. interlayer containing silicone
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H01L2227/326—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/582—Recycling of unreacted starting or intermediate materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Laminated Bodies (AREA)
  • Liquid Crystal (AREA)
  • Photovoltaic Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 지지 기재, 실리콘 수지층, 유리 기판, 전자 디바이스용 부재를 이 순서대로 갖는 전자 디바이스용 부재 딸린 적층체로부터, 상기 실리콘 수지층과 상기 유리 기판의 계면을 박리면으로 하여 실리콘 수지층 딸린 지지 기재와 전자 디바이스를 분리하여 상기 전자 디바이스를 얻는 공정을 갖는 전자 디바이스의 제조 방법이며, 상기 실리콘 수지층과 상기 유리 기판의 박리 계면의 경계선인 박리선에, 용해도 파라미터가 10 초과인 유기 용매, 또는 상기 유기 용매와 물의 혼합 용액을 공급하여, 상기 실리콘 수지층 딸린 지지 기재와 상기 전자 디바이스의 분리를 행하는 전자 디바이스의 제조 방법에 관한 것이다.

Description

전자 디바이스의 제조 방법 {ELECTRONIC DEVICE MANUFACTURING METHOD}
본 발명은 전자 디바이스의 제조 방법에 관한 것이며, 특히 실리콘 수지층과 유리 기판의 사이의 박리선에 소정의 유기 용매를 공급하여 분리(박리)를 행하는 분리 공정을 갖는 전자 디바이스의 제조 방법에 관한 것이다.
최근, 태양 전지(PV), 액정 패널(LCD), 유기 EL 패널(OLED) 등의 디바이스(전자 기기)의 박형화, 경량화가 진행되고 있고, 이들 디바이스에 사용하는 유리 기판의 박판화가 진행되고 있다. 박판화에 의해 유리 기판의 강도가 부족하게 되면, 디바이스의 제조 공정에 있어서 유리 기판의 핸들링성이 저하된다.
따라서, 종래부터, 최종 두께보다 두꺼운 유리 기판 상에 디바이스용 부재(예를 들어, 박막 트랜지스터)를 형성한 후, 유리 기판을 화학 에칭 처리에 의해 박판화하는 방법이 널리 채용되고 있다.
그러나, 이 방법에서는, 예를 들어 1매의 유리 기판의 두께를 0.7mm 내지 0.2mm나 0.1mm로 박판화하는 경우, 원래의 유리 기판 재료의 대부분을 에칭액으로 깎아내게 되므로, 생산성이나 원재료의 사용 효율이라고 하는 관점에서는 바람직하지 않다. 또한, 상기 화학 에칭에 의한 유리 기판의 박판화 방법에 있어서는, 유리 기판 표면에 미세한 흠집이 존재하는 경우, 에칭 처리에 의해 흠집을 기점으로 하여 미세한 오목부(에치 피트)가 형성되어 광학적인 결함이 되는 경우가 있었다.
최근에는 상기 과제에 대응하기 위하여 박판 유리 기판과 보강판을 적층한 유리 적층체를 준비하고, 유리 적층체의 박판 유리 기판 상에 표시 장치 등의 전자 디바이스용 부재를 형성한 후, 박판 유리 기판으로부터 지지판을 분리하는 방법이 제안되어 있다(예를 들어, 특허문헌 1 참조). 보강판은 지지판과, 상기 지지판 상에 고정된 실리콘 수지층을 가지며, 실리콘 수지층과 박판 유리 기판이 박리 가능하게 밀착된다. 유리 적층체의 실리콘 수지층과 박판 유리 기판의 계면이 박리되어 박판 유리 기판으로부터 분리된 보강판은, 새로운 박판 유리 기판과 적층되어 유리 적층체로서 재이용이 가능하다.
국제 공개 제2007/018028호
최근, 유리 적층체의 유리 기판 상에 형성되는 전자 디바이스용 부재의 고기능화나 복잡화에 수반하여, 전자 디바이스용 부재를 형성할 때의 온도가 더 고온이됨과 함께, 그 고온에 노출되는 시간도 장시간을 요하는 경우가 적지 않다.
특허문헌 1에 기재된 유리 적층체는 대기 중 300℃, 1시간의 처리로는 특별히 문제를 일으키지 않는다. 그러나, 본 발명자들의 검토에 따르면, 특허문헌 1을 참조하여 유리 적층체에 대하여 350℃, 1시간의 처리를 행한 경우, 유리 기판을 실리콘 수지층 표면으로부터 박리할 때, 유리 기판이 수지층 표면으로부터 박리되지 않고 그 일부가 파괴되거나, 수지층의 수지 일부가 유리 기판 상에 잔존하거나 하므로, 결과적으로 전자 디바이스용 부재를 형성한 후에 전자 디바이스의 분리가 잘 되지 않아 전자 디바이스의 생산성 저하를 초래하는 경우가 있었다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 고온 가열 처리 조건 후라도 실리콘 수지층과 유리 기판의 박리가 용이하게 진행되는 전자 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자는 종래 기술의 문제점에 대하여 검토를 행한 바, 실리콘 수지층과 유리 기판의 박리 계면의 경계선인 박리선에 소정의 성질의 유기 용매를 공급함으로써 박리가 용이하게 진행된다는 것을 알아내고, 본 발명을 완성하기에 이르렀다.
즉, 상기 목적을 달성하기 위하여, 본 발명의 제1 형태는, 지지 기재, 실리콘 수지층, 유리 기판, 전자 디바이스용 부재를 이 순서대로 갖는 전자 디바이스용 부재 딸린 적층체로부터, 상기 실리콘 수지층과 상기 유리 기판의 계면을 박리면으로 하여, 상기 지지 기재 및 상기 실리콘 수지층을 포함하는 실리콘 수지층 딸린 지지 기재와, 상기 유리 기판 및 상기 전자 디바이스용 부재를 포함하는 전자 디바이스를 분리하여 상기 전자 디바이스를 얻는 공정을 갖는 전자 디바이스의 제조 방법이며, 실리콘 수지층과 상기 유리 기판의 박리 계면의 경계선인 박리선에, 용해도 파라미터가 10 초과인 유기 용매, 또는 상기 유기 용매와 물의 혼합 용액을 공급하여, 상기 실리콘 수지층 딸린 지지 기재와 상기 전자 디바이스의 분리를 행하는 전자 디바이스의 제조 방법이다.
제1 형태에 있어서, 유기 용매가 할로겐 원자를 가져도 되는 알코올계 용매 또는 비프로톤성 극성 용매를 포함하는 것이 바람직하다.
제1 형태에 있어서, 유기 용매가 탄소수 1 내지 6의 알코올계 용매, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), 디메틸술폭시드(DMSO), N-메틸피롤리돈(NMP), 술포란 및 아세토니트릴로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 것이 바람직하다.
제1 형태에 있어서, 실리콘 수지층 중의 실리콘 수지가 오르가노알케닐폴리실록산과 오르가노히드로겐폴리실록산의 반응 경화물인 것이 바람직하다.
또한, 상기 실리콘 수지는 부가 반응형 실리콘의 경화물이며, 상기 부가 반응형 실리콘은, 하기 (a) 및 (b)를 포함하는 경화성 실리콘 수지 조성물이고, 상기 실리콘 수지층은, 상기 경화성 실리콘 수지 조성물을 상기 지지 기재의 표면에서 경화시킴으로써 형성되는 것이 바람직하다: (a) 알케닐기를 1 분자당 적어도 2개 갖는 선상 오르가노폴리실록산, (b) 규소 원자에 결합한 수소 원자를 1 분자당 적어도 3개 갖는 선상 오르가노폴리실록산이며, 또한 규소 원자에 결합한 수소 원자 중 적어도 1개가 분자 말단의 규소 원자에 존재하는 선상 오르가노폴리실록산.
본 발명에 따르면, 고온 가열 처리 조건 후라도 실리콘 수지층과 유리 기판의 박리가 용이하게 진행되는 전자 디바이스의 제조 방법을 제공할 수 있다.
도 1의 (A) 내지 (C)는 본 발명의 전자 디바이스의 제조 방법의 분리 공정의 수순을 순서대로 도시하는 모식적 단면도이다.
도 2의 (A) 및 (B)는 각각 도 1의 (B)의 상태의 사시 단면도 및 상면도이다.
도 3의 (A) 및 (B)는 전자 디바이스의 구성예를 도시하는 모식적 단면도이다.
도 4의 (A) 내지 (C)는 전자 디바이스용 부재 딸린 적층체의 제조 방법의 각 공정의 수순을 순서대로 도시하는 모식적 단면도이다.
도 5는 박리 강도의 측정 장치의 개요도이다.
이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하여 설명하지만, 본 발명은 이하의 실시 형태에 제한되지 않으며, 본 발명의 범위를 일탈하지 않고, 이하의 실시 형태에 다양한 변형 및 치환을 가할 수 있다.
본 발명의 전자 디바이스의 제조 방법의 특징점으로서는, 실리콘 수지층과 유리 기판의 박리 계면의 경계선인 박리선에, 소정의 용해도 파라미터(SP값)를 나타내는 유기 용매, 또는 상기 유기 용매와 물의 혼합 용액을 공급하고 있는 점을 들 수 있다. 상기 유기 용매 또는 혼합 용액을 공급함으로써, 실리콘 수지층의 유리 기판측의 표층에 유기 용매가 침입하여 실리콘 수지층과 유리 기판의 계면 접착력을 저하시키기 때문에, 실리콘 수지층과 유리 기판의 박리가 보다 용이하게 진행된다고 추측된다.
본 발명의 전자 디바이스의 제조 방법은, 지지 기재, 실리콘 수지층, 유리 기판 및 전자 디바이스용 부재를 이 순서대로 갖는 전자 디바이스용 부재 딸린 적층체로부터, 실리콘 수지층과 유리 기판의 계면을 박리면으로 하여, 지지 기재 및 실리콘 수지층을 포함하는 실리콘 수지층 딸린 지지 기재와, 유리 기판 및 전자 디바이스용 부재를 포함하는 전자 디바이스를 분리하여 전자 디바이스를 얻는 공정(분리 공정)을 적어도 갖는다.
도 1의 (A) 내지 (C)는 본 발명의 전자 디바이스의 제조 방법의 분리 공정의 수순을 순서대로 도시하는 모식적 단면도이다. 이하에, 도 1의 (A) 내지 (C)를 참조하면서 분리 공정의 수순에 대하여 상세하게 설명한다.
우선, 지지 기재와, 지지 기재 상에 배치된 실리콘 수지층과, 실리콘 수지층 상에 배치된 유리 기판과, 유리 기판 상에 배치된 전자 디바이스용 부재를 포함하는 전자 디바이스용 부재 딸린 적층체를 준비한다. 도 1의 (A)는 본 발명에 관한 전자 디바이스용 부재 딸린 적층체의 일례의 모식적 단면도이다.
도 1의 (A)에 도시한 바와 같이, 전자 디바이스용 부재 딸린 적층체(10)는 지지 기재(12), 실리콘 수지층(14), 유리 기판(16) 및 전자 디바이스용 부재(18)를 이 순서대로 갖는다. 또한, 실리콘 수지층(14)은, 그 한쪽 면이 지지 기판(12)의 층에 고정됨과 함께, 그 다른쪽 면이 유리 기판(16)의 제1 주면에 접하고, 실리콘 수지층(14)과 유리 기판(16)의 계면은 박리 가능하게 밀착되어 있는 것이 바람직하다.
지지 기재(12)의 층 및 실리콘 수지층(14)을 포함하는 2층 부분은, 액정 패널 등의 전자 디바이스용 부재를 제조하는 후술하는 부재 형성 공정에 있어서, 유리 기판(16)을 보강한다. 지지 기재(12)의 층 및 실리콘 수지층(14)을 포함하는 2층 부분은, 실리콘 수지층 딸린 지지 기재(20)라고도 한다.
또한, 유리 기판(16) 및 전자 디바이스용 부재(18)를 포함하는 2층 부분은, 전자 디바이스(22)라고도 한다.
또한, 전자 디바이스용 부재 딸린 적층체를 구성하는 각 부재 및 그 제조 수순에 대해서는, 후단에서 정리하여 설명한다.
우선, 실리콘 수지층과 유리 기판의 계면을 박리면으로 하여, 전자 디바이스용 부재 딸린 적층체로부터 실리콘 수지층 딸린 지지 기재와 전자 디바이스를 분리하는 수순에 대하여 설명한다.
우선, 전자 디바이스용 부재 딸린 적층체로부터 실리콘 수지층 딸린 지지 기재와 전자 디바이스를 분리할 때에는, 실리콘 수지층과 유리 기판의 계면에 박리의 계기를 제공하는 것이 바람직하다. 예를 들어, 도 1의 (A) 중의 유리 기판(16)과 실리콘 수지층(14)의 계면에 예리한 칼날 형상의 것을 삽입하여 박리의 계기를 제공한다.
이어서, 도 1의 (B)에 도시한 바와 같이, 실리콘 수지층 딸린 지지 기재(20)와 전자 디바이스(22)의 분리를 행한다. 그 때, 실리콘 수지층(14)과 유리 기판(16)의 박리 계면의 경계선인 박리선에 용해도 파라미터가 10 초과인 유기 용매, 또는 상기 유기 용매와 물의 혼합 용액(이들을 총칭하여 용액(24))을 공급한다.
도 2의 (A) 및 (B)는 도 1의 (B)의 상태의 사시 단면도 및 상면도를 도시하고, 박리선 X(박리 경계선)가 표시된다. 박리선 X는, 실리콘 수지층(14)과 유리 기판(16)이 박리되지 않은 부분과, 실리콘 수지층(14)과 유리 기판(16)이 박리된 부분의 경계를 나타내는 선이다. 도 2의 (A) 및 (B)에 도시한 바와 같이, 전자 디바이스(22)의 일단부측을 들어올리면서 박리하는 경우, 박리선 X는 전자 디바이스의 일단부측으로부터 타단부측(도 2의 (B)의 우측으로부터 좌측)으로 이동한다.
박리선에 공급되는 유기 용매로서는, 용해도 파라미터(SP값: cal/cm3)가 10 초과인 유기 용매가 사용된다. 그 중에서도 실리콘 수지층과 유리 기판의 박리가 보다 양호하게 진행되는 점에서, 유기 용매의 용해도 파라미터는 11 이상이 바람직하다. 상한은 특별히 제한되지 않지만, 습윤성의 점에서 통상 23 이하가 바람직하다.
유기 용매는 1종만을 사용해도 되고, 2종 이상을 병용해도 된다.
또한, 용해도 파라미터(δ)란, 유기 용매에 1몰당의 증발열을 ΔH(cal/mol), 몰 체적을 V(cm3ㆍmol)라고 할 때, δ=(ΔH/V)1/2에 의해 정의되는 값이다.
또한, 유기 용매의 후술하는 실리콘 수지층에 대한 접촉각은 특별히 제한되지 않지만, 실리콘 수지층과 유리 기판의 박리가 보다 양호하게 진행되는 점에서 90°이하인 것이 바람직하다.
또한, 접촉각의 측정 방법은, 교와 가이멘 가가꾸 가부시끼가이샤제의 PCA-1을 사용하여 액적의 적하량을 1㎕로 하고, 23℃에서 1 샘플면당 5점 적하하여, 적하 60초 후의 접촉각을 측정하였다. 5점의 접촉각 중 최댓값, 최솟값의 1점씩을 제외한 3점의 접촉각의 평균값을 접촉각으로서 구한다.
또한, 박리선에 공급되는 용액으로서, 용해도 파라미터가 10 초과인 유기 용매와 물의 혼합 용액도 들 수 있다. 유기 용매의 정의는 상술한 바와 같다.
혼합 용액 중에서의 유기 용매의 함유량은 특별히 제한되지 않지만, 실리콘 수지층과 유리 기판의 박리가 보다 양호하게 진행되는 점에서, 혼합 용액 전량에 대하여 10질량％ 이상이 바람직하고, 20질량％ 이상이 보다 바람직하다. 상한은 특별히 제한되지 않는다.
유기 용매의 적합 형태로서는 실리콘 수지층과 유리 기판의 박리가 보다 양호하게 진행되는 점에서, 상기 용해도 파라미터를 만족하는, 할로겐 원자를 가져도 되는 알코올계 용매 또는 비프로톤성 극성 용매를 들 수 있다.
알코올계 용매로서는 실리콘 수지층과 유리 기판의 박리가 보다 양호하게 진행되는 점에서, 탄소수 1 내지 6의 알코올계 용매를 바람직하게 들 수 있고, 탄소수 1 내지 3의 알코올계 용매가 보다 바람직하다. 구체적으로는 에탄올, 프로판올, 부탄올, 펜탄올, 헥산올 등을 들 수 있다. 또한, 알코올계 용매는 직쇄상, 분지쇄상, 환상의 어느 것이라도 된다.
또한, 알코올계 용매에는 할로겐 원자가 포함되어도 된다. 즉, 수소 원자가 할로겐 원자로 치환된 알코올계 용매라도 된다. 할로겐 원자로서는 불소 원자, 브롬 원자, 요오드 원자 등을 들 수 있다.
비프로톤성 극성 용매로서는 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), 디메틸술폭시드(DMSO), N-메틸피롤리돈(NMP), 술포란 또는 아세토니트릴 등을 들 수 있다.
유기 용매 또는 혼합 용액의 공급 방법은 특별히 제한되지 않으며, 시린지 등을 사용하여 박리선에 직접 유기 용매 또는 혼합 용액을 공급하는 방법이나, 스프레이로 유기 용매 또는 혼합 용액을 박리선에 분사하는 방법 등을 들 수 있다.
또한, 유기 용매 또는 혼합 용액을 일단 박리선에 공급하면, 실리콘 수지층과 유리 기판의 박리에 수반하여 박리선이 이동할 때, 유기 용매 또는 혼합 용액도 모관 현상에 의해 박리선을 따라 이동하기 때문에, 실리콘 수지층과 유리 기판의 박리가 계속해서 진행되기 쉽다. 또한, 한창 박리 중에 박리선에 연속하여 유기 용매 또는 혼합 용액을 공급해도 된다.
또한, 유기 용매 또는 혼합 용액의 공급량은 특별히 제한되지 않지만, 박리선을 덮을 정도의 양을 공급하면 된다.
실리콘 수지층 딸린 지지 기재(20)와 전자 디바이스(22)의 분리를 행하는 방법은 특별히 제한되지 않으며, 공지된 방법을 사용할 수 있다.
예를 들어, 전자 디바이스용 부재 딸린 적층체(10)의 지지 기재(12)가 상측, 전자 디바이스용 부재(18)측이 하측이 되도록 정반 상에 설치하고, 전자 디바이스용 부재(18)측을 정반 상에 진공 흡착시키고, 이 상태에서 먼저 칼날을 실리콘 수지층(14)-유리 기판(16) 계면에 침입시킨다. 그리고, 그 후에 지지 기재(12)측을 복수의 진공 흡착 패드로 흡착하고, 칼날을 삽입한 개소 부근부터 순서대로 진공 흡착 패드를 상승시킨다.
상기 처리를 실시함으로써, 도 1의 (C)에 도시한 바와 같이, 전자 디바이스용 부재 딸린 적층체(10)를 실리콘 수지층 딸린 지지 기재(20)와 전자 디바이스(22)로 분리할 수 있다.
또한, 실리콘 수지층 딸린 지지 기재(20)에는 새로운 유리 기판(16) 및 전자 디바이스용 부재(18)가 적층되어, 전자 디바이스용 부재를 갖는 유리 적층체(10)로서 재이용할 수 있다.
또한, 상기 방법으로 제조된 전자 디바이스(22)(유리 기판(16) 및 전자 디바이스용 부재(18)를 포함하는 적층체)로서는, 유리 기판과 표시 장치용 부재를 갖는 표시 장치용 패널, 유리 기판과 태양 전지용 부재를 갖는 태양 전지, 유리 기판과 박막 2차 전지용 부재를 갖는 박막 2차 전지, 유리 기판과 전자 디바이스용 부재를 갖는 전자 부품 등으로서 사용할 수 있다. 표시 장치용 패널로서는 액정 패널, 유기 EL 패널, 플라즈마 디스플레이 패널, 필드 에미션 패널 등을 포함한다.
또한, 전자 디바이스의 보다 구체적인 예로서는, 후술하는 부재 형성 공정에서 설명하는 TFT-LCD의 제조를 행한 경우, 도 3의 (A)에 도시한 바와 같은 액정 패널을 얻을 수 있다. 도 3의 (A)에 도시하는 액정 패널(80)은 TFT 기판(82), CF 기판(84) 및 액정층(86) 등으로 구성된다. TFT 기판(82)은 유리 기판(16) 상에 TFT 소자(박막 트랜지스터)(83) 등을 패턴 형성하여 이루어진다. CF 기판(84)은 유리 기판(16) 상에 컬러 필터 소자(85)를 패턴 형성하여 이루어진다. TFT 기판(82) 및 CF 기판(84)도, 상기 전자 디바이스에 상당한다.
또한, 전자 디바이스의 다른 구체적인 예로서는, 도 3의 (B)에 도시하는 전자 페이퍼를 들 수 있다. 도 3의 (B) 중, 전자 페이퍼(90)는, 예를 들어 유리 기판(16), TFT층(92), 전기 공학 매체(예를 들어 마이크로 캡슐)를 포함하는 층(94), 투명 전극(96) 및 전방면판(98)으로 구성된다. TFT층(92), 전기 공학 매체의 층(94) 및 투명 전극(96) 등으로 전자 페이퍼 소자(91)가 구성된다. 전자 페이퍼 소자는 마이크로 캡슐형, 인플레인형, 트위스트 볼형, 입자 이동형, 전자 분류형, 중합체 네트워크형 중 어느 것이라도 된다.
이하, 상기에서 사용한 전자 디바이스용 부재 딸린 적층체(10)의 각 구성(지지 기재(12), 실리콘 수지층(14), 유리 기판(16), 전자 디바이스용 부재(18))의 설명, 및 전자 디바이스용 부재 딸린 적층체(10)의 제조 방법에 대하여 기재한다.
또한, 지지 기재(12)와 실리콘 수지층(14)의 계면은 박리 강도(x)를 가지며, 지지 기재(12)와 실리콘 수지층(14)의 계면에 박리 강도(x)를 초과하는 박리 방향의 응력이 가해지면, 지지 기재(12)와 실리콘 수지층(14)의 계면이 박리된다. 실리콘 수지층(14)과 유리 기판(16)의 계면은 박리 강도(y)를 가지며, 실리콘 수지층(14)과 유리 기판(16)의 계면에 박리 강도(y)를 초과하는 박리 방향의 응력이 가해지면, 실리콘 수지(14)층과 유리 기판(16)의 계면이 박리된다.
전자 디바이스용 부재 딸린 적층체(10)에 있어서는, 통상, 상기 박리 강도(x)는 상기 박리 강도(y)보다 높은 것이 바람직하다. 상기 형태라면, 전자 디바이스용 부재 딸린 적층체(10)에 지지 기재(12)와 유리 기판(16)을 박리하는 방향의 응력이 가해지면, 본 발명의 전자 디바이스용 부재를 갖는 유리 적층체(10)는, 실리콘 수지층(14)과 유리 기판(16)의 계면에서 박리되어, 전자 디바이스(22)와 실리콘 수지층 딸린 지지 기재(20)로 보다 용이하게 분리된다.
박리 강도(x)는 박리 강도(y)와 비교하여 충분히 높은 것이 바람직하다. 박리 강도(x)를 높이는 것은, 지지 기재(12)에 대한 실리콘 수지층(14)의 부착력을 높이고, 또한 가열 처리 후에 있어서 유리 기판(16)에 대해서 보다도 상대적으로 높은 부착력을 유지할 수 있음을 의미한다.
지지 기재(12)에 대한 실리콘 수지층(14)의 부착력을 높이기 위해서는, 예를 들어 가교성 오르가노폴리실록산을 지지 기재(12) 상에서 가교 경화시켜 실리콘 수지층(14)을 형성하는 것이 바람직하다. 가교 경화시의 접착력으로, 지지 기재(12)에 대하여 높은 결합력으로 결합한 실리콘 수지층(14)을 형성할 수 있다.
한편, 가교 경화 후의 가교성 오르가노폴리실록산의 경화물의 유리 기판(16)에 대한 결합력은, 상기 가교 경화시에 발생하는 결합력보다 낮은 것이 통례이다. 따라서, 지지 기재(12) 상에서 가교성 오르가노폴리실록산을 가교 경화시켜 실리콘 수지층(14)을 형성하고, 그 후 실리콘 수지층(14)의 면에 유리 기판(16)을 적층하는 것이 바람직하다.
[지지 기재]
지지 기재(12)는, 유리 기판(16)을 지지하여 보강하고, 후술하는 부재 형성 공정(전자 디바이스용 부재를 제조하는 공정)에 있어서 전자 디바이스용 부재의 제조시에 유리 기판(16)의 변형, 흠집 발생, 파손 등을 방지한다.
지지 기재(12)로서는, 예를 들어 유리판, 플라스틱판, SUS판 등의 금속판 등이 사용된다. 통상, 후술하는 부재 형성 공정이 열처리를 수반하기 때문에, 지지 기재(12)는 유리 기판(16)과의 선팽창 계수의 차가 작은 재료로 형성되는 것이 바람직하고, 유리 기판(16)과 동일 재료로 형성되는 것이 보다 바람직하고, 지지 기재(12)는 유리판인 것이 바람직하다. 특히, 지지 기재(12)는, 유리 기판(16)과 동일한 유리 재료를 포함하는 유리판인 것이 바람직하다.
지지 기재(12)의 두께는, 유리 기판(16)보다 두꺼워도 되고, 얇아도 된다. 바람직하게는, 유리 기판(16)의 두께, 실리콘 수지층(14)의 두께에 기초하여 지지 기재(12)의 두께가 선택된다. 예를 들어, 현행의 부재 형성 공정이 두께 0.5mm의 기판을 처리하도록 설계된 것이며, 유리 기판(16)의 두께와 실리콘 수지층(14)의 두께의 합이 0.1mm인 경우, 지지 기재(12)의 두께를 0.4mm로 한다. 지지 기재(12)의 두께는, 통상의 경우, 0.2 내지 5.0mm인 것이 바람직하다.
지지 기재(12)가 유리판인 경우, 유리판의 두께는 취급하기 쉽고, 깨지기 어려운 등의 이유로부터 0.08mm 이상인 것이 바람직하다. 또한, 유리판의 두께는, 전자 디바이스용 부재 형성 후에 박리할 때, 깨지지 않고 적절하게 휘는 강성이 요망되는 이유로부터 1.0mm 이하인 것이 바람직하다.
지지 기재(12)와 유리 기판(16)의 25 내지 300℃에서의 평균 선팽창 계수의 차는, 바람직하게는 500×10-7/℃ 이하이고, 보다 바람직하게는 300×10-7/℃ 이하이고, 더욱 바람직하게는 200×10-7/℃ 이하이다. 차가 지나치게 크면, 후술하는 부재 형성 공정에서의 가열 냉각시, 지지 기재(12)와 유리 기판(16)이 박리되거나 할 가능성이 있다. 지지 기재(12)의 재료가 유리 기판(16)의 재료와 동일한 경우, 이러한 문제가 발생하는 것을 억제할 수 있다.
[실리콘 수지층]
실리콘 수지층(14)은, 실리콘 수지층 딸린 지지 기재(20)와 전자 디바이스(22)를 분리하는 조작이 행해질 때까지 유리 기판(16)의 위치 어긋남을 방지함과 함께, 유리 기판(16) 등이 분리 조작에 의해 파손되는 것을 방지한다. 실리콘 수지층(14)의 유리 기판(16)과 접하는 표면(14a)은, 유리 기판(16)의 제1 주면(16a)에 박리 가능하게 밀착된다. 실리콘 수지층(14)은 유리 기판(16)의 제1 주면(16a)에 약한 결합력으로 결합되어 있으며, 그 계면의 박리 강도(y)는 실리콘 수지층(14)과 지지 기재(12) 사이의 계면의 박리 강도(x)보다 낮은 것이 바람직하다.
즉, 유리 기판(16)과 지지 기재(12)를 분리할 때에는, 유리 기판(16)의 제1 주면(16a)과 실리콘 수지층(14)의 계면에서 박리되고, 지지 기재(12)와 실리콘 수지층(14)의 계면에서는 박리되기 어려운 것이 바람직하다. 이 적합 형태에 있어서는, 실리콘 수지층(14)은 유리 기판(16)의 제1 주면(16a)과 밀착되지만, 유리 기판(16)을 용이하게 박리할 수 있는 표면 특성을 갖는다. 즉, 실리콘 수지층(14)은, 유리 기판(16)의 제1 주면(16a)에 대하여 어느 정도의 결합력으로 결합하여 유리 기판(16)의 위치 어긋남 등을 방지하고 있음과 동시에, 유리 기판(16)을 박리할 때에는, 유리 기판(16)을 파괴하지 않고, 용이하게 박리할 수 있을 정도의 결합력으로 결합되어 있다. 이 실리콘 수지층(14) 표면이 용이하게 박리할 수 있는 성질을 박리성이라고 한다. 한편, 지지 기재(12)의 제1 주면과 실리콘 수지층(14)은 상대적으로 박리되기 어려운 결합력으로 결합되어 있다.
또한, 실리콘 수지층(14)과 유리 기판(16)의 계면의 결합력은, 유리 기판(16)의 면(제2 주면(16b)) 상에 전자 디바이스용 부재를 형성하기 전후에 변화해도 된다(즉, 박리 강도(x)나 박리 강도(y)가 변화해도 됨). 그러나, 전자 디바이스용 부재를 형성한 후라도 박리 강도(y)는 박리 강도(x)보다 낮은 것이 바람직하다.
실리콘 수지층(14)과 유리 기판(16)의 층은, 약한 접착력이나 반데발스 힘에 기인하는 결합력으로 결합되어 있는 것이 바람직하다. 실리콘 수지층(14)을 형성한 후 그 표면에 유리 기판(16)을 적층하는 경우, 실리콘 수지층(14)의 실리콘 수지가 접착력을 나타내지 않을 만큼 충분히 가교되어 있는 경우에는 반데발스 힘에 기인하는 결합력으로 결합되어 있다고 생각된다. 그러나, 실리콘 수지층(14)의 실리콘 수지는, 어느 정도의 약한 접착력을 갖는 경우가 적지 않다. 가령 접착성이 극히 낮은 경우라도, 전자 디바이스용 부재를 형성할 때에는 가열 조작 등에 의해 실리콘 수지층(14)의 실리콘 수지는 유리 기판(16) 표면에 접착되어, 실리콘 수지층(14)과 유리 기판(16)의 층과의 사이의 결합력은 상승한다고 생각된다.
경우에 따라, 적층 전의 실리콘 수지층(14)의 표면이나 적층 전의 유리 기판(16)의 제1 주면(16a)에 양자간의 결합력을 약화시키는 처리를 행하여 적층할 수도 있다. 적층하는 면에 비접착성 처리 등을 행하고, 그 후 적층함으로써 실리콘 수지층(14)과 유리 기판(16)의 층의 계면의 결합력을 약화시켜 박리 강도(y)를 낮게 할 수 있다.
또한, 실리콘 수지층(14)은, 접착력이나 점착력 등의 강한 결합력으로 지지 기재(12) 표면에 결합되어 있는 것이 바람직하다. 예를 들어, 상술한 바와 같이, 가교성 오르가노폴리실록산을 지지 기재(12) 표면에서 가교 경화시킴으로써, 가교물인 실리콘 수지를 지지 기재(12) 표면에 접착하여 높은 결합력을 얻을 수 있다. 또한, 지지 기재(12) 표면과 실리콘 수지층(14)의 사이에 강한 결합력을 발생시키는 처리(예를 들어, 커플링제를 사용한 처리)를 실시하여 지지 기재(12) 표면과 실리콘 수지층(14)의 사이의 결합력을 높일 수 있다.
실리콘 수지층(14)과 지지 기재(12)의 층이 높은 결합력으로 결합되어 있는 것은, 양자의 계면의 박리 강도(x)가 높다는 것을 의미한다.
실리콘 수지층(14)의 두께는 특별히 한정되지 않지만, 2 내지 100㎛인 것이 바람직하고, 3 내지 50㎛인 것이 보다 바람직하고, 7 내지 20㎛인 것이 더욱 바람직하다. 실리콘 수지층(14)의 두께가 이러한 범위이면, 실리콘 수지층(14)과 유리 기판(16)의 사이에 기포나 이물질이 개재하는 경우가 있어도 유리 기판(16)의 왜곡 결함의 발생을 억제할 수 있다. 또한, 실리콘 수지층(14)의 두께가 지나치게 두꺼우면, 형성하는 데 시간 및 재료를 요하기 때문에 경제적이지 않고, 내열성이 저하되는 경우가 있다. 또한, 실리콘 수지층(14)의 두께가 지나치게 얇으면, 실리콘 수지층(14)과 유리 기판(16)의 밀착성이 저하되는 경우가 있다.
또한, 실리콘 수지층(14)은 2층 이상을 포함해도 된다. 이 경우 「실리콘 수지층(14)의 두께」는 모든 층의 합계 두께를 의미하기로 한다.
또한, 실리콘 수지층(14)이 2층 이상을 포함하는 경우에는, 각각의 층을 형성하는 수지가 상이한 가교 실리콘 수지를 포함하여도 된다.
실리콘 수지층(14)에 포함되는 실리콘 수지는 가교성 오르가노폴리실록산의 가교물이며, 실리콘 수지는 3차원 그물눈 구조를 형성하고 있는 것이 바람직하다.
가교성 오르가노폴리실록산의 종류는 특별히 제한되지 않으며, 소정의 가교 반응을 통하여 가교 경화하고, 실리콘 수지를 구성하는 가교물(경화물)이 되면 특별히 그 구조는 한정되지 않으며, 소정의 가교성을 가지면 된다. 가교의 형식은 특별히 제한되지 않으며, 가교성 오르가노폴리실록산 중에 포함되는 가교성기의 종류에 따라 적절히 공지된 형식을 채용할 수 있다. 예를 들어, 히드로실릴화 반응, 축합 반응, 또는 가열 처리, 고에너지선 처리 혹은 라디칼 중합 개시제에 의한 라디칼 반응 등을 들 수 있다.
보다 구체적으로는, 가교성 오르가노폴리실록산이 알케닐기 또는 알키닐기 등의 라디칼 반응성기를 갖는 경우, 상기 라디칼 반응을 통한 라디칼 반응성기끼리의 반응에 의해 가교하여 경화물(가교 실리콘 수지)이 된다.
또한, 가교성 오르가노폴리실록산이 실라놀기를 갖는 경우, 실라놀기끼리의 축합 반응에 의해 가교하여 경화물이 된다.
또한, 가교성 오르가노폴리실록산이 규소 원자에 결합한 알케닐기(비닐기 등)를 갖는 오르가노폴리실록산(즉, 오르가노알케닐폴리실록산) 및 규소 원자에 결합한 수소 원자(히드로실릴기)를 갖는 오르가노폴리실록산(즉, 오르가노히드로겐폴리실록산)을 포함하는 경우, 히드로실릴화 촉매(예를 들어, 백금계 촉매)의 존재하에 히드로실릴화 반응에 의해 가교하여 경화물이 된다.
그 중에서도 실리콘 수지층(14)의 형성이 용이하고, 유리 기판의 박리성이 보다 우수한 점에서, 가교성 오르가노폴리실록산이 양쪽 말단 및/또는 측쇄에 알케닐기를 갖는 오르가노폴리실록산(이후, 적절히 오르가노폴리실록산 A라고도 칭함)과, 양쪽 말단 및/또는 측쇄에 히드로실릴기를 갖는 오르가노폴리실록산(이후, 적절히 오르가노폴리실록산 B라고도 칭함)을 포함하는 형태가 바람직하다.
또한, 알케닐기로서는 특별히 한정되지 않지만, 예를 들어 비닐기(에테닐기), 알릴기(2-프로페닐기), 부테닐기, 펜테닐기, 헥시닐기 등을 들 수 있고, 그 중에서도 내열성이 우수한 점에서 비닐기가 바람직하다.
또한, 오르가노폴리실록산 A에 포함되는 알케닐기 이외의 기, 및 오르가노폴리실록산 B에 포함되는 히드로실릴기 이외의 기로서는 알킬기(특히, 탄소수 4 이하의 알킬기)를 들 수 있다.
오르가노폴리실록산 A 중에서의 알케닐기의 위치는 특별히 제한되지 않지만, 오르가노폴리실록산 A가 직쇄상인 경우, 알케닐기는 하기에 나타내는 M 단위 및 D 단위 중 어느 하나에 존재해도 되고, M 단위와 D 단위의 양쪽에 존재해도 된다. 경화 속도의 점에서 적어도 M 단위에 존재하는 것이 바람직하고, 2개의 M 단위의 양쪽에 존재하는 것이 바람직하다.
또한, M 단위 및 D 단위란, 오르가노폴리실록산의 기본 구성 단위의 예이며, M 단위란 유기기가 3개 결합한 1 관능성의 실록산 단위, D 단위란 유기기가 2개 결합한 2 관능성의 실록산 단위이다. 실록산 단위에 있어서, 실록산 결합은 2개의 규소 원자가 1개의 산소 원자를 통하여 결합한 결합임으로써, 실록산 결합에서의 규소 원자 1개당 산소 원자는 1/2개로 간주하여, 식 중 O1/2로 표현된다.
Figure pct00001
오르가노폴리실록산 A 중에서의 알케닐기의 수는 특별히 제한되지 않지만, 1 분자 중에 1 내지 3개가 바람직하고, 2개가 보다 바람직하다.
오르가노폴리실록산 B 중에서의 히드로실릴기의 위치는 특별히 제한되지 않지만, 오르가노폴리실록산 A가 직쇄상인 경우, 히드로실릴기는 M 단위 및 D 단위 중 어느 하나에 존재해도 되고, M 단위와 D 단위의 양쪽에 존재해도 된다. 경화 속도의 점에서 적어도 D 단위에 존재하는 것이 바람직하다.
오르가노폴리실록산 B 중에서의 히드로실릴기의 수는 특별히 제한되지 않지만, 1 분자 중에 적어도 3개 갖는 것이 바람직하고, 3개가 보다 바람직하다.
오르가노폴리실록산 A와 오르가노폴리실록산 B의 혼합 비율은 특별히 제한되지 않지만, 오르가노폴리실록산 B 중의 규소 원자에 결합한 수소 원자와, 오르가노폴리실록산 A 중의 전체 알케닐기의 몰비(수소 원자/알케닐기)가 0.7 내지 1.05가 되도록 조정하는 것이 바람직하다. 그 중에서도 0.8 내지 1.0이 되도록 혼합 비율을 조정하는 것이 바람직하다.
히드로실릴화 촉매로서는 백금족 금속계 촉매를 사용하는 것이 바람직하다. 백금족 금속계 촉매로서는 백금계, 팔라듐계, 로듐계 등의 촉매를 들 수 있으며, 특히 백금계 촉매로서 사용하는 것이 경제성, 반응성의 점에서 바람직하다. 백금족 금속계 촉매로서는 공지된 것을 사용할 수 있다. 구체적으로는, 백금 미분말, 백금흑, 염화제1백금산, 염화제2백금산 등의 염화백금산, 4염화백금, 염화백금산의 알코올 화합물, 알데히드 화합물, 혹은 백금의 올레핀 착체, 알케닐실록산 착체, 카르보닐 착체 등을 들 수 있다.
히드로실릴화 촉매의 사용량으로서는, 오르가노폴리실록산 A와 오르가노폴리실록산 B의 합계 질량 100질량부에 대하여 0.1 내지 20질량부가 바람직하고, 1 내지 10질량부가 보다 바람직하다.
가교성 오르가노폴리실록산의 수 평균 분자량은 특별히 제한되지 않지만, 취급성이 우수함과 함께, 성막성도 우수하고, 고온 처리 조건하에서의 실리콘 수지의 분해가 보다 억제되는 점에서, GPC(겔 투과 크로마토그래피) 측정에 의한, 폴리스티렌 환산의 중량 평균 분자량은 1,000 내지 5,000,000이 바람직하고, 2,000 내지 3,000,000이 보다 바람직하다.
가교성 오르가노폴리실록산의 점도는 10 내지 5000mPaㆍs가 바람직하고, 15 내지 3000mPaㆍs가 보다 바람직하다.
또한, 가교성 오르가노폴리실록산의 구체적으로 시판되고 있는 상품명 또는 형식 번호로서는, 방향족기를 갖지 않는 가교성 오르가노폴리실록산으로서 KNS-320A, KS-847(모두 신에쯔 실리콘사제), TPR6700(모멘티브 퍼포먼스 머티리얼즈 재팬 고도 가이샤제), 비닐실리콘 「8500」(아라까와 가가꾸 고교사제)과 메틸히드로겐폴리실록산 「12031」(아라까와 가가꾸 고교사제)의 조합, 비닐실리콘 「11364」(아라까와 가가꾸 고교사제)와 메틸히드로겐폴리실록산 「12031」(아라까와 가가꾸 고교사제)의 조합, 비닐실리콘 「11365」(아라까와 가가꾸 고교사제)와 메틸히드로겐폴리실록산 「12031」(아라까와 가가꾸 고교사제)의 조합 등을 들 수 있다. 실리콘 수지로서는 부가 반응형 실리콘이 바람직하다. 이것은 경화 반응의 용이성, 실리콘 수지층을 형성하였을 때 박리성의 정도가 양호하고, 내열성도 높기 때문이다. 부가 반응형 실리콘은, 하기 선상 오르가노폴리실록산 (a)와 하기 선상 오르가노폴리실록산 (b)를 포함하는 경화성 실리콘 수지 조성물인 것이 바람직하다(선상 오르가노폴리실록산 (a): 알케닐기를 1 분자당 적어도 2개 갖는 선상 오르가노폴리실록산. 선상 오르가노폴리실록산 (b): 규소 원자에 결합한 수소 원자를 1 분자당 적어도 3개 갖는 선상 오르가노폴리실록산이며, 또한 규소 원자에 결합한 수소 원자 중 적어도 1개가 분자 말단의 규소 원자에 존재하는 선상 오르가노폴리실록산.).
실리콘 수지층(14)은, 이 경화성 실리콘 수지 조성물을 지지 기재(12)의 표면에서 경화시킴으로써 형성된 경화 실리콘 수지층인 것이 보다 바람직하다.
[유리 기판]
유리 기판(16)은, 제1 주면(16a)이 실리콘 수지층(14)과 접하고, 실리콘 수지층(14)측과는 반대측의 제2 주면(16b)에 전자 디바이스용 부재가 설치된다.
유리 기판(16)의 종류는 일반적인 것이어도 되며, 예를 들어 LCD, OLED와 같은 표시 장치용 유리 기판 등을 들 수 있다. 유리 기판(16)은 내약품성, 내투습성이 우수하고, 또한 열수축률이 낮다. 열수축률의 지표로서는 JIS R 3102(1995년 개정)에 규정되어 있는 선팽창 계수가 이용된다.
유리 기판(16)의 선팽창 계수가 크면, 후술하는 부재 형성 공정은 가열 처리를 수반하는 일이 많으므로, 여러가지 문제가 발생하기 쉽다. 예를 들어, 유리 기판(16) 상에 TFT를 형성하는 경우, 가열하에서 TFT가 형성된 유리 기판(16)을 냉각하면, 유리 기판(16)의 열수축에 의해 TFT의 위치 어긋남이 과대해질 우려가 있다.
유리 기판(16)은 유리 원료를 용융하고, 용융 유리를 판 형상으로 성형하여 얻어진다. 이러한 성형 방법은 일반적인 것이어도 되며, 예를 들어 플로트법, 퓨전법, 슬롯 다운 드로우법, 푸르콜(Fourcault)법, 라버법 등이 이용된다. 또한, 특히 두께가 얇은 유리 기판(16)은, 일단 판 형상으로 성형한 유리를 성형 가능 온도로 가열하고, 연신 등의 수단으로 잡아 늘여 얇게 하는 방법(리드로우법)으로 성형하여 얻어진다.
유리 기판(16)의 유리 종류는 특별히 한정되지 않지만, 무알칼리 붕규산 유리, 붕규산 유리, 소다석회 유리, 고실리카 유리, 기타 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로서는, 산화물 환산에 의한 산화규소의 함유량이 40 내지 90질량％인 유리가 바람직하다.
유리 기판(16)의 유리로서는, 전자 디바이스용 부재의 종류나 그 제조 공정에 적합한 유리가 채용된다. 예를 들어, 액정 패널용 유리 기판은, 알칼리 금속 성분의 용출이 액정에 영향을 주기 쉬우므로, 알칼리 금속 성분을 실질적으로 포함하지 않는 유리(무알칼리 유리)를 포함한다(단, 통상 알칼리 토금속 성분은 포함됨). 이와 같이, 유리 기판(16)의 유리는, 적용되는 디바이스의 종류 및 그 제조 공정에 기초하여 적절히 선택된다.
유리 기판(16)의 두께는, 유리 기판(16)의 박형화 및/또는 경량화의 관점에서 0.3mm 이하인 것이 바람직하고, 보다 바람직하게는 0.15mm 이하이고, 더욱 바람직하게는 0.10mm 이하이다. 0.3mm 이하인 경우, 유리 기판(16)에 양호한 가요성을 제공하는 것이 가능하다. 0.15mm 이하인 경우, 유리 기판(16)을 롤 형상으로 권취하는 것이 가능하다.
또한, 유리 기판(16)의 두께는, 유리 기판(16)의 제조가 용이하고, 유리 기판(16)의 취급이 용이하다는 등의 이유로부터 0.03mm 이상인 것이 바람직하다.
또한, 유리 기판(16)은 2층 이상을 포함해도 되며, 이 경우, 각각의 층을 형성하는 재료는 동종 재료라도 되고, 이종 재료라도 된다. 또한, 이 경우, 「유리 기판(16)의 두께」는 모든 층의 합계 두께를 의미하기로 한다.
[전자 디바이스용 부재(기능성 소자)]
전자 디바이스용 부재(18)는 유리 기판(16) 상에 형성되어 전자 디바이스의 적어도 일부를 구성하는 부재이다. 보다 구체적으로는, 전자 디바이스용 부재(18)로서는 표시 장치용 패널, 태양 전지, 박막 2차 전지, 또는 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품 등에 사용되는 부재(예를 들어, 표시 장치용 부재, 태양 전지용 부재, 박막 2차 전지용 부재, 전자 부품용 회로)를 들 수 있다.
예를 들어, 태양 전지용 부재로서는, 실리콘형에서는 정극의 산화주석 등 투명 전극, p층/i층/n층으로 표시되는 실리콘층 및 부극의 금속 등을 들 수 있고, 그 밖에 화합물형, 색소 증감형, 양자 도트형 등에 대응하는 각종 부재 등을 들 수 있다.
또한, 박막 2차 전지용 부재로서는, 리튬 이온형에서는 정극 및 부극의 금속 또는 금속 산화물 등의 투명 전극, 전해질층의 리튬 화합물, 집전층의 금속, 밀봉층으로서의 수지 등을 들 수 있고, 그 밖에 니켈 수소형, 중합체형, 세라믹스 전해질형 등에 대응하는 각종 부재 등을 들 수 있다.
또한, 전자 부품용 회로로서는, CCD나 CMOS에서는 도전부의 금속, 절연부의 산화규소나 질화규소 등을 들 수 있고, 그 밖에 압력 센서ㆍ가속도 센서 등 각종 센서나 리지드 프린트 기판, 플렉시블 프린트 기판, 리지드 플렉시블 프린트 기판 등에 대응하는 각종 부재 등을 들 수 있다.
[전자 디바이스용 부재 딸린 적층체의 제조 방법]
전자 디바이스용 부재 딸린 적층체(10)의 제조 방법은 특별히 제한되지 않지만, 박리 강도(x)가 박리 강도(y)보다 높은 적층체를 얻기 위하여, 지지 기재(12) 표면 상에서 소정의 가교성 오르가노폴리실록산을 가교 경화시켜 실리콘 수지층(14)을 형성하는 공정을 포함하는 것이 바람직하다. 즉, 가교성 오르가노폴리실록산을 포함하는 층을 지지 기재(12)의 표면에 형성하고, 지지 기재(12) 표면 상에서 가교성 오르가노폴리실록산을 가교시켜 실리콘 수지층(14)(가교 실리콘 수지)을 형성하고, 계속해서 실리콘 수지층(14)의 실리콘 수지면에 유리 기판(16)을 적층하고, 또한 유리 기판(16) 상에 전자 디바이스용 부재(18)를 형성하여 전자 디바이스용 부재 딸린 적층체(10)를 제조하는 방법이다.
가교성 오르가노폴리실록산을 지지 기재(12) 표면에서 경화시키면, 경화 반응시의 지지 기재(12) 표면과의 상호 작용에 의해 접착하여, 실리콘 수지와 지지 기재(12) 표면과의 박리 강도는 높아진다고 생각된다. 따라서, 유리 기판(16)과 지지 기재(12)가 동일한 재질을 포함하는 것이라도 실리콘 수지층(14)과 양자간의 박리 강도에 차를 둘 수 있다.
이하, 가교성 오르가노폴리실록산을 포함하는 층을 지지 기재(12)의 표면에 형성하고, 지지 기재(12) 표면 상에서 가교성 오르가노폴리실록산을 가교시켜 실리콘 수지층(14)을 형성하는 공정을 수지층 형성 공정, 실리콘 수지층(14)의 실리콘 수지면에 유리 기판(16)을 적층하는 공정을 적층 공정, 유리 기판(16) 상에 전자 디바이스용 부재(18)를 형성하는 공정을 부재 형성 공정이라고 하며, 각 공정의 수순에 대하여 상세하게 설명한다.
(수지층 형성 공정)
수지층 형성 공정에서는, 가교성 오르가노폴리실록산을 포함하는 층을 지지 기재(12)의 표면에 형성하고, 지지 기재(12) 표면 상에서 가교성 오르가노폴리실록산을 가교시켜 실리콘 수지층(14)을 형성한다.
지지 기재(12) 상에 가교성 오르가노폴리실록산을 포함하는 층을 형성하기 위해서는, 가교성 오르가노폴리실록산을 용매에 용해시킨 코팅용 조성물을 사용하고, 이 조성물을 지지 기재(12) 상에 도포하여 용액의 층을 형성하고, 계속해서 용매를 제거하여 가교성 오르가노폴리실록산을 포함하는 층으로 하는 것이 바람직하다. 조성물 중에서의 가교성 오르가노폴리실록산의 농도 조정 등에 의해, 가교성 오르가노폴리실록산을 포함하는 층의 두께를 제어할 수 있다.
용매로서는, 작업 환경하에서 가교성 오르가노폴리실록산을 용이하게 용해할 수 있고, 또한 용이하게 휘발 제거시킬 수 있는 용매라면 특별히 한정되는 것이 아니다. 구체적으로는, 예를 들어 아세트산 부틸, 헵탄, 2-헵타논, 1-메톡시-2-프로판올아세테이트, 톨루엔, 크실렌, THF, 클로로포름 등을 예시할 수 있다.
지지 기재(12) 표면 상에 가교성 오르가노폴리실록산을 포함하는 조성물을 도포하는 방법은 특별히 한정되지 않고, 공지된 방법을 사용할 수 있다. 예를 들어, 스프레이 코트법, 다이 코트법, 스핀 코트법, 딥 코트법, 롤 코트법, 바 코트법, 스크린 인쇄법, 그라비아 코트법 등을 들 수 있다.
그 후, 필요에 따라 용매를 제거하기 위한 건조 처리가 실시되어도 된다. 건조 처리의 방법은 특별히 제한되지 않지만, 예를 들어 감압 조건하에서 용매를 제거하는 방법이나, 가교성 오르가노폴리실록산의 경화가 진행되지 않는 온도에서 가열하는 방법 등을 들 수 있다.
계속해서, 지지 기재(12) 상의 가교성 오르가노폴리실록산을 가교시켜 실리콘 수지층(14)을 형성한다. 보다 구체적으로는, 도 4의 (A)에 도시한 바와 같이 상기 공정에서는 지지 기재(12)의 적어도 편면의 표면 상에 실리콘 수지층(14)이 형성된다.
경화(가교)의 방법은, 상술한 바와 같이 가교성 오르가노폴리실록산의 가교 형식에 따라 적절히 최적의 방법이 선택되며, 예를 들어 가열 처리나 노광 처리를 들 수 있다. 그 중에서도 가교성 오르가노폴리실록산이 히드로실릴화 반응, 축합 반응, 라디칼 반응에 의해 가교하는 경우, 유리 기판(16)에 대한 밀착성 및 내열 성이 우수한 실리콘 수지가 얻어지는 점에서, 열경화에 의해 실리콘 수지층(14)를 제조하는 것이 바람직하다.
이하, 열경화의 형태에 대하여 상세하게 설명한다.
가교성 오르가노폴리실록산을 열경화시키는 온도 조건은, 실리콘 수지층(14)의 내열성을 향상시켜 150 내지 300℃가 바람직하고, 180 내지 250℃가 보다 바람직하다. 또한, 가열 시간은 통상 10 내지 120분이 바람직하고, 30 내지 60분이 보다 바람직하다.
또한, 가교성 오르가노폴리실록산은 프리큐어(예비경화)를 행한 후, 후경화(본경화)를 행하여 경화시켜도 된다. 프리큐어를 행함으로써, 내열성이 보다 우수한 실리콘 수지층(14)을 얻을 수 있다. 프리큐어는 용매의 제거에 이어서 행하는 것이 바람직하며, 그 경우, 층으로부터 용매를 제거하여 가교성 오르가노폴리실록산을 포함하는 층을 형성하는 공정과 프리큐어를 행하는 공정은 특별히 구별되지 않는다.
또한, 실리콘 수지층(14)의 형성은, 상기 방법에 한정되는 것은 아니다.
예를 들어, 실리콘 수지 표면에 대한 밀착성이 유리 기판(16)보다 높은 재질의 지지 기재(12)를 사용하는 경우에는, 가교성 오르가노폴리실록산을 어떠한 박리성 표면 상에서 경화하여 실리콘 수지의 필름을 제조하고, 이 필름을 유리 기판(16)과 지지 기재(12)의 사이에 개재시켜 동시에 적층할 수 있다.
또한, 가교성 오르가노폴리실록산의 경화에 의한 접착성이 유리 기판(16)에 대하여 충분히 낮고, 또한 그 접착성이 지지 기재(12)에 대하여 충분히 높은 경우에는, 유리 기판(16)과 지지 기재(12)의 사이에서 가교성 오르가노폴리실록산을 경화시켜 실리콘 수지층(14)을 형성할 수 있다.
또한, 지지 기재(12)가 유리 기판(16)과 동일한 유리 재료를 포함하는 경우라도, 지지 기재(12) 표면의 접착성을 높이는 처리를 실시하여 실리콘 수지층(14)에 대한 박리 강도를 높일 수도 있다. 예를 들어, 실란 커플링제와 같은 화학적으로 고정력을 향상시키는 화학적 방법(프라이머 처리)이나, 프레임(화염) 처리와 같이 표면 활성기를 증가시키는 물리적 방법, 샌드 블라스트 처리와 같이 표면의 조도를 증가시킴으로써 걸림을 증가시키는 기계적 처리 방법 등이 예시된다.
(적층 공정)
적층 공정은, 상기 수지층 형성 공정에서 얻어진 실리콘 수지층(14)의 실리콘 수지면 상에 유리 기판(16)을 적층하고, 지지 기재(12)의 층과 실리콘 수지층(14)과 유리 기판(16)의 층을 이 순서대로 구비하는 유리 적층체를 얻는 공정이다. 보다 구체적으로는, 도 4의 (B)에 도시한 바와 같이, 실리콘 수지층(14)의 지지 기재(12)측과는 반대측의 표면(14a)과, 제1 주면(16a) 및 제2 주면(16b)을 갖는 유리 기판(16)의 제1 주면(16a)을 적층면으로 하여 실리콘 수지층(14)과 유리 기판(16)을 적층하여 유리 적층체(26)를 얻는다.
유리 기판(16)을 실리콘 수지층(14) 상에 적층하는 방법은 특별히 제한되지 않으며, 공지된 방법을 채용할 수 있다.
예를 들어, 상압 환경하에서 실리콘 수지층(14)의 표면 상에 유리 기판(16)을 겹치는 방법을 들 수 있다. 또한, 필요에 따라, 실리콘 수지층(14)의 표면 상에 유리 기판(16)을 겹친 후, 롤이나 프레스를 사용하여 실리콘 수지층(14)에 유리 기판(16)을 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해, 실리콘 수지층(14)과 유리 기판(16)의 층과의 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.
진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입 억제나 양호한 밀착의 확보가 행해지므로 보다 바람직하다. 진공하에서 압착함으로써, 미소한 기포가 잔존한 경우라도 가열에 의해 기포가 성장하는 일이 없어, 유리 기판(16)의 왜곡 결함으로 이어지기 어렵다고 하는 이점도 있다.
유리 기판(16)을 적층할 때에는, 실리콘 수지층(14)에 접촉하는 유리 기판(16)의 표면을 충분히 세정하여, 클린도가 높은 환경에서 적층하는 것이 바람직하다. 클린도가 높을수록 유리 기판(16)의 평탄성은 양호해지므로 바람직하다.
또한, 유리 기판(16)을 적층한 후, 필요에 따라 프리어닐링 처리(가열 처리)를 행해도 된다. 상기 프리어닐링 처리를 행함으로써, 적층된 유리 기판(16)의 실리콘 수지층(14)에 대한 밀착성이 향상되어 적절한 박리 강도(y)로 할 수 있고, 후술하는 부재 형성 공정시에 전자 디바이스용 부재의 위치 어긋남 등이 발생하기 어려워져 전자 디바이스의 생산성이 향상된다.
프리어닐링 처리의 조건은 사용되는 실리콘 수지층(14)의 종류에 따라 적절하게 최적의 조건이 선택되지만, 유리 기판(16)과 실리콘 수지층(14)의 사이의 박리 강도(y)를 보다 적절한 것으로 한다고 하는 점에서 300℃ 이상(바람직하게는 300 내지 400℃)에서 5분 이상(바람직하게는 5 내지 30분간) 가열 처리를 행하는 것이 바람직하다.
(부재 형성 공정)
부재 형성 공정은, 상기 적층 공정에 있어서 얻어진 유리 적층체(26) 중의 유리 기판(16) 상에 전자 디바이스용 부재를 형성하는 공정이다. 보다 구체적으로는, 도 4의 (C)에 도시한 바와 같이, 유리 기판(16)의 제2 주면(16b)(노출 표면) 상에 전자 디바이스용 부재(18)를 형성하여 전자 디바이스용 부재 딸린 적층체(10)를 얻는다.
본 공정의 수순은 특별히 한정되지 않고, 전자 디바이스용 부재의 구성 부재의 종류에 따라 종래 공지된 방법으로 유리 적층체(26)의 유리 기판(16)의 제2 주면(16b)의 표면 상에 전자 디바이스용 부재(18)를 형성한다.
또한, 전자 디바이스용 부재(18)는 유리 기판(16)의 제2 주면(16b)에 최종적으로 형성되는 부재의 전부(이하, 「전체 부재」라고 함)가 아니라, 전체 부재의 일부(이하, 「부분 부재」라고 함)라도 된다. 실리콘 수지층(14)으로부터 박리된 부분 부재를 갖는 유리 기판을, 그 후의 공정에서 전체 부재를 갖는 유리 기판(후술하는 전자 디바이스에 상당)으로 할 수도 있다.
또한, 실리콘 수지층(14)으로부터 박리된, 전체 부재를 갖는 유리 기판에는, 그 박리면(제1 주면(16a))에 다른 전자 디바이스용 부재가 형성되어도 된다. 또한, 전체 부재 딸린 적층체를 조립하고, 그 후 전체 부재 딸린 적층체로부터 지지 기재(12)를 박리하여 전자 디바이스를 제조할 수도 있다. 또한, 전체 부재 딸린 적층체를 2매 사용하여 조립하고, 그 후 전체 부재 딸린 적층체로부터 2매의 지지 기재(12)를 박리하여, 2매의 유리 기판을 갖는 부재 딸린 유리 기판을 제조할 수도 있다.
예를 들어, OLED를 제조하는 경우를 예로 들면, 유리 기판(16)의 실리콘 수지층(14)측과는 반대측의 표면 상(유리 기판(16)의 제2 주면(16b)에 해당)에 유기 EL 구조체를 형성하기 위하여 투명 전극을 형성하고, 또한 투명 전극을 형성한 면 상에 홀 주입층ㆍ홀 수송층ㆍ발광층ㆍ전자 수송층 등을 증착하고, 이면 전극을 형성하고, 밀봉판을 사용하여 밀봉하는 등의 각종 층 형성이나 처리가 행해진다. 이들 층 형성이나 처리로서, 구체적으로는 예를 들어 성막 처리, 증착 처리, 밀봉판의 접착 처리 등을 들 수 있다.
또한, 예를 들어 TFT-LCD를 제조하는 경우에는, 유리 적층체(26)의 유리 기판(16)의 제2 주면(16b) 상에 레지스트액을 사용하여 CVD법 및 스퍼터링법 등 일반적인 성막법에 의해 형성되는 금속막 및 금속 산화막 등으로 패턴 형성하여 박막 트랜지스터(TFT)를 형성하는 TFT 형성 공정과, 다른 유리 적층체(26)의 유리 기판(16)의 제2 주면(16b) 상에 레지스트액을 패턴 형성에 사용하여 컬러 필터(CF)를 형성하는 CF 형성 공정과, TFT 형성 공정에서 얻어진 TFT 딸린 적층체와 CF 형성 공정에서 얻어진 CF 딸린 적층체를 적층하는 접합 공정 등의 각종 공정을 갖는다.
TFT 형성 공정이나 CF 형성 공정에서는, 주지의 포토리소그래피 기술이나 에칭 기술 등을 이용하여 유리 기판(16)의 제2 주면(16b)에 TFT나 CF를 형성한다. 이때, 패턴 형성용 코팅액으로서 레지스트액이 사용된다.
또한, TFT나 CF를 형성하기 전에, 필요에 따라 유리 기판(16)의 제2 주면(16b)을 세정해도 된다. 세정 방법으로서는 주지된 건식 세정이나 습식 세정을 이용할 수 있다.
접합 공정에서는 TFT 딸린 적층체의 박막 트랜지스터 형성면과, CF 딸린 적층체의 컬러 필터 형성면을 대향시켜 밀봉제(예를 들어, 셀 형성용 자외선 경화형 밀봉제)를 사용하여 접합한다. 그 후, TFT 딸린 적층체와 CF 딸린 적층체로 형성된 셀 내에 액정재를 주입한다. 액정재를 주입하는 방법으로서는, 예를 들어 감압 주입법, 적하 주입법이 있다.
<실시예>
이하, 실시예 등에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들 예에 의해 한정되는 것이 아니다.
<실시예 1>
세로 400mm, 가로 300mm, 두께 0.7mm, 선팽창 계수 38×10-7/℃의 지지 유리 기판(아사히 가라스 가부시끼가이샤제, AN100)을 순수 세정, UV 세정 등으로 세정화한 후, 지지 유리 기판 상에 무용제 부가 반응형 박리지용 실리콘(신에쯔 실리콘 가부시끼가이샤제 KNS-320A. 오르가노알케닐폴리실록산과 오르가노히드로겐폴리실록산의 혼합물) 100질량부와 백금계 촉매(신에쯔 실리콘 가부시끼가이샤제 CAT-PL-56) 2질량부의 혼합물을 스핀 코터로 도포 시공하고(도포 시공량 10g/m2), 180℃에서 30분간 대기 중에서 가열 경화하여 막 두께 16㎛의 실리콘 수지층을 얻었다.
세로 400mm, 가로 300mm, 두께 0.7mm, 선팽창 계수 38×10-7/℃의 박판 유리 기판(AN100)의 실리콘 수지층과 접촉시키는 측의 면을 순수 세정, UV 세정 등으로 청정화한 후, 지지 유리 기판의 실리콘 수지층 형성면과 박판 유리 기판을 실온하에 진공 프레스로 접합하여 실리콘 수지층을 갖는 유리 적층체 A를 얻었다.
이어서, 유리 적층체 A를 대기하에 350℃에서 60분간 가열 처리를 행하였다.
그리고, 유리 적층체 A의 4군데 중 1군데의 코너부에서의 박판 유리 기판과 실리콘 수지층의 계면에 두께 0.1mm의 스테인리스제 칼날을 삽입시켜 박리의 절결부를 형성하였다. 이어서, 박판 유리 기판과 지지 유리 기판의 각각의 박리면측이 아닌 면에 진공 흡착 패드를 흡착시키고, 실리콘 수지층과 박판 유리 기판의 박리 계면의 경계선인 박리선에 시린지를 사용하여 메탄올(용해도 파라미터: 14.5cal/cm3)을 공급하면서, 박판 유리 기판과 지지 유리 기판이 분리되는 방향으로 외력을 가한 바, 박판 유리 기판은 파손되지 않고 분리되었다.
(박리 강도의 측정)
일본 특허 제5200538호의 단락 0050에 기재된 지그를 사용하여 박리 시험을 행하였다. 사용한 지그를 도 5에 도시한다. 도 5 중, 유리 적층체 A는 지지 유리 기판(40), 실리콘 수지층(30), 박판 유리 기판(50)을 갖는다.
유리 적층체 A를 세로 50mm×가로 50mm의 크기로 절단하고, 유리 적층체 A의 양측의 유리(지지 유리 기판(40) 및 박판 유리 기판(50)) 표면에 세로 50mm×가로 50mm×두께 5mm의 폴리카르보네이트(60)를 에폭시 2액 유리용 접착제로 각각 접합하였다. 또한, 양쪽의 접합된 폴리카르보네이트(60)의 표면에 세로 50mm×가로 50mm×두께 5mm의 폴리카르보네이트(70)를 각각 더 수직으로 접합하였다. 폴리카르보네이트(70)가 접합된 장소는, 도 5와 같이 세로 방향은 폴리카르보네이트(60)의 가장 끝의 위치로, 가로 방향은 폴리카르보네이트(60)의 변과 평행한 위치로 하였다.
폴리카르보네이트(60 및 70)를 접합한 유리 적층체 A를 지지 유리 기판이 하측이 되도록 설치하였다. 박판 유리 기판측에 부착된 폴리카르보네이트(70)를 지그로 고정하고, 지지 유리 기판측에 부착된 폴리카르보네이트(70)를 수직 하방으로 300mm/min의 속도로 분리한 바, 0.34kg/cm2가 가해졌을 때 지지 유리 기판이 떼어졌다.
<실시예 2>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 에탄올(용해도 파라미터: 12.7cal/cm3)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 3>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 에탄올(용해도 파라미터: 12.7cal/cm3)과 물의 혼합 용액(에탄올:물(질량비)=1:1)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 4>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 에탄올 및 1-프로판올의 혼합 용액(함유량: 에탄올 90질량％, 1-프로판올 10질량％. 용해도 파라미터: 에탄올 12.7cal/cm3, 1-프로판올 12.0cal/cm3)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 5>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 1-프로판올(용해도 파라미터: 12.0cal/cm3)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 6>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 이소프로판올(용해도 파라미터: 11.5cal/cm3)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 7>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 1-부탄올(용해도 파라미터: 11.4cal/cm3)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 8>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 1-헥산올(용해도 파라미터: 10.7cal/cm3)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 9>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 디메틸술폭시드(용해도 파라미터: 12.0cal/cm3)를 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 10>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 디메틸포름아미드(용해도 파라미터: 12.1cal/cm3)를 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<실시예 11>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 N-메틸피롤리돈(용해도 파라미터: 11.3cal/cm3)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 파손되지 않고 분리되었다. 또한, 박리 강도의 측정 결과를 표 1에 나타낸다.
<비교예 1>
메탄올(용해도 파라미터: 14.5cal/cm3)의 공급을 행하지 않은 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 박리되기 어렵고, 박판 유리 기판의 파손이 보였다. 또한, 박리 강도의 결과를 표 1에 나타낸다.
<비교예 2>
메탄올(용해도 파라미터: 14.5cal/cm3) 대신에 헵탄(용해도 파라미터: 7.4cal/cm3)을 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 박판 유리 기판의 박리를 행한 바, 박판 유리 기판은 박리되기 어렵고, 박판 유리 기판의 파손이 보였다. 또한, 박리 강도의 결과를 표 1에 나타낸다.
표 1 중, 「유리 박리」란은, 박판 유리의 박리가 문제없이 진행된 경우를 「○」, 박판 유리의 파손이나 박리가 진행되기 어려웠던 경우를 「×」로 하였다.
또한, 표 1 중, 실시예 3의 「SP값」란은 에탄올의 SP값을, 실시예 4의 「SP값」란은 에탄올과 1-프로판올의 SP값을 각각 나타낸다.
Figure pct00002
표 1에 나타낸 바와 같이, 소정의 SP값을 나타내는 유기 용매, 또는 상기 유기 용매와 물의 혼합 용액을 사용한 경우에는, 박리 강도가 저하되어, 박리시에 박판 유리 기판의 파손이 보이지 않았다.
한편, 상기 유기 용매 또는 혼합 용액을 사용하지 않은 비교예 1 및 SP값이 소정의 범위 외인 유기 용매를 사용한 비교예 2에서는, 박리 강도가 커서, 박리시에 박판 유리 기판의 파손이 보였다.
<실시예 12>
본 실시예에서는 실시예 1에서 얻은 유리 적층체 A를 사용하여 OLED를 제조하였다.
보다 구체적으로는, 유리 적층체 A의 박판 유리 기판에 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 게이트 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해 게이트 전극을 설치한 박리성 유리 기판의 제2 주면측에, 질화실리콘, 진성 아몰퍼스 실리콘, n형 아몰퍼스 실리콘의 순서대로 더 성막하고, 계속해서 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 게이트 절연막, 반도체 소자부 및 소스/드레인 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해 박리성 유리 기판의 제2 주면측에 질화실리콘을 더 성막하여 패시베이션층을 형성한 후, 스퍼터링법에 의해 산화인듐 주석을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 화소 전극을 형성하였다.
계속해서, 얻어진 적층체의 박판 유리 기판측 표면 상에, 증착법에 의해 정공 주입층으로서 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀알루미늄 착체(Alq3)에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디카르보니트릴(BSN-BCN)을 40체적％ 혼합한 것, 전자 수송층으로서 Alq3을 이 순서대로 더 성막하였다. 이어서, 얻어진 적층체의 박판 유리 기판측 표면 상에 스퍼터링법에 의해 알루미늄을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 대향 전극을 형성하였다. 이어서, 대향 전극을 형성한 면 위에, 자외선 경화형 접착층을 개재하여 또 다른 1매의 유리 기판을 접합하여 밀봉하였다. 상기 수순에 의해 얻어진, 박판 유리 기판 상에 유기 EL 구조체를 갖는 유리 적층체 A2는, 전자 디바이스용 부재 딸린 적층체에 해당한다.
또한, 상기 제조 프로세스에 있어서, 가열 처리로서는 350℃에서 1시간의 처리가 가장 고온에서의 처리였다.
유리 적층체 A1 대신에 상기 유리 적층체 A2를 사용한 것 이외에는, 실시예 1과 마찬가지의 수순에 따라 실리콘 수지층과 박판 유리 기판의 박리를 행한 바, 실시예 1과 동일 정도의 박리 강도로 양자의 박리가 진행되어, 박판 유리 기판 및 전자 디바이스용 부재를 포함하는 전자 디바이스를 얻을 수 있었다.
또한, 상기 실시예 1의 수순 대신에 실시예 2 내지 11의 각각의 수순을 실시한 경우에도, 각각 실시예 2 내지 11과 동일 정도의 박리 강도로 실리콘 수지층과 박판 유리 기판의 박리를 행할 수 있어, 박판 유리 기판 및 전자 디바이스용 부재를 포함하는 전자 디바이스를 얻을 수 있었다.
한편, 상기 실시예 1의 수순 대신에 비교예 1 내지 2의 각각의 수순을 실시한 경우, 실리콘 수지층과 박판 유리 기판의 박리시에 박판 유리 기판의 파손이 발생하여, 원하는 전자 디바이스를 얻을 수 없었다.
본 발명을 상세하게, 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 범위와 정신을 일탈하지 않고, 여러가지 수정이나 변경을 가할 수 있다는 것은 당업자에게 있어서 명확하다.
본 출원은 2013년 7월 31일에 출원된 일본 특허 출원 제2013-159724호에 기초하는 것이며, 그 내용은 여기에 참조로서 도입된다.
10: 전자 디바이스용 부재 딸린 적층체
12: 지지 기재
14, 30: 실리콘 수지층
14a: 실리콘 수지층의 제1 주면
16: 유리 기판
16a: 유리 기판의 제1 주면
16b: 유리 기판의 제2 주면
18: 전자 디바이스용 부재
20: 실리콘 수지층 딸린 지지 기재
22: 전자 디바이스
24: 용액
26: 유리 적층체
40: 지지 유리 기판
50: 박판 유리 기판
60, 70: 폴리카르보네이트
80: 액정 패널
82: TFT 기판
83: TFT 소자
84: CF 기판
85: 컬러 필터 소자
90: 전자 페이퍼
91: 전자 페이퍼 소자
92: TFT층
94: 전기 공학 매체의 층
96: 투명 전극

Claims (5)

  1. 지지 기재, 실리콘 수지층, 유리 기판 및 전자 디바이스용 부재를 이 순서대로 갖는 전자 디바이스용 부재 딸린 적층체로부터, 상기 실리콘 수지층과 상기 유리 기판의 계면을 박리면으로 하여, 상기 지지 기재 및 상기 실리콘 수지층을 포함하는 실리콘 수지층 딸린 지지 기재와, 상기 유리 기판 및 상기 전자 디바이스용 부재를 포함하는 전자 디바이스를 분리하여, 상기 전자 디바이스를 얻는 공정을 갖는 전자 디바이스의 제조 방법이며,
    상기 실리콘 수지층과 상기 유리 기판의 박리 계면의 경계선인 박리선에, 용해도 파라미터가 10 초과인 유기 용매, 또는 상기 유기 용매와 물의 혼합 용액을 공급하여, 상기 실리콘 수지층 딸린 지지 기재와 상기 전자 디바이스의 분리를 행하는, 전자 디바이스의 제조 방법.
  2. 제1항에 있어서, 상기 유기 용매가, 할로겐 원자를 가져도 되는 알코올계 용매, 또는 비프로톤성 극성 용매를 포함하는, 전자 디바이스의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 유기 용매가, 탄소수 1 내지 6의 알코올계 용매, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), 디메틸술폭시드(DMSO), N-메틸피롤리돈(NMP), 술포란 및 아세토니트릴로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는, 전자 디바이스의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 실리콘 수지층 중의 실리콘 수지가, 오르가노알케닐폴리실록산과 오르가노히드로겐폴리실록산의 반응 경화물인, 전자 디바이스의 제조 방법.
  5. 제4항에 있어서, 상기 실리콘 수지는 부가 반응형 실리콘의 경화물이며,
    상기 부가 반응형 실리콘은, 하기 (a) 및 (b)를 포함하는 경화성 실리콘 수지 조성물이고,
    상기 실리콘 수지층은, 상기 경화성 실리콘 수지 조성물을 상기 지지 기재의 표면에서 경화시킴으로써 형성되는, 전자 디바이스의 제조 방법.
    (a) 알케닐기를 1 분자당 적어도 2개 갖는 선상 오르가노폴리실록산,
    (b) 규소 원자에 결합한 수소 원자를 1 분자당 적어도 3개 갖는 선상 오르가노폴리실록산이며, 또한 규소 원자에 결합한 수소 원자 중 적어도 1개가 분자 말단의 규소 원자에 존재하는 선상 오르가노폴리실록산.



KR1020167002335A 2013-07-31 2014-07-23 전자 디바이스의 제조 방법 KR20160039192A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013159724 2013-07-31
JPJP-P-2013-159724 2013-07-31
PCT/JP2014/069461 WO2015016113A1 (ja) 2013-07-31 2014-07-23 電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
KR20160039192A true KR20160039192A (ko) 2016-04-08

Family

ID=52431649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167002335A KR20160039192A (ko) 2013-07-31 2014-07-23 전자 디바이스의 제조 방법

Country Status (5)

Country Link
JP (1) JPWO2015016113A1 (ko)
KR (1) KR20160039192A (ko)
CN (1) CN105432147B (ko)
TW (1) TW201518083A (ko)
WO (1) WO2015016113A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041391A (ja) * 2015-08-21 2017-02-23 旭硝子株式会社 積層体の剥離装置及び剥離方法並びに電子デバイスの製造方法
CN110969931B (zh) * 2018-09-29 2022-08-23 杰宜斯科技有限公司 显示部模块的返工装置及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2829341B2 (ja) * 1990-01-08 1998-11-25 日本電信電話株式会社 レジスト剥離液
US6326130B1 (en) * 1993-10-07 2001-12-04 Mallinckrodt Baker, Inc. Photoresist strippers containing reducing agents to reduce metal corrosion
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP2005189397A (ja) * 2003-12-25 2005-07-14 Nikon Corp 薄膜フィルタの接合方法
EP1789527B1 (en) * 2004-08-03 2009-12-02 MALLINCKRODT BAKER, Inc. Cleaning compositions for microelectronics substrates
JP5340837B2 (ja) * 2009-07-16 2013-11-13 株式会社半導体エネルギー研究所 タッチパネル及びタッチパネルの作製方法
JP5562597B2 (ja) * 2009-08-28 2014-07-30 荒川化学工業株式会社 支持体、ガラス基板積層体、支持体付き表示装置用パネル、および表示装置用パネルの製造方法

Also Published As

Publication number Publication date
JPWO2015016113A1 (ja) 2017-03-02
CN105432147B (zh) 2017-10-20
CN105432147A (zh) 2016-03-23
TW201518083A (zh) 2015-05-16
WO2015016113A1 (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
JP5924344B2 (ja) 積層体、積層体の製造方法、および、電子デバイス用部材付きガラス基板の製造方法
JP6136909B2 (ja) 樹脂層付き支持基板の製造方法、ガラス積層体の製造方法、電子デバイスの製造方法
TWI613073B (zh) 玻璃積層體及其製造方法、以及附矽氧樹脂層之支持基材
KR20160143652A (ko) 유리 적층체 및 그 제조 방법, 전자 디바이스의 제조 방법
JP6252490B2 (ja) ガラス積層体およびその製造方法、並びに、シリコーン樹脂層付き支持基材
US20170282500A1 (en) Glass laminate, method for producing electronic device, method for producing glass laminate, and glass plate package
CN109641419B (zh) 层叠体、电子设备的制造方法、层叠体的制造方法
WO2015098886A1 (ja) ガラス積層体およびその製造方法
US20170239919A1 (en) Glass laminate, method for producing same and method for manufacturing electronic device
TWI695820B (zh) 載體基板、積層體、電子裝置之製造方法
WO2015146920A1 (ja) ガラス積層体
KR102526047B1 (ko) 유리 적층체 및 그의 제조 방법
KR20160039192A (ko) 전자 디바이스의 제조 방법
TW201420335A (zh) 玻璃積層體及其製造方法、以及附有矽氧樹脂層之支持基材及其製造方法
KR20150138062A (ko) 수지층이 구비된 지지 기판 및 그 제조 방법, 유리 적층체, 및 전자 디바이스의 제조 방법
TWI656967B (zh) 玻璃積層體及其製造方法、電子裝置之製造方法
JP2014079730A (ja) ガラス積層体の製造方法、電子デバイスの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid