KR20160024592A - 비휘발성 메모리 소자 및 그의 제조 방법 - Google Patents

비휘발성 메모리 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20160024592A
KR20160024592A KR1020140111582A KR20140111582A KR20160024592A KR 20160024592 A KR20160024592 A KR 20160024592A KR 1020140111582 A KR1020140111582 A KR 1020140111582A KR 20140111582 A KR20140111582 A KR 20140111582A KR 20160024592 A KR20160024592 A KR 20160024592A
Authority
KR
South Korea
Prior art keywords
film
insulating material
material film
contact
contact pad
Prior art date
Application number
KR1020140111582A
Other languages
English (en)
Inventor
윤형순
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140111582A priority Critical patent/KR20160024592A/ko
Publication of KR20160024592A publication Critical patent/KR20160024592A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예들이 해결하려는 과제는, 계단형 단차를 갖는 도전막에 콘택 형성시 하부 도전막과의 단락을 방지할 수 있는 비휘발성 메모리 소자 및 그의 제조 방법을 제공한다. 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 절연물질막과 도전막이 반복적층된 계단구조의 박막구조체; 상기 박막구조체의 각 도전막에 연결된 콘택플러그; 및 상기 절연물질막과 도전막 사이에 개재되고 상기 콘택플러그에 접하는 콘택패드를 포함할 수 있다. 상술한 실시예들에 의한 비휘발성 메모리 소자 및 그 제조 방법에 의하면, 계단형 도전막 사이에 콘택패드를 형성하고 이를 식각방지막으로 적용하여 충분한 과도식각에 의한 오픈불량 방지 및 하부 도전막과의 단락를 방지하는 효과가 있다.

Description

비휘발성 메모리 소자 및 그의 제조 방법{NONVOLATILE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 실시예는 반도체 제조 기술에 관한 것으로, 보다 구체적으로는 수직채널형 비휘발성 메모리 소자 및 그의 제조 방법에 관한 것이다.
메모리 소자는 전원공급 차단시 데이터의 유지 여부에 따라 휘발성 메모리 소자와 비휘발성 메모리 소자로 나누어진다. 휘발성 메모리 소자는 전원공급 차단시 데이터가 소멸되는 메모리 소자로서, 디램 및 에스램이 이에 속한다. 비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자로서, 플래시 메모리 소자가 이에 속한다.
최근, 평판형 비휘발성 메모리 소자의 집적도 부족 문제를 개선하기 위해 기판으로부터 수직으로 스트링을 배열하는 수직채널형 비휘발성 메모리 소자가 제안되고 있다. 여기서, 수직채널형 비휘발성 메모리 소자는 기판 상에 하부 선택 트랜지스터, 복수의 도전막 및 상부 선택트랜지스터 등이 차례로 적층된 구조로, 기판으로부터 수직으로 배열되는 스트링을 통해 메모리 소자의 집적도를 향상시킬 수 있다.
본 발명의 실시예들이 해결하려는 과제는, 계단형 단차를 갖는 도전막에 콘택 형성시 하부 도전막과의 단락을 방지할 수 있는 비휘발성 메모리 소자 및 그의 제조 방법을 제공한다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 절연물질막과 도전막이 반복적층된 계단구조의 박막구조체; 상기 박막구조체의 각 도전막에 연결된 콘택플러그; 및 상기 절연물질막과 도전막 사이에 개재되고 상기 콘택플러그에 접하는 콘택패드를 포함할 수 있다.
특히, 상기 콘택패드는 상기 콘택플러그의 바닥부에 국부적으로 형성될 수 있고, 상기 콘택패드는 상기 절연물질막 및 도전막에 대해 식각선택비를 갖는 물질을 포함하되, 상기 콘택패드는 금속화합물을 포함할 수 있고, 상기 콘택패드는 티타늄질화막을 포함할 수 있다.
또한, 상기 도전막은 금속물질을 포함할 수 있고, 상기 도전막은 텅스텐막을 포함할 수 있다.
또한, 상기 박막구조체을 모두 매립하는 층간절연막을 더 포함하고, 상기 콘택플러그는 상기 층간절연막 및 도전막을 관통할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 소자 제조 방법은 기판 상에 제1절연물질막과 제2절연물질막이 반복 적층된 계단구조의 박막구조체를 형성하는 단계; 상기 계단구조에 의해 노출된 제1절연물질막을 일정두께 리세스 시키는 단계; 상기 리세스된 제1절연물질막 상에 콘택패드를 형성하는 단계; 상기 콘택패드 상에 제3절연물질막 및 제4절연물질막을 형성하는 단계; 상기 제4절연물질막을 포함하는 박막구조체 상에 층간절연막을 형성하는 단계; 상기 제2절연물질막과 제3절연물질막을 제거하여 홈을 형성하는 단계; 상기 홈을 매립하는 도전막을 형성하는 단계; 및 상기 층간절연막과 도전막을 관통하여 상기 콘택패드에 접하는 콘택플러그를 형성하는 단계를 포함할 수 있다.
특히, 상기 콘택패드는 상기 제1절연물질막 및 층간절연막에 대해 식각선택비를 갖는 물질을 포함하되, 상기 콘택패드는 금속화합물을 포함할 수 있고, 상기 콘택패드는 티타늄질화막을 포함할 수 있다.
또한, 상기 콘택패드는 상기 콘택플러그과 접하는 부분에만 국부적으로 형성될 수 있다.
또한, 상기 도전막은 금속물질을 포함할 수 있고, 상기 도전막은 텅스텐막을 포함할 수 있다.
또한, 상기 콘택패드를 형성하는 단계는, 상기 리세스된 제1절연물질막을 포함하는 박막구조체를 따라 단차피복성이 불량한 도전물질을 형성하는 단계; 및 상기 박막구조체 측벽의 도전물질을 식각하여 상기 제1절연물질막의 리세스 부분에만 잔류시키는 단계를 포할 수 있다.
또한, 상기 도전물질은 상기 기판에 수직한 방향과 수평한 방향의 두께가 다르게 증착할 수 있다.
또한, 상기 도전물질의 식각은 등방성 식각으로 진행할 수 있다.
또한, 상기 제1절연물질막과 제4절연물질막은 산화물질을 포함하고, 상기 제2절연물질막과 제3절연물질막은 질화물질을 포함할 수 있다.
또한, 상기 콘택패드 상에 제3절연물질막 및 제4절연물질막을 형성하는 단계는, 상기 콘택패드를 포함하는 박막구조체를 따라 단차피복성이 불량한 제3절연물질막 및 제4절연물질막을 형성하는 단계; 및 상기 박막구조체 측벽의 제3절연물질막 및 제4절연물질막을 식각하여 상기 콘택패드 상부에만 잔류시키는 단계를 포함할 수 있다.
또한, 상기 제3절연물질막 및 제4절연물질막은 상기 기판에 수직한 방향과 수평한 방향의 두께가 다르게 증착하되, 상기 기판에 수평한 방향의 제3절연물질막의 두께는 상기 제2절연물질막의 두께와 동일한 두께로 형성할 수 있다.
또한, 상기 박막구조체 측벽의 제3절연물질막 및 제4절연물질막을 식각하여 상기 콘택패드 상부에만 잔류시키는 단계에서, 상기 기판에 수평한 방향의 제4절연물질막은 일부두께 식각되고 상기 기판에 수평한 방향의 제3절연물질막은 상기 제4절연물질막에 의해 보호되어 식각되지 않을 수 있다.
또한, 상기 제3절연물질막 및 제4절연물질막을 식각하는 단계는, 등방성 식각으로 진행할 수 있다.
또한, 상기 콘택플러그를 형성하는 단계는, 상기 층간절연막 및 도전막을 관통하여 상기 콘택패드를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀에 도전물질을 매립하는 단계를 포함할 수 있다.
상술한 실시예들에 의한 비휘발성 메모리 소자 및 그 제조 방법에 의하면, 계단형 도전막 사이에 콘택패드를 형성하고 이를 식각방지막으로 적용하여 충분한 과도식각에 의한 오픈불량 방지 및 하부 도전막과의 단락를 방지하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 2a 내지 도 2k는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 소스라인, 하부 선택트랜지스터 등 요구되는 하부구조물이 형성된 기판(11) 상에 계단형 구조를 갖는 박막구조체(ST)가 형성될 수 있다. 박막구조체(ST)는 제1절연물질막(12A)과 도전막(19) 사이에 국부적으로 콘택패드(14A)가 개재된 구조를 포함할 수 있다. 여기서, 제1절연물질막(12A)은 각각의 도전막(19) 사이를 분리하는 절연층 역할을 할 수 있다. 또한, 도전막(19)은 후속 공정을 통해 메모리 셀 역할을 할 수 있다.
박막구조체(ST)는 계단구조에 의해 노출된 도전막(19) 상에 제4절연물질막(16A)을 더 포함할 수 있다. 그리고, 박막구조체(ST)를 모두 매립하는 층간절연막(17)이 형성될 수 있다. 그리고, 층간절연막(17) 및 도전막(19)을 관통하여 콘택패드(14A)에 접하는 콘택플러그(21)가 형성될 수 있다.
도전막(19)과 배선(미도시)을 연결하기 위한 콘택플러그(21)를 형성하기 위해 콘택홀(20)이 형성될 수 있고, 이때 콘택패드(14A)가 식각정지 역할을 함으로써 충분한 과도식각을 통해 콘택홀(20)의 오픈불량을 방지할 수 있고, 더욱이, 펀치(Punch)에 의한 하부층과의 단락(Short)을 방지할 수 있다.
박막구조체(ST)를 형성하기 위한 방법은 후속 도 2a 내지 도 2k의 제조방법을 통해 자세히 설명하기로 한다.
도 2a 내지 도 2k는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 소스라인, 하부 선택트랜지스터 등 요구되는 하부구조물이 형성된 기판(11) 상에 계단형 구조를 갖는 박막구조체(ST)를 형성할 수 있다. 기판(11)은 반도체 특성을 갖는 물질을 포함할 수 있다.
박막구조체(ST)는 제1절연물질막(12)과 제2절연물질막(13)을 포함할 수 있다. 박막구조체(ST)는 제1절연물질막(12)과 제2절연물질막(13)이 교대로 그리고 반복적으로 적층된 구조를 포함할 수 있다. 또한, 박막구조체(ST)는 계단형 단차에 따라 제1절연물질막(12)의 일부가 노출되는 구조를 포함할 수 있다. 또한, 박막구조체(ST)의 최하층은 제1절연물질막(12)을 포함할 수 있고, 박막구조체(ST)의 최상층은 제2절연물질막(13)을 포함할 수 있다. 박막구조체(ST)의 최상층 및 최하층을 제외한 다른 층들은 선폭이 동일한 제2절연물질막(13)과 제1절연물질막(12)의 적층구조가 반복된 구조를 포함할 수 있다.
제1절연물질막(12)은 후속 공정을 통해 형성되는 도전막들 간의 절연역할을 할 수 있다. 제1절연물질막(12)은 예컨대, 산화물질을 포함할 수 있다.
제2절연물질막(13)은 후속 공정을 통해 형성될 도전막의 형성영역을 정의하는 희생막일 수 있다. 제2절연물질막(13)은 제1절연물질막(12)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 더욱 자세히는, 제1절연물질막(12)에 대해 습식식각선택비를 갖는 물질을 포함할 수 있다. 제2절연물질막(13)은 예컨대, 질화물질을 포함할 수 있다.
도 2b에 도시된 바와 같이, 박막구조체(ST)에서 계단형 구조에 의해 노출된 제1절연물질막(12)을 일정 두께 리세스시킬 수 있다. 리세스된 제1절연물질막(12)을 도면부호 12A로 도시하기로 한다. 제1절연물질막(12A)의 리세스된 영역은 후속 공정을 통해 형성될 콘택패드 영역이 될 수 있다. 제1절연물질막(12A)의 나머지 영역은 후속 공정을 통해 형성될 도전막간의 절연이 충분하도록 제1절연물질막(12A)의 절연특성을 고려하여 조절할 수 있다. 제1절연물질막(12A)은 식각시 최상층의 제2절연물질막(13)이 손실되지 않도록 제2절연물질막(13)에 대해 식각선택비를 갖는 조건으로 공정을 진행할 수 있다.
도 2c에 도시된 바와 같이, 리세스된 제1절연물질막(12A)을 포함하는 박막구조체(ST)의 전면을 따라 패드물질막(14)을 형성할 수 있다. 패드물질막(14)은 후속 공정을 통해 콘택패드 역할 및 후속 공정을 통해 형성될 콘택플러그의 식각정지 역할을 할 수 있다. 패드물질막(14)은 제1 및 제2절연물질막(12A, 13)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 패드물질막(14)은 도전물질을 포함할 수 있다. 예컨대, 패드물질막(14)은 금속화합물을 포함할 수 있다. 패드물질막(14)은 예컨대, 티타늄질화막(TiN)을 포함할 수 있다.
패드물질막(14)은 기판에 수평한 방향과 수직한 방향의 각 두께가 다르게 형성되도록 단차피복성이 불량한 조건으로 형성할 수 있다. 자세히 설명하면, 박막구조체(ST)의 적층방향으로 형성된 패드물질막(14)의 두께가 박막구조체(ST)의 측벽에 형성된 패드물질막(14)의 두께보다 더 두껍게 형성될 수 있다.
도 2d에 도시된 바와 같이, 패드물질막(14)을 식각하여 콘택패드(14A)를 형성할 수 있다. 패드물질막(14)의 식각은 등방성 식각으로 진행할 수 있다. 등방성 식각으로 인해 박막구조체(ST) 측벽의 패드물질막(14)은 모두 제거되어 제1절연물질막(12A) 상부에만 콘택패드(14A)가 잔류할 수 있다. 이때, 콘택패드(14A)의 표면은 노출되지 않은 제1절연물질막 즉, 리세스되지 않은 도 2a의 절연물질막(12)의 표면과 동일선상에 위치하도록 할 수 있다.
도 2e에 도시된 바와 같이, 콘택패드(14A) 및 박막구조체(ST)의 전면을 따라 제3절연물질막(15) 및 제4절연물질막(16)을 형성할 수 있다.
제3절연물질막(15)은 제2절연물질막(13)과 함께 후속 공정을 통해 형성될 도전막의 형성영역을 정의하는 희생막일 수 있다. 제3절연물질막(15)은 제2절연물질막(13)과 동일한 물질을 포함할 수 있다. 제3절연물질막(15)은 예컨대, 질화물질을 포함할 수 있다. 제4절연물질막(16)은 제3절연물질막(15)의 손실을 방지하는 보호막 역할을 할 수 있다. 제4절연물질막(16)은 제3절연물질막(15)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 제4절연물질막(16)은 예컨대, 산화물질을 포함할 수 있다. 제4절연물질막(16)은 예컨대, HDP(High Density Plasma) 방식으로 형성된 산화막을 포함할 수 있다.
제3절연물질막(15) 및 제4절연물질막(16)은 기판(11)에 수평한 방향과 수직한 방향의 각 두께가 다르게 형성되도록 단차피복성이 불량한 조건으로 형성할 수 있다. 자세히 설명하면, 박막구조체(ST)의 적층방향으로 형성된 제3절연물질막(15) 및 제4절연물질막(16)의 각각의 두께는 박막구조체(ST)의 측벽에 형성된 제3절연물질막(15) 및 제4절연물질막(16)의 각각의 두께보다 더 두껍게 형성될 수 있다. 특히, 제3절연물질막(15)은 제2절연물질막(13)과 동일 표면을 갖도록 두께를 조절할 수 있다. 제4절연물질막(15)은 박막구조체(ST) 측벽의 제3절연물질막(15)이 모두 제거되는 시점에서 박막구조체(ST)의 적층방향으로 형성된 제4절연물질막(16)은 일정두께 잔류하여 제3절연물질막(15)을 보호할 수 있도록 두께를 조절할 수 있다.
도 2f에 도시된 바와 같이, 박막구조체(ST) 측벽의 제3절연물질막(15) 및 제4절연물질막(16)을 제거한다. 제3절연물질막(15)과 제4절연물질막(16)의 식각은 등방성 식각으로 진행할 수 있다. 박막구조체(ST)의 적층방향으로 잔류하는 제3절연물질막(15)과 제4절연물질막(16)은 각각 도면부호 15A와 16A로 도시하기로 한다.
최종적으로, 박막구조체(ST)는 제1절연물질막(12A)과 제2 및 제3절연물질막(13, 15A)이 교대로 반복 적층된 계단형 구조를 포함할 수 있고, 제1절연물질막(12A)과 제3절연물질막(15A) 사이에 콘택패드(14A)가 개재될 수 있으며, 제3절연물질막(15A) 상부에는 제4절연물질막(16A)이 계단구조의 박막구조체(ST)에 의해 노출될 수 있다.
도 2g에 도시된 바와 같이, 박막구조체(ST)의 최상층까지 모두 매립되는 두께로 층간절연막(17)을 형성할 수 있다. 층간절연막(17)은 제2 및 제3절연물질막(13, 15A)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 층간절연막(17)은 제2 및 제3절연물질막(13, 15A)에 대해 습식식각선택비를 갖는 물질을 포함할 수 있다. 층간절연막(17)은 예컨대, 산화물질을 포함할 수 있다. 층간절연막(17)은 예컨대, HDP 산화막을 포함할 수 있다.
도 2h에 도시된 바와 같이, 제2 및 제3절연물질막(도 2g 참조, 13, 15A)을 제거할 수 있다. 제2 및 제3절연물질막을 제거함에 따라 제1절연물질막(12A) 사이에 도전막 형성영역(18)이 정의될 수 있다. 제2 및 제3절연물질막의 제거는 습식식각으로 진행할 수 있다. 예컨대, 제2 및 제3절연물질막이 질화막인 경우 인산(H3PO4) 용액을 이용한 습식식각으로 진행할 수 있다.
도 2i에 도시된 바와 같이, 도전막 형성영역(18)에 도전막(19)을 형성할 수 있다. 도전막(19)은 메모리 셀 역할을 하기 위한 것으로, 예컨대, 텅스텐막(W)을 포함할 수 있다.
최종적으로, 박막구조체(ST)는 제1절연물질막(12A)과 도전막(19)이 교대로 반복 적층된 계단형 구조를 포함할 수 있고, 제1절연물질막(12A)과 도전막(19) 사이에 국부적으로 콘택패드(14A)가 개재될 수 있으며, 도전막(19) 상부의 제4절연물질막(16A)이 계단구조의 박막구조체(ST)에 의해 노출될 수 있다.
도 2j에 도시된 바와 같이, 콘택홀(20)을 형성할 수 있다. 콘택홀(20)은 층간절연막(17) 및 도전막(19)을 관통하여 콘택패드(14A)가 노출되는 타겟으로 식각을 진행할 수 있다. 이때, 도전막(19) 하부의 콘택패드(14A)가 식각정지막 역할을 함으로써 콘택홀(20) 형성을 위한 식각공정시 오픈불량(예컨대, Not Open)을 방지하기 위해 충분한 과도식각의 진행이 가능할 수 있다. 더욱이, 펀치(Punch)에 의한 하부층 즉, 하부 도전막과의 단락(Short)을 방지할 수 있다.
도 2k에 도시된 바와 같이, 콘택홀(20)에 매립된 콘택플러그(21)를 형성할 수 있다. 콘택플러그(21)는 도전막(19)과 배선(미도시)을 연결하는 역할을 할 수 있다. 콘택플러그(21)는 콘택홀(20)에 도전물질을 매립하고, 층간절연막(17)의 표면이 노출되는 타겟으로 분리공정을 진행하여 형성할 수 있다. 분리공정은 예컨대, 에치백(Etch back) 또는 평탄화 공정을 포함할 수 있다. 평탄화 공정은 예컨대, 화학적기계적연마(Chemical Mechanical Polishing) 공정을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
11 : 기판 12A : 제1절연물질막
13 : 제2절연물질막 14A : 콘택패드
15A : 제3절연물질막 16A : 제4절연물질막
17 : 층간절연막 19 : 도전막
20 : 콘택홀 21 : 콘택플러그

Claims (26)

  1. 절연물질막과 도전막이 반복적층된 계단구조의 박막구조체;
    상기 박막구조체의 각 도전막에 연결된 콘택플러그; 및
    상기 절연물질막과 도전막 사이에 개재되고 상기 콘택플러그에 접하는 콘택패드
    를 포함하는 비휘발성 메모리 소자.
  2. 제1항에 있어서,
    상기 콘택패드는 상기 콘택플러그의 바닥부에 국부적으로 형성된 비휘발성 메모리 소자.
  3. 제1항에 있어서,
    상기 콘택패드는 상기 절연물질막 및 도전막에 대해 식각선택비를 갖는 물질을 포함하는 비휘발성 메모리 소자.
  4. 제1항에 있어서,
    상기 콘택패드는 금속화합물을 포함하는 비휘발성 메모리 소자.
  5. 제1항에 있어서,
    상기 콘택패드는 티타늄질화막을 포함하는 비휘발성 메모리 소자.
  6. 제1항에 있어서,
    상기 도전막은 금속물질을 포함하는 비휘발성 메모리 소자.
  7. 제1항에 있어서,
    상기 도전막은 텅스텐막을 포함하는 비휘발성 메모리 소자.
  8. 제1항에 있어서,
    상기 박막구조체를 모두 매립하는 층간절연막을 더 포함하고, 상기 콘택플러그는 상기 층간절연막 및 도전막을 관통하는 비휘발성 메모리 소자.
  9. 기판 상에 제1절연물질막과 제2절연물질막이 반복 적층된 계단구조의 박막구조체를 형성하는 단계;
    상기 계단구조에 의해 노출된 제1절연물질막을 일정두께 리세스 시키는 단계;
    상기 리세스된 제1절연물질막 상에 콘택패드를 형성하는 단계;
    상기 콘택패드 상에 제3절연물질막 및 제4절연물질막을 형성하는 단계;
    상기 제4절연물질막을 포함하는 박막구조체 상에 층간절연막을 형성하는 단계;
    상기 제2절연물질막과 제3절연물질막을 제거하여 홈을 형성하는 단계;
    상기 홈을 매립하는 도전막을 형성하는 단계; 및
    상기 층간절연막과 도전막을 관통하여 상기 콘택패드에 접하는 콘택플러그를 형성하는 단계
    를 포함하는 비휘발성 메모리 소자 제조 방법.
  10. 제9항에 있어서,
    상기 콘택패드는 상기 산화막, 질화막 및 층간절연막에 대해 식각선택비를 갖는 물질을 포함하는 비휘발성 메모리 소자 제조 방법.
  11. 제9항에 있어서,
    상기 콘택패드는 금속화합물을 포함하는 비휘발성 메모리 소자 제조 방법.
  12. 제9항에 있어서,
    상기 콘택패드는 티타늄질화막을 포함하는 비휘발성 메모리 소자 제조 방법.
  13. 제9항에 있어서,
    상기 콘택패드는 상기 콘택플러그과 접하는 부분에만 국부적으로 형성되는 비휘발성 메모리 소자 제조 방법.
  14. 제9항에 있어서,
    상기 도전막은 금속물질을 포함하는 비휘발성 메모리 소자 제조 방법.
  15. 제9항에 있어서,
    상기 도전막은 텅스텐막을 포함하는 비휘발성 메모리 소자 제조 방법.
  16. 제9항에 있어서,
    상기 콘택패드를 형성하는 단계는,
    상기 리세스된 제1절연물질막을 포함하는 박막구조체를 따라 단차피복성이 불량한 패드물질막을 형성하는 단계; 및
    상기 박막구조체 측벽의 패드물질막을 식각하여 상기 제1절연물질막의 리세스 부분에만 잔류시키는 단계
    를 포함하는 비휘발성 메모리 소자 제조 방법.
  17. 제16항에 있어서,
    상기 패드물질막은 상기 기판에 수직한 방향과 수평한 방향의 두께를 다르게 증착하는 비휘발성 메모리 소자 제조 방법.
  18. 제16항에 있어서,
    상기 패드물질막의 식각은 등방성 식각으로 진행하는 비휘발성 메모리 소자 제조 방법.
  19. 제9항에 있어서,
    상기 제1절연물질막과 제4절연물질막은 산화물질을 포함하는 비휘발성 메모리 소자 제조 방법.
  20. 제9항에 있어서,
    상기 제2절연물질막과 제3절연물질막은 질화물질을 포함하는 비휘발성 메모리 소자 제조 방법.
  21. 제9항에 있어서,
    상기 콘택패드 상에 제3절연물질막 및 제4절연물질막을 형성하는 단계는,
    상기 콘택패드를 포함하는 박막구조체를 따라 단차피복성이 불량한 제3절연물질막 및 제4절연물질막을 형성하는 단계; 및
    상기 박막구조체 측벽의 제3절연물질막 및 제4절연물질막을 식각하여 상기 콘택패드 상부에만 잔류시키는 단계
    를 포함하는 비휘발성 메모리 소자 제조 방법.
  22. 제21항에 있어서,
    상기 제3절연물질막 및 제4절연물질막은 상기 기판에 수직한 방향과 수평한 방향의 두께가 다르게 증착하는 반도체 장치 제조 방법.
  23. 제21항에 있어서,
    상기 기판에 수평한 방향의 제3절연물질막의 두께는 상기 제2절연물질막의 두께와 동일한 두께로 형성하는 비휘발성 메모리 소자 제조 방법.
  24. 제21항에 있어서,
    상기 박막구조체 측벽의 제3절연물질막 및 제4절연물질막을 식각하여 상기 콘택패드 상부에만 잔류시키는 단계에서,
    상기 기판에 수평한 방향의 제4절연물질막은 일부두께 식각되고 상기 기판에 수평한 방향의 제3절연물질막은 상기 제4절연물질막에 의해 보호되어 식각되지 않는 비휘발성 메모리 소자 제조 방법.
  25. 제21항에 있어서,
    상기 제3절연물질막 및 제4절연물질막을 식각하는 단계는,
    등방성 식각으로 진행하는 비휘발성 메모리 소자 제조 방법.
  26. 제9항에 있어서,
    상기 콘택플러그를 형성하는 단계는,
    상기 층간절연막 및 도전막을 관통하여 상기 콘택패드를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀에 도전물질을 매립하는 단계
    를 포함하는 비휘발성 메모리 소자 제조 방법.
KR1020140111582A 2014-08-26 2014-08-26 비휘발성 메모리 소자 및 그의 제조 방법 KR20160024592A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140111582A KR20160024592A (ko) 2014-08-26 2014-08-26 비휘발성 메모리 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140111582A KR20160024592A (ko) 2014-08-26 2014-08-26 비휘발성 메모리 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160024592A true KR20160024592A (ko) 2016-03-07

Family

ID=55540082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140111582A KR20160024592A (ko) 2014-08-26 2014-08-26 비휘발성 메모리 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20160024592A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623001A (zh) * 2017-08-31 2018-01-23 长江存储科技有限责任公司 一种用于3d nand存储器的金属栅层结构及其形成方法
KR20180009837A (ko) * 2016-07-19 2018-01-30 삼성전자주식회사 메모리 장치
US10014313B1 (en) 2017-03-23 2018-07-03 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US10026746B2 (en) 2016-10-14 2018-07-17 Samsung Electronics Co., Ltd. Memory devices using etching stop layers
US10396035B2 (en) 2017-07-26 2019-08-27 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device having contact plugs penetrating upper adjacent electrodes
KR20190135336A (ko) * 2018-05-28 2019-12-06 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
CN111819690A (zh) * 2020-06-05 2020-10-23 长江存储科技有限责任公司 三维存储器件中的阶梯结构及用于形成其的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180009837A (ko) * 2016-07-19 2018-01-30 삼성전자주식회사 메모리 장치
US10026746B2 (en) 2016-10-14 2018-07-17 Samsung Electronics Co., Ltd. Memory devices using etching stop layers
US10014313B1 (en) 2017-03-23 2018-07-03 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US10396035B2 (en) 2017-07-26 2019-08-27 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device having contact plugs penetrating upper adjacent electrodes
US10615124B2 (en) 2017-07-26 2020-04-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device including a cell array region and a contact region
CN107623001A (zh) * 2017-08-31 2018-01-23 长江存储科技有限责任公司 一种用于3d nand存储器的金属栅层结构及其形成方法
KR20190135336A (ko) * 2018-05-28 2019-12-06 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
CN111819690A (zh) * 2020-06-05 2020-10-23 长江存储科技有限责任公司 三维存储器件中的阶梯结构及用于形成其的方法

Similar Documents

Publication Publication Date Title
JP6290022B2 (ja) 半導体装置の製造方法
KR20160024592A (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR101986245B1 (ko) 수직형 반도체 소자의 제조 방법
KR20160143261A (ko) 비휘발성 메모리 소자 및 그의 제조 방법
JP5823238B2 (ja) 不揮発性メモリ装置及びその製造方法
JP2015170692A (ja) 半導体装置及びその製造方法
KR20150110966A (ko) 반도체 장치 및 그 제조방법
JP2012142556A (ja) 半導体メモリ装置及びその動作方法
CN107845633B (zh) 存储器及其制造方法
KR20120109967A (ko) 불휘발성 반도체 기억 장치 및 그의 제조 방법
JP2010114204A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20130127793A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20110103048A (ko) 도전막 매립형 기판, 그 형성 방법, 반도체 소자 및 그 제조 방법
JP2019153693A (ja) 半導体装置およびその製造方法
JP2018160616A (ja) 半導体記憶装置及びその製造方法
JP2012199381A (ja) 半導体装置およびその製造方法
KR20160028742A (ko) 반도체 메모리 소자 및 그 제조방법
JP2015233069A (ja) 半導体装置及び半導体装置の製造方法
JP2016018899A (ja) 半導体装置およびその製造方法
TWI654747B (zh) Semiconductor memory device
US20160268291A1 (en) Semiconductor device and manufacturing method of semiconductor device
US9379131B2 (en) Three dimensional stacked semiconductor structure and method for manufacturing the same
US9997412B1 (en) Methods of manufacturing semiconductor devices
US10991715B2 (en) Semiconductor memory device and method of manufacturing semiconductor memory device
KR20160071947A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid