KR20150142839A - 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치 - Google Patents

디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR20150142839A
KR20150142839A KR1020140071179A KR20140071179A KR20150142839A KR 20150142839 A KR20150142839 A KR 20150142839A KR 1020140071179 A KR1020140071179 A KR 1020140071179A KR 20140071179 A KR20140071179 A KR 20140071179A KR 20150142839 A KR20150142839 A KR 20150142839A
Authority
KR
South Korea
Prior art keywords
gate
signal
output signal
signals
shift
Prior art date
Application number
KR1020140071179A
Other languages
English (en)
Other versions
KR102168015B1 (ko
Inventor
김우남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140071179A priority Critical patent/KR102168015B1/ko
Publication of KR20150142839A publication Critical patent/KR20150142839A/ko
Application granted granted Critical
Publication of KR102168015B1 publication Critical patent/KR102168015B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 패널의 화소에 구성된 산화물 박막 트랜지스터의 신뢰성을 향상시킬 수 있는 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치를 제공하는 것으로, 본 발명에 따른 디스플레이 장치의 게이트 구동 장치는 디스플레이 패널의 화소에 형성된 산화물 박막 트랜지스터를 구동하기 위한 게이트 구동 장치로서, 기준 게이트 스타트 신호와 기준 게이트 출력 신호 각각에 기초하여, 펄스 폭 선택 신호에 대응되는 펄스 폭을 갖는 게이트 스타트 신호와 게이트 출력 신호를 생성하는 신호 생성부; 상기 신호 생성부로부터 공급되는 게이트 스타트 신호와 게이트 출력 신호를 이용하여 순차적으로 쉬프트되는 복수의 게이트 신호를 생성하는 쉬프트 레지스터부; 및 게이트 온 전압과 게이트 오프 전압을 이용해 상기 쉬프트 레지스터부로부터 순차적으로 공급되는 상기 게이트 신호의 전압 레벨을 레벨 쉬프팅시켜 복수의 스캔 신호를 생성하는 레벨 쉬프터부를 포함할 수 있다.

Description

디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치{APPARATUS FOR DRIVING GATE OF DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로, 보다 구체적으로는, 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치에 관한 것이다.
최근, 디스플레이 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이 장치, 플라즈마 디스플레이 장치, 유기 발광 디스플레이 장치 등의 평판 디스플레이 장치가 상용화되고 있다. 이러한, 평판 디스플레이 장치 중에서 액정 디스플레이 장치와 유기 발광 디스플레이 장치는 박형화, 경량화, 저 소비전력화 등의 우수한 특성으로 인하여 노트북 컴퓨터, 텔레비전, 테블릿 컴퓨터, 모니터, 스마트 폰, 휴대용 디스플레이 기기, 휴대용 정보 기기 등의 디스플레이 장치로 널리 사용되고 있다.
평판 표시 장치 중 액정 표시 장치는 액정의 광 투과율을 조절하여 영상을 표시하는 다수의 화소를 포함하는 액정 표시 패널, 및 액정 표시 패널에 광을 조사하는 백 라이트 유닛을 포함하여 구성된다.
다수의 화소 각각은, 도 1에 도시된 바와 같이, 박막 트랜지스터(T), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함하여 구성된다.
박막 트랜지스터(T)는 게이트 라인(GL)과 데이터 라인(DL)에 접속되어 게이트 라인(GL)에 공급되는 게이트 온 전압의 스캔 신호에 따라 턴-온되어 데이터 라인(DL)에 공급되는 데이터 전압(또는 화소 전압)을 액정 커패시터(Clc)에 공급한다.
액정 커패시터(Clc)는 박막 트랜지스터(T)에 접속된 화소 전극, 및 액정을 사이에 두고 화소 전극과 대면하는 공통 전극으로 구성된다. 이러한, 액정 커패시터(Clc)는 화소 전극에 공급된 화소 전압과 공통 전극에 공급된 공통 전압(Vcom)의 차전압을 충전하고, 그 차전압에 따라 백 라이트 유닛으로부터 조사되는 광의 투과율을 조절한다.
스토리지 커패시터는 액정 커패시터에 충전된 전압을 다음 화소 전압이 공급될 때까지 유지시킨다.
상기 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다.
최근에는 액정 표시 패널의 고해상도 추세에 따라 각 화소의 충전 시간의 줄어듬에 따라, 산화물 박막 트랜지스터의 반도체층으로서, 실리콘 계열의 반도체 물질 대신에 이동도 특성이 우수한 산화물(Oxide) 반도체 물질이 사용되고 있다.
산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 이러한 산화물 반도체를 트랜지스터의 반도체층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 저온에서 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.
이와 같은 산화물 반도체를 이용한 액정 표시 장치에서, 각 화소의 박막 트랜지스터는 게이트 온 전압의 스캔 신호에 의해 한 프레임의 짧은 시간 동안에만 턴-온되어 액정 커패시터(Clc)에 화소 전압을 공급한 이후에 한 프레임의 나머지 시간 동안 게이트 오프 전압의 스캔 신호에 의해 턴-오프 상태를 유지하게 된다. 이에 따라, 각 화소의 박막 트랜지스터에는 장시간 동안 게이트 오프 전압에 따른 네거티브 바이어스(negative bias)가 인가되고, 이로 인하여 박막 트랜지스터의 문턱 전압이 음(negative)의 전압 쪽으로 쉬프트되게 된다.
도 2는 일반적인 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프이다.
도 2에서 알 수 있듯이, 산화물 박막 트랜지스터는 장시간의 네거티브 바이어스로 인하여, 게이트-소스 전압(Vgs)에 따른 드레인 전류(Id)의 특성 곡선이 음(negative)의 전압 쪽으로 쉬프트되고, 이로 인하여 산화물 박막 트랜지스터의 문턱 전압이 음(negative)의 전압 쪽으로 쉬프트되는 것을 확인할 수 있다.
이와 같은, 산화물 반도체를 이용한 액정 표시 장치는 산화물 박막 트랜지스터의 장시간 구동시 문턱 전압이 음(negative)의 전압 쪽으로 쉬프트되는 산화물 박막 트랜지스터의 구동 특성에 따른 오프 전류(off current)의 증가와 같은 신뢰성 저하로 인하여 수직 크로스 토크 및 휘점 등의 화질 불량이 발생된다는 문제점이 있다.
이상 설명한 배경기술의 내용은 본 출원의 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 디스플레이 패널의 화소에 구성된 산화물 박막 트랜지스터의 신뢰성을 향상시킬 수 있는 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치를 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
전술한 기술적 과제를 달성하기 위한 본 발명에 따른 디스플레이 장치의 게이트 구동 장치는 디스플레이 패널의 화소에 형성된 산화물 박막 트랜지스터를 구동하기 위한 게이트 구동 장치로서, 기준 게이트 스타트 신호와 기준 게이트 출력 신호 각각에 기초하여, 펄스 폭 선택 신호에 대응되는 펄스 폭을 갖는 게이트 스타트 신호와 게이트 출력 신호를 생성하는 신호 생성부; 상기 신호 생성부로부터 공급되는 게이트 스타트 신호와 게이트 출력 신호를 이용하여 순차적으로 쉬프트되는 복수의 게이트 신호를 생성하는 쉬프트 레지스터부; 및 게이트 온 전압과 게이트 오프 전압을 이용해 상기 쉬프트 레지스터부로부터 순차적으로 공급되는 상기 게이트 신호의 전압 레벨을 레벨 쉬프팅시켜 복수의 스캔 신호를 생성하는 레벨 쉬프터부를 포함할 수 있다. 여기서, 상기 순차적으로 생성되는 인접한 스캔 신호는 일부 기간 동안 서로 중첩될 수 있다.
전술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 복수의 게이트 라인과 복수의 데이터 라인에 의해 교차되는 복수의 화소 영역마다 형성된 산화물 박막 트랜지스터를 포함하는 복수의 화소를 갖는 디스플레이 패널; 상기 게이트 라인에 접속된 산화물 박막 트랜지스터를 스위칭시키는 스캔 신호를 생성하여 상기 복수의 게이트 라인에 순차적으로 공급하는 게이트 구동부; 화소 데이터를 데이터 신호로 변환하여 상기 데이터 라인에 공급하는 데이터 구동부; 및 상기 게이트 구동부와 상기 데이터 구동부 각각의 구동을 제어하고, 상기 화소 데이터를 상기 데이터 구동부에 공급하는 타이밍 제어부를 포함하며, 상기 게이트 구동부는 상기 게이트 구동 장치를 포함할 수 있다.
상기 과제의 해결 수단에 의하면, 본 발명은 다음과 같은 효과가 있다.
첫째, 구동 모드에 대응되는 펄스 폭을 갖는 게이트 스타트 신호와 게이트 출력 신호를 생성함으로써 비중첩 구동 방식 또는 중첩 구동 방식의 디스플레이 장치에 공용으로 적용할 수 있는 게이트 구동 장치를 제공할 수 있다.
둘째, 중첩되는 스캔 신호를 이용하여 디스플레이 패널의 화소에 형성된 산화물 박막 트랜지스터의 오프 시간을 감소시킴으로써 산화물 박막 트랜지스터의 문턱 전압이 음(negative)의 전압 쪽으로 쉬프트되는 것을 최소화하고, 이를 통해 산화물 박막 트랜지스터의 신뢰성 저하로 인한 수직 크로스 토크 및 휘점 등의 화질 불량을 개선할 수 있다.
도 1은 일반적인 액정 표시 장치의 화소를 개략적으로 설명하기 위한 도면이다.
도 2는 일반적인 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내는 그래프이다.
도 3은 본 발명의 일 예에 따른 디스플레이 장치의 게이트 구동 장치를 개략적으로 나타내는 블록도이다.
도 4는 도 3에 도시된 신호 생성부의 일 예를 나타내는 블록도이다.
도 5는 도 4에 도시된 제 1 카운터부의 입출력 파형도이다.
도 6은 도 4에 도시된 제 2 카운터부의 입출력 파형도이다.
도 7은 도 3에 도시된 쉬프트 레지스터부를 설명하기 위한 도면이다.
도 8a 내지 도 8d는 도 7에 도시된 쉬프트 레지스터 및 신호 마스킹부 각각의 입출력 파형을 나타내는 파형도이다.
도 9는 본 발명의 실시 예에 따른 액정 표시 장치를 개략적으로 나타내는 도면이다.
도 10은 본 발명에 있어서, 산화물 박막 트랜지스터의 트랜스퍼 특성에 대한 시뮬레이션 파형도이다.
본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
"상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
이하에서는 본 발명에 따른 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 예에 따른 디스플레이 장치의 게이트 구동 장치를 개략적으로 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 일 예에 따른 디스플레이 장치의 게이트 구동 장치(100)는 디스플레이 패널(200)의 화소에 형성된 산화물 박막 트랜지스터를 구동하기 위한 제 1 내지 제 i(단, i는 자연수) 스캔 신호(SP1 내지 SPi)를 순차적으로 생성하여 디스플레이 패널(200)에 공급하는 것으로, 신호 생성부(110), 쉬프트 레지스터부(120), 레벨 쉬프터부(130), 및 출력부(140)를 포함하여 구성된다.
상기 신호 생성부(110)는 디스플레이 장치(미도시)의 타이밍 제어부(미도시)로부터 제공되는 기준 게이트 스타트 신호(RGSP)와 기준 게이트 출력 신호(RGOE) 각각에 기초하여, 타이밍 제어부로부터 제공되는 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 기초한 구동 모드에 대응되는 펄스 폭을 갖는 하나의 게이트 스타트 신호(GSP)와 적어도 하나의 게이트 출력 신호(GOE)를 생성하여 출력한다.
일 예에 따른 신호 생성부(110)는 상기 기준 게이트 스타트 신호(RGSP)를 기반으로 구동 모드별로 다른 펄스 폭을 갖는 구동 모드별 게이트 스타트 신호를 생성하고, 구동 모드별 게이트 스타트 신호 중에서 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 대응되는 구동 모드용 게이트 스타트 신호(GSP)를 선택하여 쉬프트 레지스터부(120)에 공급한다. 또한, 상기 신호 생성부(110)는 상기 기준 게이트 출력 신호(RGOE)를 기반으로 구동 모드별로 다른 개수와 다른 펄스 폭을 갖는 적어도 하나의 게이트 출력 신호를 생성함과 아울러 구동 모드별 게이트 출력 신호 중에서 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 대응되는 구동 모드의 게이트 출력 신호를 선택하여 쉬프트 레지스터부(120)에 공급한다.
상기 쉬프트 레지스터부(120)는 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 대응되는 구동 모드에 따라 상기 신호 생성부(110)로부터 공급되는 하나의 게이트 스타트 신호(GSP)와 적어도 하나의 게이트 출력 신호(GOE)를 이용하여 순차적으로 쉬프트되는 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 생성한다. 즉, 상기 쉬프트 레지스터부(120)는 상기 신호 생성부(110)로부터 공급되는 게이트 스타트 신호(GSP)와 게이트 출력 신호(GOE) 및 타이밍 제어부로부터 제공되는 게이트 쉬프트 클럭(GSC)을 각각을 수신하고, 상기 게이트 스타트 신호(GSP)를 상기 게이트 쉬프트 클럭(GSC)에 따라 1 클럭씩 쉬프트시켜 제 1 내지 제 i 쉬프트 출력 신호를 순차적으로 생성함과 아울러 순차적으로 생성되는 제 1 내지 제 i 쉬프트 출력 신호를 게이트 출력 신호(GOE)에 따라 마스킹하여 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 생성해 레벨 쉬프트부(130)에 공급한다.
상기 레벨 쉬프트부(130)는 게이트 온 전압(VGH)과 게이트 오프 전압(VGL)을 이용해 상기 쉬프트 레지스터부(120)로부터 순차적으로 공급되는 상기 제 1 내지 제 i 게이트 신호(GS1 내지 GSi) 각각의 전압 레벨을 레벨 쉬프팅시켜 제 1 내지 제 i 스캔 신호(SS1 내지 SSi)를 생성한다. 여기서, 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 각각은 디스플레이 장치의 전원 공급 장치에서 생성되어 상기 레벨 쉬프트부(130)에 공급될 수 있다.
상기 출력부(140)는 상기 레벨 쉬프트부(130)로부터 공급되는 제 1 내지 제 i 스캔 신호(SS1 내지 SSi)를 신호 완충하여 디스플레이 패널(200)에 공급한다. 일 예에 따른 출력부(140)는 제 1 내지 제 i 출력 버퍼로 이루어질 수 있다.
한편, 전술한 본 발명의 일 예에 따른 디스플레이 장치의 게이트 구동 장치(100)는 하나의 집적 회로로 구성될 수 있으며, 이 경우, 상기 게이트 구동 장치(100)는 상기 쉬프트 레지스터부(120)에서 마지막 게이트 신호(GSi)가 출력되면, 입력된 기준 게이트 스타트 펄스(RGSP)를 캐리 신호로서 외부로 출력한다.
도 4는 도 3에 도시된 신호 생성부의 일 예를 나타내는 블록도이고, 도 5는 도 4에 도시된 제 1 카운터부의 입출력 파형도이며, 도 6은 도 4에 도시된 제 2 카운터부의 입출력 파형도이다.
도 4 내지 도 6을 참조하면, 일 예에 따른 신호 생성부(110)는 게이트 스타트 신호 생성부(112), 및 게이트 출력 신호 생성부(114)를 포함하여 구성된다.
상기 게이트 스타트 신호 생성부(112)는, 전술한 바와 같이, 상기 기준 게이트 스타트 신호(RGSP)를 기반으로 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 따른 구동 모드에 대응되는 펄스 폭을 갖는 게이트 스타트 신호(GSP)를 생성해 쉬프트 레지스터부(120)에 공급한다. 이를 위해, 상기 게이트 스타트 신호 생성부(112)는 제 1 카운터부(112a) 및 제 1 선택부(112b)를 포함하여 구성된다.
상기 제 1 카운터부(112a)는 상기 기준 게이트 스타트 신호(RGSP)와 게이트 쉬프트 클럭(GSC)을 수신하고, 수신된 기준 게이트 스타트 신호(RGSP)를 기반으로 게이트 쉬프트 클럭(GSC)을 이용해 제 1 내지 제 4 구동 모드별로 각기 다른 펄스 폭을 갖는 제 1 내지 제 4 게이트 스타트 신호(GSP_1H, GSP_2H, GSP_3H, GSP_4H)를 생성한다. 즉, 상기 제 1 카운터부(112a)는 상기 기준 게이트 스타트 신호(RGSP)의 라이징 에지에 동기되어 게이트 쉬프트 클럭(GSC)의 개수를 카운팅하여 상기 제 1 내지 제 4 게이트 스타트 신호(GSP_1H, GSP_2H, GSP_3H, GSP_4H)를 생성한다.
일 예에 따른 제 1 카운터부(112a)는 제 1 내지 제 4 카운터(C1 내지 C4)를 포함한다.
상기 제 1 카운터(C1)는 디스플레이 패널의 1 수평 기간에 대응되는 펄스 폭을 갖는 제 1 구동 모드용 게이트 스타트 신호(GSP_1H), 상기 제 2 카운터(C2)는 디스플레이 패널의 2 수평 기간에 대응되는 펄스 폭을 갖는 제 2 구동 모드용 게이트 스타트 신호(GSP_2H), 상기 제 3 카운터(C3)는 디스플레이 패널의 3 수평 기간에 대응되는 펄스 폭을 갖는 제 3 구동 모드용 게이트 스타트 신호(GSP_3H), 및 상기 제 4 카운터(C4)는 디스플레이 패널의 4 수평 기간에 대응되는 펄스 폭을 갖는 제 4 구동 모드용 게이트 스타트 신호(GSP_4H)를 생성한다.
상기 제 1 선택부(112b)는 상기 제 1 카운터부(112a)로부터 공급되는 제 1 내지 제 4 구동 모드용 게이트 스타트 신호(GSP_1H, GSP_2H, GSP_3H, GSP_4H)와 상기 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)를 수신하고, 수신된 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 따른 구동 모드에 따라 제 1 내지 제 4 구동 모드용 게이트 스타트 신호(GSP_1H, GSP_2H, GSP_3H, GSP_4H) 중 어느 하나를 선택하여 쉬프트 레지스터부(120)에 공급한다. 예를 들어, 상기 제 1 선택부(112b)는 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)의 논리 값이, "00"일 경우 제 1 구동 모드용 게이트 스타트 신호(GSP_1H)를, "01"일 경우 제 2 구동 모드용 게이트 스타트 신호(GSP_2H)를, "10"일 경우 제 3 구동 모드용 게이트 스타트 신호(GSP_3H)를, "11"일 경우 제 4 구동 모드용 게이트 스타트 신호(GSP_4H)를 선택할 수 있다.
이와 같은, 상기 게이트 스타트 신호 생성부(112)는 상기 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 따른 제 1 내지 제 4 구동 모드에 따라 제 1 내지 4 수평 기간 중 어느 한 수평 기간에 대응되는 펄스 폭을 갖는 게이트 스타트 신호(GSP)를 생성해 쉬프트 레지스터부(120)에 공급하게 된다.
상기 게이트 출력 신호 생성부(114)는, 전술한 바와 같이, 상기 기준 게이트 출력 신호(RGOE)를 기반으로 각기 다른 개수를 가지면서 각기 다른 펄스 폭을 가지는 모드별 적어도 하나의 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)를 생성함과 아울러 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 따라 모드별 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4) 중 어느 하나를 선택하여 출력한다. 이를 위해, 상기 게이트 출력 신호 생성부(114)는 제 2 카운터부(114a) 및 제 2 선택부(114b)를 포함하여 구성된다.
상기 제 2 카운터부(114a)는 상기 기준 게이트 스타트 신호(RGSP)와 게이트 쉬프트 클럭(GSC) 및 기준 게이트 출력 신호(RGOE)를 수신하고, 수신된 게이트 쉬프트 클럭(GSC)을 기반으로 기준 게이트 출력 신호(RGOE)를 이용해 제 1 내지 제 4 구동 모드별로 각기 다른 개수를 가지면서 각기 다른 펄스 폭을 가지는 모드별 적어도 하나의 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)를 생성한다. 즉, 상기 제 2 카운터부(114a)는 상기 기준 게이트 스타트 신호(RGSP)에 의해 리셋되며, 상기 게이트 쉬프트 클럭(GSC)의 폴링 에지에 동기되어 기준 게이트 출력 신호(RGOE)의 개수를 카운팅하여 상기 제 1 내지 제 4 구동 모드별 적어도 하나의 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)를 생성한다.
일 예에 따른 제 2 카운터부(114a)는 제 1 내지 제 4 구동 모드용 카운터부(CP1, CP2, CP3, CP4)를 포함한다.
상기 제 1 구동 모드용 카운터부(CP1)는 상기 기준 게이트 스타트 신호(RGSP)에 의해 리셋되며, 상기 게이트 쉬프트 클럭(GSC)의 폴링 에지에 동기되어 하나의 기준 게이트 출력 신호(RGOE)마다 제 1 구동 모드용 게이트 출력 신호(GOE_1H)를 생성한다. 이에 따라, 상기 제 1 구동 모드용 게이트 출력 신호(GOE_1H)는 디스플레이 패널의 1 수평 기간에 대응되는 펄스 폭(W1)을 갖는다. 이때, 상기 제 1 구동 모드용 게이트 출력 신호(GOE_1H)는 기준 게이트 출력 신호(RGOE)와 동일한 파형을 갖는다. 선택적으로, 상기 제 1 구동 모드용 카운터부(CP1)는 생략 가능하며, 이 경우, 상기 제 2 카운터부(114a)는 바이패스 방식에 따라 상기 기준 게이트 출력 신호(RGOE)를 상기 제 1 구동 모드용 게이트 출력 신호(GOE_1H)로 출력할 수 있다.
상기 제 2 구동 모드용 카운터부(CP2)는 상기 기준 게이트 스타트 신호(RGSP)에 의해 리셋되며, 상기 게이트 쉬프트 클럭(GSC)의 폴링 에지에 동기되어 2개의 기준 게이트 출력 신호(RGOE)마다 제 2 구동 모드용 제 1 게이트 출력 신호(GOE_2H1)를 생성하고, 제 2 구동 모드용 제 1 게이트 출력 신호(GOE_2H1)로부터 게이트 쉬프트 클럭(GSC)의 1클럭 만큼 쉬프트되는 제 2 구동 모드용 제 2 게이트 출력 신호(GOE_2H2)를 생성한다. 이에 따라, 제 2 구동 모드용 제 1 및 제 2 게이트 출력 신호(GOE_2H1, GOE_2H2) 각각은 상기 기준 게이트 출력 신호(RGOE)의 2클럭 중 첫번째 하이 구간에 대응되는 하이 구간과 상기 기준 게이트 출력 신호(RGOE)의 2클럭 중 나머지 구간에 대응되는 로우 구간을 가짐으로써 디스플레이 패널의 2 수평 기간에 대응되는 펄스 폭(W2)을 갖게 된다.
상기 제 3 구동 모드용 카운터부(CP3)는 상기 기준 게이트 스타트 신호(RGSP)에 의해 리셋되며, 상기 게이트 쉬프트 클럭(GSC)의 폴링 에지에 동기되어 3개의 기준 게이트 출력 신호(RGOE)마다 제 3 구동 모드용 제 1 게이트 출력 신호(GOE_3H1)를 생성하고, 제 3 구동 모드용 제 1 게이트 출력 신호(GOE_3H1)로부터 게이트 쉬프트 클럭(GSC)의 1클럭 만큼 쉬프트되는 제 3 구동 모드용 제 2 게이트 출력 신호(GOE_3H2)를 생성하며, 제 3 구동 모드용 제 2 게이트 출력 신호(GOE_3H2)로부터 게이트 쉬프트 클럭(GSC)의 1클럭 만큼 쉬프트되는 제 3 구동 모드용 제 3 게이트 출력 신호(GOE_3H3)를 생성한다. 이에 따라, 제 3 구동 모드용 제 1 내지 제 3 게이트 출력 신호(GOE_3H1, GOE_3H2, GOE_3H3) 각각은 상기 기준 게이트 출력 신호(RGOE)의 3클럭 중 첫번째 하이 구간에 대응되는 하이 구간과 상기 기준 게이트 출력 신호(RGOE)의 3클럭 중 나머지 구간에 대응되는 로우 구간을 가짐으로써 디스플레이 패널의 3 수평 기간에 대응되는 펄스 폭(W3)을 갖게 된다.
상기 제 4 구동 모드용 카운터부(CP4)는 상기 기준 게이트 스타트 신호(RGSP)에 의해 리셋되며, 상기 게이트 쉬프트 클럭(GSC)의 폴링 에지에 동기되어 4개의 기준 게이트 출력 신호(RGOE)마다 제 4 구동 모드용 제 1 게이트 출력 신호(GOE_4H1)를 생성하고, 제 4 구동 모드용 제 1 게이트 출력 신호(GOE_4H1)로부터 게이트 쉬프트 클럭(GSC)의 1클럭 만큼 쉬프트되는 제 4 구동 모드용 제 2 게이트 출력 신호(GOE_4H2)를 생성하고, 제 4 구동 모드용 제 2 게이트 출력 신호(GOE_4H2)로부터 게이트 쉬프트 클럭(GSC)의 1클럭 만큼 쉬프트되는 제 4 구동 모드용 제 3 게이트 출력 신호(GOE_4H3)를 생성하며, 제 4 구동 모드용 제 3 게이트 출력 신호(GOE_4H3)로부터 게이트 쉬프트 클럭(GSC)의 1클럭 만큼 쉬프트되는 제 4 구동 모드용 제 4 게이트 출력 신호(GOE_4H4)를 생성한다. 이에 따라, 제 3 구동 모드용 제 1 내지 제 4 게이트 출력 신호(GOE_4H1, GOE_4H2, GOE_4H3, GOE_4H4) 각각은 상기 기준 게이트 출력 신호(RGOE)의 4클럭 중 첫번째 하이 구간에 대응되는 하이 구간과 상기 기준 게이트 출력 신호(RGOE)의 4클럭 중 나머지 구간에 대응되는 로우 구간을 가짐으로써 디스플레이 패널의 4 수평 기간에 대응되는 펄스 폭(W4)을 갖게 된다.
상기 제 2 선택부(114b)는 상기 제 2 카운터부(114a)로부터 공급되는 제 1 내지 제 4 구동 모드별 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)와 상기 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)를 수신하고, 수신된 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 따른 구동 모드에 따라 제 1 내지 제 4 구동 모드별 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4) 중 어느 하나를 선택하여 쉬프트 레지스터부(120)에 공급한다. 예를 들어, 상기 제 2 선택부(114b)는 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)의 논리 값이, "00"일 경우 상기 제 1 구동 모드용 게이트 출력 신호(GOE_1H)를, "01"일 경우 제 2 구동 모드용 제 1 및 제 2 게이트 출력 신호(GOE_2H1, GOE_2H2)를, "10"일 경우 제 3 구동 모드용 제 1 내지 제 3 게이트 출력 신호(GOE_3H1, GOE_3H2, GOE_3H3)를, "11"일 경우 제 4 구동 모드용 제 1 내지 제 4 게이트 출력 신호(GOE_4H1, GOE_4H2, GOE_4H3, GOE_4H4)를 선택할 수 있다. 여기서, 상기 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)는 제 1 내지 제 4 구동 모드 중 어느 하나에 대응되는 논리 값으로 설정되어 있거나, 사용자에 의해 설정될 수 있다.
이와 같은, 상기 게이트 출력 신호 생성부(114)는 상기 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 따른 제 1 내지 제 4 구동 모드에 따라 제 1 내지 4 수평 기간 중 어느 한 수평 기간에 대응되는 펄스 폭을 갖는 구동 모드용 게이트 출력 신호(GOE_M1, GOE_M2, GOE_M3, GOE_M4)를 생성해 쉬프트 레지스터부(120)에 공급하게 된다.
도 7은 도 3에 도시된 쉬프트 레지스터부를 설명하기 위한 도면이고, 도 8a 내지 도 8d는 도 7에 도시된 쉬프트 레지스터 및 신호 마스킹부 각각의 입출력 파형을 나타내는 파형도이다.
도 7을 참조하면, 본 발명의 일 예에 따른 쉬프트 레지스터부(120)는 쉬프트 레지스터(122), 신호 전달부(124), 및 신호 마스킹부(126)를 포함하여 구성된다.
상기 쉬프트 레지스터(122)는 전술한 바와 같이, 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 대응되는 구동 모드에 따라 상기 신호 생성부(110)로부터 공급되는 구동 모드별 게이트 스타트 신호(GSP)를 상기 게이트 쉬프트 클럭(GSC)에 따라 1 클럭씩 쉬프트시켜 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다. 이를 위해, 상기 쉬프트 레지스터(122)는 게이트 스타트 신호(GSP)에 따라 종속적으로 구동되는 제 1 내지 제 i 스테이지(ST1 내지 STi)를 포함한다.
일 예에 따른 제 1 내지 제 i 스테이지(ST1 내지 STi) 각각은 D 플립플롭으로 구성될 수 있다. 이에 따라, 제 1 스테이지(ST1)는 신호 생성부(110)로부터 공급되는 게이트 스타트 신호(GSP)를 상기 게이트 쉬프트 클럭(GSC)의 라이징 에지에 따라 1 클럭 쉬프트시켜 제 1 쉬프트 출력 신호(SOS1)를 생성한다. 그리고, 제 2 내지 제 i 스테이지(ST2 내지 STi) 각각은 이전 단 스테이지(ST1 내지 STi-1)의 쉬프트 출력 신호(SOS1 내지 SOSi-1)를 상기 게이트 쉬프트 클럭(GSC)의 라이징 에지에 따라 1 클럭 쉬프트시켜 제 2 내지 제 i 쉬프트 출력 신호(SOS2 내지 SOSi)를 순차적으로 생성한다.
구체적으로, 제 1 구동 모드에 있어서, 상기 쉬프트 레지스터(122)는, 도 8a에 도시된 바와 같이, 상기 신호 생성부(110)로부터 공급되는 1 수평 기간(1H)을 갖는 제 1 구동 모드용 게이트 스타트 신호(GSP_1H)의 하이 구간을 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시켜 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
제 2 구동 모드에 있어서, 상기 쉬프트 레지스터(122)는, 도 8b에 도시된 바와 같이, 상기 신호 생성부(110)로부터 공급되는 2 수평 기간(2H)을 갖는 제 2 구동 모드용 게이트 스타트 신호(GSP_2H)의 하이 구간을 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시켜 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
제 3 구동 모드에 있어서, 상기 쉬프트 레지스터(122)는, 도 8c에 도시된 바와 같이, 상기 신호 생성부(110)로부터 공급되는 3 수평 기간(3H)을 갖는 제 3 구동 모드용 게이트 스타트 신호(GSP_3H)의 하이 구간을 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시켜 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
제 4 구동 모드에 있어서, 상기 쉬프트 레지스터(122)는, 도 8d에 도시된 바와 같이, 상기 신호 생성부(110)로부터 공급되는 4 수평 기간(4H)을 갖는 제 4 구동 모드용 게이트 스타트 신호(GSP_4H)의 하이 구간을 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시켜 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi)를 순차적으로 생성한다.
상기 신호 전달부(124)는 상기 신호 생성부(110)로부터 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 대응되는 구동 모드에 따라 공급되는 구동 모드별 게이트 출력 신호(GOE)를 상기 신호 마스킹부(126)에 공급한다. 이에 대해서는 후술하기로 한다.
상기 신호 마스킹부(126)는 상기 쉬프트 레지스터(122)로부터 순차적으로 공급되는 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi) 각각을 해당하는 게이트 출력 신호(GOE)에 따라 마스킹하여 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 생성한다. 즉, 상기 신호 마스킹부(126)는 인접한 게이트 신호(GS1 내지 GSi)가 서로 중첩되지 않고 서로 동기되도록 게이트 출력 신호(GOE)에 따라 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부를 마스킹한다. 예를 들어, 제 1 구동 모드에서 상기 신호 마스킹부(126)는 N(단, N은 자연수)번째 스캔 신호의 폴링 에지와 N+1번째 스캔 신호의 라이징 에지가 서로 중첩되지 않도록 쉬프트 출력 신호(SOS1 내지 SOSi)를 마스킹하고, 제 2 구동 모드에서 상기 신호 마스킹부(126)는 N번째 스캔 신호의 폴링 에지와 N+2번째 스캔 신호의 라이징 에지가 서로 중첩되지 않도록 쉬프트 출력 신호(SOS1 내지 SOSi)를 마스킹한다. 그리고, 제 3 구동 모드에서 상기 신호 마스킹부(126)는 N번째 스캔 신호의 폴링 에지와 N+3번째 스캔 신호의 라이징 에지가 서로 중첩되지 않도록 쉬프트 출력 신호(SOS1 내지 SOSi)를 마스킹하고, 제 4 구동 모드에서 상기 신호 마스킹부(126)는 N번째 스캔 신호의 폴링 에지와 N+4번째 스캔 신호의 라이징 에지가 서로 중첩되지 않도록 쉬프트 출력 신호(SOS1 내지 SOSi)를 마스킹한다.
일 예에 따른 신호 마스킹부(126)는 제 1 내지 제 i 논리 게이트(LG1 내지 LGi)를 포함한다. 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 각각은 부정 논리곱(NAND) 게이트로 이루어질 수 있다.
제 1 구동 모드에 있어서, 도 8a에 도시된 바와 같이, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS1 내지 SOSi)와 상기 제 1 구동 모드용 게이트 출력 신호(GOE_1H)를 부정 논리곱 연산하여 출력함으로써 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부가 마스킹된 게이트 신호(GS1 내지 GSi)를 생성하고, 이로 인하여, 신호 마스킹부(126)는 서로 중첩되지 않는 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하여 전술한 레벨 쉬프터부(130)에 공급한다.
제 2 구동 모드에 있어서, 도 8b에 도시된 바와 같이, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 기수번째 논리 게이트(LG1, LG3, 내지 LGi-1) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS1, SOS3, 내지 SOSi-1)와 상기 제 2 구동 모드용 제 1 게이트 출력 신호(GOE_2H1)를 부정 논리곱 연산하여 출력한다. 그리고, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 우수번째 논리 게이트(LG2, LG4, 내지 LGi) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS2, SOS4, 내지 SOSi)와 상기 제 2 구동 모드용 제 2 게이트 출력 신호(GOE_2H2)를 부정 논리곱 연산하여 출력한다. 이에 따라, 제 2 구동 모드에서, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi)는 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부가 마스킹된 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하고, 이로 인하여, 신호 마스킹부(126)는 1/2 수평 기간 동안 서로 중첩되는 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하여 전술한 레벨 쉬프터부(130)에 공급한다.
제 3 구동 모드에 있어서, 도 8c에 도시된 바와 같이, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 3N-2(단, N은 자연수)번째 논리 게이트(LG1, LG4, 내지 LGi-2) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS1, SOS4, 내지 SOSi-2)와 상기 제 3 구동 모드용 제 1 게이트 출력 신호(GOE_3H1)를 부정 논리곱 연산하여 출력한다. 또한, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 3N-1번째 논리 게이트(LG2, LG5, 내지 LGi-1) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS2, SOS5, 내지 SOSi-1)와 상기 제 3 구동 모드용 제 2 게이트 출력 신호(GOE_3H2)를 부정 논리곱 연산하여 출력한다. 그리고, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 3N번째 논리 게이트(LG3, LG6, 내지 LGi) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS3, SOS6, 내지 SOSi)와 상기 제 3 구동 모드용 제 3 게이트 출력 신호(GOE_3H3)를 부정 논리곱 연산하여 출력한다. 이에 따라, 제 3 구동 모드에서, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi)는 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부가 마스킹된 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하고, 이로 인하여, 신호 마스킹부(126)는 3/2 수평 기간 동안 서로 중첩되는 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하여 전술한 레벨 쉬프터부(130)에 공급한다.
제 4 구동 모드에 있어서, 도 8d에 도시된 바와 같이, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 4N-3번째 논리 게이트(LG1, LG5, 내지 LGi-3) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS1, SOS5, 내지 SOSi-3)와 상기 제 4 구동 모드용 제 1 게이트 출력 신호(GOE_4H1)를 부정 논리곱 연산하여 출력한다. 또한, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 4N-2번째 논리 게이트(LG2, LG6, 내지 LGi-2) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS2, SOS6, 내지 SOSi-2)와 상기 제 4 구동 모드용 제 2 게이트 출력 신호(GOE_4H2)를 부정 논리곱 연산하여 출력한다. 또한, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 4N-1번째 논리 게이트(LG3, LG7, 내지 LGi-1) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS3, SOS7, 내지 SOSi-1)와 상기 제 4 구동 모드용 제 3 게이트 출력 신호(GOE_4H3)를 부정 논리곱 연산하여 출력한다. 그리고, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 중 4N번째 논리 게이트(LG4, LG8, 내지 LGi) 각각은 상기 쉬프트 레지스터(122)로부터 공급되는 해당 쉬프트 출력 신호(SOS4, SOS8, 내지 SOSi)와 상기 제 4 구동 모드용 제 4 게이트 출력 신호(GOE_4H4)를 부정 논리곱 연산하여 출력한다. 이에 따라, 제 4 구동 모드에서, 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi)는 제 1 내지 제 i 쉬프트 출력 신호(SOS1 내지 SOSi) 각각의 전반부와 후반부 일부가 마스킹된 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하고, 이로 인하여, 신호 마스킹부(126)는 5/2 수평 기간 동안 서로 중첩되는 제 1 내지 제 i 게이트 신호(GS1 내지 GSi)를 순차적으로 생성하여 전술한 레벨 쉬프터부(130)에 공급한다.
한편, 상기 제 1 구동 모드에서 상기 신호 전달부(124)는 상기 제 1 구동 모드용 게이트 출력 신호(GOE_1H)를 상기 제 1 내지 제 i 논리 게이트(LG1 내지 LGi) 각각에 공급한다. 또한, 상기 제 2 구동 모드에서 상기 신호 전달부(124)는 상기 제 2 구동 모드용 제 1 게이트 출력 신호(GOE_2H1)를 상기 기수번째 논리 게이트(LG1, LG3, 내지 LGi-1)에 공급하고, 상기 제 2 구동 모드용 제 2 게이트 출력 신호(GOE_2H2)를 상기 우수번째 논리 게이트(LG2, LG4, 내지 LGi)에 공급한다. 또한, 상기 제 3 구동 모드에서 상기 신호 전달부(124)는 상기 제 3 구동 모드용 제 1 게이트 출력 신호(GOE_3H1)를 상기 3N-2번째 논리 게이트(LG1, LG4, 내지 LGi-2)에 공급하고, 상기 제 3 구동 모드용 제 2 게이트 출력 신호(GOE_3H2)를 상기 3N-1번째 논리 게이트(LG2, LG5, 내지 LGi-1)에 공급하며, 상기 제 3 구동 모드용 제 3 게이트 출력 신호(GOE_3H3)를 상기 3N번째 논리 게이트(LG3, LG6, 내지 LGi)에 공급한다. 그리고, 상기 제 4 구동 모드에서 상기 신호 전달부(124)는 상기 제 4 구동 모드용 제 1 게이트 출력 신호(GOE_4H1)를 4N-3번째 논리 게이트(LG1, LG5, 내지 LGi-3)에 공급하고, 상기 제 4 구동 모드용 제 2 게이트 출력 신호(GOE_4H2)를 4N-2번째 논리 게이트(LG2, LG6, 내지 LGi-2)에 공급하고, 상기 제 4 구동 모드용 제 3 게이트 출력 신호(GOE_4H3)를 상기 4N-1번째 논리 게이트(LG3, LG7, 내지 LGi-1)에 공급하며, 상기 제 4 구동 모드용 제 4 게이트 출력 신호(GOE_4H4)를 상기 4N번째 논리 게이트(LG4, LG8, 내지 LGi)에 공급한다.
이와 같은, 본 발명의 일 예에 따른 디스플레이 장치의 게이트 구동 장치(100)는 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 따른 구동 모드에 대응되는 펄스 폭을 갖는 게이트 스타트 신호(GSP)와 게이트 출력 신호(GOE)를 생성함으로써 비중첩 구동 방식 또는 적어도 1 수평 기간 동안 중첩되는 중첩 구동 방식의 스캔 신호(SS1 내지 SSi)를 생성해 디스플레이 패널(200)에 공급하게 된다.
따라서, 본 발명은 비중첩 구동 방식 또는 중첩 구동 방식의 디스플레이 장치에 공용으로 적용할 수 있는 게이트 구동 장치(100)를 제공할 수 있다. 특히, 본 발명에 따른 게이트 구동 장치(100)가 중첩 구동 방식의 스캔 신호(SS1 내지 SSi)를 생성해 디스플레이 패널(200)에 공급할 경우, 디스플레이 패널(200)의 화소에 형성된 산화물 박막 트랜지스터의 오프 시간을 감소(또는 산화물 박막 트랜지스터의 온 시간을 증가)시켜 산화물 박막 트랜지스터에 인가되는 네거티브 바이어스(negative bias)의 구동 시간을 감소시키고, 이를 통해 산화물 박막 트랜지스터의 문턱 전압이 음(negative)의 전압 쪽으로 쉬프트되는 것을 최소화하여 산화물 박막 트랜지스터의 신뢰성을 향상시킨다.
도 9는 본 발명의 실시 예에 따른 액정 표시 장치를 개략적으로 나타내는 도면이다.
도 9를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치는 디스플레이 패널(200), 데이터 구동부(300), 게이트 구동부(400), 인쇄 회로 기판(500), 및 타이밍 제어부(600)를 포함하여 구성된다.
상기 디스플레이 패널(200)은 액정층을 사이에 두고 대향 합착된 제 1 및 제 2 기판(210, 220)을 포함한다.
상기 제 1 기판(210)은 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)의 교차에 의해 정의되는 화소 영역에 형성된 복수의 화소(P)를 갖는 표시 영역(AA), 및 표시 영역(AA)의 주변에 마련된 비표시 영역(NA)을 포함한다.
상기 복수의 화소(P) 각각은 게이트 라인(GL)과 복수의 데이터 라인(DL)에 접속된 산화물 박막 트랜지스터(T), 및 산화물 박막 트랜지스터(T)에 접속된 화소 전극, 및 화소 전극과 공통 전극 사이에 형성된 커패시터(Cst)를 포함하여 구성된다. 상기 산화물 박막 트랜지스터(T)는 게이트 라인(GL)으로부터 공급되는 스캔 신호에 의해 턴-온됨으로써 데이터 라인(DL)으로부터 공급되는 데이터 신호를 화소 전극에 공급한다. 상기 커패시터(Cst)는 상기 데이터 신호에 대응되는 전압을 저장하고, 상기 산화물 박막 트랜지스터(T)가 오프되면, 저장된 전압으로 화소 전극과 공통 전극 간의 전압을 유지시킨다.
상기 제 2 기판(220)은 실런트에 의해 액정층을 사이에 두고 제 1 기판(210)과 대향 합착되어 상기 비표시 영역(NA)을 제외한 나머지 제 1 기판(210) 전체를 덮는다. 이러한, 제 2 기판(220)은 각 화소(P)에 중첩되는 개구 영역을 정의하는 차광층(미도시), 및 상기 개구 영역에 형성된 컬러필터층을 포함한다. 선택적으로, 상기 제 2 기판(220)은 액정층의 구동 방식에 따라 공통 전압이 공급되는 공통 전극을 포함한다.
이와 같은, 상기 디스플레이 패널(200)은 각 화소(P)에 공급되는 데이터 신호에 따라 액정층을 구동하여 백 라이트 유닛(미도시)으로부터 조사되는 광의 투과율을 조절하여 영상을 표시하게 된다.
상기 데이터 구동부(300)는 제 1 방향(X)에 따른 상기 제 1 기판(210)의 제 1 비표시 영역(NA)에 부착되어 상기 복수의 데이터 라인(DL)에 데이터 신호를 공급한다. 이를 위해, 상기 데이터 구동부(300)는 복수의 데이터 연성 회로 필름(310), 및 복수의 데이터 구동 집적 회로(320)를 포함한다.
상기 복수의 데이터 연성 회로 필름(310)는 복수의 데이터 라인(DL)에 연결되도록 상기 제 1 기판(210)의 제 1 비표시 영역(NA)에 형성된 데이터 패드부(미도시)에 부착된다. 이러한, 상기 데이터 연성 회로 필름(310) 각각은 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Board 또는 Chip On Film)로 이루어져 TAB(Tape Automated Bonding) 공정에 의해 데이터 패드부에 부착될 수 있다.
상기 복수의 데이터 구동 집적 회로(320) 각각은 상기 복수의 데이터 연성 회로 필름(310)에 각각 실장된다. 이러한, 상기 복수의 데이터 구동 집적 회로(320) 각각은 해당 데이터 연성 회로 필름(310)을 통해 인쇄 회로 기판(500)으로부터 공급되는 화소 데이터와 데이터 제어 신호 및 복수의 기준 감마 전압을 이용하여 화소 데이터를 아날로그 형태의 데이터 신호로 변환하고, 변환된 데이터 신호를 해당 데이터 연성 회로 필름(310)과 데이터 패드부를 통해 해당 데이터 라인(DL)에 공급한다.
일 예에 따른 게이트 구동부(400)는 상기 제 1 방향(X)과 교차하는 제 2 방향(Y)에 대응되는 제 1 기판(210)의 제 2 비표시 영역(NA)에 부착되어 상기 복수의 게이트 라인(GL)에 스캔 신호를 순차적으로 공급한다. 이를 위해, 일 예에 따른 게이트 구동부(400)는 복수의 게이트 연성 회로 필름(410), 및 복수의 게이트 구동 집적 회로(420)를 포함한다.
상기 복수의 게이트 연성 회로 필름(410)는 복수의 게이트 라인(DL)에 연결되도록 상기 제 1 기판(210)의 제 2 비표시 영역(NA)에 형성된 게이트 패드부(미도시)에 부착된다. 이러한, 상기 복수의 게이트 연성 회로 필름(410) 각각은 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Board 또는 Chip On Film)로 이루어져 TAB(Tape Automated Bonding) 공정에 의해 게이트 패드부에 부착될 수 있다.
상기 복수의 게이트 구동 집적 회로(420) 각각은 상기 게이트 연성 회로 필름(410)에 각각 실장된다. 이러한, 상기 복수의 게이트 구동 집적 회로(420)는 타이밍 제어부(600)로부터 공급되는 기준 게이트 스타트 신호와 게이트 쉬프트 클럭 및 기준 게이트 출력 신호를 이용하여 스캔 신호를 생성해 상기 게이트 연성 회로 필름(410)과 상기 게이트 패드부를 통해 해당 게이트 라인(GL)에 공급한다. 이때, 상기 기준 게이트 스타트 신호와 게이트 쉬프트 클럭 및 기준 게이트 출력 신호는 데이터 구동부(300), 및 제 1 기판(210)의 비표시 영역에 형성된 게이트 제어 신호 라인(미도시)을 통해 상기 게이트 구동 집적 회로(420)에 공급된다.
선택적으로, 다른 예에 따른 게이트 구동부(400)는 복수의 게이트 구동 집적 회로(420)만으로 구성될 수 있으며, 이 경우, 상기 복수의 게이트 구동 집적 회로(420) 각각은 COG(Chip On Glass) 방식에 따른 상기 제 1 기판(210)의 제 2 비표시 영역에 마련된 게이트 패드부에 직접 실장될 수도 있다. 이때, 상기 기준 게이트 스타트 신호와 게이트 쉬프트 클럭 및 기준 게이트 출력 신호는 데이터 구동부(300), 및 제 1 기판(210)의 비표시 영역에 형성된 게이트 제어 신호 라인(미도시)을 통해 상기 게이트 구동 집적 회로(420)에 공급된다.
상기 복수의 게이트 구동 집적 회로(420) 각각은 도 3에 도시된 게이트 구동 장치(100)로 구성됨으로써 전술한 바와 같이, 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 따른 구동 모드에 대응되는 펄스 폭을 갖는 스캔 신호를 생성하여 복수의 게이트 라인GL)에 순차적으로 공급한다. 따라서, 도 3에 도시된 게이트 구동 장치(100)로 구성되는 게이트 구동 집적 회로(420)에 대한 중복 설명은 생략하기로 한다.
상기 인쇄 회로 기판(500)은 데이터 구동부(300)의 데이터 연성 회로 필름(310)에 공통적으로 부착된다. 이러한 상기 인쇄 회로 기판(500)에는 타이밍 제어부(600), 유저 커넥터(미도시), 기준 감마 전압과 공통 전압 및 각종 전원 전압을 생성하는 전원 생성부(미도시) 등이 실장된다.
상기 타이밍 제어부(600)는 유저 커넥터를 통해 입력되는 영상 데이터를 디스플레이 패널(200)의 구동에 알맞도록 정렬하여 화소 데이터를 생성함과 아울러 유저 커넥터(미도시)를 통해 입력되는 타이밍 동기 신호를 기반으로 데이터 제어 신호를 생성한다. 상기 화소 데이터 및 데이터 제어 신호는 상기 인쇄 회로 기판(500)과 데이터 연성 회로 필름(310)을 통해 각 데이터 구동 집적 회로(320)에 공급된다.
또한, 타이밍 제어부(600)는 상기 기준 게이트 스타트 신호와 게이트 쉬프트 클럭 및 기준 게이트 출력 신호를 생성하여 각 게이트 구동 집적 회로(420)에 제공한다.
선택적으로, 상기 타이밍 제어부(600)는 상기 인쇄 회로 기판(500)에 실장되지 않고, 상기 인쇄 회로 기판(500)에 연결되는 별도의 제어 보드(미도시)에 실장될 수 있다. 그리고, 상기 제 2 방향(Y)을 기준으로 상기 제 1 기판(210)의 제 2 비표시 영역(NA)과 나란한 제 3 비표시 영역(NA)에는 복수의 게이트 라인(GL)에 연결되는 게이트 패드부가 추가로 형성될 수 있고, 이 경우, 상기 복수의 게이트 구동부(400)는 상기 제 1 기판(210)의 제 3 비표시 영역(NA)에 추가로 형성된 게이트 패드부에 추가로 연결될 수 있다. 이에 따라, 상기 스캔 신호는 각 게이트 라인(GL)의 일단과 타단에서 동시에 공급되게 된다.
이와 같은, 본 발명에 따른 액정 표시 장치는 제 1 및 제 2 펄스 폭 선택 신호(SEL1, SEL2)에 기초한 구동 모드에 대응되는 펄스 폭을 갖는 스캔 신호를 각 화소(P)의 산화물 박막 트랜지스터(T)에 공급함으로써 산화물 박막 트랜지스터의 오프 시간을 감소(또는 산화물 박막 트랜지스터의 온 시간을 증가)시키고, 이를 통해 산화물 박막 트랜지스터에 인가되는 네거티브 바이어스(negative bias)의 구동 시간을 감소시킴으로써 산화물 박막 트랜지스터의 문턱 전압이 음(negative)의 전압 쪽으로 쉬프트되는 것을 최소화하여 산화물 박막 트랜지스터의 신뢰성을 향상시키고, 이를 통해 영상의 화질을 향상시킬 수 있다.
도 10은 본 발명에 있어서, 산화물 박막 트랜지스터의 트랜스퍼 특성에 대한 시뮬레이션 파형도이다.
우선, 도 10에서, 그래프 A는 네거티브 바이어스(negative bias)가 인가되지 않는 경우에 대한 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타내며, 그래프 B, C, D, 및 E 각각은 본 발명의 제 1 내지 제 4 구동 모드별 스캔 신호에 대한 산화물 박막 트랜지스터의 트랜스퍼 특성을 나타낸다.
도 10의 그래프 C, D, 및 E에서 알 수 있듯이, 게이트 스타트 신호의 펄스 폭이 1 수평 기간 이상으로 증가할 수록 산화물 박막 트랜지스터의 문턱 전압이 음(negative)의 전압 쪽으로 쉬프트되는 현상이 감소하는 것을 확인할 수 있다. 따라서, 본 발명은 산화물 박막 트랜지스터의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 게이트 구동 장치 110: 신호 생성부
112: 게이트 스타트 신호 생성부 112a: 제 1 카운터부
112b: 제 1 선택부 114: 게이트 출력 신호 생성부
114a: 제 2 카운터부 114b: 제 2 선택부
120: 쉬프트 레지스터부 122: 쉬프트 레지스터
124: 신호 전달부 126: 신호 마스킹부
130: 레벨 쉬프터부 140: 출력부
200: 디스플레이 패널 300: 데이터 구동부
400: 게이트 구동부 420: 게이트 구동 집적 회로
500: 인쇄 회로 기판 600: 타이밍 제어부

Claims (10)

  1. 디스플레이 패널의 화소에 형성된 산화물 박막 트랜지스터를 구동하기 위한 게이트 구동 장치로서,
    기준 게이트 스타트 신호와 기준 게이트 출력 신호 각각에 기초하여, 펄스 폭 선택 신호에 대응되는 펄스 폭을 갖는 게이트 스타트 신호와 게이트 출력 신호를 생성하는 신호 생성부;
    상기 신호 생성부로부터 공급되는 게이트 스타트 신호와 게이트 출력 신호를 이용하여 순차적으로 쉬프트되는 복수의 게이트 신호를 생성하는 쉬프트 레지스터부; 및
    게이트 온 전압과 게이트 오프 전압을 이용해 상기 쉬프트 레지스터부로부터 순차적으로 공급되는 상기 게이트 신호의 전압 레벨을 레벨 쉬프팅시켜 복수의 스캔 신호를 생성하는 레벨 쉬프터부를 포함하는 디스플레이 장치의 게이트 구동 장치.
  2. 제 1 항에 있어서,
    상기 순차적으로 생성되는 인접한 스캔 신호는 일부 기간 동안 서로 중첩되는 디스플레이 장치의 게이트 구동 장치.
  3. 제 1 항에 있어서,
    상기 신호 생성부는 게이트 쉬프트 클럭과 상기 기준 게이트 스타트 신호를 이용하여 상기 펄스 폭 선택 신호에 따른 구동 모드에 대응되는 펄스 폭을 갖는 게이트 스타트 신호를 생성하고, 상기 게이트 쉬프트 클럭과 상기 기준 게이트 출력 신호를 이용하여 상기 구동 모드에 대응되는 적어도 하나의 게이트 출력 신호를 생성하는 디스플레이 장치의 게이트 구동 장치.
  4. 제 3 항에 있어서,
    상기 신호 생성부는,
    상기 기준 게이트 스타트 신호를 기반으로 상기 게이트 쉬프트 클럭을 이용하여 구동 모드별로 다른 펄스 폭을 갖는 복수의 게이트 스타트 신호를 생성하고, 상기 복수의 게이트 스타트 신호 중에서 상기 구동 모드에 대응되는 구동 모드용 게이트 스타트 신호를 상기 쉬프트 레지스터부에 공급하는 게이트 스타트 신호 생성부; 및
    상기 게이트 쉬프트 클럭을 기반으로 상기 기준 게이트 출력 신호를 이용하여 구동 모드별로 다른 펄스 폭과 다른 개수를 갖는 적어도 하나의 게이트 출력 신호를 생성하고, 상기 구동 모드별 게이트 출력 신호 중에서 상기 구동 모드에 대응되는 구동 모드용 적어도 하나의 게이트 출력 신호를 상기 쉬프트 레지스터부에 공급하는 게이트 출력 신호 생성부를 포함하는 디스플레이 장치의 게이트 구동 장치.
  5. 제 4 항에 있어서,
    상기 게이트 스타트 신호 생성부는 1 내지 4 수평 기간 각각에 대응되는 펄스 폭을 갖는 제 1 내지 제 4 구동 모드용 게이트 스타트 신호를 각각 생성하는 디스플레이 장치의 게이트 구동 장치.
  6. 제 5 항에 있어서,
    상기 게이트 스타트 신호 생성부는,
    상기 기준 게이트 스타트 신호를 기반으로 상기 게이트 쉬프트 클럭을 카운팅하여 상기 제 1 내지 제 4 구동 모드용 게이트 스타트 신호를 생성하는 제 1 카운터부; 및
    상기 제 1 카운터부로부터 공급되는 상기 제 1 내지 제 4 구동 모드용 게이트 스타트 신호 중에서 상기 구동 모드에 대응되는 게이트 스타트 신호를 상기 쉬프트 레지스터부에 공급하는 제 1 선택부를 포함하는 디스플레이 장치의 게이트 구동 장치.
  7. 제 3 항에 있어서,
    상기 게이트 출력 신호 생성부는 1 수평 기간에 대응되는 펄스 폭을 갖는 제 1 구동 모드용 게이트 출력 신호, 2 수평 기간에 대응되는 펄스 폭을 가지면서 상기 게이트 쉬프트 클럭의 1클럭 만큼 쉬프트되는 제 2 구동 모드용 제 1 및 제 2 게이트 출력 신호, 3 수평 기간에 대응되는 펄스 폭을 가지면서 상기 게이트 쉬프트 클럭의 1클럭 만큼 쉬프트되는 제 3 구동 모드용 제 1 내지 제 3 게이트 출력 신호, 및 4 수평 기간에 대응되는 펄스 폭을 가지면서 상기 게이트 쉬프트 클럭의 1클럭 만큼 쉬프트되는 제 4 구동 모드용 제 1 내지 제 4 게이트 출력 신호를 각각 생성하는 디스플레이 장치의 게이트 구동 장치.
  8. 제 7 항에 있어서,
    상기 게이트 출력 신호 생성부는,
    상기 게이트 쉬프트 클럭을 기반으로 상기 기준 게이트 출력 신호를 카운팅하여 상기 제 1 내지 제 4 구동 모드용 게이트 출력 신호를 생성하는 제 2 카운터부; 및
    상기 제 2 카운터부로부터 공급되는 상기 제 1 내지 제 4 구동 모드용 게이트 출력 신호 중에서 상기 구동 모드에 대응되는 구동 모드용 게이트 출력 신호를 상기 쉬프트 레지스터부에 공급하는 제 2 선택부를 포함하는 디스플레이 장치의 게이트 구동 장치.
  9. 제 2 항에 있어서,
    상기 쉬프트 레지스터부는,
    상기 게이트 쉬프트 클럭과 상기 신호 생성부로부터 구동 모드에 따라 공급되는 게이트 스타트 신호를 이용하여 순차적으로 쉬프트되는 복수의 쉬프트 출력 신호를 생성하는 쉬프트 레지스터;
    상기 복수의 쉬프트 출력 신호 각각에 대응되는 게이트 출력 신호를 이용하여 상기 복수의 쉬프트 출력 신호 각각의 일부를 마스킹하는 복수의 논리 게이트를 갖는 신호 마스킹부; 및
    상기 신호 생성부로부터 구동 모드에 따라 공급되는 게이트 출력 신호를 상기 복수의 쉬프트 출력 신호 각각에 대응되는 논리 게이트에 공급하는 신호 전달부를 포함하는 디스플레이 장치의 게이트 구동 장치.
  10. 복수의 게이트 라인과 복수의 데이터 라인에 의해 교차되는 복수의 화소 영역마다 형성된 산화물 박막 트랜지스터를 포함하는 복수의 화소를 갖는 디스플레이 패널;
    상기 게이트 라인에 접속된 산화물 박막 트랜지스터를 스위칭시키는 스캔 신호를 생성하여 상기 복수의 게이트 라인에 순차적으로 공급하는 게이트 구동부;
    화소 데이터를 데이터 신호로 변환하여 상기 데이터 라인에 공급하는 데이터 구동부; 및
    상기 게이트 구동부와 상기 데이터 구동부 각각의 구동을 제어하고, 상기 화소 데이터를 상기 데이터 구동부에 공급하는 타이밍 제어부를 포함하며,
    상기 게이트 구동부는 청구항 1 내지 청구항 9 중 어느 하나에 기재된 게이트 구동 장치를 포함하는 액정 표시 장치.
KR1020140071179A 2014-06-12 2014-06-12 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치 KR102168015B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140071179A KR102168015B1 (ko) 2014-06-12 2014-06-12 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140071179A KR102168015B1 (ko) 2014-06-12 2014-06-12 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20150142839A true KR20150142839A (ko) 2015-12-23
KR102168015B1 KR102168015B1 (ko) 2020-10-21

Family

ID=55082128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140071179A KR102168015B1 (ko) 2014-06-12 2014-06-12 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR102168015B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120032338A (ko) * 2010-09-28 2012-04-05 엘지디스플레이 주식회사 입체 영상 표시장치
KR101152129B1 (ko) * 2005-06-23 2012-06-15 삼성전자주식회사 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
KR20140064170A (ko) * 2012-11-19 2014-05-28 삼성디스플레이 주식회사 표시장치, 전원제어장치 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152129B1 (ko) * 2005-06-23 2012-06-15 삼성전자주식회사 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
KR20120032338A (ko) * 2010-09-28 2012-04-05 엘지디스플레이 주식회사 입체 영상 표시장치
KR20140064170A (ko) * 2012-11-19 2014-05-28 삼성디스플레이 주식회사 표시장치, 전원제어장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR102168015B1 (ko) 2020-10-21

Similar Documents

Publication Publication Date Title
TWI426482B (zh) 顯示裝置及控制該裝置之閘脈衝調變之方法
US10102793B2 (en) Built-in gate driver and display device using the same
KR101056375B1 (ko) 쉬프트 레지스터와, 이를 이용한 게이트 구동 회로 및표시 패널
JP4650823B2 (ja) シフトレジスタ、スキャン駆動回路、及びこれを備えた表示装置
US9190169B2 (en) Shift register and flat panel display device having the same
US11244644B2 (en) Shift register and display device using the same
CN102117593B (zh) 显示装置和控制选通脉冲的方法
US10235955B2 (en) Stage circuit and scan driver using the same
KR20150106371A (ko) 표시장치 및 그 구동방법
KR102281753B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20170079997A (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
KR101366877B1 (ko) 표시장치
KR101808338B1 (ko) 표시장치와 그 게이트펄스 제어방법
KR20160077315A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102054682B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
KR20130067989A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시장치
KR20170124425A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102497467B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR102040650B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20080035146A (ko) 액정 표시 장치
KR101363194B1 (ko) 표시장치
KR102168015B1 (ko) 디스플레이 장치의 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
KR20110072293A (ko) 백라이트유닛과 이를 이용한 액정표시장치
KR102634769B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant