KR20150125674A - ＳｉＯＣ를 포함하는 막의 촉매적 원자층 증착 - Google Patents

ＳｉＯＣ를 포함하는 막의 촉매적 원자층 증착 Download PDF

Info

Publication number
KR20150125674A
KR20150125674A KR1020157025636A KR20157025636A KR20150125674A KR 20150125674 A KR20150125674 A KR 20150125674A KR 1020157025636 A KR1020157025636 A KR 1020157025636A KR 20157025636 A KR20157025636 A KR 20157025636A KR 20150125674 A KR20150125674 A KR 20150125674A
Authority
KR
South Korea
Prior art keywords
precursor
film
catalyst
substrate
diol
Prior art date
Application number
KR1020157025636A
Other languages
English (en)
Inventor
데이비드 톰슨
제프리 더블유. 안티스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150125674A publication Critical patent/KR20150125674A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
    • C07C31/00—Saturated compounds having hydroxy or O-metal groups bound to acyclic carbon atoms
    • C07C31/18—Polyhydroxylic acyclic alcohols
    • C07C31/20—Dihydroxylic alcohols
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 SiOC를 증착하는 방법들을 제공한다. 특정 방법들은 중성의 2 전자 도너 베이스를 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시키는 것을 포함한다. 제1 전구체는 화학식 (XyH3 - ySi)zCH4 -z, 또는 (XyH3- ySi)(CH2)n(SiXyH3-y)이며, 여기서 X는 할로겐이며, y는 1 내지 3의 값을 가지며, z는 1 내지 3의 값을 가지며, n은 2 내지 5의 값을 갖는다. 제2 전구체는 물, 또는 탄소 및 적어도 두 개의 하이드록실 기들을 함유한 화합물을 포함한다. 특정의 다른 방법들은 중성의 2 전자 도너 베이스를 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시키되, 제1 전구체가 SiX4 또는 X3Si-SiX3이며, 여기서 X는 할라이드이며, 제2 전구체는 탄소 및 적어도 두 개의 하이드록실 기들을 포함하는 것에 관한 것이다.

Description

ＳｉＯＣ를 포함하는 막의 촉매적 원자층 증착{CATALYTIC ATOMIC LAYER DEPOSITION OF FILMS COMPRISING SiOC}
본 발명은 일반적으로 박막들을 증착시키는 방법들에 관한 것이다. 특히, 본 발명은 SiOC 막들의 증착을 위한 원자층 증착 공정들에 관한 것이다.
기판 표면 상에 박막들의 증착은 반도체 가공, 확산 배리어 코팅들(diffusion barrier coating) 및 자기 판독/기록 헤드(magnetic read/write head)용 유전체들을 포함하는 다양한 산업들에서 중요한 공정이다. 반도체 산업에서, 특히, 소형화는 고종횡비 구조들 상에 콘포멀한 코팅들(conformal coating)을 형성시키기 위해 박막 증착의 원자 수준 제어를 필요로 한다. 제어되고 콘포멀한 증착으로 박막들을 증착시키는 하나의 방법은 원자층 증착(ALD)으로서, 이는 정확한 두께의 층들을 형성시키기 위해 순차적인 표면 반응들을 이용한다. 대부분의 ALD 공정들은 2성분 화합물 막(binary compound film)을 증착시키는 이원 반응 순서(binary reaction sequence)들을 기반으로 한다. 표면 반응들이 순차적이기 때문에, 두 개의 가스 상 반응물들은 접촉하지 않으며, 입자들을 형성시키고 증착시킬 수 있는 가능한 가스 상 반응들이 한정된다.
ALD는 기판 표면들 상에 금속들 및 금속 화합물들을 증착시키기 위해 사용된다. Al2O3 증착은 ALD의 특징인 순차적이고 자가-제한적인 반응들을 예시하는 통상적인 ALD 공정의 일 예이다. Al2O3 ALD는 일반적으로 트리메틸알루미늄(TMA, 종종 반응 "A" 또는 "A" 전구체로 지칭됨) 및 H2O(종종, "B" 반응 또는 "B" 전구체로 지칭됨)를 사용한다. 이원 반응 중 단계 A에서, 하이드록실 표면 종들은 증기 상 TMA와 반응하여 표면-결합된 AlOAl(CH3)2 및 가스 상의 CH4를 형성시킨다. 이러한 반응은 표면 상의 반응성 사이트(reactive site)들의 수에 의해 자가-제한된다. 이원 반응 중 단계 B에서, 표면-결합된 화합물의 AlCH3은 증기 상 H2O와 반응하여 표면에 결합된 AlOH 및 가스 상의 CH4를 형성시킨다. 이러한 반응은 표면 결합된 AlOAl(CH3)2 상의 이용 가능한 반응성 사이트들의 한정된 수에 의해 자가-제한된다. A 및 B의 후속 사이클들인, 반응들 사이에 그리고 반응 사이클들 사이에 가스 상 반응 산물들 및 미반응된 증기 상 전구체들을 퍼징시키는 것은 요망되는 막 두께를 얻기 위해 필수적으로 선형 방식으로 Al2O3 성장을 형성시킨다.
증착을 용이하게 하기 위하여, 촉매들은 일부 ALD 공정들 동안에서 사용된다. 촉매는 증착 공정 동안에 둘 이상의 종들 간의 반응을 활성화시키기 위해 사용된다. 촉매적 ALD를 포함하는 하나의 공정은 물 및 SiCl4를 사용한 SiO2의 증착을 포함한다. 그러나, 다른 막들을 위한 신규한 촉매적 ALD 방법들이 요망된다.
본 발명의 일 양태는 막을 증착시키는 방법에 관한 것이다. 본 방법은 중성의 2 전자 도너 베이스(neutral two electron donor base)를 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시키는 것을 포함하며, 제1 전구체는 화학식 (XyH3 - ySi)zCH4 -z 또는 (XyH3 - ySi)(CH2)n(SiXyH3 -y)를 가지며, 여기서 X는 할로겐이며, y는 1 내지 3의 값을 가지며, z는 1 내지 3의 값을 가지며, n은 2 내지 5의 값을 가지며, 제2 전구체는 물, 또는 탄소 및 적어도 두 개의 하이드록실 기들을 함유한 화합물을 포함한다. 하나 이상의 구체예들에서, 각 X는 독립적으로 Cl, Br 및 I로부터 선택된다.
일부 구체예들에서, 제1 전구체는 화학식 (XyH3 - ySi)zCH4 -z를 갖는다. 추가 구체예들에서, 제1 전구체는 하기 구조로 표현되는 구조를 갖는다:
Figure pct00001
일부 구체예들에서, 제1 전구체는 비스(트리클로로실릴)메탄을 포함한다. 하나 이상의 구체예들에서, 제1 전구체는 화학식 (XyH3 - ySi)(CH2)n(SiXyH3 -y)를 갖는다. 추가 구체예들에서, n은 2 또는 3의 값을 갖는다.
일부 구체예들에서, 촉매는 아민을 포함한다. 하나 이상의 구체예들에서, 촉매는 피리딘 또는 NH3을 포함한다. 일부 구체예들에서, 제2 전구체는 디올을 포함한다. 하나 이상의 구체예들에서, 디올은 에틸렌 글리콜, 프로필렌 글리콜 및 부탄-1,4-디올을 포함한다. 일부 구체예들에서, SiOC를 포함하는 막이 제공된다.
본 발명의 다른 양태는 중성의 2 전자 도너 베이스를 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시켜 SiOC를 포함하는 막을 제공하는 것을 포함하는 막을 증착시키는 방법으로서, 제1 전구체가 SiX4 또는 X3Si-SiX3을 포함하며, 여기서, X는 할라이드이며, 제2 전구체가 탄소 및 적어도 두 개의 하이드록실 기들을 함유하는 화합물을 포함하는 방법에 관한 것이다. 하나 이상의 구체예들에서, X는 Cl, Br 및 I로 이루어진 군으로부터 선택된다.
일부 구체예들에서, 제1 전구체는 SiX4를 포함한다. 하나 이상의 구체예들에서, 촉매는 아민을 포함한다. 일부 구체예들에서, 촉매는 피리딘 또는 NH3를 포함한다. 하나 이상의 구체예들에서, 제2 전구체는 디올이다. 일부 구체예들에서, 디올은 에틸렌 글리콜, 프로필렌 글리콜 및 부탄-1,4-디올을 포함한다.
본 발명의 제3 양태는 피리딘을 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시키는 것을 포함하는 막을 증착시키는 방법으로서, 제1 전구체가 비스(트리클로로실릴)메탄을 포함하며, 제2 전구체가 물을 포함하는 방법에 관한 것이다.
본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 구체예들을 참조로 하여 이루어질 수 있는데, 이러한 구체예들 중 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 구체예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 구체예들을 허용할 수 있기 때문이다.
도 1은 본 발명의 하나 이상의 구체예들에 따른 예시적인 펄스 순서를 도시한 것이다.
도 2는 본 발명의 하나 이상의 구체예들에 따라 증착된 막의 원소 함량의 깊이 프로파일(depth profile)을 도시한 것이다.
도 3은 포토레지스트 기판(photoresist substrate) 위에 본 발명의 하나 이상의 구체예들에 따라 증착된 막의 투과 전자 현미경 이미지를 도시한 것이다.
도 4는 실리콘 기판 위에 본 발명의 하나 이상의 구체예들에 따라 증착된 막의 투과 전자 현미경 이미지를 도시한 것이다.
도 5는 블랭킷(blanket) Si(100) 위에 본 발명의 하나 이상의 구체예들에 따라 증착된 막의 투과 전자 현미경 이미지를 도시한 것이다.
본 발명의 여러 예시적인 구체예들을 기술하기 전에, 본 발명이 하기 설명에 기술된 구조 또는 공정 단계들의 세부사항들로 제한되지 않는 것으로 이해된다. 본 발명은 다른 구체예들일 수 있고, 다양한 방식으로 실행되거나 수행될 수 있다. 또한, 본 발명의 착물들 및 리간드들이 본원에서 특정 입체화학을 갖는 구조식들을 사용하여 예시될 수 있는 것으로 이해된다. 이러한 예시들은 단지 예로서 의도되고 기술된 구조를 임의의 특정 입체화학으로 한정하는 것으로 해석되지 않는다. 오히려, 예시된 구조들은 명시된 화학식을 갖는 모든 이러한 착물들 및 리간드들을 포함하는 것으로 의도된다.
본원에서 사용되는 "기판(substrate)"은 임의의 기판, 또는 제작 공정 동안 막 가공이 형성되는 기판 상에 형성된 물질 표면을 지칭한다. 예를 들어, 가공이 수행될 수 있는 기판 표면은 적용에 따라, 실리콘, 실리콘 옥사이드, 변형된 실리콘, 절연체 상의 실리콘(SOI), 탄소 도핑된 실리콘 옥사이드들, 실리콘 니트라이드, 도핑된 실리콘, 게르마늄, 갈륨 아르세나이드, 유리, 사파이어와 같은 물질들, 및 임의의 다른 물질들, 예를 들어 금속들, 금속 니트라이드들, 금속 합금들, 및 다른 전도성 물질들을 포함한다. 기판들은, 비제한적으로, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 연마, 에칭, 환원, 산화, 하이드록실화, 어닐링 및/또는 베이킹하기 위해 사전처리 공정에 노출될 수 있다. 기판 표면 자체 상에서의 직접적인 막 가공 이외에, 본 발명에서, 기술된 임의의 막 가공 단계들은 또한, 하기에 보다 상세히 기술되는 바와 같이 기판 상에 형성된 하부층 상에서 수행될 수 있으며, 용어 "기판 표면(substrate surface)"은 문맥이 명시하는 바와 같이 이러한 하부층을 포함하도록 의도된다.
SiOC 막들이 할로겐을 함유한 특정 실리콘 전구체들 및 물 또는 디올로부터 선택된 제2 전구체를 사용하여 증착될 수 있다는 것이 발견되었다. 디올 또는 실리콘 전구체 중 어느 하나는 탄소를 함유할 수 있으며, 이는 결론 막에 도입되게 된다. 이러한 SiOC 막들은 통상적인 SiO2 막들 보다 더욱 양호한 유전 상수들을 나타낼 수 있다. 상세하게, 탄소 함량은 유전 상수를 낮출 수 있는데, 이는 트랜지스터 수준(transistor level)에서 누출을 낮춘다.
이에 따라, 본 발명의 일 양태는 막을 증착시키는 방법에 관한 것이다. 본 방법은 중성의 2 전자 도너 베이스를 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시키는 것을 포함하며, 제1 전구체는 화학식 (XyH3 -ySi)zCH4-z, 또는 (XyH3 - ySi)(CH2)n(SiXyH3 -y)를 가지며, 여기서 X는 할로겐이며, y는 1 내지 3의 값을 가지며, z는 1 내지 3의 값을 가지며, n은 2 내지 5의 값을 가지며, 제2 전구체는 물, 또는 탄소 및 적어도 두 개의 하이드록실 기들을 함유한 화합물을 포함한다. 하나 이상의 구체예들에서, SiOC를 포함하는 막이 제공된다.
제1 전구체는 실리콘 전구체이고, 실리콘 및 탄소 공급원 둘 모두로서 작용할 수 있다. 일부 구체예들에서, 제1 전구체는 화학식 (XyH3 - ySi)zCH4 -z를 갖는다. 하나 이상의 구체예들에서, 각 X는 독립적으로 Cl, Br 및 I로부터 선택된다. 추가 구체예들에서, X 기들 중 적어도 하나는 Cl이다. 다른 추가 구체예에서, 모든 X 기들은 Cl이다. 이러한 화합물은 비스(트리클로로실릴)메탄, 헥사클로로디실릴메틸렌, 1,1'-메틸렌비스(1,1,1-트리클로로실란), 또는 메틸렌비스(트리클로로실란)으로서 알려져 있고, 하기 구조로 표현되는 구조를 갖는다:
Figure pct00002
적합한 전구체들의 다른 예는 하기 구조들로 표현되는 구조를 갖는 것들을 포함하지만, 이로 제한되지 않는다:
Figure pct00003
다른 구체예에서, 제1 전구체는 화학식 (XyH3 - ySi)(CH2)n(SiXyH3 -y)를 갖는다. 추가 구체예들에서, n은 2 또는 3의 값을 가지거나, 다른 추가 구체예에서 2의 값을 갖는다. 이러한 화학식의 화합물들은 출발 C:Si 비가 더욱 높아짐에 따라, 탄소 함량을 추가로 증가시키기 위해 사용될 수 있다. 하나 이상의 구체예들에서, 각 X는 독립적으로 Cl, Br 및 I로부터 선택된다. 추가 구체예들에서, X 기들 중 적어도 하나는 Cl이다. 다른 추가의 구체예들에서, 모든 X 기들은 Cl이다.
일부 구체예들에서, 제2 전구체는 물을 포함할 수 있다. 제2 전구체가 물을 포함하는 구체예들에서, 얻어진 막은 여전히 제1 전구체로부터의 탄소를 함유할 것이다.
다른 구체예들에서, 제2 전구체는 탄소 및 적어도 두 개의 하이드록실 기들을 함유하는 화합물을 포함한다. 추가 구체예들에서, 제2 전구체는 디올을 포함한다. 다른 추가의 구체예들에서, 탄소를 함유한 디올들이 사용될 수 있다. 이러한 구체예들에서, 막에 도입된 탄소는 제1 전구체 및 제2 전구체 둘 모두로부터 유래할 수 있다. 적합한 제2 전구체들은 에틸렌 글리콜, 프로필렌 글리콜 및 부탄-1,4-디올을 포함하지만, 이로 제한되지 않는다. 추가 구체예들에서, 디올은 에틸렌 글리콜을 포함한다. 임의의 특정 이론으로 한정하고자 하는 것으로 아니지만, 후속 증착 사이클들을 가능하게 하기 위하여 적어도 두 개의 하이드록실 기들이 필수적인 것으로 사료된다. 즉, 하나의 OH 기는 제2 전구체를 증착시키기 위해 사용되며, 이후에 제2 OH 기는 제1 전구체에서 Si-Cl과 반응하기 위한 다음 사이클을 위해 사용될 수 있다. 디올들을 사용하여 증착된 막들은 또한, 산소 결핍의 장점을 갖는 것으로 사료된다.
다양한 제1 전구체 및 제2 전구체는 증착된 막에서 탄소의 양을 조정하기 위해 선택될 수 있다. 전구체들의 탄소/실리콘 비가 높을수록, 얻어진 SiOC 막에서 비가 높아질 것이다. 예를 들어, 제1 전구체가 화학식 (XyH3 - ySi)(CH2)n(SiXyH3 -y)를 갖는 구체예들에서, 보다 긴 탄소 사슬들은 증착된 막에서 보다 높은 탄소 함량을 야기시키도록 선택될 수 있다. 하나 이상의 구체예들에서, 막의 탄소 함량은 약 10%이다.
촉매는 중성의 2 전자 도너 베이스를 포함한다. 하나 이상의 구체예들에서, 촉매는 아민을 포함한다. 추가 구체예들에서, 촉매는 3차 아민을 포함한다. 추가 구체예들에서, 촉매는 피리딘을 포함한다. 다른 구체예들에서, 촉매는 NH3을 포함한다. 100℃ 보다 높은 온도에서 SiOC 증착과 관련한 구체예들에서, 피리딘 보다 낮은 증기압을 갖는 3차 아민(20℃에서 약 20 torr 보다 낮음)이 사용될 수 있다.
예시적인 구체예에서, 본 방법은 아민을 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시키는 것을 포함하며, 제1 전구체는 비스(트리클로로실릴)메탄을 포함하며, 제2 전구체가 물을 포함한다. 추가 구체예들에서, 촉매는 피리딘을 포함한다. 하나 이상의 구체예들에서, SiOC를 포함하는 막이 제공된다.
본 발명의 다른 양태는 중성의 2 전자 도너 베이스를 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시키는 것을 포함하며, 제1 전구체가 SiX4 또는 X3Si-SiX3을 포함하며, 여기서 X는 할라이드이며, 제2 전구체가 탄소 및 적어도 두 개의 디올들을 함유하는 화합물을 포함하는, 막을 증착시키는 방법에 관한 것이다.
또한, 제1 전구체는 실리콘 전구체이다. 일부 구체예들에서, 제1 전구체는 SiX4를 포함한다. 다른 구체예들에서, 제1 전구체는 X3Si-SiX3을 포함한다. 하나 이상의 구체예들에서, 각 X는 독립적으로 Cl, Br 및 I로부터 선택된다. 추가 구체예들에서, X 기들 중 적어도 하나는 Cl이다. 다른 추가의 구체예들에서, 모든 X 기들은 Cl이다. 제1 전구체가 X3Si-SiX3을 포함하며 모든 X 기들이 염소인 구체예들에서, 화합물은 Cl3Si-SiCl3으로서, 이는 또한 헥사클로로디실란으로 알려져 있다. 이에 따라, 하나 이상의 구체예들에서, 실리콘 전구체는 SiCl4, SiBr4, 또는 SiI4로부터 선택된다.
제2 전구체는 탄소, 및 적어도 두 개의 하이드록실 기들을 포함한다. 탄소는 제2 전구체로부터 증착된 막에 도입될 수 있다. 이에 따라, 하나 이상의 구체예들에서, 얻어진 막은 SiOC를 포함한다. 일부 구체예들에서, 제2 전구체는 디올을 포함할 수 있다. 적합한 제2 전구체들은 에틸렌 글리콜, 프로필렌 글리콜 및 부탄-1,4-디올을 포함하지만, 이로 제한되지 않는다. 추가 구체예들에서, 디올은 에틸렌 글리콜을 포함한다. 또한, 상기에 논의된 바와 같이, 사이클을 반복하고 추가 증착을 얻기 위하여 적어도 두 개의 OH 기들이 요구되는 것으로 여겨진다.
촉매는 중성의 2 전자 도너 베이스를 포함한다. 하나 이상의 구체예들에서, 촉매는 아민을 포함한다. 추가 구체예들에서, 촉매는 3차 아민을 포함한다. 추가 구체예들에서, 촉매는 피리딘을 포함한다. 다른 구체예들에서, 촉매는 NH3를 포함한다. 100℃ 보다 높은 온도에서 SiOC 증착과 관련한 구체예들에서, 피리딘 보다 낮은 증기압을 갖는 3차 아민(20℃에서 약 20 torr 미만임)이 사용될 수 있다.
전구체들은 기판 표면에 연속적으로 또는 실질적으로 동시에 흘려 보내어지고/거나 노출될 수 있다. 기판이 전구체들에 연속적으로 노출되는 구체예들에서, 본 공정은 요망되는 막 두께가 달성될 때까지 반복될 수 있다. 본원에서 사용되는 "실질적으로 동시에"는 동축류(co-flow) 또는 단지 전구체들의 노출들 간에 중첩이 존재하는 것을 지칭한다. 하나 이상의 구체예들에서, 촉매는 반응물들 중 임의의 하나 이상과 함께 첨가된다. 다른 구체예들에서, 촉매는 단독으로, 임의의 전구체들 이전 및/또는 이후에 첨가된다.
ALD 반응을 위한 반응 조건들은 막 전구체들, 기판 표면 및 촉매의 성질들을 기초로 하여 선택될 것이다. 증착은 대기압에서 수행될 수 있지만, 또한 감압 하에서 수행될 수 있다. 촉매의 증기압은 이러한 적용들에서 실용적이도록 충분히 낮아야 한다. 기판 온도는 기판 표면의 접합을 손상되지 않게 유지시키고 가스상 반응물들의 열적 분해를 방지하기 위해 충분히 낮아야 한다. 그러나, 기판 온도는 또한 막 전구체들을 가스 상으로 유지시키고 표면 반응들을 위한 충분한 에너지를 제공하기 위해 충분히 높아야 한다. 특정 온도는 사용되는 특정 기판, 막 전구체들 및 촉매 및 압력에 의존적이다. 특정 기판, 막 전구체들, 및 촉매의 성질들은 반응에 대한 적절한 온도 및 압력을 선택할 수 있어, 당업자에게 공지된 방법들을 이용하여 평가될 수 있다.
하나 이상의 구체예들에서, 증착은 약 400, 350, 300, 250, 200, 150, 125, 또는 100℃ 미만의 온도에서 수행된다. 일부 구체예들에서, 증착은 약 70 내지 약 100℃, 약 70 내지 약 125℃, 또는 약 70 내지 약 125℃ 범위의 온도에서 수행된다.
하나 이상의 구체예들에 따르면, 기판은 층을 형성시키기 전 및/또는 후에 가공된다. 이러한 가공은 동일한 챔버에서 또는 하나 이상의 별도의 가공 챔버들에서 수행될 수 있다. 일부 구체예들에서, 기판은 제1 챔버에서 추가 가공을 위한 별도의 제2 챔버로 이동된다. 기판은 제1 챔버에서 별도의 가공 챔버로 직접적으로 이동될 수 있거나, 이는 제1 챔버에서 하나 이상의 이송 챔버들로 이동될 수 있고, 이후에 요망되는 별도의 가공 챔버로 이동될 수 있다. 이에 따라, 가공 기구는 이송 스테이션과 소통하는 다수의 챔버들을 포함할 수 있다. 이러한 부류의 기구는 "클러스터 툴(cluster tool)" 또는 "클러스터화된 시스템(clustered system)," 등으로 지칭될 수 있다.
일반적으로, 클러스터 툴은 기판 중심-확인 및 지향, 탈기, 어닐링, 증착 및/또는 에칭을 포함하는 다양한 기능들을 수행하는 다수의 챔버들을 포함하는 모듈형 시스템이다. 하나 이상의 구체예들에 따르면, 클러스터 툴은 적어도 제1 챔버 및 중앙 이송 챔버를 포함한다. 중앙 이송 챔버는 가공 챔버들과 로드 로크 챔버(load lock chamger)들 사이 및 사이들에서 기판들을 왕복시킬 수 있는 로보트(robot)를 하우징(house)할 수 있다. 이송 챔버는 통상적으로 진공 조건에서 유지되고, 기판들을 하나의 챔버에서 다른 챔버로 및/또는 클러스터 툴의 전면 단부에 정위된 로드 로크 챔버로 왕복시키기 위한 중간 스테이지(intermediate stage)를 제공한다. 본 발명을 위해 구성될 수 있는 두 개의 널리-공지된 클러스터 툴들은 Centura® 및 Endura®로서, 둘 모두는 Applied Materials, Inc.(Santa Clara, Calif.)로부터 입수 가능하다. 하나의 이러한 단계별-진공 기판 가공 기구의 세부사항은 미국특허번호 제5,186,718호[발명의 명칭: "Staged-Vacuum Wafer Processing Apparatus and Method," Tepman et al., 1993, 2월 16일에 발행됨]에 기술되어 있다. 그러나, 챔버들의 정확한 배열 및 조합은 본원에 기술된 바와 같이 공정의 특정 단계들을 수행할 목적들을 위해 변경될 수 있다. 사용될 수 있는 다른 가공 챔버들은 순환 층 증착 (CLD), 원자층 증착 (ALD), 화학적 증기 증착 (CVD), 물리적 증기 증착 (PVD), 에치(etch), 사전-세정(pre-clean), 화학적 세정(chemical clean), 열처리, 예를 들어 RTP, 플라즈마 니트라이드화(plasma nitridation), 탈기, 배향(orientation), 하이드록실화, 및 다른 기판 공정들을 포함하지만, 이로 제한되지 않는다. 챔버의 클러스터 툴 상에서 공정들을 수행함으로써, 대기 불순물들로의 기판의 표면 오염은 후속 막을 증착시키기 전, 산화 없이 방지될 수 있다.
하나 이상의 구체예들에 따르면, 기판은 진공 또는 "로드 로크(load lock)" 조건들 하에서 연속적으로 존재하고, 하나의 챔버에서 다음 챔버로 이동될 때에 주변 공기에 노출되지 않는다. 이송 챔버들은 이에 따라 진공 하에 있고, 진공 압력 하에서 "펌프 다운(pump down)"된다. 불활성 가스들은 가공 챔버들 또는 이송 챔버들에서 존재할 수 있다. 일부 구체예들에서, 불활성 가스는 반응물들 중 일부 또는 모두를 제거하기 위해 퍼지 가스(purge gas)로서 사용된다. 하나 이상의 구체예들에 따르면, 퍼지 가스는 반응물들이 증착 챔버에서 이송 챔버 및/또는 추가 가공 챔버로 이동하는 것을 방지하기 위해 증착 챔버의 배출구에 주입된다. 이에 따라, 불활성 가스의 흐름은 챔버의 배출구에서 커튼(curtain)을 형성한다.
기판은 단일 기판 증착 챔버들에서 가공될 수 있으며, 여기서 단일 기판은 다른 기판이 가공되기 전에 로딩되고, 가공되고, 언로딩(unload)된다. 기판은 또한, 컨베이어 시스템(conveyer system)과 같이, 연속적인 방식으로 가공될 수 있으며, 여기서 다수의 기판은 챔버의 제1 부분으로 개별적으로 로딩되고, 챔버를 통해 이동하고, 챔버의 제2 부분으로부터 언로딩된다. 챔버 및 관련된 컨베이어 시스템의 형상은 직선 통로 또는 곡선 통로를 형성할 수 있다. 추가적으로, 가공 챔버는 카로우젤(carousel)일 수 있는데, 여기서 다수의 기판들은 중심축 둘레로 이동하고, 카로우젤 통로 전반에 걸쳐 증착, 에치, 어닐링, 세정, 등의 공정들에 노출된다.
가공 동안에, 기판은 가열되거나 냉각될 수 있다. 이러한 가열 또는 냉각은 기판 지지체의 온도를 변경시키고 가열되거나 냉각된 가스들을 기판 표면으로 흘려 보내는 것을 포함하지만 이로 제한되지 않는 임의의 적합한 수단에 의해 달성될 수 있다. 일부 구체예들에서, 기판 지지체는 기판 온도를 전도적으로 변화시키도록 제어될 수 있는 가열기/냉각기를 포함한다. 하나 이상의 구체예들에서, 사용되는 가스들(반응성 가스들 또는 불활성 가스들 중 어느 하나)은 기판 온도를 부분적으로(locally) 변경시키기 위해 가열되거나 냉각된다. 일부 구체예들에서, 가열기/냉각기는 기판 온도를 대류적으로 변경시키기 위해 기판 표면에 인접한 챔버 내에 정위된다.
기판은 또한 가공 동안에 정지되거나 회전될 수 있다. 회전 기판은 연속적으로 또는 별도의 단계들에서 회전될 수 있다. 예를 들어, 기판은 전체 공정 전반에 걸쳐 회전될 수 있거나, 기판은 상이한 반응성 또는 퍼지 가스들에 대한 노출 사이에 조금씩 회전될 수 있다. 가공 동안 기판을 회전시키는 것은(연속적으로 또는 단계별로) 예를 들어 가스 흐름 기하학적 구조에서 부분 변동성(local variability)의 효과를 최소화함으로써 더욱 균일한 증착 또는 에치를 형성시키는데 도움을 줄 수 있다.
본 명세서 전반에 걸쳐서 "일 구체예," "특정 구체예들," "하나 이상의 구체예들" 또는 "구체예"에 대한 언급은 구체예와 관련하여 기술된 특별한 특성, 구조, 물질, 또는 특징이 본 발명의 적어도 하나의 구체예에 포함됨을 의미한다. 이에 따라, 본 명세서 전반에 걸쳐 다양한 곳에서 "하나 이상의 구체예들에서," "특정 구체예들에서," "일 구체예에서" 또는 "구체예에서"와 같은 구들의 기술(appearance)은 반드시 본 발명의 동일한 구체예를 지칭하는 것은 아니다. 또한, 특별한 특성들, 구조들, 물질들, 또는 특징들은 하나 이상의 구체예들에서 임의의 적합한 방식으로 결합될 수 있다.
본원에서 본 발명이 특정 구체예들을 참조로 하여 기술되었지만, 이러한 구체예들이 단지 본 발명의 원리들 및 적용들을 예시하는 것으로 이해된다. 당업자에게, 다양한 개질예들 및 변형예들이 본 발명의 사상 및 범위를 벗어나지 않으면서 본 발명의 방법 및 기구로 이루어질 수 있다는 것은 자명할 것이다. 이에 따라, 본 발명이 첨부된 청구범위 및 이들의 균등물들 내에 있는 개질예 및 변형예들을 포함하는 것으로 의도된다.
실시예
실시예 1
헥사클로로디실릴메틸렌 및 물을 사용하고 피리딘 촉매를 사용하여 SiOC를 증착시켰다. 챔버의 압력 및 온도는 각각 12 torr 및 70℃이다. 펄스 순서는 도 1에 도시되어 있는데, 이는 교차 피리딘/헥사클로로디실릴메틸렌 펄스들 이후에 교차 피리딘/물 펄스들을 나타낸다. 헥사클로로디실릴메틸렌 펄스 길이는 2.0초로서, 이는 1.0초 피리딘 펄스의 커튼에 의해 둘러싸여 있다. 물 펄스 길이는 0.2초로서, 이는 또한 1.0초 피리딘 펄스의 커튼에 의해 둘러싸여 있다. 퍼지 길이는 10초이다. 사이클을 150회 반복하여, 16.7 mm의 막 두께에 이르게 하였으며, 이는 사이클 당 1.1 옹스트롱 성장에 해당한다.
실시예 2
증착이 약 60 내지 70 옹스트롱의 막 두께로 수행되는 것을 제외하고, 실시예 1의 방법에 따라 SiOC를 증착하였다. 도 2는 SiOC 막의 X-선 광전자 분광학 깊이 프로파일을 도시한 것이다. 하기 표 1은 벌크 막에서의 평균 원소 함량을 나타낸 것이다.
표 1: 벌크 막에서의 평균 함량
Figure pct00004
표 1 및 도 2로부터 알 수 있는 바와 같이, 질소 또는 염소가 결국 증착되지 않았는데, 이는 전구체가 막을 오염시키지 않는다는 것을 나타내는 것이다. 얻어진 탄소 함량은 대략 10%이다.
실시예 3 내지 5
포토레지스트(photoresist), 피쳐(feature)들을 지닌 실리콘 기판, 및 블랭킷 Si(100) 위에 실시예 1의 방법들에 따라 SiOC를 증착시켰다. 막들의 투과 전자 현미경 사진들을 찍었으며, 이는 각각 도 3 내지 5에 도시되어 있다. 도 3 내지 5는 또한 막들의 다양한 포인트들에서의 막 두께의 측정을 도시한 것이다. 사진들에서 알 수 있는 바와 같이, 증착된 막들은 다양한 기판들 위에서, 심지어 기판에서의 피쳐들 위에서 매우 콘포말(conformal)하다.

Claims (15)

  1. 중성의 2 전자 도너 베이스(neutral two electron donor base)를 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시키는 것을 포함하는 막을 증착시키는 방법으로서,
    제1 전구체가 화학식 (XyH3 - ySi)zCH4 -z 또는 (XyH3 - ySi)(CH2)n(SiXyH3 -y)를 가지며, 여기서 각 X는 독립적으로 Cl, Br 및 I로부터 선택되며, y는 1 내지 3의 값을 가지며, z는 1 내지 3의 값을 가지며, n은 2 내지 5의 값을 가지며,
    제2 전구체가 물, 또는 탄소 및 둘 이상의 하이드록실 기들을 함유한 화합물을 포함하는 방법.
  2. 제1항에 있어서, 제1 전구체가 화학식 (XyH3 - ySi)zCH4 -z를 갖는 방법.
  3. 제1항 또는 제2항에 있어서, 제1 전구체가 하기 구조로 표현되는 구조를 갖는 방법:
    Figure pct00005
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 제1 전구체가 비스(트리클로로실릴)메탄을 포함하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 전구체가 화학식 (XyH3 -ySi)(CH2)n(SiXyH3-y)를 갖는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, n이 2 또는 3의 값을 갖는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 촉매가 아민, 피리딘 또는 NH3을 포함하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 제2 전구체가 디올을 포함하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 디올이 에틸렌 글리콜, 프로필렌 글리콜 및 부탄-1,4-디올을 포함하는 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, SiOC를 포함하는 막이 제공되는 방법.
  11. 중성의 2 전자 도너 베이스를 포함하는 촉매의 존재 하에 기판 표면을 제1 전구체 및 제2 전구체에 노출시켜 SiOC를 포함하는 막을 제공하는 것을 포함하는 막을 증착시키는 방법으로서,
    제1 전구체가 SiX4 또는 X3Si-SiX3을 포함하며, 여기서 각 X는 독립적으로 Cl, Br 및 I로부터 선택되며,
    제2 전구체가 탄소 및 둘 이상의 하이드록실 기들을 함유한 화합물을 포함하는 방법.
  12. 제11항에 있어서, 제1 전구체가 SiX4를 포함하는 방법.
  13. 제11항 또는 제12항에 있어서, 촉매가 아민, 피리딘 또는 NH3을 포함하는 방법.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서, 제2 전구체가 디올인 방법.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서, 디올이 에틸렌 글리콜, 프로필렌 글리콜 및 부탄-1,4-디올을 포함하는 방법.
KR1020157025636A 2013-02-22 2014-02-20 ＳｉＯＣ를 포함하는 막의 촉매적 원자층 증착 KR20150125674A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361767860P 2013-02-22 2013-02-22
US61/767,860 2013-02-22
PCT/US2014/017391 WO2014130668A1 (en) 2013-02-22 2014-02-20 Catalytic atomic layer deposition of films comprising sioc

Publications (1)

Publication Number Publication Date
KR20150125674A true KR20150125674A (ko) 2015-11-09

Family

ID=51391804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157025636A KR20150125674A (ko) 2013-02-22 2014-02-20 ＳｉＯＣ를 포함하는 막의 촉매적 원자층 증착

Country Status (4)

Country Link
US (1) US20160002782A1 (ko)
KR (1) KR20150125674A (ko)
TW (1) TW201435132A (ko)
WO (1) WO2014130668A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018110837A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesse zur Bildung von Merkmalen mit einem niedrigen K-Wert und dadurch gebildete Aufbauten
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby
US11049807B2 (en) 2019-09-25 2021-06-29 Sandisk Technologies Llc Three-dimensional memory device containing tubular blocking dielectric spacers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410462B1 (en) * 2000-05-12 2002-06-25 Sharp Laboratories Of America, Inc. Method of making low-K carbon doped silicon oxide
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
US20060228903A1 (en) * 2005-03-30 2006-10-12 Mcswiney Michael L Precursors for the deposition of carbon-doped silicon nitride or silicon oxynitride films
US7776395B2 (en) * 2006-11-14 2010-08-17 Applied Materials, Inc. Method of depositing catalyst assisted silicates of high-k materials
US7858144B2 (en) * 2007-09-26 2010-12-28 Eastman Kodak Company Process for depositing organic materials
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8945305B2 (en) * 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
US8685867B1 (en) * 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US8592005B2 (en) * 2011-04-26 2013-11-26 Asm Japan K.K. Atomic layer deposition for controlling vertical film growth

Also Published As

Publication number Publication date
US20160002782A1 (en) 2016-01-07
WO2014130668A1 (en) 2014-08-28
TW201435132A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
KR102298038B1 (ko) 금속 합금 막을 증착하는 방법들
US9643844B2 (en) Low temperature atomic layer deposition of films comprising SiCN or SiCON
US11702742B2 (en) Methods of forming nucleation layers with halogenated silanes
US10147599B2 (en) Methods for depositing low K and low wet etch rate dielectric thin films
WO2017034855A1 (en) High temperature thermal ald silicon nitride films
US20160031916A1 (en) Substituted Silacyclopropane Precursors And Their Use For The Deposition Of Silicon-Containing Films
US9683287B2 (en) Deposition of films comprising aluminum alloys with high aluminum content
KR20150125674A (ko) ＳｉＯＣ를 포함하는 막의 촉매적 원자층 증착
WO2019213207A1 (en) Methods of increasing selectivity for selective etch processes
US9982345B2 (en) Deposition of metal films using beta-hydrogen free precursors
US9200365B2 (en) Method of catalytic film deposition
US10323054B2 (en) Precursors for deposition of metal, metal nitride and metal oxide based films of transition metals
WO2014152826A1 (en) Deposition of films using disiloxane precursors
US20220380897A1 (en) Methods of Lowering Deposition Rate
EP4326920A1 (en) Molybdenum(0) precursors for deposition of molybdenum films
JP2024506395A (ja) シリコンベースの誘電体膜の堆積
CN116724144A (zh) 用于沉积钼膜的钼(iv)和钼(ⅲ)前驱物
CN116964714A (zh) 硅基介电膜的沉积

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid