KR20150087222A - 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프 - Google Patents

반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프 Download PDF

Info

Publication number
KR20150087222A
KR20150087222A KR1020157012438A KR20157012438A KR20150087222A KR 20150087222 A KR20150087222 A KR 20150087222A KR 1020157012438 A KR1020157012438 A KR 1020157012438A KR 20157012438 A KR20157012438 A KR 20157012438A KR 20150087222 A KR20150087222 A KR 20150087222A
Authority
KR
South Korea
Prior art keywords
film
grinding
tape
adhesive
resin
Prior art date
Application number
KR1020157012438A
Other languages
English (en)
Inventor
히로토키 요코이
요시후미 오카
마사미 아오야마
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20150087222A publication Critical patent/KR20150087222A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J1/00—Adhesives based on inorganic constituents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/24—Plastics; Metallised plastics based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/241—Polyolefin, e.g.rubber
    • C09J7/243—Ethylene or propylene polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

플립 칩(flip chip) 실장 공정에 이용되는 범프 전극(bump electrode)을 가지는 반도체 웨이퍼의 이면 연삭을 행하고, 동시에, 또는 그 후의 공정에서, 칩 화를 행하는 반도체 칩의 제조에 있어서, 언더 필을 이용하는 일 없이, 고정밀도로 또한 간편하게 반도체 칩을 제조하는 방법과, 상기 방법으로 이용되는 박막 연삭용 표면 보호 테이프를 제공하는 것.
반도체 회로가 형성된 반도체 웨이퍼에, 전극으로서 범프를 가지는 범프 부가 웨이퍼 내에 개질층을 형성한 후, 상기 반도체 웨이퍼의 이면을 연삭하고, 각각의 칩에 일괄적으로 분할을 행하는 반도체 칩의 제조방법으로서, 상기 개질층을 형성한 다음이며, 또한 상기 반도체 웨이퍼의 이면을 연삭하기 전에, 기재 필름 상에 점착제층을 가지는 점착 테이프의 점착제층 상에 접착 필름이 적층된 박막 연삭용 표면 보호 테이프를, 반도체 웨이퍼의 반도체 회로가 형성된 측에 상기 접착 필름 측에서 첩부(貼付)하는 공정, 상기 반도체 웨이퍼의 이면 연삭 후에 픽업될 때에, 또는 픽업용의 테이프에 전사될 때에, 상기 접착 필름만을 칩에 접착된 상태로 하는 공정을 가지는 반도체 칩의 제조방법, 및 이것에 이용되는 박막 연삭용 표면 보호 테이프.

Description

반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프{METHOD FOR MANUFACTURING SEMICONDUCTOR CHIPS AND SURFACE PROTECTIVE TAPE FOR THIN-FILM GRINDING USED IN SAME}
본 발명은, 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프에 관한 것이다.
최근, IC 카드의 보급이나 USB 메모리의 급격한 용량 업이 진행되고, 칩을 중첩하는 매수의 증가에 수반하여, 박형화가 더 요망되고 있다. 이 때문에, 종래에는 두께가 200μm ~ 350μm 정도인 반도체 칩을, 두께 50 ~ 100μm 혹은 그 이하까지 얇게 할 필요가 생기고 있다. 이러한 칩의 박형화를 달성하는 방법으로서, 특수한 테이프를 이용하여 통상의 공정으로 박막화 연삭을 하는 방법이나, 선다이싱으로 불리는 웨이퍼의 표면측으로부터 소정 깊이의 홈을 형성한 후, 이 이면측으로부터 연삭을 행하는 반도체 칩의 제조방법이 알려져 있다. 이 방법은, 웨이퍼의 이면 연삭과 각각의 칩으로의 분할을 동시에 행하는 것에 의해서, 박형 칩을 효율적으로 제조할 수 있다. 또한, 칩으로의 연삭응력을 저감시키는 것에 의해서, 칩의 항절강도(抗折强度)를 향상시키는 효과가 있고, 특히 100μm 이하의 박막으로 연삭하는 디바이스에의 적용이 검토되고 있다.
반도체 웨이퍼의 박막화에 더하여 대경화(大徑化)의 흐름은, 특히, NAND형이나 NOR형이 존재하는 플래시 메모리의 분야나, 휘발성 메모리인 DRAM 등의 분야에서, 현저한 경향을 나타내고 있다. 현재는 12 인치의 웨이퍼를 100μm 두께 이하로 연삭하는 것이 표준이 되어가고 있다.
메모리계 디바이스는, 칩을 중첩하는 것에 의해서 성능을 향상시키고 있기 때문에, 박막 연삭이 필수가 된다. 이 때문에 박막 칩의 제조에 특화시킨 공법인 선다이싱법으로 불리는 공정에 의한 제조방법이나(특허문헌 1, 특허문헌 2 참조) 그 제조공정 전용의 점착 시트(특허문헌 3 참조), 통상의 공정이라도 박막 연삭용의 특수한 점착 시트(특허문헌 4 참조), 다이싱·다이본드 시트(특허문헌 5 참조)나 특정의 수지로 이루어지는 점접착층을 가지는 테이프(특허문헌 6 참조)를 이용하는 것으로 염가이며 고성능인 플래시 메모리 등을 제조하는 것이 가능해지고 있다.
한편, 최근, 스마트 폰의 보급이나 휴대 전화의 성능 향상 및 음악 플레이어의 소형화, 또한 성능 향상 등에 수반하여, 대충격성 등을 고려한 전극 부가 웨이퍼를 이용한 플립 칩(flip chip) 실장에 이용되는 웨이퍼에 대해서도 박막화의 요구가 많아지고 있다. 또한, 범프(bump) 부가 웨이퍼에 대해서도 100μm 이하의 박막 연삭을 할 필요가 생기고 있다. 플립 칩 접속하기 위한 범프는, 전송 속도 향상을 위해서 고밀도화되고 있고, 범프의 높이가 낮아지고 있고, 이에 따라 범프간 거리가 짧아지고 있다. 또한 최근에는 DRAM에도 플립 칩 접속이 실시되고 있기 때문에 웨이퍼의 박막화가 가속화되고 있다.
플립 칩 실장은, 최근의 전자기기의 소형화, 고밀도화에 대해서 반도체소자를 최소의 면적으로 실장할 수 있는 방법으로서 주목받아 왔다. 이 플립 칩 실장에 사용되는 반도체소자의 전극상에는 범프가 형성되어 있고, 범프와 회로 기판 상의 배선을 전기적으로 접합한다. 이들 범프의 조성으로는, 주로 땜납이나 금이 사용되고 있다. 이 땜납 범프나 금 범프는, 증착이나 도금으로, 칩의 내부 배선에 연결되는 노출된 알루미늄 단자 상 등에 형성한다.
범프 부가 웨이퍼는, 그 표면에 큰 요철을 가지고 있기 때문에 박막 가공이 어렵고, 통상의 테이프를 이용하여 이면 연삭을 행하면 웨이퍼 깨짐이 발생해 버리거나, 웨이퍼의 두께 정밀도의 악화를 일으키거나 한다. 이 때문에, 범프 부가 웨이퍼의 연삭에는, 특별히 설계된 표면 보호용 테이프를 이용하여 가공이 이루어지고 있다(특허문헌 7 참조).
그러나, 이들 테이프는 범프를 충분히 흡수하여 연삭성을 확보하고 있기 때문에 박리성과의 양립이 매우 어렵다. 지금까지의 플립 칩 실장된 칩의 완성 두께는 200μm 두께 이상으로 어느 정도의 두께가 있고, 강성을 유지할 수 있었기 때문에 어떻게 해서든 박리할 수 있었다. 그러나, 최근 웨이퍼 완성 두께가 박막이 되고, 범프 밀도도 높아지고 있기 때문에 테이프 박리를 용이하게 할 수 없다는 문제를 발생시키고 있다. 또한, 박리성을 확보하면 밀착이 불충분하고, 이면 연삭시에 연삭수의 침입이나 풀 잔존을 일으키고 있다. 또한, 점착제가 웨이퍼 표면에 접착하기 때문에, 유기물의 오염이 발생하기 쉽고 언더 필의 밀착성도 악화되어 버리고, 패키징을 행할 때에 수율이 향상되지 않는다는 문제도 가지고 있다.
한편, 플립 칩 접속된 반도체 장치는, 패키징 할 때에 그대로 사용하면 접속부의 전극이 공기중에 노출되어 있고, 칩과 기판의 열팽창 계수의 차가 크기 때문에, 땜납 리플로우 등의 후속 공정의 열이력에 의해 범프의 접속 부분에 큰 응력이 걸리고, 실장 신뢰성에 문제가 있었다.
이들 문제를 해결하기 위해서, 범프와 기판을 접속한 후, 접합부분의 신뢰성을 향상시키기 위해서, 반도체소자와 기판의 간극을, 언더 필 또는 NCP(Non Conductive Paste) 등의 수지로 매립하고 경화시켜서 반도체소자와 기판을 고정하는 방법이 채용되고 있다.
그런데, 일반적으로 플립 칩 실장을 행하는 반도체소자는 전극 수가 많고, 또한 회로설계상의 문제로부터 전극은 반도체소자의 주변에 배치되어 있다. 이 때문에, 언더 필로서 수지 페이스트의 충전시에는 이들 반도체소자의 전극간으로부터 액상 수지를 모세관 현상으로 흘려 넣는 것을 행하면 수지가 충분히 골고루 퍼지지 않고 미충전부가 생기기 쉽고, 반도체소자의 동작이 불안정하게 되는 등 때문에, 동작 불량이나 내습(耐濕) 신뢰성이 낮다고 하는 문제가 있었다. 또한, 칩 사이즈가 작아지면 액상 수지의 삐져나옴에 의해 기판을 오염시키거나, 전극간의 피치가 좁아지면 수지의 흘려 넣기가 곤란해지거나 한다. 또한, 플립 칩 접속한 반도체소자 하나하나에 수지를 충전하기 위해서는 너무 시간이 걸리기 때문에, 생산성에도 과제가 있다. 한편, 필름 형상의 접착제(NCF: Non Conductive Film)를 일괄적으로 열압착한 후에 웨이퍼 칩을 개편화(個片化)하는 방법에서는, 수지 페이스트 충전에 비하여 공정이 간략화되어 유리하다. 그러나, 웨이퍼 두께가 얇아짐에 따라서 열압착시에 웨이퍼 손상을 일으키기 쉽기 때문에, 두꺼운 웨이퍼에 필름 형상의 접착제(NCF)를 열압착한 후에 웨이퍼 이면을 연삭하는 것이 필요하게 되어 있다. 이 때문에, 공정수가 증가하여 효율적은 아니다.
이에 비하여, 종래의 이면 연삭용 점착 테이프(기재 필름 상에 점착제층을 가지는 테이프)와 접착 필름(접착제층)의 조합에서는, 점착제층과 접착제층(점착 테이프와 접착 필름)과의 친화성이 높고, 웨이퍼 이면 연삭 후에 웨이퍼로부터 상기 점착 테이프(점착제층)를 박리하기 위한 박리력이 상승하기 쉽고, 박리 공정에서의 웨이퍼 손상을 일으키기 쉽다는 문제를 가지고 있다. 또한, 접착 필름의 요철 기판에의 매립성을 높여서 접착 신뢰성을 높이기 위해서는, 가열 첩합(貼合)시의 용융점도를 떨어뜨리는 것이 필요하지만, 가열 첩합에 의해 점착 테이프로부터의 박리력은 상승하는 경향이 있고 가열 첩합 후의 점착 테이프로부터의 박리가 어려워진다고 하는 문제를 가지고 있다.
이들 문제에 대한 검토(특허문헌 8, 9 참조)도 행해지고 있지만, 최근의 박막화 및 대구경화에 수반하여, 종래의 반도체 칩의 제조방법에서는 크랙 등의 불량이 발생하기 쉽고, 최악의 경우는 웨이퍼 깨짐이 발생해 버리기 때문에 수율이 나쁘다는 문제가 발생하고 있다. 특히 웨이퍼 두께가 100μm 두께 이하로의 연삭에서는 특히 수율의 악화가 심하고, 안정적으로 제조할 수 없는 경우도 있다. 또한, 통상의 이면 연삭 및 다이싱에 의한 칩 화에서는 항절강도가 상승되기 어렵고, 패키징시에 불량을 발생시켜 버리는 경우가 많이 발생하고 있었다.
일본공개특허공보 2008-251934호 일본공개특허공보 2009-27054호 일본공개특허공보 2004-331743호 일본공개특허공보 2000-150432호 일본공개특허공보 2007-227575호 일본공개특허공보 평10-8001호 일본공개특허공보 2004-235395호 일본공개특허공보 2006-49482호 일본공개특허공보 2002-118147호
여기서, 본 발명은, 플립 칩 실장 공정에 이용되는 범프 전극(bump electrode)을 가지는 반도체 웨이퍼의 이면 연삭을 행하고, 동시에, 또는 그 후의 공정에서, 칩 화(개편화)를 행하는 반도체 칩의 제조에 있어서, 언더 필이나 NCP 또는 NCF를 이용하는 일 없이, 고정밀도로 또한 간편하게 반도체 칩을 제조하는 방법을 제공하는 것을 과제로 하고 있다.
또한, 본 발명은, 상기 방법에 이용되는 박막 연삭용 표면 보호 테이프를 제공하는 것을 다른 과제로 하고 있다.
본 발명자들은 이러한 플립 칩 실장 공정에 있어서의 문제점을 극복하는 목적으로 여러가지 검토한 결과, 100μm 높이 이하의 범프 부가 웨이퍼 회로 기판을 200μm 두께 이하, 특히 50μm 높이 이하의 범프 부가 웨이퍼 회로 기판을 100μm 두께 이하의 박막으로 연삭하고, 또한 칩 화하는 과정에 있어서, 범프 부가 웨이퍼 내에 사전에 개질층(웨이퍼를 칩 화할 때에 분할되는 위치에 대응하여 마련된, 웨이퍼 표면으로부터 소정의 깊이의 개질부를 포함하는 층으로서, 이 개질부에서는 그 주위의 개질되어 있지 않은 웨이퍼보다 강도가 낮다.)을 형성해 두고, 그 후에 접착 필름과 점착 테이프를 적층한 표면 보호 테이프를 첩합하고, 상기 웨이퍼의 이면 연삭을 하는 것으로 박막화와 칩 화를 일괄적으로 행하고, 전사용의 픽업 테이프에의 첩합이나 픽업할 때에 접착 필름만을 칩에 접착하여 전사 또는 픽업하는 것으로 용이하게 플립 칩 실장할 수 있고, 종래의 공정에 비하여 실장 신뢰성의 향상 및 공정의 단축화가 가능한 것을 발견하고, 이 발견에 근거하여 본 발명을 완성하기에 이르렀다.
즉, 본 발명에 의하면, 이하의 수단이 제공된다.
(1) 반도체 회로가 형성된 반도체 웨이퍼에, 전극으로서 범프를 가지는 범프 부가 웨이퍼 내에 개질층을 형성한 후, 상기 반도체 웨이퍼의 이면을 연삭하고, 각각의 칩에 일괄적으로 분할을 행하는 반도체 칩의 제조방법으로서,
상기 개질층을 형성한 후며, 또한 상기 반도체 웨이퍼의 이면을 연삭하기 전에, 기재 필름 상에 점착제층을 가지는 점착 테이프의 점착제층 상에 접착 필름이 적층된 박막 연삭용 표면 보호 테이프를, 반도체 웨이퍼의 반도체 회로가 형성된 측에 상기 접착 필름 측에서 첩부(貼付)하는 공정,
상기 반도체 웨이퍼의 이면 연삭 후에 픽업될 때에, 또는 픽업용의 테이프에 전사될 때에, 상기 접착 필름만을 칩에 접착된 상태로 하는 공정을 가지는 것을 특징으로 하는 반도체 칩의 제조방법.
(2) 상기 접착 필름만을 칩에 접착된 상태로 하는 공정이, 전사 필름(픽업 테이프)을 사용하는 일 없이, 상기 표면 보호 테이프로부터 직접 픽업하는 공정인 것을 특징으로 하는 (1)에 기재된 반도체 칩의 제조방법.
(3) 상기 박막 연삭용 표면 보호 테이프를 익스팬드(expand)하는 것에 의해서, 상기 접착 필름과 칩을 동시에 분할하는 공정을 포함하는 것을 특징으로 하는 (1) 또는 (2)에 기재된 반도체 칩의 제조방법.
(4) 상기 반도체 웨이퍼의 이면 연삭에 의한 칩의 일괄 분단 후에, 상기 박막 연삭용 표면 보호 테이프의 상기 접착 필름만을 레이저에 의해서 분할하는 것을 특징으로 하는 (1) 또는 (2)에 기재된 반도체 칩의 제조방법.
(5) 기재 필름 상에 점착제층을 가지는 점착 테이프의 점착제층 상에 접착 필름이 적층되어서 이루어지는 박막 연삭용 표면 보호 테이프로서,
상기 접착 필름이, 250℃에 있어서의 탄성률이 10 MPa 이하이며, 포화 흡습률이 1.5 용량% 이하이며, 또한 (메타)아크릴계 공중합체 및 페녹시계 수지로 이루어지는 군으로부터 선택되는 적어도 1종을 접착제로서 포함하는 단일 혹은 복수의 층으로 이루어지는 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
(6) 상기 점착제층이, 자외선 경화형인 것을 특징으로 하는 (5)에 기재된 박막 연삭용 표면 보호 테이프.
(7) 상기 점착제층이, (메타)아크릴계 공중합체를 주성분으로 하고, 겔 분율이 80% 이상인 것을 특징으로 하는 (5) 또는 (6)에 기재된 박막 연삭용 표면 보호 테이프.
(8) 상기 접착 필름의 표면 자유에너지가, 25 ~ 45 mN/m이며, 포화 흡습률이 1.5 용량% 이하인 것을 특징으로 하는 (5) ~ (7)의 어느 한 항에 기재된 박막 연삭용 표면 보호 테이프.
(9) 상기 접착 필름이 에폭시 수지를 포함하고, 상기 에폭시 수지가, 글리시딜 에테르 에폭시 수지, 글리시딜 아민 에폭시 수지, 글리시딜 에스테르 에폭시 수지 및 지환식 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1개의 수지인 것을 특징으로 하는 (5) ~ (8)의 어느 한 항에 기재된 박막 연삭용 표면 보호 테이프.
(10) 상기 접착 필름이 비스페놀계 수지를 함유하는 것을 특징으로 하는 (5) ~ (9)의 어느 한 항에 기재된 박막 연삭용 표면 보호 테이프.
(11) 상기 비스페놀계 수지가, 비스페놀 F 디글리시딜 에테르 수지 및 비스페놀 A 디글리시딜 에테르 수지로 이루어지는 군으로부터 선택된 적어도 1개인 것을 특징으로 하는 (10)에 기재된 박막 연삭용 표면 보호 테이프.
(12) 상기 접착 필름이 무기 필러를 포함하고, 또한 그 함유량이, 상기 접착 필름중의 수지 성분 100질량부에 대해, 60질량부 미만인 것을 특징으로 하는 (5) ~ (11)의 어느 한 항에 기재된 박막 연삭용 표면 보호 테이프.
(13) 상기 접착 필름이, 이소시아네이트 경화제 또는 에폭시계 경화제와 가교하는 관능기를 가지고, 또한 플럭스 활성을 나타내는 화합물을 포함하는 것을 특징으로 하는 (5) ~ (12)의 어느 한 항에 기재된 박막 연삭용 표면 보호 테이프.
본 발명에 있어서, 개질층이란, 칩 화 시에 분할되는 위치에 대응하여 마련된 웨이퍼 표면의 소정의 깊이의 개질부를 포함하는 층을 말하고, 이 개질부에서는 그 주위의 개질되어 있지 않은 웨이퍼보다 강도가 낮다.
또한, 「점착제」란, 「접착제」가 오로지 접착을 가능하게 하는 제제인데 비하여, 점착 후에 경화 등의 처리에 부가하는 것에 의해서 박리를 가능하게 하는 제를 의미한다. 예를 들면 「방사선 경화형 점착제」란, 웨이퍼 등에의 적용 후에 자외선 등의 방사선을 조사하는 것에 의해서 경화되고 박리를 가능하게 하는 점착제를 의미한다.
본 발명에 의하면, 반도체 웨이퍼 내에 개질층을 형성한 후, 백 그라인드 공정에 의해서 극박화를 행하고, 동시에 또는 그 후의 공정에서, 칩으로 분할을 행하는 반도체 칩을 제조하는 공정을 행하는 것에 의해서, 고정밀도로 또한 간편한 제조방법이 제공된다.
또한, 본 발명에 의하면, 상기 반도체 칩 제조방법에 적합하게 이용되는 박막 연삭용 표면 보호 테이프가 제공된다.
본 발명의 상기 및 다른 특징 및 이점은, 적절히 첨부된 도면을 참조하여, 하기의 기재로부터 보다 명백해질 것이다.
도 1은 본 발명의 반도체 칩의 제조방법의 바람직한 일태양의 프로세스의 전반의 모식도이다.
도 2는 본 발명의 반도체 칩의 제조방법의 상기 바람직한 일태양의 프로세스의 후반의 공정 중, 픽업 테이프에 전사하는 경우의 일례를 나타내는 모식도이다.
도 3은 본 발명의 반도체 칩의 제조방법의 상기 바람직한 일태양의 프로세스의 후반의 공정 중, 전사하지 않는 경우의 일례를 나타내는 모식도이다.
<<박막 연삭용 표면 보호 테이프>>
본 발명의 박막 연삭용 표면 보호 테이프(이하, 단순하게 「표면 보호 테이프」라고도 한다.)는, 기재 필름 상에 점착제층을 가지는 점착 테이프의 점착제층 상에, 접착 필름(접착제층)이 적층된 박막 연삭용의 표면 보호 테이프로서, 웨이퍼 표면(그 회로)의 보호를 목적으로 하는 점착 테이프와 칩의 접착을 목적으로 하는 접착 필름에 의해서 구성된다.
<기재 필름>
기재(基材) 필름의 두께는 특별히 지정하는 것은 아니나, 제조성의 점에서 10 ~ 200μm가 바람직하다. 또한, 연삭시의 휨을 생각하면 25 ~ 150μm가 더 바람직하다. 기재 필름이 너무 얇으면 테이프로서의 강성이 없어지기 때문에 늘어짐이 발생하기 쉽고 카셋트 수납시에 늘어짐에 의한 암 접촉에 연결된다. 한편, 기재 필름이 너무 두꺼우면 막 제조시의 잔류 응력의 해방에 의해 휨이 발생하기 쉬워지는 경우가 있다.
본 발명의 기재 필름의 재료로는, 폴리에틸렌, 폴리프로필렌 및 폴리부텐과 같은 폴리올레핀, 에틸렌-초산 비닐 공중합체, 에틸렌-(메타)아크릴산 공중합체 및 에틸렌-(메타)아크릴산 에스테르 공중합체와 같은 에틸렌계 공중합체, 연질 폴리염화비닐, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 반경질 폴리염화비닐, 폴리에스테르, 폴리우레탄, 폴리아미드, 폴리이미드, 천연고무 및 합성고무 등의 고분자 재료가 바람직하다. 또한 기재 필름은 단층 필름 또는 2층 이상의 필름을 적층한 복층 필름으로서 이용할 수 있다.
또한 기재 필름은, 가시광선 투과성인 것이 바람직하고, 방사선 투과성인 것이 더 바람직하다.
이면 연삭 후에 익스팬드 분할용의 픽업 테이프에 전사하는 공정을 포함하는 경우, 기재 필름은 강성 기재 필름으로 할 수 있다. 강성 기재 필름으로는, 내수성, 내열성, 강성 등의 점에서, 합성 수지 필름이 바람직하게 이용된다. 이러한 강성 기재로는, 구체적으로는, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리아미드, 폴리아세탈, 폴리카보네이트, 변성 폴리페닐렌옥사이드, 폴리페닐렌술피드, 폴리설폰, 전방향족 폴리에스테르, 폴리에테르케톤, 폴리이미드, 또는 2축연신 폴리프로필렌 등이 이용된다. 강성 기재 필름은, 상기한 각종 필름의 단층품이라도 괜찮고, 적층품이라도 괜찮다. 상기 중에서도, 강성 기재로는, 웨이퍼에 이온 오염 등의 악영향을 주지 않는 것이 바람직하고, 구체적으로는, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리부틸렌 테레프탈레이트, 2축연신 폴리프로필렌, 폴리이미드, 및 폴리아미드가 특히 바람직하다. 강성 기재 필름을 이용하는 것에 의해서, 웨이퍼의 휨에 대해서 교정력을 가지게 할 수 있고, 휨을 억제할 수 있다.
강성 기재 필름의 두께는 휨의 교정력과 박리성의 점에서, 25 ~ 100μm가 바람직하다. 너무 얇으면 교정력이 약하고 휨의 억제가 불충분하게 되어 버리는 경우가 있다. 너무 두꺼우면 테이프 박리시에 테이프가 구부러지지 않고 웨이퍼에 부하가 걸려 버리기 때문에 웨이퍼 깨짐을 일으키는 경우가 있다.
이면 연삭 후에 익스팬드 분할용의 픽업 테이프에 전사하는 공정을 포함하지 않고, 그대로 익스팬드 분할하는 공정을 포함하는 경우, 기재 필름은 폴리올레핀 및 폴리염화비닐로부터 선택되는 것이 바람직하다. 더 바람직하게는 폴리올레핀이다. 폴리염화비닐은 가소제 등의 브리드(bleed)에 의한 오염 등의 영향이 있기 때문이다.
익스팬드에 의한 웨이퍼의 개편화 공정에서는, 익스팬드된 박막 연삭용 표면 보호 테이프에의 인장 응력이 웨이퍼에 전해지는 것으로 분할된다. 따라서, 익스팬드에 의한 웨이퍼 분할을 행하기 위해서 필요한 표면 보호 테이프의 특성으로는, 이하를 생각할 수 있다.
1) 익스팬드에 의해서 변형되어도 강성을 유지할 수 있는 것
2) 익스팬드로 부여된 응력을 손실시키지 않고 웨이퍼에 전하는 것
3) 익스팬드에 의한 변형시에 표면 보호 테이프가 파단하지 않는 것
상기 폴리올레핀으로는, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체, 폴리부텐-1, 폴리-4-메틸펜텐 1, 에틸렌-초산 비닐 공중합체, 에틸렌-(메타)아크릴산 에틸 공중합체, 에틸렌-(메타)아크릴산 메틸 공중합체, 에틸렌-(메타)아크릴산 공중합체, 이오노머 등의 α-올레핀의 단독 중합체 또는 공중합체 혹은 이들의 혼합물 등을 들 수 있다.
특히, 이오노머가 이용된 기재 필름의 경우, 항복점(降伏点)이 존재하지 않고, 표면 보호 테이프의 조출(繰出) 방향과 폭방향에 대해서 균일한 물성을 획득할 수 있다. 따라서, 익스팬드에서의 분할을 하는 경우에 개편화된 칩 간격을 균일하게 할 수 있다.
<점착제층>
점착제층에 이용되는 점착제로는, (메타)아크릴계 공중합체가 바람직하다. 본 발명에 있어서 점착제는, 이것으로 한정되지 않고, 여러가지 점착제에 의해 점착제층이 형성될 수 있다. 이러한 점착제로는, 예를 들면 고무계, 실리콘계, 폴리비닐에테르계 등을 베이스 폴리머로 한 점착제를 이용하는 것도 가능하다.
이들의 베이스 폴리머에 응집력을 부가하기 위해서 가교제를 배합할 수 있다. 가교제로는, 베이스 폴리머에 대응하여, 예를 들면 이소시아네이트계 가교제, 에폭시계 가교제, 금속 킬레이트계 가교제, 아지리딘계 가교제, 아민 수지 등을 들 수 있다. 또한 점착제에는, 본 발명의 목적이 손상되지 않는 범위에서, 소망에 의해, 각종 첨가 성분을 함유시킬 수 있다.
점착제로서, 방사선 경화형이나 가열 발포형의 점착제를 이용할 수 있다. 방사선 경화형의 점착제로는, 자외선, 전자선 등으로 경화하고, 박리시에는 박리하기 쉬워지는 점착제를 사용할 수 있다. 가열 발포형의 점착제로는, 가열에 의해 발포제나 팽창제에 의해 박리하기 쉬워지는 점착제를 사용할 수 있다. 방사선 경화형 점착제로는, 예를 들면 일본 공고 특허 공보 평01-56112호, 일본공개특허공보 평07-135189호 등에 기재된 것이 바람직하게 사용되나 이것들로 한정되지 않는다. 본 발명에 있어서는, 자외선 경화형 점착제를 이용하는 것이 바람직하다. 이 경우, 방사선에 의해 경화되고 3차원 망상화되는 성질을 가지면 좋고, 예를 들면 통상의 고무계 혹은 (메타)아크릴계의 감압성 베이스 수지(폴리머)에 대해서, 분자 중에 적어도 2개의 광중합성 탄소-탄소 이중 결합(에틸렌성 이중 결합)을 가지는 저분자량 화합물(이하, 광중합성 화합물이라고 한다) 및 광중합 개시제가 배합되어서 이루어지는 것이 사용된다.
상기의 고무계 혹은 (메타)아크릴계의 베이스 수지는, 천연고무, 각종의 합성고무 등의 고무계 폴리머, 혹은 폴리(메타)아크릴산 알킬에스테르, (메타)아크릴산 알킬에스테르와 이것과 공중합 가능한 다른 불포화 단량체와의 공중합물 등의 (메타)아크릴계 폴리머가 사용된다.
또한 상기의 점착제중에, 이소시아네이트계 경화제를 혼합하는 것에 의해서, 초기의 접착력을 임의의 값으로 설정할 수 있다. 이러한 경화제로는, 구체적으로는 다가(多價) 이소시아네이트 화합물, 예를 들면, 2,4-톨릴렌 디이소시아네이트, 2,6-톨릴렌 디이소시아네이트, 1,3-크실렌 디이소시아네이트, 1,4-크실렌 디이소시아네이트, 디페닐메탄-4,4＇-디이소시아네이트, 디페닐메탄-2,4＇-디이소시아네이트, 3-메틸디페닐메탄 디이소시아네이트, 헥사메틸렌 디이소시아네이트, 이소포론 디이소시아네이트, 디시클로헥실메탄-4,4＇-디이소시아네이트, 디시클로헥실메탄-2,4＇-디이소시아네이트, 리신 이소시아네이트 등이 이용된다.
자외선 경화형 점착제의 경우에는, 점착제중에 광중합 개시제를 혼입하는 것에 의해서, 자외선 조사에 의한 중합 경화 시간 및 자외선 조사량을 적게 할 수 있다. 이러한 광중합 개시제로는, 구체적으로는, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, β-클로로안트라퀴논 등을 들 수 있다.
(메타)아크릴계 점착제로서 특히 바람직한 것으로서 (메타)아크릴계 중합체, 바람직하게는 (메타)아크릴계 중합체를 주성분으로서 포함하는 것을 들 수 있다.
(메타)아크릴계 중합체를 주성분으로 한다는 것은, (메타)아크릴계 중합체 성분이 적어도 50 질량% 이상이며, 바람직하게는 80 질량% 이상(100 질량% 이하)이다.
(메타)아크릴계 중합체는, 적어도 측쇄에 광중합성 탄소-탄소 이중 결합(에틸렌성 이중 결합)을 가지는 것으로 방사선 조사로 경화가 가능해지고, 에폭시기나 카복실기 등의 관능기를 더 가져도 좋다.
측쇄에 광중합성 탄소-탄소 이중 결합을 가지는 (메타)아크릴 중합체는, 어떠한 방법으로 제조된 것이라도 좋지만, 예를 들면, 측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체와 (메타) 아크릴로일기 등의 광중합성 탄소-탄소 이중 결합을 가지고, 또한, 이 (메타)아크릴계 중합체의 측쇄의 관능기(α)와 반응할 수 있는 관능기(β)를 가지는 화합물을 반응시켜서 얻은 것이 바람직하다.
광중합성 탄소-탄소 이중 결합을 가지는 기는, 비방향족성의 에틸렌성 이중 결합을 가지면 어떠한 기라도 상관없지만, (메타)아크릴로일기, (메타)아크릴로일 옥시기, (메타)아크릴로일 아미노기, 알릴기, 1-프로페닐기, 비닐기(스티렌 혹은 치환 스티렌을 포함한다)가 바람직하고, (메타)아크릴로일기, (메타)아크릴로일 옥시기가 보다 바람직하다.
관능기 (α), (β)로는, 카복실기, 수산기, 아미노기, 메르캅토기, 환상 산 무수기(酸無水基), 에폭시기, 이소시아네이트기(-N=C=O) 등을 들 수 있다.
여기서, 관능기(α)와 관능기(β) 중 한 쪽의 관능기가, 카복실기, 수산기, 아미노기, 메르캅토기, 또는 환상 산 무수기인 경우에는, 다른 쪽의 관능기는, 에폭시기, 이소시아네이트기를 들 수 있고, 한 쪽의 관능기가 환상 산 무수기의 경우, 다른 쪽의 관능기는 카복실기, 수산기, 아미노기, 메르캅토기를 들 수 있다. 또한, 한 쪽의 관능기가, 에폭시기인 경우는, 다른 쪽의 관능기는 에폭시기라도 좋다.
관능기(α)로는, 카복실기, 수산기가 바람직하고, 수산기가 특히 바람직하다.
측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체는, 관능기(α)를 가지는 (메타)아크릴계 모노머, 바람직하게는 (메타)아크릴산 에스테르[(특히, 알콜부에 관능기(α)를 가지는 것]를 모노머 성분으로 사용하는 것으로 얻을 수 있다.
측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체는, 공중합체인 경우가 바람직하고, 이 공중합 성분은, (메타)아크릴산 알킬에스테르, 그 중에서도 알콜부에 관능기(α)나 광중합성 탄소-탄소 이중 결합을 가지는 기가 치환하고 있지 않는 (메타)아크릴산 알킬에스테르가 바람직하다.
(메타)아크릴산 에스테르로는, 메틸아크릴레이트, 에틸아크릴레이트, n-프로필아크릴레이트, n-부틸아크릴레이트, 이소부틸아크릴레이트, n-펜틸아크릴레이트, n-헥실아크릴레이트, n-옥틸아크릴레이트, 이소옥틸아크릴레이트, 2-에틸헥실아크릴레이트, 도데실아크릴레이트, 데실아크릴레이트, 헥실아크릴레이트, 및 이들에 대응하는 메타크릴레이트를 들 수 있다.
(메타)아크릴산 에스테르는 1종이라도 2종 이상이라도 상관없지만, 알콜부의 탄소수가 5 이하인 것과 탄소수가 6 ~ 12인 것을 병용하는 것이 바람직하다.
또한, 알콜부의 탄소수가 큰 모노머를 사용할수록 유리 전이점(Tg)은 낮아지므로, 소망의 유리 전이점의 것을 제작할 수 있다. 또한, 유리 전이점 외에, 상용성(相容性)과 각종 성능을 높이는 목적으로 초산 비닐, 스티렌, 아크릴로니트릴 등의 탄소-탄소 이중 결합을 가지는 저분자 화합물을 배합하는 것도 바람직하고, 이 경우, 이들 모노머 성분의 함유량은 5 질량% 이하의 범위내가 바람직하다.
관능기(α)를 가지는 (메타)아크릴계 모노머로는, 아크릴산, 메타크릴산, 계피산, 이타콘산, 프말산, 프탈산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류, 글리콜모노아크릴레이트류, 글리콜모노메타크릴레이트류, N-메틸올아크릴아미드, N-메틸올메타크릴아미드, 알릴알콜, N-알킬아미노에틸아크릴레이트류, N-알킬아미노에틸메타크릴레이트류, 아크릴아미드류, 메타크릴아미드류, 무수 말레산, 무수 이타콘산, 무수 프말산, 무수 프탈산, 글리시딜아크릴레이트, 글리시딜메타크릴레이트, 알릴글리시딜 에테르, 폴리이소시아네이트 화합물의 이소시아네이트기의 일부를 수산기 또는 카복실기 및 광중합성 탄소-탄소 이중 결합을 가지는 단량체에서 우레탄화된 것 등을 들 수 있다.
이들 중에서도, 아크릴산, 메타크릴산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류, 글리시딜아크릴레이트, 글리시딜메타크릴레이트가 바람직하고, 아크릴산, 메타크릴산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류가 보다 바람직하고, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류가 더 바람직하다.
광중합성 탄소-탄소 이중 결합과 관능기(β)를 가지는 화합물에 있어서의 관능기(β)로는, 이소시아네이트기가 바람직하고, 예를 들면, 알콜부에 이소시아네이트(-N=C=O)기를 가지는 (메타)아크릴산 에스테르를 들 수 있고, 그 중에서도 이소시아네이트(-N=C=O)기로 치환된 (메타)아크릴산 알킬에스테르가 바람직하다. 이러한 모노머로는, 예를 들면, 2-이소시아네이트에틸메타크릴레이트, 2-이소시아네이트에틸아크릴레이트 등을 들 수 있다.
또한, 관능기(β)가 이소시아네이트기 이외의 경우의 바람직한 화합물은, 관능기(α)를 가지는 (메타)아크릴계 모노머로 예시한 화합물을 들 수 있다.
광중합성 탄소-탄소 이중 결합과 관능기(β)를 가지는 화합물은, 측쇄에 관능기(α)를 가지는 (메타)아크릴계 중합체에 더하여 중합체의 측쇄의 관능기(α), 바람직하게는 수산기와 반응하는 것으로 공중합체에 중합성기를 도입시킬 수 있고, 방사선 조사 후의 점착력을 저하시킬 수 있다.
(메타)아크릴계 공중합체의 합성에 있어서, 반응을 용액 중합으로 행하는 경우의 유기용제로는, 케톤계, 에스테르계, 알콜계, 방향족계의 것을 사용할 수 있으나, 그 중에서도 톨루엔, 초산에틸, 이소프로필알콜, 벤젠메틸셀로솔브, 에틸셀로솔브, 아세톤, 메틸에틸케톤 등의, 일반적으로 (메타)아크릴계 폴리머의 양용매(良溶媒)로, 비점 60 ~ 120℃의 용제가 바람직하다. 중합 개시제로는, α,α＇-아조비스이소부틸니트릴 등의 아조비스계, 벤조일 퍼옥사드 등의 유기 과산화물계 등의 라디칼 발생제를 통상 이용한다. 이 때, 필요에 대응하여 촉매, 중합 금지제를 병용할 수 있고, 중합 온도 및 중합 시간을 조절하는 것에 의해서, 소망의 분자량의 (메타)아크릴계 공중합체를 얻을 수 있다. 또한, 분자량을 조절하는 것에 관해서는, 메르캅탄, 사염화탄소 등의 용제를 이용하는 것이 바람직하다. 또한, 이 반응은 용액 중합에 한정되는 것이 아니라, 덩어리 형상 중합, 현탁 중합 등 다른 방법이라도 지장이 없다.
이상과 같이 하여, (메타)아크릴계 공중합체를 얻을 수 있으나, 본 발명에 있어서, (메타)아크릴계 공중합체의 분자량은, 30만 ~ 100만 정도가 바람직하다. 분자량이 너무 작으면, 방사선 조사의 응집력이 작아져서, 픽업시나 픽업 테이프에의 전사 시에, 픽업 불량이나 전사 불량이 생기기 쉬워져 버린다. 또한 분자량이 너무 크면 접착 필름이 점착 테이프로부터 벗겨지거나 어긋나 버린다.
또한, 본 발명에 있어서의 분자량이란, 통상의 방법에 의한 폴리스티렌 환산의 중량 평균 분자량을 말한다.
또한, 본 발명에 있어서, (메타)아크릴계 공중합체의 광중합성 탄소-탄소 이중 결합의 도입량은 바람직하게는 0.5 ~ 2.0meq/g, 더 바람직하게는 0.8 ~ 1.5meq/g이다. 이중 결합량이 너무 적으면, 방사선 조사 후의 점착력의 저감 효과가 작아진다. 이중 결합량이 너무 많으면, 방사선 조사 후의 점착제의 유동성이 충분하지 않고, 연신 후의 소자 간극이 불충분하고, 픽업시에 각 소자의 화상 인식이 곤란해진다고 하는 문제가 발생한다. 또한, (메타)아크릴계 공중합체 그 자체가 안정성이 부족하고, 제조가 곤란해진다.
또한, 본 발명에 있어서, 점착제의 경화 전의 겔 분율은, (메타)아크릴계 공중합체의 평균 분자량, 경화제 배합량에 의해 조정하는 것이 가능하나, 60% 이상인 것이 바람직하고, 80 ~ 100%가 더 바람직하다. 겔 분율이 너무 작은 경우에는, 응집력이 낮아져 버리기 때문에 웨이퍼 표면의 회로상에 풀 잔존을 발생시켜 버릴 리스크가 높아진다. 또한, (메타)아크릴계 공중합체가, 수산기가(水酸基價) 5 ~ 100의 OH기를 가지면 방사선 조사 후의 점착력을 감소시키는 것에 의해서 픽업 미스의 위험성을 더 저감할 수 있으므로 바람직하다. 또한, (메타)아크릴계 공중합체가, 산가(酸價) 0.5 ~ 30의 COOH기를 가지면 테이프 복원성을 개선하는 것에 의해서, 사용 완료 테이프 수납형의 기구에의 대응을 용이하게 할 수 있으므로 바람직하다. 여기서, (메타)아크릴계 공중합체의 수산기가(水酸基價)가 너무 낮으면, 방사선 조사 후의 점착력의 저감 효과가 충분하지 않고, 너무 높으면, 방사선 조사 후의 점착제의 유동성을 손상시킨다. 또한 산가(酸價)가 너무 낮으면, 테이프 복원성의 개선 효과가 충분하지 않고, 너무 높으면 점착제의 유동성을 손상시킨다.
또한, 본 발명의 방사선 경화성 점착제를 자외선 조사에 의해서 경화시키는 경우에는, 필요에 따라서, 광중합 개시제, 예를 들면 이소프로필벤조인에테르, 이소부틸벤조인에테르, 벤조페논, 미힐러 케톤(Michler's ketone), 클로로티옥산톤, 도데실티옥산톤, 디메틸티옥산톤, 디에틸티옥산톤, 벤질디메틸케탈, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등을 사용할 수 있다. 이들 광중합 개시제의 배합량은 (메타)아크릴계 공중합체 100질량부에 대해서 0.1 ~ 10질량부가 바람직하다. 배합량이 너무 적으면 반응이 불충분하고, 배합량이 너무 많으면 저분자 성분이 증가하는 것으로 오염성에 영향을 주게 된다.
(겔 분율)
본 발명의 박막 연삭용 표면 보호 테이프에 있어서의 점착제층은, 겔 분율이 80% 이상인 것이 바람직하다. 겔 분율은 보다 바람직하게는 85 ~ 95%이다.
겔 분율이 너무 낮으면 풀 잔존의 문제가 발생하기 쉽고, 겔 분율이 너무 높으면 유동성을 잃어버려서 점착 특성을 발휘할 수 없게 되어 버린다.
겔 분율은 이하와 같이 하여 측정할 수 있다.
접착 필름과 적층하기 전의 점착 테이프로부터 100 mm×120 mm의 시험편을 2편 잘라내고, 세퍼레이터 박리 후에 점착재층의 질량으로서 상기 점착 테이프의 질량을 측정한다. 시험편이 들어가는 직경의 폴리프로필렌제 용기내에 테이프를, 점착제면을 위로 하여 핀으로 고정하고, 500 ml의 톨루엔을 시험편이 용액중에 침지 되도록 용기내에 넣은 후, 용매의 휘발을 막기 위해서 덮개를 하여, 25℃ 환경하에서 24시간 방치한다.
24시간 후, 용기내의 용매를 메쉬지름 #150의 금속제 메쉬로 여과하면서 폐기하고, 그 후 용기내에 테이프를 탑재한 상태에서, 25℃ 환경하에 24시간 건조시키고, 24시간 후에 전자 천칭으로 테이프의 질량을 측정했다. 이하에 나타내는 계산식에서 산출한 값을 겔 분율로 한다.
또한, 기재 필름의 질량은 점착 테이프로 하기 전에 측정하거나, 점착 테이프로 한 후에 점착제층을 용매 등에서 박리·제거하여 측정한다.
겔 분율[%] = {(용매 추출 후 점착 테이프 질량-기재 필름 질량)/(용매 추출전 점착 테이프 질량-기재 필름 질량)}×100
<접착제층>
본 발명의 접착제층은, 접착제를 미리 필름화한 것이며, 본 명세서에 있어서는 접착 필름이라고도 한다. 예를 들면, 접착제에 사용되는 임의의 폴리이미드 수지, 폴리아미드 수지, 폴리에테르이미드 수지, 폴리아미드이미드 수지, 폴리에스테르 수지, 폴리에스테르이미드 수지, 페녹시 수지, 폴리설폰 수지, 폴리에테르설폰 수지, 폴리페닐렌설파이드 수지, 폴리에테르케톤 수지, 염소화 폴리프로필렌 수지, (메타)아크릴 수지, 폴리우레탄 수지, 에폭시 수지, 폴리(메타)아크릴아미드 수지, 멜라민 수지 등이나 그 혼합물을 사용할 수 있다.
접착제의 주성분으로서, (메타)아크릴 수지{(메타)아크릴계 공중합체}나 페녹시계 수지가 특히 바람직하다. 폴리이미드계 수지는 실장 신뢰성에 대해서는 매우 우수하나, 유리 전이 온도가 높기 때문에, 첩합시에 충분한 유동성을 얻지 못하는 경우가 많고, 범프 등의 요철의 추종에는 적합하지 않고, 첩합시에 에어가 포함되는 일이 일어나기 쉬워져 버린다. 한편, (메타)아크릴계 공중합체나 페녹시계 수지는 첩합시의 유동성을 확보하면서, 실장시의 신뢰성을 확보하는 것이 가능하다.
(메타)아크릴계 공중합체의 중합 방법은 특별히 제한이 없고, 예를 들면, 펄 중합, 용액 중합, 현탁 중합 등을 들 수 있고, 이들 방법에 의해 공중합체가 얻어진다. 내열성이 우수하기 때문에 현탁 중합이 바람직하고, 이러한 (메타)아크릴계 공중합체로는, 예를 들면, 파라클론 W-197C(네가미고교가부시키가이샤(根上工業株式會社)제, 상품명)를 들 수 있다.
또한, (메타)아크릴계 공중합체는 아크릴로니트릴을 포함하는 것이 바람직하다. 아크릴로니트릴의 함유량은, (메타)아크릴계 공중합체에 대해, 바람직하게는 10 ~ 50 질량%, 보다 바람직하게는 20 ~ 40 질량%이다. 아크릴로니트릴이 10 질량% 이상인 것으로, 접착제층의 Tg를 높이고, 접착성을 향상시킬 수 있다. 너무 많으면, 접착제층의 유동성이 나빠지고, 접착성이 저하하는 경우가 있다. 아크릴로니트릴을 성분으로서 포함한 (메타)아크릴계 공중합체는, 현탁 중합으로 합성하는 것이 바람직하다.
(메타)아크릴계 공중합체는 접착성을 향상시키기 위해, 관능기를 가지고 있어도 좋다. 관능기로는, 특별히 한정되는 것은 아니지만, 예를 들면, 아미노기, 우레탄기, 이미드기, 수산기, 카복실기, 글리시딜기 등을 들 수 있고, 그 중에서도, 글리시딜기가 바람직하다. 글리시딜기는, 열경화 수지인 에폭시 수지와의 반응성이 좋고, 수산기 등과 비교하면 점착제층과는 반응하기 어렵기 때문에, 표면 자유에너지의 변화가 일어나기 어렵다. 글리시딜기를 가지는 (메타)아크릴계 공중합체로는, 글리시딜에테르(메타)아크릴계 공중합체, 글리시딜아민(메타)아크릴계 공중합체, 글리시딜에스테르(메타)아크릴계 공중합체를 들 수 있고, 이것들을 적어도 1 종류 포함하는 것이 바람직하고, 2종 이상 포함하는 것이 더 바람직하다.
페녹시 수지로는, 예를 들면, 2 관능성 페놀류와 에피할로히드린을 고분자량까지 반응시키거나, 또는 2 관능성 에폭시 수지와 2 관능성 페놀류를 중부가(重附加)시키는 것에 의해서 얻어지는 수지를 들 수 있다. 보다 구체적으로는, 페녹시 수지는, 예를 들면 2 관능성 페놀류와 에피할로히드린을 알칼리 금속 수산화물 등의 촉매의 존재하에서, 비반응성 용매중 40 ~ 120℃의 온도에서 반응시키는 것으로 얻을 수 있다. 또한, 페녹시 수지는, 2 관능성 에폭시 수지와 2 관능성 페놀류를 알칼리 금속 화합물, 유기 인계 화합물, 환 형상 아민계 화합물 등의 촉매 존재하에서, 비점이 120℃ 이상의 아미드계, 에테르계, 케톤계, 락톤계, 알콜계 등의 유기용제 중에서, 반응 고형분이 50질량부 이하의 조건에서 50 ~ 200℃에서 가열하여 중부가 반응시켜서 얻을 수 있다. 페녹시 수지는, 단독으로 이용해도 괜찮고 2종 이상을 조합하여 이용해도 괜찮다.
본 발명에서는, 접착제층의 성분에, 에폭시 수지를 함유하는 것이 바람직하다. 이러한 바람직한 에폭시 수지로는, 글리시딜기나, 지환에 에폭시환이 축환된 부분 구조를 가지는 기가 바람직하다. 특히, 글리시딜 에테르 에폭시 수지, 글리시딜 아민 에폭시 수지, 글리시딜 에스테르 에폭시 수지 및 지환식 에폭시 수지가 보다 바람직하다.
그 중에서도, 글리시딜기나, 혹은 지환에 에폭시환이 축환된 부분 구조를 가지는 기 중 한 쪽이, 비스페놀계 수지의 수산기(페놀성 수산기)로 치환한 수지가 바람직하다.
이러한 비스페놀계 에폭시 수지로는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 비스페놀 S형 에폭시 수지 등을 들 수 있다.
이들 비스페놀계 에폭시 수지중에서도, 비스페놀 F 글리시딜 에테르 수지와 비스페놀 A 글리시딜 에테르 수지가 바람직하다.
본 발명에서는, 특히, 구조가 다른 비스페놀계 에폭시 수지를 2종 이상 조합하여 사용하는 것이 바람직하고, 비스페놀 F 글리시딜 에테르 수지와 비스페놀 A 글리시딜 에테르 수지를 조합하여 사용하는 것이 가장 바람직하다.
에폭시 수지, 그 중에서도, 구조가 다른 비스페놀계 에폭시 수지를 2 종류 이상 이용하는 것에 의해서, 범프 등의 요철을 매립하기 위한 유동성과 접합 신뢰성을 위한 경화성을 양립시킬 수 있다.
에폭시 수지의 접착제층 중에의 배합량은, 수지 전체의 15 ~ 35 질량%인 것이 바람직하다.
접착제층은 무기 필러를 함유해도 좋다. 첨가량이 많으면 유동성이 저하되고, 접착성이 떨어지기 때문에 무기 필러의 함유량은 수지 성분 100질량부에 대하여, 60질량부 미만이 바람직하고, 보다 바람직하게는 50질량부 이하이며, 더 바람직하게는 30질량부 이하이다. 또한, 입경이 크면 접착면의 표면에 요철이 생기고, 접착성이 저하하기 때문에, 무기 필러의 평균 입경은 1μm 미만이 바람직하고, 보다 바람직하게는 0.5μm 미만, 더 바람직하게는 0.1μm 미만이다. 무기 필러의 입경의 하한으로 특별히 제한은 없지만, 0.003μm 이상인 것이 실제적이다. 무기 필러로는, 절연성 및 열전도성을 가지고 있으면 좋고, 예를 들면, 질소 화합물(질화 붕소, 질화 알루미늄, 질화 규소, 질화 탄소, 질화 티탄 등), 탄소 화합물(탄화 규소, 탄화 불소, 탄화 붕소, 탄화 티탄, 탄화 텅스텐, 다이아몬드 등), 금속 산화물(실리카, 알루미나, 산화 마그네슘, 산화 아연, 산화 베릴륨 등) 등을 들 수 있다.
접착제층은 표면 자유에너지 차를 제어하는 것으로, 점착제층에 한 번 붙여서 맞춰진 후에 박리시킨 후의 면이라도, 충분한 접착성을 가지는 접착제층을 가지는 웨이퍼 가공용의 표면 보호 테이프로 할 수 있다.
또한, 본 발명의 박막 연삭용 표면 보호 테이프에서는, 접착제층의 표면 자유에너지가 25 ~ 45 mN/m인 것이 바람직하다. 표면 자유에너지가 너무 작으면 습윤성이 불충분하기 때문에 보이드가 발생하기 쉽고 실장 신뢰성을 악화시켜 버린다. 한편, 너무 크면 점착 테이프에 확실히 접착해 버리기 때문에 픽업 테이프에 전사할 수 없게 되어 버리거나 픽업 불량을 발생시켜 버리거나 한다.
접착제층의 표면 자유에너지는 30 ~ 40 mN/m가 보다 바람직하고, 더 바람직하게는 표면 자유에너지가 30 ~ 40 mN/m이며, 또한 점착제층과의 표면 자유에너지의 차가 10 mN/m이내이다.
표면 중(重)에너지는, 접착 필름의 주성분인 수지의 구조나 종류, 배합량을 변경하는 것으로 조정할 수 있다. 또한, 도공(塗工)시, 건조 조건이나 계면활성제와 같은 첨가제를 더하는 것에 의해서도 조정할 수 있다.
표면 자유에너지는 이하와 같이 하여 측정할 수 있다.
(표면 자유에너지의 측정)
본 발명에 있어서, 접착제층의 표면 자유에너지는, 상기와 같이 25 ~ 45 mN/m인 것이 바람직하다. 접착제층의 표면 자유에너지는, 접촉각(θ)을 접촉각계, 예를 들면, 쿄와카가쿠카부시키가이샤(協和化學株式會社)제 FACE 접촉각계 CA-S150형(상품명)을 이용하여 측정하는 것으로 구할 수 있다. 이 때의 평가 조건은, 액적 용량: 물 2μL, 디요오드메탄 3μL, 읽기 시간: 적하 30초 후이다. 접촉각의 값을 이하의 식에 대입하는 것으로 표면 자유에너지를 계산해서 구할 수 있다.
Figure pct00001
γs: 표면 자유 에너지 γs p: 표면 자유 에너지의 극성 성분
γs d: 표면 자유 에너지의 분산 성분
θH: 고체 표면에 대한 물의 접촉각
θI: 고체 표면에 대한 디요오드메탄의 접촉각
(분자량)
본 명세서에 있어서, 분자량이란 중량 평균 분자량을 말하고, 겔삼투 크로마토그래피(GPC) 법에 의해 표준 폴리스티렌에 의한 검량선을 이용하여 측정한 것으로 한다.
[GPC법에 의한 측정 조건]
사용 기기: 고속 액체 크로마토그래피 LC-20AD[카부시키가이샤시마즈세이사쿠쇼(株式會社島津製作所)제, 상품명]
컬럼: Shodex Column GPCKF-805 [카부시키가이샤시마즈세이사쿠쇼제, 상품명]
용리액: 클로로포름
측정 온도: 45℃
유량: 3.0ml/분
RI 검출기: 시차 굴절률 검출기 RID-10A[카부시키가이샤시마즈세이사쿠쇼제, 상품명]
(산가(酸價))
산가의 측정은, JISK5407의 11.1에 준하여 행한다.
(a) 시약
·브로모티몰 블루 지시약
·0.01 N 수산화 칼륨-에탄올 용액
·아세톤 시약 1급
(b) 조작
약 10 g의 시료를 정확하게 삼각 플라스크에 저울로 재서 취하고, 아세톤 50 ml에 용해하고, 브로모티몰 블루 지시약을 3 ~ 4방울 더한다. 이것을 0.01 N 수산화 칼륨-에탄올 용액으로 적정(滴定)한다.
(c) 계산
다음 식에 의해서 산가를 구한다.
Figure pct00002
V: 0.01 N 수산화 칼륨-에탄올 용액의 적정량(ml)
f: 0.01 N 수산화 칼륨-에탄올 용액의 팩터(factor)
S: 시료 채취량
(수산기가)
수산기가의 측정은, JISK0070에 준거하여 행한다.
(a) 시약
·아세틸화 시약(무수 초산-피리딘)
·N/2 수산화 칼륨-에탄올 용액
(b) 조작
시료를 아세틸화 시약으로 아세틸화한 후, 과잉의 초산을 N/2 수산화 칼륨-에탄올 용액으로 적정한다.
(c) 계산
다음 식에 의해서 수산기가를 구한다.
Figure pct00003
V: 본 시험의 N/2 수산화 칼륨-에탄올 용액의 적정량(ml)
VB: 공시험(空試驗)의 N/2 수산화 칼륨-에탄올 용액의 적정량(ml)
F: N/2 수산화 칼륨-에탄올 용액의 팩터
S: 시료 채취량(g)
AV: 시료의 산가(mgKOH/g)
(탄성률)
접착제층은 탄성률을 제어하는 것으로 범프 등의 요철면에 대한 밀착성을 향상시킬 수 있다. 본 발명의 박막 연삭용 표면 보호 테이프에서는, 접착제층의 경화 후에 있어서의 25℃에 있어서의 탄성률이 1 ~ 1000 MPa의 범위인 것이 바람직하고, 더 바람직하게는 1 MPa 이상 10 MPa 이하이다. 또한, 접착제층의 250℃에 있어서의 탄성률이 1 ~ 1000 MPa의 범위인 것이 바람직하다. 또한, 접착제층의 25℃에 있어서의 탄성률과 250℃에 있어서의 탄성률의 비가 100 이하인 것이 바람직하다. 즉, 경화에 의해 탄성률이 증가했다고 해도, (경화 후의 탄성률)ㆇ(경화 전의 탄성률)이 100 이하가 되는 것이 바람직하다. 접착 필름은, 첩합 전은 매립성이 우수할 필요가 있기 때문에 저탄성으로 하고 있다. 다음에, 기판과의 접착시에 경화되는데, 이 때에 탄성률이 너무 높은 경우는 휨이 크고 칩의 휨의 원인이 되어 버린다. 탄성률이 너무 낮은 경우는 충분히 경화되어 있지 않기 때문에, 실장 신뢰성이 부족하다. 또한, 칩과 기판의 접착 후에 패키징을 위해서 리플로우 가열 처리되는 것이 대부분이다. 따라서 리플로우 가열 온도에 있어서도 동등의 탄성률이 되는 것이 바람직하고, 또한 가열 전후로 탄성률의 변화가 작은 것이 바람직하다. 보다 바람직하게는 25℃에 있어서의 탄성률과 250℃에 있어서의 탄성률의 변화(차의 절대치)가 100 이하이다.
탄성률은 이하와 같이 하여 측정할 수 있다.
탄성률 측정은 레오메트릭스·사이언티픽·에프·이가부시키가이샤(Rheometric Scientific FE 株式會社)제 점탄성 측정 장치 ARES(상품명)를 이용하여 측정한다. 측정 플레이트는 직경 8 mmφ의 플레이트, 필름 형상 접착제는 라미네이트하여 두께 1 mm 정도의 것을 8 mmφ의 펀치로 천공하여 이용한다. 측정 조건은 상온인 25℃, 및 250℃, 주파수 1 Hz로 설정한다. 또한, 250℃에서 측정할 때의 온도상승 조건은 10℃/분으로 행한다.
(포화 흡습률)
접착제층의 포화 흡습률은 1.5 용량% 이하인 것이 바람직하고, 더 바람직하게는 1.0 용량% 이하이다. 포화 흡습률의 하한값에는 특별히 제한은 없지만, 통상 0 용량% 이상이다. 경화제에 이소시아네이트계 경화제를 사용하면, 수분과 반응하여 가교 구조가 변화할 가능성이 있고, 또한 흡수한 접착제층을 가열에 의한 경화(큐어)를 행하면 수분의 증발에 의한 기포 등이 발생하고, 외관 불량이나 접착력 부족 등의 문제를 발생시켜 버리기 때문이다.
포화 흡습률 측정 방법은, 이하와 같다.
직경 100 mm의 원형 필름 형상의 접착제층(접착 필름)을 샘플로 하고, 샘플을 진공 건조기 중에서, 120℃, 3시간 건조시키고, 데시케이터(desiccator)중에서 방랭 후, 건조 질량을 측정하여 M1로 한다. 샘플을 85℃, 85%RH의 항온항습조 중에서 흡습하고 나서 꺼내고, 재빨리 칭량하여 칭량값이 일정해졌을 때, 그 질량을 M2로 한다.
접착제(상기 필름 형상 접착제층)의 밀도(d)와 이 건조 질량(M1)과 흡습 질량(M2)으로부터, 하기 식에 의해, 포화 흡습률(용량%)을 산출한다.
포화 흡습률(용량%) = [(M2-M1)/(M1/d)]×100
접착제층은 이소시아네이트계 경화제 또는 에폭시계 경화제와 가교하는 관능기를 가지고, 플럭스 기능을 가지는 화합물을 경화제로서 포함하는 것이 바람직하다.
플럭스란, 일반적으로 범프의 습윤성을 올리기 위해서 이용되는 재료이며, 플럭스 기능을 가지는 재료로는 일반적으로 로진계의 재료가 바람직하게 사용되고 있다.
본 발명에 있어서는, 땜납 표면의 산화막을 제거하는 작용이 있으면, 특별히 한정되는 것은 아니지만, 카복실기 또는 페놀성 수산기의 어느 하나, 혹은, 카복실기 및 페놀 수산기의 양쪽 모두를 구비하는 화합물이 바람직하고, 카복실기 및 페놀 수산기의 양쪽 모두를 구비하는 화합물을 경화제로서 이용하는 것이 더 바람직하다.
페놀성 수산기를 구비하는 플럭스 활성을 가지는 화합물로는, 페놀류를 들 수 있고, 구체적으로는, 예를 들면, 페놀, o-크레졸, 2,6-크실레놀, p-크레졸, m-크레졸, o-에틸페놀, 2,4-크실레놀, 2,5 크실레놀, m-에틸페놀, 2,3-크실레놀, 메디톨, 3,5-크실레놀, p-터셔리부틸페놀, 카테콜, p-터셔리아밀페놀, 레조르시놀, p-옥틸페놀, p-페닐페놀, 비스페놀 A, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴비스페놀 F, 디알릴비스페놀 A, 트리스페놀, 테트라키스페놀 등의 페놀성 수산기를 함유하는 모노머류 등을 들 수 있다.
플럭스 기능을 가지는 경화제로는, 에폭시 수지의 경화제나 지방족 디카복실산, 방향족 디카복실산을 들 수 있다.
플럭스 기능을 가지는 경화제로는, 보다 구체적으로는, 예를 들면, 1 분자 중에, 에폭시 수지에 부가할 수 있는 2 이상의 페놀성 수산기와, 플럭스 작용(환원 작용)을 나타내는 방향족에 직접 결합한 1개 이상의 카복실기를 구비하는 화합물을 들 수 있다. 이러한 플럭스 활성을 가지는 경화제로는, 2,3-디하이드록시 안식향산, 2,4-디하이드록시 안식향산, 겐티신산(2,5-디하이드록시 안식향산), 2,6-디하이드록시 안식향산, 3,4-디하이드록시 안식향산, 몰식자산(3,4,5- 트리하이드록시 안식향산) 등의 안식향산 유도체; 1,4-디하이드록시-2-나프토에산, 3,5-디하이드록시-2-나프토에산, 3,7-디하이드록시-2-나프토에산 등의 나프토에산 유도체; 페놀프탈린; 및 디페놀산 등을 들 수 있고, 이들은 1종 단독 또는 2종 이상을 조합하여 이용할 수 있다.
플럭스 활성을 가지는 경화제(가교제)의 배합량은, 접착제층의 수지 성분 100질량부에 대해서 0.5 ~ 30질량부가 바람직하고, 1 ~ 10질량부가 보다 바람직하다.
<<반도체 칩의 제조방법>>
이하에, 본 발명의 박막 연삭용 표면 보호 테이프를 이용한 반도체 칩의 제조방법을 설명한다.
본 발명의 반도체 칩의 제조방법은, 반도체 회로가 형성된 반도체 웨이퍼에, 전극으로서 범프를 가지는 범프 부가 웨이퍼 내에 개질층을 형성한 후, 상기 반도체 웨이퍼의 이면을 연삭하고, 각각의 칩에 일괄적으로 분할을 행하는 반도체 칩의 제조방법으로서,
상기 개질층을 형성한 다음이며, 또한 상기 반도체 웨이퍼의 이면을 연삭하기 전에, 기재 필름 상에 점착제층을 가지는 점착 테이프의 점착제층 상에 접착 필름이 적층된 박막 연삭용 표면 보호 테이프(단순하게 표면 보호 테이프라고도 칭한다)를, 반도체 웨이퍼의 반도체 회로가 형성되는 측에 상기 접착 필름 측에서 첩부하는 공정,
상기 반도체 웨이퍼의 이면 연삭 후에 픽업될 때에, 또는 픽업용의 테이프에 전사될 때에, 상기 접착 필름만을 칩에 접착된 상태로 하는 공정을 가진다.
본 발명에 있어서는, 상기의 접착 필름만을 칩에 접착된 상태로 하는 공정이, 전사 필름(픽업 테이프)을 사용하는 일 없이, 상기 표면 보호 테이프로부터 직접 픽업하는 공정인 것이 바람직하다.
또한, 박막 연삭용 표면 보호 테이프를 익스팬드하는 것에 의해서, 상기 접착 필름과 칩을 동시에 분할하는 공정을 포함하는 것이 바람직하다.
또한, 반도체 웨이퍼의 이면 연삭에 의한 칩의 일괄 분단 후에, 박막 연삭용 표면 보호 테이프의 상기 접착 필름만을 레이저에 의해서 분할하는 것이 바람직하다.
이하, 도를 이용하여 설명하는 것으로, 보다 바람직한 본 발명의 반도체 칩의 제조방법을 설명한다. 각 도에 있어서 동일한 부호는 동일한 부재를 나타낸다.
반도체 칩의 제조방법에는, 픽업 테이프에 전사하는 프로세스를 통하는 방법과 이 픽업 테이프에의 전사를 행하지 않는 프로세스를 통하는 방법이 있다.
도 1은, 본 발명의 반도체 칩의 제조방법의 바람직한 일태양의 프로세스의 전반을 모식적으로 나타내는 것이며, 상기의 픽업 테이프에 전사하는 프로세스를 통하는 방법과 이 픽업 테이프에의 전사를 행하지 않는 프로세스를 통하는 방법의 어느 쪽에도 공통인 전반 프로세스이다.
도 2는 픽업 테이프에 전사하는 프로세스를 통하는 방법에 있어서의 도 1의 (4)의 프로세스 후에 행하는 후반의 프로세스의 일례이며, 도 3은 픽업 테이프에의 전사를 행하지 않는 프로세스를 통하는 방법에 있어서의 도 1의 (4)의 프로세스 후에 행하는 후반의 프로세스의 일례이다.
[I] 픽업 테이프에 전사하는 프로세스
이하, 도 1 및 도 2를 이용하여 설명한다.
(1) 우선, 반도체 웨이퍼(1)의 표면(1A)으로부터 레이저(7)에 의해 개질층(2)을 형성한다.
반도체 웨이퍼를 반도체 칩으로 분할하기 위해서, 반도체 웨이퍼의 분할 예정 부분에 레이저광 조사로, 다광자 흡수에 의해서 개질 영역{개질부(2A)}을 반도체 웨이퍼 내부에 형성하는 스텝이다.
레이저광의 조사에 의해서, 다광자 흡수에 의한 광학적 손상이라는 현상이 발생하고, 이 광학적 손상에 의해 반도체 웨이퍼의 내부에 열변형이 유기(誘起)되고, 이것에 의해서 반도체 웨이퍼의 내부에 개질 영역(크랙 영역)(2A)이 형성된다. 이 경우에 이용되는 레이저광(레이저광선)으로는, 펄스 레이저광을 발생하는 Nd:YAG 레이저, Nd:YVO 레이저, Nd:YLF 레이저, 티탄사파이어 레이저 등이 있다.
개질층(2)의 두께는, 20μm ~ 40μm로 하는 것이 바람직하다. 또한, 개질층은, 예를 들면, 최종 연삭두께의 10μm ~ 50μm 상에 마련하는 것이 바람직하다. 개질부가 칩에 포함되는 경우, 그 부분의 항절강도가 떨어질 가능성이 있기 때문이다. 또한, 최종 연삭두께보다도 위에 개질층이 마련되는 것에 의해서, 그 개질층을 연삭했을 때의 충격으로 칩을 분단될 수 있다.
(2) 반도체 웨이퍼 표면(1A)에, 본 발명의 박막 연삭용 표면 보호 테이프(표면 보호 테이프)를 붙여서 맞춘다.
이 때, 박막 연삭용 표면 보호 테이프의 접착제층(접착 필름)(6)측을, 반도체 웨이퍼(1)의 개질층(2)을 형성한 측에 붙인다. 본 발명의 표면 보호 테이프는, 상기 설명과 같이, 기재 필름(4) 상에 점착제층(5)을 가지고, 그 점착제층 상에 접착제층(접착 필름)(6)을 가진다. 이 중에서, 기재 필름(4) 상에 점착제층(5)을 가지는 테이프를 점착 테이프(3)라고도 한다.
(3) 반도체 웨이퍼의, 박막 연삭용 표면 보호 테이프를 붙여서 맞춘 면과 반대측의 면(이면)(1B)을 연삭한다. 도면 중, 8은 그라인더, 9는 이면 연삭중의 웨이퍼이다.
(4) 목적으로 하는 두께로 연삭된 상태에서 이면 연삭을 종료한다. 도면 중, 10은 이면이 연삭된 상태의 웨이퍼이다.
(5-1) 반도체 웨이퍼의 이면(연삭면)에, 픽업 테이프(11)를 첩부하고, 링 프레임(12)에 고정한다.
픽업 테이프는, 픽업 공정에 있어서 양호한 픽업성과 익스팬드성이 요구되기 때문에, 다이싱 테이프를 이용하는 것이 바람직하다.
다이싱 테이프의 점착제층의 점착제에는, 다이싱 테이프에 이용되는 일반적인 점착제를 이용하는 것이 가능하고, 바람직하게는, 자외선의 조사에 의해 경화하는 접착제를 이용한다.
링 프레임은, 일반적인 반도체 웨이퍼의 처리 공정에 있어서 이용되는 것을 이용할 수 있다.
(6-1) 박막 연삭용 표면 보호 테이프의 점착 테이프(3)(기재 필름(4)과 점착제층(5))만을 박리시키고, 접착 필름(6)만을 웨이퍼 표면에 남긴다. 도에서는, 점착제로서 자외선 경화형의 것을 이용했을 경우의 예로서 자외선 조사(도시하지 않음) 후에 점착 테이프(3)를 박리한 상태를 나타냈다.
(7-1) 픽업 테이프를 익스팬드한다.
이 때, 2가지의 익스팬드 방법이 있고, (7-1 A) 접착 필름(접착제층)과 반도체 웨이퍼가 분할되거나, 혹은, (7-1 B) 반도체 웨이퍼만 분할한 후, 접착 필름(접착제층)을 레이저(14)에 의해 절단한다.
상기 (7-1 A)나 (7-1 B)와 같이 하기 위해서는, 익스팬드 조건을 변경하는 것으로 조정할 수 있다.
즉, 접착 필름을 익스팬드 분할하는 경우 (7-1 A)에는, 어느 정도의 익스팬드량이 필요하기 때문에, 통상보다 익스팬드량을 크게 하는 것으로 칩과 동시에 분할할 수 있다. 한편, 칩만의 익스팬드의 경우 (7-1 B)는, 칩은 강체(剛體)이기 때문에 익스팬드량은 작아도 좋다. 이와 같이 익스팬드량을 임의로 조정하는 것으로, (7-1 A)나 (7-1 B) 상태로 할 수 있다.
도면 중, 6A는 분할된 접착제층(접착 필름)을, 10A는 분할된 웨이퍼를 나타낸다. 또한, 11A는 익스팬드된 픽업 테이프를, 13은 익스팬더(expander)를 나타낸다.
(8-1) 분할된 반도체 웨이퍼(10A)는 개편화된 접착 필름(접착제층)(6A) 부가의 각각의 칩(17)이 되고, 그것을 접착 필름(접착제층)(6A)과 함께 픽업한다. 도면 중, 15는 픽업용 니들을, 16은 픽업용 콜렛을 나타낸다. 칩(17)은, 픽업 테이프(11A)로부터 박리되어서 픽업된다.
[II] 픽업 테이프에의 전사를 행하지 않는 프로세스
이하, 도 1 및 도 3을 이용하여 설명한다. 또한, (1) ~ (4)까지는 상기의 픽업 테이프에 전사하는 프로세스[I]와 동일하다.
(1) 우선, 반도체 웨이퍼(1)의 표면(1A)으로부터 레이저(7)에 의해 개질층(2)을 형성시킨다.
(2) 반도체 웨이퍼 표면에, 본 발명의 박막 연삭용 표면 보호 테이프(표면 보호 테이프)를 붙여서 맞춘다. 이 때, 박막 연삭용 표면 보호 테이프의 접착제층(접착 필름)(6)측을, 반도체 웨이퍼(1)의 개질층(2)을 형성한 측에 붙인다.
(3) 반도체 웨이퍼의, 박막 연삭용 표면 보호 테이프를 붙여서 맞춘 면과 반대측의 면(이면)(1B)을 연삭한다.
(4) 목적으로 하는 두께로 연삭이 완성된 상태(10)에서 이면 연삭을 종료한다.
(5-2) 박막 연삭용 표면 보호 테이프면의 기재 필름(4) 측에 고정용 테이프(21)를 첩부하고, 링 프레임(22)에 고정한다.
여기서, 고정용 테이프(21)는, 상기의 다이싱 테이프(픽업 테이프(11))와 실질적으로 동일한 것이다.
(6-2) 고정용 테이프(21)를 익스팬드한다. 이 때, 점착 필름(3) 상에서, 접착 필름(접착제층)(6)과 반도체 웨이퍼(1)가 양쪽 모두 분할된다.
익스팬드는 속도 0.5 ~ 5 mm/초, 익스팬드량 5 ~ 20 mm가 바람직하다.
도면 중, 6A는 분할된 접착제층(접착 필름)을, 10A는 분할된 웨이퍼를 나타낸다. 또한, 21A는 익스팬드된 고정용 테이프를, 23은 익스팬더를 나타낸다.
(7-2) 분할된 반도체 웨이퍼(10A)는 개편화된 접착 필름(접착제층)(6A) 부가의 각각의 칩(27)이 되고, 그것을 접착 필름(접착제층)(6A)과 함께 픽업한다. 도면 중, 25는 픽업용 니들을, 26은 픽업용 콜렛을 나타낸다. 칩(27)은, 점착 필름(3)의 점착제층(5)으로부터 박리되어서 픽업된다. 도에서는, 점착제로서 자외선 경화형의 것을 이용했을 경우의 예로서, 자외선 조사(도시하지 않음) 후에 점착제층(5)으로부터 칩(27)을 박리하는 모습을 나타냈다.
본 발명의 박막 연삭용 표면 보호 테이프를 이용한 제조방법은, 전극으로서 범프 등의 요철을 가지는 웨이퍼를 박막 연삭하는 경우에 현저한 효과를 발휘한다.
본 발명의 제조방법을 이용하는 것으로, 이면 연삭 후의 다이싱 공정을 생략하는 것이 가능하다. 또한, 본 발명의 박막 연삭용 표면 보호 테이프를 이용하는 것에 의해서 언더 필을 흘려 넣는 공정을 생략하는 것이 가능해지고, 이 때문에, 언더 필에 의한 수지 누설이 일어나는 일이 없고, 수율이 향상된다.
칩의 박막화에 있어서 중요한 성능으로서 칩의 항절강도를 들 수 있다. 일반적인 방법인 이면 연삭 후에 다이싱하는 방법에서는, 블레이드에 의한 다이싱이라도 레이저에 의한 다이싱이라도 박막이 된 반도체 웨이퍼에 데미지를 주는 공정이기 때문에, 얻어지는 칩에 데미지가 남기 쉽고, 치핑(chipping)이 발생하거나, 최악의 경우는 칩이 깨져버리거나 한다. 한편, 본 발명의 제조방법을 이용하는 것으로 반도체 칩에의 데미지를 최소한으로 억제하는 것이 가능해지고 칩의 항절강도를 높일 수 있고, 칩 깨짐이 발생하기 어렵기 때문에, 패키지의 실장 신뢰성을 확보할 수 있게 된다.
반도체 칩을 기판에 실장할 때, 특히 범프와 같은 요철이 부가된 박막 반도체 칩을 압착하기 때문에 칩 깨짐이 매우 발생하기 쉽다. 한편, 본 발명의 제조방법을 이용하는 것으로, 반도체 칩에 접착 필름(접착제층)이 접착된 상태에서 실장되기 때문에 칩 깨짐의 발생을 억제할 수 있다. 또한, 실장과 동시에 접착 필름(접착제)에 의한 접착도 가능하기 때문에 제조 시간을 단축하는 것이 가능해진다.
본 발명에서는 반도체의 칩 화 후에 픽업 테이프에 전사하여, 픽업만 다른 공정에서 반도체 장치를 제조(도 1, 2의 공정)해도 좋지만, 전사하는 일 없이 픽업하는 것(도 1, 3의 공정)이 바람직하다. 전사하는 일 없이 픽업하는 것으로 점착 테이프의 박리 공정을 생략할 수 있고, 또한 박리시에 걸리는 스트레스로부터 해방되기 때문에 반도체 칩에의 데미지도 경감하는 것이 가능해진다.
본 발명에서는, 박막 연삭 후의 웨이퍼를, 롤을 대고 누르는 것에 의해서 칩 분할을 행하여(도시하지 않음)도 좋고, 밀기 날을 개질층의 위로부터 밀어넣는 것에 의해서 칩 분할을 행하여(도시하지 않음)도 좋고, 익스팬드에 의해서 칩 분할을 행하여(도 2의 공정 (7-1 A), 도 3의 공정 (6-2))도 좋다. 외부로부터의 스트레스가 걸리지 않기 때문에, 익스팬드에 의해서 분할하는 방법이 바람직하다.
[실시예]
이하, 실시예에 근거하여, 본 발명을 더 상세하게 설명하는데, 본 발명은 이것으로 한정되는 것은 아니다.
실시예 1
(I) 박막 연삭용 표면 보호 테이프의 제작
두께 100μm의 에틸렌-아크릴산 공중합체로 이루어지는 기재 필름 상에, 자외선 경화형 (메타)아크릴계 점착제층을 마련하고, 상기 점착제층 상에, 에폭시 수지를 함유하는 (메타)아크릴계 공중합체로 이루어지는 접착제층을 마련하고, 본 발명의 박막 연삭용 표면 보호 테이프를 제작했다.
(1) 점착 테이프의 제조방법
2-에틸헥실아크릴레이트를 78 mol%, 2-하이드록시에틸아크릴레이트를 21 mol%, 메타크릴산을 1 mol% 배합하고, 초산에틸 용액 중에서 공중합시키는 것에 의해서 중량 평균 분자량 70만의 코폴리머 용액을 얻었다. 이 코폴리머 100질량부에 대해서 2-메타크릴로일옥시에틸이소시아네이트(상품명, 쇼와전공가부시키가이샤(昭和電工株式會社)제 커런츠 MOI) 5.0질량부를 용액중에서 혼합하고, 이 용액중에서 반응시켜서 코폴리머 측쇄의 하이드록실기에 상기 이소시아네이트로부터 유래하는 이중 결합 함유기를 부가시키는 것으로 이중 결합 함유기를 가지는 아크릴 공중합체 폴리머를 합성했다.
이 이중 결합 함유기를 가지는 아크릴 공중합체 폴리머 100질량부에, 경화제로서 콜로네이트 L(상품명, 니폰폴리우레탄고교가부시키가이샤(Nippon Polyurethane Industry Co.,Ltd.)제)를 6.0질량부, 광반응 개시제로서 이르가큐어 184(상품명, BASF샤(BASF Japan Ltd.)제)를 5.0질량부 배합하고, 점착제 조성물을 얻었다.
얻어진 점착제 조성물을 점착제층의 두께가 20μm 두께가 되도록 박리 라이너 상에 도공하고, 이 점착제층측에서, 100μm 두께의 에틸렌계 이오노머 수지(상품명, 미츠이·듀퐁폴리케미컬가부시키가이샤(DUPONT-MITSUI POLYCHEMICALS CO.,LTD)제 하이밀란)를 필름화한 두께 100μm의 기재 필름에 붙여서 맞추어 점착 테이프를 얻었다.
(2) 접착제층과 표면 보호 테이프의 제조방법
부틸아크릴레이트를 40 mol%, 에틸아크릴레이트를 30 mol%, 아크릴로니트릴 30 mol%를 초산에틸 및 톨루엔의 혼합 용액중에서 공중합시키는 것으로, 아크릴 수지를 얻었다.
디시안디아미드 50 mol%, 비스페놀 F형 에폭시 수지 50 mol%를 초산에틸 및 톨루엔의 혼합 용액 중에서 배합하고, 공중합시키는 것으로, 경화 에폭시 수지를 얻었다.
비스페놀 A형 에폭시 수지 35 mol%, 비스페놀 A형 페녹시 수지 35 mol%, 비스페놀 A 디글리시딜 에테르 30 mol%를 배합하고, 공중합시키는 것으로, 페녹시 수지를 얻었다.
얻어진 아크릴 수지를 30질량부, 경화 에폭시 수지를 50질량부, 페녹시 수지를 20질량부 배합하고, 초산에틸 용액 중에서 혼합했다. 얻어진 혼합 수지 100질량부에 대해서, 무기 필러로서 평균 입경 5μm의 실리카 입자 5질량부를 이 용액 중에서 배합하고 접착제 조성물을 얻었다.
얻어진 접착제 조성물을 접착제층의 두께가 70μm 두께가 되도록 박리 라이너상에 도공하고, 이 접착제층측에서, 상기 박리 라이너를 박리한 상기 점착 테이프의 점착층측과 붙여서 맞추는 것으로, 박막 연삭용 표면 보호 테이프를 얻었다. 이하의 사용시에는, 이 박리 라이너를 박리하여 이용했다.
(II) 반도체 칩의 제조
도 1 및 도 2의 프로세스로 반도체 칩을 제작했다.
(1) DAL7360(상품명, 가부시키가이샤디스코(DISCO Inc.)제 스텔스 다이싱 장치)를 이용하여 반도체 웨이퍼(1)의 이면(1A)으로부터 레이저광(7)을 조사하고, 직경 300 mm(약 12 인치)의 범프 부가 웨이퍼에 개질층(2)을 형성했다. 범프의 크기, 피치는 이하와 같다.
범프 높이: 80μm, 피치: 160μm, 범프의 종류: 솔더
개질층{개질부(2A)}의 두께: 30μm
(2) 반도체 웨이퍼의 개질층을 마련한 표면(1A)에, 상기에서 제작한 박막 연삭용 표면 보호 테이프를 접착층(6) 측에서 붙여 맞추었다.
(3) 반도체 웨이퍼의, 박막 연삭용 표면 보호 테이프를 붙여서 맞춘 면과 반대측의 면(이면)(1B)을, DGP8761(상품명, 가부시키가이샤디스코제 이면 연삭장치)를 이용하여, 연삭 후의 두께 75μm까지 연삭했다.
(4) 연삭 후, 반도체 웨이퍼(10)의 이면(연삭면)에, 픽업 테이프(11)를 첩부하고, 링 프레임(12)에 고정했다.
또한, 픽업 테이프(11)는, 기재 필름이 폴리올레핀으로부터 이루어지고, 두께 110μm의 다이싱 테이프를 사용했다. 다이싱 테이프는, 이 기재 필름 상에, 자외선 경화형 아크릴 공중합체로 이루어지는 점착제층을 가진다.
(5) 자외선 조사 후에, 박막 연삭용 표면 보호 테이프로부터 점착 테이프(3)(기재 필름(4)과 점착제층(5))만을 박리시키고, 접착 필름(접착제층)(6)만을 반도체 웨이퍼 표면에 남겼다.
(6) 접착 필름(접착제층) 및 연삭 후의 반도체 웨이퍼가 분할되도록, 속도 1 mm/초, 익스팬드량 20 mm의 조건에서 픽업 테이프(11)를 익스팬드하였다. {도 2에 나타낸 공정(7-1 A).}
(7) 분할된 반도체 웨이퍼(10A)는 개편화된 접착 필름(접착제층)(6A) 부가의 각각의 칩(17)이 되고, 그것을 접착 필름(접착제층)(6A)과 함께 픽업했다.
실시예 2
실시예 1에서 제작한 박막 연삭용 표면 보호 테이프를 사용하고, 실시예 1에 있어서의 (6)의 프로세스를 하기 (6-1) ~ (6-2)의 프로세스로 변경한 외에는 실시예 1과 동일하게 하여 반도체 칩을 제조했다.
(6-1) 반도체 웨이퍼만 분할하도록 속도 1 mm/초, 익스팬드량 8 mm의 조건에서 픽업 테이프(11)를 익스팬드하였다.
(6-2) 상기 익스팬드 후에, 접착 필름(접착제층)(6)을 레이저광(14)에 의해 절단 했다. {도 2에 나타낸 공정(7-1 B).}
실시예 3
도 1 및 도 3의 프로세스로 반도체 칩을 제작했다.
실시예 1에서 제작한 박막 연삭용 표면 보호 테이프를 사용하고, 실시예 1에 있어서의 (1) ~ (3)의 프로세스를 행한 후, (4) ~ (7) 대신 이하의 프로세스 (4A) ~ (6A)를 행하여 반도체 칩을 제조했다.
(4A) 박막 연삭용 표면 보호 테이프의 기재 필름(4) 측에 실시예 1과 동일한 익스팬드용 테이프(11)(고정용 테이프(21))를 첩부하고, 링 프레임(22)에 고정했다. 익스팬드용 테이프(11)(고정용 테이프(21))는, 에틸렌계 이오노머 수지로 이루어지는 기재 필름 상에, 자외선 경화형 아크릴 공중합체로 이루어지는 점착제층을 가진다.
(5A) 상기 고정용 테이프(21)를 속도 1 mm/초, 익스팬드량 20 mm의 조건에서 익스팬드하고, 점착 필름(3) 상에서, 접착 필름(접착제층)(6)과 반도체 웨이퍼를 분할했다.
(6A) 분할된 반도체 웨이퍼(10A)는 개편화된 접착 필름(접착제층)(6A) 부가의 각각의 칩(27)이 되고, 자외선 조사 후에, 점착제층(5)으로부터 칩(27)을 접착 필름(접착제층)(6A)과 함께 픽업했다.
[비교예 1]
(I) 종래의 범프용 표면 보호 테이프의 제조방법
메타크릴산을 20 mol%, 2-에틸헥실아크릴레이트를 30 mol%, 2-하이드록시에틸아크릴레이트를 10 mol%, 메틸아크릴레이트를 40 mol% 배합하고, 초산에틸 용액 중에서 공중합시키는 것에 의해서, 중량 평균 분자량 60만의 코폴리머 용액을 얻었다.
상기 코폴리머 용액에, 코폴리머 100질량부에 대해서, UV 반응성 수지로서 5 관능의 우레탄아크릴레이트 올리고머 100질량부, 3 관능의 우레탄아크릴레이트 올리고머 10질량부 및 2 관능의 우레탄아크릴레이트 올리고머 30질량부, 경화제로서 콜로네이트 L(상품명, 니폰폴리우레탄고교가부시키가이샤제) 4.0질량부, 광반응 개시제로서 이르가큐어 184(상품명, BASF샤제) 5질량부, 첨가제로서 Ebecryl 350(상품명, 다이셀·올넥스가부시키가이샤(DAICEL-ALLNEX LTD.)제) 0.5질량부를 배합하고, 점착제 조성물을 얻었다.
얻어진 점착제 조성물을 점착제층의 두께가 130μm 두께가 되도록 박리 라이너상에 도공하고, 100μm 두께의 LDPE(저밀도 폴리에틸렌) 필름에 붙여서 맞추고 230μm 두께의 종래의 범프용 표면 보호 테이프를 얻었다. 이하의 사용시에는, 이 박리 라이너를 박리하여 이용한다.
(II) 반도체 칩의 제조
높이 80μm, 피치 160μm의 솔더-범프 부가 12 인치 웨이퍼의 표면에 상기 범프용 표면 보호 테이프를 박리 라이너를 박리하여 점착제층측에서 첩합하고, DGP8761(상품명, 가부시키가이샤디스코제 이면 연삭장치)를 이용하여, 웨이퍼 이면을 연삭했다. 이 이면 연삭은, 연삭 후의 웨이퍼 두께 75μm까지 행했다.
그 후, 범프용 표면 보호 테이프 부가 웨이퍼를 110μm 두께의 폴리올레핀제 다이싱 테이프에 마운트를 행하고, 자외선 조사 후에, 범프용 표면 보호 테이프를 박리했다.
DFD6361(상품명, 가부시키가이샤디스코제 블레이드다이싱 장치)를 이용하여 다이싱을 행하고, DB800-HL(상품명, 가부시키가이샤히타치하이테크놀로지(Hitachi High-Technologies Corporation.)제 픽업 다이본더)를 이용하여 픽업을 행했다.
기판에 접착제(NCP)로서 U8443(상품명, 나믹스가부시키가이샤(NAMICS CORPORATION.)제 플립 칩용 언더 필제)을 도포하고, 그 위에서 픽업한 칩을 기판에 접합함과 함께 밀봉을 행했다.
[비교예 2]
높이 80μm, 피치 160μm의 솔더-범프 부가 12 인치 웨이퍼의 표면에 상기 비교예 1에서 조제한 것과 동일한 범프연삭용 표면 보호 테이프를 박리 라이너를 박리하여 점착제층측에서 첩합하고, DGP8761(상품명, 가부시키가이샤디스코제 이면 연삭장치)를 이용하여, 웨이퍼 이면을 연삭했다. 이 이면 연삭은, 연삭 후의 두께 75μm 두께까지 행했다.
그 후, 범프용 표면 보호 테이프 부가 웨이퍼를 110μm 두께의 폴리올레핀 제 다이싱 테이프에 마운트를 행하고, 자외선 조사 후에, 범프용 표면 보호 테이프를 박리했다.
DFL7160(상품명, 가부시키가이샤디스코제 레이저 다이싱 장치)를 이용하여 다이싱을 행하고, DB800-HL(상품명, 가부시키가이샤히타치하이테크놀로지제 픽업 다이본더)를 이용하여 픽업을 행했다.
픽업한 칩을 기판에 접합을 행하고, 언더 필제로서 U8443(상품명, 나믹스가부시키가이샤제 플립 칩용 언더 필제)를 옆으로부터 흘려 넣어서 밀봉을 행했다.
상기 각 실시예 및 비교예에서 얻어진 반도체 칩에 대해서, 이하의 특성을 평가했다.
(1) 칩 깨짐의 유무
상기 익스팬드시에 칩에 깨짐이 생기는지를 육안으로 관찰하고, 이하의 기준으로 평가했다.
○(양호): 칩 깨짐이 보이지 않는다.
△(불량): 약간의 칩 깨짐이 보인다.
×(특히 불량): 현저한 칩 깨짐이 보인다.
(2) 접착 버르(burr) 발생의 유무
상기 익스팬드시 및 픽업시에 접착 버르가 발생하는지를 육안으로 관찰하고, 이하의 기준으로 평가했다.
없음(양호): 접착 버르가 보이지 않는다.
있음(불량): 접착 버르가 보인다.
이상의 결과를, 언더 필 공정의 유무와 함께 표 1에 나타낸다.
Figure pct00004
상기와 같이, 실시예 1 ~ 3의 반도체 칩의 제조방법은, 접착제층에 의해 범프의 요철을 완전하게 매립하기 때문에, 전극으로서 범프 등의 요철을 가지는 웨이퍼를 박막 연삭하는 경우에 깨짐 등을 발생시키는 일 없이 양호한 연삭성을 발휘하고, 또한, 이면 연삭 후의 다이싱 공정을 생략하는 것이 가능하고, 박막 연삭용 표면 보호 테이프를 이용하는 것으로 언더 필을 흘려 넣는 공정을 생략하는 것이 가능해지고, 또한 언더 필에 의한 수지 누설도 없어지기 때문에 수율이 향상된다.
게다가, 본 발명의 제조방법을 이용하는 것으로 반도체 칩에의 데미지를 최소한으로 억제하는 것이 가능해져서 칩의 항절강도를 높일 수 있고, 칩 깨짐이 발생하기 어렵기 때문에, 패키지의 실장 신뢰성을 확보할 수 있다.
또한, 반도체 칩에 접착 필름(접착제층)이 접착된 상태로 실장되기 때문에 칩 깨짐의 발생을 억제할 수 있고, 실장과 동시에 접착제에 의한 접착도 할 수 있기 때문에 제조 시간을 단축하는 것이 가능해진다.
또한, 실시예 3에서는, 전사하는 일 없이 픽업하는 것으로부터, 점착 테이프의 박리 공정을 생략할 수 있고, 또한 박리시에 걸리는 스트레스로부터 해방되기 때문에 반도체 칩에의 데미지를 더 경감하는 것이 가능해진다.
한편, 비교예 1 및 2에서는 접착제가 칩에서 삐져나와서 접착 버르가 발생했다. 특히 UF(언더 필) 방식에서는, 삐져나옴량이 많았다.
비교예 1 및 2에서는 각각 블레이드 및 레이저에 의한 다이싱을 행했기 때문에, 칩 측면에서의 치핑이 발생하고, 특히 블레이드 다이싱 쪽에서는 칩 결손이나 칩 깨짐까지 발생하는 결과가 되었다.
실시예 1 ~ 3에서는, 점착제층의 겔 분율이 80% 이상이었다.
한편, 다른 비교예로서, 점착제층의 겔 분율이 80% 미만인 경우, 이 비교예에서는 응집력이 낮아져 버리기 때문에 웨이퍼 표면의 회로상에 풀 잔존을 발생시켜 버리고, 열악한 결과가 된다.
실시예 1 ~ 3에서는, 접착 필름의 250℃에 있어서의 탄성률이 10 MPa 이하이며, 포화 흡습률이 1.5 용량% 이하였다.
한편, 다른 비교예로서, 접착 필름의 250℃에 있어서의 탄성률이 10 MPa를 초과하거나, 및/또는 포화 흡습률이 1.5 용량%를 초과하는 경우, 이들 비교예는 휨이 크고 칩의 휨을 일으키게 하거나, 혹은 외관 불량이나 접착력 부족 등의 문제를 발생시켜 버리고, 모두 열악한 결과가 된다.
실시예 1 ~ 3에서는, 접착 필름의 표면 자유에너지가, 25 ~ 45 mN/m였다.
한편, 다른 비교예로서, 접착 필름의 표면 자유에너지가 25 mN/m 미만이거나 혹은 45 mN/m를 초과하는 경우, 이들 비교예에서는 습윤성이 불충분하기 때문에 보이드가 발생하거나, 혹은 실장 신뢰성이 열악하고, 모두 열악한 결과가 된다.
본 발명을 그것의 실시 형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것이 아니라, 첨부된 청구의 범위에 나타낸 발명의 정신과 범위에 반하는 일 없이 폭넓게 해석 되는 것이 당연하다고 생각한다.
본원은, 2012년 11월 20일에 일본에서 특허 출원된 일본 특허출원 2012-254703에 근거하는 우선권을 주장하는 것이며, 이것은 여기에 참조하여 그 내용을 본 명세서의 기재의 일부로서 넣는다.
1: 웨이퍼
1A: 웨이퍼 표면
1B: 웨이퍼 이면
2: 개질층
2A: 개질부
3: 점착 테이프
4: 기재 필름
5: 점착제층
6: 접착제층(접착 필름)
6A: 분할된 접착제층(접착 필름)
9: 이면 연삭중의 웨이퍼
10: 이면이 연삭된 상태의 웨이퍼
10A: 분할된 웨이퍼
11: 픽업 테이프
11A: 익스팬드된 픽업 테이프
12: 링 프레임
17: 개편화된 접착제 부가칩
21: 고정용 테이프
21A: 익스팬드된 고정용 테이프
22: 링 프레임
27: 개편화된 접착제 부가칩

Claims (13)

  1. 반도체 회로가 형성된 반도체 웨이퍼에, 전극으로서 범프(bump)를 가지는 범프 부가 웨이퍼 내에 개질층을 형성한 후, 상기 반도체 웨이퍼의 이면을 연삭하고, 각각의 칩에 일괄적으로 분할을 행하는 반도체 칩의 제조방법으로서,
    상기 개질층을 형성한 후이며, 또한 상기 반도체 웨이퍼의 이면을 연삭하기 전에, 기재 필름 상에 점착제층을 가지는 점착 테이프의 점착제층 상에 접착 필름이 적층된 박막 연삭용 표면 보호 테이프를, 반도체 웨이퍼의 반도체 회로가 형성된 측에 상기 접착 필름 측에서 첩부(貼付)하는 공정,
    상기 반도체 웨이퍼의 이면 연삭 후에 픽업될 때에, 또는 픽업용의 테이프에 전사될 때에, 상기 접착 필름만을 칩에 접착된 상태로 하는 공정을 가지는 것을 특징으로 하는 반도체 칩의 제조방법.
  2. 제 1 항에 있어서,
    상기 접착 필름만을 칩에 접착된 상태로 하는 공정이, 전사 필름을 사용하는 일 없이, 상기 표면 보호 테이프로부터 직접 픽업하는 공정인 것을 특징으로 하는 반도체 칩의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 박막 연삭용 표면 보호 테이프를 익스팬드(expand)하는 것에 의해서, 상기 접착 필름과 칩을 동시에 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 칩의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 웨이퍼의 이면 연삭에 의한 칩의 일괄 분단 후에, 상기 박막 연삭용 표면 보호 테이프의 상기 접착 필름만을 레이저에 의해서 분할하는 것을 특징으로 하는 반도체 칩의 제조방법.
  5. 기재 필름 상에 점착제층을 가지는 점착 테이프의 점착제층 상에 접착 필름이 적층되어서 이루어지는 박막 연삭용 표면 보호 테이프로서,
    상기 접착 필름이, 250℃에 있어서의 탄성률이 10 MPa 이하이며, 포화 흡습률이 1.5 용량% 이하이며, 또한 (메타)아크릴계 공중합체 및 페녹시계 수지로 이루어지는 군으로부터 선택되는 적어도 1종을 접착제로서 포함하는 단일 혹은 복수의 층으로 이루어지는 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
  6. 제 5 항에 있어서,
    상기 점착제층이, 자외선 경화형인 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 점착제층이, (메타)아크릴계 공중합체를 주성분으로 하고, 겔 분율이 80% 이상인 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
  8. 제 5 항 내지 제 7 항 중의 어느 한 항에 있어서,
    상기 접착 필름의 표면 자유에너지가, 25 ~ 45 mN/m이며, 포화 흡습률이 1.5 용량% 이하인 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
  9. 제 5 항 내지 제 8 항 중의 어느 한 항에 있어서,
    상기 접착 필름이 에폭시 수지를 포함하고, 상기 에폭시 수지가, 글리시딜 에테르 에폭시 수지, 글리시딜 아민 에폭시 수지, 글리시딜 에스테르 에폭시 수지 및 지환식 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1개의 수지인 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
  10. 제 5 항 내지 제 9 항 중의 어느 한 항에 있어서,
    상기 접착 필름이 비스페놀계 수지를 함유하는 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
  11. 제 10 항에 있어서,
    상기 비스페놀계 수지가, 비스페놀 F 디글리시딜 에테르 수지 및 비스페놀 A 디글리시딜 에테르 수지로 이루어지는 군으로부터 선택된 적어도 1개인 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
  12. 제 5 항 내지 제 11 항 중의 어느 한 항에 있어서,
    상기 접착 필름이 무기 필러를 포함하고, 또한 그 함유량이, 상기 접착 필름중의 수지 성분 100질량부에 대해, 60질량부 미만인 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
  13. 제 5 항 내지 제 12 항 중의 어느 한 항에 있어서,
    상기 접착 필름이, 이소시아네이트 경화제 또는 에폭시계 경화제와 가교하는 관능기를 가지고, 또한 플럭스 활성을 나타내는 화합물을 포함하는 것을 특징으로 하는 박막 연삭용 표면 보호 테이프.
KR1020157012438A 2012-11-20 2013-11-19 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프 KR20150087222A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-254703 2012-11-20
JP2012254703 2012-11-20

Publications (1)

Publication Number Publication Date
KR20150087222A true KR20150087222A (ko) 2015-07-29

Family

ID=50776098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157012438A KR20150087222A (ko) 2012-11-20 2013-11-19 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프

Country Status (5)

Country Link
JP (1) JPWO2014080918A1 (ko)
KR (1) KR20150087222A (ko)
CN (1) CN104781912A (ko)
TW (1) TW201430930A (ko)
WO (1) WO2014080918A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101676025B1 (ko) 2016-06-30 2016-11-15 (주) 화인테크놀리지 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트
DE102016210629A1 (de) 2015-06-19 2016-12-22 Hyundai Mobis Co., Ltd. Verfahren zur Herstellung einer Heißschmelzkleberzusammensetzung und dadurch bereitete Heißschmelzkleberzusammensetzung
KR20190034653A (ko) * 2016-08-29 2019-04-02 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 테이프
WO2019182271A1 (ko) * 2018-03-23 2019-09-26 주식회사 엘지화학 백 그라인딩 테이프
KR20200104384A (ko) * 2019-01-25 2020-09-03 후루카와 덴키 고교 가부시키가이샤 반도체 웨이퍼 가공용 자외선 경화형 점착 테이프 및 반도체 칩의 제조 방법과 이 테이프의 사용 방법
KR20210053872A (ko) * 2018-09-12 2021-05-12 린텍 가부시키가이샤 워크 가공용 시트 및 가공된 워크의 제조방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5718515B1 (ja) * 2014-01-23 2015-05-13 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
JP6450964B2 (ja) * 2014-08-01 2019-01-16 リンテック株式会社 個片体製造方法
US9324601B1 (en) 2014-11-07 2016-04-26 International Business Machines Corporation Low temperature adhesive resins for wafer bonding
JP6669674B2 (ja) * 2015-02-06 2020-03-18 リンテック株式会社 粘着シートおよび半導体装置の製造方法
JP2017011119A (ja) * 2015-06-23 2017-01-12 株式会社ディスコ ウエーハの加工方法
JP2017038030A (ja) * 2015-08-14 2017-02-16 株式会社ディスコ ウエーハの加工方法及び電子デバイス
JP6537414B2 (ja) * 2015-09-03 2019-07-03 株式会社ディスコ ウエーハの加工方法
JP6265954B2 (ja) * 2015-09-16 2018-01-24 古河電気工業株式会社 半導体裏面用フィルム
EP3376528B1 (en) 2015-11-09 2022-09-14 Furukawa Electric Co., Ltd. Mask-integrated surface protection tape
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
JP6574688B2 (ja) * 2015-11-19 2019-09-11 日東電工株式会社 シート状樹脂組成物、積層シート及び半導体装置の製造方法
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ
CN105842611B (zh) * 2016-03-31 2018-11-30 工业和信息化部电子第五研究所 倒装芯片检测样品的制备方法
JP6651257B2 (ja) * 2016-06-03 2020-02-19 株式会社ディスコ 被加工物の検査方法、検査装置、レーザー加工装置、及び拡張装置
JP2017224782A (ja) * 2016-06-17 2017-12-21 リンテック株式会社 樹脂膜形成用フィルムの切断方法、半導体装置の製造方法及び積層構造体
JP6791701B2 (ja) * 2016-09-28 2020-11-25 日東電工株式会社 ダイシングダイボンディングテープおよび半導体装置の製造方法
CN110036459B (zh) * 2016-12-07 2023-07-14 古河电气工业株式会社 半导体加工用带
CN106995673A (zh) * 2017-04-14 2017-08-01 广东工业大学 一种低比重复合导热绝缘胶及其制备方法
JP2019057575A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
JP7092526B2 (ja) * 2018-03-14 2022-06-28 マクセル株式会社 バックグラインド用粘着テープ
WO2020085220A1 (ja) * 2018-10-22 2020-04-30 リンテック株式会社 半導体装置の製造方法
WO2020158766A1 (ja) * 2019-01-31 2020-08-06 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
TW202127509A (zh) 2019-08-23 2021-07-16 日商東京威力科創股份有限公司 接合裝置，接合系統，及接合方法
CN117581351A (zh) * 2020-12-17 2024-02-20 益纳利科技私人有限公司 一种制造半导体制品的方法及其***
KR20230154933A (ko) * 2021-03-09 2023-11-09 도쿄엘렉트론가부시키가이샤 반도체 칩의 제조 방법 및 기판 처리 장치
CN115703950A (zh) * 2021-08-12 2023-02-17 利诺士尖端材料有限公司 晶圆背面研磨用粘结膜

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158276A (ja) * 2000-11-20 2002-05-31 Hitachi Chem Co Ltd ウエハ貼着用粘着シートおよび半導体装置
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP4748518B2 (ja) * 2005-07-20 2011-08-17 古河電気工業株式会社 ダイシングダイボンドテープおよびダイシングテープ
CN101617395B (zh) * 2007-03-01 2011-08-17 日东电工株式会社 热固化型芯片接合薄膜
JP5417729B2 (ja) * 2008-03-28 2014-02-19 住友ベークライト株式会社 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2009212300A (ja) * 2008-03-04 2009-09-17 Hitachi Chem Co Ltd 半導体ウエハのバックグラインド方法、半導体ウエハのダイシング方法、及び半導体チップの実装方法
JP2009231779A (ja) * 2008-03-25 2009-10-08 Lintec Corp 半導体装置の製造方法
JP4386142B2 (ja) * 2009-01-23 2009-12-16 三菱化学株式会社 窒化物系半導体素子の製造方法
JP5513866B2 (ja) * 2009-12-11 2014-06-04 リンテック株式会社 電子部品加工用粘着シート

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016210629A1 (de) 2015-06-19 2016-12-22 Hyundai Mobis Co., Ltd. Verfahren zur Herstellung einer Heißschmelzkleberzusammensetzung und dadurch bereitete Heißschmelzkleberzusammensetzung
KR101676025B1 (ko) 2016-06-30 2016-11-15 (주) 화인테크놀리지 반도체 웨이퍼의 하프커팅 후 이면 연삭 가공용 자외선 경화형 점착시트
KR20190034653A (ko) * 2016-08-29 2019-04-02 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 테이프
WO2019182271A1 (ko) * 2018-03-23 2019-09-26 주식회사 엘지화학 백 그라인딩 테이프
US11466178B2 (en) 2018-03-23 2022-10-11 Lg Chem, Ltd. Back-grinding tape
KR20210053872A (ko) * 2018-09-12 2021-05-12 린텍 가부시키가이샤 워크 가공용 시트 및 가공된 워크의 제조방법
KR20200104384A (ko) * 2019-01-25 2020-09-03 후루카와 덴키 고교 가부시키가이샤 반도체 웨이퍼 가공용 자외선 경화형 점착 테이프 및 반도체 칩의 제조 방법과 이 테이프의 사용 방법

Also Published As

Publication number Publication date
CN104781912A (zh) 2015-07-15
WO2014080918A1 (ja) 2014-05-30
JPWO2014080918A1 (ja) 2017-01-05
TW201430930A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
KR20150087222A (ko) 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프
TWI523095B (zh) A wafer for processing a wafer, and a method for manufacturing the semiconductor device using the same
JP4801127B2 (ja) ダイシング・ダイボンドフィルムの製造方法
JP5089560B2 (ja) 半導体チップ積層体および半導体チップ積層用接着剤組成物
TW201906133A (zh) 切晶黏晶膜
JP6950907B2 (ja) 半導体装置の製造方法
TWI643929B (zh) Tape for electronic device packaging
JP5322609B2 (ja) 半導体装置製造用フィルムロール
US20160064297A1 (en) Under-fill material, sealing sheet, and method for producing semiconductor device
JP2011018805A (ja) 半導体用フィルムおよび半導体装置の製造方法
TWI643931B (zh) Tape for electronic device packaging
JP2009135378A (ja) ダイシング・ダイボンドフィルム
JP2013098408A (ja) ダイシングシートおよび半導体チップの製造方法
JP6833083B2 (ja) フィルム状接着剤、接着シートおよび半導体装置の製造方法
TW201538583A (zh) 底部填充材、積層片及半導體裝置之製造方法
JP5837272B2 (ja) 半導体製造装置の製造方法
JP2014082498A (ja) ダイシング・ダイボンドフィルムの製造方法
TW201441331A (zh) 底部塡充片、背面硏磨用帶一體型底部塡充片、切割帶一體型底部塡充片及半導體裝置之製造方法
JP2015220377A (ja) 粘接着フィルム一体型表面保護テープおよび粘接着フィルム一体型表面保護テープを用いた半導体チップの製造方法
TWI616332B (zh) 保護膜形成用複合膜片、保護膜形成用複合膜片之製造方法以及具有保護膜之晶片的製造方法
JP2020053451A (ja) 電子デバイスパッケージ用テープ
JP5656741B2 (ja) ダイシング・ダイボンドフィルムの製造方法
JP5738263B2 (ja) 半導体装置の製造方法
JP6440657B2 (ja) 電子デバイス用テープ
JP5846232B2 (ja) ウエハ加工用粘着シート一体型接着シート、および電子装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination