KR20150081604A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20150081604A
KR20150081604A KR1020140001258A KR20140001258A KR20150081604A KR 20150081604 A KR20150081604 A KR 20150081604A KR 1020140001258 A KR1020140001258 A KR 1020140001258A KR 20140001258 A KR20140001258 A KR 20140001258A KR 20150081604 A KR20150081604 A KR 20150081604A
Authority
KR
South Korea
Prior art keywords
adhesive film
semiconductor chip
unfolded
semiconductor
substrate
Prior art date
Application number
KR1020140001258A
Other languages
English (en)
Inventor
임재성
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020140001258A priority Critical patent/KR20150081604A/ko
Publication of KR20150081604A publication Critical patent/KR20150081604A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지의 제조 방법은 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 기판 상에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 접착 필름을 형성하는 단계; 휘어지거나 펼칠 수 있는 유연한 구조를 가지면서 싱귤레이션(singulation)함에 의해 각각으로 분리된 구조를 갖는 반도체 칩을 상기 하부 접착 필름 상에 배치시키는 단계; 상기 분리된 배치 구조를 가짐에 의해 서로 이웃하는 상기 반도체 칩 사이 영역 및 상기 반도체 칩 상부를 덮을 수 있도록 상기 반도체 칩이 배치된 상기 하부 접착 필름 상부에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 상부 접착 필름을 형성한 단계; 및 상기 상부 접착 필름 상에 상기 반도체 칩을 외부로부터 보호하도록 휘어지지나 펼칠 수 있는 유연한 구조를 갖는 상부 기판을 형성하는 단계를 포함할 수 있다.

Description

반도체 패키지의 제조 방법{Method of manufacturing integrated circuit device package}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로써, 보다 상세하게는 자유자재로 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 반도체 패키지의 제조 방법에 관한 것이다.
현재 전자 산업은 그 응용 범위를 다양하게 넓혀가고 있다. 이에, 반도체 메모리 등과 같은 집적회로 소자에 대한 패키징 기술도 점점 고용량화, 박형화, 소형화 등에 대한 요구가 높아지고 있고, 이를 해결하기 위한 다양한 솔루션이 개발되고 있다. 특히, 최근에는 휘어지거나 펼침이 가능한 유연한 집적회로 소자가 개발되고, 나아가 언급한 집적회로 소자를 구비하는 휘어지거나 펼침이 가능한 반도체 패키지가 개발되고 있다.
그리고 본 출원인은 상기 유연한 구조를 갖는 반도체 패키지들을 발명하고, 이들을 대한민국 특허청에 10-2013-0049539(이하, '인용 문헌 1'이라 함), 10-2012-0081429(이하, '인용 문헌 2'라 함)로 출원한 바 있다. 상기 인용 문헌 1 및 2에 개시된 반도체 패키지는 주로 하부 기판, 하부 접착 필름, 반도체 칩, 상부 접착 필름 및 상부 기판이 순차적으로 적층되는 구조를 갖는다.
그러나 상기 인용 문헌 1 및 2에 개시된 반도체 패키지의 경우에는 개별 구조를 갖도록 싱귤레이션(singulation)할 경우 상기 반도체 칩의 측단면이 외부로 노출되는 상황이 발생한다.
이에, 상기 인용 문헌 1 및 2에 개시된 반도체 패키지의 경우에는 휘어지거나 펼칠 수 있는 구조를 가짐에도 불구하고 상기 반도체 칩의 측단면이 외부로 노출되는 구조를 갖기 때문에 반도체 패키지 자체의 신뢰성의 저하되는 문제점이 있다.
본 발명의 목적은 개별 구조를 갖도록 싱귤레이션이 이루어짐에도 불구하고 반도체 칩의 측단면이 접착 필름에 의해 외부로부터 보호되는 구조를 갖는 휘어지거나 펼칠 수 있는 유연한 반도체 패키지의 제조 방법을 제공하는데 있다.
언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 기판 상에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 접착 필름을 형성하는 단계; 휘어지거나 펼칠 수 있는 유연한 구조를 가지면서 싱귤레이션(singulation)함에 의해 각각으로 분리된 구조를 갖는 반도체 칩을 상기 하부 접착 필름 상에 배치시키는 단계; 상기 분리된 배치 구조를 가짐에 의해 서로 이웃하는 상기 반도체 칩 사이 영역 및 상기 반도체 칩 상부를 덮을 수 있도록 상기 반도체 칩이 배치된 상기 하부 접착 필름 상부에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 상부 접착 필름을 형성한 단계; 및 상기 상부 접착 필름 상에 상기 반도체 칩을 외부로부터 보호하도록 휘어지지나 펼칠 수 있는 유연한 구조를 갖는 상부 기판을 형성하는 단계를 포함할 수 있다.
언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 하부 기판 및 상기 상부 기판은 폴리이미드(polyimide) 재질을 포함할 수 있다.
언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 하부 접착 필름 및 상기 상부 접착 필름은 다이 어태치 본딩용 필름 또는 양면 테이프를 포함할 수 있다.
언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 반도체 칩은 전사 공정을 수행함에 의해 상기 하부 접착 필름 상에 배치시킬 수 있다.
언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 반도체 칩의 일면에 형성되는 전기적 연결을 위한 제1 전기 패드가 노출되도록 상기 상부 기판 및 상기 상부 접착 필름에 콘택홀을 형성한 단계; 상기 제1 전기 패드와 전기적으로 연결되도록 상기 콘택홀에 전기 배선을 형성하는 단계; 및 상기 전기 배선과 전기적으로 연결되도록 상기 상부 기판 상에 제2 전기 패드를 형성하는 단계를 더 포함할 수 있다.
언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 상부 기판을 형성한 이후에, 상기 반도체 칩 사이의 상기 하부 기판, 상기 하부 접착 필름, 상기 상부 접착 필름 및 상기 상부 기판의 측단면이 노출되도록 재-싱귤레이션하는 단계를 더 포함할 수 있다.
언급한 본 발명의 반도체 패키지의 제조 방법에 따르면, 휘어지거나 펼칠 수 있는 구조를 가지면서 아울러 하부 기판, 하부 접착 필름, 반도체 칩, 상부 접착 필름 및 상부 기판이 순차적으로 적층되는 구조를 갖는다. 특히, 본 발명의 반도체 패키지의 제조 방법에서는 하부 접착 필름 상에 싱귤레이션에 의해 각각으로 분리된 구조를 갖는 반도체 칩의 배치시킨 후 상부 접착 필름을 형성할 수 있다.
이에, 본 발명의 반도체 패키지의 제조 방법에 의해 제조되는 반도체 패키지는 개별 구조를 갖도록 분리할 경우에도 하부 기판, 하부 접착 필름, 상부 접착 필름 및 상부 기판의 측단면이 노출되는 구조를 가질 뿐 반도체 칩의 측단면은 하부 접착 필름 및 상부 접착 필름에 의해 외부로부터 보호되는 구조를 가질 수 있다.
따라서 본 발명의 반도체 패키지의 제조 방법의 경우에는 반도체 칩의 측단면이 외부로 노출되는 구조가 아닌 보호되는 구조를 갖기 때문에 신뢰성이 향상되는 효과를 기대할 수 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 6은 도 2의 평면도이다.
도 7은 도 2의 전사 공정을 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예를 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 개략적으로 나타내는 단면도들이고, 도 6은 도 2의 평면도이고, 도 7은 도 2의 전사 공정을 설명하기 위한 도면이다.
도 1을 참조하면, 하부 기판(11)을 준비한다. 상기 하부 기판(11)은 휘어지거나 펼칠 수 있는 유연한 구조를 가져야 한다. 그리고 상기 하부 기판(11)은 후속 공정에서의 열적 스트레스 등과 같은 공정 스트레스에 견고한 구조를 가져야 한다. 이에, 상기 하부 기판(11)은 내열성이 우수하고, 유연한 재질을 갖는 폴리이미드(polyimide)를 포함할 수 있다.
그리고 상기 하부 기판(11) 상에 하부 접착 필름(13)을 형성한다. 상기 하부 접착 필름(13)은 휘어지거나 펼칠 수 있는 유연한 구조를 가져야 한다. 또한, 상기 하부 접착 필름(13)은 상기 하부 기판(11) 상에 후술하는 반도체 칩이 배치되도록 하여야 하기 때문에 우수한 접착력을 가져야 한다. 이에, 상기 하부 접착 필름(13)은 양면 테이프 또는 다이 어태치 본딩용 필름을 포함할 수 있다.
도 2 및 도 6을 참조하면, 상기 하부 접착 필름(13) 상에 반도체 칩(15)을 배치시킨다. 특히, 본 발명에서의 반도체 칩(15)은 웨이퍼 레벨 구조를 갖는 것이 아니라 그 각각이 분리된 개별 구조를 갖는다. 즉, 본 발명에서는 싱귤레이션함에 의해 각각으로 분리된 구조를 갖는 반도체 칩(15)을 하부 접착 필름(13) 상에 배치시키는 것이다. 이에, 본 발명에서는 싱귤레이션함에 의해 각각으로 분리된 구조를 갖는 반도체 칩(15)들 각각을 상기 하부 접착 필름(13) 상에 배치시킴으로써 상기 반도체 칩(15)들 사이가 이격되는 구조를 가질 수 있다.
그리고 상기 반도체 칩(15)의 예로서는 메모리 소자, 비메모리 소자 등을 들 수 있고, 아울러 능동 소자, 수동 소자 등을 들 수 있다. 상기 반도체 칩(15)은 실리콘 재질로 이루어지는 기판 상에 다양한 구조의 회로 패턴 등을 형성함에 의해 수득할 수 있다.
또한, 상기 반도체 칩(15)의 경우에도 휘어지거나 펼칠 수 있는 유연한 구조를 갖도록 형성한다. 이에, 상기 반도체 칩(15)은 얇은 두께를 갖는 실리콘 기판을 포함할 수 있다. 특히, 상기 반도체 칩(15)으로 사용하기 위한 얇은 두께를 갖는 실리콘 기판의 경우에는 약 수 내지 수십 ㎛의 두께를 갖도록 구비할 수 있다. 예를 들어, 휘어짐이 가능한 얇은 두께는 약 1.0 내지 50㎛일 수 있고, 바람직하게는 5.0 내지 50.0㎛일 수 있다. 이는, 상기 반도체 칩(15)의 두께가 약 1.0㎛ 미만일 경우에는 상기 반도체 칩(15)의 제조가 용이하지 않기 때문이고, 약 50㎛를 초과할 경우에는 상기 반도체 칩(15)의 휘어짐이 용이하기 않기 때문이다.
그리고 상기 반도체 칩(15)의 일면에는 전기적 연결이 가능한 제1 전기 패드(17)가 구비될 수 있다. 즉, 상기 반도체 칩(15)의 일면에는 상기 반도체 칩(15)과 외부 기기를 전기적으로 연결하는 제1 전기 패드(17)가 구비될 수 있는 것이다. 이때, 상기 반도체 칩(15)은 상기 반도체 칩(15)의 타면이 상기 하부 접착 필름(13)과 마주하도록 배치하기 때문에 상기 제1 전기 패드(17)는 상기 하부 접착 필름(13)과 반대쪽에 배치되는 구조를 가질 수 있다.
아울러, 상기 반도체 칩(15)은 전사 공정을 수행함에 의해 상기 하부 접착 필름(13) 상에 배치시킬 수 있다. 이하, 상기 반도체 칩(15)을 하부 접착 필름(13) 상에 배치하기 위한 전사 공정에 대하여 설명하기로 한다.
도 2 및 도 7을 참조하면, 제1 접착 테이프(203)에 상기 반도체 칩(15)이 부착되는 전사 자재(200)를 마련한다. 여기서, 상기 제1 접착 테이프(203)는 자외선 조사 또는 가열 등에 의해 상기 제1 접착 테이프(203)가 갖는 원래 접착력보다 다소 약화된 접착력을 갖도록 구비할 수 있다. 이에, 상기 제1 접착 테이프(203)는 자외선을 조사시키거나 또는 가열하면 접착력이 약화되는 경화성 접착 테이프를 포함할 수 있다. 상기 경화성 접착 테이프의 예로서는 자외선 경화성 접착 테이프, 열경화성 접착 테이프 등을 들 수 있다.
그리고 상기 제1 접착 테이프(203)는 주연부가 링 프레임(205)에 의해 지지되는 구조를 갖는다. 따라서 플레이트(110)에는 상기 링 프레임(205)에 의해 주연부가 지지되는 상기 제1 접착 테이프(203)에 부착되는 상기 반도체 칩(15)을 포함하는 상기 전사 자재(200)가 놓여진다.
이어서, 상기 제1 접착 테이프(203)에 상기 반도체 칩(15)이 부착되는 상기 전사 자재(200)가 놓여지는 상기 플레이트(110)는 프레임 지지부(150)를 사용하여 링 프레임(205)을 지지한 상태에서 척 테이블(130)을 승강시켜 상기 제1 접착 테이프(203)에 텐션을 가할 수 있다. 여기서, 상기 제1 접착 테이프(203)에 텐션을 가하는 것은 상기 제1 접착 테이프(203)로부터 상기 반도체 칩(15)을 보다 용이하게 탈착시키기 위함이다.
또한, 상기 전사 자재(200)가 놓여지는 상기 플레이트(110)는 제1 방향으로 이송이 이루어진다. 이때, 상기 플레이트(110)의 이송은 상기 플레이트(110) 자체에 의해 이루어질 수도 있고, 이송부(31) 등을 사용하여 이루어질 수도 있다.
그리고 탈부착부(190)의 롤러(210) 둘레를 따라 제2 접착 테이프(301)의 공급 및 회수가 이루어진다. 이때, 상기 탈부착부(190)의 롤러(210)는 제1 방향으로부터 제2 방향으로 회전하도록 구비될 수 있다. 아울러, 상기 제2 접착 테이프(301)의 공급 및 회수는 도면 부호 230 및 250의 부재에 의해 이루어진다.
여기서, 상기 제2 접착 테이프(301)는 상기 제1 접착 테이프(203)와 동일한 자외선 경화성 접착 테이프, 열경화성 접착 테이프 등과 같은 경화성 접착 테이프를 포함할 수 있다. 아울러, 상기 제2 접착 테이프(301)의 경우에는 자외선 조사 또는 가열 등을 수행하지 않기 때문에 상기 제1 접착 테이프(203)의 접착력보다 큰 접착력을 가질 수 있다.
이와 같이, 제1 방향으로 상기 플레이트(110)를 이송시키고, 제1 방향으로부터 제2 방향으로 상기 탈부착부(190)를 회전시킴에 따라 제1 영역에서 상기 탈부착부(190)와 상기 전사 자재(200)에 부착되는 상기 반도체 칩(15)이 접촉한다. 이때, 상기 반도체 칩(15)이 부착되는 상기 제1 접착 테이프(203)의 접착력보다 상기 탈부착부(190)에서의 상기 제2 접착 테이프(301)의 접착력이 크고, 그리고 상기 제1 접착 테이프(203)에 텐션이 가해지기 때문에 상기 반도체 칩(15)은 상기 제2 접착 테이프(301)로 전사 부착된다.
계속해서, 상기 탈부착부(190)의 제2 접착 테이프(301)에 전사 부착되는 상기 반도체 칩(15)은 상기 탈부착부(190)의 롤러(210)의 회전에 따라 제1 방향으로부터 제2 방향으로 회전한다. 이때, 접착력 약화부(290)를 사용하여 상기 제2 접착 테이프(301)가 갖는 원래 접착력을 약화시킨다. 즉, 상기 접착력 약화부(290)를 사용하여 상기 제2 접착 테이프(301)에 자외선 조사 또는 가열을 수행함으로써 상기 제2 접착 테이프(301)가 갖는 원래 접착력을 약화시킬 수 있는 것이다. 이에, 상기 제2 접착 테이프(301)는 원래 접착력보다 약화된 접착력을 가질 수 있다.
언급한 바와 같이 상기 롤러(210)의 회전에 따라 상기 제2 접착 테이프(301)에 전사 부착되는 상기 반도체 칩(15)은 제2 영역에서 제2 방향으로 이송되는 상기 하부 기판(11)과 접촉한다. 즉, 상기 반도체 칩(15)은 상기 하부 기판(11) 상에 형성하는 상기 하부 접착 필름(13)과 접촉하는 것이다.
이와 같이, 제2 방향으로 상기 하부 기판(11)을 이송시키고, 제1 방향으로부터 제2 방향으로 상기 탈부착부(190)를 회전시킴에 따라 제2 영역에서 상기 하부 기판(11)과 상기 제2 접착 테이프(301)에 부착되는 상기 반도체 칩(15)이 서로 접촉한다.
이에, 상기 반도체 칩(15)은 전사 자재(200)의 상기 제1 접착 테이프(203)로부터 하부 기판(11)에 형성하는 상기 하부 접착 필름(13)에 전사 부착될 수 있는 것이다.
도 3을 참조하면, 상기 반도체 칩(15)이 배치된 상기 하부 접착 필름(13) 상부에 상부 접착 필름(19)을 형성한다. 특히, 본 발명에서는 상기 반도체 칩(15)이 서로 분리되도록 상기 하부 접착 필름(13) 상에 배치되는 구조를 갖기 때문에 상기 반도체 칩(15)이 배치된 상기 하부 접착 필름(13) 상부에 상부 접착 필름(19)을 형성할 경우 상기 상부 접착 필름(19)은 서로 이웃하는 상기 반도체 칩(15)들 사이 영역 및 상기 반도체 칩(15)의 상부를 덮는 구조를 가질 수 있다. 즉, 상기 상부 접착 필름(19)은 상기 반도체 칩(15)의 상부를 덮음과 아울러 상기 반도체 칩(15)들 사이의 하부 접착 필름(13) 상부를 덮는 구조를 갖도록 형성되는 것이다.
그리고 본 발명에서의 상기 상부 접착 필름(19)의 경우에도 휘어지거나 펼칠 수 있는 유연한 구조를 가져야 한다. 이에, 상기 상부 접착 필름(19) 또한 상기 하부 접착 필름(13)과 마찬가지로 양면 테이프 또는 다이 어태치 본딩용 필름을 포함할 수 있다.
도 4를 참조하면, 상기 상부 접착 필름(19) 상에 상부 기판(21)을 형성한다. 여기서, 상기 상부 기판(21)은 상기 반도체 칩(15)을 외부로부터 보호하도록 구비될 수 있다. 그리고 상기 상부 기판(21) 또한 상기 하부 기판(11)과 마찬가지로 휘어지거나 펼칠 수 있는 유연한 구조를 가져야 하고, 후속 공정에서의 열적 스트레스 등과 같은 공정 스트레스에 견고한 구조를 가져야 한다. 이에, 상기 상부 기판(21)은 내열성이 우수하고, 유연한 재질을 갖는 폴리이미드(polyimide)를 포함할 수 있다.
이와 같이, 본 발명에서는 상기 하부 기판(11), 상기 하부 접착 필름(13), 상기 반도체 칩(15), 상기 상부 접착 필름(19) 및 상기 상부 기판(21) 모두가 휘어지거나 펼칠 수 있는 유연한 구조를 갖기 때문에 상기 하부 기판(11), 상기 하부 접착 필름(13), 상기 반도체 칩(15), 상기 상부 접착 필름(19) 및 상기 상부 기판(21)으로 이루어지는 반도체 패키지(30)도 휘어지거나 펼칠 수 있는 유연한 구조를 가질 수 있다.
도 5를 참조하면, 언급한 바와 같이 상기 상부 기판(21)을 형성한 이후에 상기 반도체 칩(15)의 일면에 형성하는 상기 제1 전기 패드(17)와 전기적 연결이 가능한 구조물을 형성할 수 있다.
이에, 본 발명에서는 상기 상부 기판(21)을 형성한 이후에 상기 제1 전기 패드(17)가 노출되도록 상기 상부 기판(21) 및 상기 상부 접착 필름(19)에 콘택홀(23)을 형성한다. 이때, 상기 콘택홀(23)은 레이저 드릴링 공정 또는 포토리소그라피 공정을 수행함에 의해 형성할 수 있다. 그리고 상기 콘택홀(23)을 형성한 이후에 상기 콘택홀(23) 내에 도전성 물질을 충분하게 필링시킨다. 이에, 상기 콘택홀(23)에는 상기 제1 전기 패드(17)와 전기적으로 연결되는 전기 배선(25)이 형성된다. 이어서, 상기 전기 배선(25)과 전기적으로 연결되도록 상기 상부 기판(21) 상에 제2 전기 패드(27)를 형성한다.
이에, 본 발명에서는 언급한 바와 같이 상기 상부 기판(21)을 형성한 이후에 상기 제1 전기 패드(17)와 전기적으로 연결되는 상기 전기 배선(25)과 상기 제2 전기 패드(27)를 형성함으로써 상기 반도체 칩(15)을 외부 기기와 전기적으로 연결시킬 수 있다.
그리고 본 발명에서는 상기 상부 기판(21)을 형성한 이후에, 상기 반도체 칩(15) 각각이 분리되도록 상기 반도체 칩(15) 사이를 절단한다. 이에, 상기 반도체 칩(15) 각각이 단일 구조로 이루어지는 반도체 패키지(30)를 수득할 수 있다.
특히, 본 발명에서는 상기 단일 구조로 이루어지는 상기 반도체 패키지(30)를 수득할 때 상기 반도체 칩(15) 각각이 분리되도록 상기 반도체 칩(15) 사이를 절단하여도 상기 반도체 칩(15)의 측단면이 외부로 노출되지 않고 상기 하부 접착 필름(13) 및 상기 상부 접착 필름(19)에 의해 보호되는 구조를 가질 수 있다. 이는, 언급한 바와 같이 상기 반도체 칩(15) 각각을 분리된 구조를 갖도록 형성한 이후에 상기 분리된 구조를 갖는 상기 반도체 칩(15)을 상기 하부 접착 필름(13) 상에 배치시키기 때문이다.
이와 같이, 본 발명에서는 상기 반도체 칩(15) 사이의 상기 하부 기판(11), 상기 하부 접착 필름(13), 상기 상부 접착 필름(19) 및 상기 상부 기판(21)의 측단면이 노출되는 구조를 갖도록 재-싱귤레이션함으로써 상기 반도체 칩(15)의 측단면은 외부로 노출되지 않고, 상기 하부 접착 필름(13) 및 상기 상부 접착 필름(19)에 의해 보호되는 구조를 가질 수 있는 것이다.
따라서 본 발명의 반도체 패키지의 제조 방법의 경우에는 반도체 칩의 측단면이 외부로 노출되는 구조가 아닌 보호되는 구조를 갖기 때문에 신뢰성이 향상되고, 그 결과 본 발명의 제조 방법에 의해 수득하는 반도체 패키지에 대한 신뢰성의 향상을 통하여 제품 경쟁력의 확보를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
11 : 하부 기판 13 : 하부 접착 필름
15 : 반도체 칩 17 : 제1 전기 패드
19 : 상부 접착 필름 21 : 상부 기판
23 : 콘택홀 25 : 전기 배선
27 : 제2 전기 패드 30 : 반도체 패키지

Claims (6)

  1. 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 기판 상에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 접착 필름을 형성하는 단계;
    휘어지거나 펼칠 수 있는 유연한 구조를 가지면서 싱귤레이션(singulation)함에 의해 각각으로 분리된 구조를 갖는 반도체 칩을 상기 하부 접착 필름 상에 배치시키는 단계;
    상기 분리된 배치 구조를 가짐에 의해 서로 이웃하는 상기 반도체 칩 사이 영역 및 상기 반도체 칩 상부를 덮을 수 있도록 상기 반도체 칩이 배치된 상기 하부 접착 필름 상부에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 상부 접착 필름을 형성한 단계; 및
    상기 상부 접착 필름 상에 상기 반도체 칩을 외부로부터 보호하도록 휘어지지나 펼칠 수 있는 유연한 구조를 갖는 상부 기판을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  2. 제1 항에 있어서, 상기 하부 기판 및 상기 상부 기판은 폴리이미드(polyimide) 재질을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제1 항에 있어서, 상기 하부 접착 필름 및 상기 상부 접착 필름은 다이 어태치 본딩용 필름 또는 양면 테이프를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 제1 항에 있어서, 상기 반도체 칩은 전사 공정을 수행함에 의해 상기 하부 접착 필름 상에 배치시키는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제1 항에 있어서, 상기 반도체 칩의 일면에 형성되는 전기적 연결을 위한 제1 전기 패드가 노출되도록 상기 상부 기판 및 상기 상부 접착 필름에 콘택홀을 형성하는 단계;
    상기 제1 전기 패드와 전기적으로 연결되도록 상기 콘택홀에 전기 배선을 형성하는 단계; 및
    상기 전기 배선과 전기적으로 연결되도록 상기 상부 기판 상에 제2 전기 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제1 항에 있어서, 상기 상부 기판을 형성한 이후에,
    상기 반도체 칩 사이의 상기 하부 기판, 상기 하부 접착 필름, 상기 상부 접착 필름 및 상기 상부 기판의 측단면이 노출되도록 재-싱귤레이션하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020140001258A 2014-01-06 2014-01-06 반도체 패키지의 제조 방법 KR20150081604A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140001258A KR20150081604A (ko) 2014-01-06 2014-01-06 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140001258A KR20150081604A (ko) 2014-01-06 2014-01-06 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150081604A true KR20150081604A (ko) 2015-07-15

Family

ID=53793397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140001258A KR20150081604A (ko) 2014-01-06 2014-01-06 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20150081604A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142198A1 (ko) * 2016-02-17 2017-08-24 하나마이크론(주) 스마트 기기의 지문 인식용 유연 센서 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142198A1 (ko) * 2016-02-17 2017-08-24 하나마이크론(주) 스마트 기기의 지문 인식용 유연 센서 반도체 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US10083931B2 (en) Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same
JP5161732B2 (ja) 半導体装置の製造方法
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
US9214361B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
US20190006196A1 (en) Method for packaging chip and chip package structure
US6514795B1 (en) Packaged stacked semiconductor die and method of preparing same
JP5700927B2 (ja) 半導体装置及び半導体装置の製造方法
KR20150010209A (ko) 유연 집적회로 소자 패키지의 제조 방법
US9669567B2 (en) Manufacturing method of molded article
TW201631728A (zh) 具備透過連接構件而相連接之複數配線基板的複合配線基板、連接構件之製造方法及連接構件、以及壓力感測器
US9334158B2 (en) Chip package and method for forming the same
US20160268226A1 (en) Method for Manufacturing Electronic Component
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
TWI646616B (zh) 半導體用保護膜、半導體裝置以及複合片
KR20150081604A (ko) 반도체 패키지의 제조 방법
KR102401764B1 (ko) 전자 소자 및 이의 제조 방법
US10943860B2 (en) Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
KR101531843B1 (ko) 집적회로 소자 패키지의 제조 방법
KR101545145B1 (ko) 집적회로 소자 패키지의 제조 방법
JP2010212709A (ja) 半導体チップの製造方法
KR101634765B1 (ko) 집적회로 소자 패키지, 이를 포함하는 와이어 본딩 타입의 집적회로 소자 패키지 및 플립 본딩 타입의 집적회로 소자 패키지
KR20140076123A (ko) 유연 집적회로 소자 및 이의 제조 방법
KR20170034157A (ko) 패키지 기판 및 그 제조방법
TWI509749B (zh) 半導體封裝件之製法
KR20150004003A (ko) 집적회로 소자 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application