KR20150074219A - Surface-treated copper foil and copper-clad laminate using same - Google Patents

Surface-treated copper foil and copper-clad laminate using same Download PDF

Info

Publication number
KR20150074219A
KR20150074219A KR1020157016527A KR20157016527A KR20150074219A KR 20150074219 A KR20150074219 A KR 20150074219A KR 1020157016527 A KR1020157016527 A KR 1020157016527A KR 20157016527 A KR20157016527 A KR 20157016527A KR 20150074219 A KR20150074219 A KR 20150074219A
Authority
KR
South Korea
Prior art keywords
copper foil
less
particles
roughening
particle diameter
Prior art date
Application number
KR1020157016527A
Other languages
Korean (ko)
Other versions
KR102066314B1 (en
Inventor
히데타 아라이
아츠시 미키
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20150074219A publication Critical patent/KR20150074219A/en
Application granted granted Critical
Publication of KR102066314B1 publication Critical patent/KR102066314B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/22—Electroplating: Baths therefor from solutions of zinc
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/03—3 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/40—Properties of the layers or laminate having particular optical properties
    • B32B2307/412—Transparent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

수지와 양호하게 접착되고, 또한 구리박을 에칭으로 제거한 후의 수지의 투명성이 우수한 구리 피복 적층판용 표면 처리 구리박을 제공한다. 구리 피복 적층판용 표면 처리 구리박은, 구리박 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 구리박으로서, 상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 25 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 10 개/㎛2, 입경 1.0 ㎛ 이상의 조화 입자가 0 ∼ 0.1 개/㎛2 로 형성되어 있다.Provided is a surface treated copper foil for a copper clad laminate that is well adhered to a resin and has excellent transparency of a resin after removal of the copper foil by etching. The surface-treated copper foil for copper clad laminate is a surface-treated copper foil having roughened grains formed by roughening treatment on the surface of a copper foil. The roughened surface has 0 to 42 grains / 탆 2 of grains having a grain size of less than 0.10 탆, more than 0.10 ㎛ less than 0.30 ㎛ conditioning particles are 0-25 in dogs / ㎛ 2, the conditioning particles of less diameter than 0.30 ㎛ 1.0 ㎛ 0 ~ 10 pcs / ㎛ 2, particle diameter of 1.0 ㎛ conditioning particles in the range of 0 to 0.1 pieces / ㎛ 2 .

Description

표면 처리 구리박 및 그것을 사용한 구리 피복 적층판{SURFACE-TREATED COPPER FOIL AND COPPER-CLAD LAMINATE USING SAME}TECHNICAL FIELD [0001] The present invention relates to a surface-treated copper foil and a copper-clad laminated board using the same,

본 발명은, 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판에 관한 것으로, 특히 구리박을 에칭한 후의 잔부의 수지의 투명성이 요구되는 분야에 적합한 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판에 관한 것이다.The present invention relates to a surface-treated copper foil and a copper-clad laminate using the same, and more particularly to a surface-treated copper foil suitable for applications requiring transparency of the remaining resin after etching a copper foil and a copper clad laminate using the same.

스마트 폰이나 태블릿 PC 와 같은 소형 전자 기기에는, 배선의 용이성이나 경량성에서 플렉시블 프린트 배선판 (이하, FPC) 이 채용되고 있다. 최근, 이들 전자 기기의 고기능화에 의해 신호 전송 속도의 고속화가 진행되어, FPC 에 있어서도 임피던스 정합이 중요한 요소가 되고 있다. 신호 용량의 증가에 대한 임피던스 정합의 방책으로서, FPC 의 베이스가 되는 수지 절연층 (예를 들어, 폴리이미드) 의 후층화가 진행되고 있다. 한편, FPC 는 액정 기재에 대한 접합이나 IC 칩의 탑재 등의 가공이 실시되는데, 이 때의 위치 맞춤은 구리 피복 적층판의 구리박을 에칭한 후에 잔류하는 수지 절연층을 투과하여 시인되는 위치 결정 패턴을 개재하여 실시되기 때문에, 수지 절연층의 시인성이 중요해진다.Flexible printed wiring boards (hereinafter referred to as FPCs) are employed in small electronic devices such as smart phones and tablet PCs in terms of ease of wiring and light weight. In recent years, the speeding up of the signal transmission speed has been progressed by increasing the functionality of these electronic devices, and impedance matching has become an important factor in FPC. As a measure for impedance matching with an increase in signal capacity, a post-layering of a resin insulating layer (for example, polyimide) as a base of the FPC is progressing. On the other hand, the FPC is subjected to processing such as bonding to a liquid crystal substrate and mounting of an IC chip. In this case, the positioning is performed by positioning the copper foil of the copper clad laminate by etching the copper foil of the copper clad laminate, The visibility of the resin insulating layer becomes important.

또, 구리 피복 적층판은, 표면에 조화 도금이 실시된 압연 구리박을 사용해도 제조할 수 있다. 이 압연 구리박은, 통상적으로 터프 피치 구리 (산소 함유량 100 ∼ 500 중량ppm) 또는 무산소 구리 (산소 함유량 10 중량ppm 이하) 를 소재로서 사용하고, 이들의 잉곳을 열간 압연한 후, 소정의 두께까지 냉간 압연과 어닐링을 반복하여 제조된다. 특허문헌 1 에는 표면의 광택도가 높은 저조도 전해박을 도체층으로서 사용하는 것이 제안되어 있다.The copper clad laminate can also be produced by using a rolled copper foil whose surface is roughened. The rolled copper foil is usually produced by using tough pitch copper (oxygen content of 100 to 500 ppm by weight) or oxygen free copper (oxygen content of 10 ppm by weight or less) as a raw material, hot rolling these ingots, Rolling and annealing are repeated. Patent Document 1 proposes to use a low-intensity electrolytic foil having a high surface gloss as a conductor layer.

한편, 특허문헌 2 에서는 굴곡성이 우수한 구리박으로서, 유막 제어 등의 조건하의 냉간 압연 공정으로 형성된 표면 상의 오일 피트의 깊이가 2.0 ㎛ 이하인 압연 구리박이 제안되어 있다.On the other hand, Patent Document 2 proposes a rolled copper foil having a good bendability and having an oil pit depth of 2.0 mu m or less on the surface formed by a cold rolling process under conditions such as oil film control.

[선행기술문헌][Prior Art Literature]

[특허문헌][Patent Literature]

(특허문헌 1) 일본 공개특허공보 2004-98659호(Patent Document 1) Japanese Laid-Open Patent Publication No. 2004-98659

(특허문헌 2) 일본 공개특허공보 2001-58203호(Patent Document 2) Japanese Laid-Open Patent Publication No. 2001-58203

특허문헌 1 에 있어서, 흑화 처리 또는 도금 처리 후의 유기 처리제에 의해 접착성이 개량 처리되어 얻어지는 저조도 구리박은, 구리 피복 적층판에 굴곡성이 요구되는 용도에서는, 피로에 의해 단선되는 경우가 있고, 수지 투시성이 떨어지는 경우가 있다. 또, 특허문헌 2 에 기재된 정도의 오일 피트 상태를 갖는 압연 구리박을 사용해도 수지의 충분한 투명성은 얻어지지 않는다. 이와 같이 종래 기술에서는 압연 구리박을 에칭으로 제거한 후의 수지 투시성이 낮아, 칩의 위치 맞춤을 원활하게 실시할 수 없었다.In the case of Patent Document 1, in the case where the copper-clad laminated board is required to have flexibility in its application, the resulting low-profile copper foil obtained by an improved treatment of the adhesiveness by an organic treating agent after a blackening treatment or a plating treatment may be broken by fatigue, It may fall. Further, even when a rolled copper foil having an oil pit state to the degree described in Patent Document 2 is used, sufficient transparency of the resin can not be obtained. As described above, in the prior art, the resin visibility after removal of the rolled copper foil by etching is low, and the positioning of the chips can not be performed smoothly.

본 발명은, 수지와 양호하게 접착되고, 또한 구리박을 에칭으로 제거한 후의 수지의 투명성이 우수한 구리 피복 적층판용 구리박을 제공한다.The present invention provides a copper foil for a copper clad laminate that is well adhered to a resin and has excellent transparency of the resin after the copper foil is removed by etching.

본 발명자들은 예의 연구를 거듭한 결과, 구리박의 수지 기판에 접착되어 있는 측의 조화 입자의 입경마다의 개수 밀도가, 구리박을 에칭 제거한 후의 수지 투명성에 영향을 미치는 것을 알아냈다.As a result of intensive studies, the inventors of the present invention have found that the number density of copper foil on each side of the copper foil on the side bonded to the resin substrate affects the resin transparency after etching away the copper foil.

이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 구리박 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 구리박으로서, 상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 25 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 10 개/㎛2, 입경 1.0 ㎛ 이상의 조화 입자가 0 ∼ 0.1 개/㎛2 로 형성되어 있는 구리 피복 적층판용 표면 처리 구리박이다.According to one aspect of the present invention, there is provided a surface treated copper foil having roughened grains formed by surface roughening on the surface of a copper foil, wherein the roughened surface is coated with a roughened surface having a diameter of less than 0.10 [ 42 / ㎛ 2, particle diameter 0.10 ㎛ or more and less than 0.30 ㎛ conditioning particles are 0-25 in dogs / ㎛ 2, the 0-10 roughening particles of less than particle size of more than 0.30 ㎛ 1.0 ㎛ / ㎛ 2, particle diameter of 1.0 ㎛ conditioning particles Is 0 to 0.1 pcs / m < 2 >. The surface treated copper foil for a copper clad laminate according to claim 1, wherein

본 발명에 관련된 구리 피복 적층판용 표면 처리 구리박의 일 실시형태에 있어서는, 상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 10 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 10 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 5 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있다.In one embodiment of the surface-treated copper foil for a copper clad laminate according to the present invention, the roughened surface is coated with 10 to 42 roughened particles having a particle diameter of less than 0.10 m / 2 , and 0.10 to 0.30 0 to 10 particles / 탆 2 , 0 to 5 particles / 탆 2 of coarse particles having a particle diameter of not less than 0.30 탆 and less than 1.0 탆, and no coarse particles having a particle diameter of 1.0 탆 or more.

본 발명에 관련된 구리 피복 적층판용 표면 처리 구리박의 다른 실시형태에 있어서는, 상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 15 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있다.In another embodiment of the surface-treated copper foil for copper clad laminate according to the present invention, the roughening treatment surface is provided with 15 to 42 grains / 탆 2 grains having a grain size of less than 0.10 탆, a grains having a grain size of 0.10 탆 or more and less than 0.30 탆 particles and 0-2 / ㎛ 2, particle diameter 0.30 ㎛ over the conditioning particles of less than 1.0 ㎛ one 0 ~ 2 / ㎛ 2, is formed eliminating the conditioning particle diameter more than 1.0 ㎛.

본 발명에 관련된 구리 피복 적층판용 표면 처리 구리박의 또 다른 실시형태에 있어서는, 상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 10 ∼ 25 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있다.In the copper still another embodiment of the clad laminate surface treatment for a copper foil according to the present invention, the roughened surface, the particle size is less than 0.10 ㎛ of roughening particles in the range of 0 to less than 42 / ㎛ 2, particle diameter more than 0.10 ㎛ 0.30 ㎛ of The number of coarse grains is 10 to 25 / 탆 2 , the number of coarse grains having a grain size of 0.30 to less than 1.0 탆 is 0 to 2 / 탆 2 , and no coarse grains having a grain size of 1.0 탆 or more are formed.

본 발명에 관련된 구리 피복 적층판용 표면 처리 구리박의 또 다른 실시형태에 있어서는, 상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 30 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 25 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 3 ∼ 7 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있다.In another embodiment of the surface-treated copper foil for copper clad laminate according to the present invention, the roughened surface is coated with 0 to 30 coarse grains having a grain size of less than 0.10 占 퐉 / 2 , a grain size of 0.10 占 퐉 or more and less than 0.30 占 퐉 The number of coarse grains is 0 to 25 / 탆 2 , the number of coarse grains having a grain diameter of 0.30 to less than 1.0 탆 is 3 to 7 / 탆 2 , and no coarse grains having a grain size of 1.0 탆 or more are formed.

본 발명에 관련된 구리 피복 적층판용 표면 처리 구리박의 또 다른 실시형태에 있어서는, 상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 15 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 3 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 없고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있다.In another embodiment of the surface-treated copper foil for copper clad laminate according to the present invention, the roughened surface is provided with 15 to 42 grains / 탆 2 having a grain size of less than 0.10 탆, a grain size of 0.10 탆 or more and less than 0.30 탆 There are no coarse grains having 0 to 3 coarse grains / 탆 2 , a grain size of 0.30 탆 or more and less than 1.0 탆, and no coarse grains having a grain size of 1.0 탆 or more.

본 발명에 관련된 구리 피복 적층판용 표면 처리 구리박의 또 다른 실시형태에 있어서는, 상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 구리박 표면측으로부터 평면에서 봤을 때에 얻어지는 면적 B 의 비 A/B 가 2.00 ∼ 2.45 이다.In another embodiment of the surface-treated copper foil for copper clad laminate according to the present invention, the surface area A of the above-mentioned coarse particles and the ratio A / B of the area B obtained when the above coarse particles are viewed from the surface side of the copper foil Is 2.00 to 2.45.

본 발명에 관련된 구리 피복 적층판용 표면 처리 구리박의 또 다른 실시형태에 있어서는, 상기 A/B 가 2.00 ∼ 2.30 이다.In another embodiment of the surface treated copper foil for copper clad laminate according to the present invention, the A / B ratio is 2.00 to 2.30.

본 발명에 관련된 구리 피복 적층판용 표면 처리 구리박의 또 다른 실시형태에 있어서는, 상기 A/B 가 2.00 ∼ 2.15 이다.In another embodiment of the surface treated copper foil for copper clad laminate according to the present invention, the A / B ratio is 2.00 to 2.15.

상기 구리박을, 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합 (貼合) 한 후, 에칭으로 상기 구리박을 제거하였을 때, 상기 수지 기판의 광 투과율이 30 ％ 이상이 된다.When the copper foil is removed by etching after bonding the copper foil to both surfaces of a resin substrate having a thickness of 50 占 퐉 from the roughened surface side, the light transmittance of the resin substrate becomes 30% or more.

본 발명은 다른 측면에 있어서, 상기 표면 처리 구리박과 수지 기판을 적층하여 구성한 구리 피복 적층판이다.According to another aspect of the present invention, there is provided a copper clad laminate comprising a surface-treated copper foil and a resin substrate laminated.

본 발명에 의하면, 수지와 양호하게 접착되고, 또한 구리박을 에칭으로 제거한 후의 수지의 투명성이 우수한 구리 피복 적층판용 표면 처리 구리박을 제공할 수 있다.According to the present invention, it is possible to provide a surface-treated copper foil for a copper-clad laminated board that is well adhered to a resin and has excellent transparency of a resin after removal of the copper foil by etching.

도 1 은 실시예에 있어서의 시인성 평가시의 (a) 비교예 1, (b) 실시예 1, (c) 실시예 2, (d) 실시예 3, (e) 실시예 4 의 인쇄물의 관찰 사진이다.
도 2 는 실시예에 있어서의 조화 입자의 개수 밀도 평가시의 (a) 비교예 1, (b) 실시예 1, (c) 실시예 2, (d) 실시예 4 의 SEM 관찰 사진이다.Fig. 1 is a graph showing the results of visual observation (a) of Comparative Example 1, (b) Example 1, (c) Example 2, (d) It is a photograph.
2 is a SEM photograph of (a) Comparative Example 1, (b) Example 1, (c) Example 2, and (d) Example 4 at the time of evaluating the number density of coarse particles in the examples.

[표면 처리 구리박의 형태 및 제조 방법][Form of surface treated copper foil and manufacturing method]

본 발명에 있어서 사용하는 구리박은, 전해 구리박 혹은 압연 구리박 중 어느 것이어도 된다. 통상적으로 구리박의 수지 기재와 접착되는 면, 즉 조화면에는 적층 후의 구리박의 박리 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 구리박의 표면에 혹상의 전착을 실시하는 조화 처리가 실시된다. 전해 구리박은 제조 시점에서 요철을 갖고 있지만, 조화 처리에 의해 전해 구리박의 볼록부를 증강시켜 요철을 더욱 크게 한다. 본 발명에 있어서는, 이 조화 처리는 구리-코발트-니켈 합금 도금에 의해 실시할 수 있다. 조화 전의 전처리로서 통상적인 구리 도금 등이 실시되는 경우가 있으며, 조화 후의 마무리 처리로서 전착물의 탈락을 방지하기 위해 통상적인 구리 도금 등이 실시되는 경우도 있다. 압연 구리박과 전해 구리박에서는 처리의 내용을 약간 달리하는 경우도 있다. 본 발명에 있어서는, 이러한 전처리 및 마무리 처리도 포함시키고, 구리박 조화와 관련된 공지된 처리를 필요에 따라 포함시켜, 총칭하여 조화 처리라고 하는 것으로 한다.The copper foil used in the present invention may be either electrolytic copper foil or rolled copper foil. A roughening treatment is generally carried out on the surface of the copper foil to be adhered to the resin base material, that is, roughening to perform electrodeposition of the surface of the copper foil after degreasing in order to improve the peel strength of the copper foil after lamination. Although the electrolytic copper foil has irregularities at the time of production, the convex portions of the electrolytic copper foil are strengthened by the roughening treatment to further increase the irregularities. In the present invention, this roughening treatment can be carried out by copper-cobalt-nickel alloy plating. Conventional copper plating or the like may be applied as a pretreatment before conditioning, and conventional copper plating or the like may be performed to prevent electrodeposition from coming off as a finishing treatment after conditioning. Rolled copper foil and electrolytic copper foil may have slightly different treatments. In the present invention, such pretreatment and finishing treatment are also included, and known treatments relating to copper foil blending are included as necessary, and collectively referred to as roughening treatment.

본 발명에 있어서의 조화 처리로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 15 ∼ 40 ㎎/d㎡ 인 구리-100 ∼ 3000 ㎍/d㎡ 인 코발트-100 ∼ 900 ㎍/d㎡ 인 니켈인 3 원계 합금층을 형성하도록 실시할 수 있다. Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 악화되고, 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않으며, 에칭 얼룩이 발생하고, 또 내산성 및 내약품성의 악화가 되는 경우가 있다. Ni 부착량이 100 ㎍/d㎡ 미만이면, 내열성이 나빠지는 경우가 있다. 한편, Ni 부착량이 900 ㎍/d㎡ 를 초과하면, 에칭 잔류물이 많아진다. 바람직한 Co 부착량은 1000 ∼ 2000 ㎍/d㎡ 이고, 바람직한 니켈 부착량은 200 ∼ 400 ㎍/d㎡ 이다. 여기서, 에칭 얼룩이란, 염화구리로 에칭한 경우, Co 가 용해되지 않고 잔류하는 것을 의미하며, 그리고 에칭 잔류물이란 염화암모늄으로 알칼리 에칭한 경우, Ni 가 용해되지 않고 잔류하는 것을 의미하는 것이다.The copper-cobalt-nickel alloy plating as the roughening treatment in the present invention is a copper-cobalt-nickel alloy plating having an adhesion amount of 15 to 40 mg / dm 2 and a copper-100 to 3000 / / M < 2 >. When the Co deposition amount is less than 100 占 퐂 / dm2, the heat resistance is deteriorated and the etching property is sometimes deteriorated. If the Co deposition amount exceeds 3000 占 퐂 / dm2, it is not preferable when the influence of magnetic property should be considered, and etching unevenness may occur, and the acid resistance and the chemical resistance may be deteriorated. When the Ni adhesion amount is less than 100 占 퐂 / dm2, the heat resistance may be deteriorated. On the other hand, if the Ni deposition amount exceeds 900 占 퐂 / dm2, the etching residues become large. The preferred Co deposition amount is 1000 to 2000 占 퐂 / dm2, and the preferable nickel deposition amount is 200 to 400 占 퐂 / dm2. Here, the term "etching unevenness" means that when Co is etched with copper chloride, Co is not dissolved and remains, and the etching residues means that Ni is not dissolved and remains when alkali etching is performed with ammonium chloride.

이와 같은 3 원계 구리-코발트-니켈 합금 도금을 형성하기 위한 일반적 욕 (浴) 및 도금 조건의 일례는 다음과 같다 :An example of a general bath and plating conditions for forming such a ternary copper-cobalt-nickel alloy plating is as follows:

도금욕 조성 : Cu 10 ∼ 20 g/ℓ, Co 1 ∼ 10 g/ℓ, Ni 1 ∼ 10 g/ℓPlating bath composition: 10 to 20 g / l of Cu, 1 to 10 g / l of Co, 1 to 10 g / l of Ni

pH : 1 ∼ 4pH: 1-4

온도 : 40 ∼ 50 ℃Temperature: 40 ~ 50 ℃

전류 밀도 Dk : 20 ∼ 30 A/d㎡Current density D k : 20 to 30 A / dm 2

도금 시간 : 1 ∼ 5 초Plating time: 1 to 5 seconds

조화 처리 후, 조화면 상에 부착량이 200 ∼ 3000 ㎍/d㎡ 인 코발트-100 ∼ 700 ㎍/d㎡ 인 니켈의 코발트-니켈 합금 도금층을 형성할 수 있다. 이 처리는 넓은 의미에서 일종의 방청 처리로 볼 수 있다. 이 코발트-니켈 합금 도금층은, 구리박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되는 경우가 있다. 또, 또 하나의 이유로서, 코발트량이 적으면 처리 표면이 불그스름해지므로 바람직하지 않다. 코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않으며, 에칭 얼룩이 발생하고, 또 내산성 및 내약품성의 악화가 고려된다. 바람직한 코발트 부착량은 500 ∼ 3000 ㎍/d㎡ 이다. 한편, 니켈 부착량이 100 ㎍/d㎡ 미만에서는 내열 박리 강도가 저하되고 내산화성 및 내약품성이 악화된다. 니켈이 700 ㎍/d㎡ 를 초과하면, 알칼리 에칭성이 나빠진다. 바람직한 니켈 부착량은 200 ∼ 600 ㎍/d㎡ 이다.After the roughening treatment, a cobalt-nickel alloy plating layer of nickel having an adhesion amount of 200 to 3000 占 퐂 / dm2 and a cobalt-100 to 700 占 퐂 / dm2 can be formed on the roughened surface. This treatment can be seen as a kind of rust treatment in a broad sense. This cobalt-nickel alloy plating layer needs to be carried out to such an extent that the bonding strength between the copper foil and the substrate is not substantially lowered. When the cobalt adherence amount is less than 200 占 퐂 / dm2, the heat-resisting peel strength may be lowered and the oxidation resistance and chemical resistance may be deteriorated. In addition, as another reason, if the amount of cobalt is small, the treated surface becomes reddish, which is not preferable. If the amount of cobalt adhered exceeds 3000 占 퐂 / dm2, it is not preferable when the effect of magnetism must be taken into consideration, etching unevenness occurs, and acid resistance and deterioration of chemical resistance are considered. The preferred cobalt deposition amount is 500 to 3000 占 퐂 / dm2. On the other hand, when the nickel adhesion amount is less than 100 占 퐂 / dm2, the heat peel strength is lowered and the oxidation resistance and the chemical resistance are deteriorated. If the nickel exceeds 700 占 퐂 / dm2, the alkaline etching property deteriorates. The preferred nickel adhesion amount is 200 to 600 占 퐂 / dm2.

또, 코발트-니켈 합금 도금의 조건의 일례는 다음과 같다 :An example of the conditions of the cobalt-nickel alloy plating is as follows:

도금욕 조성 : Co 1 ∼ 20 g/ℓ, Ni 1 ∼ 20 g/ℓPlating bath composition: Co 1 to 20 g / l, Ni 1 to 20 g / l

pH : 1.5 ∼ 3.5pH: 1.5 to 3.5

온도 : 30 ∼ 80 ℃Temperature: 30 ~ 80 ℃

전류 밀도 Dk : 1.0 ∼ 20.0 A/d㎡Current density D k : 1.0 to 20.0 A / dm 2

도금 시간 : 0.5 ∼ 4 초Plating time: 0.5 to 4 seconds

본 발명에 따르면, 코발트-니켈 합금 도금 상에 추가로 부착량 10 ∼ 80 ㎍/d㎡ 의 아연 도금층이 형성된다. 아연 부착량이 10 ㎍/d㎡ 미만에서는 내열 열화율 개선 효과가 없어지는 경우가 있다. 한편, 아연 부착량이 80 ㎍/d㎡ 를 초과하면 내염산 열화율이 극단적으로 나빠지는 경우가 있다. 바람직하게는, 아연 부착량은 20 ∼ 60 ㎍/d㎡ 이고, 보다 바람직하게는 30 ∼ 50 ㎍/d㎡ 이다.According to the present invention, a zinc plating layer having an adhered amount of 10 to 80 占 퐂 / dm2 is further formed on the cobalt-nickel alloy plating. When the zinc adhesion amount is less than 10 占 퐂 / dm2, the effect of improving the heat deterioration rate may be lost. On the other hand, if the zinc adhesion amount exceeds 80 占 퐂 / dm2, the hydrochloric acid deterioration rate may be extremely deteriorated. Preferably, the zinc adhesion amount is 20 to 60 占 퐂 / dm2, more preferably 30 to 50 占 퐂 / dm2.

상기 아연 도금의 조건의 일례는 다음과 같다 :An example of the conditions of the zinc plating is as follows:

도금욕 조성 : Zn 100 ∼ 300 g/ℓPlating bath composition: Zn 100 ~ 300 g / ℓ

pH : 3 ∼ 4pH: 3-4

온도 : 50 ∼ 60 ℃Temperature: 50 ~ 60 ℃

전류 밀도 Dk : 0.1 ∼ 0.5 A/d㎡Current density D k : 0.1 to 0.5 A / dm 2

도금 시간 : 1 ∼ 3 초Plating time: 1 to 3 seconds

또한, 아연 도금층 대신에 아연-니켈 합금 도금 등의 아연 합금 도금층을 형성해도 되고, 또한 최표면에는 크로메이트 처리나 실란 커플링제의 도포 등에 의해 방청층을 형성해도 된다.Alternatively, a zinc alloy plating layer such as a zinc-nickel alloy plating layer may be formed instead of the zinc plating layer, or a rust-preventive layer may be formed on the outermost surface by chromate treatment, application of a silane coupling agent or the like.

또, 본 발명의 표면 처리 구리박은, 조화 처리로서, 구리박의 표면에 사전에 구리의 1 차 입자층을 형성한 후, 1 차 입자층 상에 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성해도 된다. 이 경우, 구리의 1 차 입자의 도금 조건의 일례는 이하와 같다 :The surface-treated copper foil of the present invention can be obtained by a method in which, as a roughening treatment, a primary particle layer of copper is formed on the surface of a copper foil in advance, and then a secondary particle layer of copper, A particle layer may be formed. In this case, an example of plating conditions of the primary particles of copper is as follows:

도금욕 조성 : Cu 10 ∼ 25 g/ℓ, 황산 50 ∼ 100 g/ℓPlating bath composition: Cu 10-25 g / l, sulfuric acid 50-100 g / l

온도 : 25 ∼ 50 ℃Temperature: 25 ~ 50 ℃

전류 밀도 Dk : 10 ∼ 70 A/d㎡Current density D k : 10 to 70 A / dm 2

도금 시간 : 5 ∼ 25 초Plating time: 5 ~ 25 seconds

쿨롬량 50 ∼ 500 As/d㎡Culm amount 50 to 500 As / d㎡

2 차 입자의 도금 조건의 일례는 이하와 같다 :An example of plating conditions for the secondary particles is as follows:

도금욕 조성 : Cu 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓPlating bath composition: 10 to 20 g / l of Cu, 5 to 15 g / l of nickel, 5 to 15 g / l of cobalt

pH : 2 ∼ 3pH: 2-3

온도 : 30 ∼ 50 ℃Temperature: 30 ~ 50 ℃

전류 밀도 Dk : 20 ∼ 60 A/d㎡Current density D k : 20 to 60 A / dm 2

도금 시간 : 1 ∼ 5 초Plating time: 1 to 5 seconds

쿨롬량 30 ∼ 70 As/d㎡Culm amount 30 ~ 70 As / d㎡

[조화 입자의 개수 밀도][Number density of harmonic particles]

구리박과 수지 기판을 적층하면, 구리박 표면의 조화 입자는 수지에 매립된다. 계속해서, 구리박층을 에칭 제거하였을 때, 구리박 표면의 조화 입자의 형태가 수지에 레플리카로서 남는다. 이 수지의 레플리카가 작은 쪽이, 즉, 구리박 표면의 조화 입자가 미세한 쪽이 투과시에 광의 산란이 작아지기 때문에, 시인성이 우수해진다. 이와 같은 관점에서, 본 발명의 표면 처리 구리박은, 구리박 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 구리박으로, 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 25 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 10 개/㎛2, 입경 1.0 ㎛ 이상의 조화 입자가 0 ∼ 0.1 개/㎛2 로 형성되어 있다. 본 발명의 표면 처리 구리박은, 상기 구성에 의해, 필 강도가 높아지고 수지와 양호하게 접착되며, 또한 구리박을 에칭으로 제거한 후의 수지의 광 투과성이 양호해진다. 그 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 개재하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 용이해진다.When the copper foil and the resin substrate are laminated, the coarse particles on the surface of the copper foil are embedded in the resin. Subsequently, when the copper foil layer is removed by etching, the shape of the coarse particles on the surface of the copper foil remains as a replica in the resin. The smaller the replica of this resin, that is, the smaller the coarse grains on the surface of the copper foil, the smaller the scattering of light is, and the visibility is excellent. In view of the above, the surface-treated copper foil of the present invention is a surface-treated copper foil having roughened grains formed by roughening treatment on the copper foil surface. The roughening treatment surface has 0 to 42 grains / 2, the conditioning particles of less diameter than 0.10 ㎛ 0.30 ㎛ 0 ~ 25 gae / ㎛ 2, the conditioning particles of the particle size of more than 0.30 ㎛ less than 1.0 ㎛ 0 ~ 10 gae / ㎛ 2, particle diameter of 1.0 ㎛ conditioning particles in the range of 0 to 0.1 / 2 < / RTI > The surface-treated copper foil of the present invention has a high peel strength and satisfactorily adheres to the resin, and the light transmittance of the resin after removal of the copper foil by etching is improved. As a result, it becomes easy to position the IC chip when mounting the IC chip through a positioning pattern which is visible through the resin.

이와 같은 조화 입자의 개수 밀도에 대해, 입경 0.10 ㎛ 미만의 조화 입자가 10 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 10 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 5 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 존재하지 않는 것이 바람직하다. 또, 입경 0.10 ㎛ 미만의 조화 입자가 15 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 존재하지 않는 것이 보다 바람직하다.10 to 42 / 탆 2 of coarse particles having a particle diameter of less than 0.10 탆, 0 to 10 / 탆 2 of coarse particles having a particle diameter of not less than 0.10 탆 and less than 0.30 탆, a particle diameter of not less than 0.30 탆 and not more than 1.0 It is preferable that there are no coarse grains having a diameter of from 0 to 5 / μm 2 and a grain size of less than 1.0 μm. The number of coarse grains having a grain size of less than 0.10 占 퐉 is 15 to 42 grains / 占 퐉 2 , the number of grains having a grain size of 0.10 占 퐉 or more and less than 0.30 占 퐉 is 0 to 2 grains / 占 퐉 2 , 2 particles / 탆 2, and more preferably no coarse particles having a particle diameter of 1.0 탆 or more.

또, 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 10 ∼ 25 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있어도 된다. 또한, 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 30 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 25 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 3 ∼ 7 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있어도 된다. 또한, 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 15 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 3 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 없고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있어도 된다.In addition, under the roughened surface, grain size 0.10 ㎛ conditioning particles are 0-42 / ㎛ 2, less than particle size of more than 0.10 ㎛ 0.30 ㎛ conditioning particles of 10 to less than 1.0 ㎛ 25 gae / ㎛ 2, particle diameter 0.30 ㎛ of The number of coarse grains is 0 to 2 / 탆 2 , and the coarse grains having a grain size of 1.0 탆 or more are not formed. In addition, the roughening the surface, the particle size is less than 0.10 ㎛ of roughening particles in the range of 0 to less than 30 / ㎛ 2, the conditioning particles of less diameter than 0.10 ㎛ 0.30 ㎛ 0 to more than 25 / ㎛ 2, particle diameter 0.30 ㎛ 1.0 ㎛ of 3 to 7 coarse grains / 탆 2 , and no coarsened grains having a grain size of 1.0 탆 or more may be formed. In addition, the roughening the surface, the particle size is less than 0.10 ㎛ of the roughening particles is less than 15-42 / ㎛ 2, particle diameter more than 0.10 ㎛ less than 0.30 ㎛ of the roughening particles is 0-3 / ㎛ 2, particle diameter more than 0.30 ㎛ 1.0 ㎛ of There may be no coarsened particles and no coarsened particles having a particle diameter of 1.0 탆 or more.

[광 투과율][Light transmittance]

본 발명의 표면 처리 구리박은, 상기 서술한 바와 같이 조화 처리 표면의 평균 조도 Rz 가 제어되고 있기 때문에, 수지 기판에 첩합한 후, 구리박을 제거한 부분의 수지 기판의 광 투과율이 양호해진다. 구체적으로는, 본 발명의 표면 처리 구리박은, 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합한 후, 에칭으로 당해 구리박을 제거하였을 때, 수지 기판의 광 투과율이 30 ％ 이상, 바람직하게는 50 ％ 이상이어도 된다.Since the surface roughness Rz of the surface roughening treatment surface of the surface treated copper foil of the present invention is controlled as described above, the light transmittance of the resin substrate at the portion from which the copper foil is removed after bonding to the resin substrate is improved. Specifically, the surface-treated copper foil of the present invention is applied to both surfaces of a resin substrate having a thickness of 50 占 퐉 from the roughened surface side, and then the copper foil is removed by etching so that the resin substrate has a light transmittance of 30% Or more, preferably 50% or more.

[입자의 표면적][Particle surface area]

조화 입자의 표면적 A 와, 조화 입자를 구리박 표면측으로부터 평면에서 봤을 때에 얻어지는 면적 B 의 비 A/B 는, 상기 서술한 수지의 광 투과율에 크게 영향을 미친다. 즉, 비 A/B 가 작은 구리박일수록, 상기 서술한 수지의 투과율이 양호해진다. 이 때문에, 본 발명의 표면 처리 구리박은, 당해 비 A/B 가 2.00 ∼ 2.45 인 것이 바람직하고, 2.00 ∼ 2.30 인 것이 보다 바람직하고, 2.00 ∼ 2.15 인 것이 보다 더 바람직하다.The ratio A / B of the surface area A of the coarsened particles and the area B obtained when the coarsened particles are viewed from the surface side of the copper foil surface greatly affects the light transmittance of the above-mentioned resin. That is, the smaller the ratio A / B is, the better the transmittance of the above-mentioned resin becomes. Therefore, the surface treated copper foil of the present invention preferably has a ratio A / B of 2.00 to 2.45, more preferably 2.00 to 2.30, and even more preferably 2.00 to 2.15.

입자 형성시의 전류 밀도와 도금 시간을 제어함으로써, 입자의 형태나 형성 밀도가 결정되어, 상기 각 입경의 입자의 개수 밀도 및 입자의 면적비 A/B 를 제어할 수 있다.By controlling the current density and the plating time at the time of forming the particles, the shape and the density of the particles are determined, and the number density of the particles and the area ratio A / B of the particles can be controlled.

본 발명의 표면 처리 구리박을, 조화 처리면측으로부터 수지 기판에 첩합하여 구리 피복 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름 등을 사용할 수 있다.The surface-treated copper foil of the present invention can be bonded to the resin substrate from the roughened surface side to produce a copper clad laminate. The resin substrate is not particularly limited as long as it has properties applicable to a printed wiring board and the like. For example, for a rigid PWB, a paper base phenol resin, a paper base epoxy resin, a synthetic fiber base epoxy resin, , A glass / glass / nonwoven fabric composite base epoxy resin, a glass-clad base epoxy resin, and the like, and a polyester film or a polyimide film can be used for FPC.

첩합 방법은, 리지드 PWB 용의 경우, 유리포 등의 기재에 수지를 함침시키고, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 구리박을 피복층의 반대측의 면으로부터 프리프레그에 중첩시켜 가열 가압시킴으로써 실시할 수 있다.In the case of the rigid PWB, a prepreg is prepared by impregnating a base material such as a glass cloth with resin and hardening the resin to a semi-hardened state. The copper foil may be superimposed on the prepreg from the opposite side of the coating layer and heated and pressed.

본 발명의 구리 피복 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하며, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다.The copper clad laminate of the present invention can be used for various printed wiring boards (PWB), and is not particularly limited. For example, from the viewpoint of the number of layers of the conductor pattern, And is applicable to Rigid PWB, Flexible PWB (FPC) and Rigid Flex PWB from the viewpoint of kinds of insulating substrate materials.

실시예Example

실시예 1 ∼ 13 및 비교예 1 ∼ 5 로서, 구리박을 준비하고, 일방의 표면에 조화 처리로서 표 1 ∼ 4 에 기재된 조건에서 도금 처리를 실시하였다. 여기서, 실시예 1 ∼ 8, 비교예 2, 3, 5 의 구리박으로서 JX 닛코 닛세키 금속사 제조의 터프 피치 구리 (JIS H3100 C1100R) 의 압연 구리박을 사용하였다. 또, 실시예 9 ∼ 13, 비교예 1, 4 의 구리박으로서, JX 닛코 닛세키 금속사 제조의 전해 구리박 HLPLC 박을 사용하였다.Copper foils were prepared as Examples 1 to 13 and Comparative Examples 1 to 5, and plating treatment was carried out on one surface of the copper foil under the conditions shown in Tables 1 to 4 as a roughening treatment. Here, as the copper foils of Examples 1 to 8 and Comparative Examples 2, 3 and 5, a rolled copper foil of tough pitch copper (JIS H3100 C1100R) manufactured by JX Nikkoseki Metal Co., Ltd. was used. As the copper foils of Examples 9 to 13 and Comparative Examples 1 and 4, an electrolytic copper foil HLPLC foil manufactured by JX Nikkoseki Metal Co., Ltd. was used.

Figure pat00001
Figure pat00001

Figure pat00002
Figure pat00002

Figure pat00003
Figure pat00003

Figure pat00004
Figure pat00004

상기 서술한 바와 같이 하여 제조한 실시예 및 비교예의 각 샘플에 대해, 각종 평가를 하기와 같이 실시하였다.Various evaluations were carried out for each of the samples prepared as described above and the comparative example as follows.

(1) 조화 입자의 개수 밀도 측정 ;(1) measurement of number density of harmonic particles;

구리박의 조화면의 3 만 배의 주사형 전자 현미경 사진 (면적 4.3 ㎛ × 3.1 ㎛) 으로부터 입경 사이즈마다 입자 개수를 카운트하였다. 또한, 주사형 전자 현미경 사진의 입자 상에 직선을 그은 경우, 입자를 가로지르는 직선의 길이가 가장 긴 부분의 입자의 길이를 그 입자의 입경으로 하였다.The number of particles was counted for each particle size from a photograph of a scanning electron microscope (area: 4.3 占 퐉 占 3.1 占 퐉) of a coarse screen of a copper foil at a magnification of 30,000 times. In addition, when a straight line is drawn on a particle of a scanning electron microscopic photograph, the length of the longest straight line across the particle is defined as the particle size of the particle.

(2) 입자의 면적비 (A/B) ;(2) Area ratio of particles (A / B);

조화 입자의 표면적은 레이저 현미경에 의한 측정법을 사용하였다. 주식회사 키엔스 제조의 레이저 마이크로스코프 VK8500 을 사용하여 조화 처리면의 100 × 100 ㎛ 상당 면적 (실 (實) 데이터에서는 9924.4 ㎛2) 에 있어서의 3 차원 표면적 A 를 측정하고, 3 차원 표면적 A ÷ 2 차원 표면적 B ＝ 면적비 (A/B) 로 하는 수법에 의해 설정을 실시하였다.The surface area of the coarse particles was measured by a laser microscope. A three-dimensional surface area A in an area equivalent to 100 × 100 μm (9924.4 μm 2 in actual data) of the harmonic-processed surface was measured using a laser microscope VK8500 manufactured by KYENCE CO. And surface area B = area ratio (A / B).

(3) 광 투과율 ;(3) light transmittance;

구리박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛) 의 양면에 첩합하고, 구리박을 에칭 (염화제2철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 얻어진 수지층에 대하여, 니혼 분광 주식회사 제조의 분광 광도계 V-660 을 사용하여, 슬릿 10 ㎜ 이고, 파장 620 ㎚ 의 설정에 의해 광 투과율을 측정하였다.A copper foil was laminated on both sides of a polyimide film (thickness: 50 占 퐉) having a thermosetting adhesive for lamination, and the copper foil was removed by etching (ferric chloride aqueous solution) to prepare a sample film. The resulting resin layer was measured for light transmittance by setting a slit of 10 mm and a wavelength of 620 nm using a spectrophotometer V-660 manufactured by Nihon Spectroscope K.K.

(4) 시인성 (수지 투명성) ;(4) visibility (resin transparency);

구리박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛) 의 양면에 첩합하고, 구리박을 에칭 (염화제2철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 얻어진 수지층의 일면에 인쇄물을 첩부 (貼付) 하고, 반대면으로부터 수지층 너머로 인쇄물의 시인성을 판정하였다. 인쇄물의 윤곽이 뚜렷한 것을「○」(합격), 윤곽이 흐트러진 것을「×」(불합격) 로 평가하였다.A copper foil was laminated on both sides of a polyimide film (thickness: 50 占 퐉) having a thermosetting adhesive for lamination, and the copper foil was removed by etching (ferric chloride aqueous solution) to prepare a sample film. The printed matter was pasted on one side of the obtained resin layer and the visibility of the printed matter was judged from the reverse side to the resin layer. The results were evaluated as "? &Quot; (pass) when the outline of the printed matter was clear, and " X "

(5) 필 강도 (접착 강도) ;(5) Peel strength (adhesive strength);

PC-TM-650 에 준거하여, 인장 시험기 오토그래프 100 으로 상태 (常態) 필 강도와 150 ℃ 의 오븐 중에서 1 주일 둔 후의 상태에서 측정한 필 강도를 측정하고, 상기 상태 필 강도가 0.7 N/㎜ 이상을 구리 피복 적층판 용도로 사용할 수 있는 것으로 하였다.According to the PC-TM-650, the peel strength measured with the tensile tester Autograph 100 and the state after one week in an oven at 150 캜 was measured. The state peel strength was 0.7 N / mm Or more can be used as a copper clad laminate.

상기 각 시험의 조건 및 평가를 표 5 에 나타낸다.Table 5 shows the conditions and evaluation of each of the above tests.

Figure pat00005
Figure pat00005

(평가 결과)(Evaluation results)

실시예 1 ∼ 13 은, 모두 투과율, 시인성 및 필 강도가 양호하였다.In Examples 1 to 13, all of the transmittance, visibility and peel strength were good.

비교예 1, 2 는, 입경 1.0 ㎛ 이상의 조화 입자가 0.1 개/㎛2 초과였기 때문에, 투과율이 불량이었다.In Comparative Examples 1 and 2, since the number of coarse particles having a particle diameter of 1.0 占 퐉 or more was 0.1 / 탆 2 or more, the transmittance was poor.

비교예 3 은, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 10 개/㎛2 초과였기 때문에, 투과율이 불량이었다.In Comparative Example 3, the transmittance was poor because the number of coarse grains having a particle diameter of 0.30 탆 or more and less than 1.0 탆 was more than 10 / 탆 2 .

비교예 4 는, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 25 개/㎛2 초과였기 때문에, 투과율이 불량이었다.In Comparative Example 4, the transmittance was inferior because the number of coarse grains having a grain size of 0.10 탆 or more and less than 0.30 탆 was more than 25 / 탆 2 .

비교예 5 는, 입경 0.10 ㎛ 미만의 조화 입자가 42 개/㎛2 초과였기 때문에, 투과율이 불량이었다.In Comparative Example 5, the transmittance was inferior because the number of coarse particles having a particle diameter of less than 0.10 탆 was more than 42 / 탆 2 .

도 1 에 상기 시인성 평가시의 (a) 비교예 1, (b) 실시예 1, (c) 실시예 2, (d) 실시예 3, (e) 실시예 4 의 인쇄물의 관찰 사진을 각각 나타낸다.1 shows photographs of the printed matter of Comparative Example 1, (b) Example 1, (c) Example 2, (d) Example 3 and (e) Example 4 in the visibility evaluation .

도 2 에 상기 조화 입자의 개수 밀도 평가시의 (a) 비교예 1, (b) 실시예 1, (c) 실시예 2, (d) 실시예 4 의 SEM 관찰 사진을 각각 나타낸다.2 shows photographs of SEM observation of (a) Comparative Example 1, (b) Example 1, (c) Example 2 and (d) Example 4 at the time of evaluating the number density of the above-mentioned coarse particles.

[청구항 1][Claim 1]

구리박 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 구리박으로서,A surface-treated copper foil having roughening particles formed on the copper foil surface by roughening treatment,

조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 3.4 ∼ 15 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 5 개/㎛2, 입경 1.0 ㎛ 이상의 조화 입자가 0 ∼ 0.1 개/㎛2 로 형성되어 있고, 또한For roughening the surface, the particle size is less than 0.10 ㎛ of the roughening particles is 0-42 / ㎛ 2, roughening particles of the conditioning particles of less diameter than 0.10 ㎛ 0.30 ㎛ less than 3.4 ~ 15 gae / ㎛ 2, particle diameter more than 0.30 ㎛ 1.0 ㎛ 0 to 5 pieces / 탆 2 , and 0 to 0.1 pieces / 탆 2 of coarse particles having a particle diameter of 1.0 탆 or more, and

입경 0.10 ㎛ 미만의 조화 입자, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자 및 입경 1.0 ㎛ 이상의 조화 입자 중 적어도 어느 것을 갖는 표면 처리 구리박.A surface-treated copper foil having at least one of coarse particles having a particle diameter of less than 0.10 占 퐉, coarse particles having a particle diameter of at least 0.10 占 퐉 and less than 0.30 占 퐉, coarse particles having a particle diameter of at least 0.30 占 퐉 but less than 1.0 占 퐉 and coarse particles having a particle diameter of at least 1.0 占 퐉.

[청구항 2][Claim 2]

구리박 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 구리박으로서,A surface-treated copper foil having roughening particles formed on the copper foil surface by roughening treatment,

상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 25 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 10 개/㎛2, 입경 1.0 ㎛ 이상의 조화 입자가 0 ∼ 0.1 개/㎛2 로 형성되어 있고, 또한The roughening the surface, the roughening particles of less than particle size of 0.10 ㎛ 0 ~ 42 gae / ㎛ 2, a blend of less than particle size of more than 0.10 ㎛ 0.30 ㎛ particles are 0-25 / ㎛ 2, particle size blend of less than 1.0 ㎛ 0.30 ㎛ and the particles are formed of 0-10 / ㎛ 2, particle diameter 1.0 ㎛ or more conditioning particles in the range of 0 to 0.1 pieces / ㎛ 2, also

입경 0.10 ㎛ 미만의 조화 입자를 갖는 표면 처리 구리박.A surface treated copper foil having roughened particles having a particle diameter of less than 0.10 탆.

[청구항 3][Claim 3]

제 1 항에 있어서,The method according to claim 1,

상기 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 1.9 개/㎛2 로 형성되어 있는 표면 처리 구리박.Wherein the coarse grains having a grain size of 0.30 탆 or more and less than 1.0 탆 are formed at 0 to 1.9 / 탆 2 .

[청구항 4][Claim 4]

제 2 항에 있어서,3. The method of claim 2,

상기 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 1.9 개/㎛2 로 형성되어 있는 표면 처리 구리박.Wherein the coarse grains having a grain size of 0.30 탆 or more and less than 1.0 탆 are formed at 0 to 1.9 / 탆 2 .

[청구항 5][Claim 5]

제 2 항에 있어서,3. The method of claim 2,

상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 10 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 10 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 5 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있는 표면 처리 구리박.The roughening the surface, the particle size is less than 0.10 ㎛ of the roughening particles is 10-42 / ㎛ 2, a blend of less than particle size of more than 0.10 ㎛ 0.30 ㎛ particles are 0-10 / ㎛ 2, the particle size balance of less than 1.0 ㎛ 0.30 ㎛ A surface treated copper foil having particles of 0 to 5 particles / 占 퐉 2 and no coarse particles having a particle diameter of 1.0 占 퐉 or more.

[청구항 6][Claim 6]

제 5 항에 있어서,6. The method of claim 5,

상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 15 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있는 표면 처리 구리박.The roughening the surface, the particle size is less than 0.10 ㎛ of the roughening particles is 15-42 / ㎛ 2, a blend of less than particle size of more than 0.10 ㎛ 0.30 ㎛ particles are 0-2 / ㎛ 2, the particle size balance of less than 1.0 ㎛ 0.30 ㎛ A surface treated copper foil having particles of 0 to 2 particles / 占 퐉 2 and no coarsened particles having a particle diameter of 1.0 占 퐉 or more.

[청구항 7][Claim 7]

제 1 항에 있어서,The method according to claim 1,

상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 3.4 ∼ 15 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있는 표면 처리 구리박.The roughening the surface, the roughening particles of less than particle size of 0.10 ㎛ 0 ~ 42 gae / ㎛ 2, a blend of less than particle size of more than 0.10 ㎛ 0.30 ㎛ particle of 3.4 ~ 15 gae / ㎛ 2, particle size blend of less than 1.0 ㎛ 0.30 ㎛ A surface treated copper foil having particles of 0 to 2 particles / 占 퐉 2 and no coarsened particles having a particle diameter of 1.0 占 퐉 or more.

[청구항 8][Claim 8]

제 2 항에 있어서,3. The method of claim 2,

상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 3.4 ∼ 15 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 2 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있는 표면 처리 구리박.The roughening the surface, the roughening particles of less than particle size of 0.10 ㎛ 0 ~ 42 gae / ㎛ 2, a blend of less than particle size of more than 0.10 ㎛ 0.30 ㎛ particle of 3.4 ~ 15 gae / ㎛ 2, particle size blend of less than 1.0 ㎛ 0.30 ㎛ A surface treated copper foil having particles of 0 to 2 particles / 占 퐉 2 and no coarsened particles having a particle diameter of 1.0 占 퐉 or more.

[청구항 9][Claim 9]

제 1 항에 있어서,The method according to claim 1,

상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 30 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 3.4 ∼ 15 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 3 ∼ 5 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있는 표면 처리 구리박.The roughening the surface, the particle size is less than 0.10 ㎛ of the roughening particles is 0-30 / ㎛ 2, a blend of less than particle size of more than 0.10 ㎛ 0.30 ㎛ particle of 3.4 ~ 15 gae / ㎛ 2, the particle size balance of less than 1.0 ㎛ 0.30 ㎛ A surface treated copper foil having 3 to 5 particles / 탆 2 and no coarse particles having a particle diameter of 1.0 탆 or more.

[청구항 10][Claim 10]

제 2 항에 있어서,3. The method of claim 2,

상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 30 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 3.4 ∼ 15 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 3 ∼ 5 개/㎛2 이고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있는 표면 처리 구리박.The roughening the surface, the particle size is less than 0.10 ㎛ of the roughening particles is 0-30 / ㎛ 2, a blend of less than particle size of more than 0.10 ㎛ 0.30 ㎛ particle of 3.4 ~ 15 gae / ㎛ 2, the particle size balance of less than 1.0 ㎛ 0.30 ㎛ A surface treated copper foil having 3 to 5 particles / 탆 2 and no coarse particles having a particle diameter of 1.0 탆 or more.

[청구항 11][Claim 11]

제 2 항에 있어서,3. The method of claim 2,

상기 조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 15 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 0 ∼ 3 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 없고, 입경 1.0 ㎛ 이상의 조화 입자가 없게 형성되어 있는 표면 처리 구리박.The roughening the surface, the particle size is less than 0.10 ㎛ of the roughening particles is 15-42 / ㎛ 2, a blend of less than particle size of more than 0.10 ㎛ 0.30 ㎛ particles are 0-3 / ㎛ 2, the particle size balance of less than 1.0 ㎛ 0.30 ㎛ A surface treated copper foil free from particles and having no coarse particles with a particle diameter of 1.0 탆 or more.

[청구항 12][Claim 12]

제 1 항에 있어서,The method according to claim 1,

상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 구리박 표면측으로부터 평면에서 봤을 때에 얻어지는 면적 B 의 비 A/B 가 2.00 ∼ 2.45 인 표면 처리 구리박.A surface treated copper foil having a surface area A of the above-mentioned coarse particles and a ratio A / B of an area B obtained when viewed from a plane from the copper foil surface side to the above-mentioned coarse particles is 2.00 to 2.45.

[청구항 13][Claim 13]

제 2 항 내지 제 11 항 중 어느 한 항에 있어서,12. The method according to any one of claims 2 to 11,

상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 구리박 표면측으로부터 평면에서 봤을 때에 얻어지는 면적 B 의 비 A/B 가 2.00 ∼ 2.45 인 표면 처리 구리박.A surface treated copper foil having a surface area A of the above-mentioned coarse particles and a ratio A / B of an area B obtained when viewed from a plane from the copper foil surface side to the above-mentioned coarse particles is 2.00 to 2.45.

[청구항 14][Claim 14]

제 12 항에 있어서,13. The method of claim 12,

상기 A/B 가 2.00 ∼ 2.30 인 표면 처리 구리박.Wherein the A / B is 2.00 to 2.30.

[청구항 15][Claim 15]

제 14 항에 있어서,15. The method of claim 14,

상기 A/B 가 2.00 ∼ 2.15 인 표면 처리 구리박.Wherein the A / B is from 2.00 to 2.15.

[청구항 16][Claim 16]

제 1 항 내지 제 12 항, 제 14 항 및 제 15 항 중 어느 한 항에 있어서,16. The method according to any one of claims 1 to 12, 14 and 15,

상기 구리박을, 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합한 후, 에칭으로 상기 구리박을 제거하였을 때, 상기 수지 기판의 광 투과율이 30 ％ 이상이 되는 표면 처리 구리박.Wherein the copper foil is bonded to both sides of a resin substrate having a thickness of 50 占 퐉 from the roughened surface side and then the copper foil is removed by etching so that the light transmittance of the resin substrate is not less than 30%.

[청구항 17][17]

제 1 항 내지 제 12 항, 제 14 항 및 제 15 항 중 어느 한 항에 기재된 표면 처리 구리박과 수지 기판을 적층하여 구성한 구리 피복 적층판.A copper clad laminate formed by laminating the surface treated copper foil and the resin substrate according to any one of claims 1 to 12, 14 and 15.

[청구항 18][Claim 18]

제 1 항 내지 제 12 항, 제 14 항 및 제 15 항 중 어느 한 항에 기재된 표면 처리 구리박을 사용한 프린트 배선판.A printed wiring board using the surface treated copper foil according to any one of claims 1 to 12, 14 and 15.

[청구항 19][Claim 19]

제 18 항의 프린트 배선판을 사용한 전자 기기.An electronic device using the printed wiring board according to claim 18.

Claims (1)

구리박 표면에 조화 처리에 의해 조화 입자가 형성된 표면 처리 구리박으로서,
조화 처리 표면에, 입경 0.10 ㎛ 미만의 조화 입자가 0 ∼ 42 개/㎛2, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자가 3.4 ∼ 15 개/㎛2, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자가 0 ∼ 5 개/㎛2, 입경 1.0 ㎛ 이상의 조화 입자가 0 ∼ 0.1 개/㎛2 로 형성되어 있고, 또한
입경 0.10 ㎛ 미만의 조화 입자, 입경 0.10 ㎛ 이상 0.30 ㎛ 미만의 조화 입자, 입경 0.30 ㎛ 이상 1.0 ㎛ 미만의 조화 입자 및 입경 1.0 ㎛ 이상의 조화 입자 중 적어도 어느 것을 갖는 표면 처리 구리박.A surface-treated copper foil having roughening particles formed on the copper foil surface by roughening treatment,
For roughening the surface, the particle size is less than 0.10 ㎛ of the roughening particles is 0-42 / ㎛ 2, roughening particles of the conditioning particles of less diameter than 0.10 ㎛ 0.30 ㎛ less than 3.4 ~ 15 gae / ㎛ 2, particle diameter more than 0.30 ㎛ 1.0 ㎛ 0 to 5 pieces / 탆 2 , and 0 to 0.1 pieces / 탆 2 of coarse particles having a particle diameter of 1.0 탆 or more, and
A surface-treated copper foil having at least one of coarse particles having a particle diameter of less than 0.10 占 퐉, coarse particles having a particle diameter of at least 0.10 占 퐉 and less than 0.30 占 퐉, coarse particles having a particle diameter of at least 0.30 占 퐉 but less than 1.0 占 퐉 and coarse particles having a particle diameter of at least 1.0 占 퐉.
KR1020157016527A 2012-01-18 2012-03-05 Surface-treated copper foil and copper-clad laminate using same KR102066314B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012007579 2012-01-18
JPJP-P-2012-007579 2012-01-18
PCT/JP2012/055594 WO2013108415A1 (en) 2012-01-18 2012-03-05 Surface-treated copper foil for copper-clad laminate and copper-clad laminate using same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147016615A Division KR20140088911A (en) 2012-01-18 2012-03-05 Surface-treated copper foil for copper-clad laminate and copper-clad laminate using same

Publications (2)

Publication Number Publication Date
KR20150074219A true KR20150074219A (en) 2015-07-01
KR102066314B1 KR102066314B1 (en) 2020-01-14

Family

ID=48798859

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157016527A KR102066314B1 (en) 2012-01-18 2012-03-05 Surface-treated copper foil and copper-clad laminate using same
KR1020147016615A KR20140088911A (en) 2012-01-18 2012-03-05 Surface-treated copper foil for copper-clad laminate and copper-clad laminate using same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147016615A KR20140088911A (en) 2012-01-18 2012-03-05 Surface-treated copper foil for copper-clad laminate and copper-clad laminate using same

Country Status (5)

Country Link
JP (1) JP5919303B2 (en)
KR (2) KR102066314B1 (en)
CN (1) CN104053825B (en)
TW (1) TWI569957B (en)
WO (1) WO2013108415A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033852A (en) * 2017-07-24 2020-03-30 후루카와 덴키 고교 가부시키가이샤 Surface-treated copper foil and copper clad laminate and printed wiring board using the same
KR20200135303A (en) * 2018-03-27 2020-12-02 미쓰이금속광업주식회사 Harmonized copper foil, copper foil with carrier, copper clad laminate and printed wiring board

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015012376A1 (en) * 2013-07-24 2015-01-29 Jx日鉱日石金属株式会社 Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed circuit board, copper-clad laminate, and method for manufacturing printed circuit board
JP6273106B2 (en) * 2013-07-24 2018-01-31 Ｊｘ金属株式会社 Copper foil with carrier, method for producing copper-clad laminate and method for producing printed wiring board
JP5706026B1 (en) * 2013-07-30 2015-04-22 古河電気工業株式会社 Copper foil for wiring board and wiring board
JP6343204B2 (en) * 2013-08-20 2018-06-13 Ｊｘ金属株式会社 Surface-treated copper foil and copper foil with carrier using the same, laminated board, printed wiring board, electronic device, and method for producing printed wiring board
JP6343205B2 (en) * 2013-08-21 2018-06-13 Ｊｘ金属株式会社 Copper foil with carrier and laminate manufacturing method using the same, printed wiring board, electronic device, printed wiring board manufacturing method, and electronic device manufacturing method
JP6261037B2 (en) * 2014-02-06 2018-01-17 古河電気工業株式会社 Copper foil for high frequency circuit, copper clad laminate and printed wiring board
CN104359833A (en) * 2014-11-07 2015-02-18 广州兴森快捷电路科技有限公司 Test method for peel strength of copper-clad plate
KR20160093555A (en) * 2015-01-29 2016-08-08 제이엑스금속주식회사 Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, laminate, printed circuit board, electronic device and method of manufacturing printed circuit board
JP6522974B2 (en) * 2015-02-07 2019-05-29 Ｊｘ金属株式会社 Copper foil with carrier, laminate, method of producing laminate, and method of producing printed wiring board
KR102504286B1 (en) * 2015-06-26 2023-02-24 에스케이넥실리스 주식회사 Surface treated copper foil and Method for producing the same
CN112867239A (en) * 2021-01-12 2021-05-28 深圳市鑫诺诚科技有限公司 Ultra-thick and low-resistance copper foil material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090467B2 (en) * 2002-05-13 2008-05-28 三井金属鉱業株式会社 Flexible printed circuit board for chip-on-film
KR20110084518A (en) * 2008-11-25 2011-07-25 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 Copper foil for printed circuit
WO2011138876A1 (en) * 2010-05-07 2011-11-10 Jx日鉱日石金属株式会社 Copper foil for printed circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650794B2 (en) * 1989-05-02 1994-06-29 日鉱グールド・フォイル株式会社 Method of treating copper foil for printed circuits
JP2849059B2 (en) * 1995-09-28 1999-01-20 日鉱グールド・フォイル株式会社 Processing method of copper foil for printed circuit
JP3295308B2 (en) * 1996-06-28 2002-06-24 株式会社日鉱マテリアルズ Electrolytic copper foil
JP2007051267A (en) * 2005-07-20 2007-03-01 Hitachi Chem Co Ltd Resin composition, prepreg using the same, flame-retardant laminate and printed wiring board
JP4712759B2 (en) * 2006-06-07 2011-06-29 古河電気工業株式会社 Surface-treated electrolytic copper foil, method for producing the same, and circuit board
JP5215631B2 (en) * 2007-10-24 2013-06-19 三井金属鉱業株式会社 Surface treated copper foil
CN102212250A (en) * 2011-04-15 2011-10-12 广东生益科技股份有限公司 Filler compound and copper clad laminate made of same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090467B2 (en) * 2002-05-13 2008-05-28 三井金属鉱業株式会社 Flexible printed circuit board for chip-on-film
KR20110084518A (en) * 2008-11-25 2011-07-25 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 Copper foil for printed circuit
WO2011138876A1 (en) * 2010-05-07 2011-11-10 Jx日鉱日石金属株式会社 Copper foil for printed circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033852A (en) * 2017-07-24 2020-03-30 후루카와 덴키 고교 가부시키가이샤 Surface-treated copper foil and copper clad laminate and printed wiring board using the same
KR20200135303A (en) * 2018-03-27 2020-12-02 미쓰이금속광업주식회사 Harmonized copper foil, copper foil with carrier, copper clad laminate and printed wiring board

Also Published As

Publication number Publication date
CN104053825B (en) 2016-12-07
JP5919303B2 (en) 2016-05-18
KR20140088911A (en) 2014-07-11
KR102066314B1 (en) 2020-01-14
TWI569957B (en) 2017-02-11
JPWO2013108415A1 (en) 2015-05-11
WO2013108415A1 (en) 2013-07-25
TW201341175A (en) 2013-10-16
CN104053825A (en) 2014-09-17

Similar Documents

Publication Publication Date Title
KR20150103306A (en) Laminate and copper-clad laminate using same
KR20150074219A (en) Surface-treated copper foil and copper-clad laminate using same
KR101751622B1 (en) Surface-treated copper foil and laminated sheet, printed wiring board, and electronic device using same, as well as method for producing printed wiring board
KR101704892B1 (en) Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board
KR101887791B1 (en) Treated surface copper foil, copper-clad laminate, printed wiring board, electronic device, and printed wiring board manufacturing method
JP5362924B1 (en) Surface-treated copper foil and laminate using the same
KR20160129916A (en) Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board
JPWO2019208521A1 (en) Surface-treated copper foil, copper-clad laminate and printed wiring board
KR101716988B1 (en) Surface-treated copper foil and laminated board using same
KR20150033707A (en) Rolled copper foil, method for producing same, and laminate plate
JPWO2013176133A1 (en) Surface-treated copper foil, laminate using the same, printed wiring board, electronic device, and method for producing printed wiring board
KR101669774B1 (en) Rolled copper foil, method for producing same, and laminate plate
KR101631423B1 (en) Surface-treated copper foil and laminate using same
JP6081883B2 (en) Copper foil, laminated board using the same, method for manufacturing electronic device, and method for manufacturing printed wiring board
JP5922169B2 (en) Manufacturing method of electronic equipment
JP2014148747A (en) Surface-treated copper foil and laminate, printed wiring board, and electronic apparatus with use of the foil, and manufacturing method of printed wiring board

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant