KR20150059025A - 프린지 필드 스위칭 모드 어레이 기판의 제조방법 - Google Patents

프린지 필드 스위칭 모드 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20150059025A
KR20150059025A KR1020130142481A KR20130142481A KR20150059025A KR 20150059025 A KR20150059025 A KR 20150059025A KR 1020130142481 A KR1020130142481 A KR 1020130142481A KR 20130142481 A KR20130142481 A KR 20130142481A KR 20150059025 A KR20150059025 A KR 20150059025A
Authority
KR
South Korea
Prior art keywords
electrode
layer
forming
gate
thin film
Prior art date
Application number
KR1020130142481A
Other languages
English (en)
Other versions
KR102140087B1 (ko
Inventor
김용일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130142481A priority Critical patent/KR102140087B1/ko
Publication of KR20150059025A publication Critical patent/KR20150059025A/ko
Application granted granted Critical
Publication of KR102140087B1 publication Critical patent/KR102140087B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 프린지 필드 스위칭 모드 어레이 기판의 제조방법에 관한 것으로, 기판 상에 제1방향을 따라 형성되는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와, 상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터의 상부로 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하는 제1보호층을 형성하는 단계와, 상기 제1보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 제1전극을 형성하는 단계와, 상기 제1전극 위로 보호막층을 전면 증착하고, 상기 보호막층 위로 도전성 물질을 증착하여 제2전극층을 형성한 후, 마스크 공정을 진행하여 상기 보호막층과 상기 제2전극층을 선택적으로 제거하여 서로 이격된 다수의 개구부를 포함하는 제2보호층과 제2전극을 형성하는 단계를 포함하고, 상기 제1전극은 상기 화소영역에 대응하여 판 형상을 가지는 것을 특징으로 한다.

Description

프린지 필드 스위칭 모드 어레이 기판의 제조방법{Method of fabricating Array substrate for fringe field switching mode liquid crystal display device}
본 발명은 마스크 공정 수를 저감시킬 수 있는 프린지 필드 스위칭 모드 어레이 기판의 제조방법에 관한 것이다.
최근 정보화 시대에 발맞추어 디스플레이(display) 분야 또한 급속도로 발전해 왔고, 이에 부응해서 박형화, 경량화, 저소비전력화 장점을 지닌 표시장치(display device)로서 액정표시장치(liquid crystal display device:LCD), 유기발광다이오드(organic light emitting diode:OLED) 표시장치 등이 우수한 성능을 가지며 널리 사용되고 있는 추세에 있다.
여기서, 동화상 표시에 유리하고 콘트라스트비(contrast ratio)가 큰 특징을 보여 TV, 모니터 및 핸드폰 등에 활발하게 이용되는 액정표시장치(liquid crystal display device:LCD)는 액정의 광학적 이방성(optical anisotropy)과 분극성질(polarization)에 의한 화상구현원리를 나타낸다.
여기서, 액정은 가늘고 긴 분자구조를 가지고 있어 배향에 방향성을 가지며 전기장 내에 놓일 경우 그 크기 및 방향에 따라 분자배열 방향이 변화된다. 따라서, 액정표시장치는 전계생성전극이 각각 형성된 두 기판(substrate) 사이에 액정층이 위치하는 액정패널(liquid crystal panel)을 필수 구성요소로 포함하며, 두 전극 사이에 생성되는 전기장의 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고, 이에 따른 광 투과율을 변화시켜 여러 가지 화상을 표시한다.
일예로 다수의 배선과 스위칭 소자 및 화소전극이 형성된 어레이 기판과, 컬러필터 및 공통전극이 형성된 컬러필터 기판을 포함하는 액정표시장치는, 두 기판 사이의 액정분자가 화소전극과 공통전극 사이에 유도되는 전기장, 즉 기판에 대해 수직한 방향의 수직 전계에 의해 구동된다.
그러나, 수직 전계에 의해 액정을 구동하는 방식은 시야각 특성이 우수하지 못한 문제가 있다.
이러한 문제를 극복하기 위해 횡전계형 액정표시장치가 제안되었다.
횡전계형 액정표시장치는 화소전극과 공통전극이 동일 기판 상에 엇갈리게 형성되어 두 전극 사이에 유도되는 전기장인, 기판에 대해 평행한 방향의 수평 전계에 의해 구동된다. 이에 따라, 액정분자는 수평 전계에 의해 구동되어 기판에 대해 평행한 방향으로 움직이며, 이러한 횡전계형 액정표시장치는 향상된 시야각을 가진다.
하지만, 이러한 횡전계형 액정표시장치는 개구율 및 투과율이 낮은 단점이 있다.
따라서, 횡전계형 액정표시장치의 단점을 개선하기 위하여 프린지 필드(fringe field)에 의해 액정을 구동하는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
이하에서는, 도면을 참조하여 프린지 필드 스위칭 모드 액정표시장치에 대해 설명한다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치의 일부를 보여주는 단면도이다.
도시된 바와 같이, 액정표시장치의 어레이 기판(1a) 상에는 게이트 배선(미도시)과 이와 이격되어 형성되는 게이트 전극(5)이 형성되고, 이들의 상부로 게이트 절연막(10)이 전면에 형성된다. 여기서, 게이트 전극(5)이 형성될 시에 게이트 배선(미도시)의 일 끝단과 연결되는 게이트 패드(4)가 함께 형성된다.
게이트 절연막(10) 상부에는 반도체층(20)이 형성되며, 이의 상부에는 서로 이격하는 소스 및 드레인 전극(33, 36)이 형성된다.
또한 게이트 절연막(10)의 상부로 게이트 전극(5)과 이격되어 형성되는 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(30)이 형성되고, 이와 연결되는 데이터 패드(34)가 형성된다.
데이터 배선(30)과 소스 및 드레인 전극(33, 36) 위에는 무기절연물질로 이루어진 제1보호층(40)과 유기절연물질로 이루어지며 평탄한 표면을 갖는 제2보호층(50)이 형성된다. 이때, 제 1 및 제2보호층(40, 50)에는 드레인 전극(36)을 노출시키는 드레인 콘택홀(47)과 게이트 패드(4)와 데이터 패드(34)를 노출시키는 제1 및 제2패드콘택홀(48, 49)이 구비된다.
이와 같이 드레인 콘택홀(47)과 제1 및 제2패드콘택홀(48, 49)이 구비된 제2보호층(50) 위로는 투명한 도전성 물질로 이루어진 공통전극(60)과 제1패드콘택홀(48)을 통해 게이트 패드(4)와 접촉되는 제1패드전극(81)이 형성된다.
또한, 제1전극(60)과 제1패드전극(81) 위로는 무기절연물질로 이루어진 제3보호층(65)이 형성되는데, 이때 제3보호층(65)에는 박막트랜지스터(Tr)의 드레인 전극(36)과 제1패드전극(81) 및 데이터 패드(34)를 노출시키는 홀이 구비된다.
이러한 제3보호층(65) 위로는 투명 도전성 물질로 이루어지며 드레인 콘택홀(47)을 통해 드레인 전극(36)과 접촉하는 화소전극(70)이 형성되는데, 이때 화소전극(70)은 각 화소영역(P) 내에서 일정간격 이격하며 바(bar) 형태를 갖도록 다수개로 구비될 수 있다.
이러한 구성을 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치(1)를 형성하는 데에는 총 7회의 마스크 공정이 진행된다.
간단히 전술한 구성을 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치의 제조 방법을 간단히 설명한다.
우선, 제1마스크 공정을 통해 어레이 기판(1) 상에 게이트 배선(미도시)과 및 게이트 전극(5) 및 게이트 패드(4)가 형성된다.
그리고, 게이트 배선(3)과 게이트 전극(5) 및 게이트 패드(4) 위로 전면에 게이트 절연막(10)이 형성된다.
다음으로 제2마스크 공정을 통해 게이트 절연막(10)의 상부로 데이터 배선(30)과 반도체층(20) 및 반도체층(20) 상부에서 서로 이격하는 소스 및 드레인 전극(33, 36)이 형성된다. 여기서, 반도체층과 이의 상부에 형성된 소스 및 드레인 전극은 두번의 마스크 공정을 통해 각각 형성될 수도 있으나, 마스크 공정 수를 절감하기 위해 한번의 마스크 공정을 통해 형성된 것이다.
그리고, 데이터 배선(30)과 소스 및 드레인 전극(33, 36) 위로 무기절연물질로 이루어진 제1보호층(40)이 형성되고, 제1보호층(40) 위로 유기절연물질로 이루어진 평탄한 표면을 갖는 제2보호층(50)이 형성된 후 제1 및 제2보호층(40, 50)에 대해 제3마스크 공정이 진행되어 드레인 전극(36)과 게이트 패드(4) 및 데이터 패드(34)에 대응하여 드레인 전극(36)과 게이트 패드(4) 및 데이터 패드(34) 각각을 노출시키는 드레인 콘택홀(47), 제1 및 제2패드콘택홀(48, 48)이 형성된다.
다음으로 제4마스크 공정이 진행됨으로써 제2보호층(50) 위로 공통전극(60)과 제1패드콘택홀(48)을 통하여 게이트 패드(4)와 접촉하는 제1패드전극(81a)이 형성된다.
그리고, 공통전극(60)과 제1패드전극(81a) 위로 무기절연물질로 이루어진 제3보호층(65)이 형성된 후, 제3보호층(65)에 대해 제5마스크 공정이 진행되어 드레인 전극(36)과 제1패드전극(81) 및 데이터 패드(34)를 각각 노출시키는 드레인 콘택홀(47)과 제1 및 제2패드콘택홀(48, 49)이 형성된다.
마지막으로 제7마스크 공정이 진행되어 제3보호층(65) 위로 각 화소영역(P) 별로 드레인 콘택홀(68)을 통해 드레인 전극(36)과 접촉하며 일정간격 이격하는 바(bar) 형태의 다수의 화소전극(70)과 제1패드콘택홀(48)을 통해 제1패드전극(81a)의 상부로 형성되는 제2패드전극(81b), 그리고 제2패드콘택홀(49)을 통해 데이터 패드(34)와 접촉하는 제3패드전극(81)이 형성됨으로써 어레이 기판(1a)이 완성된다.
이와 같이 총 7번의 마스크 공정을 거침으로써 액정표시장치(1)의 어레이 기판(1a)이 제조되는데, 각 마스크 공정에는 증착, 노광, 현상, 식각 등의 단위 공정이 포함됨에 따라 총 7회의 마스크 공정에 따른 재료비와 공정시간이 만만치 않게 포함되며 전체 제조비용 및 제조시간을 증가시키는 문제점으로 작용하고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 마스크 공정 수를 줄여 재료비를 저감시키는 동시에 공정시간을 절감시킬 수 있는 프린지 필드 스위칭 모드 어레이 기판 및 그의 제조방법을 제공하는데 있다.
이를 통해 가격 경쟁력을 향상시킬 수 있는 프린지 필드 스위칭 모드 어레이 기판 및 그의 제조방법을 제공하는데 다른 목적이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판은, 기판 상에 제1방향을 따라 형성되는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터의 상부로 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하는 제1보호층을 형성하는 단계와; 상기 제1보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 제1전극을 형성하는 단계와; 상기 제1전극 위로 보호막층을 전면 증착하고, 상기 보호막층 위로 도전성 물질을 증착하여 제2전극층을 형성한 후, 마스크 공정을 진행하여 상기 보호막층과 상기 제2전극층을 선택적으로 제거하여 서로 이격된 다수의 개구부를 포함하는 제2보호층과 제2전극을 형성하는 단계를 포함하고, 상기 제1전극은 상기 화소영역에 대응하여 판 형상을 가지는 것을 특징으로 한다.
그리고, 상기 게이트 배선의 일 끝단과 연결되는 게이트 패드를 형성하는 단계를 더 포함하며 상기 제2보호층과 제2전극을 형성하는 단계에서 상기 게이트 패드 위의 상기 보호막층과 상기 제2전극층을 제거하여 상기 게이트 패드를 노출시키는 것을 특징으로 한다.
또한, 상기 게이트 전극에 대응되는 반도체층과, 상기 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계와, 상기 게이트 전극과 상기 반도체층을 전기적으로 절연시키는 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
여기서, 상기 반도체층과 소스 및 드레인 전극을 형성하는 단계는, 반도체층막을 형성하고, 상기 반도체층막 위에 도전물질로 도전막을 형성하는 단계와, 하프톤 마스크 또는 회절마스크를 통한 마스크 공정을 진행하여 일괄 패터닝하는 단계를 포함하는 것을 특징으로 한다.
한편, 제1보호층은 무기절연물질로 이루어진 무기보호막층과, 유기절연물질로 이루어진 유기보호막층으로 구성된 것을 특징으로 한다.
그리고, 상기 제2보호층의 다수의 개구부의 단면은 테이퍼 형상을 가지는 것을 특징으로 한다.
상기 제1전극을 폴리화하는 단계를 더 포함하는 것을 특징으로 한다.
이러한 상기 제1전극은 상기 보호막층을 형성할 시에 폴리화되는 것을 특징으로 한다.
상기 박막트랜지스터는 비정질 실리콘 박막트랜지스터 (amorphous silicon thin film transistor), 저온 다결정 실리콘 공정을 이용한 박막트랜지스터(low temperature polycrystalline silicon thin film transistor:LTPS TFT), 코플라나(coplanar) 타입의 박막트랜지스터, 산화물 박막트랜지스터(oxide thin film transistor) 및 BCE(back channel etch) 타입의 박막트랜지스터 중 하나인 것을 특징으로 한다.
특히, 상기 반도체층은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물 반도체(oxide semiconductor), 화합물 반도체(compound semiconductor) 및 유기 반도체(organic semiconductor) 중 하나인 것을 특징으로 한다.
본 발명에 따른 프린지 필드 스위칭 모드 어레이 기판은 보호층과 제2전극에 대응되는 투명전극층을 일괄 증착한 후 일괄 패터닝함으로써 1회의 마스크 공정을 생략하여 총 5회의 마스크 공정을 통해 제조됨으로써 종래의 프린지 필드 스위칭 모드 어레이 기판의 제조방법 대비 1회의 마스크 공정을 줄일 수 있는 효과가 있다.
이를 통해 재료비 및 공정시간을 저감시키는 동시에 단위 시간당 생산성을 향상시킴으로써 최종적으로 제품의 가격 경쟁력을 증대시키는 효과가 있다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판을 개략적으로 도시한 평면도.
도 3은 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판을 개략적으로 도시한 단면도.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판에 대한 제조 단계별 공정 단면도.
도 5는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판의 다른 예를 개략적으로 도시한 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판을 개략적으로 도시한 평면도이고, 도 3은 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판을 개략적으로 도시한 단면도이다. 설명의 편의를 위해 어레이 기판 내 각 화소영역(P)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
도시된 바와 같이, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판(101) 상에는 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 게이트 배선(111)이 제1방향을 따라 형성된다.
이때, 각 화소영역(P) 내의 스위칭 영역에 있어서는 게이트 배선(111)과 연결된 게이트 전극(103)이 형성되고, 게이트 배선(미도시)의 일 끝단으로는 이와 연결되는 게이트 패드(104)가 형성되어 있다.
그리고 게이트 전극(103)과 게이트 배선(미도시) 위로 게이트 절연막(110)이 형성되고, 게이트 절연막(110) 위로 게이트 전극(103)에 대응하여 반도체층(120)이 구비되고 있으며, 반도체층(120) 위로 서로 이격된 소스 전극(133) 및 드레인 전극(136)이 형성된다.
그리고, 게이트 절연막(110) 위로는 제1방향을 따라 형성된 게이트 배선(111)과 교차하도록 제2방향을 따라 데이터 배선(130)이 형성되며, 데이터 배선(130)은 소스 전극(133)과 연결된다. 이와 같이 게이트 배선(111)과 데이터 배선(130)이 교차되어 형성됨으로써 화소영역(P)이 구분되게 된다.
스위칭 영역(TrA)에 순차 적층된 게이트 전극(105)과, 게이트 절연막(110)과, 반도체층(120)과, 서로 이격하는 소스 전극(133) 및 드레인 전극(136)은 스위칭 소자인 박막트랜지스터(Tr)를 이루며, 이러한 박막트랜지스터(Tr)는 게이트 배선(111)과 데이터 배선(130)의 교차지점에 형성된다.
한편, 데이터 배선(130)과 박막트랜지스터(Tr) 위로는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1보호층(140)과 유기절연물질 예를들면 포토아크릴로 이루어진 제2보호층(150)이 평탄한 표면을 이루며 구비되고 있다.
이때, 제1보호층(140)과 제2보호층(145)에는 각 스위칭 영역(TrA)에 대응하여 각 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(147)이 구비된다.
이러한 드레인 콘택홀(147)이 구비된 제2보호층(145) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어져 드레인 콘택홀(147)을 통해 드레인 전극(136)과 접촉하는 제1전극(160)이 각 화소영역(P) 별로 형성된다. 여기서, 제1전극(160)은 화소전극에 해당될 수 있다.
이러한 제1전극(160)은 각 화소영역(P)에 대응되어 판(plate) 형상을 가지며 형성된다. 또한, 제1보호층(140)과 제2보호층(145)에는 어레이 기판(101) 상의 가장자리에 마련된 제1패드영역(GPA)과 제2패드영역(DPA) 각각에 대응하여 게이트 패드(104)와 데이터 패드(134)를 각각 노출시키는 제1패드콘택홀(148)과 제2패드콘택홀(149)이 구비된다.
이에 따라, 제1패드콘택홀(148)과 제2패드콘택홀(149)이 구비된 제2보호층(145) 위에는 제1전극(160)과 함께 제1패드콘택홀(148)을 통해 게이트 패드(104)와 접촉하는 제1패드전극(181)과 제2패드콘택홀(149)을 통해 데이터 패드(134)와 접촉하는 제2패드전극(182)이 형성된다.
이와 같이 제1전극(160)과 제1패드전극(181) 및 제2패드전극(182)이 형성된 제2보호층(145) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제3보호층(150)이 형성되는데, 제3보호층(150)은 표시영역에 대해 테이퍼 형태를 가지며 서로 이격된 상태로 다수 형성되는 것을 특징으로 한다. 이에 대해서는 차후에 상세히 설명한다.
그리고, 다수의 제3보호층(150) 각각의 상부에는 제2전극(170)이 형성되어 있는 것을 특징으로 한다.
여기서, 제2전극(170)은 표시영역에 대해 하부의 제2보호층(145)과 제1전극(160)을 부분적으로 노출하며 서로 이격되는 다수의 개구부(170a)를 포함하는 판 형상을 가질 수 있다. 그러나 다른 실시예에서는 제2전극을 서로 이격되는 다수의 바(bar)형상으로 형성하고, 다수의 바 형상으로 이루어진 제2전극의 일 단이 서로 연결되는 형태를 가질 수도 있다.
이러한 구성에 의해 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판(101)은 총 5회의 마스크 공정에 의해 제조됨으로써 총 6회의 마스크 공정을 통해 제조되는 종래의 프린지 필드 스위칭 모드 어레이 기판(101) 대비 1회의 마스크 공정을 저감시킬 수 있다.
이하에서는, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판의 제조방법에 대해 설명한다.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판에 대한 제조 단계별 공정 단면도이다. 설명의 편의를 위해 어레이 기판의 가장자리로 게이트 패드가 형성되는 부분을 제1패드영역(GAP)이라 하고, 데이터 패드가 형성되는 부분을 제2패드영역(DAP)이라 하며, 어레이 기판 내 각 화소영역(P)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
우선 도 4a에 도시된 바와 같이, 투명한 절연기판(101) 상에 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 선택되는 하나 또는 둘 이상의 물질을 증착하여 제 1 금속층(미도시)을 형성한 후, 이에 대해 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립 등의 단위 공정을 포함하는 제1마스크 공정을 진행하여 패터닝함으로서 각 화소영역(P)의 스위칭 영역(TrA)에 게이트 전극(103)을 형성한다. 여기서, 게이트 전극(103)을 형성함과 동시에 이와 연결된 게이트 배선(도 2의 110)과, 게이트 배선(도 2의 110)의 일 끝단과 연결되는 게이트 패드(104)을 형성한다.
그리고 게이트 전극(103)과 게이트 배선(도 2의 110) 및 게이트 패드(104) 위로 절연기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(110)을 형성한다.
다음 도 4b 도시된 바와 같이, 게이트 절연막(110) 위로 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시), 그리고 제 2 금속물질층(미도시)을 순차적으로 형성하고, 이들을 회절노광 또는 하프톤 노광을 포함하는 1회의 제2마스크 공정을 통해 동시에 패터닝함으로써 각 화소영역(P) 내의 스위칭 영역(TrA)에 게이트 전극(110)에 대응하여 순수 비정질 실리콘의 액티브층(120a)과, 액티브층(120a) 위로 서로 소정간격 이격하는 불순물 비정질 실리콘의 오믹콘택층(120b)으로 이루어진 반도체층(120)과, 오믹콘택층(120b) 위로 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다.
여기서, 각 스위칭 영역(TrA)에 순차 적층된 게이트 전극(110)과, 게이트 절연막(117)과, 액티브층(120a)과 오믹콘택층(120b)으로 이루어진 반도체층(120)과, 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
그리고, 동시에 게이트 절연막(110) 위로 게이트 배선(도 2의 110)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)을 형성한다.
이때, 소스 및 드레인 전극(133, 136)과 반도체층(120)을 1회의 마스크 공정을 통해 형성함에 따라 이와 동시에 형성되는 데이터 배선(130)과 데이터 패드(234)의 하부에도 액티브층(120a) 및 오믹콘택층(120b)을 이루는 동일한 물질로 이루어진 제 1 및 제 2 더미패턴(121a, 121b)이 형성된다. 여기서, 반도체층(120)과 소스 및 드레인 전극(133, 136)은 두 번의 마스크 공정을 통해 각각 형성할 수도 있는데, 이 경우 데이터 배선(130)과 데이터 패드(234)의 하부의 제 1 및 제 2 더미패턴(121a, 121b)은 생략되게 된다.
다음으로 데이터 배선(130)과 소스 및 드레인 전극(133, 136) 위로 절연기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 무기보호막층을 형성한다.
이러한 무기절연물질로 이루어지는 무기보호막층은 추후 공정에서 포토아크릴(photo acryl)로 이루어진 유기보호막층을 형성할 경우, 소스 전극 및 드레인 전극(133, 136) 사이로 노출되는 액티브층(120a)이 유기물질인 포토아크릴과 직접 접촉할 시에 오염될 수 있으므로 이를 방지하고, 나아가 포토아크릴로 이루어진 유기보호막층을 패터닝하게 되는 과정에서 노출되는 드레인 전극(136) 등이 유기물질에 오염되어 접촉 불량을 발생시키는 것을 방지하기 위함이다.
이에 따라, 무기보호막층 위로 유기절연물질 예를들면 저 유전율 값을 갖는 포토아크릴(photo acryl)로 1㎛ 내지 3㎛ 정도의 두께를 가지도록 형성됨으로써 하부의 구성요소에 의한 단차를 극복하여 평탄한 표면을 갖는 유기보호막층을 형성한다.
그리고, 무기보호막층과 유기보호막층에 대해 제3마스크 공정을 진행하여, 도 4c에 도시된 바와 같이 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(147)과 게이트 패드(104)를 노출시키는 제1패드콘택홀(148), 그리고 데이터 패드(134)를 노출시키는 제2패드콘택홀(149)을 구비한 제1보호층(140)과 제2보호층(145)을 형성한다.
이때, 제1 및 제2보호층(140, 145)에 드레인 콘택홀(147)과 제1패드콘택홀(148) 및 제2패드콘택홀(149)을 형성하기 위한 제3마스크 공정은 타 마스크 공정 대비 간략히 진행될 수 있다. 이는 제2보호층(145)이 포토아크릴로 이루어지기 때문인데, 포토아크릴은 그 자체로 감광성 특성을 가지므로 별도의 포토레지스트를 도포할 필요가 없으며, 제2보호층(145)을 형성한 후 노광 마스크를 이용한 노광과 현상 공정을 진행함으로서 간단히 드레인 콘택홀(147)과 제1패드콘택홀(148) 및 제2패드콘택홀(149)이 형성될 수 있게 된다.
다음으로 도 4d에 도시된 바와 같이, 드레인 콘택홀(147)과 제1패드콘택홀(148) 및 제2패드콘택홀(149)이 구비된 제2보호층(145) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제1투명전극층을 형성한다.
그리고, 제1투명전극층에 대해 제4마스크 공정을 진행하여 패터닝함으로써 드레인 콘택홀(147)을 통해 드레인 전극(136)과 접촉하는 제1전극(160)과 제1패드콘택홀(148)을 통해 게이트 패드(104)와 접촉하는 제1패드전극(181), 그리고 제2패드콘택홀(149)을 통해 데이터 패드(134)와 접촉하는 제2패드전극(182)을 형성한다.
여기서, 제1전극(160)은 각 화소영역(P)에 대응되어 판(plate) 형상을 가지며 형성되어 화소전극으로써 작용한다.
한편, 다음 공정으로 진행하기 전에 제1전극(160)에 대해 열처리를 진행하여 제1전극(160)을 폴리화하는 처리를 추가할 수 있다. 이는 후속 공정을 진행하면서 제1전극(160)에 가해지는 손상을 막기 위함이다. 이때, 열처리는 230℃에서 진행될 수 있다.
다음으로 도 4e에 도시된 바와 같이, 제1전극(160)과 제1패드전극(181), 그리고 제2패드전극(182) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 무기물질층(150a)을 전면에 증착하고, 이어 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제2투명 도전성 물질층(170a)을 형성한다. 여기서, 무기물질층(150a)은 230℃에서 증착되는데, 앞서 설명한 제1전극(160)을 열처리하는 온도와 동일한 온도에서 무기물질층(150a)이 증착되므로 무기물질층(150a)의 증착 시에 제1전극(160)의 폴리화가 함께 진행될 수 있다. 이 경우, 제1전극(160)을 폴리화하기 위한 별도의 전 처리는 생략될 수 있다. 또한 무기물질층(150a)은, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어질 수 있으나, 질화실리콘(SiNx)에 비해 유전율 값이 낮은 산화실리콘(SiO2)으로 형성함이 보다 바람직하다. 이는 제1전극(160)과 제2전극(170) 사이에서 유전체로 작용하는 제3보호층(150)을 유전율이 낮은 물질로 형성함으로써 캐패시턴스(Cst)를 줄일 수 있기 때문이다.
그리고, 도 4f에 도시된 바와 같이 무기물질층(150a)과 제2투명 도전성 물질층(170a)에 대해 제5마스크 공정을 진행하여 패터닝함으로써 다수의 화소영역(P)들을 포함한 표시영역 전면에 대해 테이퍼 형태를 가지며 서로 이격된 다수의 제3보호층(150)과 이의 상부에 제2전극(170)이 다수 형성된다. 이때, 마스크 공정을 위해 제2투명 도전성 물질층(170a)에 대해 선택적으로 포토레지스트가 도포된 후, 마스크를 이용하여 노광 및 현상이 이루어짐에 따라 무기물질층(150a)의 최상부측이 가장 많이 식각되며 테이퍼 형태를 가지게 된다.
그리고, 다수의 제3보호층(150)과 동시에 형성되는 제2전극(170)은 표시영역에 있어서 하부의 제2보호층(145)과 화소영역 별로 형성된 제1전극(160)을 부분적으로 노출하며 서로 이격되는 다수의 개구부(170a)를 포함하는 판 형상을 가짐으로써 공통전극으로 작용할 수 있다. 여기서, 다수의 개구부(170a)는 서로 이격된 바 형상을 가지는 3개의 개구부(170a)와, 드레인 전극에 대응하는 부분의 제1전극(160)을 노출시키는 개구부(170a)를 포함한다. 한편, 이에만 한정되지 않고, 제2전극은 서로 이격되는 다수의 바(bar) 형상으로 형성되며, 다수의 바 형상으로 이루어진 제2전극의 일 단이 서로 연결되는 형태를 가질 수도 있다.
이와 같이 제3보호층(150)에 대응되는 무기물질층(150a)과 제2전극(170)에 대응되는 제2투명 도전성 물질층(170)을 연이어 증착하고, 1회의 마스크 공정을 통해 일괄 패터닝함으로써 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판(101)이 완성된다.
이러한 방법에 의해 제작된 프린지 필드 스위칭 모드 어레이 기판(101)은 총 5회의 마스크 공정을 통해 제조될 수 있으므로 종래의 프린지 필드 스위칭 모드 어레이 기판(도 1의 1) 대비 1회의 마스크 공정을 생략할 수 있으므로 단위 시간당 생산성을 향상시키는 동시에 재료비 절감에 의해 제조 비용을 저감시키는 효과가 있다.
한편, 이상에서 설명한 프린지 필드 스위칭 모드 어레이 기판(101)에 포함된 박막트랜지스터(Tr)는 저온 다결정 실리콘 공정을 이용한 박막트랜지스터(low temperature polycrystalline silicon thin film transistor:LTPS TFT), 코플라나(coplanar) 타입의 박막트랜지스터, 산화물 박막트랜지스터(oxide thin film transistor) 및 BCE(back channel etch) 타입의 박막트랜지스터 중 하나 일수도 있다.
이하에서는 산화물 박막트랜지스터, 일예로 비정질 산화물계 반도체를 액티브층으로 사용한 산화물 박막트랜지스터를 적용한 프린지 필드 스위칭 모드 어레이 기판을 도면을 참조하여 설명한다. 여기서, 설명의 편의를 위해 어레이 기판의 가장자리로 게이트 패드가 형성되는 부분을 제1패드영역(GAP)이라 하고, 데이터 패드가 형성되는 부분을 제2패드영역(DAP)이라 하며, 어레이 기판 내 각 화소영역(P)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
도 4는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판의 다른 예를 개략적으로 도시한 단면도이다. 여기서, 박막트랜지스터를 제외한 구조는 도 2와 동일하다.
도 4에 도시된 바와 같이, 어레이 기판(201) 상에는 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 게이트 배선(미도시)에서 연장된 게이트 전극(203)이 형성된다.
그리고 게이트 전극(203)과 게이트 배선(미도시) 위로 게이트 절연막(210)이 형성되고, 게이트 절연막(210) 위로 게이트 전극(203)에 대응하여 비정질 산화물계 반도체 물질로 이루어진 액티브층(220)이 형성된다. 여기서 액티브층(220)은, IGZO, ZIO, ZGO 등과 같은 산화물 반도체 물질로 형성될 수 있다.
또한, 게이트 절연막(210) 위로는 제1방향을 따라 형성된 게이트 배선(미도시)과 교차하도록 제2방향을 따라 데이터 배선(230)이 형성되며, 데이터 배선(230)은 소스 전극(233)과 연결된다. 이와 같이 게이트 배선(미도시)과 데이터 배선(230)이 교차되어 형성됨으로써 화소영역(P)이 구분되게 된다.
이러한 액티브층(220) 위로 액티브층(220)의 소스 영역 및 드레인 영역 각각과 전기적으로 접속되는 소스 전극(233) 및 드레인 전극(236)이 형성된다. 이때, 액티브층(220)과 이의 상부에 형성되는 소스 전극(233) 및 드레인 전극(236)은 개별적인 마스크 공정을 통해 형성될 수 있으나, 본 발명에 따라 하나의 마스크 공정을 통해 형성됨이 바람직하다. 이를 설명하면, 게이트 절연막 위로 비정질 산화물계 반도체 물질로 이루어진 반도체층막을 형성하고, 이어 도전막을 형성한 후 하프톤 마스크 또는 회절마스크를 이용하여 한번의 마스크 공정을 진행함으로써 액티브층(220)과 이의 상부에 소스 및 드레인 전극(233, 236)을 함께 형성한다.
여기서, 순차 적층된 게이트 전극(203)과, 게이트 절연막(210)과, 액티브층(220)과, 서로 이격하는 소스 전극(233) 및 드레인 전극(236)은 스위칭 소자인 산화물 박막트랜지스터를 이룬다 이와 같이 구성되는 산화물 박막트랜지스터는, 예를 들어 IGZO, ZIO, ZGO 등과 같은 반도체 물질을 이용하여 액티브층을 형성함에 따라 높은 이동도와 균일한 정전류 특성을 가지며 우수한 반도체 특성을 가지게 된다.
한편, 데이터 배선(230)과 산화물 박막트랜지스터 위로는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1보호층(240)과 유기절연물질 예를들면 포토아크릴로 이루어진 제2보호층(245)이 평탄한 표면을 이루며 형성된다.
이때, 제1보호층(240)과 제2보호층(245)에는 각 스위칭 영역(TrA)에 대응하여 각 산화물 박막트랜지스터(Tr)의 드레인 전극(236)을 노출시키는 드레인 콘택홀(247)이 구비된다.
이러한 드레인 콘택홀(247)이 구비된 제2보호층(245) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어져 드레인 콘택홀(247)을 통해 드레인 전극(236)과 접촉하는 제1전극(260)이 각 화소영역(P) 별로 형성된다. 여기서, 제1전극(260)은 화소전극에 해당될 수 있다.
그리고 제1전극(260)이 형성된 제2보호층(245) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제3보호층(250)이 형성되는데, 제3보호층(250)은 테이퍼 형태를 가지며 서로 이격된 상태로 다수 형성된다.
이러한 다수의 제3보호층(250) 각각의 상부로 제2전극(270)이 구비된다.
이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
101: 어레이 기판 103: 게이트 전극
130: 데이터 배선 133: 소스 전극
136: 드레인 전극 140: 제1보호층
145: 제2보호층 150: 제3보호층
160: 제1전극 170: 제2전극

Claims (10)

  1. 기판 상에 제1방향을 따라 형성되는 게이트 배선과 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터의 상부로 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하는 제1보호층을 형성하는 단계와;
    상기 제1보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 제1전극을 형성하는 단계와;
    상기 제1전극 위로 보호막층을 전면 증착하고, 상기 보호막층 위로 도전성 물질을 증착하여 제2전극층을 형성한 후, 마스크 공정을 진행하여 상기 보호막층과 상기 제2전극층을 선택적으로 제거하여 서로 이격된 다수의 개구부를 포함하는 제2보호층과 제2전극을 형성하는 단계를 포함하고,
    상기 제1전극은 상기 화소영역에 대응하여 판 형상을 가지는 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 배선의 일 끝단과 연결되는 게이트 패드를 형성하는 단계를 더 포함하며 상기 제2보호층과 제2전극을 형성하는 단계에서 상기 게이트 패드 위의 상기 보호막층과 상기 제2전극층을 제거하여 상기 게이트 패드를 노출시키는 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 게이트 전극에 대응되는 반도체층과, 상기 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계와,
    상기 게이트 전극과 상기 반도체층을 전기적으로 절연시키는 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 반도체층과 소스 및 드레인 전극을 형성하는 단계는,
    반도체층막을 형성하고, 상기 반도체층막 위에 도전물질로 도전막을 형성하는 단계와,
    하프톤 마스크 또는 회절마스크를 통한 마스크 공정을 진행하여 일괄 패터닝하는 단계를 포함하는 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
  5. 제 1 항에 있어서,
    제1보호층은 무기절연물질로 이루어진 무기보호막층과, 유기절연물질로 이루어진 유기보호막층으로 구성된 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 제2보호층의 다수의 개구부의 단면은
    테이퍼 형상을 가지는 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.

  7. 제 1 항에 있어서,
    상기 제1전극을 폴리화하는 단계를 더 포함하는 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 제1전극은 상기 보호막층을 형성할 시에 폴리화되는 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 박막트랜지스터는
    비정질 실리콘 박막트랜지스터 (amorphous silicon thin film transistor), 저온 다결정 실리콘 공정을 이용한 박막트랜지스터(low temperature polycrystalline silicon thin film transistor:LTPS TFT), 코플라나(coplanar) 타입의 박막트랜지스터, 산화물 박막트랜지스터(oxide thin film transistor) 및 BCE(back channel etch) 타입의 박막트랜지스터 중 하나인 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
  10. 제 3 항에 있어서,
    상기 반도체층은
    비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물 반도체(oxide semiconductor), 화합물 반도체(compound semiconductor) 및 유기 반도체(organic semiconductor) 중 하나인 것을 특징으로 하는 프린지 필드 스위칭 모드 어레이 기판의 제조방법.
KR1020130142481A 2013-11-21 2013-11-21 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법 KR102140087B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130142481A KR102140087B1 (ko) 2013-11-21 2013-11-21 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130142481A KR102140087B1 (ko) 2013-11-21 2013-11-21 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150059025A true KR20150059025A (ko) 2015-05-29
KR102140087B1 KR102140087B1 (ko) 2020-07-31

Family

ID=53393104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130142481A KR102140087B1 (ko) 2013-11-21 2013-11-21 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102140087B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009036947A (ja) * 2007-08-01 2009-02-19 Seiko Epson Corp 液晶装置の製造方法、および液晶装置
KR20130062498A (ko) * 2011-12-05 2013-06-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조방법
KR20130067824A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009036947A (ja) * 2007-08-01 2009-02-19 Seiko Epson Corp 液晶装置の製造方法、および液晶装置
KR20130062498A (ko) * 2011-12-05 2013-06-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조방법
KR20130067824A (ko) * 2011-12-14 2013-06-25 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR102140087B1 (ko) 2020-07-31

Similar Documents

Publication Publication Date Title
US8895987B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101319977B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US9018038B2 (en) Array substrate for liquid crystal display and method for manufacturing the same
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
EP2518558B1 (en) Liquid crystal display and array substrate
EP3327763B1 (en) Method for manufacturing array substrate, array substrate, and display device
KR102059371B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
KR20150036940A (ko) 액정표시장치의 제조방법
KR102373687B1 (ko) 표시장치 및 이의 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101960533B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20140090857A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102140087B1 (ko) 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법
KR20150062741A (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR102131191B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20140128551A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101982727B1 (ko) 어레이 기판
KR20130029568A (ko) 액정표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant