KR20150053255A - 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법 - Google Patents

에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20150053255A
KR20150053255A KR1020140191906A KR20140191906A KR20150053255A KR 20150053255 A KR20150053255 A KR 20150053255A KR 1020140191906 A KR1020140191906 A KR 1020140191906A KR 20140191906 A KR20140191906 A KR 20140191906A KR 20150053255 A KR20150053255 A KR 20150053255A
Authority
KR
South Korea
Prior art keywords
pattern
layer
core layer
reinforcing
strength
Prior art date
Application number
KR1020140191906A
Other languages
English (en)
Other versions
KR101584780B1 (ko
Inventor
심재철
차상석
정창보
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020140191906A priority Critical patent/KR101584780B1/ko
Publication of KR20150053255A publication Critical patent/KR20150053255A/ko
Application granted granted Critical
Publication of KR101584780B1 publication Critical patent/KR101584780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

캐리어 기판을 이용하지 않더라도 가장자리 부분에서의 크랙 발생을 미연에 방지함으로써, 기판 파손 불량 증가에 따른 수율 저하를 방지할 수 있는 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 초박형 인쇄회로기판은 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 비아 홀을 구비하는 코어층; 상기 코어층의 상면 및 하면과, 상기 비아 홀의 내벽에 형성된 회로패턴; 상기 코어층의 상면 및 하면 가장자리와, 상기 상면 및 하면 가장자리를 연결하는 측 벽면을 덮도록 형성된 강도 보강층; 및 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮도록 형성된 마스크 패턴;을 포함하며, 상기 강도 보강층은 상기 코어층의 상면 및 하면 가장자리에 각각 형성된 씨드 패턴과, 상기 씨드 패턴 상에 각각 적층 형성된 고분자 보강패턴과, 상기 고분자 보강패턴의 상면 및 하면과, 상기 코어층의 측 벽면을 덮도록 형성된 금속 보강패턴을 포함하는 것을 특징으로 한다.

Description

에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법{ULTRA THIN PRINTED CIRCUIT BOARD WITH EXCELLENT EDGE HIGH STIFFNESS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 초박형 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 초박형의 인쇄회로기판을 제작하는 과정에서 캐리어 기판을 이용하지 않더라도 가장자리 부분에서의 크랙 발생을 미연에 방지함으로써, 기판 파손 불량 증가에 따른 수율 저하를 방지할 수 있는 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근, 전기 및 전자 제품의 고성능화로 전자기기들의 부피는 경량화되고 무게는 가벼워지는 경박 단소화의 요구에 부합하여 반도체 패키지의 박형화, 고밀도 및 고실장화가 중요한 요소로 부각되고 있다.
현재, 컴퓨터, 노트북과 모바일폰 등은 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되고 있지만, 패키지는 소형화되는 경향이 두드러지고 있는 상황이다.
따라서, 핵심 부품으로 사용되는 패키지의 크기는 소형화되는 경향으로 연구 및 개발되고 있으며, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안 및 연구되고 있다.
종래의 반도체 패키징 기술은 평면적인 2 차원 실장으로부터 부품간의 배선 길이를 단축해 실장 부품의 면적효율을 극대화하는 3차원 적층(3D Stacked) 형태의 실장으로 발전하고 있으며, 이러한 변화에 맞춰 경박단소화가 급격하게 진행되고 있다.
특히, 하이 엔드 스마트폰(high end smart phone)의 경우 PoP(package on package) 타입의 적층 패키지 구조를 채택하고 있으며, 적층 패키지의 두께를 낮추기 위해 인쇄회로기판(printed circuit board)의 두께를 좀더 낮춰야 하는 문제에 봉착하였다.
일반적으로, 인쇄회로기판의 제조 공정에서 80㎛ 이하의 인쇄회로기판을 제작하기 위해서는 30㎛ 이하의 CCL(Copper Clad Lamination)의 사용이 불가피 하기 때문에 박판에 대한 취급이 용이하지 못하고, 기판 파손 관련 불량율이 너무 높다는 문제가 있다.
관련 선행문헌으로는 대한민국 공개특허 제10-2004-0024695(2004.03.22. 공개)가 있으며, 상기 문헌에는 초박형 반도체 패키지 및 그 제조방법이 기재되어 있다.
본 발명의 목적은 초박 형태의 코어층의 상면 및 하면 가장자리 부분에만 강도를 보강하기 위한 강도 보강층을 형성함으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있는 초박형 인쇄회로기판을 제공하는 것이다.
본 발명의 다른 목적은 초박형의 인쇄회로기판을 제작하는 과정에서 캐리어 기판을 이용하지 않더라도 가장자리 부분에서의 크랙 발생을 미연에 방지함으로써, 기판 파손 불량 증가에 따른 수율 저하 문제를 해결할 수 있는 에지 보강 방식의 초박형 인쇄회로기판을 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판은 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 비아 홀을 구비하는 코어층; 상기 코어층의 상면 및 하면과, 상기 비아 홀의 내벽에 형성된 회로패턴; 상기 코어층의 상면 및 하면 가장자리와, 상기 상면 및 하면 가장자리를 연결하는 측 벽면을 덮도록 형성된 강도 보강층; 및 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮도록 형성된 마스크 패턴;을 포함하며, 상기 강도 보강층은 상기 코어층의 상면 및 하면 가장자리에 각각 형성된 씨드 패턴과, 상기 씨드 패턴 상에 각각 적층 형성된 고분자 보강패턴과, 상기 고분자 보강패턴의 상면 및 하면과, 상기 코어층의 측 벽면을 덮도록 형성된 금속 보강패턴을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판은 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 비아 홀을 구비하는 코어층; 상기 코어층의 상면 및 하면과, 상기 비아 홀의 내벽에 형성된 회로패턴; 상기 코어층의 상면 및 하면 가장자리와, 상기 상면 및 하면 가장자리를 연결하는 측 벽면을 덮도록 형성된 강도 보강층; 및 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮도록 형성된 마스크 패턴;을 포함하며, 상기 강도 보강층은 상기 코어층의 상면 및 하면 가장자리에 각각 형성된 씨드 패턴과, 상기 씨드 패턴 상에 적층 형성된 제1 금속 보강패턴과, 상기 제1 금속 보강패턴의 상면 및 하면과, 상기 코어층의 측 벽면에 적층 형성된 무전해 도금패턴과, 상기 무전해 도금 도금패턴 상에 적층 형성된 제2 금속 보강패턴을 포함하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판의 제조 방법은 (a) 씨드층 및 금속층이 적층된 동박을 갖는 코어층을 드릴링하여 비아 홀을 형성한 후, 상기 금속층을 제거하는 단계; (b) 상기 비아 홀이 형성된 코어층의 상면 및 하면 가장자리에 고분자 보강패턴을 적층하는 단계; (c) 상기 고분자 보강패턴이 적층된 코어층의 전면에 도금을 실시하여, 상기 씨드층 및 고분자 보강패턴을 덮는 금속 보강층을 형성하는 단계; (d) 상기 금속 보강층 및 씨드층을 선택적으로 식각하여, 회로패턴 및 강도 보강층을 형성하는 단계; 및 (e) 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮는 마스크 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판의 제조 방법은 (a) 씨드층 및 금속층이 적층된 동박을 갖는 코어층을 드릴링하여 비아 홀을 형성하는 단계; (b) 상기 비아 홀이 형성된 코어층의 상면 및 하면 가장자리의 일 부분을 노출시키는 포토레지스트 패턴을 형성하는 단계; (c) 상기 포토레지스트 패턴의 외측으로 노출된 상기 동박을 선택적으로 식각하여 씨드 패턴 및 제1 금속 보강패턴과, 더미 씨드 패턴 및 더미 금속패턴을 각각 형성하는 단계; (d) 상기 제1 금속 보강패턴 및 더미 금속패턴이 형성된 코어층의 전면에 무전해 도금층을 형성한 후, 상기 무전해 도금층 및 더미 금속패턴을 선택적으로 식각하여, 상기 더미 금속패턴은 제거하고, 상기 제1 금속 보강패턴을 덮는 무전해 도금패턴을 형성하는 단계; (e) 상기 무전해 도금패턴이 형성된 코어층의 전면에 전해 도금층을 형성한 후, 상기 전해 도금층을 선택적으로 식각하여, 회로패턴 및 강도 보강층을 형성하는 단계; 및 (f) 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮는 마스크 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 초박형 인쇄회로기판 및 그 제조 방법은 15 ~ 40㎛의 두께를 갖는 초박 형태의 코어층의 상면 및 하면 가장자리 부분에만 강도를 보강하기 위한 강도 보강층을 형성함으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있다.
따라서, 본 발명에 따른 초박형 인쇄회로기판 및 그 제조 방법은 초박판 형태의 기판을 제조하는 것이 가능해질 수 있을 뿐만 아니라, 강도 보강층에 의해 기판의 가장자리 부분에서의 파손 불량을 감소시킬 수 있으므로 생산 수율을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.
도 2 내지 도 4는 도 1의 코어층 상에 고분자 보강패턴을 부착하는 과정을 설명하기 위한 도면이다.
도 5 내지 도 9는 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판의 제조 방법을 나타낸 공정 단면도이다.
도 10은 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.
도 11 내지 도 18은 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.
도 1을 참조하면, 도시된 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판(100)은 코어층(110), 회로패턴(120), 강도 보강층(120) 및 마스크 패턴(140)을 포함한다.
코어층(110)은 상면(110a) 및 상면(110a)에 반대되는 하면(110b)을 가지며, 상면(110a) 및 하면(110b)을 관통하는 비아 홀(V)을 구비한다. 특히, 본 발명에서, 코어층(110)은 15 ~ 40㎛의 두께를 갖는 것을 이용하는 것이 바람직한데, 이는 상기의 두께 범위를 가져야 코어층(110)의 핸들링이 가능해질 수 있고, 초박형을 구현하는데 적합하기 때문이다.
회로패턴(120)은 코어층(110)의 상면(110a) 및 하면(110b)과, 비아 홀(V)의 내벽에 형성된다. 이러한 회로패턴(120)은 구리 재질로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
회로패턴(120)은 코어층(110)의 상면(110a)에 형성된 상부 회로패턴(122)과, 코어층(110)의 하면(110b)에 형성된 하부 회로패턴(124)과, 코어층(110)의 비아 홀(V) 내에 형성되어, 상부 및 하부 회로패턴(122, 124)을 전기적으로 연결하는 비아전극(126)을 포함한다. 이때, 상부 회로패턴(122) 및 하부 회로패턴(124)은 코어층(110)의 중앙 부분에 각각 배치되는 것이 바람직하다.
이러한 상부 및 하부 회로패턴(122, 124)은 각각 제1층(122a, 124a) 및 제2층(122b, 124b)이 차례로 적층된 2중층 구조를 가질 수 있다. 상부 회로패턴(122)의 제1층(122a)과 하부 회로패턴(124)의 제1층(124a)은 후술할 강도 보강층(130)의 씨드 패턴(132)과 동일한 층에서 동일한 재질로 형성된다.
강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리와, 상면(110a) 및 하면(110b) 가장자리를 연결하는 측 벽면을 덮도록 형성된다.
강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리에 각각 형성된 씨드 패턴(132)과, 씨드 패턴(132) 상에 각각 적층 형성된 고분자 보강패턴(134)과, 고분자 보강패턴(134)의 상면 및 하면과, 코어층(110)의 측 벽면을 덮도록 형성된 금속 보강패턴(136)을 포함한다.
고분자 보강패턴(134)은 프리프레그(prepreg), 에폭시 수지 등의 재질로 형성하는 것이 바람직하며, 프리프레그 재질을 이용하는 것이 보다 바람직하다. 그리고, 금속 보강패턴(136)은 회로패턴(120)과 동종 재질로 형성되며, 금속 보강패턴(136) 및 회로패턴(120) 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성된다.
이와 같이, 씨드 패턴(132), 고분자 보강패턴(134) 및 금속 보강패턴(136)이 차례로 적층되는 3중층 구조의 강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에만 선택적으로 형성되어, 코어층(110)의 강도를 보강하는 역할을 한다. 따라서, 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에 대응하여, 강도 보강층(130)을 형성하는 것에 의해, 이 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 미연에 방지할 수 있게 된다.
특히, 고분자 보강패턴(134)은 10 ~ 50㎛의 두께를 갖는 것이 바람직하다. 고분자 보강패턴(134)의 두께가 10㎛ 미만일 경우에는 강도 보강 효과를 제대로 발휘하는데 어려움이 따를 수 있다. 반대로, 고분자 보강패턴(134)의 두께가 50㎛를 초과할 경우에는 강도 보강 효과를 기대할 수 있으나, 외곽 보강 부위와 그 외 부위와의 단차를 크게 유발하여 노광 불량의 요인으로 작용할 수 있다.
한편, 도 2 내지 도 4는 도 1의 코어층 상에 고분자 보강패턴을 부착하는 과정을 설명하기 위한 도면이다.
먼저, 도 2에 도시된 바와 같이, 고분자 보강패턴(134)은 코어층(110)의 상면(도 1의 110a) 및 하면(도 1의 110b) 가장자리 부분만을 선택적으로 덮도록 형성될 수 있다. 도면으로 도시하지는 않았지만, 고분자 보강패턴(134)은 얼라인 마크를 이용한 얼라인 공정에 의해 코어층(110)의 상면 및 하면 상에 각각 부착되게 된다.
이러한 고분자 보강패턴(134)은 코어층(110)의 상면 및 하면 가장자리를 따라 일체형을 갖는 것이 바람직하다.
도 3에 도시된 바와 같이, 고분자 보강패턴(134)은 코어층(110)의 상면 및 하면 가장자리와, 상면 및 하면 가장자리로부터 중앙으로 연장되도록 형성될 수도 있다. 이때, 코어층(110)의 상면 및 하면 가장자리 부분에 배치된 고분자 보강패턴(134)은 가장자리 부분에서 크랙이 발생하는 것을 방지하는 역할을 하고, 코어층(110)의 중앙 부분에 배치된 고분자 보강패턴(134)은 코어층(110)의 중앙 부분에서의 휨을 방지하는 역할을 한다. 따라서, 도 3에 도시된 구조는 대면적의 코어층(110)에 적용하는 것이 보다 바람직하다.
도 4에 도시된 바와 같이, 고분자 보강패턴(134)은 테이핑 방식으로 부착될 수도 있다. 즉, 고분자 보강패턴(134)은 프리프레그(prepreg), 에폭시 수지 등의 재질로 이루어진 테이프를 코어층(110)의 상면 및 하면 가장자리 부분에 대응하여 선택적으로 부착하는 것에 의해 형성될 수도 있다.
또한, 도면으로 도시하지는 않았지만, 고분자 보강패턴(134)은 에폭시 몰딩 화합물(epoxy molding compound)로 형성될 수도 있다. 이 경우, 고분자 보강패턴(134)은 몰딩 금형 내에 비아홀을 구비하는 코어층을 배치시킨 후, 에폭시 몰딩 화합물을 주입하고 경화시키는 것에 의해 형성될 수 있다.
한편, 도 1을 다시 참조하면, 마스크 패턴(140)은 회로패턴(120)의 일부는 노출시키고, 코어층(110)의 상면(110a) 및 하면(110b)과, 강도 보강층(130)의 상면 및 하면을 각각 덮도록 형성된다. 이때, 마스크 패턴(140)은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성된다.
이러한 마스크 패턴(140)은 상부 회로패턴(122) 및 하부 회로패턴(124)의 일부를 각각 노출시키는 개구(G)를 구비할 수 있다. 도면으로 도시하지는 않았지만, 개구(G)에 의해 노출되는 상부 회로패턴(122)의 표면과 하부 회로패턴(124)의 표면에는 표면 처리층(150)이 더 형성될 수 있다. 이러한 표면 처리층(150)의 재질로는 니켈/금(Ni/Au) 합금이나, 금(Au)이 이용될 수 있으며, 이러한 표면 처리층(150)은 전해 또는 무전해 도금하는 방식에 의해 형성될 수 있다.
전술한 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판은 15 ~ 40㎛의 두께를 갖는 초박 형태의 코어층의 상면 및 하면 가장자리 부분에 대해서만 씨드 패턴, 고분자 보강패턴 및 금속 보강패턴이 차례로 적층되는 3중층 구조의 강도 보강층을 형성하는 것에 의해, 코어층의 가장자리 부분에서의 강도를 상대적으로 강화시키는 것이 가능해짐으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있다. 이를 통해, 본 발명에서는 초박판 형태의 기판을 제조하는 것이 가능해질 수 있을 뿐만 아니라, 강도 보강층에 의해 기판의 가장자리 부분에서의 파손 불량을 감소시킬 수 있으므로 생산 수율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판의 제조 방법에 대하여 설명하도록 한다.
도 5 내지 도 9는 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판의 제조 방법을 나타낸 공정 단면도이다.
도 5에 도시된 바와 같이, 씨드층(111) 및 금속층(112)이 적층된 동박(113)을 갖는 코어층(110)을 드릴링하여 비아 홀(V)을 형성한다. 이때, 본 발명에서, 코어층(110)은 15 ~ 40㎛의 두께를 갖는 것을 이용하는 것이 바람직한데, 이는 상기의 두께 범위를 가져야 코어층(110)의 핸들링이 가능해질 수 있고, 초박형을 구현하는데 적합하기 때문이다. 또한, 씨드층(111) 및 금속층(112)이 적층된 동박(113)은 12 ~ 38㎛의 두께를 가질 수 있다. 이때, 비아 홀(V)은 기계적 드릴링, 레이저 드릴링 등에 의해 형성될 수 있다.
다음으로, 동박(113)의 금속층(112)만을 선택적으로 모두 제거하여 금속층(112) 하부의 씨드층(111)을 외부로 노출시킨다.
도 6에 도시된 바와 같이, 비아 홀(V)이 형성된 코어층(110)의 상면(110a) 및 하면(110b) 가장자리에 고분자 보강패턴(134)을 적층한다. 이때, 고분자 보강패턴(134)은 얼라인 마크를 이용한 얼라인 공정에 의해 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에 대해서만 선택적으로 적층하는 것이 바람직하다.
이때, 고분자 보강패턴(134)은 프리프레그 및 에폭시 수지 중 하나를 도포하고 경화하여 형성하거나, 또는 프리프레그 필름 및 에폭시 수지 필름 중 하나를 테이핑 방식으로 부착하여 형성할 수 있다.
고분자 보강패턴(134)은 프리프레그(prepreg), 에폭시 수지 등의 재질로 형성하는 것이 바람직하며, 프리프레그 재질을 이용하는 것이 보다 바람직하다. 고분자 보강패턴(134)은 10 ~ 50㎛의 두께를 갖는 것이 바람직하다. 고분자 보강패턴(134)의 두께가 10㎛ 미만일 경우에는 강도 보강 효과를 제대로 발휘하는데 어려움이 따를 수 있다. 반대로, 고분자 보강패턴(134)의 두께가 50㎛를 초과할 경우에는 강도 보강 효과를 기대할 수 있으나, 외곽 보강 부위와 그 외 부위와의 단차를 크게 유발하여 노광 불량의 요인으로 작용할 수 있다.
도 7에 도시된 바와 같이, 고분자 보강패턴(134)이 적층된 코어층(110)의 전면에 도금을 실시하여, 씨드층(111) 및 고분자 보강패턴(134)을 덮는 금속 보강층(125)을 형성한다. 이때, 금속 보강층(125)은 무전해 도금 및 전해 도금을 차례로 실시하는 방식으로 형성될 수 있다. 이러한 금속 보강층(125)은 코어층(110)의 상면(110a) 및 하면(110b)과 비아 홀(V) 내벽에 형성되어, 씨드층(111) 및 고분자 보강패턴(134)의 전면을 덮는다.
도 8에 도시된 바와 같이, 금속 보강층(도 7의 125) 및 씨드층(도 7의 111)을 선택적으로 식각하여, 회로패턴(120) 및 강도 보강층(130)을 형성한다.
이때, 회로패턴(120)은 코어층(110)의 상면(110a) 및 하면(110b)과, 비아 홀(V)의 내벽에 형성된다. 회로패턴(120)은 코어층(110)의 상면(110a)에 형성된 상부 회로패턴(122)과, 코어층(110)의 하면(110b)에 형성된 하부 회로패턴(124)과, 코어층(110)의 비아 홀(V) 내에 형성되어, 상부 및 하부 회로패턴(122, 124)을 전기적으로 연결하는 비아전극(126)을 포함한다. 이때, 상부 회로패턴(122) 및 하부 회로패턴(124)은 코어층(110)의 중앙 부분에 각각 배치되는 것이 바람직하다.
이러한 상부 및 하부 회로패턴(122, 124)은 각각 제1층(122a, 124a) 및 제2층(122b, 124b)이 차례로 적층된 2중층 구조를 가질 수 있다. 상부 회로패턴(122)의 제1층(122a)과 하부 회로패턴(124)의 제1층(124a)은 강도 보강층(130)의 씨드 패턴(132)과 동일한 층에서 동일한 재질로 형성될 수 있다.
강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리와, 상면(110a) 및 하면(110b) 가장자리를 연결하는 측 벽면을 덮도록 형성된다. 강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리에 각각 형성된 씨드 패턴(132)과, 씨드 패턴(132) 상에 각각 적층 형성된 고분자 보강패턴(134)과, 고분자 보강패턴(134)의 상면 및 하면과, 코어층(110)의 측 벽면을 덮도록 형성된 금속 보강패턴(136)을 포함한다.
이때, 금속 보강패턴(136)은 회로패턴(120)과 동종 재질로 형성된다. 이때, 금속 보강패턴(136) 및 회로패턴(120) 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성된다.
이와 같이, 씨드 패턴(132), 고분자 보강패턴(134) 및 금속 보강패턴(136)이 차례로 적층되는 3중층 구조의 강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에만 선택적으로 형성되어, 코어층(110)의 강도를 보강하는 역할을 한다. 따라서, 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에 대응하여, 강도 보강층(130)을 형성하는 것에 의해, 이 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 미연에 방지할 수 있게 된다.
도 9에 도시된 바와 같이, 회로패턴(130)의 일부는 노출시키고, 코어층(110)의 상면(110a) 및 하면(110b)과, 강도 보강층(130)의 상면 및 하면을 각각 덮는 마스크 패턴(140)을 형성한다.
이때, 마스크 패턴(140)은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성된다.
이러한 마스크 패턴(140)은 상부 회로패턴(122) 및 하부 회로패턴(124)의 일부를 각각 노출시키는 개구(G)를 구비할 수 있다. 도면으로 도시하지는 않았지만, 개구(G)에 의해 노출되는 상부 회로패턴(122)의 표면과 하부 회로패턴(124)의 표면에는 표면 처리층(150)이 더 형성될 수 있다. 이러한 표면 처리층(150)의 재질로는 니켈/금(Ni/Au) 합금이나, 금(Au)이 이용될 수 있으며, 이러한 표면 처리층(150)은 전해 또는 무전해 도금하는 방식에 의해 형성될 수 있다.
전술한 바와 같이, 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판 제조 방법은 초박 형태의 코어층의 상면 및 하면 가장자리 부분에만 강도를 보강하기 위한 강도 보강층을 형성함으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있다.
이 결과, 초박형의 인쇄회로기판을 제작하는 과정에서 캐리어 기판을 이용하지 않더라도 가장자리 부분에서의 크랙 발생을 미연에 방지함으로써, 기판 파손 불량 증가에 따른 수율 저하를 방지할 수 있다.
(제2 실시예)
이하, 첨부된 도면을 참조하여 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판 및 그 제조 방법에 대하여 설명하도록 한다.
도 10은 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.
도 10을 참조하면, 도시된 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판(200)은 코어층(210), 회로패턴(220), 강도 보강층(230) 및 마스크 패턴(240)을 포함한다. 이때, 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판(200)은 강도 보강층(230)의 구성에 차이가 있을 뿐, 그 밖의 구성 요소는 제1 실시예에 따른 초박형 인쇄회로기판(도 1의 100)의 구성 요소와 실질적으로 동일한 바, 중복 설명은 생략하고 차이점 위주로 설명하도록 한다.
본 발명의 제2 실시예에 따른 강도 보강층(230)은 씨드 패턴(232), 제1 금속 보강패턴(234), 무전해 도금패턴(236) 및 제2 금속 보강패턴(238)을 포함한다.
씨드 패턴(232)은 코어층(210)의 상면(210a) 및 하면(210b) 가장자리에 각각 형성된다.
제1 금속 보강패턴(234)은 씨드 패턴(232) 상에 적층 형성된다. 이때, 제1 금속 보강패턴(234)은 회로패턴(220)과 동일한 물질로 동일한 공정에 의해 형성된다.
무전해 도금패턴(236)은 제1 금속 보강 패턴(234)의 상면 및 하면과, 코어층(210)의 측 벽면에 적층 형성된다. 이때, 무전해 도금패턴(236)은 씨드 패턴(232)과 동일한 물질로 형성되는 것이 바람직하다.
제2 금속 보강패턴(238)은 무전해 도금 도금패턴(236) 상에 적층 형성된다. 이때, 제1 및 제2 금속 보강패턴(234, 238)은 동종 재질로 형성되는 것이 바람직하며, 이 경우 제1 및 제2 금속 보강패턴(234, 238) 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성된다.
이와 같이, 씨드 패턴(232), 제1 금속 보강패턴(234), 무전해 도금패턴(236) 및 제2 금속 보강패턴(238)이 차례로 적층되는 4층 구조의 강도 보강층(230)을 코어층(210)의 상면(210a) 및 하면(210b) 가장자리 부분에만 선택적으로 형성할 경우, 코어층(210)의 가장자리 부분에서의 강도 보강으로 이 부분에서의 크랙 불량을 예방할 수 있게 된다. 특히, 본 발명의 제2 실시예에 따른 강도 보강층(230)은 동박(미도시) 및 회로패턴(220)과 동일 물질을 이용하면 되므로, 제1 실시예와 비교해 볼 때, 공정이 간소화될 수 있을 뿐만 아니라, 별도의 고분자 물질을 이용하는 것 없이도 코어층(210)의 상면(210a) 및 하면(210b) 가장자리 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 미연에 방지할 수 있는 이점이 있다.
전술한 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판은, 제1 실시예와 마찬가지로, 코어층의 상면 및 하면 가장자리 부분에 씨드 패턴, 제1 금속 보강패턴, 무전해 도금패턴 및 제2 금속 보강패턴이 차례로 적층되는 4층 구조의 강도 보강층을 형성하는 것에 의해, 코어층의 가장자리 부분에서의 강도를 상대적으로 강화시키는 것이 가능해짐으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있을 뿐만 아니라, 공정 간소화 및 제조 원가의 절감 효과를 갖는다.
도 11 내지 도 18은 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판의 제조 방법을 나타낸 공정 단면도이다.
도 11에 도시된 바와 같이, 씨드층(211) 및 금속층(212)이 적층된 동박(213)을 갖는 코어층(210)을 드릴링하여 비아 홀(V)을 형성한다.
이때, 동박(213)은 12 ~ 38㎛의 두께를 갖는 것을 이용하는 것이 바람직하다. 씨드층(211) 및 금속층(212) 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성될 수 있다. 이때, 비아 홀(V)은 기계적 드릴링, 레이저 드릴링 등에 의해 형성될 수 있다.
도 12에 도시된 바와 같이, 비아 홀(V)이 형성된 코어층(210)의 상면(210a) 및 하면(210b) 가장자리의 일 부분을 노출시키는 포토레지스트 패턴(M)을 형성한다.
이때, 포토 레지스트 패턴(M)은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성하는 것이 바람직하다.
이러한 포토레지스트 패턴(M)은 비아 홀(V)이 형성된 코어층(210)의 상면(210a) 및 하면(210b) 전체를 덮는 포토레지스트층(미도시)을 형성한 후, 포토레지스트층을 선택적으로 노광 및 현상 공정을 실시함으로써, 코어층(210)의 상면(210a) 및 하면(210b) 가장자리의 일 부분만을 선택적으로 제거하는 것에 의해 형성될 수 있다.
도 13에 도시된 바와 같이, 포토레지스트 패턴(도 12의 M)의 외측으로 노출된 동박(도 12의 213)을 선택적으로 식각하여 씨드 패턴(232) 및 제1 금속 보강패턴(234)과, 더미 씨드 패턴(214) 및 더미 금속패턴(216)을 각각 형성한다. 이러한 씨드 패턴(232) 및 제1 금속 보강패턴(234)은 금속 보강층 형성 영역에 대응하여 적층 형성될 수 있다. 그리고, 더미 씨드 패턴(214) 및 더미 금속패턴(216)은 회로패턴 형성 영역에 대응하여 적층 형성될 수 있다.
도 14에 도시된 바와 같이, 제1 금속 보강패턴(234) 및 더미 금속패턴(216)이 형성된 코어층(210)의 전면에 무전해 도금을 실시하여 무전해 도금층(235)을 형성한다.
다음으로, 도 15에 도시된 바와 같이, 무전해 도금층(도 14의 235) 및 더미 금속패턴을 선택적으로 식각하여, 더미 금속패턴은 제거하고, 제1 금속 보강패턴(234)을 덮는 무전해 도금패턴(236)을 형성한다. 이때, 무전해 도금층 및 더미 금속패턴의 식각시, 더미 금속패턴 및 더미 금속패턴 상부의 무전해 도금층을 선택적으로 제거하여, 더미 금속패턴의 하부에 배치되는 더미 씨드 패턴(214)은 노출시키고, 제1 금속 보강패턴(234)의 상면 및 하면과 코어층(210)의 측 벽멱을 덮는 무전해 도금패턴(236)을 형성한다.
도 16에 도시된 바와 같이, 무전해 도금패턴(236)이 형성된 코어층(210)의 전면에 전해 도금을 실시하여 전해 도금층(237)을 형성한다.
다음으로, 도 17에 도시된 바와 같이, 전해 도금층(도 16의 237)을 선택적으로 식각하여 회로패턴(220) 및 강도 보강층(230)을 형성한다.
이에 따라, 회로패턴(120)은 코어층(210)의 상면(210a)에 형성된 상부 회로패턴(222)과, 코어층(210)의 하면(210b)에 형성된 하부 회로패턴(224)과, 코어층(210)의 비아 홀(V) 내에 형성되어, 상부 및 하부 회로패턴(222, 224)을 전기적으로 연결하는 비아전극(226)을 포함한다.
또한, 강도 보강층(230)은 씨드 패턴(232), 제1 금속 보강패턴(234), 무전해 도금패턴(236) 및 제2 금속 보강패턴(238)의 4층 구조를 갖는다.
이와 같이, 씨드 패턴(232), 제1 금속 보강패턴(234), 무전해 도금패턴(236) 및 제2 금속 보강패턴(238)이 차례로 적층되는 4층 구조의 강도 보강층(230)을 코어층(210)의 상면(210a) 및 하면(210b) 가장자리 부분에만 선택적으로 형성할 경우, 코어층(210)의 가장자리 부분에서의 강도 보강으로 이 부분에서의 크랙 불량을 예방할 수 있게 된다. 특히, 본 발명의 제2 실시예에 따른 강도 보강층(230)은 동박(미도시) 및 회로패턴(220)과 동일 물질을 이용하여 형성되므로, 제1 실시예와 비교해 볼 때, 공정이 간소화될 수 있을 뿐만 아니라, 별도의 고분자 물질을 이용하는 것 없이도 코어층(210)의 상면(210a) 및 하면(210b) 가장자리 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 미연에 방지할 수 있는 이점이 있다.
도 18에 도시된 바와 같이, 회로패턴(220)의 일부는 노출시키고, 코어층(210)의 상면(210a) 및 하면(210b)과, 강도 보강층(230)의 상면 및 하면을 각각 덮는 마스크 패턴(240)을 형성한다.
이때, 마스크 패턴(240)은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성된다.
이러한 마스크 패턴(240)은 상부 회로패턴(222) 및 하부 회로패턴(224)의 일부를 각각 노출시키는 개구(G)를 구비할 수 있다. 도면으로 도시하지는 않았지만, 개구(G)에 의해 노출되는 상부 회로패턴(222)의 표면과 하부 회로패턴(224)의 표면에는 표면 처리층(250)이 더 형성될 수 있다. 이러한 표면 처리층(250)의 재질로는 니켈/금(Ni/Au) 합금이나, 금(Au)이 이용될 수 있으며, 이러한 표면 처리층(250)은 전해 또는 무전해 도금하는 방식에 의해 형성될 수 있다.
전술한 바와 같이, 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판 제조 방법은 코어층의 상면 및 하면 가장자리 부분에 씨드 패턴, 제1 금속 보강패턴, 무전해 도금패턴 및 제2 금속 보강패턴이 차례로 적층되는 4층 구조의 강도 보강층을 형성하는 것에 의해, 코어층의 가장자리 부분에서의 강도를 상대적으로 강화시키는 것이 가능해짐으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있다.
또한, 본 발명의 제2 실시예에 따른 강도 보강층은 동박 및 회로패턴과 동일 물질을 이용하여 형성되므로, 제1 실시예와 비교해 볼 때, 공정이 간소화될 수 있을 뿐만 아니라, 별도의 고분자 물질을 이용하는 것 없이도 코어층의 상면 및 하면 가장자리 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 예방할 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 초박형 인쇄회로기판 110 : 코어층
110a : 코어층의 상면 110b : 코어층의 하면
120 : 회로패턴 122 : 상부 회로패턴
124 : 하부 회로패턴 126 : 비아 전극
130 : 강도 보강층 132 : 씨드 패턴
134 : 고분자 보강패턴 136 : 금속 보강패턴
140 : 마스크 패턴 150 : 표면 처리층
V : 비아홀 G : 개구

Claims (11)

  1. 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 비아 홀을 구비하는 코어층;
    상기 코어층의 상면 및 하면과, 상기 비아 홀의 내벽에 형성된 회로패턴;
    상기 코어층의 상면 및 하면 가장자리와, 상기 상면 및 하면 가장자리를 연결하는 측 벽면을 덮도록 형성된 강도 보강층; 및
    상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮도록 형성된 마스크 패턴;을 포함하며,
    상기 강도 보강층은 상기 코어층의 상면 및 하면 가장자리에 각각 형성된 씨드 패턴과, 상기 씨드 패턴 상에 각각 적층 형성된 고분자 보강패턴과, 상기 고분자 보강패턴의 상면 및 하면과, 상기 코어층의 측 벽면을 덮도록 형성된 금속 보강패턴을 포함하는 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판.
  2. 제1항에 있어서,
    상기 코어층은
    15 ~ 40㎛의 두께를 갖는 것을 특징으로 하는 초박형 인쇄회로기판.
  3. 제1항에 있어서,
    상기 회로패턴은
    상기 코어층의 상면에 형성된 상부 회로패턴과,
    상기 코어층의 하면에 형성된 하부 회로패턴과,
    상기 코어층의 비아홀 내에 형성되어, 상기 상부 및 하부 회로패턴을 전기적으로 연결하는 비아전극을 포함하는 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판.
  4. 제1항에 있어서,
    상기 강도 보강층은
    10 ~ 50㎛의 두께를 갖는 것을 특징으로 하는 초박형 인쇄회로기판.
  5. 제1항에 있어서,
    상기 고분자 보강패턴은
    프리프레그 및 에폭시 수지 중 하나로 형성된 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판.
  6. 제1항에 있어서,
    상기 고분자 보강패턴은
    프리프레그 필름 및 에폭시 수지 필름 중 하나를 테이핑 방식으로 부착하는 것에 의해 형성된 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판.
  7. 제1항에 있어서,
    상기 금속 보강패턴은
    상기 회로패턴과 동종 재질로 형성되며, 상기 금속 보강패턴 및 회로패턴 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al) 및 텅스텐(W) 중 선택된 1종 이상의 재질로 형성된 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판.
  8. (a) 씨드층 및 금속층이 적층된 동박을 갖는 코어층을 드릴링하여 비아 홀을 형성한 후, 상기 금속층을 제거하는 단계;
    (b) 상기 비아 홀이 형성된 코어층의 상면 및 하면 가장자리에 고분자 보강패턴을 적층하는 단계;
    (c) 상기 고분자 보강패턴이 적층된 코어층의 전면에 도금을 실시하여, 상기 씨드층 및 고분자 보강패턴을 덮는 금속 보강층을 형성하는 단계;
    (d) 상기 금속 보강층 및 씨드층을 선택적으로 식각하여, 회로패턴 및 강도 보강층을 형성하는 단계; 및
    (e) 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮는 마스크 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판의 제조 방법.
  9. 제8항에 있어서,
    상기 (c) 단계에서,
    상기 회로패턴은
    상기 코어층의 상면에 형성된 상부 회로패턴과,
    상기 코어층의 하면에 형성된 하부 회로패턴과,
    상기 코어층의 비아 홀 내에 형성되어, 상기 상부 및 하부 회로패턴을 전기적으로 연결하는 비아전극을 포함하는 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판의 제조 방법.
  10. 제8항에 있어서,
    상기 고분자 보강패턴은
    프리프레그 및 에폭시 수지 중 하나를 도포하고 경화하여 형성하거나, 또는 프리프레그 필름 및 에폭시 수지 필름 중 하나를 테이핑 방식으로 부착하여 형성하는 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판의 제조 방법.
  11. 제8항에 있어서,
    상기 (c) 단계에서,
    상기 강도 보강층은
    상기 코어층의 상면 및 하면 가장자리에 각각 형성된 씨드 패턴과,
    상기 씨드 패턴 상에 각각 적층 형성된 고분자 보강패턴과,
    상기 고분자 보강패턴의 상면 및 하면과, 상기 코어층의 측 벽면을 덮도록 형성된 금속 보강패턴을 포함하는 것을 특징으로 하는 에지 보강 방식의 초박형 인쇄회로기판의 제조 방법.
KR1020140191906A 2014-12-29 2014-12-29 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법 KR101584780B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140191906A KR101584780B1 (ko) 2014-12-29 2014-12-29 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140191906A KR101584780B1 (ko) 2014-12-29 2014-12-29 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20130134403A Division KR101509963B1 (ko) 2013-11-06 2013-11-06 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150053255A true KR20150053255A (ko) 2015-05-15
KR101584780B1 KR101584780B1 (ko) 2016-01-14

Family

ID=53389871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140191906A KR101584780B1 (ko) 2014-12-29 2014-12-29 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101584780B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105263254A (zh) * 2015-08-28 2016-01-20 北大方正集团有限公司 一种印刷电路板及其加工方法
CN106102314A (zh) * 2016-07-05 2016-11-09 惠州市金百泽电路科技有限公司 一种多桥连位、小间距包边印制线路板及其制作方法
KR20190026993A (ko) * 2017-09-04 2019-03-14 주식회사 심텍 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
KR20220164896A (ko) * 2021-06-07 2022-12-14 주식회사 심텍 파손, 휨 방지 및 복원 기능을 갖는 고강도 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지
WO2024025401A1 (ko) * 2022-07-29 2024-02-01 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105263254A (zh) * 2015-08-28 2016-01-20 北大方正集团有限公司 一种印刷电路板及其加工方法
CN106102314A (zh) * 2016-07-05 2016-11-09 惠州市金百泽电路科技有限公司 一种多桥连位、小间距包边印制线路板及其制作方法
CN106102314B (zh) * 2016-07-05 2018-07-13 惠州市金百泽电路科技有限公司 一种多桥连位、小间距包边印制线路板及其制作方法
KR20190026993A (ko) * 2017-09-04 2019-03-14 주식회사 심텍 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
KR20220164896A (ko) * 2021-06-07 2022-12-14 주식회사 심텍 파손, 휨 방지 및 복원 기능을 갖는 고강도 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지
WO2024025401A1 (ko) * 2022-07-29 2024-02-01 엘지이노텍 주식회사 회로기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
KR101584780B1 (ko) 2016-01-14

Similar Documents

Publication Publication Date Title
US9406658B2 (en) Embedded component device and manufacturing methods thereof
US8609998B2 (en) Wiring board and method of manufacturing the same
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR101584780B1 (ko) 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법
CN106257966B (zh) 电路板及其制造方法
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
CN109788666B (zh) 线路基板及其制作方法
JP4982779B2 (ja) パッケージ用基板の製造方法
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101383002B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US9466543B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
KR101959864B1 (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
KR102055139B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
US20160007486A1 (en) Package substrate
KR101613525B1 (ko) 피오피 타입의 인쇄회로기판 및 그 제조 방법
KR101509963B1 (ko) 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법
US11227775B2 (en) Method of fabricating carrier for wafer level package by using lead frame
CN113133178B (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
JP2012186270A (ja) 半導体パッケージの製造方法
KR102624601B1 (ko) 파손, 휨 방지 및 복원 기능을 갖는 고강도 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지
KR20160017752A (ko) 보강 프레임을 갖는 인쇄회로기판 및 그 제조 방법
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 5