KR20150030607A - 에칭 방법, 에칭 장치 및 기억 매체 - Google Patents

에칭 방법, 에칭 장치 및 기억 매체 Download PDF

Info

Publication number
KR20150030607A
KR20150030607A KR20140116049A KR20140116049A KR20150030607A KR 20150030607 A KR20150030607 A KR 20150030607A KR 20140116049 A KR20140116049 A KR 20140116049A KR 20140116049 A KR20140116049 A KR 20140116049A KR 20150030607 A KR20150030607 A KR 20150030607A
Authority
KR
South Korea
Prior art keywords
gas
reaction product
chamber
heating
wafer
Prior art date
Application number
KR20140116049A
Other languages
English (en)
Inventor
유스케 무라키
시게루 가사이
도모히로 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150030607A publication Critical patent/KR20150030607A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)

Abstract

변질 공정과 가열 공정을 동일 챔버 내에서 행하는 실리콘 산화막의 에칭 처리에 있어서, 스루풋을 향상시킨다. 실리콘 산화막의 표면에 할로겐 원소를 포함하는 가스 및 염기성 가스를 포함하는 혼합 가스를 공급하여, 실리콘 산화막을 변질시켜서 반응 생성물을 생성하는 변질 공정과, 반응 생성물을 가열하여 제거하는 가열 공정을 갖는 실리콘 산화막의 에칭 방법에 있어서, 변질 공정과 가열 공정을 동일한 챔버 내에서 행하고, 가열 공정에서, 반응 생성물을 선택적으로 가열하는 가열 수단에 의해 반응 생성물을 가열한다.

Description

에칭 방법, 에칭 장치 및 기억 매체{ETCHING METHOD, ETCHING APPARATUS AND RECORDING MEDIUM}
본 발명은 실리콘 산화막을 건식 에칭하는 에칭 방법, 에칭 장치 및 기억 매체에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 반도체 웨이퍼(이하, 「웨이퍼」라고도 함)의 표면에 존재하는 실리콘 산화막을, 플라즈마를 사용하지 않고 건식 에칭하는 방법이 알려져 있다(특허문헌 1 참조). 이와 같은 건식 에칭 방법은, 실리콘 산화막을 변질시켜서 반응 생성물을 생성하는 변질 공정과, 당해 반응 생성물을 가열하여 기화(승화)시키는 가열 공정을 갖고 있고, 이들 공정을 순서대로 행함으로써 실리콘 산화막을 에칭하는 것이다.
구체적으로는, 먼저, 웨이퍼가 수납된 변질 공정용 챔버의 내부를 진공 상태에 가까운 저압 상태로 하고, 웨이퍼를 소정 온도로 온도 조절하면서, 챔버 내에 예를 들어 불화수소 가스(HF 가스)와 암모니아 가스(NH3 가스)를 포함하는 혼합 가스를 공급하여 실리콘 산화막을 반응 생성물로 변질시킨다. 그 후, 변질 공정용 챔버로부터 가열 공정용 챔버에 웨이퍼를 반송하고, 실리콘 산화막에 형성된 반응 생성물을 가열하여 승화시킴으로써 실리콘 산화막을 에칭한다.
산화막의 변질(반응 생성물의 생성)은, 산화막의 표면으로부터 어느 정도의 깊이까지 진행되면, 포화 상태(Saturation)로 되어, 그 이상의 깊이로는 진행되지 않게 된다는 성질이 있다. 즉, 1회의 변질 공정 및 가열 공정에 의해 에칭할 수 있는 에칭량에는 한계가 있어, 원하는 에칭량을 얻기 위해서는, 변질 공정과 가열 공정을 복수회 반복해서 행할 필요가 있다.
따라서, 종래의 방법에서는, 변질 공정용 챔버와 가열 공정용 챔버의 사이에서 웨이퍼를 반복해서 반송할 필요가 있고, 웨이퍼의 반송 시간 만큼 스루풋이 저하되게 되어 있었다.
변질 공정과 가열 공정을 반복해서 행하는 횟수를 저감시키기 위해서는, 특허문헌 1에 기재된 에칭 방법과 같이, 변질 공정에서 실리콘 산화막의 종류에 따른 가열 온도 조절이나 변질 챔버 내에 도입하는 불화수소 가스의 분압을 조절하는 방법도 있다.
일본 특허 공개 제2007-180418호 공보
그러나, 특허문헌 1에 기재된 에칭 방법에서도 변질 공정과 가열 공정을 별도의 챔버에서 행하는 것에는 변함이 없어, 여전히, 웨이퍼의 반송 시간에 기인하는 스루풋의 저하가 발생하고 있었다.
한편, 변질 공정과 가열 공정을 동일한 챔버에서 행하는 경우, 변질 공정과 가열 공정의 처리 온도의 차이에 의해 웨이퍼의 온도 조절에 시간이 걸리게 되어, 에칭 처리 전체에 걸리는 시간이 길어지게 된다. 특히, 가열 공정 후의 웨이퍼는 고온 상태(200℃ 정도)에 있으므로, 가열 공정 후에 다시 변질 공정을 행하는 경우에는, 웨이퍼의 냉각에 시간이 걸린다. 이 때문에, 실리콘 산화막의 변질 처리가 개시될 때까지의 시간이 길어져, 결과적으로 스루풋이 저하되게 된다.
본 발명은, 변질 공정과 가열 공정을 동일 챔버 내에서 행하는 실리콘 산화막의 에칭 처리에 있어서, 스루풋을 향상시킨다.
상기 과제를 해결하기 위해서, 본 발명은 실리콘 산화막의 표면에 할로겐 원소를 포함하는 가스 및 염기성 가스를 포함하는 혼합 가스를 공급하여, 상기 실리콘 산화막을 변질시켜서 반응 생성물을 생성하는 변질 공정과, 상기 반응 생성물을 가열하여 제거하는 가열 공정을 갖는 실리콘 산화막의 에칭 방법으로서, 상기 변질 공정과 상기 가열 공정을 동일한 챔버 내에서 행하고, 상기 가열 공정에서, 상기 반응 생성물을 선택적으로 가열하는 가열 수단에 의해 상기 반응 생성물을 가열한다.
본 발명에 따르면, 가열 공정에서 기판 온도를 상승시키지 않고 반응 생성물을 선택적으로 가열할 수 있다.
또한, 다른 관점에 의한 본 발명은, 감압 가능하게 구성된 챔버와, 상기 챔버 내에서 기판을 재치하는 재치대와, 상기 챔버 내에 할로겐 원소를 포함하는 가스 및 염기성 가스를 포함하는 혼합 가스를 공급하는 혼합 가스 공급로를 구비한 실리콘 산화막의 에칭 장치로서, 상기 실리콘 산화막을 변질시켜서 반응 생성물을 생성한 상기 챔버 내에서, 상기 반응 생성물을 선택적으로 가열하는 가열 장치를 포함한다.
또한 본 발명에 따르면, 처리 시스템의 제어 컴퓨터에 의해 실행하는 것이 가능한 프로그램이 기록된 기억 매체로서, 상기 프로그램은, 상기 제어 컴퓨터에 의해 실행됨으로써, 상기 처리 시스템에 상기 에칭 방법을 실행시키는 기억 매체가 제공된다.
본 발명에 따르면, 동일 챔버 내에서 변질 공정과 가열 공정을 행함으로써, 종래 필요했던 변질 공정용 챔버와 가열 공정용 챔버의 사이의 웨이퍼 반송 동작을 생략할 수 있다. 또한, 가열 공정에서 기판 온도를 상승시키지 않고 반응 생성물을 가열할 수 있기 때문에, 가열 공정 후에 다시 변질 공정을 행하는 경우의 온도 조절 시간을 단축할 수 있다. 결과적으로 스루풋을 향상시킬 수 있다.
도 1은 BPSG막의 에칭을 행하기 전의 웨이퍼 표면 구조를 나타낸 개략 종단면도이다.
도 2는 처리 시스템의 개략 평면도이다.
도 3은 에칭 장치의 구성을 나타낸 개략도이다.
도 4는 COR 처리 후의 웨이퍼 상태를 나타낸 개략 종단면도이다.
도 5는 PHT 처리 후의 웨이퍼 상태를 나타낸 개략 종단면도이다.
도 6은 다른 실시 형태에 따른 에칭 장치의 구성을 나타낸 개략도이다.
도 7은 규불화암모늄의 적외선 흡수 스펙트럼을 도시하는 도면이다.
도 8은 다른 실시 형태에 따른 에칭 장치의 구성을 나타낸 개략도이다.
도 9는 다른 실시 형태에 따른 처리 시스템의 개략 평면도이다.
이하, 본 발명의 바람직한 실시 형태를 설명한다. 먼저, 본 실시 형태에 관한 에칭 방법에 의해 처리되는 기판의 일례인 반도체 웨이퍼의 구조에 대하여 설명한다. 도 1은, 반도체 디바이스로서 DRAM(Dynamic Random Access Memory)이 형성되는 도중의 웨이퍼(W)의 개략 단면도이며, 웨이퍼(W)의 표면(디바이스 형성면)의 일부분을 나타내고 있다. 웨이퍼(W)는 예를 들어 대략 원반형으로 형성된 박판 형상을 이루는 실리콘 웨이퍼이며, Si(실리콘)층의 표면 위에는, 절연막인 BPSG(Boron-doped Phosphorous Silicate Glass)막이 형성되어 있다. BPSG는, 붕소(B)와 인(P)이 들어간 실리콘 산화막(이산화실리콘(SiO2))이다. 이 BPSG막은, CVD(Chemical Vapor Deposition) 장치 등에서 열 CVD법에 의해 웨이퍼(W)의 표면 위에 형성된 CVD계의 실리콘 산화막이다.
BPSG막의 상면에는, 게이트부(G)가 2개 나란히 설치되어 있다. 각 게이트부(G)는, 게이트 전극, 하드 마스크(HM)층 및 측벽부(사이드 월)를 구비하고 있다. 게이트 전극은, 예를 들어 Poly-Si(다결정 실리콘)층이며, BPSG막의 상면에 나란히 형성되어 있다. 각 Poly-Si층의 상면에는, 예를 들어 WSi(텅스텐 실리사이드)층이 형성되어 있다. HM층은, 예를 들어 SiN(질화 실리콘) 등의 절연체로 이루어지고, 각 게이트부(G)에 있어서 각 WSi층의 상면에 각각 형성되어 있다. 측벽부는, 예를 들어 SiN막 등의 절연체이며, 각 게이트부(G)에 있어서 각 Poly-Si층, WSi층 및 HM층의 양 측면을 각각 덮도록 형성되어 있다. 이 SiN막의 하단부는, BPSG막의 상면에 접촉하는 위치까지 형성되어 있다.
또한, BPSG막의 위에는, 2개의 게이트부(G)의 각각의 일부를 덮도록 하여, 예를 들어 HDP-SiO2막(실리콘 산화막)이 형성되어 있다. 이 HDP-SiO2막은, 바이어스 고밀도 플라즈마 CVD법(HDP-CVD법)을 사용하여 형성된 CVD계의 실리콘 산화막(플라즈마 CVD 산화막)이며, 층간 절연막으로서 사용된다. 또한, HDP-SiO2막과 BPSG막은, 모두 CVD계 산화막이지만, HDP-SiO2막이 BPSG막과 비교하여 밀도가 더 높고, 단단한 재료이다. 도 1에는, HDP-SiO2막의 표면에는 아직 막이 형성되어 있지 않고, 노출된 상태로 되어 있다.
HDP-SiO2막에서, 2개의 게이트부(G)끼리의 사이(각 게이트부(G)에 형성된 SiN막끼리의 사이)에는, 콘택트 홀(H)이 형성되어 있다. 콘택트 홀(H)은, HDP-SiO2막의 표면으로부터 BPSG막의 표면까지 연장하도록 형성되어 있다. 콘택트 홀(H)의 내부에서는, 각 게이트부(G)의 HM층의 상면의 일부 및 서로 대향하도록 형성된 SiN막이 각각 노출되어 있고, 콘택트 홀(H)의 저부에서는, BPSG막의 표면이 노출되어 있다. 또한, 콘택트 홀(H)은, 예를 들어 플라즈마 에칭 등에 의해, HDP-SiO2막을 게이트부(G)의 SiN막 및 HM층에 대하여 선택(이방성) 에칭함으로써 형성된 것이다.
이어서, 상기 웨이퍼(W)에 대하여 콘택트 홀(H)의 저부에 노출된 BPSG막의 에칭 처리를 행하는 처리 시스템에 대하여 설명한다. 도 2에 도시하는 처리 시스템(1)은, 웨이퍼(W)를 처리 시스템(1)에 대하여 반출입시키는 반출입부(2), 반출입부(2)에 인접시켜서 설치된 2개의 로드 로크실(3), 각 로드 로크실(3)에 각각 인접시켜서 설치되고, 변질 공정으로서의 COR(Chemical Oxide Removal) 처리 공정 및 가열 공정으로서의 PHT(Post Heat Treatment) 처리 공정을 행하는 2개의 에칭 장치(5), 처리 시스템(1)의 각 부에 제어 명령을 내리는 제어 컴퓨터(8)를 갖고 있다.
여기서, 기판의 표면에 존재하는 실리콘 산화막을 변질시켜서 반응 생성물을 생성하는 처리란, 예를 들어 COR(Chemical Oxide Removal) 처리(화학적 산화물 제거 처리)이다. COR 처리는, 기판에 할로겐 원소를 포함하는 가스와 염기성 가스를 처리 가스로서 공급함으로써, 기판 위의 실리콘 산화막과 처리 가스를 화학 반응시켜, 반응 생성물을 생성시키는 것이다. 할로겐 원소를 포함하는 가스란, 예를 들어 HF 가스, F2 가스, NF3 가스, CH3F 가스, SF6 가스, ClF3 가스로 이루어지는 군으로부터 선택되는 적어도 하나이며, 염기성 가스란 예를 들어 NH3 가스이며, 이 경우, 주로 규불화암모늄((NH4)2SiF6)이나 수분(H2O)을 포함하는 반응 생성물이 생성된다. 또한, 반응 생성물을 가열하여 제거하는 처리란, 예를 들어 PHT(Post Heat Treatment) 처리이다. PHT 처리는, COR 처리가 실시된 후의 반응 생성물을 가열하여, 규불화암모늄 등의 반응 생성물을 기화(승화)시키는 처리이다.
반출입부(2)는, 예를 들어 대략 원반 형상을 이루는 웨이퍼(W)를 반송하는 제1 웨이퍼 반송 기구(11)가 내부에 설치된 반송실(12)을 갖고 있다. 제1 웨이퍼 반송 기구(11)는, 웨이퍼(W)를 대략 수평으로 보유 지지하는 2개의 반송 아암(11a, 11b)을 갖고 있다. 반송실(12)의 일 측방에는, 웨이퍼(W)를 복수매 나란히 수용 가능한, 예를 들어 3개의 캐리어(13a)를 재치하는 재치대(13)가 구비되어 있다. 또한, 반송실(12)의 다른 측방에는 웨이퍼(W)를 회전시켜서 편심량을 광학적으로 구하여 위치 정렬을 행하는 오리엔터(14)가 설치되어 있다.
이와 같은 반출입부(2)에 있어서, 웨이퍼(W)는 반송 아암(11a, 11b)에 의해 보유 지지되고, 제1 웨이퍼 반송 기구(11)의 구동에 의해 대략 수평면 내에서 회전 및 직진 이동, 또한 승강됨으로써, 원하는 위치에 반송된다. 그리고, 재치대(13) 위의 캐리어(13a), 오리엔터(14), 로드 로크실(3)에 대하여 각각 반송 아암(11a, 11b)이 진퇴됨으로써 반출입되도록 되어 있다.
각 로드 로크실(3)은 반송실(12)과의 사이에 각각 게이트 밸브(16)가 구비된 상태에서, 반송실(12)에 각각 연결되어 있다. 각 로드 로크실(3) 내에는, 웨이퍼(W)를 반송하는 제2 웨이퍼 반송 기구(17)가 설치되어 있다. 제2 웨이퍼 반송 기구(17)는, 웨이퍼(W)를 대략 수평으로 보유 지지하는 반송 아암(17a)을 갖고 있다. 또한, 로드 로크실(3)은 진공화 가능하게 되어 있다.
이와 같은 로드 로크실(3)에 있어서, 웨이퍼(W)는 반송 아암(17a)에 의해 보유 지지되고, 제2 웨이퍼 반송 기구(17)의 구동에 의해 대략 수평면 내에서 회전 및 직진 이동, 또한 승강됨으로써 반송된다. 그리고, 각 로드 로크실(3)에 대하여 종렬로 연결된 에칭 장치(5)에 대하여 반송 아암(17a)이 진퇴됨으로써, 에칭 장치(5)에 대하여 웨이퍼(W)가 반출입된다.
도 3에 도시한 바와 같이, 에칭 장치(5)는 밀폐 구조의 챔버(40)를 구비하고 있고, 챔버(40)의 내부는, 웨이퍼(W)를 수납하는 처리실(처리 공간)(41)로 되어 있다. 챔버(40)의 내부에는, 웨이퍼(W)를 대략 수평으로 한 상태에서 재치시키는 재치대(42)가 설치되어 있다. 또한, 에칭 장치(5)에는, 처리실(41)에 가스를 공급하는 가스 공급 기구(43), 처리실(41) 내를 배기하는 배기 기구(44)가 설치되어 있다.
챔버(40)의 측벽부에는, 웨이퍼(W)를 처리실(41) 내에 반출입시키기 위한 반입출구(53)가 형성되어 있고, 이 반입출구(53)를 개폐하는 게이트 밸브(54)가 설치되어 있다. 처리실(41)은 로드 로크실(3)과의 사이에 반입출구(53) 및 게이트 밸브(54)가 구비된 상태에서, 로드 로크실(3)에 연결되어 있다.
챔버(40)의 상부에는, 공급되는 가스의 플라즈마를 생성하는 리모트 플라즈마 생성 장치(100)가 설치되어 있다. 리모트 플라즈마 생성 장치(100)에는, 마이크로파를 전파시키는 도파관(101)이 접속되고, 도파관(101)은 마이크로파를 발생시키는 마이크로파 발생 장치(102)에 접속되어 있다. 리모트 플라즈마 생성 장치(100)와 챔버(40)의 사이에는, 플라즈마 도입로(103)가 형성되어 있다. 또한, 마이크로파의 발생 방식은 특별히 한정되지 않고, 마그네트론이나 엑사이터 등이 사용된다.
재치대(42)는, 평면에서 보아 대략 원형을 이루고 있고, 챔버(40)의 저부에 고정되어 있다. 재치대(42)의 내부에는, 재치대(42)의 온도를 조절하는 온도 조절기(55)가 설치되어 있다. 온도 조절기(55)는, 예를 들어 온도 조절용의 액체(예를 들어 물 등)가 순환되는 관로를 구비하고 있고, 이와 같은 관로 내를 흐르는 액체와 열교환이 행해짐으로써, 재치대(42)의 상면의 온도가 조절되고, 또한, 재치대(42)와 재치대(42) 위의 웨이퍼(W)와의 사이에서 열교환이 행해짐으로써, 웨이퍼(W)의 온도가 조절되도록 되어 있다. 또한, 온도 조절기(55)는, 이와 같은 것에 한정되지 않고, 예를 들어 저항 열을 이용하여 재치대(42) 및 웨이퍼(W)를 가열하는 전기 히터 등이어도 된다.
가스 공급 기구(43)는, 불화수소 가스(HF)를 공급하는 불화수소 가스 공급로(61), 암모니아 가스(NH3)를 공급하는 암모니아 가스 공급로(62), 불활성 가스로서 아르곤 가스(Ar)를 공급하는 아르곤 가스 공급로(63), 불활성 가스로서 질소 가스(N2)를 공급하는 질소 가스 공급로(64)를 구비하고 있다. 불화수소 가스 공급로(61)는, 챔버(40)의 천장부를 관통하도록 설치된 가스 공급 노즐(104)에 접속되어 있고, 불화수소 가스는, 가스 공급 노즐(104)을 통해 처리실(41)에 도입된다. 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)는, 리모트 플라즈마 생성 장치(100)에 접속되어 있다.
또한, 불화수소 가스 공급로(61)에는, 불화수소 가스 공급로(61)의 개폐 동작 및 불화수소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(72)가 설치되어 있다. 불화수소 가스 공급로(61)는, 불화수소 가스 공급원(71)에 접속되어 있다. 또한, 암모니아 가스 공급로(62)에는, 암모니아 가스 공급로(62)의 개폐 동작 및 암모니아 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(74)가 설치되어 있다. 암모니아 가스 공급로(62)는, 암모니아 가스 공급원(73)에 접속되어 있다. 또한, 아르곤 가스 공급로(63)에는, 아르곤 가스 공급로(63)의 개폐 동작 및 아르곤 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(76)가 설치되어 있다. 아르곤 가스 공급로(63)는, 아르곤 가스 공급원(75)에 접속되어 있다. 또한, 질소 가스 공급로(64)에는, 질소 가스 공급로(64)의 개폐 동작 및 질소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(78)가 설치되어 있다. 질소 가스 공급로(64)는, 질소 가스의 공급원(77)에 접속되어 있다.
배기 기구(44)는, 개폐 밸브(82), 강제 배기를 행하기 위한 배기 펌프(83)가 설치된 배기로(85)를 구비하고 있다. 배기로(85)의 일단은, 챔버(40)의 저부에 접속되어 있다.
또한, 에칭 장치(5)의 게이트 밸브(54), 온도 조절기(55), 유량 조정 밸브(72, 74, 76, 78), 개폐 밸브(82), 배기 펌프(83) 등의 각 부의 동작은, 제어 컴퓨터(8)의 제어 명령에 의해 각각 제어되도록 되어 있다. 즉, 가스 공급 기구(43)에 의한 불화수소 가스, 암모니아 가스, 아르곤 가스, 질소 가스의 공급, 배기 기구(44)에 의한 배기, 온도 조절기(55)에 의한 온도 조절 등은, 제어 컴퓨터(8)에 의해 제어된다.
처리 시스템(1)의 각 기능 요소는, 신호 라인을 통해 처리 시스템(1) 전체의 동작을 자동 제어하는 제어 컴퓨터(8)에 접속되어 있다. 여기서, 기능 요소란, 예를 들어 상술한 제1 웨이퍼 반송 기구(11), 제2 웨이퍼 반송 기구(17), 에칭 장치(5)의 게이트 밸브(54), 온도 조절기(55), 유량 조정 밸브(72, 74, 76, 78), 개폐 밸브(82), 배기 펌프(83), 마이크로파 발생 장치(102) 등의, 소정의 프로세스 조건을 실현하기 위해 동작하는 모든 요소를 의미하고 있다. 제어 컴퓨터(8)는, 전형적으로는, 실행하는 소프트웨어에 의존하여 임의의 기능을 실현할 수 있는 대형 기계(슈퍼 컴퓨터)이다.
도 2에 도시한 바와 같이, 제어 컴퓨터(8)는, CPU(중앙 연산 장치)를 구비한 연산부(8a)와, 연산부(8a)에 접속된 입출력부(8b)와, 입출력부(8b)에 삽입 장착되어 제어 소프트웨어를 저장한 기억 매체(8c)를 갖는다. 이 기억 매체(8c)에는, 제어 컴퓨터(8)에 의해 실행됨으로써 처리 시스템(1)에 후술하는 소정의 웨이퍼 처리 방법을 실행시키는 제어 소프트웨어(프로그램)이 기록되어 있다. 제어 컴퓨터(8)는 당해 제어 소프트웨어를 실행함으로써, 처리 시스템(1)의 각 기능 요소를, 소정의 프로세스 레시피에 의해 정의된 다양한 프로세스 조건(예를 들어, 처리실(41) 내의 압력 등)이 실현되도록 제어한다. 즉, 후에 상세하게 설명하는 바와 같이, 에칭 장치(5)에서의 COR 처리 공정 및 PHT 처리 공정을 이 순서대로 행하는 에칭 방법을 실현하는 제어 명령을 내린다.
기억 매체(8c)는, 제어 컴퓨터(8)에 고정적으로 설치되는 것, 또는, 제어 컴퓨터(8)에 설치된 도시하지 않은 판독 장치에 착탈 가능하게 장착되어 당해 판독 장치에 의해 판독 가능한 것이어도 된다. 일 예로서, 기억 매체(8c)는, 처리 시스템(1)의 제조사의 서비스 맨에 의해 제어 소프트웨어가 인스톨된 하드디스크 드라이브이다. 다른 예로서, 기억 매체(8c)는, 제어 소프트웨어가 기입된 CD-ROM 또는 DVD-ROM과 같은 이동 디스크이다. 이러한 이동 디스크는, 제어 컴퓨터(8)에 설치된 도시하지 않은 광학적 판독 장치에 의해 판독된다. 또한, 기억 매체(8c)는, RAM(random access memory) 또는 ROM(read only memory) 중 어느 형식의 것이어도 된다. 또한, 기억 매체(8c)는 카세트식의 ROM과 같은 것이어도 된다. 요컨대, 컴퓨터의 기술 분야에서 알려져 있는 임의의 것을 기억 매체(8c)로서 사용하는 것이 가능하다. 또한, 복수의 처리 시스템(1)이 배치되는 공장에서는, 각 처리 시스템(1)의 제어 컴퓨터(8)를 통괄적으로 제어하는 관리 컴퓨터에, 제어 소프트웨어가 저장되어 있어도 된다. 이 경우, 각 처리 시스템(1)은, 통신 회선을 통해 관리 컴퓨터에 의해 조작되어, 소정의 프로세스를 실행한다.
이어서, 이상과 같이 구성된 처리 시스템(1)에서의 웨이퍼(W)의 에칭 처리 방법에 대하여 설명한다.
먼저, 도 1에 도시한 바와 같은 HDP-SiO2막에 콘택트 홀(H)이 형성된 웨이퍼(W)가 캐리어(13a) 내에 수납되어, 처리 시스템(1)에 반송된다. 처리 시스템(1)에서는, 도 2에 도시한 바와 같이, 복수매의 웨이퍼(W)가 수납된 캐리어(13a)가 재치대(13) 위에 재치되고, 제1 웨이퍼 반송 기구(11)에 의해 캐리어(13a)로부터 1매의 웨이퍼(W)가 취출되어, 로드 로크실(3)에 반입된다. 로드 로크실(3)에 웨이퍼(W)가 반입되면, 로드 로크실(3)이 밀폐되고 감압된다. 그 후, 게이트 밸브(54)가 열리고, 웨이퍼(W)는 제2 웨이퍼 반송 기구(17)에 의해 로드 로크실(3)로부터 반출되어, 에칭 장치(5)의 반입출구(53)를 통과하여 처리실(41)에 반입된다.
처리실(41)에서, 웨이퍼(W)는 디바이스 형성면을 상면으로 한 상태에서, 제2 웨이퍼 반송 기구(17)의 반송 아암(17a)으로부터 재치대(42)에 전달된다. 웨이퍼(W)가 반입되면 반송 아암(17a)이 처리실(41)로부터 퇴출되고, 반입출구(53)가 폐쇄되어 처리실(41)이 밀폐된다. 그 후, COR 처리 공정이 개시된다.
처리실(41)이 밀폐된 후, 리모트 플라즈마 생성 장치(100)에 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)로부터 각각 암모니아 가스, 아르곤 가스, 질소 가스가 공급된다. 계속해서, 마이크로파 발생 장치(102)에 있어서, 예를 들어 2.45GHz의 마이크로파가 발진되고, 마이크로파는, 도파관(101)을 통해 리모트 플라즈마 생성 장치(100)에 도입된다. 이에 의해, 암모니아 가스, 아르곤 가스, 질소 가스의 플라즈마가 생성되고, 각 가스의 플라즈마는, 플라즈마 도입로(103)를 통해 처리실(41)에 도입된다. 또한, 재치대(42) 위의 웨이퍼(W)의 온도는, 온도 조절기(55)에 의해 소정의 목표 값(예를 들어 약 35℃ 정도)으로 조절되고, 처리실(41) 내의 압력은, 대기압보다 감압된 상태로 되어 있다.
그 후, 불화수소 가스 공급로(61)로부터 가스 공급 노즐(104)을 통해 처리실(41)에 불화수소 가스가 공급된다. 이때, 처리실(41)에 미리 도입되어 있는 암모니아 가스, 아르곤 가스, 질소 가스의 플라즈마에 의해 불화수소 가스도 플라즈마화된다. 이렇게 하여 처리실(41)의 분위기는, 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스의 플라즈마 처리 분위기로 되어, 처리실(41) 내에 있는 웨이퍼(W)의 표면에 혼합 가스의 플라즈마가 공급되게 된다.
그리고, 웨이퍼(W) 표면의 콘택트 홀(H)의 저부에서 노출되는 BPSG막은, 불화수소 가스의 플라즈마 및 암모니아 가스의 플라즈마와 화학 반응을 일으켜서, 반응 생성물로 변질된다(도 4 참조). 반응 생성물로서는, 규불화암모늄((NH4)2SiF6)이나 수분(H2O) 등이 생성된다. 또한, 이 화학 반응은 등방적으로 진행되므로, 반응 생성물은 콘택트 홀(H)의 저부로부터 Si층의 상면까지 하방으로 진행됨과 함께, 횡방향으로도 동시에 진행된다.
또한, COR 처리 중에는, 각 처리 가스의 공급 유량, 불활성 가스의 공급 유량, 배기 유량 등을 조절함으로써, 처리 분위기가 대기압보다 감압된 일정한 압력(예를 들어 약 80mTorr(약 10.7Pa 정도))으로 유지되도록 조절된다. 또한, 반응 생성물 중의 규불화암모늄의 승화점은 약 100℃이고, 웨이퍼(W)의 온도를 100℃ 이상으로 하면, 반응 생성물의 생성이 양호하게 행하여지지 않게 될 우려가 있다. 그 때문에, 웨이퍼(W)의 온도는 약 100℃ 이하로 하는 것이 바람직하다. 또한, 실리콘 산화막의 종류에 따라, 실리콘 산화막의 온도 및 혼합 가스 중의 불화수소 가스의 혼합비 등을 조절함으로써, 화학 반응을 촉진할 수 있어, 반응 생성물의 생성량 등을 제어할 수 있다. 이에 의해, 이후에 설명하는 PHT 처리 후의 에칭량을 제어할 수 있다.
그런데, COR 처리에서는, BPSG막의 상방에 형성된 HDP-SiO2막에서도, 혼합 가스 플라즈마와의 화학 반응이 가능하기 때문에, HDP-SiO2막이 변질될 우려가 있다. 이 HDP-SiO2막의 변질을 억제하기 위해서는, 혼합 가스 중의 암모니아 가스의 혼합비를 불화수소 가스의 혼합비보다 작게 하면 된다. 즉, 암모니아 가스의 공급 유량을, 불화수소 가스의 공급 유량보다 작게 하면 된다. 그렇게 하면, 화학 반응이 BPSG막에서 활발하게 진행되고 있는 동안에, HDP-SiO2막에서는, 화학 반응이 진행되는 것을 방지할 수 있다.
상기 화학 반응에 의해 반응 생성물의 층이 충분히 형성된 후, 마이크로파의 공급이 정지되고, 불화수소 가스, 암모니아 가스, 아르곤 가스의 공급도 정지된다. 또한, 처리실(41) 내가 소정의 시간 동안 강제 배기되어, 처리실(41)로부터 불화수소 가스 및 암모니아 가스가 강제 배기된다. 이에 의해, COR 처리 공정이 종료된다. 계속해서, PHT 처리 공정이 개시된다.
PHT 처리 공정에서의 처리실(41) 내의 분위기는, COR 처리 공정에서부터 계속 공급되고 있는 질소 가스에 의해, 질소 분위기로 되어 있다. 이때의 분위기 압력은, 후술하는 마이크로파의 공급시에 리모트 플라즈마 생성 장치(100) 및 처리실(41)에서, 질소 가스의 플라즈마가 생성되지 않는 소정의 압력(예를 들어 500Pa 이상)으로 조절된다. 또한, PHT 처리 공정에서의 웨이퍼(W)의 온도는, COR 처리 공정에서의 웨이퍼(W)의 온도와 동등한 온도로 조절되어 있다.
이어서, 마이크로파를 리모트 플라즈마 생성 장치(100)에 공급한다. 마이크로파의 파워는, 100 내지 1000W인 것이 바람직하다. 상술한 바와 같이, 리모트 플라즈마 생성 장치(100)는, 플라즈마가 생성되지 않는 조건 하에 있기 때문에, 리모트 플라즈마 생성 장치(100)에 공급된 마이크로파는, 질소 가스의 플라즈마를 생성하지 않고, 플라즈마 도입로(103)를 통해 처리실(41)에 도입된다.
처리실(41)에 도입된 마이크로파는, COR 처리 공정에서 생성된 반응 생성물에 조사된다. 이때, 반응 생성물의 일부인 수분(H2O)에도 마이크로파가 조사된다. 수분은 마이크로파에 의해 가열되기 쉬운 성질을 갖고 있기 때문에, 반응 생성물에 마이크로파가 조사됨으로써, 반응 생성물 중의 수분의 온도가 단시간에 상승된다. 즉, 반응 생성물 전체의 온도도 상승된다. 한편, 실리콘 웨이퍼(W)는 마이크로파에 의해 가열되기 어려운 성질을 갖고 있기 때문에, 처리실(41)에 도입된 마이크로파의 조사를 받아도 웨이퍼(W)의 온도는 거의 상승되지 않는다. 즉, PHT 처리 공정에서는, 반응 생성물만이 선택적으로 가열되는 상태에서 반응 생성물의 승화 반응이 진행되게 된다. 이에 의해, 웨이퍼(W)의 온도를 상승시키지 않고 BPSG막 내에서 반응 생성물을 제거할 수 있다.
COR 처리 공정에서 생성된 반응 생성물이 충분히 제거된 시점에서, PHT 처리 공정은 종료된다.
이상과 같은 COR 처리 공정 및 PHT 처리 공정은, 원하는 에칭량이 얻어질 때까지 반복해서 행하여진다. 이때, PHT 처리 공정 후에 다시 COR 처리 공정을 행하는 경우에는, PHT 처리 공정에서 웨이퍼(W)가 가열되어 있지 않으므로, 웨이퍼(W)의 온도가 대략 COR 처리에 적합한 온도로 되어 있다. 이 때문에, COR 처리 전의 웨이퍼(W)의 온도 조절에 긴 시간을 들이지 않고, 상술한 COR 처리를 곧바로 개시할 수 있다.
원하는 에칭량이 얻어질 때까지 COR 처리 공정과 PHT 처리 공정을 반복해서 행함으로써, 도 5에 도시한 바와 같이, Si층의 상방에 콘택트 홀(H)의 저부와 연통하는 공간(H')이 형성되어, BPSG막의 새로운 표면이 노출된다.
그 후, 배기 기구(44)에 의해, 처리실(41) 내가 강제 배기되어 감압된다. 강제 배기가 종료되면, 게이트 밸브(54)가 개구되어, 제2 웨이퍼 반송 기구(17)에 의해 처리실(41)로부터 웨이퍼(W)가 반출되어, 웨이퍼(W)는 반입출구(53)를 통해 로드 로크실(3)에 반입된다.
그리고, 게이트 밸브(54)가 폐쇄된 후, 로드 로크실(3)과 반송실(12)이 연통된다. 계속해서, 제1 웨이퍼 반송 기구(11)에 의해, 웨이퍼(W)가 로드 로크실(3)로부터 반출되어, 재치대(13) 위의 캐리어(13a)로 되돌려진다. 이상과 같이 하여, 처리 시스템(1)에서의 일련의 에칭 처리 공정이 종료된다.
본 실시 형태에 따른 에칭 방법에 의하면, 동일 챔버 내에서 COR 처리 공정과 PHT 처리 공정을 행함으로써, 종래 필요했던 COR 처리 공정용 변질 챔버와 PHT 처리 공정용 가열 챔버의 사이의 웨이퍼의 반송 동작을 생략할 수 있다. 또한, PHT 처리 공정에서 웨이퍼 온도를 상승시키지 않고 반응 생성물을 가열할 수 있기 때문에, PHT 처리 공정 후에 다시 COR 처리 공정을 행하는 경우의 웨이퍼(W)의 온도 조절 시간을 단축할 수 있다. 결과적으로 스루풋을 향상시킬 수 있다.
또한, PHT 처리 공정에서는, COR 처리 공정에서 플라즈마 생성용으로서 공급되는 마이크로파를 그대로 이용할 수 있다. 이 때문에, PHT 처리 공정용에 새로운 열원 등을 설치할 필요가 없어, 에칭 장치의 제조 비용을 억제할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면 특허 청구 범위에 기재된 기술적 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있음은 명확하며, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것이라고 이해된다.
예를 들어, COR 처리 공정에서 공급되는 처리 가스의 종류는, 이상의 실시 형태에 나타낸 것에 한정되지 않는다. HF 가스 대신에 F2 가스, NF3 가스, CH3F 가스, SF6 가스, ClF3 가스 중 어느 하나를 사용해도 되고, 2종류 이상 혼합시켜도 된다. 즉, COR 처리 공정에서 공급되는 처리 가스가 할로겐 원소를 포함하는 가스와 염기성 가스를 포함하는 혼합 가스이면 된다.
또한, 불활성 가스의 종류도 한정되는 것은 아니며, 예를 들어 헬륨 가스(He), 크세논 가스(Xe) 중 어느 하나이어도 되고, 또는, 아르곤 가스, 질소 가스, 헬륨 가스, 크세논 가스 중 2종류 이상의 가스를 혼합한 것이어도 된다. 단, PHT 처리 공정에서 공급되는 불활성 가스는, 플라즈마가 생성되기 어려운 성질을 갖는 가스인 것이 바람직하다.
또한, 상기 실시 형태에서는, 실리콘 산화막을 갖는 기판으로서, 반도체 웨이퍼인 실리콘 웨이퍼(W)를 예시했지만, 기판은 이와 같은 것에 한정되지 않고, 다른 종류의 것, 예를 들어 LCD 기판용 글래스, CD 기판, 프린트 기판, 세라믹 기판 등이어도 된다.
또한, 처리 시스템(1)에서 처리되는 기판의 구조는, 이상의 실시 형태에서 설명한 것에 한정되지는 않는다. 또한, 처리 시스템(1)에서 실시되는 에칭은, 실시 형태에 나타낸 바와 같은, 캐패시터(C)의 형성 전에 콘택트 홀(H)의 저부에 행하기 위한 것에 한정되지는 않고, 본 발명은 다양한 부분의 에칭 방법에 적용할 수 있다.
처리 시스템(1)에서 에칭을 실시하는 대상물로 되는 실리콘 산화막도, BPSG막에 한정되지는 않고, 예를 들어 HDP-SiO2막 등, 다른 종류의 실리콘 산화막이어도 된다.
또한, 기판에 형성된 CVD계 산화막에 대해서는, 그 CVD계 산화막의 성막에 사용된 CVD법의 종류는, 특별히 한정되지 않는다. 예를 들어 열 CVD법, 상압 CVD법, 감압 CVD법, 플라즈마 CVD법 등이어도 된다. 또한, 본 발명은 CVD계 산화막 이외의 실리콘 산화막, 예를 들어 자연 산화막, 레지스트 제거 공정 등에서의 약액 처리에 의해 발생한 화학적 산화막, 열산화법에 의해 형성된 열산화막 등의 실리콘 산화막의 에칭에 적용할 수도 있다.
또한, 상기 실시 형태에서는, COR 처리 공정에서 마이크로파를 사용하여 리모트 플라즈마가 생성되도록 에칭 장치(5)를 구성했지만, 처리실(41) 내에서 플라즈마가 생성되도록 에칭 장치(5)를 구성해도 된다. 또한, 플라즈마의 생성 방법은, 마이크로파를 사용한 것에 한정되지 않는다. 즉, PHT 처리 공정용에 마이크로파 발생 장치(102)를 설치하고, COR 처리 공정에서의 플라즈마 생성용으로서 별도의 고주파 전원 등을 설치하여, 주지의 플라즈마 생성 방법에 의해 플라즈마를 생성해도 된다. 단, 상기 실시 형태와 같이, COR 처리 공정에서 사용된 플라즈마 생성용의 마이크로파를 PHT 처리 공정에서도 사용 가능한 장치 구성으로 하는 것이 에칭 장치(5)를 더 간이적인 것으로 할 수 있다. 또한, 플라즈마 생성 조건(챔버(40)의 압력이나 챔버(40) 내의 온도, 마이크로파의 파워 등)은, 플라즈마 생성 방법이나 에칭 장치(5)의 구성에 기초하여 적절히 변경되는 것이다. 즉, 상기 실시 형태에서 설명한 작용 효과를 향수하기 위해서는, COR 처리 공정에서 플라즈마가 생성되고, PHT 처리 공정에서 플라즈마가 생성되지 않는 조건을 정하면 된다.
또한, COR 처리 공정에서는 플라즈마를 생성하지 않도록 해도 된다. 이 경우, 다른 실시 형태에 따른 에칭 장치(5')는, 예를 들어 도 6에 도시한 바와 같이, 챔버(40)의 천장부에, 화살표로 도시한 바와 같이, 가스를 토출시키는 복수의 토출구(도시하지 않음)를 갖는 샤워 헤드(52)가 설치되고, 샤워 헤드(52)에 불화수소 가스 공급로(61), 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)가 접속되도록 구성된다. 당해 에칭 장치(5')에서는, 마이크로파 발생 장치(102)에 접속된 도파관(101)이 챔버(40)의 측벽에 접속되어, 처리실(41)에 마이크로파를 도입할 수 있도록 되어 있다.
이러한 에칭 장치(5')를 사용한 COR 처리 공정에서는, 예를 들어 샤워 헤드(52)를 통해 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스가 처리실(41)에 직접 도입되어 반응 생성물이 생성된다. 이때, 마이크로파는 공급되지 않는다. 그 후, PHT 처리 공정에서 처리실(41)에 마이크로파를 도입하여 반응 생성물을 가열, 제거한다. 즉, 이러한 장치 구성이어도, PHT 처리 공정에서 웨이퍼(W)의 온도를 상승시키지 않고 반응 생성물을 가열할 수 있다.
이상과 같이, 반응 생성물의 가열에 마이크로파를 사용하는 경우에는, COR 처리 공정에서의 COR 처리의 형태에 관계없이, PHT 처리 공정에서 마이크로파를 챔버(40) 내에 도입하는 구성을 가진 마이크로파 도입 기구가 설치되어 있으면 된다. 이에 의해, PHT 처리 공정에서 웨이퍼(W)의 온도를 상승시키지 않고 반응 생성물을 가열할 수 있다는 상기 실시 형태에서 설명한 작용 효과를 향수할 수 있다.
여기까지의 설명에서는, PHT 처리 공정에서의 반응 생성물의 가열에 마이크로파를 사용하는 것으로 했지만, 반응 생성물의 가열 수단은 마이크로파의 조사에 한정되는 것은 아니며, 반응 생성물을 선택적으로 가열하는 것이 가능한 가열 수단이라면, 기타의 가열 수단을 사용해도 된다. 이어서, 다른 가열 수단의 예에 대해 설명한다.
(적외광의 조사)
예를 들어, 반응 생성물에 소정의 파장을 갖는 적외광(적외선)을 조사함으로써, 반응 생성물을 선택적으로 가열해도 된다. 실리콘은, 300℃ 정도의 온도라면 소정의 파장의 적외광을 투과시키는 성질을 갖고 있기 때문에, PHT 처리 공정에서의 실리콘 웨이퍼(W)의 온도(상기 실시 형태에서는 COR 처리 공정과 마찬가지의 온도)라면, 웨이퍼(W)는 적외광을 투과시킨다. 한편, 반응 생성물인 규불화암모늄은, 적외광을 흡수하는 성질을 갖고 있다. 즉, 반응 생성물에 적외광을 조사하면, 웨이퍼(W)는 가열되지 않고 반응 생성물이 선택적으로 가열되게 된다. 단, 적외광의 파장이 너무 긴 경우에는, 적외광이 실리콘에 흡수되게 된다. 즉, 상기의 「소정의 파장」이란, 반응 생성물이 생성된 기판을 적외광이 투과하는 것이 가능한 파장이다.
여기서, 도 7에 본원 발명자들에 의해 측정된, 반응 생성물로서 생성된 규불화암모늄의 적외선 흡수 스펙트럼을 나타낸다. 도 7에 나타내는 바와 같이, 규불화암모늄의 흡광도(Absorbance)의 피크는 몇 개 발생하지만, 실리콘 웨이퍼(W)를 투과하고, 또한, 규불화암모늄이 흡수하는 파장으로서, 적외광의 파장은, 최초의 피크를 포함하는 2.5 내지 4.0㎛인 것이 바람직하다. 보다 바람직하게는, 규불화암모늄의 흡광도가 높아지는 2.9 내지 3.2㎛이다.
이어서, 반응 생성물에 적외광을 조사하는 경우의 에칭 장치(5")의 구성의 일례에 대하여 설명한다. 다른 실시 형태에 따른 에칭 장치(5")는, 도 8에 도시한 바와 같이, 챔버(40)의 측벽에 혼합 가스 공급 노즐(110)이 설치되고, 혼합 가스 공급 노즐(110)에 불화수소 가스 공급로(61), 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)가 접속되어 있다. 챔버(40)의 천장부에는, 적외광이 투과하는 투과창(111)이 설치되고, 챔버(40)의 상방에는, 적외광을 발생시키는 광원으로서 적외선 할로겐 램프(112)가 복수 설치되어 있다. 각 적외선 할로겐 램프(112)는, 전원(113)에 접속되어 있다. 또한, 재치대(42)의 내부에는, 웨이퍼(W)의 하면을 지지하는 것이 가능한 리프트 핀(114)이 설치되고, 리프트 핀(114)은 연직 방향으로 이동 가능하게 구성되어 있다. 즉, 리프트 핀(114)을 상하 이동시킴으로써, 웨이퍼(W)를 승강시킬 수 있다. 또한, 도 8에는, 온도 조절기(55)를 도시하고 있지 않다.
이러한 에칭 장치(5")를 사용한 경우, COR 처리 공정에서, 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스를 혼합 가스 공급 노즐(110)로부터 처리실(41)에 도입함으로써 반응 생성물이 생성된다. 그 후의 PHT 처리 공정에서는, 리프트 핀(114)을 밀어올림으로써 웨이퍼(W)를 투과창(111)에 근접시킨 후, 적외선 할로겐 램프(112)를 넣어 웨이퍼(W)에 적외광을 조사한다.
그리고, 적외광이 반응 생성물에 흡수됨으로써, 반응 생성물의 온도가 상승하여, 반응 생성물이 승화한다. 한편, 적외광은 웨이퍼(W)를 투과하기 때문에, 웨이퍼(W)의 온도는 상승되지 않는다. 즉, 웨이퍼(W)의 온도를 상승시키지 않고 반응 생성물을 제거할 수 있다. 또한, 본 실시 형태에서는, 웨이퍼(W)를 상승시켜서 광원에 근접시켰기 때문에, 재치대(42)에 웨이퍼(W)가 재치된 상태에 비해, 반응 생성물이 가열되기 쉽게 되어 있다.
또한, 적외광을 발생시키는 광원은, 적외선 할로겐 램프(112)에 한정되지 않고, 기타의 적외선 램프나 적외선 LED, 적외선 레이저이어도 된다. 또한, 광원의 수도 특별히 한정되지 않고, 각 광원의 조사 범위, 웨이퍼(W)의 사이즈 등에 따라서 적절히 변경된다. 또한, 광원의 설치 위치는, 챔버(40)의 상부인 것에 한정되지 않고, 반응 생성물에 적외광을 조사 가능한 위치이면 된다. 또한, 웨이퍼(W)의 승강 기구는 리프트 핀(114)을 사용하는 승강 기구에 한정되지 않는다.
또한, 처리 시스템(1)의 구조는, 이상의 실시 형태에 나타낸 것에 한정되지는 않는다. 예를 들어, 에칭 장치 이외에, 성막 장치를 구비한 처리 시스템이어도 된다. 예를 들어 도 9에 나타내는 처리 시스템(90)과 같이, 웨이퍼 반송 기구(91)를 구비한 공통 반송실(92)을 반송실(12)에 대하여 로드 로크실(93)을 통하여 연결시키고, 이 공통 반송실(92)의 주위에, 에칭 장치(95), 예를 들어 CVD 장치 등의 성막 장치(97)를 배치한 구성으로 해도 된다. 이 처리 시스템(90)에서는, 웨이퍼 반송 기구(91)에 의해, 로드 로크실(93), 에칭 장치(95), 성막 장치(97)에 대하여 웨이퍼(W)를 각각 반출입시키도록 되어 있다. 공통 반송실(92) 내는 진공화 가능하게 되어 있다. 즉, 공통 반송실(92) 내를 진공 상태로 함으로써, 웨이퍼 반송 기구(91)에 의해 에칭 장치(95)로부터 반출된 웨이퍼(W)를 대기 중의 산소에 접촉시키지 않고, 성막 장치(97)에 반입할 수 있다. 따라서, PHT 처리 후의 웨이퍼(W)에 자연 산화막이 부착되는 것을 방지할 수 있어, 성막(캐패시터(C)의 형성)을 적절하게 행할 수 있다.
본 발명은 실리콘 웨이퍼의 표면에 형성된 실리콘 산화막의 에칭에 적용할 수 있다.
W: 웨이퍼 1: 처리 시스템
3: 로드 로크실 5: 에칭 장치
8: 제어 컴퓨터 40: 챔버
41: 처리실 42: 재치대
43: 가스 공급 기구 44: 배기 기구
52: 샤워 헤드 53: 반입출구
54: 게이트 밸브 55: 온도 조절기
61: 불화수소 가스 공급로 62: 암모니아 가스 공급로
63: 아르곤 가스 공급로 64: 질소 가스 공급로
71: 불화수소 가스 공급원 72: 유량 조정 밸브
73: 암모니아 가스 공급원 74: 유량 조정 밸브
75: 아르곤 가스 공급원 76: 유량 조정 밸브
77: 질소 가스 공급원 78: 유량 조정 밸브
82: 개폐 밸브 83: 배기 펌프
85: 배기로 100: 리모트 플라즈마 생성 장치
101: 도파관 102: 마이크로파 발생 장치
103: 플라즈마 도입로 104: 가스 공급 노즐
110: 혼합 가스 공급 노즐 111: 투과창
112: 적외선 할로겐 램프 113: 전원
114: 리프트 핀

Claims (16)

  1. 실리콘 산화막의 표면에 할로겐 원소를 포함하는 가스 및 염기성 가스를 포함하는 혼합 가스를 공급하여, 상기 실리콘 산화막을 변질시켜서 반응 생성물을 생성하는 변질 공정과, 상기 반응 생성물을 가열하여 제거하는 가열 공정을 갖는 실리콘 산화막의 에칭 방법으로서,
    상기 변질 공정과 상기 가열 공정을 동일한 챔버 내에서 행하고,
    상기 가열 공정에서 상기 반응 생성물을 선택적으로 가열하는 가열 수단에 의해 상기 반응 생성물을 가열하는, 에칭 방법.
  2. 제1항에 있어서,
    상기 가열 수단은 상기 반응 생성물에 마이크로파를 조사하는 것인, 에칭 방법.
  3. 제2항에 있어서,
    상기 변질 공정에서 상기 마이크로파에 의해 상기 혼합 가스의 플라즈마를 생성하는, 에칭 방법.
  4. 제3항에 있어서,
    상기 플라즈마는 리모트 플라즈마인, 에칭 방법.
  5. 제1항에 있어서,
    상기 가열 수단은 상기 반응 생성물에 소정의 파장을 갖는 적외광을 조사하는 것인, 에칭 방법.
  6. 제5항에 있어서,
    상기 적외광의 상기 소정의 파장은 2.5 내지 4.0㎛인, 에칭 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 가열 공정에서, 상기 실리콘 산화막을 갖는 기판을, 상기 적외광을 발생시키는 광원에 근접시키는, 에칭 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 할로겐 원소를 포함하는 가스는, HF 가스, F2 가스, NF3 가스, CH3F 가스, SF6 가스, ClF3 가스 중 적어도 어느 하나이고,
    상기 염기성 가스는 NH3 가스인, 에칭 방법.
  9. 감압 가능하게 구성된 챔버와, 상기 챔버 내에서 기판을 재치하는 재치대와, 상기 챔버 내에 할로겐 원소를 포함하는 가스 및 염기성 가스를 포함하는 혼합 가스를 공급하는 혼합 가스 공급로를 구비한 실리콘 산화막의 에칭 장치로서,
    상기 실리콘 산화막을 변질시켜서 반응 생성물을 생성한 상기 챔버 내에서, 상기 반응 생성물을 선택적으로 가열하는 가열 장치를 포함하는, 에칭 장치.
  10. 제9항에 있어서,
    상기 가열 장치는,
    마이크로파를 발생시키는 마이크로파 발생 장치와,
    상기 마이크로파를 상기 챔버 내에 도입하는 마이크로파 도입 기구를 구비하고 있는, 에칭 장치.
  11. 제9항에 있어서,
    상기 혼합 가스 공급로가 접속된 리모트 플라즈마 생성 장치를 구비하고 있는, 에칭 장치.
  12. 제9항에 있어서,
    상기 가열 장치는 소정의 파장의 적외광을 발생시키는 광원을 구비하고 있는, 에칭 장치.
  13. 제12항에 있어서,
    상기 적외광의 상기 소정의 파장은 2.5 내지 4.0㎛인, 에칭 장치.
  14. 제9항에 있어서,
    상기 재치대에 재치된 상기 기판을 승강시키는 승강 기구를 더 포함하는, 에칭 장치.
  15. 제9항 내지 제13항 중 어느 한 항에 있어서,
    상기 할로겐 원소를 포함하는 가스는, HF 가스, F2 가스, NF3 가스, CH3F 가스, SF6 가스, ClF3 가스 중 적어도 어느 하나이고,
    상기 염기성 가스는 NH3 가스인, 에칭 장치.
  16. 처리 시스템의 제어 컴퓨터에 의해 실행하는 것이 가능한 프로그램이 기록된 기억 매체로서,
    상기 프로그램은, 상기 제어 컴퓨터에 의해 실행됨으로써, 상기 처리 시스템에, 제1항 내지 제6항 중 어느 한 항에 기재된 에칭 방법을 실행시키는, 기억 매체.
KR20140116049A 2013-09-12 2014-09-02 에칭 방법, 에칭 장치 및 기억 매체 KR20150030607A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013189224A JP2015056519A (ja) 2013-09-12 2013-09-12 エッチング方法、エッチング装置及び記憶媒体
JPJP-P-2013-189224 2013-09-12

Publications (1)

Publication Number Publication Date
KR20150030607A true KR20150030607A (ko) 2015-03-20

Family

ID=52626021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140116049A KR20150030607A (ko) 2013-09-12 2014-09-02 에칭 방법, 에칭 장치 및 기억 매체

Country Status (4)

Country Link
US (1) US9362149B2 (ko)
JP (1) JP2015056519A (ko)
KR (1) KR20150030607A (ko)
TW (1) TW201533796A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019208916A1 (ko) * 2018-04-25 2019-10-31 한국과학기술연구원 특정 파장의 광원 및 반응성 가스를 이용하여 대상물의 표면을 평탄화하는 방법 및 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017136093A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. Integrated layer etch system with multiple type chambers
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6692202B2 (ja) * 2016-04-08 2020-05-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP6772117B2 (ja) 2017-08-23 2020-10-21 株式会社日立ハイテク エッチング方法およびエッチング装置
US11164737B2 (en) * 2017-08-30 2021-11-02 Applied Materials, Inc. Integrated epitaxy and preclean system
WO2019083735A1 (en) * 2017-10-23 2019-05-02 Lam Research Ag SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES
DE102017219312A1 (de) * 2017-10-27 2019-05-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 2-stufiger Trockenätzprozess zur Texturierung kristalliner Siliziumscheiben
JP2020123672A (ja) * 2019-01-30 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法、基板処理装置及びクラスタシステム
JP6963097B2 (ja) 2019-04-22 2021-11-05 株式会社日立ハイテク プラズマ処理方法
JP7348019B2 (ja) * 2019-10-09 2023-09-20 株式会社アルバック エッチング方法、および、エッチング装置
JP7450373B2 (ja) * 2019-11-26 2024-03-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2021180281A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 エッチング方法およびエッチング装置
WO2021255812A1 (ja) 2020-06-16 2021-12-23 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5755886A (en) * 1986-12-19 1998-05-26 Applied Materials, Inc. Apparatus for preventing deposition gases from contacting a selected region of a substrate during deposition processing
JP3088250B2 (ja) * 1994-10-28 2000-09-18 日本電気株式会社 乾燥装置
JPH1041279A (ja) * 1996-07-26 1998-02-13 Hitachi Ltd プラズマエッチング処理方法および装置
US6372657B1 (en) * 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
JP4890025B2 (ja) 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP4949091B2 (ja) * 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
JP2010109335A (ja) * 2008-09-30 2010-05-13 Tokyo Electron Ltd シリコン酸化膜の除去方法及び処理装置
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP2012119539A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd ラジカルクリーニング方法及びラジカルクリーニング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019208916A1 (ko) * 2018-04-25 2019-10-31 한국과학기술연구원 특정 파장의 광원 및 반응성 가스를 이용하여 대상물의 표면을 평탄화하는 방법 및 장치

Also Published As

Publication number Publication date
US20150072533A1 (en) 2015-03-12
US9362149B2 (en) 2016-06-07
TW201533796A (zh) 2015-09-01
JP2015056519A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
KR20150030607A (ko) 에칭 방법, 에칭 장치 및 기억 매체
JP5352103B2 (ja) 熱処理装置および処理システム
JP4890025B2 (ja) エッチング方法及び記録媒体
KR102079440B1 (ko) 에칭 방법 및 기록 매체
US20100171198A1 (en) Method for manufacturing semiconductor device, semiconductor device, semiconductor manufacturing apparatus and storage medium
KR100951733B1 (ko) 캐패시터 전극의 제조 방법과 제조 시스템 및 기록 매체
WO2012018010A1 (ja) 基板処理方法および基板処理装置
JP2009094307A (ja) エッチング方法及び記録媒体
KR101725711B1 (ko) 에칭 방법 및 기록 매체
JP2010165954A (ja) 真空処理装置及び真空処理方法
JP2003059899A (ja) 基板処理装置
US11631581B2 (en) Insulating film forming method, insulating film forming device, and substrate processing system
TWI793744B (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP7209567B2 (ja) エッチング方法およびエッチング装置
JP2003282530A (ja) 基板処理装置、及び半導体装置の製造方法
KR20220161187A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR102095983B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20200243347A1 (en) Method of controlling substrate treatement apparatus, substrate treatment apparatus, and cluster system
KR20230140506A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR101150268B1 (ko) 열처리 장치 및 처리 시스템
JPH02257619A (ja) 連続処理方法および連続処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application