KR20150015429A - 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법 - Google Patents

어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR20150015429A
KR20150015429A KR1020147018442A KR20147018442A KR20150015429A KR 20150015429 A KR20150015429 A KR 20150015429A KR 1020147018442 A KR1020147018442 A KR 1020147018442A KR 20147018442 A KR20147018442 A KR 20147018442A KR 20150015429 A KR20150015429 A KR 20150015429A
Authority
KR
South Korea
Prior art keywords
layer
array substrate
electrode
protective layer
gate
Prior art date
Application number
KR1020147018442A
Other languages
English (en)
Other versions
KR101668166B1 (ko
Inventor
시앙양 슈
레이 두
셍 왕
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
허페이 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 허페이 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20150015429A publication Critical patent/KR20150015429A/ko
Application granted granted Critical
Publication of KR101668166B1 publication Critical patent/KR101668166B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법이 제공되며, 어레이 기판은 기판(101), 및 기판(101)상에 형성된 박막 전계 효과 트랜지스터 및 데이터 라인(107)을 포함하며, 박막 전계 효과 트랜지스터는 게이트 전극(102), 활성층(105), 소스 전극(1082) 및 드레인 전극(1081)을 포함하고, 게이트 절연 층(104)이 게이트 전극(102)과 활성층(105) 사이에 형성되며, 어레이 기판은: 게이트 절연 층(104)과 데이터 라인(107) 사이에 형성되며 데이터 라인(107)과 직접 접촉하는 보호층(112)을 포함하고; 보호층(112)은 활성층(105)과 동일한 층상에 제공되고 활성층(105)과 동일한 재료를 갖는다.

Description

어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법{ARRAY SUBSTRATE, DISPLAY DEVICE AND MANUFACTURING METHOD OF ARRAY SUBSTRATE}
본 발명의 실시형태는 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법에 관한 것이다.
평판 디스플레이는 무거운 CRT 디스플레이를 대체하였으며, 점점 더 사람들의 일상생활에 깊이 파고들고 있다. 현재는, 통상적인 평판 디스플레이는 LCD(liquid crystal display) 및 OLED(organic light-emitting diode} 디스플레이를 포함한다. 상기 평판 디스플레이는 작은 부피, 낮은 소비 전력, 방사선이 없는 등의 특징을 갖고, 현재의 평판 디스플레이 시장에서 선도적인 역할을 하였다.
어레이 기판은 디스플레이의 중요한 구성 부품이며, 현재 광범위하게 사용되는 어레이 기판 종류는 박막 전계 효과 트랜지스터(thin film field effect transistor)(TFT) 어레이 기판이다. TFT 어레이 기판에 있어서, TFT 스위치는 통상적으로 게이트 전극, 소스/드레인 전극, 및 소스/드레인 전극과 접속된 활성층으로 구성되며, 활성층 상에 배리어 층이 제공된다. 소스/드레인 전극을 형성하는 동안, 활성층이 파괴되는 것을 방지하여 TFT 스위치의 성능을 향상시키기 위해 배리어 층을 사용한다. 데이터 라인은 통상적으로 소스/드레인 전극과 동일한 금속 층상에 제공되며, 게이트 라인 및 게이트 전극은 동일한 금속 층상에 제공되고, 도 1에 도시된 데이터 라인과 게이트 라인의 중첩 위치 부분의 개략도를 참조하면, 이는 데이터 라인(1), 게이트 라인(2), 게이트 절연층(3) 및 배리어 층(4)을 포함한다. 게이트 절연 층(3) 및 배리어 층(4)은 통상적으로 조밀도(compactness)가 불량한 SiOx 또는 SiOx/SiNx를 사용하고, 따라서, 게이트 절연 층(3) 또는 배리어 층(4)과 인접한 금속 층 간의 접촉 면은 기포형 갭(bubble-shaped gap)을 가지며(예를 들어, 도 1에 도시된 데이터 라인(1)과 배리어 층(4) 사이에), 데이터 라인을 식각하는 동안, 배리어 층과, 데이터 라인을 형성하는 금속 간의 접촉 면이 기포형 갭을 가지므로, 기포형 갭을 통해 배리어 층과 데이터 라인 간의 접촉 면에 식각액이 들어갈 것이며, 따라서 데이터 라인이 부식되어 균열된다(crack). 이러한 결함은 높이가 변화하는 게이트 절연 층 또는 배리어 층에서의 위치로서 이해될 수 있고 통상적으로 게이트 전극 또는 게이트 라인의 위치에 대응하는 경사 위치(예를 들어, 도 1에 도시된 데이터 라인(1)과 게이트 라인(2)의 중첩 위치에서의 경사 위치(5)이며, 높이는 낮은 데서 높은 데로 변화하여 경사를 형성함)에서 특히 심각하다.
본 발명의 목적 중 하나는, 배리어 층과, 데이터 라인을 형성하는 금속 간의 접촉 면이 기포형 갭을 가짐으로 인해 데이터 라인을 식각하는 동안 데이터 라인이 쉽게 균열되는 종래 기술의 문제점을 해결하기 위한, 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법을 제공하는 것이다.
본 발명의 실시형태는 기판, 및 기판상에 형성된 박막 전계 효과 트랜지스터(TFT) 및 데이터 라인을 포함하는 어레이 기판을 제공하며, 박막 전계 효과 트랜지스터는 게이트 전극, 활성층, 소스 전극 및 드레인 전극을 포함하고, 게이트 절연 층은 게이트 전극과 활성층 사이에 형성되며, 어레이 기판은: 게이트 절연 층과 데이터 라인 사이에 형성되며 데이터 라인과 직접 접촉하는 보호층을 추가로 포함하며, 보호층은 활성층과 동일한 층상에 제공되며 활성층과 동일한 재료를 갖는다.
한 예에서, 보호층은 ZnO, InZnO, ZnSnO, GaInZnO 또는 ZrInZnO이다.
한 예에서, 보호층의 두께는 200 Å- 2000 Å이다.
한 예에서, 박막 전계 효과 트랜지스터는 하부 게이트형 박막 전계 효과 트랜지스터(bottom gate type thin film field effect transistor)이다.
한 예에서, 어레이 기판은 보호층 외부의 활성층 상에 및 게이트 절연 층 상에 형성된 배리어 층을 추가로 포함한다.
한 예에서, 어레이 기판은 화소 전극, 공통 전극, 및 화소 전극과 공통 전극 사이에 형성된 패시베이션(passivation) 층을 추가로 포함하며, 화소 전극은 배리어 층상에 형성된다.
한 예에서, 어레이 기판은 활성층 상에만 형성된 배리어 층을 추가로 포함한다.
한 예에서, 어레이 기판은 화소 전극, 공통 전극, 및 화소 전극과 공통 전극 사이에 형성된 패시베이션 층을 추가로 포함하며, 화소 전극은 게이트 절연 층 상에 형성되고, 화소 전극은 드레인 전극과 전기적으로 접속된다.
한 예에서, 어레이 기판은 게이트 전극과 동일한 층상에 제공되며 게이트 전극과 동시에 형성된 게이트 라인을 추가로 포함하고, 보호층은 적어도, 데이터 라인과 게이트 라인이 서로 중첩하는 위치에 제공된다.
한 예에서, 보호층의 위치는 데이터 라인의 위치에 대응한다.
본 실시형태는 후속하는 유리한 효과를 달성한다: 보호층이 데이터 라인과 게이트 절연 층 사이에 제공되고 이들과 직접 접촉하며, 보호층 및 데이터 라인은 그 사이에 기포형 갭을 갖지 않으며 강력한 내식성(anticorrosion ability)을 가지고, 데이터 라인을 식각하는 동안 데이터 라인은 부식되어 균열되는 것을 방지하기 위해 보호되고; 한편, 금속 보호층의 재료는 ZnO, InZnO, ZnSnO, GaInZnO 또는 ZrInZnO이며, 이는 유연도(softness)가 금속 재료보다 더 양호하고 경사 위치에서 쉽게 균열되지 않아서 데이터 라인의 균열을 경감시키는 것을 돕는다.
본 발명의 실시형태는 상기 어레이 기판을 포함하는 디스플레이 장치를 제공한다.
본 발명의 실시형태는 어레이 기판의 제조 방법을 제공하고, 이 방법은,
기판상에 형성된 박막 전계 효과 트랜지스터의 게이트 전극, 및 게이트 전극이 위치한 제1 금속 층 상에 형성된 게이트 절연 층을 갖는 기판을 제공하는 단계;
제공된 기판상에 보호층 박막을 형성하고 보호층을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계;
보호층을 갖도록 형성된 기판상에 제2 금속 층 박막을 형성하고, 보호층에 직접 접촉하는 데이터 라인을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계;
를 포함하며,
여기서, 박막 전계 효과 트랜지스터의 활성층은 보호층과 동일한 층상에 제공되고 보호층과 동일한 재료를 가지며, 박막 전계 효과 트랜지스터의 소스 전극 및 드레인 전극과 데이터 라인은 동일한 층상에 제공되며 동시에 형성된다.
한 예에서, 제2 금속 층을 갖도록 형성된 기판상에 배리어 층 박막이 형성되고, 배리어 층을 포함하는 패턴이 패터닝 공정을 통해 형성된다.
한 예에서, 배리어 층을 갖도록 형성된 기판상에 제1 도전 막이 형성되고, 화소 전극을 포함하는 패턴이 패터닝 공정을 통해 형성되며, 화소 전극은 드레인 전극과 전기적으로 접속되고;
화소 전극을 갖도록 형성된 기판상에 패시베이션 층을 형성하고;
패시베이션 층을 갖도록 형성된 기판상에 제2 도전 막을 형성하고 공통 전극을 포함하는 패턴을 패터닝 공정을 통해 형성한다.
한 예에서, 어레이 기판의 게이트 라인 및 게이트 전극은 동일한 층상에 제공되며 동시에 형성되고, 보호층은 적어도, 데이터 라인 및 게이트 라인이 서로 중첩되는 위치에 제공된다.
본 발명의 실시형태는 후속하는 유리한 효과를 달성한다: 데이터 라인과 게이트 절연 층 사이에 배리어 층이 제공되지 않고, 보호층이 데이터 라인과 게이트 절연 층 사이에 제공되고 이들과 직접 접촉하며, 보호층과 데이터 라인은 그 상이에 기포형 갭을 갖지 않으며 강력한 내식성을 갖고, 데이터 라인을 식각하는 동안, 데이터 라인은 부식되어 균열되는 것을 방지하기 위해 보호되는 한편; 금속 보호층의 재료는 ZnO, InZnO, ZnSnO, GaInZnO 또는 ZrInZnO이며, 이는 유연도가 금속 재료보다 더 양호하고, 경사 위치에서 쉽게 균열되지 않아서, 데이터 라인의 균열을 경감시키는 것을 돕는다.
본 발명의 실시형태의 기술적 해결책을 좀더 명료하게 예시하기 위해, 실시형태의 도면을 하기에 간략히 설명할 것이며; 설명된 도면은 본 발명의 일부 실시형태에만 관련된 것이며 따라서 본 발명을 제한하지 않음이 명백하다.
도 1은 종래 기술의 어레이 기판의 데이터 라인 및 게이트 라인의 중첩 위치의 개략적 단면도이고;
도 2는 본 발명의 실시형태에 따른 어레이 기판의 개략적 구조도이고;
도 3은 본 발명의 실시형태에 따른 다른 어레이 기판의 개략적 구조도이다.
본 발명의 실시형태의 목적, 기술적 해결책 및 장점을 더 명백하게 하기 위해, 실시형태의 기술적 해결책은 본 발명의 실시형태와 관련된 도면과 관련지어 명백하고 완전히 이해가능한 방식으로 설명될 것이다. 설명된 실시형태는 본 발명의 실시형태의 단지 일부 일뿐이며 전부가 아님이 명백하다. 본 명세서에 설명된 실시형태를 기초로, 당업자는 임의의 독창적인 작업 없이도 본 발명의 범위 이내이어야 하는 다른 실시형태(들)를 수득할 수 있다.
도 2를 참조하면, 본 발명의 실시형태는 그 위에 박막 전계 효과 트랜지스터(TFT) 및 데이터 라인(107)을 갖도록 형성된 기판(101)을 포함하는 어레이 기판을 제공하고, TFT는 게이트 전극(102), 활성층(105), 소스 전극(1082) 및 드레인 전극(1081)을 포함하고; 게이트 절연 층(104)은 게이트 전극(102)과 활성층(105) 사이에 형성되며; 어레이 기판은 게이트 절연 층(104)과 데이터 라인(107) 사이에 형성되며 데이터 라인(107)과 직접 접촉하는 보호층(112)을 포함하고; 보호층(112)은 활성층(105)과 동일한 층상에 제공되며 활성층(105)과 동일한 재료를 갖는다. 물론, 보호층(112)의 영역은 데이터 라인을 보호하기 위해 실제 설계 요구에 따라 결정된다.
예를 들어, 보호층(112)의 재료는 ZnO, InZnO, ZnSnO, GaInZnO 또는 ZrInZnO이다.
예를 들어, 보호층(112)의 두께는 200 Å-2000 Å이다.
본 실시형태의 TFT는 하부 게이트형 TFT이다.
예를 들어, 어레이 기판은 보호층(112) 외부의 활성층(105) 상 및 게이트 절연 층(104) 상에 형성된 배리어 층(106)을 추가로 포함한다. 본 실시형태에서, 배리어 층(106)은 여전히 게이트 절연 층(104)의 영역의 일부를 덮는다. 보호층(112)의 영역에 대응하는 배리어 층(106)의 영역을 제거한다. 물론, 어레이 기판의 전체 두께 또는 각 영역들의 두께들 간의 균일도를 고려하지 않은 상황에서, 보호층(112)의 영역에 대응하는 배리어 층(106)의 영역은 또한 유지될 수 있다.
예를 들어, 어레이 기판은 화소 전극(109), 공통 전극(111), 및 화소 전극(109)과 공통 전극(111) 사이에 형성된 패시베이션 층(110)을 포함한다. 화소 전극(109)은 배리어 층(106)상에 형성되며, 화소 전극(109)은 드레인 전극(1081)과 전기적으로 접속된다.
예를 들어, 어레이 기판은 게이트 전극(102)과 동일한 층상에 제공되며 게이트 전극(102)과 동시에 형성되는 게이트 라인(103)을 포함한다. 게이트 라인(103) 및 데이터 라인(107)은, 예를 들어 서로 교차하여 배치될 수 있다. 보호층(112)은, 예를 들어 적어도, 데이터 라인(103) 및 게이트 라인(107)이 서로 중첩하는 위치에 제공된다. 게이트 라인과 데이터 라인 사이의 절연 층은 게이트 라인이 데이터 라인과 중첩하는 위치에서 높이 차를 가지므로, 따라서 적어도, 게이트 라인(103)과 데이터 라인(107)이 서로 중첩하는 위치에 제공된 보호층이 데이터 라인의 부식을 방지할 수 있다. 하지만, 본 발명에 따른 실시형태는 이에 제한되지 않으며, 보호층(112)의 위치는 데이터 라인(107)의 위치에 대응할 수 있으며, 즉, 보호층은 데이터 라인 전체의 아래에 제공될 수 있어서 데이터 라인이 더 잘 보호될 수 있다.
예를 들어, 보호층(112)은, 데이터 라인 아래의 절연 층의 게이트 라인에 의해 이루어진 단차(step)를 완전히 덮도록, 게이트 라인(103) 및 데이터 라인(107)이 서로 중첩하는 영역보다 더 클 수 있다.
본 실시형태는 후속하는 유리한 효과를 달성한다: 보호층이 데이터 라인과 게이트 절연 층 사이에 제공되고 데이터 라인과 직접 접촉한다. 보호층은 활성층과 동일한 반도체 재료로 만들어지므로, 그 밀도가 게이트 절연 층의 밀도보다 더 크고, 보호층 및 데이터 라인은 그 사이에 기포형 갭을 갖지 않으며 강력한 내식성을 갖고, 데이터 라인을 식각하는 동안, 데이터 라인은 부식되어 균열되는 것을 방지하기 위해 보호된다. 한편, 보호층의 재료는 ZnO, InZnO, ZnSnO, GaInZnO 또는 ZrInZnO이며, 이는 유연도가 금속 재료보다 더 양호하고, 경사 위치에서 쉽게 균열되지 않으며, 이는 데이터 라인의 균열을 경감시키는 것을 돕는다.
도 3을 참조하면, 본 발명의 실시형태는 다른 어레이 기판을 제공하며, 설명을 위한 예로서 여전히 하부 게이트형 TFT가 채택된다. 어레이 기판은 기판(101)을 포함하며, 기판상에 게이트 전극(102), 게이트 라인(103), 게이트 절연 층(104), 활성층(105), 데이터 라인(107), 소스 전극(1082), 드레인 전극((1081), 화소 전극(109), 패시베이션 층(110) 및 공통 전극(111)이 형성되고; 게이트 라인(103) 및 데이터 라인(107)은 서로 교차하도록 배치되며 서로 절연된 상이한 층들에 위치한다. 게이트 전극(102), 활성층(105), 소스 전극(1082) 및 드레인 전극(1081)은 TFT를 구성한다.
어레이 기판은 게이트 절연 층(104)과 데이터 라인(107) 사이에 형성되며 데이터 라인(107)과 직접 접촉하는 보호층(112)을 포함하고; 보호층(112) 및 활성층(105)은 동일한 층상에 제공되고 동일한 재료를 갖는다. 상기 실시형태와는 달리, 배리어 층(106)은 활성층(105) 상에만 형성되며 다른 영역들에는 제공되지 않고, 이는 어레이 기판의 두께를 감소시키는 것을 돕는다. 배리어 층(106)은 활성층(105) 상에만 형성되므로, 그에 대응하여, 화소 전극은 게이트 절연 층상에 형성된다.
본 실시형태는 후속하는 유리한 효과를 달성한다: 보호층이 데이터 라인과 게이트 절연 층 사이에 제공되고 데이터 라인과 직접 접촉한다. 보호층은 활성층과 동일한 반도체 재료로 만들어지므로, 그 밀도가 게이트 절연 층의 밀도보다 더 크고, 보호층과 데이터 라인은 그 사이에 기포형 갭을 갖지 않으며 강력한 내식성을 갖는다. 데이터 라인을 식각하는 동안, 데이터 라인은 부식되어 균열되는 것을 방지하기 위해 보호된다. 활성층 상에만 배리어 층을 형성함으로써 어레이 기판의 두께를 감소시키는 것을 돕는다.
상기는 단지 본 발명의 2가지 바람직한 실시형태이며, 본 발명의 개념은, 본 출원에 일일이 제시되지 않은, 공면형(coplanar type) TFT 어레이 기판, 후면 채널 식각형(back channel etch type) 어레이 기판 및 상부 게이트형 어레이 기판에도 또한 적용가능하다.
본 발명의 실시형태는 상기 어레이 기판을 포함하는 디스플레이 장치를 제공한다.
본 발명의 실시형태는 어레이 기판의 제조 방법을 제공하고, 이 방법은,
S101, 기판상에 형성된 박막 전계 효과 트랜지스터의 게이트 전극, 및 게이트 전극이 위치한 제1 금속 층상에 형성된 게이트 절연 층을 갖는 기판을 제공하는 단계;
S102, 제공된 기판상에 보호층 박막을 형성하고, 보호층을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계;
S103, 보호층을 갖도록 형성된 기판상에 제2 금속 층 박막을 형성하고, 보호층과 직접 접촉하는 데이터 라인을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계
를 포함한다.
예를 들어, 박막 전계 효과 트랜지스터의 활성층 및 보호층은 동일한 층상에 제공되며 동일한 재료를 갖고, 박막 전계 효과 트랜지스터의 소스 전극 및 드레인 전극, 및 데이터 라인은 동일한 층상에 제공되며 동시에 형성된다.
예를 들어, 방법은 S104, 제2 금속 층을 갖도록 형성된 기판상에 배리어 층 박막을 형성하고, 배리어 층을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계를 추가로 포함하고;
예를 들어, 방법은 S105, 배리어 층을 갖도록 형성된 기판상에 제1 도전 막을 형성하고, 드레인 전극과 전기적으로 접속된 화소 전극을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계를 추가로 포함하고;
예를 들어, 방법은 S106, 화소 전극을 갖도록 형성된 기판상에 패시베이션 층을 형성하는 단계를 추가로 포함하고;
예를 들어, 방법은 S107, 패시베이션 층을 갖도록 형성된 기판상에 제2 도전 막을 형성하고, 공통 전극을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계를 추가로 포함한다.
예를 들어, 어레이 기판의 게이트 라인 및 게이트 전극은 동일한 층상에 제공되며 동시에 형성되고, 게이트 라인의 위치는 보호층의 위치에 대응한다.
본 발명의 실시형태는 후속하는 유리한 효과를 달성한다: 데이터 라인과 게이트 절연 층 사이에 배리어 층이 제공되지 않고, 보호층이 데이터 라인과 게이트 절연 층 사이에 제공되고 이들과 직접 접촉하며, 데이터 라인을 식각하는 동안, 보호층은 데이터 라인이 부식되어 균열되는 것을 방지하며; 한편, 보호층은 또한 경사 위치에서 데이터 라인의 균열을 경감시키는 것을 돕는다.
본 발명의 실시형태는 어레이 기판의 제조 방법을 제공하고, 이 방법은,
단계 1, 기판을 제공하고, 기판상에 제1 금속 층 막을 퇴적하고, 게이트 전극 및 게이트 라인을 포함하는 패턴을 한 패터닝 공정을 통해 형성하는 단계;
단계 2, 단계 1을 수행한 기판상에 게이트 절연 층을 형성하는 단계;
단계 3, 단계 2를 수행한 기판상에 활성층 및 보호층을 포함하는 박막을 형성하고, 활성층 및 보호층을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계;
단계 4, 단계 3을 수행한 기판상에 배리어 층을 형성하는 단계;
단계 5, 단계 4를 수행한 기판상에 제2 금속 층 막을 형성하고, 소스 전극, 드레인 전극 및 데이터 라인을 포함하는 패턴을 한 패터닝 공정을 통해 형성하는 단계;
단계 6, 단계 5를 수행한 기판상에 화소 전극 층 막을 형성하고, 드레인 전극과 전기적으로 접속된 화소 전극을 한 패터닝 공정을 통해 형성하는 단계;
단계 7, 단계 6을 수행한 기판상에 패시베이션 층을 형성하는 단계; 및
단계 8, 단계 7을 수행한 기판상에 투명 도전 층 막을 형성하고, 한 패터닝 공정을 통해 공통 전극의 패턴을 형성하는 단계
를 포함한다.
예를 들어, 단계 4에서, 배리어 층은 보호층 외부의 활성층 상 및 게이트 절연 층 상에 형성되거나; 또는 배리어 층은 활성층 상에만 형성된다.
예를 들어, 단계 3에서, 보호층 및 활성층은 동시에 제공되고 형성된다.
예를 들어, 보호층은 활성층으로부터 절연된다.
예를 들어, 보호층은 ZnO, InZnO, ZnSnO, GaInZnO 또는 ZrInZnO이다.
예를 들어, 보호층의 두께는 200 Å-2000 Å이다.
이 방법에서 각 패터닝 공정은, 예를 들어: 포토레지스트를 코팅하고, 포토레지스트를 노광, 현상 및 제거하는 단계 등을 포함한다.
본 실시형태는 후속하는 유리한 효과를 달성한다: 보호층이 데이터 라인과 게이트 절연 층 사이에 제공되고 데이터 라인과 직접 접촉한다. 보호층은 활성층과 동일한 반도체 재료로 만들어지므로, 그 밀도가 게이트 절연 층의 밀도보다 더 크고 보호층 및 데이터 라인은 그 사이에 기포형 갭을 갖지 않으며 강력한 내식성을 갖고, 데이터 라인을 식각하는 동안, 데이터 라인은 부식되어 균열되는 것을 방지하기 위해 보호되고; 한편, 보호층의 재료는 ZnO, InZnO, ZnSnO, GaInZnO 또는 ZrInZnO이고, 이는 유연도가 금속 재료보다 더 양호하고 경사 위치에서 쉽게 균열되지 않으며, 이는 데이터 라인의 균열을 경감시키는 것을 돕는다.
비록 어레이 기판상에 화소 전극 및 공통 전극이 제공된 구조를 예로서 채택하여 설명하였지만, 본 발명의 실시형태는 이에 제한되지 않으며 어레이 기판에 공통 전극이 제공되지 않을 수 있다. 본 발명의 실시형태에 따른 어레이 기판은 액정 디스플레이 패널, 유기 발광 디스플레이 패널 등에 사용될 수 있다.
전술한 것은 단지 본 발명의 예시적인 것이며, 본 발명의 보호 범위를 제한하고자 의도되지 않는다. 본 발명의 보호 범위는 첨부 청구항에 의해 정의되어야 한다.

Claims (15)

  1. 기판, 및 상기 기판상에 형성된 박막 전계 효과 트랜지스터(thin film field effect transistor) 및 데이터 라인을 포함하는 어레이 기판으로서,
    상기 박막 전계 효과 트랜지스터는 게이트 전극, 활성층, 소스 전극 및 드레인 전극을 포함하며, 상기 게이트 전극과 상기 활성층 사이에 게이트 절연 층이 형성되고,
    상기 어레이 기판은: 상기 게이트 절연 층과 상기 데이터 라인 사이에 형성되며 상기 데이터 라인과 직접 접촉하는 보호층을 추가로 포함하고; 상기 보호층은 상기 활성층과 동일한 층상에 제공되며 상기 활성층과 동일한 재료를 갖는 어레이 기판.
  2. 제1항에 있어서, 상기 보호층은 ZnO, InZnO, ZnSnO, GaInZnO 또는 ZrInZnO의 재료를 갖는 어레이 기판.
  3. 제1항 또는 제2항에 있어서, 상기 보호층은 200 Å - 2000 Å의 두께를 갖는 어레이 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 박막 전계 효과 트랜지스터는 하부 게이트형 박막 전계 효과 트랜지스터(bottom gate type thin film field effect transistor)인 어레이 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 보호층 외부의 상기 활성층 상에 및 상기 게이트 절연 층 상에 형성된 배리어 층을 추가로 포함하는 어레이 기판.
  6. 제5항에 있어서, 화소 전극, 공통 전극, 및 상기 화소 전극과 상기 공통 전극 사이에 형성된 패시베이션(passivation) 층을 추가로 포함하며, 상기 화소 전극은 상기 배리어 층상에 형성되며, 상기 화소 전극은 상기 드레인 전극과 전기적으로 접속된 어레이 기판.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 활성층 상에 형성되며 상기 소스 전극과 상기 드레인 전극 사이의 영역에 위치한 배리어 층을 추가로 포함하는 어레이 기판.
  8. 제7항에 있어서, 화소 전극, 공통 전극, 및 상기 화소 전극과 상기 공통 전극 사이에 형성된 패시베이션 층을 추가로 포함하며, 상기 화소 전극은 상기 게이트 절연 층 상에 형성된 어레이 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 게이트 전극과 동일한 층 상에 제공되며 상기 게이트 전극과 동시에 형성된 게이트 라인을 추가로 포함하고, 상기 보호층은 적어도, 상기 데이터 라인과 상기 게이트 라인이 서로 중첩하는 위치에 제공된 어레이 기판.
  10. 제9항에 있어서, 상기 보호층은 상기 데이터 라인의 위치에 대응하는 위치를 갖는 어레이 기판.
  11. 제1항 내지 제10항 중 어느 한 항에 따른 어레이 기판을 포함하는 디스플레이 장치.
  12. 어레이 기판의 제조 방법으로서,
    기판상에 형성된 박막 전계 효과 트랜지스터의 게이트 전극, 및 상기 게이트 전극이 위치한 제1 금속층 상에 형성된 게이트 절연 층을 갖는 기판을 제공하는 단계;
    상기 기판상에 보호층 박막을 형성하고 상기 보호층을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계;
    상기 보호층을 갖도록 형성된 상기 기판상에 제2 금속 층 박막을 형성하고, 상기 보호층과 직접 접촉하는 데이터 라인을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계
    를 포함하며,
    상기 박막 전계 효과 트랜지스터의 활성층이 상기 보호층과 동일한 층상에 제공되며 상기 보호층과 동일한 재료를 갖고, 상기 박막 전계 효과 트랜지스터의 소스 전극 및 드레인 전극과 상기 데이터 라인은 동일한 층상에 제공되며 동시에 형성되는, 어레이 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 제2 금속 층을 갖도록 형성된 상기 기판상에 배리어 층 박막을 형성하고, 상기 배리어 층을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계
    를 추가로 포함하는, 어레이 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 배리어 층을 갖도록 형성된 상기 기판상에 제1 도전 막을 형성하고, 상기 드레인 전극과 전기적으로 접속된 화소 전극을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계;
    상기 화소 전극을 갖도록 형성된 상기 기판상에 패시베이션 층을 형성하는 단계; 및
    상기 패시베이션 층을 갖도록 형성된 상기 기판상에 제2 도전 막을 형성하고, 공통 전극을 포함하는 패턴을 패터닝 공정을 통해 형성하는 단계
    를 추가로 포함하는, 어레이 기판의 제조 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 어레이 기판의 게이트 라인 및 상기 게이트 전극은 동일한 층상에 제공되고 동시에 형성되며, 상기 보호층은 적어도, 상기 데이터 라인과 상기 게이트 라인이 서로 중첩하는 위치에 제공되는, 어레이 기판의 제조 방법.
KR1020147018442A 2013-07-05 2013-12-03 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법 KR101668166B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310282242.X 2013-07-05
CN201310282242.XA CN103337479B (zh) 2013-07-05 2013-07-05 一种阵列基板、显示装置及阵列基板的制作方法
PCT/CN2013/088420 WO2015000256A1 (zh) 2013-07-05 2013-12-03 阵列基板、显示装置及阵列基板的制作方法

Publications (2)

Publication Number Publication Date
KR20150015429A true KR20150015429A (ko) 2015-02-10
KR101668166B1 KR101668166B1 (ko) 2016-10-20

Family

ID=49245616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147018442A KR101668166B1 (ko) 2013-07-05 2013-12-03 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법

Country Status (6)

Country Link
US (1) US9608118B2 (ko)
EP (1) EP3018704B1 (ko)
JP (1) JP6359650B2 (ko)
KR (1) KR101668166B1 (ko)
CN (1) CN103337479B (ko)
WO (1) WO2015000256A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337479B (zh) * 2013-07-05 2016-03-30 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
US10324345B2 (en) 2014-03-14 2019-06-18 Innolux Corporation Display device and display substrate
TWI537656B (zh) 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
CN105957812B (zh) * 2016-06-06 2019-02-22 京东方科技集团股份有限公司 场效应晶体管及其制造方法、阵列基板及其制造方法以及显示面板
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN106409844A (zh) * 2016-11-29 2017-02-15 深圳市华星光电技术有限公司 底栅型多晶硅tft基板及其制作方法
CN109216373B (zh) * 2017-07-07 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法
CN111430380A (zh) * 2020-04-14 2020-07-17 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035676A (ko) * 2003-10-14 2005-04-19 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102709235A (zh) * 2011-10-26 2012-10-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102969361A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 光照稳定性非晶态金属氧化物tft器件以及显示器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496022A (ja) * 1990-08-13 1992-03-27 Hitachi Ltd アクティブマトリクス基板とその製造方法並びにこれを用いた液晶表示素子
KR100679518B1 (ko) * 2000-07-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
JP2002108245A (ja) * 2000-09-27 2002-04-10 Toshiba Corp マトリクスアレイ基板
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
US8098351B2 (en) * 2007-11-20 2012-01-17 Newport Fab, Llc Self-planarized passivation dielectric for liquid crystal on silicon structure and related method
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101479140B1 (ko) * 2008-03-13 2015-01-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP5375058B2 (ja) * 2008-12-08 2013-12-25 凸版印刷株式会社 薄膜トランジスタアレイ及びその製造方法
CN101852953B (zh) * 2009-03-30 2013-05-22 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法和液晶显示面板
WO2010130099A1 (en) * 2009-05-15 2010-11-18 Abb Technology Ltd. Lock device for restricting rotational movement
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
KR20120060664A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 표시 장치 및 표시 장치 제조 방법
TWI544525B (zh) * 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012204398A (ja) * 2011-03-23 2012-10-22 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
CN203365871U (zh) * 2013-07-05 2013-12-25 合肥京东方光电科技有限公司 一种阵列基板和显示装置
CN103337479B (zh) * 2013-07-05 2016-03-30 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035676A (ko) * 2003-10-14 2005-04-19 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
CN102969361A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 光照稳定性非晶态金属氧化物tft器件以及显示器件
CN102709235A (zh) * 2011-10-26 2012-10-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
EP3018704B1 (en) 2019-10-30
CN103337479B (zh) 2016-03-30
EP3018704A1 (en) 2016-05-11
CN103337479A (zh) 2013-10-02
EP3018704A4 (en) 2017-02-15
WO2015000256A1 (zh) 2015-01-08
JP6359650B2 (ja) 2018-07-18
JP2016525223A (ja) 2016-08-22
US9608118B2 (en) 2017-03-28
US20150021612A1 (en) 2015-01-22
KR101668166B1 (ko) 2016-10-20

Similar Documents

Publication Publication Date Title
KR101668166B1 (ko) 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법
US11133367B2 (en) Thin film transistor and fabricating method thereof, array substrate and display device
US10409121B2 (en) Array substrate and display device including the same
US11257849B2 (en) Display panel and method for fabricating the same
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
US9377644B2 (en) Display device
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
CN103247634B (zh) 薄膜晶体管显示面板
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US10340392B2 (en) Semiconductor device including mark portion and production method for same
KR20170140828A (ko) 트랜지스터 표시판
CN103227147A (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
JPWO2012117695A1 (ja) 半導体装置の製造方法
JP7310070B2 (ja) 表示素子の封止構造、表示装置
TWI555183B (zh) 薄膜電晶體以及畫素結構
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
US20160020229A1 (en) Array substrate and method for fabricating the same, and display device
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
JP2006351844A (ja) 電気光学表示装置およびその製造方法
KR102224457B1 (ko) 표시장치와 그 제조 방법
CN102569293A (zh) 薄膜晶体管阵列及其线路结构
KR20170077245A (ko) 박막 트랜지스터 기판의 제작 방법 및 제조 기기
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR101978789B1 (ko) 표시장치용 어레이 기판 및 그의 제조 방법
CN106030821A (zh) 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 4