KR20140143912A - Liquid crystal display device and driving method the same - Google Patents

Liquid crystal display device and driving method the same

Info

Publication number
KR20140143912A
KR20140143912A KR1020130065647A KR20130065647A KR20140143912A KR 20140143912 A KR20140143912 A KR 20140143912A KR 1020130065647 A KR1020130065647 A KR 1020130065647A KR 20130065647 A KR20130065647 A KR 20130065647A KR 20140143912 A KR20140143912 A KR 20140143912A
Authority
KR
South Korea
Prior art keywords
voltage
gate
outputting
feedback
unit
Prior art date
Application number
KR1020130065647A
Other languages
Korean (ko)
Other versions
KR102028991B1 (en
Inventor
윤명열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130065647A priority Critical patent/KR102028991B1/en
Publication of KR20140143912A publication Critical patent/KR20140143912A/en
Application granted granted Critical
Publication of KR102028991B1 publication Critical patent/KR102028991B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a liquid crystal display device capable of improving image quality by reducing afterimages in a specific image pattern, and a driving method thereof. The liquid crystal display device comprises: a liquid crystal panel which defines pixels by the intersecting of a number of data lines and a number of gate lines; a gate driver for driving the number of gate lines; a data driver for driving the data lines; a timing controller which controls the gate driver and the data driver, and outputs a sensing signal if the image data is judged to have a pre-defined specific pattern by analyzing inputted image data; and a power supply part which outputs a gate high voltage and a gate low voltage which are necessary for the gate driver to output a scan signal, and decreases the gate high voltage in response to the sensing signal and then outputs the decreased gate high voltage.

Description

액정 표시 장치 및 그의 구동 방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display (LCD)

본 발명은 특정 영상 패턴에서의 잔상을 줄여 화질을 향상시킬 수 있는 액정 표시 장치 및 그의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device capable of reducing an afterimage in a specific image pattern to improve image quality and a driving method thereof.

최근, 디스플레이 소자 중, 우수한 화질과, 경량, 박형, 저전력의 특징으로 인하여 액정 표시 장치(Liquid Crystal Display)가 가장 많이 사용되고 있다.2. Description of the Related Art In recent years, liquid crystal displays (LCDs) have been the most popular display devices because of their excellent image quality, light weight, thinness, and low power.

도 1은 일반적인 액정 표시 장치에 구성된 각 화소의 등가 회로도이다. 그리고 도 2는 도 1에 도시된 화소의 구동 파형도이다.1 is an equivalent circuit diagram of each pixel constructed in a general liquid crystal display device. And FIG. 2 is a driving waveform diagram of the pixel shown in FIG.

도 1을 참조하면, 액정 표시 장치의 각 화소는 게이트 라인(GL) 및 데이터 라인(DL)에 접속된 박막 트랜지스터(Thin Film Transistor; 이하 TFT)와, 박막 트랜지스터(TFT)에 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)에 접속된 화소 전극과, 화소 전극으로부터 이격되어 액정에 전계를 인가하는 공통 전극을 포함한다. 스토리지 커패시터(Cst)는 박막 트랜지스터(TFT)로부터 화소 전극에 인가된 전압을 저장한다.1, each pixel of a liquid crystal display device includes a thin film transistor (hereinafter referred to as TFT) connected to a gate line GL and a data line DL, a liquid crystal capacitor Clc) and a storage capacitor (Cst). The liquid crystal capacitor Clc includes a pixel electrode connected to the thin film transistor TFT and a common electrode which is spaced apart from the pixel electrode and applies an electric field to the liquid crystal. The storage capacitor Cst stores the voltage applied from the thin film transistor TFT to the pixel electrode.

도 2를 참조하면, 상기와 같은 화소는 박막 트랜지스터(TFT)가 게이트 라인(GL)으로부터 제공된 스캔 신호에 응답하여 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vd)을 화소 전극에 공급함과 아울러 스토리지 커패시터(Cst)에 공급함으로써 액정을 구동한다.2, a thin film transistor (TFT) supplies a data voltage Vd supplied from a data line DL to a pixel electrode in response to a scan signal supplied from a gate line GL, And supplies it to the capacitor Cst to drive the liquid crystal.

그런데, 상기한 동작에서 스캔 신호가 게이트 하이 전압(Vgh)으로부터 게이트 로우 전압(Vgl)으로 떨어지는 순간(즉, 스캔 신호가 오프되는 순간)에는 액정 커패시터(Clc)에 충전된 데이터 전압(Vd)이 킥백 전압(ΔVp) 만큼 감소되는 현상이 발생된다.In the above operation, the data voltage Vd charged in the liquid crystal capacitor Clc is held at the moment when the scan signal falls from the gate high voltage Vgh to the gate low voltage Vgl The phenomenon of being reduced by the kickback voltage Vp occurs.

킥백 전압(ΔVp)은 액정 패널에서 국부적인 잔상을 일으키는 원인이 되는데, 특히, 킥백 전압(ΔVp)으로 인한 잔상은 도 3에 도시한 바와 같이, 블랙 계조 및 화이트 계조를 갖는 블록이 교번적으로 배열되는 영상 패턴을 표시할 때 더욱 심해진다.In particular, as shown in FIG. 3, the after-image due to the kickback voltage (DELTA Vp) may be obtained by alternately arranging blocks having black gradation and white gradation When the image pattern is displayed.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 특정 영상 패턴에서의 잔상을 줄여 화질을 향상시킬 수 있는 액정 표시 장치 및 그의 구동 방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device and a method of driving the same that can reduce an afterimage in a specific image pattern to improve image quality.

상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 액정 표시 장치는 다수의 데이터 라인과 다수의 게이트 라인의 교차로 화소를 정의하는 액정 패널과; 상기 다수의 게이트 라인을 구동하는 게이트 드라이버와; 상기 다수의 데이터 라인을 구동하는 데이터 드라이버와; 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하고, 입력되는 영상 데이터를 분석하여 상기 영상 데이터가 미리 정의된 특정 패턴을 갖는 것으로 판단되면 감지 신호를 출력하는 타이밍 컨트롤러와; 상기 게이트 드라이버가 스캔 신호를 출력하는데 필요한 게이트 하이 전압 및 게이트 로우 전압을 출력하고, 상기 감지 신호에 응답하여 상기 게이트 하이 전압을 낮춰서 출력하는 전원부를 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: a liquid crystal panel defining pixels at intersections of a plurality of data lines and a plurality of gate lines; A gate driver for driving the plurality of gate lines; A data driver for driving the plurality of data lines; A timing controller for controlling the gate driver and the data driver, analyzing inputted image data, and outputting a detection signal when the image data is determined to have a predetermined specific pattern; And a power unit for outputting a gate high voltage and a gate low voltage necessary for the gate driver to output a scan signal and for lowering the gate high voltage in response to the detection signal.

상기 타이밍 컨트롤러는 다수의 동기 신호를 이용하여 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하기 위한 다수의 제어 신호를 출력하는 제어 신호 생성부와; 상기 입력되는 영상 데이터를 정렬하여 상기 데이터 드라이버에 공급하는 영상 정렬부와; 상기 영상 데이터가 블랙 계조 및 화이트 계조를 갖는 블록들이 교번적으로 배열된 영상 패턴일 경우 상기 감지 신호를 출력하는 패턴 감지부를 구비하는 것을 특징으로 한다.Wherein the timing controller comprises: a control signal generator for outputting a plurality of control signals for controlling the gate driver and the data driver using a plurality of synchronization signals; An image alignment unit for aligning the input image data and supplying the image data to the data driver; And a pattern sensing unit for outputting the sensing signal when the image data has black gradation and white gradation and the image pattern is an alternately arranged image pattern.

상기 전원부는 입력 전원을 이용하여 상기 게이트 하이 전압 및 상기 게이트 로우 전압을 출력하는 전압 생성부와; 상기 전압 생성부로부터 출력되는 전압을 피드백하여 상기 게이트 하이 전압 및 상기 게이트 로우 전압이 일정하게 유지되도록 제어하는 전압 제어부와; 상기 전압 생성부로부터 출력되는 전압을 분배하여 상기 전압 제어부에 공급하고, 상기 감지 신호에 응답하여 상기 전압 제어부에 피드백되는 전압을 가변함으로써 상기 전압 제어부가 상기 전압 생성부로부터 출력되는 게이트 하이 전압을 낮추도록 하는 전압 피드백부를 구비하는 것을 특징으로 한다.The power supply unit may include a voltage generator for outputting the gate high voltage and the gate low voltage using an input power source; A voltage controller for feeding back a voltage output from the voltage generator to control the gate high voltage and the gate low voltage to be maintained constant; The voltage controller divides the voltage output from the voltage generator to supply the divided voltage to the voltage controller, and changes the voltage fed back to the voltage controller in response to the sensing signal so that the voltage controller lowers the gate high voltage output from the voltage generator And a voltage feedback unit for setting the voltage feedback unit.

상기 전압 피드백부는 상기 전압 생성부의 상기 게이트 하이 전압 출력단에 인가되는 전압을 분배하여 상기 전압 제어부와 연결된 피드백 출력단으로 공급하는 전압 분배부와; 상기 감지 신호에 응답하여 스위칭 되고 상기 피드백 출력단과 저항단 사이에 접속되는 스위칭 소자를 구비하여, 상기 피드백 출력단의 전압을 가변시키는 피드백 제어부를 구비하는 것을 특징으로 한다.A voltage divider for dividing a voltage applied to the gate high voltage output terminal of the voltage generator and supplying the divided voltage to a feedback output terminal connected to the voltage controller; And a feedback control unit that has a switching element that is switched in response to the sensing signal and is connected between the feedback output and the resistor and changes the voltage of the feedback output.

또한, 상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 액정 표시 장치의 구동 방법은 게이트 드라이버 및 데이터 드라이버를 제어하기 위해 다수의 제어 신호를 출력하고, 입력되는 영상 데이터를 분석하여 상기 영상 데이터가 미리 정의된 특정 패턴을 갖는 것으로 판단되면 감지 신호를 출력하는 단계와; 상기 게이트 드라이버가 스캔 신호를 출력하는데 필요한 게이트 하이 전압 및 게이트 로우 전압을 출력하고, 상기 감지 신호에 응답하여 상기 게이트 하이 전압을 낮춰서 출력하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of driving a liquid crystal display (LCD) device, comprising: outputting a plurality of control signals to control a gate driver and a data driver; Outputting a detection signal when it is determined that the data has a predetermined pattern that is predefined; And outputting a gate high voltage and a gate low voltage necessary for the gate driver to output a scan signal and lowering the gate high voltage in response to the detection signal.

상기 감지 신호를 출력하는 단계는 상기 영상 데이터가 블랙 계조 및 화이트 계조를 갖는 블록들이 교번적으로 배열된 영상 패턴일 경우 상기 감지 신호를 출력하는 단계인 것을 특징으로 한다.Wherein the outputting of the sensing signal is a step of outputting the sensing signal when the image data is an image pattern in which blocks having black gradation and white gradation are alternately arranged.

상기 게이트 하이 전압을 생성하여 출력하는 단계는 전압 생성부가 입력 전원을 이용하여 상기 게이트 하이 전압 및 상기 게이트 로우 전압을 출력하는 단계와; 전압 제어부가 상기 전압 생성부로부터 출력되는 전압을 피드백하여 상기 게이트 하이 전압 및 상기 게이트 로우 전압이 일정하게 유지되도록 제어하는 단계와; 전압 피드백부가 상기 전압 생성부로부터 출력되는 전압을 분배하여 상기 전압 제어부에 공급하고, 상기 감지 신호에 응답하여 상기 전압 제어부에 피드백되는 전압을 가변함으로써 상기 전압 제어부가 상기 전압 생성부로부터 출력되는 게이트 하이 전압을 낮추도록 하는 단계를 포함하는 것을 특징으로 한다.Generating and outputting the gate high voltage includes: outputting the gate high voltage and the gate low voltage using the input power source; Controlling a voltage controller to feedback the voltage output from the voltage generator to maintain the gate high voltage and the gate low voltage constant; A voltage feedback unit distributes a voltage output from the voltage generation unit to supply the voltage to the voltage control unit, and changes a voltage fed back to the voltage control unit in response to the detection signal, so that the voltage control unit controls the gate- So as to lower the voltage.

상기 전압 피드백부가 상기 전압 제어부에 피드백되는 전압을 가변하는 단계는 전압 분배부가 상기 전압 생성부의 상기 게이트 하이 전압 출력단에 인가된 전압을 분배하여 상기 전압 제어부와 연결된 피드백 출력단으로 공급하는 단계와; 피드백 제어부가 상기 감지 신호에 응답하여 스위칭 되고 상기 피드백 출력단과 저항단 사이에 접속된 스위칭 소자를 이용하여, 상기 피드백 출력단의 전압을 가변시키는 단계를 포함하는 것을 특징으로 한다.The step of varying the voltage fed back to the voltage control unit by the voltage feedback unit may include the steps of dividing the voltage applied to the gate high voltage output terminal of the voltage generation unit and supplying the voltage to the feedback output unit connected to the voltage control unit; And varying the voltage of the feedback output using a switching element, which is switched in response to the sensing signal and connected between the feedback output and the resistor.

본 발명은 외부로부터 입력된 영상 데이터(RGB)의 패턴을 분석한다. 그리고 입력된 영상 데이터(RGB)가 미리 정의된 특정 패턴으로 인식되면, 스캔 신호의 진폭을 줄여 킥백 전압(ΔVp)을 작게한다. 이에 따라, 본 발명은 특정 영상 패턴에서의 잔상을 줄여 화질을 향상시킬 수 있다.The present invention analyzes a pattern of image data (RGB) input from the outside. When the input image data RGB is recognized as a predetermined pattern, the amplitude of the scan signal is reduced to reduce the kickback voltage Vp. Accordingly, the present invention can reduce the afterimage in a specific image pattern to improve the image quality.

도 1은 일반적인 액정 표시 장치에 구성된 각 화소의 등가 회로도이다.
도 2는 도 1에 도시된 화소의 구동 파형도이다.
도 3은 잔상을 유발시키는 영상 패턴을 예를 들어 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 액정 표시 장치의 구성도이다.
도 5는 본 발명의 스캔 신호를 나타낸 파형도이다.
도 6은 도 4에 도시된 타이밍 컨트롤러(8)의 구성 블록도이다.
도 7은 도 4에 도시된 전원부(10)의 구성 블록도이다.
도 8은 도 7에 도시된 전압 피드백부(22)의 개략적인 구성 회로도이다.1 is an equivalent circuit diagram of each pixel constructed in a general liquid crystal display device.
2 is a driving waveform diagram of the pixel shown in FIG.
3 is a view showing an example of an image pattern causing an afterimage.
4 is a configuration diagram of a liquid crystal display device according to an embodiment of the present invention.
5 is a waveform diagram showing a scan signal of the present invention.
6 is a block diagram showing the configuration of the timing controller 8 shown in FIG.
FIG. 7 is a block diagram of the configuration of the power supply unit 10 shown in FIG.
8 is a schematic configuration diagram of the voltage feedback section 22 shown in FIG.

이하, 본 발명의 실시 예에 따른 액정 표시 장치 및 그의 구동 방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a liquid crystal display device and a driving method thereof according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.

참고로, 상기한 바와 같은 킥백 전압(ΔVp)은 박막 트랜지스터(TFT)를 포함한 화소 내부에 존재하는 기생 커패시터에 의해 발생되는데, 킥백 전압(ΔVp)은 수학식1에 나타낸 바와 같이 설명된다.For reference, the above-described kickback voltage DELTA Vp is generated by a parasitic capacitor existing inside a pixel including a thin film transistor TFT, and the kickback voltage DELTA Vp is described as shown in Equation (1).

Figure pat00001
Figure pat00001

수학식1에서, Cgs는 박막 트랜지스터(TFT)의 게이트 전극과 소스 전극 사이에 형성되는 기생 커패시터를 나타낸다.In Equation (1), Cgs denotes a parasitic capacitor formed between the gate electrode and the source electrode of the thin film transistor (TFT).

이러한 수학식1을 참조하면, 킥백 전압(ΔVp)은 스캔 신호의 진폭에 비례하는 것을 알 수 있다. 여기서, 스캔 신호의 진폭은 게이트 하이 전압(Vgh)과 게이트 로우 전압(Vgl) 간의 전압차를 의미한다.Referring to Equation (1), it can be seen that the kickback voltage (? Vp) is proportional to the amplitude of the scan signal. Here, the amplitude of the scan signal means a voltage difference between the gate high voltage (Vgh) and the gate low voltage (Vgl).

본 발명은 외부로부터 입력된 영상 데이터(RGB)의 패턴을 분석한다. 그리고 입력된 영상 데이터(RGB)가 미리 정의된 특정 패턴으로 인식되면, 스캔 신호의 진폭을 줄여 킥백 전압(ΔVp)을 작게한다. 이에 따라, 본 발명은 도 3에 도시한 바와 같은 특정 영상 패턴에서의 잔상을 줄여 화질을 향상시킬 수 있다.The present invention analyzes a pattern of image data (RGB) input from the outside. When the input image data RGB is recognized as a predetermined pattern, the amplitude of the scan signal is reduced to reduce the kickback voltage Vp. Accordingly, the present invention can reduce the afterimage in a specific image pattern as shown in FIG. 3, thereby improving the image quality.

이하, 본 발명의 실시 예를 구체적으로 설명한다.Hereinafter, embodiments of the present invention will be described in detail.

도 4는 본 발명의 실시 예에 따른 액정 표시 장치의 구성도이다. 도 5는 본 발명의 스캔 신호를 나타낸 파형도이다.4 is a configuration diagram of a liquid crystal display device according to an embodiment of the present invention. 5 is a waveform diagram showing a scan signal of the present invention.

도 4에 도시된 액정 표시 장치는 액정 패널(2)과, 게이트 드라이버(4)와, 데이터 드라이버(6)와, 타이밍 컨트롤러(8)와, 전원부(10)를 구비한다.The liquid crystal display device shown in Fig. 4 includes a liquid crystal panel 2, a gate driver 4, a data driver 6, a timing controller 8, and a power supply unit 10.

액정 패널(2)은 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)을 구비한다. 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)은 각 화소를 정의한다.The liquid crystal panel 2 includes a plurality of gate lines GL and a plurality of data lines DL. A plurality of gate lines GL and a plurality of data lines DL define respective pixels.

각 화소는 게이트 라인(GL) 및 데이터 라인(DL)에 접속된 TFT와, TFT에 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)에 접속된 화소 전극과, 화소 전극으로부터 이격되어 액정에 전계를 인가하는 공통 전극을 포함한다. 스토리지 커패시터(Cst)는 박막 트랜지스터(TFT)로부터 화소 전극에 인가된 전압을 저장한다.Each pixel includes a TFT connected to the gate line GL and the data line DL and a liquid crystal capacitor Clc and a storage capacitor Cst connected to the TFT. The liquid crystal capacitor Clc includes a pixel electrode connected to the thin film transistor TFT and a common electrode which is spaced apart from the pixel electrode and applies an electric field to the liquid crystal. The storage capacitor Cst stores the voltage applied from the thin film transistor TFT to the pixel electrode.

게이트 드라이버(4)는 타이밍 컨트롤러(8)로부터 제공된 게이트 제어 신호(GCS)를 이용하여 다수의 게이트 라인(GL)에 스캔 신호를 순차적으로 공급한다.The gate driver 4 sequentially supplies the scan signals to the plurality of gate lines GL using the gate control signal GCS provided from the timing controller 8. [

도 5를 참조하면, 스캔 신호의 하이 상태는 게이트 하이 전압(Vgh) 또는 제2 게이트 하이 전압(Vgh2)이고, 스캔 신호의 로우 상태는 게이트 로우 전압(Vgl)이다. 게이트 하이 전압(Vgh) 또는 제2 게이트 하이 전압(Vgh2)과, 게이트 로우 전압(Vgl)은 전원부(10)로부터 제공되는 전압이다.5, the high state of the scan signal is the gate high voltage Vgh or the second gate high voltage Vgh2, and the low state of the scan signal is the gate low voltage Vgl. The gate high voltage (Vgh) or the second gate high voltage (Vgh2) and the gate low voltage (Vgl) are voltages provided from the power supply section (10).

본 발명은 전원부(10)가 타이밍 컨트롤러(8)로부터 제공된 감지 신호(DS)에 응답하여 게이트 하이 전압(Vgh)을 낮춰서 제2 게이트 하이 전압(Vgh2)을 출력하도록 함으로써, 스캔 신호의 진폭을 작게 한다. 스캔 신호의 진폭이 작아지면, 수학식 1에 나타낸 바와 같이, 킥백 전압(ΔVp)이 작아지며, 킥백 전압(ΔVp)에 기인한 직류화 잔상을 줄일 수 있다.The present invention allows the power supply section 10 to output the second gate high voltage Vgh2 by lowering the gate high voltage Vgh in response to the sensing signal DS provided from the timing controller 8, do. As the amplitude of the scan signal becomes smaller, the kickback voltage? Vp becomes smaller as shown in Equation (1), and the DC after-image due to the kickback voltage? Vp can be reduced.

한편, 본 발명의 게이트 드라이버(4)는 집적 회로 형태로 구성될 수 있으며, 액정 패널(2)의 비표시 영역에 내장될 수 있다.On the other hand, the gate driver 4 of the present invention can be formed in the form of an integrated circuit, and can be embedded in the non-display region of the liquid crystal panel 2. [

데이터 드라이버(6)는 타이밍 컨트롤러(8)로부터 제공된 데이터 제어신호(DCS)에 응답하여 데이터 전압을 출력한다. 구체적으로, 데이터 드라이버(4)는 입력된 영상 데이터(RGB)를 래치하고, 래치된 디지털 비디오 데이터를 아날로그의 감마 보상 전압으로 변환하여 데이터 전압을 생성한다. 그리고 생성된 데이터 전압을 1 수평 라인분씩 데이터 라인(DL)에 공급한다.The data driver 6 outputs the data voltage in response to the data control signal DCS provided from the timing controller 8. [ Specifically, the data driver 4 latches the input image data (RGB) and converts the latched digital video data to an analog gamma compensation voltage to generate a data voltage. Then, the generated data voltage is supplied to the data line DL by one horizontal line.

도 6은 도 4에 도시된 타이밍 컨트롤러(8)의 구성 블록도이다.6 is a block diagram showing the configuration of the timing controller 8 shown in FIG.

도 6을 참조하면, 타이밍 컨트롤러(8)는 제어 신호 생성부(12)와, 영상 정렬부(14)와, 패턴 감지부(16)를 구비한다.Referring to FIG. 6, the timing controller 8 includes a control signal generator 12, an image aligner 14, and a pattern detector 16.

제어 신호 생성부(12)는 게이트 드라이버(4) 및 데이터 드라이버(6)의 구동 타이밍을 제어한다. 이를 위해, 제어 신호 생성부(12)는 외부로부터 입력되는 동기 신호, 예를 들어 수평 동기 신호(HSync), 수직 동기 신호(VSync), 도트 클럭(DCLK), 데이터 인에이블 신호(DE)를 이용하여 다수의 게이트 제어 신호(GCS) 및 다수의 데이터 제어 신호(DCS)를 출력한다.The control signal generator 12 controls the driving timings of the gate driver 4 and the data driver 6. For this purpose, the control signal generator 12 uses a synchronizing signal input from the outside, for example, a horizontal synchronizing signal HSync, a vertical synchronizing signal VSync, a dot clock DCLK, and a data enable signal DE And outputs a plurality of gate control signals GCS and a plurality of data control signals DCS.

다수의 게이트 제어 신호(GCS)는 서로 다른 위상차를 갖는 다수의 클럭 펄스와 게이트 드라이버(4)의 구동 시작을 지시하는 게이트 스타트 펄스(GSP; Gate Start Pulse) 등을 포함할 수 있다.The plurality of gate control signals GCS may include a plurality of clock pulses having different phase differences and a gate start pulse (GSP) for instructing the gate driver 4 to start driving.

다수의 데이터 제어 신호(DCS)는 데이터 드라이버(6)의 출력기간을 제어하는 소스 출력 인에이블(SOE; Source Output Enable)과, 데이터 샘플링의 시작을 지시하는 소스 스타트 펄스(SSP; Source Start Pulse)와, 데이터의 샘플링 타이밍을 제어하는 소스 쉬프트 클럭(SSC; Source Shift Clock)과, 데이터의 전압 극성을 제어하는 극성 제어 신호(POL) 등을 포함할 수 있다.The plurality of data control signals DCS includes a source output enable (SOE) for controlling the output period of the data driver 6, a source start pulse (SSP) for instructing the start of data sampling, A source shift clock (SSC) for controlling the sampling timing of the data, and a polarity control signal (POL) for controlling the voltage polarity of the data.

영상 정렬부(14)는 입력되는 영상 데이터(RGB)를 액정 패널(2)의 해상도에 맞게 정렬하여 데이터 드라이버(6)에 공급한다.The image arranging unit 14 arranges the input image data RGB according to the resolution of the liquid crystal panel 2 and supplies the image data RGB to the data driver 6.

패턴 감지부(14)는 입력되는 영상 데이터(RGB)의 패턴을 분석하고, 분석된 결과에 따라 감지 신호(DS)를 출력한다. 감지 신호(DS)는 전원부(10)가 게이트 하이 전압(Vgh) 대신 제2 게이트 하이 전압(Vgh2)을 출력하도록 지시하는 신호이다. 구체적으로, 패턴 감지부(14)는 특별히 잔상을 많이 유발시키는 영상 데이터(RGB)가 입력될 경우에 이를 감지하여 감지 신호(DS)를 출력한다. 예를 들어, 패턴 감지부(14)는 입력된 영상 데이터(RGB)가 블랙 계조 및 화이트 계조를 갖는 블록들이 교번적으로 배열된 영상 패턴일 경우(도 3 참조), 이를 감지하여 감지 신호(DS)를 출력한다.The pattern detection unit 14 analyzes a pattern of input image data RGB and outputs a detection signal DS according to the analyzed result. The sense signal DS is a signal for instructing the power supply section 10 to output the second gate high voltage Vgh2 instead of the gate high voltage Vgh. Specifically, the pattern detecting unit 14 detects the image data RGB that causes a large amount of afterimage, and outputs the detection signal DS. For example, when the input image data (RGB) is an image pattern in which blocks having black gradation and white gradation are alternately arranged (refer to FIG. 3), the pattern detecting unit 14 detects the image data RGB ).

전원부(10)는 입력 전원(Vin)을 이용하여 게이트 하이 전압(Vgh) 또는 제2 게이트 하이 전압(Vgh2)과, 게이트 로우 전압(Vgl)과, 공통 전압(Vcom)을 출력한다. 특히, 전원부는(10)는 타이밍 컨트롤러(8)의 제어에 따라, 게이트 하이 전압(Vgh) 또는 제2 게이트 하이 전압(Vgh2)을 선택적으로 출력한다.The power supply section 10 outputs the gate high voltage Vgh or the second gate high voltage Vgh2, the gate low voltage Vgl and the common voltage Vcom using the input power supply Vin. Particularly, the power supply unit 10 selectively outputs the gate high voltage Vgh or the second gate high voltage Vgh2 under the control of the timing controller 8.

이하, 전원부(10)를 구체적으로 설명한다.Hereinafter, the power supply unit 10 will be described in detail.

도 7은 도 4에 도시된 전원부(10)의 구성 블록도이다. 그리고 도 8은 도 7에 도시된 전압 피드백부(22)의 개략적인 구성 회로도이다.FIG. 7 is a block diagram of the configuration of the power supply unit 10 shown in FIG. 8 is a schematic circuit diagram of the voltage feedback unit 22 shown in FIG.

도 7을 참조하면, 전원부(10)는 전압 생성부(18)와, 전압 제어부(20)와, 전압 피드백부(22)를 구비한다.Referring to FIG. 7, the power supply unit 10 includes a voltage generator 18, a voltage controller 20, and a voltage feedback unit 22.

전압 생성부(18)는 입력 전원(Vin)을 이용하여 게이트 하이 전압(Vgh) 또는 제2 게이트 하이 전압(Vgh2)과, 게이트 로우 전압(Vgl)을 출력한다. 구체적으로, 전압 생성부(18)는 전압 제어부(20)의 제어에 따라 게이트 하이 전압(Vgh)과 게이트 로우 전압(Vgl)을 출력하거나, 제2 게이트 하이 전압(Vgh2)과 게이트 로우 전압(Vgl)을 출력한다.The voltage generating section 18 outputs the gate high voltage Vgh or the second gate high voltage Vgh2 and the gate low voltage Vgl using the input power supply Vin. Specifically, the voltage generator 18 outputs the gate high voltage Vgh and the gate low voltage Vgl according to the control of the voltage controller 20, or outputs the gate high voltage Vgh2 and the gate low voltage Vgl ).

전압 제어부(20)는 전압 생성부(18)로부터 출력되는 전압을 피드백하여 전압 생성부(18)로부터 출력되는 전압이 일정하게 유지되도록 제어한다.The voltage control unit 20 feeds back the voltage output from the voltage generation unit 18 to control the voltage output from the voltage generation unit 18 to be constant.

전압 피드백부(22)는 전압 생성부(18)로부터 출력되는 전압을 분배하여 전압 제어부(20)에 공급한다. 특히, 전압 피드백부(22)는 타이밍 컨트롤러(8)로부터 제공된 감지 신호(DS)에 응답하여 전압 제어부(20)에 피드백되는 전압을 가변함으로써 전압 제어부(20)가 전압 생성부(18)로부터 출력되는 게이트 하이 전압(Vgh)을 낮춰 제2 게이트 하이 전압(Vgh2)을 출력하도록 한다.The voltage feedback section 22 distributes the voltage output from the voltage generation section 18 and supplies the divided voltage to the voltage control section 20. In particular, the voltage feedback unit 22 changes the voltage fed back to the voltage control unit 20 in response to the sensing signal DS provided from the timing controller 8, thereby causing the voltage control unit 20 to output The gate high voltage Vgh is lowered to output the second gate high voltage Vgh2.

이하, 전압 피드백부(22)를 구체적으로 설명한다.Hereinafter, the voltage feedback section 22 will be described in detail.

도 8을 참조하면, 전압 피드백부(22)는 전압 분배부(30)와, 피드백 제어부(40)를 구비한다.Referring to FIG. 8, the voltage feedback unit 22 includes a voltage divider 30 and a feedback control unit 40.

전압 분배부(22)는 전압 생성부(18)의 게이트 하이 전압 출력단(N1)에 인가되는 전압을 분배하여 전압 제어부(20)와 연결된 피드백 출력단(N2)으로 공급한다. 이를 위해, 전압 분배부(22)는 게이트 하이 전압 출력단(N1)과 접지 사이에 직렬로 연결된 제1 저항(R1) 및 제2 저항(R2)을 구비한다. 피드백 출력단(N2)은 제1 및 제2 저항(R1, R2) 사이의 노드와 접속된다. 한편, 전압 분배부(22)는 제1 및 제2 저항(R1, R2)과 병렬로 연결된 안정화 커패시터(C)와, 부하 저항(R3)을 더 구비할 수 있다.The voltage divider 22 divides the voltage applied to the gate high voltage output terminal N1 of the voltage generator 18 and supplies the divided voltage to the feedback output terminal N2 connected to the voltage controller 20. To this end, the voltage divider 22 includes a first resistor R1 and a second resistor R2 connected in series between the gate high voltage output N1 and ground. And the feedback output terminal N2 is connected to the node between the first and second resistors R1 and R2. The voltage divider 22 may further include a stabilizing capacitor C connected in parallel with the first and second resistors R1 and R2 and a load resistor R3.

피드백 제어부(40)는 감지 신호(DS)에 응답하여, 피드백 출력단(N2)의 전압을 가변시킨다. 이를 위해, 피드백 제어부(40)는 감지 신호(DS)에 응답하여 스위칭 되고 피드백 출력단(N2)과 저항단(R4, R5) 사이에 접속되는 스위칭 소자(TR)를 구비한다. 스위칭 소자(TR)는 감지 신호(DS)에 응답하여 턴-온됨으로써, 피드백 출력단(N2)의 전압 가변시켜, 전압 피드백부(22)로부터 전압 제어부(20)로 피드백 되는 전압을 가변한다. 그러면, 전압 제어부(20)는 전압 생성부(18)로부터 출력되는 게이트 하이 전압(Vgh)을 낮춰 제2 게이트 하이 전압(Vgh2)을 출력하도록 제어한다.The feedback control unit 40 changes the voltage of the feedback output terminal N2 in response to the detection signal DS. To this end, the feedback control section 40 includes a switching element TR which is switched in response to the detection signal DS and is connected between the feedback output terminal N2 and the resistor stages R4 and R5. The switching element TR changes the voltage of the feedback output terminal N2 by changing the voltage fed back from the voltage feedback section 22 to the voltage control section 20 by being turned on in response to the detection signal DS. The voltage controller 20 controls the voltage generator 20 to output the second gate high voltage Vgh2 by lowering the gate high voltage Vgh output from the voltage generator 18. [

상술한 바와 같이, 본 발명은 외부로부터 입력된 영상 데이터(RGB)의 패턴을 분석한다. 그리고 입력된 영상 데이터(RGB)가 미리 정의된 특정 패턴으로 인식되면, 스캔 신호의 진폭을 줄여 킥백 전압(ΔVp)을 작게한다. 이에 따라, 본 발명은 도 3에 도시한 바와 같은 특정 영상 패턴에서의 잔상을 줄여 화질을 향상시킬 수 있다.As described above, the present invention analyzes a pattern of image data (RGB) input from the outside. When the input image data RGB is recognized as a predetermined pattern, the amplitude of the scan signal is reduced to reduce the kickback voltage Vp. Accordingly, the present invention can reduce the afterimage in a specific image pattern as shown in FIG. 3, thereby improving the image quality.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents. Will be clear to those who have knowledge of.

2: 액정 패널 4: 게이트 드라이버
6: 데이터 드라이버 8: 타이밍 컨트롤러
10: 전원부2: liquid crystal panel 4: gate driver
6: Data driver 8: Timing controller
10:

Claims (8)

다수의 데이터 라인과 다수의 게이트 라인의 교차로 화소를 정의하는 액정 패널과;
상기 다수의 게이트 라인을 구동하는 게이트 드라이버와;
상기 다수의 데이터 라인을 구동하는 데이터 드라이버와;
상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하고, 입력되는 영상 데이터를 분석하여 상기 영상 데이터가 미리 정의된 특정 패턴을 갖는 것으로 판단되면 감지 신호를 출력하는 타이밍 컨트롤러와;
상기 게이트 드라이버가 스캔 신호를 출력하는데 필요한 게이트 하이 전압 및 게이트 로우 전압을 출력하고, 상기 감지 신호에 응답하여 상기 게이트 하이 전압을 낮춰서 출력하는 전원부를 구비하는 것을 특징으로 하는 액정 표시 장치.A liquid crystal panel defining pixels at intersections of a plurality of data lines and a plurality of gate lines;
A gate driver for driving the plurality of gate lines;
A data driver for driving the plurality of data lines;
A timing controller for controlling the gate driver and the data driver, analyzing inputted image data, and outputting a detection signal when the image data is determined to have a predetermined specific pattern;
And a power unit for outputting a gate high voltage and a gate low voltage necessary for the gate driver to output a scan signal and for lowering the gate high voltage in response to the sensing signal. 청구항 1에 있어서,
상기 타이밍 컨트롤러는
다수의 동기 신호를 이용하여 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하기 위한 다수의 제어 신호를 출력하는 제어 신호 생성부와;
상기 입력되는 영상 데이터를 정렬하여 상기 데이터 드라이버에 공급하는 영상 정렬부와;
상기 영상 데이터가 블랙 계조 및 화이트 계조를 갖는 블록들이 교번적으로 배열된 영상 패턴일 경우 상기 감지 신호를 출력하는 패턴 감지부를 구비하는 것을 특징으로 하는 액정 표시 장치.The method according to claim 1,
The timing controller
A control signal generator for outputting a plurality of control signals for controlling the gate driver and the data driver using a plurality of synchronization signals;
An image alignment unit for aligning the input image data and supplying the image data to the data driver;
And a pattern sensing unit for outputting the sensing signal when the image data is an image pattern in which blocks having black gradation and white gradation are alternately arranged. 청구항 1에 있어서,
상기 전원부는
입력 전원을 이용하여 상기 게이트 하이 전압 및 상기 게이트 로우 전압을 출력하는 전압 생성부와;
상기 전압 생성부로부터 출력되는 전압을 피드백하여 상기 게이트 하이 전압 및 상기 게이트 로우 전압이 일정하게 유지되도록 제어하는 전압 제어부와;
상기 전압 생성부로부터 출력되는 전압을 분배하여 상기 전압 제어부에 공급하고, 상기 감지 신호에 응답하여 상기 전압 제어부에 피드백되는 전압을 가변함으로써 상기 전압 제어부가 상기 전압 생성부로부터 출력되는 게이트 하이 전압을 낮추도록 하는 전압 피드백부를 구비하는 것을 특징으로 하는 액정 표시 장치.The method according to claim 1,
The power supply unit
A voltage generator for outputting the gate high voltage and the gate low voltage using an input power source;
A voltage controller for feeding back a voltage output from the voltage generator to control the gate high voltage and the gate low voltage to be maintained constant;
The voltage controller divides the voltage output from the voltage generator to supply the divided voltage to the voltage controller, and changes the voltage fed back to the voltage controller in response to the sensing signal so that the voltage controller lowers the gate high voltage output from the voltage generator And a voltage feedback unit for adjusting the voltage of the liquid crystal panel. 청구항 3에 있어서,
상기 전압 피드백부는
상기 전압 생성부의 상기 게이트 하이 전압 출력단에 인가되는 전압을 분배하여 상기 전압 제어부와 연결된 피드백 출력단으로 공급하는 전압 분배부와;
상기 감지 신호에 응답하여 스위칭 되고 상기 피드백 출력단과 저항단 사이에 접속되는 스위칭 소자를 구비하여, 상기 피드백 출력단의 전압을 가변시키는 피드백 제어부를 구비하는 것을 특징으로 하는 액정 표시 장치.The method of claim 3,
The voltage feedback unit
A voltage divider for dividing a voltage applied to the gate high voltage output terminal of the voltage generator and supplying the voltage to a feedback output terminal connected to the voltage controller;
And a feedback control unit having a switching element which is switched in response to the sensing signal and is connected between the feedback output terminal and the resistance terminal, and changes the voltage of the feedback output terminal. 게이트 드라이버 및 데이터 드라이버를 제어하기 위해 다수의 제어 신호를 출력하고, 입력되는 영상 데이터를 분석하여 상기 영상 데이터가 미리 정의된 특정 패턴을 갖는 것으로 판단되면 감지 신호를 출력하는 단계와;
상기 게이트 드라이버가 스캔 신호를 출력하는데 필요한 게이트 하이 전압 및 게이트 로우 전압을 출력하고, 상기 감지 신호에 응답하여 상기 게이트 하이 전압을 낮춰서 출력하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.Outputting a plurality of control signals to control a gate driver and a data driver, analyzing inputted image data, and outputting a detection signal when the image data is determined to have a predetermined predetermined pattern;
And outputting a gate high voltage and a gate low voltage necessary for the gate driver to output a scan signal and lowering the gate high voltage in response to the detection signal. 청구항 5에 있어서,
상기 감지 신호를 출력하는 단계는
상기 영상 데이터가 블랙 계조 및 화이트 계조를 갖는 블록들이 교번적으로 배열된 영상 패턴일 경우 상기 감지 신호를 출력하는 단계인 것을 특징으로 하는 액정 표시 장치의 구동 방법.The method of claim 5,
The step of outputting the sensing signal
And outputting the sensing signal when the image data is an image pattern in which blocks having black gradation and white gradation are alternately arranged. 청구항 5에 있어서,
상기 게이트 하이 전압을 생성하여 출력하는 단계는
전압 생성부가 입력 전원을 이용하여 상기 게이트 하이 전압 및 상기 게이트 로우 전압을 출력하는 단계와;
전압 제어부가 상기 전압 생성부로부터 출력되는 전압을 피드백하여 상기 게이트 하이 전압 및 상기 게이트 로우 전압이 일정하게 유지되도록 제어하는 단계와;
전압 피드백부가 상기 전압 생성부로부터 출력되는 전압을 분배하여 상기 전압 제어부에 공급하고, 상기 감지 신호에 응답하여 상기 전압 제어부에 피드백되는 전압을 가변함으로써 상기 전압 제어부가 상기 전압 생성부로부터 출력되는 게이트 하이 전압을 낮추도록 하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.The method of claim 5,
The step of generating and outputting the gate high voltage
The voltage generating unit outputting the gate high voltage and the gate low voltage using the input power source;
Controlling a voltage controller to feedback the voltage output from the voltage generator to maintain the gate high voltage and the gate low voltage constant;
A voltage feedback unit distributes a voltage output from the voltage generation unit to supply the voltage to the voltage control unit, and changes a voltage fed back to the voltage control unit in response to the detection signal, so that the voltage control unit controls the gate- And driving the liquid crystal display device so that the voltage is lowered. 청구항 7에 있어서,
상기 전압 피드백부가 상기 전압 제어부에 피드백되는 전압을 가변하는 단계는
전압 분배부가 상기 전압 생성부의 상기 게이트 하이 전압 출력단에 인가된 전압을 분배하여 상기 전압 제어부와 연결된 피드백 출력단으로 공급하는 단계와;
피드백 제어부가 상기 감지 신호에 응답하여 스위칭 되고 상기 피드백 출력단과 저항단 사이에 접속된 스위칭 소자를 이용하여, 상기 피드백 출력단의 전압을 가변시키는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.The method of claim 7,
Wherein the step of varying the voltage fed back by the voltage feedback unit to the voltage control unit
Dividing a voltage applied to the gate high voltage output terminal of the voltage generating unit and supplying the voltage to a feedback output connected to the voltage control unit;
And varying a voltage of the feedback output terminal using a switching element that is switched in response to the sensing signal and connected between the feedback output terminal and the resistance terminal.
KR1020130065647A 2013-06-10 2013-06-10 Liquid crystal display device and driving method the same KR102028991B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130065647A KR102028991B1 (en) 2013-06-10 2013-06-10 Liquid crystal display device and driving method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130065647A KR102028991B1 (en) 2013-06-10 2013-06-10 Liquid crystal display device and driving method the same

Publications (2)

Publication Number Publication Date
KR20140143912A true KR20140143912A (en) 2014-12-18
KR102028991B1 KR102028991B1 (en) 2019-10-07

Family

ID=52674411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130065647A KR102028991B1 (en) 2013-06-10 2013-06-10 Liquid crystal display device and driving method the same

Country Status (1)

Country Link
KR (1) KR102028991B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047328A (en) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 Display device
US10650772B2 (en) 2017-10-25 2020-05-12 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080011889A (en) * 2006-08-01 2008-02-11 삼성전자주식회사 Liquid display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080011889A (en) * 2006-08-01 2008-02-11 삼성전자주식회사 Liquid display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047328A (en) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 Display device
US10650772B2 (en) 2017-10-25 2020-05-12 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102028991B1 (en) 2019-10-07

Similar Documents

Publication Publication Date Title
KR101519917B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR101132051B1 (en) liquid crystal display
KR20070015695A (en) Liquid crystal display and driving method thereof
KR101441385B1 (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101992885B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR101469470B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR101407308B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR102028991B1 (en) Liquid crystal display device and driving method the same
KR20140123625A (en) Liquid crystal display device of ultra high definition and method for driving the same
KR20100063170A (en) Liquid crystal display device
KR101589751B1 (en) Liquid crystal display
KR100947770B1 (en) Liquid crystal display device and method of dirving the same
KR102270603B1 (en) Liquid Crystal Display
KR102276244B1 (en) Display device and method for controlling load thereof
KR101550918B1 (en) Liquid crystal display device
KR102050432B1 (en) Liquid crystal display device and method for driving the same
KR102066084B1 (en) Flat Display Device And Driving Method Thereof
KR20120002011A (en) Liquid crystal display device and method for driving the same
KR101777130B1 (en) Driving circuit for liquid crystal display device
KR100631118B1 (en) Liquid crystal display and method of dirving the same
KR102328982B1 (en) Method for driving display device
KR20200082802A (en) Liquid Crystal Display Device
KR101992880B1 (en) Liquid crystal display device
KR101830610B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR101630331B1 (en) Driving circuit for liquid crystal display device and method for driving the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant