KR20120002011A - Liquid crystal display device and method for driving the same - Google Patents

Liquid crystal display device and method for driving the same Download PDF

Info

Publication number
KR20120002011A
KR20120002011A KR1020100062679A KR20100062679A KR20120002011A KR 20120002011 A KR20120002011 A KR 20120002011A KR 1020100062679 A KR1020100062679 A KR 1020100062679A KR 20100062679 A KR20100062679 A KR 20100062679A KR 20120002011 A KR20120002011 A KR 20120002011A
Authority
KR
South Korea
Prior art keywords
data
control signal
liquid crystal
source start
start pulse
Prior art date
Application number
KR1020100062679A
Other languages
Korean (ko)
Other versions
KR101666588B1 (en
Inventor
임대경
이진상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100062679A priority Critical patent/KR101666588B1/en
Publication of KR20120002011A publication Critical patent/KR20120002011A/en
Application granted granted Critical
Publication of KR101666588B1 publication Critical patent/KR101666588B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A liquid crystal display device and a driving method thereof are provided to prevent driving using a driving frequency which does not meet product standards by generating an error in an image when a plurality of data control signals set by a wrong driving frequency are outputted. CONSTITUTION: A liquid crystal panel defines a pixel area by intersecting a gate line and a data line. A timing controller outputs a data control signal including a gate control signal and a source start pulse. A gate driving unit drives the gate line according to the gate control signal. A plurality of data driving units(4) drive the data line according to the data control signal and successively receive the source start pulse. A delay unit(10) delays rising time and falling time of the source start pulse from the n-th data driving unit and supplies the source start pulse to the (n+1)-th data driving unit.

Description

액정 표시장치 및 그의 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}Liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}

본 발명은 액정 표시장치에 관한 것으로, 특히 최적의 품질을 구현하기 위해 제품규격에 맞지 않는 구동 주파수를 이용한 구동을 방지할 수 있는 액정 표시장치 및 그의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display and a driving method thereof capable of preventing driving using a driving frequency that does not conform to product specifications in order to realize optimal quality.

최근, 디스플레이 소자 중, 우수한 화질과, 경량, 박형, 저전력의 특징으로 인하여, 액정 표시장치(Liquid Crystal Display)가 가장 많이 사용되고 있다.Recently, the liquid crystal display (Liquid Crystal Display) is the most used because of the excellent image quality, lightweight, thin, low power characteristics of the display elements.

액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위해, 액정 표시장치는 액정셀들이 매트릭스형으로 배열된 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.

액정패널은 액정셀들이 화소 신호에 따라 액정의 광투과율을 조절함으로써 화상을 표시한다.In the liquid crystal panel, the liquid crystal cells display an image by adjusting the light transmittance of the liquid crystal according to the pixel signal.

구동회로는 액정패널의 게이트 라인들을 구동하기 위한 게이트 구동부와, 데이터 라인들을 구동하기 위한 데이터 구동부와, 게이트 구동부 및 데이터 구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러와, 액정패널과 구동회로의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.The driving circuit includes a gate driver for driving the gate lines of the liquid crystal panel, a data driver for driving the data lines, a timing controller for controlling the driving timing of the gate driver and the data driver, and a drive for driving the liquid crystal panel and the driving circuit. And a power supply unit for supplying power signals.

한편, 액정패널은 그 용도에 따라 구동되는 주파수가 미리 설정되어 제조된다. 이에 따라, 타이밍 컨트롤러는 미리 설정된 액정패널의 구동 주파수에 대응하여 다수의 제어 신호를 출력하여 게이트 구동부와, 데이터 구동부에 공급한다.On the other hand, the liquid crystal panel is manufactured with a frequency driven according to its use in advance. Accordingly, the timing controller outputs a plurality of control signals corresponding to the preset driving frequency of the liquid crystal panel and supplies them to the gate driver and the data driver.

만약, 타이밍 컨트롤러에서 잘못된 구동 주파수로 다수의 제어 신호를 출력하고, 이를 게이트 구동부와 데이터 구동부에 공급할 경우, 액정패널은 제품규격에 맞지 않는 구동 주파수로 구동되므로 표시 품질 저하, 수명 단축, 오작동, 또는 제품고장의 원인이 될 수 있다.If the timing controller outputs a plurality of control signals at the wrong driving frequency and supplies them to the gate driver and the data driver, the liquid crystal panel is driven at a drive frequency that does not meet the product specifications. It may cause product malfunction.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 최적의 품질을 구현하기 위해 제품규격에 맞지 않는 구동 주파수를 이용한 구동을 방지할 수 있는 액정 표시장치 및 그의 구동방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a liquid crystal display device and a method of driving the same, which can prevent driving by using a driving frequency that does not meet a product standard in order to realize optimal quality.

상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 액정 표시장치는 게이트 라인과 데이터 라인의 교차로 화소영역을 정의하는 액정패널과; 게이트 제어신호와, 소스 스타트 펄스를 포함하는 데이터 제어신호를 출력하는 타이밍 컨트롤러와; 상기 게이트 제어신호에 따라 상기 게이트 라인을 구동하는 게이트 구동부와; 상기 데이터 제어신호에 따라 상기 데이터 라인을 구동하며, 상기 소스 스타트 펄스를 순차적으로 공급받는 다수의 데이터 구동부; 및 상기 각 데이터 구동부 사이에 형성되고, n 번째 데이터 구동부(n은 자연수)에서 출력된 상기 소스 스타트 펄스의 상승 및 하강 시간을 지연시켜 n+1 번째 데이터 구동부에 공급하는 지연부를 구비함을 특징으로 한다.In order to achieve the above object, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel defining a pixel area at an intersection of a gate line and a data line; A timing controller for outputting a data control signal including a gate control signal and a source start pulse; A gate driver for driving the gate line according to the gate control signal; A plurality of data drivers driving the data lines according to the data control signal and sequentially receiving the source start pulses; And a delay unit formed between each data driver and delaying the rise and fall times of the source start pulse output from the n-th data driver (n is a natural number) to be supplied to the n + 1-th data driver. do.

상기 지연부는 상기 소스 스타트 펄스의 상승 시간이 지연되도록 다수의 저항 및 커패시터를 구비함을 특징으로 한다.The delay unit may include a plurality of resistors and capacitors to delay the rise time of the source start pulse.

상기 액정패널은 기준 주파수로 구동되도록 설정되고, 상기 각 데이터 구동부는 상기 기준 주파수에 따라 상기 소스 스타트 펄스를 인식하기 위한 기준시간이 설정됨을 특징으로 한다.The liquid crystal panel is set to be driven at a reference frequency, and each of the data drivers is configured to set a reference time for recognizing the source start pulse according to the reference frequency.

상기 타이밍 컨트롤러가 상기 기준 주파수와 동일한 주파수로 설정된 상기 게이트 제어신호 및 상기 데이터 제어신호를 출력할 경우, 상기 지연부에서 지연된 소스 스타트 펄스의 상승 시간은 상기 기준시간보다 짧은 것을 특징으로 한다. When the timing controller outputs the gate control signal and the data control signal set to the same frequency as the reference frequency, the rising time of the source start pulse delayed by the delay unit may be shorter than the reference time.

상기 타이밍 컨트롤러가 상기 기준 주파수보다 높은 주파수로 설정된 상기 게이트 제어신호 및 상기 데이터 제어신호를 출력할 경우, 상기 지연부에서 지연된 소스 스타트 펄스의 상승 시간은 상기 기준시간보다 긴 것을 특징으로 한다.When the timing controller outputs the gate control signal and the data control signal set to a frequency higher than the reference frequency, the rising time of the source start pulse delayed by the delay unit may be longer than the reference time.

또한, 상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 액정패널을 구동하는 게이트 구동부 및 다수의 데이터 구동부와, 상기 게이트 구동부 및 상기 다수의 데이터 구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러를 구비한 액정 표시장치의 구동방법에 있어서, 상기 타이밍 컨트롤러에서 게이트 제어신호와, 소스 스타트 펄스를 포함하는 데이터 제어신호를 출력하는 제 1 단계; 상기 다수의 데이터 구동부에 상기 소스 스타트 펄스를 순차적으로 공급하는 제 2 단계; n 번째 데이터 구동부(n은 자연수)에서 출력된 상기 소스 스타트 펄스의 상승 및 하강 시간을 지연시켜 n+1 번째 데이터 구동부에 공급하는 제 3 단계를 포함함을 특징으로 한다.In addition, in order to achieve the above object, a method of driving a liquid crystal display according to an exemplary embodiment of the present invention includes a gate driver and a plurality of data drivers for driving a liquid crystal panel, and driving timings of the gate driver and the data drivers. A driving method of a liquid crystal display device having a timing controller for controlling a voltage, comprising: a first step of outputting, by the timing controller, a data control signal including a gate control signal and a source start pulse; A second step of sequentially supplying the source start pulses to the plurality of data drivers; and a third step of delaying the rise and fall times of the source start pulse output from the n th data driver (n is a natural number) and supplying the n + 1 th data driver to the n + 1 th data driver.

상기 제 3 단계는 다수의 저항 및 커패시터를 구비해서 상기 소스 스타트 펄스의 상승 및 하강 시간을 지연시키는 단계임을 특징으로 한다.The third step may include delaying the rise and fall times of the source start pulse with a plurality of resistors and capacitors.

상기 액정패널은 기준 주파수로 구동되도록 설정되고, 상기 각 데이터 구동부는 상기 기준 주파수에 따라 상기 소스 스타트 펄스를 인식하기 위한 기준시간이 설정됨을 특징으로 한다.The liquid crystal panel is set to be driven at a reference frequency, and each of the data drivers is configured to set a reference time for recognizing the source start pulse according to the reference frequency.

상기 제 1 단계에서 상기 타이밍 컨트롤러가 상기 기준 주파수와 동일한 주파수로 설정된 상기 게이트 제어신호 및 상기 데이터 제어신호를 출력할 경우, 상기 제 3 단계에서 지연된 소스 스타트 펄스의 상승 시간은 상기 기준시간보다 짧은 것을 특징으로 한다.When the timing controller outputs the gate control signal and the data control signal set to the same frequency as the reference frequency in the first step, the rising time of the source start pulse delayed in the third step is shorter than the reference time. It features.

상기 제 1 단계에서 상기 타이밍 컨트롤러가 상기 기준 주파수보다 높은 주파수로 설정된 상기 게이트 제어신호 및 상기 데이터 제어신호를 출력할 경우, 상기 제 3 단계에서 지연된 소스 스타트 펄스의 상승 시간은 상기 기준시간보다 긴 것을 특징으로 한다.When the timing controller outputs the gate control signal and the data control signal set to a frequency higher than the reference frequency in the first step, the rising time of the source start pulse delayed in the third step is longer than the reference time. It features.

본 발명에 따른 액정 표시장치는 각 데이터 구동부가 제공받는 소스 스타트 펄스의 상승시간 및 하강시간을 지연시키는 지연부를 구비한다. 지연부는 타이밍 컨트롤러가 잘못된 구동 주파수로 설정된 다수의 데이터 제어신호를 출력할 경우, 영상에 오류가 생기도록 하여 사용자가 잘못된 구동 주파수를 사용하는 것을 방지한다. 즉, 사용자가 제품규격에 맞지 않는 구동 주파수를 사용하여 발생될 수 있는 표시 품질 저하, 수명 단축, 오작동, 또는 제품고장을 방지함으로써 제품 안정성을 높이고, 최적의 영상 품질을 구현할 수 있다.The liquid crystal display according to the present invention includes a delay unit for delaying the rise time and the fall time of the source start pulse provided by each data driver. The delay unit prevents a user from using an incorrect driving frequency by causing an error in an image when the timing controller outputs a plurality of data control signals set to an incorrect driving frequency. That is, the user can improve product stability and realize optimal image quality by preventing display quality degradation, lifespan reduction, malfunction, or product failure that may occur when a user uses a driving frequency that does not conform to product specifications.

도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구성도.
도 2는 도 1에 도시된 데이터 구동부와 지연부의 구성도.
도 3은 도 2에 도시된 제 1 지연부의 구성도.
도 4는 도 3에 도시된 제 1 지연부의 입력 및 출력 파형도.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.
FIG. 2 is a configuration diagram of a data driver and a delay unit shown in FIG. 1.
3 is a configuration diagram of the first delay unit illustrated in FIG. 2.
4 is an input and output waveform diagram of the first delay unit illustrated in FIG. 3.

이하, 본 발명의 실시 예에 따른 액정 표시장치 및 그의 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention and a driving method thereof will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구성도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시된 액정 표시장치는 다수의 게이트 라인(GL1 내지 GLn)과 다수의 데이터 라인(DL1 내지 DLm)의 교차로 화소영역을 정의하는 액정패널(2)과, 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 출력하는 타이밍 컨트롤러(8)와, 게이트 제어신호(GCS)에 따라 다수의 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 구동부(6)와, 데이터 제어신호(DCS)에 따라 다수의 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 구동부(4)를 구비한다.The liquid crystal display shown in FIG. 1 includes a liquid crystal panel 2 defining a pixel area at an intersection of a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm, a gate control signal GCS, and data. The timing controller 8 outputting the control signal DCS, the gate driver 6 driving the plurality of gate lines GL1 to GLn according to the gate control signal GCS, and the data control signal DCS. The data driver 4 driving a plurality of data lines DL1 to DLm is provided.

한편, 도 1에 도시된 액정 표시장치는 데이터 구동부(4)와 연결되어 데이터 구동부(4)가 제공받는 소스 스타트 펄스(SSP; Source Start Pulse, 이하,'SSP')를 지연시키는 지연부(10)를 구비한다. 이러한, 지연부(10)는 타이밍 컨트롤러(8)로부터 잘못된 구동 주파수의 데이터 제어신호(DCS)가 데이터 구동부(4)에 공급되는 것을 방지한다. 이러한, 지연부(10)에 대해서는 후술하기로 한다.Meanwhile, the liquid crystal display illustrated in FIG. 1 is connected to the data driver 4 to delay the source start pulse SSP provided by the data driver 4. ). The delay unit 10 prevents the data control signal DCS of the wrong driving frequency from the timing controller 8 to the data driver 4. Such a delay unit 10 will be described later.

액정패널(2)은 다수의 게이트 라인(GL1 내지 GLn)과 다수의 데이터 라인(DL1 내지 DLm)을 구비한다. 다수의 게이트 라인(GL1 내지 GLn)과 다수의 데이터 라인(DL1 내지 DLm)은 각 화소영역을 정의한다. 각 화소영역은 박막 트랜지스터(Thin Film Transistor; 이하 TFT)와, TFT와 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 TFT와 접속된 화소전극과, 화소전극과 함께 액정에 전계를 인가하는 공통전극을 구비한다. TFT는 각 게이트 라인(GLi, i=1~n)에서 공급되는 스캔 펄스에 응답하여 각 데이터 라인(DLj,j=1~m)으로부터의 영상신호를 화소전극에 공급한다. 액정 커패시터(Clc)는 화소전극에 공급된 영상신호와 공통전극에 공급된 공통전압(Vcom)의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 계조를 구현한다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)와 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 영상신호가 공급될 때까지 유지되게 한다.The liquid crystal panel 2 includes a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm. The plurality of gate lines GL1 to GLn and the plurality of data lines DL1 to DLm define each pixel area. Each pixel area includes a thin film transistor (TFT), a liquid crystal capacitor Clc and a storage capacitor Cst connected to the TFT. The liquid crystal capacitor Clc includes a pixel electrode connected to the TFT, and a common electrode for applying an electric field to the liquid crystal together with the pixel electrode. The TFT supplies an image signal from each data line DLj, j = 1 to m to the pixel electrode in response to a scan pulse supplied from each gate line GLi, i = 1 to n. The liquid crystal capacitor Clc charges the difference voltage between the image signal supplied to the pixel electrode and the common voltage Vcom supplied to the common electrode, and adjusts the light transmittance by varying the arrangement of liquid crystal molecules according to the difference voltage. Implement The storage capacitor Cst is connected in parallel with the liquid crystal capacitor Clc to maintain the voltage charged in the liquid crystal capacitor Clc until the next image signal is supplied.

타이밍 컨트롤러(8)는 게이트 구동부(6), 및 데이터 구동부(4)의 구동타이밍을 제어한다. 구체적으로, 타이밍 컨트롤러(8)는 외부로부터 입력되는 동기신호 즉, 수평 동기신호(HSync), 수직 동기신호(VSync), 도트 클럭(DCLK), 데이터 인에이블 신호(DE)를 이용하여 다수의 게이트 제어신호(GCS) 및 다수의 데이터 제어신호(DCS)를 생성하여 출력한다. 또한, 타이밍 컨트롤러(8)는 영상 데이터(RGB)를 액정패널의 구동에 맞게 정렬하여 데이트 구동부에 공급한다.The timing controller 8 controls the drive timing of the gate driver 6 and the data driver 4. Specifically, the timing controller 8 uses a plurality of gates by using a synchronization signal input from the outside, that is, a horizontal synchronization signal HSync, a vertical synchronization signal VSync, a dot clock DCLK, and a data enable signal DE. A control signal GCS and a plurality of data control signals DCS are generated and output. In addition, the timing controller 8 aligns the image data RGB with the driving of the liquid crystal panel and supplies the image data to the data driver.

다수의 게이트 제어신호(GCS)는 클럭펄스와 게이트 구동부(6)의 구동 시작을 지시하는 게이트 스타트 펄스(GSP; Gate Start Pulse) 등을 포함한다. 클럭펄스는 위상차를 갖는 다수의 클럭펄스, 예를 들면 2상, 3상, 4상, 6상 등의 클럭펄스를 포함한다.The plurality of gate control signals GCS includes a clock pulse and a gate start pulse (GSP) for instructing to start driving the gate driver 6. The clock pulses include a plurality of clock pulses having a phase difference, for example, clock pulses of two phases, three phases, four phases, and six phases.

다수의 데이터 제어신호(DCS)는 데이터 구동부(4)의 출력기간을 제어하는 소스 출력 인에이블(SOE; Source Output Enable), 데이터 샘플링의 시작을 지시하는 SSP, 데이터의 샘플링 타이밍을 제어하는 소스 쉬프트 클럭(SSC; Source Shift Clock), 데이터의 전압 극성을 제어하는 극성 제어 신호 등을 포함한다.The plurality of data control signals DCS includes a source output enable (SOE) controlling an output period of the data driver 4, an SSP indicating the start of data sampling, and a source shift controlling the sampling timing of data. And a polarity control signal for controlling the voltage polarity of the data.

게이트 구동부(6)는 타이밍 컨트롤러(8)로부터 제공된 다수의 게이트 제어신호(GCS)를 이용하여 다수의 게이트 라인(GL1 내지 GLn)에 스캔 펄스를 순차적으로 공급한다.The gate driver 6 sequentially supplies scan pulses to the plurality of gate lines GL1 to GLn using the plurality of gate control signals GCS provided from the timing controller 8.

데이터 구동부(4)는 타이밍 컨트롤러(8)로부터 제공된 다수의 데이터 제어신호(DCS)에 따라 타이밍 컨트롤러(8)로부터 입력되는 영상 데이터(Data)를 기준 감마 전압을 이용하여 영상신호로 변환하고, 변환된 영상신호를 다수의 데이터 라인(DL1 내지 DLm)으로 공급한다.The data driver 4 converts the image data Data input from the timing controller 8 into an image signal using a reference gamma voltage according to a plurality of data control signals DCS provided from the timing controller 8, and converts the image data Data. Video signals are supplied to a plurality of data lines DL1 to DLm.

이하, 데이터 구동부(4)와 지연부(10)에 대해 보다 상세히 설명하기로 한다.Hereinafter, the data driver 4 and the delay unit 10 will be described in more detail.

도 2는 도 1에 도시된 데이터 구동부와 지연부의 구성도이다.FIG. 2 is a configuration diagram illustrating a data driver and a delay unit illustrated in FIG. 1.

도 2를 참조하면, 데이터 구동부(4)는 적어도 2 이상의 데이터 구동부를 구비한다. 여기서, 데이터 구동부의 개수는 2개 이상이면 몇 개라도 상관 없으며, 이하에서는 3개의 데이터 구동부를 구비한 것으로 설명하기로 한다.Referring to FIG. 2, the data driver 4 includes at least two data drivers. Here, the number of data drivers may be any number as long as two or more, and hereinafter, three data drivers will be described.

한편, 데이터 구동부(4)는 1 수평 기간에서 타이밍 컨트롤러(8)로부터 제공된 SSP를 소스 쉬프트 클럭에 따라 쉬프트 시키면서 순차적인 샘플링 신호를 생성한다. 그리고 데이터 구동부(4)는 샘플링 신호에 응답하여 타이밍 컨트롤러(8)로부터 입력되는 영상 데이터(Data)를 순차적으로 래치한다. 데이터 구동부(4)는 일 수평 기간에서 순차적으로 래치된 한 가로 라인분의 영상 데이터를 다음 수평기간에서 병렬로 래치하여 영상신호로 변환하고, 이를 데이터 라인(DL1 내지 DLm)으로 공급한다.On the other hand, the data driver 4 generates a sequential sampling signal while shifting the SSP provided from the timing controller 8 in accordance with the source shift clock in one horizontal period. The data driver 4 sequentially latches the image data Data input from the timing controller 8 in response to the sampling signal. The data driver 4 converts the image data of one horizontal line sequentially latched in one horizontal period into a video signal by latching in parallel in the next horizontal period, and supplies the same to the data lines DL1 through DLm.

데이터 구동부(4) 각각은 SSP를 순차적으로 제공받는다. 이를 위해, 각 데이터 구동부(4a, 4b, 4c)는 이전단 데이터 구동부로부터 SSP를 제공받고, 이를 다시 출력하여 다음단 데이터 구동부에 공급한다. 단, 첫번째 데이터 구동부인 제 1 데이터 구동부(4a)는 타이밍 컨트롤러(8)로부터 SSP를 제공받고, 마지막 데이터 구동부인 제 3 데이터 구동부(4c)는 제 2 데이터 구동부(4b)로부터 제공받은 SSP를 출력하지 않는다.Each of the data drivers 4 is sequentially provided with an SSP. To this end, each data driver 4a, 4b, 4c receives the SSP from the previous data driver, outputs it again, and supplies it to the next data driver. However, the first data driver 4a, which is the first data driver, receives the SSP from the timing controller 8, and the third data driver 4c, which is the last data driver, outputs the SSP provided from the second data driver 4b. I never do that.

한편, 지연부(10)는 각 데이터 구동부(4a, 4b, 4c)가 출력한 SSP의 상승 및 하강 시간을 지연시켜 다음단 데이터 구동부에 공급한다. 따라서, 지연부(10)는 데이터 구동부(4)의 개수보다 1 작은 제 1 및 제 2 지연부(10a, 10b)를 구비한다. 즉, 데이터 구동부(4)의 개수가 k개(k≥2, k는 자연수)라면, 지연부(10)의 개수는 k-1개가 된다.On the other hand, the delay unit 10 delays the rise and fall times of the SSP output from each of the data drivers 4a, 4b, and 4c and supplies them to the next data driver. Accordingly, the delay unit 10 includes first and second delay units 10a and 10b which are one smaller than the number of the data driver 4. That is, if the number of data driver 4 is k (k≥2, k is a natural number), the number of delay units 10 is k-1.

즉, 제 1 데이터 구동부(4a)는 타이밍 컨트롤러(8)로부터 SSP를 제공받고, 이를 제 1 SSP(SSP1)로 출력한다. 제 1 지연부(10a)는 제 1 데이터 구동부(4a)로부터 제 1 SSP(SSP1)를 제공받고, 이를 지연시킨 제 1 지연 SSP(MSSP1)를 출력한다. 제 2 데이터 구동부(4b)는 제 1 지연부(10a)로부터 제 1 지연 SSP(MSSP1)를 제공받고, 이를 제 2 SSP(SSP2)로 출력한다. 제 2 지연부(10b)는 제 2 데이터 구동부(4b)로부터 제 2 SSP(SSP2)를 제공받고, 이를 지연시킨 제 2 지연 SSP(MSSP2)를 출력한다. 제 3 데이터 구동부(4c)는 제 2 지연부(10b)로부터 제 2 지연 SSP(MSSP2)를 제공받는다. 이에 따라, 타이밍 컨트롤러(8)로부터 제공된 SSP가 각 데이터 구동부(4a, 4b, 4c)에 공급되는 경로는 제 1 데이터 구동부(4a)->제 1 지연부(10a)->제 2 데이터 구동부(4b)->제 2 지연부(10b)->제 3 데이터 구동부(4c)가 된다.That is, the first data driver 4a receives the SSP from the timing controller 8 and outputs the SSP to the first SSP SSP1. The first delay unit 10a receives the first SSP SSP1 from the first data driver 4a and outputs the first delayed SSP MSSP1 delayed thereto. The second data driver 4b receives the first delay SSP MSSP1 from the first delay unit 10a and outputs it to the second SSP SSP2. The second delay unit 10b receives the second SSP SSP2 from the second data driver 4b and outputs the second delayed SSP MSSP2 delayed therefrom. The third data driver 4c receives the second delay SSP MSSP2 from the second delay unit 10b. Accordingly, the path through which the SSP provided from the timing controller 8 is supplied to each of the data drivers 4a, 4b, and 4c is controlled by the first data driver 4a-> first delay unit 10a-> second data driver ( 4b)-> 2nd delay part 10b-> 3rd data driver 4c.

한편, 지연부(10)는 각 데이터 구동부(4a, 4b, 4c)가 출력한 SSP의 상승 및 하강 시간을 지연시키기 위해 다수의 저항과 커패시터를 구비한 회로 또는, TFT나 OP-Amp를 구비한 스위칭 회로를 구비할 수 있으며, 이하에서는 다수의 저항과 커패시터를 구비한 회로를 예들들어 설명하기로 한다.On the other hand, the delay unit 10 includes a circuit having a plurality of resistors and capacitors or a TFT or an OP-Amp for delaying the rise and fall times of the SSP output by each data driver 4a, 4b, 4c. A switching circuit may be provided. Hereinafter, a circuit having a plurality of resistors and a capacitor will be described as an example.

도 3은 도 2에 도시된 제 1 지연부의 구성도이고, 도 4는 도 3에 도시된 제 1 지연부의 입력 및 출력 파형도이다.3 is a configuration diagram of the first delay unit illustrated in FIG. 2, and FIG. 4 is an input and output waveform diagram of the first delay unit illustrated in FIG. 3.

도 3을 참조하면, 제 1 지연부(10a)는 지연저항(R)과 지연 커패시터(C)를 구비한다. 지연 저항(R)은 제 1 SSP(SSP1)가 공급되는 신호라인과 직렬로 접속되고, 지연 커패시터(C)는 제 1 SSP(SSP1)가 공급되는 신호라인과 병렬로 접속된다.Referring to FIG. 3, the first delay unit 10a includes a delay resistor R and a delay capacitor C. The delay resistor R is connected in series with the signal line to which the first SSP SSP1 is supplied, and the delay capacitor C is connected in parallel with the signal line to which the first SSP SSP1 is supplied.

그러면, 제 1 SSP(SSP1)는 제 1 SSP(SSP1)의 신호라인과 접속된 지연 저항(R) 및 지연 커패시터(C)의 시정수(RC)에 따라 지연된다. 구체적으로, 도 4에 도시된 바와 같이, 제 1 지연부(10a)는 지연 저항(R) 및 지연 커패시터(C)의 시정수(RC)에 따라 상승 시간 및 하강 시간이 지연된 제 1 지연 SSP(MSSP2)를 출력한다. 즉, 제 1 지연 SSP(MSSP2)의 상승 및 하강 시간은(RT2, DT2)는 제 1 SSP(SSP1)의 상승 및 하강 시간(RT1, DT1)보다 길어진다.Then, the first SSP SSP1 is delayed according to the delay resistor R and the time constant RC of the delay capacitor C connected to the signal line of the first SSP SSP1. In detail, as illustrated in FIG. 4, the first delay unit 10a may include a first delay SSP having a rise time and a fall time delayed according to the time constant RC of the delay resistor R and the delay capacitor C. Output MSSP2). That is, the rise and fall times (RT2, DT2) of the first delay SSP (MSSP2) are longer than the rise and fall times (RT1, DT1) of the first SSP (SSP1).

한편, 액정패널(2)은 그 용도에 따라 구동되는 주파수가 미리 설정되어 제조된다. 이에 따라, 타이밍 컨트롤러(8)는 미리 설정된 액정패널의 구동 주파수에 대응하여 다수의 게이트 제어 신호(GCS) 및 다수의 데이터 제어 신호(DCS)를 출력하여 게이트 구동부(6)와, 데이터 구동부(4)에 공급한다. 여기서, 설명의 편의를 위해 본 발명의 실시 예에 따른 액정 표시장치의 액정패널(2)은 60Hz의 구동 주파수로 구동되도록 설정되었다고 하자.On the other hand, the liquid crystal panel 2 is manufactured by presetting a frequency driven according to its use. Accordingly, the timing controller 8 outputs a plurality of gate control signals GCS and a plurality of data control signals DCS corresponding to the preset driving frequency of the liquid crystal panel so that the timing controller 8 outputs the gate driver 6 and the data driver 4. Supplies). Here, for convenience of description, it is assumed that the liquid crystal panel 2 of the liquid crystal display according to the exemplary embodiment of the present invention is set to be driven at a driving frequency of 60 Hz.

도 4에 도시된 제 2 기준시간(ST2)은 액정패널(2)이 60Hz로 구동될 경우, SSP가 인식되는 기준 시간이다. 즉, SSP의 상승시간은 제 2 기준시간(ST2)보다 짧아야 SSP를 올바르게 인식할 수 있다.The second reference time ST2 shown in FIG. 4 is a reference time at which the SSP is recognized when the liquid crystal panel 2 is driven at 60 Hz. That is, the rising time of the SSP must be shorter than the second reference time ST2 to correctly recognize the SSP.

만약, 액정패널(2)에 설정된 60Hz에 대응하여, 타이밍 컨트롤러(8)가 60Hz로 설정된 다수의 데이터 제어 신호(DCS)를 출력할 경우, 제 1 SSP(SSP1)의 상승시간(RT1)과 제 1 지연 SSP1(MSSP1)의 상승시간(RT2)는 제 2 기준시간(ST2)보다 짧다. 따라서, 제 1 및 제 2 데이터 구동부(4a, 4b)는 SSP들을 올바르게 인식하며, 영상이 정상적으로 표시된다. 이를 위해, 각 데이터 구동부(4a, 4b, 4c)가 제공받는 SSP와, 제 1 지연 SSP(MSSP1)와, 제 2 지연 SSP(MSSP2)의 상승시간은 제 2 기준시간(ST2)보다 짧은 것이 바람직하다. 즉, 지연부(10)에서 지연 저항(R)과 지연 커패시터(C)의 시정수(RC)는 지연되는 SSP들의 상승 시간이 제 2 기준시간(ST2)보다 짧아지도록 설정되어야 한다.If the timing controller 8 outputs a plurality of data control signals DCS set to 60 Hz in response to 60 Hz set in the liquid crystal panel 2, the rising time RT1 and the first time of the first SSP SSP1 may be adjusted. The rising time RT2 of the one delay SSP1 MSSP1 is shorter than the second reference time ST2. Therefore, the first and second data drivers 4a and 4b correctly recognize the SSPs, and the image is displayed normally. To this end, it is preferable that the rise times of the SSP, the first delayed SSP MSSP1 and the second delayed SSP MSSP2 provided by each data driver 4a, 4b, and 4c are shorter than the second reference time ST2. Do. That is, in the delay unit 10, the time constant RC of the delay resistor R and the delay capacitor C should be set such that the rise time of delayed SSPs is shorter than the second reference time ST2.

반면, 액정패널(2)이 60Hz로 구동되도록 설정되었음에도 불구하고, 타이밍 컨트롤러(8)가 잘못된 구동 주파수, 예를 들어 120Hz로 설정된 다수의 데이터 제어 신호(DCS)를 출력할 경우, SSP가 인식되는 기준 시간은 제 2 기준시간(ST2)보다 짧은 제 1 기준시간(ST1)이 된다. 그러면, SSP들 중에 상승시간이 제 1 기준시간(ST1)보다 짧은 SSP만 올바르게 인식이 된다. 따라서, 제 1 SSP(SSP1)의 상승시간(RT1)은 제 1 기준시간(ST1)보다 짧으므로 제 1 데이터 구동부(4a)는 SSP를 올바르게 인식을 한다. 하지만, 제 1 지연 SSP(MSSP1)의 상승시간(RT2)은 제 1 기준시간(ST1)보다 길기 때문에, 이를 제공받는 제 2 데이터 구동부(4b)는 제 1 지연 SSP(MSSP1)를 올바르게 인식하지 못한다. 마찬가지로, 제 2 데이터 구동부(4b)에 종속된 제 3 데이터 구동부(4c)는 제 2 지연 SSP(MSSP2)를 올바르게 인식하지 못한다. 그러면, 제 2 및 제 3 데이터 구동부(4b, 4c)에 종속된 데이터 라인군이 잘못된 영상신호를 제공받고, 액정패널(2)에서 출력되는 영상에 오류가 생기게 된다.On the other hand, although the liquid crystal panel 2 is set to be driven at 60 Hz, when the timing controller 8 outputs a plurality of data control signals DCS set to an incorrect driving frequency, for example, 120 Hz, the SSP is recognized. The reference time becomes a first reference time ST1 that is shorter than the second reference time ST2. Then, only SSPs whose rise time is shorter than the first reference time ST1 are correctly recognized among the SSPs. Therefore, since the rising time RT1 of the first SSP SSP1 is shorter than the first reference time ST1, the first data driver 4a correctly recognizes the SSP. However, since the rising time RT2 of the first delay SSP MSSP1 is longer than the first reference time ST1, the second data driver 4b provided with the first delay SSP MSSP1 does not correctly recognize the first delay SSP MSSP1. . Similarly, the third data driver 4c dependent on the second data driver 4b does not correctly recognize the second delayed SSP MSSP2. Then, the data line group dependent on the second and third data drivers 4b and 4c receives an incorrect image signal and an error occurs in the image output from the liquid crystal panel 2.

한편, 액정패널(2)의 구동 주파수는 액정패널(2)의 각 화소 영역이 초당 몇번 구동되는 지를 나타내는 수치이다. 예를 들어, 액정패널(2)에 설정된 구동 주파수가 60Hz면 각 화소 영역은 초당 60번 구동된다. 만약, 액정패널(2)의 해상도가

Figure pat00001
이고, 구동주파수가 60Hz이고, 8 비트 단위로 신호가 전송된다면 RGB 각각의 화소 영역을 구동하는데 필요한 시간은
Figure pat00002
가 된다. 따라서, 각 데이터 구동부(4a, 4b, 4c)가 SSP를 인식하는 제 2 기준시간(ST2)는
Figure pat00003
가 되는 것이 바람직하다.On the other hand, the driving frequency of the liquid crystal panel 2 is a numerical value indicating how many times each pixel region of the liquid crystal panel 2 is driven. For example, when the driving frequency set in the liquid crystal panel 2 is 60 Hz, each pixel region is driven 60 times per second. If the resolution of the liquid crystal panel 2
Figure pat00001
If the drive frequency is 60Hz and the signal is transmitted in 8-bit units, the time required to drive each pixel area of RGB is
Figure pat00002
Becomes Therefore, the second reference time ST2 at which each data driver 4a, 4b, 4c recognizes the SSP is
Figure pat00003
It is preferable to become.

이와 같이, 본 발명의 실시 예에 따른 액정 표시장치는 제 2 및 제 3 데이터 구동부(4b, 4c)가 제공받는 SSP의 상승시간 및 하강시간을 지연시키는 지연부(10)를 구비한다. 지연부(10)는 타이밍 컨트롤러(8)가 잘못된 구동 주파수로 설정된 다수의 데이터 제어신호(DCS)를 출력할 경우, 영상에 오류가 생기도록 하여 사용자가 잘못된 구동 주파수를 사용하는 것을 방지한다. 즉, 사용자가 제품규격에 맞지 않는 구동 주파수를 사용하여 발생될 수 있는 표시 품질 저하, 수명 단축, 오작동, 또는 제품고장을 방지함으로써 제품 안정성을 높이고, 최적의 품질을 구현할 수 있다.As described above, the liquid crystal display according to the exemplary embodiment of the present invention includes a delay unit 10 that delays the rise time and the fall time of the SSP provided by the second and third data drivers 4b and 4c. When the timing controller 8 outputs a plurality of data control signals DCS set to an incorrect driving frequency, the delay unit 10 may cause an error in the image, thereby preventing a user from using the wrong driving frequency. That is, the user can improve product stability and realize optimal quality by preventing display quality degradation, lifespan reduction, malfunction, or product failure, which may be caused by a user using a driving frequency that does not conform to product specifications.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

2: 액정패널 4: 데이터 구동부
6: 게이트 구동부 8: 타이밍 컨트롤러
10: 지연부2: liquid crystal panel 4: data driver
6: gate driver 8: timing controller
10: delay unit

Claims (10)

게이트 라인과 데이터 라인의 교차로 화소영역을 정의하는 액정패널과;
게이트 제어신호와, 소스 스타트 펄스를 포함하는 데이터 제어신호를 출력하는 타이밍 컨트롤러와;
상기 게이트 제어신호에 따라 상기 게이트 라인을 구동하는 게이트 구동부와;
상기 데이터 제어신호에 따라 상기 데이터 라인을 구동하며, 상기 소스 스타트 펄스를 순차적으로 공급받는 다수의 데이터 구동부; 및
상기 각 데이터 구동부 사이에 형성되고, n 번째 데이터 구동부(n은 자연수)에서 출력된 상기 소스 스타트 펄스의 상승 및 하강 시간을 지연시켜 n+1 번째 데이터 구동부에 공급하는 지연부를 구비함을 특징으로 하는 액정 표시장치.A liquid crystal panel defining a pixel region at the intersection of the gate line and the data line;
A timing controller for outputting a data control signal including a gate control signal and a source start pulse;
A gate driver for driving the gate line according to the gate control signal;
A plurality of data drivers driving the data lines according to the data control signal and sequentially receiving the source start pulses; And
And a delay unit formed between the data drivers and delaying the rise and fall times of the source start pulse output from the n-th data driver (n is a natural number) to be supplied to the n + 1-th data driver. Liquid crystal display. 제 1 항에 있어서,
상기 지연부는
상기 소스 스타트 펄스의 상승 시간이 지연되도록 다수의 저항 및 커패시터를 구비함을 특징으로 하는 액정 표시장치.The method of claim 1,
The delay unit
And a plurality of resistors and capacitors to delay the rise time of the source start pulse. 제 2 항에 있어서,
상기 액정패널은 기준 주파수로 구동되도록 설정되고, 상기 각 데이터 구동부는 상기 기준 주파수에 따라 상기 소스 스타트 펄스를 인식하기 위한 기준시간이 설정됨을 특징으로 하는 액정 표시장치.The method of claim 2,
Wherein the liquid crystal panel is set to be driven at a reference frequency, and each data driver is set with a reference time for recognizing the source start pulse according to the reference frequency. 제 3 항에 있어서,
상기 타이밍 컨트롤러가 상기 기준 주파수와 동일한 주파수로 설정된 상기 게이트 제어신호 및 상기 데이터 제어신호를 출력할 경우, 상기 지연부에서 지연된 소스 스타트 펄스의 상승 시간은 상기 기준시간보다 짧은 것을 특징으로 하는 액정 표시장치.The method of claim 3, wherein
When the timing controller outputs the gate control signal and the data control signal set to the same frequency as the reference frequency, the rising time of the source start pulse delayed by the delay unit is shorter than the reference time. . 제 3 항에 있어서,
상기 타이밍 컨트롤러가 상기 기준 주파수보다 높은 주파수로 설정된 상기 게이트 제어신호 및 상기 데이터 제어신호를 출력할 경우, 상기 지연부에서 지연된 소스 스타트 펄스의 상승 시간은 상기 기준시간보다 긴 것을 특징으로 하는 액정 표시장치.The method of claim 3, wherein
When the timing controller outputs the gate control signal and the data control signal set to a frequency higher than the reference frequency, the rising time of the source start pulse delayed by the delay unit is longer than the reference time. . 액정패널을 구동하는 게이트 구동부 및 다수의 데이터 구동부와, 상기 게이트 구동부 및 상기 다수의 데이터 구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러를 구비한 액정 표시장치의 구동방법에 있어서,
상기 타이밍 컨트롤러에서 게이트 제어신호와, 소스 스타트 펄스를 포함하는 데이터 제어신호를 출력하는 제 1 단계;
상기 다수의 데이터 구동부에 상기 소스 스타트 펄스를 순차적으로 공급하는 제 2 단계;
n 번째 데이터 구동부(n은 자연수)에서 출력된 상기 소스 스타트 펄스의 상승 및 하강 시간을 지연시켜 n+1 번째 데이터 구동부에 공급하는 제 3 단계를 포함함을 특징으로 하는 액정 표시장치의 구동방법.A driving method of a liquid crystal display device comprising a gate driver for driving a liquid crystal panel and a plurality of data drivers, and a timing controller for controlling driving timing of the gate driver and the plurality of data drivers.
A first step of outputting a data control signal including a gate control signal and a source start pulse in the timing controller;
A second step of sequentially supplying the source start pulses to the plurality of data drivers;
and a third step of delaying the rise and fall times of the source start pulse output from the nth data driver (n is a natural number) and supplying the n + 1th data driver to the n + 1th data driver. 제 6 항에 있어서,
상기 제 3 단계는
다수의 저항 및 커패시터를 구비해서 상기 소스 스타트 펄스의 상승 및 하강 시간을 지연시키는 단계임을 특징으로 하는 액정 표시장치의 구동방법.The method according to claim 6,
The third step is
And a plurality of resistors and capacitors to delay the rise and fall times of the source start pulse. 제 6 항에 있어서,
상기 액정패널은 기준 주파수로 구동되도록 설정되고, 상기 각 데이터 구동부는 상기 기준 주파수에 따라 상기 소스 스타트 펄스를 인식하기 위한 기준시간이 설정됨을 특징으로 하는 액정 표시장치의 구동방법.The method according to claim 6,
Wherein the liquid crystal panel is set to be driven at a reference frequency, and each data driver is set with a reference time for recognizing the source start pulse according to the reference frequency. 제 8 항에 있어서,
상기 제 1 단계에서
상기 타이밍 컨트롤러가 상기 기준 주파수와 동일한 주파수로 설정된 상기 게이트 제어신호 및 상기 데이터 제어신호를 출력할 경우, 상기 제 3 단계에서 지연된 소스 스타트 펄스의 상승 시간은 상기 기준시간보다 짧은 것을 특징으로 하는 액정 표시장치의 구동방법.The method of claim 8,
In the first step
When the timing controller outputs the gate control signal and the data control signal set to the same frequency as the reference frequency, the rising time of the source start pulse delayed in the third step is shorter than the reference time. Method of driving the device. 제 8 항에 있어서,
상기 제 1 단계에서
상기 타이밍 컨트롤러가 상기 기준 주파수보다 높은 주파수로 설정된 상기 게이트 제어신호 및 상기 데이터 제어신호를 출력할 경우, 상기 제 3 단계에서 지연된 소스 스타트 펄스의 상승 시간은 상기 기준시간보다 긴 것을 특징으로 하는 액정 표시장치.The method of claim 8,
In the first step
When the timing controller outputs the gate control signal and the data control signal set to a frequency higher than the reference frequency, the rising time of the source start pulse delayed in the third step is longer than the reference time. Device.
KR1020100062679A 2010-06-30 2010-06-30 Liquid crystal display device and method for driving the same KR101666588B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100062679A KR101666588B1 (en) 2010-06-30 2010-06-30 Liquid crystal display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100062679A KR101666588B1 (en) 2010-06-30 2010-06-30 Liquid crystal display device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20120002011A true KR20120002011A (en) 2012-01-05
KR101666588B1 KR101666588B1 (en) 2016-10-17

Family

ID=45609495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100062679A KR101666588B1 (en) 2010-06-30 2010-06-30 Liquid crystal display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR101666588B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170035703A (en) * 2015-09-23 2017-03-31 엘지디스플레이 주식회사 Display device
KR20190018119A (en) * 2017-08-11 2019-02-21 삼성디스플레이 주식회사 Data driver and display apparatus having the same
US11488560B2 (en) 2015-03-09 2022-11-01 Samsung Display Co., Ltd. Data integrated circuit including latch controlled by clock signals and display device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880222B1 (en) * 2007-09-03 2009-01-28 엘지디스플레이 주식회사 Driving apparatus for liquid crystal display device and method for driving the same
KR100884998B1 (en) * 2007-08-29 2009-02-20 엘지디스플레이 주식회사 Apparatus and method for driving data of liquid crystal display device
KR20090068366A (en) * 2006-10-13 2009-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Source line driver circuit and driving method
KR20090073473A (en) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 Apparatus and method of data interface of flat panel display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090068366A (en) * 2006-10-13 2009-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Source line driver circuit and driving method
KR100884998B1 (en) * 2007-08-29 2009-02-20 엘지디스플레이 주식회사 Apparatus and method for driving data of liquid crystal display device
KR100880222B1 (en) * 2007-09-03 2009-01-28 엘지디스플레이 주식회사 Driving apparatus for liquid crystal display device and method for driving the same
KR20090073473A (en) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 Apparatus and method of data interface of flat panel display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488560B2 (en) 2015-03-09 2022-11-01 Samsung Display Co., Ltd. Data integrated circuit including latch controlled by clock signals and display device including the same
KR20170035703A (en) * 2015-09-23 2017-03-31 엘지디스플레이 주식회사 Display device
KR20190018119A (en) * 2017-08-11 2019-02-21 삼성디스플레이 주식회사 Data driver and display apparatus having the same

Also Published As

Publication number Publication date
KR101666588B1 (en) 2016-10-17

Similar Documents

Publication Publication Date Title
CN105489175B (en) Source driver and display device including the same
KR102268520B1 (en) Display device and method for driving the same
KR101957489B1 (en) Power supplying apparatus for liquid crystal display and method thereof
KR102298337B1 (en) Display device for divisional driving
KR20140120108A (en) Method of driving display panel and display apparatus for performing the same
KR20090066528A (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101666588B1 (en) Liquid crystal display device and method for driving the same
KR20120066538A (en) Driving circuit for liquid crystal display device and method for driving the same
KR20120131463A (en) Flat panel display device
KR101243788B1 (en) Driving circuit for display device and method for driving the same
KR20080026278A (en) Data driver device and driving mhthod therof
KR102189572B1 (en) Liquid Crystal Display Device
KR102050432B1 (en) Liquid crystal display device and method for driving the same
KR101550918B1 (en) Liquid crystal display device
KR101376655B1 (en) Common voltage supply circuit of liquid crystal display device
KR102480834B1 (en) Display Device Being Capable Of Driving In Low-Speed
KR101213924B1 (en) Liquid crystal display device and method for driving the same
KR100831284B1 (en) Method for driving liquid crystal display
KR102028976B1 (en) Liquid crystal display device and method for driving the same
KR20140143912A (en) Liquid crystal display device and driving method the same
KR102262599B1 (en) Driving circuit for display device
KR102328982B1 (en) Method for driving display device
KR101706233B1 (en) Liquid crystal display device and method for driving the same
KR101616241B1 (en) Apparatus and method for driving of liquid crystal display device
KR101830610B1 (en) Driving circuit for liquid crystal display device and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant