KR20140127760A - 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents
접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치 Download PDFInfo
- Publication number
- KR20140127760A KR20140127760A KR1020140047952A KR20140047952A KR20140127760A KR 20140127760 A KR20140127760 A KR 20140127760A KR 1020140047952 A KR1020140047952 A KR 1020140047952A KR 20140047952 A KR20140047952 A KR 20140047952A KR 20140127760 A KR20140127760 A KR 20140127760A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor element
- adhesive film
- film
- semiconductor
- adherend
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
- C09J11/02—Non-macromolecular additives
- C09J11/04—Non-macromolecular additives inorganic
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J161/00—Adhesives based on condensation polymers of aldehydes or ketones; Adhesives based on derivatives of such polymers
- C09J161/04—Condensation polymers of aldehydes or ketones with phenols only
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
- C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Adhesive Tapes (AREA)
Abstract
고품질의 반도체 장치를 수율 높게 제조 가능한 접착 필름 및 이것을 사용하는 반도체 장치의 제조 방법, 및 상기 제조 방법에 의해 얻어지는 반도체 장치를 제공하는 것이다.
본 발명의 접착 필름은, 피착체 상에 고정된 제1 반도체 소자를 포매하고, 또한 상기 제1 반도체 소자와는 다른 제2 반도체 소자를 피착체에 고정하기 위한 접착 필름이며, 열가소성 수지 및 열경화성 수지를 포함하고, 하기 식으로 표현되는 열가소성 수지 존재비가 10% 이상 30% 이하이다.
열가소성 수지 존재비(%)={A/(A+B)}×100
(식 중 A는 열가소성 수지의 중량, B는 열경화성 수지의 중량임)
본 발명의 접착 필름은, 피착체 상에 고정된 제1 반도체 소자를 포매하고, 또한 상기 제1 반도체 소자와는 다른 제2 반도체 소자를 피착체에 고정하기 위한 접착 필름이며, 열가소성 수지 및 열경화성 수지를 포함하고, 하기 식으로 표현되는 열가소성 수지 존재비가 10% 이상 30% 이하이다.
열가소성 수지 존재비(%)={A/(A+B)}×100
(식 중 A는 열가소성 수지의 중량, B는 열경화성 수지의 중량임)
Description
본 발명은 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
종래, 반도체 장치의 제조 시에 있어서의 기판이나 전극 부재에의 반도체 칩의 고정에는, 은 페이스트가 사용되고 있다. 그러한 고정 처리는, 반도체 칩 또는 리드 프레임에 페이스트 상태 접착제를 도포 시공하고, 페이스트 상태 접착제를 개재하여 반도체 칩을 기판에 탑재하고, 마지막으로 페이스트 상태 접착제층을 경화시켜 행하고 있다.
그러나, 페이스트 상태 접착제로는 도포 시공량이나 도포 시공 형상 등에 큰편차가 발생하여 균일화가 곤란해지거나, 도포에 특수 장치나 장시간을 필요로 하거나 한다. 이로 인해, 다이싱 공정에서 반도체 웨이퍼를 접착 유지함과 함께, 마운트 공정에 필요한 칩 고정용의 접착 필름도 부여하는 다이싱·다이 본드 필름이 제안되어 있다(특허문헌 1 참조).
이러한 종류의 다이싱·다이 본드 필름은, 다이싱 필름 위에 다이 본드 필름(접착 필름)이 적층된 구조를 갖고 있다. 또한, 다이싱 필름은 지지 기재 상에 점착제층이 적층된 구조이다. 이 다이싱·다이 본드 필름은 다음과 같이 하여 사용된다. 즉, 접착 필름에 의한 유지 하에 반도체 웨이퍼 및 접착 필름을 다이싱한 후, 지지 기재를 연신하여 반도체 칩을 접착 필름과 함께 박리하고 이것을 개별적으로 회수한다. 또한, 반도체 칩을, 접착 필름을 개재하여, BT 기판이나 리드 프레임 등의 피착체에 접착 고정시킨다. 반도체 칩을 다단계로 적층하는 경우에는, 접착 필름을 개재하여 고정한 반도체 칩 상에 다시 접착 필름 첨부의 반도체 칩을 접착 고정한다.
그런데, 반도체 장치 및 그 패키지의 고기능화, 박형화, 소형화가 보다 한층 요구되고 있다. 그 하나의 계책으로서, 반도체 소자를 그 두께 방향으로 복수 단으로 적층시켜서 반도체 소자의 고밀도 집적화를 도모하는 3차원 실장 기술이 개발되어 있다.
일반적인 3차원 실장 방법에서는, 기판 등의 피착체 위에 반도체 소자를 고정하고, 이 최하단의 반도체 소자 상에 반도체 소자를 순차 적층해 가는 수순이 채용되고 있다. 반도체 소자 간 및 반도체 소자와 피착체 사이에서는, 본딩 와이어(이하, 「와이어」라고도 함)로 전기적 접속이 도모되고 있다. 또한, 반도체 소자의 고정에는 필름 형상의 접착제가 널리 사용되고 있다.
이러한 반도체 장치에서는, 복수의 반도체 소자의 개개의 작동의 제어나, 반도체 소자 간의 통신의 제어 등을 목적으로 하여, 최상단의 반도체 소자 위에 제어용의 반도체 소자(이하, 「컨트롤러」라고도 함)가 배치된다(특허문헌 2 참조).
컨트롤러도 하단의 반도체 소자와 마찬가지로, 와이어에 의해 피착체와의 전기적 접속이 도모된다. 그러나, 반도체 소자의 적층 단수가 많아짐에 따라, 컨트롤러와 피착체와의 거리가 길어져, 전기적 접속에 필요한 와이어도 길어진다. 그 결과, 반도체 패키지의 통신 속도의 저하나 외부 요인(열이나 충격 등)에 의한 와이어의 문제가 발생하여 반도체 패키지의 품질이 떨어지거나, 와이어 본딩 공정이 복잡해져서 반도체 장치 제조의 수율이 저하하거나 하는 경우가 있다.
따라서, 본원 발명자 등은, 컨트롤러를 피착체에 고정함과 함께, 이 컨트롤러를 포매하면서 다른 반도체 소자를 고정 가능한 포매용의 접착 필름을 개발하고, 이들에 대하여 출원을 행하고 있다(본 출원의 출원 시에 있어서 미공개).
이러한 접착 필름을 다이싱·다이 본드 필름의 접착 필름으로서 사용함으로써 반도체 장치의 제조 효율의 향상과 반도체 장치의 고품질화가 가능하게 된다. 그러나, 컨트롤러 등의 반도체 소자를 포매하기 위하여 두꺼운 접착 필름을 사용한 경우, 접착 시트의 성상에 따라서는, 포매 대상인 반도체 소자의 포매 시에 보이드를 도입해버려, 그 후의 고온 처리에서 보이드에 기인하는 균열이 발생하거나, 고정 대상인 반도체 소자의 주연부로부터의 접착 필름의 비어져나옴이 많아져 주변 부재를 오염시키거나 할 우려가 있다.
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 그 목적은, 고품질의 반도체 장치를 수율 높게 제조 가능한 접착 필름 및 이것을 사용하는 반도체 장치의 제조 방법, 및 상기 제조 방법에 의해 얻어지는 반도체 장치를 제공하는 데 있다.
본원 발명자 등은, 상기 종래의 문제점을 해결하도록, 접착 필름의 성상에 대하여 예의 검토하였다. 그 결과, 하기 구성으로 함으로써 상기 목적을 달성할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은 피착체 상에 고정된 제1 반도체 소자를 포매하고, 또한 상기 제1 반도체 소자와는 다른 제2 반도체 소자를 피착체에 고정하기 위한 접착 필름(이하, 「포매용 접착 필름」이라고도 함)이며,
열가소성 수지 및 열경화성 수지를 포함하고,
하기 식으로 표현되는 열가소성 수지 존재비가 10% 이상 30% 이하이다.
열가소성 수지 존재비(%)={A/(A+B)}×100
(식 중 A는 열가소성 수지의 중량, B는 열경화성 수지의 중량임)
당해 접착 필름은, 열가소성 수지 존재비를 특정 범위로 하고 있으므로, 적당한 점도를 얻을 수 있고, 그 결과, 당해 접착 필름은 제1 반도체 소자를 포함하는 피착체 상의 요철에 양호하게 추종하여 보이드의 도입을 억제할 수 있음과 함께, 제2 반도체 소자의 주연부로부터의 과도한 비어져나옴을 억제하여 주변 부재의 오염을 방지할 수 있다. 또한, 피착체 상의 제1 반도체 소자를 포매 가능하므로, 피착체와 제1 반도체 소자와의 통신 속도를 유지하면서, 외부 요인의 영향을 저감 가능하고, 고품질의 반도체 장치를 수율 높게 제조할 수 있다. 상기 열가소성 수지 존재비가 상기 하한 미만이면 당해 접착 필름의 용융 점도가 너무 낮아져서, 제2 반도체 소자의 주연부로부터의 비어져나옴이 커지는 경우가 있다. 한편, 상기 열가소성 수지 존재비가 상기 상한을 초과하면, 당해 접착 필름의 용융 점도가 너무 높아지고, 제1 반도체 소자의 포매 시에 보이드를 도입해버려, 포매 후의 고온 처리 시에 균열이 발생할 우려가 있다.
당해 접착 필름의 120℃에서의 용융 점도는 100Pa·s 이상 3000Pa·s 이하인 것이 바람직하다. 이에 의해, 당해 접착 필름에 의한 제2 반도체 소자의 접착체에의 고정 시에, 제2 반도체 소자의 주연부로부터의 비어져나옴을 억제하면서, 제1 반도체 소자의 당해 접착 필름에의 포매를 보다 용이하게 행할 수 있다. 또한, 용융 점도의 측정 방법은 실시예의 기재에 의한다.
당해 접착 필름에서는, 상기 열가소성 수지는 아크릴 수지이며, 상기 열경화성 수지는, 에폭시 수지 및 페놀 수지 중 하나 또는 둘 다인 것이 바람직하다. 이러한 조성으로 함으로써, 접착 필름의 용융 점도를 적당한 범위로 설정하는 것이 용이하게 되고, 접착 필름의 비어져나옴의 방지 및 반도체 소자의 양호한 포매를 보다 효율적으로 달성할 수 있다.
열경화 전의 당해 접착 필름의 25℃에서의 저장 탄성률은 10MPa 이상 10000MPa 이하인 것이 바람직하다. 이에 의해, 접착 필름에 적당한 경도를 부여할 수 있고, 다이싱 시의 반도체 웨이퍼의 유지 및 다이싱 후의 반도체 칩의 픽업을 보다 효율적으로 행할 수 있다. 또한, 저장 탄성률의 측정 방법은 실시예의 기재에 의한다.
당해 접착 필름은 무기 충전제를 포함하고, 상기 무기 충전제의 함유량이 25 내지 80중량%인 것이 바람직하다. 당해 접착 필름이 소정량의 무기 충전제를 포함함으로써, 보다 높은 레벨에서의 비어져나옴 방지나 양호한 포매에 유효한 경도나 점도를 접착 필름에 부여할 수 있다.
본 발명에는, 기재 및 상기 기재 상에 형성된 점착제층을 갖는 다이싱 필름과, 상기 점착제층 상에 적층된 당해 접착 필름을 구비하는 다이싱·다이 본드 필름도 포함된다.
본 발명의 다이싱·다이 본드 필름은 당해 접착 필름을 구비하고 있으므로, 고품질의 반도체 장치를 수율 높게 제조할 수 있다.
또한, 본 발명에는,
제1 반도체 소자가 고정된 피착체를 준비하는 피착체 준비 공정,
당해 다이싱·다이 본드 필름의 접착 필름과 반도체 웨이퍼를 접합하는 접합 공정,
상기 반도체 웨이퍼 및 접착 필름을 다이싱하여 제2 반도체 소자를 형성하는 다이싱 공정,
상기 제2 반도체 소자를 상기 접착 필름과 함께 픽업하는 픽업 공정 및
상기 제2 반도체 소자와 함께 픽업한 접착 필름에 의해, 상기 피착체에 고정된 상기 제1 반도체 소자를 포매하면서 상기 제2 반도체 소자를 상기 피착체에 고정하는 고정 공정을 포함하는, 반도체 장치의 제조 방법도 포함된다.
본 발명의 제조 방법에서는, 당해 다이싱·다이 본드 필름을 사용하여 반도체 장치를 제조하므로, 다이싱으로부터 픽업을 양호하게 행할 수 있고, 생산 효율적으로 반도체 장치를 제조할 수 있다. 또한, 상기 접착 필름에 의해 컨트롤러 등의 제1 반도체 소자를 피착체 상에 고정하는 것이 가능하게 되므로, 전기적 접속에 필요한 와이어의 단축이 가능하게 되고, 이에 의해 반도체 패키지의 통신 속도의 저하가 방지됨과 함께, 외부 요인에 의한 와이어의 문제의 발생이 저감된 고품질의 반도체 장치를 제조할 수 있다. 또한, 당해 제조 방법에서는, 상기 접착 필름의 사용에 의해, 제1 반도체 소자의 피착체 상에서의 포매가 가능하게 되므로, 제1 반도체 소자와 피착체와의 와이어 본딩이 용이하게 되고, 이에 의해 반도체 장치의 제조의 수율을 향상시킬 수 있다.
당해 제조 방법에서는, 상기 접착 필름은, 상기 제1 반도체 소자의 두께(T1)보다 두꺼운 두께(T)를 갖고, 상기 피착체와 상기 제1 반도체 소자가 와이어 본딩 접속되고, 또한 상기 두께(T)와 상기 두께(T1)와의 차가 40㎛ 이상 260㎛ 이하인 것이 바람직하다. 또는, 상기 접착 필름은, 상기 제1 반도체 소자의 두께(T1)보다 두꺼운 두께(T)를 갖고, 상기 피착체와 상기 제1 반도체 소자가 플립 칩 접속되고, 또한 상기 두께(T)와 상기 두께(T1)와의 차가 10㎛ 이상 200㎛ 이하인 것이 바람직하다. 제1 반도체 소자의 피착체와의 접속 양식에 따라, 적절하게 제1 반도체 소자를 포매할 수 있다.
본 발명에는, 당해 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치도 포함된다.
도 1은 본 발명의 일 실시 형태에 따른 다이싱·다이 본드 필름을 모식적으로 도시하는 단면도이다.
도 2는 본 발명의 다른 실시 형태에 따른 다이싱·다이 본드 필름을 모식적으로 도시하는 단면도이다.
도 3a는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3b는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3c는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3d는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3e는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3f는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3g는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3h는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 4a는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 4b는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 4c는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 4d는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 2는 본 발명의 다른 실시 형태에 따른 다이싱·다이 본드 필름을 모식적으로 도시하는 단면도이다.
도 3a는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3b는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3c는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3d는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3e는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3f는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3g는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 3h는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 4a는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 4b는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 4c는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
도 4d는 본 발명의 다른 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하면서 설명한다. 단, 도의 일부 또는 전부에 있어서, 설명에 불필요한 부분은 생략하고, 또한 설명을 용이하게 하기 위하여 확대 또는 축소 등 하여 도시한 부분이 있다.
[제1 실시 형태]
제1 실시 형태에서는, 도 1에 도시한 바와 같이 기재(4) 위에 점착제층(3)이 적층되어 이루어지는 다이싱 필름(5) 상에 접착 필름(22)이 적층된 다이싱·다이 본드 필름의 형태를 예로 하여 이하에 설명한다. 본 실시 형태에서는, 피착체와 제1 반도체 소자와의 전기적 접속을 와이어 본딩 접속에 의해 도모하는 형태를 설명한다.
<접착 필름>
접착 필름(22)은 열가소성 수지 및 열경화성 수지(후술)를 포함하고, 열가소성 수지 존재비가 10% 이상 30% 이하이다. 열가소성 수지 존재비의 하한으로서는 15% 이상이 바람직하다. 열가소성 수지 존재비의 상한으로서는 25% 이하가 바람직하다. 열가소성 수지 존재비를 상기 범위로 함으로써, 접착 필름(22)에 적당한 점도를 부여할 수 있다. 그 결과, 접착 필름(22)의 피착체(1) 상의 요철에 대한 추종성이 양호해져서 보이드의 도입을 억제할 수 있고, 또한, 제2 반도체 소자(12)의 주연부로부터의 접착 필름(22)의 과도한 비어져나옴을 억제하여 주변 부재의 오염을 방지할 수 있다(도 3f 참조).
(열가소성 수지)
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적어 내열성이 높고, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것은 아니며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 또는 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 에이코실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것은 아니며, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 또는 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 또는 4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
(열경화성 수지)
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정은 없고, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루올렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 또는 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라 페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀 아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량이 되게 배합하는 것이 적합하다. 보다 적합한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
또한, 본 실시 형태에 있어서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 접착 필름이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적어 내열성이 높으므로, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100중량부에 대하여 에폭시 수지와 페놀 수지의 혼합량이 10 내지 700중량부이다.
(가교제)
본 실시 형태의 접착 필름은, 미리 어느 정도 가교를 시켜 놓기 위해서, 제작 시에, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 종래 공지된 것을 채용할 수 있다. 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기한 중합체 100중량부에 대하여 통상 0.05 내지 7중량부가 바람직하다. 가교제의 양이 7중량부보다 많으면, 접착력이 저하하므로 바람직하지 않다. 그 한편, 0.05중량부 보다 적으면 응집력이 부족하므로 바람직하지 않다. 또한, 이러한 폴리이소시아네이트 화합물과 함께, 필요에 따라, 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 해도 된다.
(무기 충전제)
또한, 본 실시 형태의 접착 필름에는, 그 용도에 따라서 무기 충전제를 적절히 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 가능하게 한다. 상기 무기 충전제로서는, 예를 들어 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등을 포함하는 다양한 무기 분말을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도, 실리카, 특히 용융 실리카가 적절하게 사용된다. 또한, 알루미늄, 구리, 은, 금, 니켈, 크롬, 주석, 아연 등을 포함하는 도전성 미립자를 첨가하여 도전성 접착 필름으로 함으로써, 정전기의 발생을 억제할 수 있다. 또한, 무기 충전제의 평균 입경은 0.1 내지 80㎛의 범위 내인 것이 바람직하다.
상기 무기 충전제의 함유량은, 접착 필름을 조성하는 성분(용매를 제외함)의 합계 중량에 대하여 25 내지 80중량%로 설정하는 것이 바람직하고, 보다 바람직하게는 25 내지 70중량%이다.
(열경화 촉매)
접착 필름의 구성 재료로서 열경화 촉매를 사용해도 된다. 그 함유량으로서는, 유기 수지 성분 100중량부에 대하여 0.01 내지 1중량부가 바람직하고, 0.05 내지 0.5중량부가 보다 바람직하다. 함유량을 상기 하한 이상으로 함으로써, 다이 본딩 시에 있어서는 미반응이었던 에폭시기끼리를, 후속 공정에 있어서 중합시켜, 당해 미반응된 에폭시기를 저감 또는 소실시킬 수 있다. 그 결과, 피착체 위에 반도체 소자를 접착 고정시켜 박리가 없는 반도체 장치의 제조가 가능하게 된다. 그 한편, 배합 비율을 상기 상한 이하로 함으로써, 경화 저해의 발생을 방지할 수 있다.
상기 열경화 촉매로서는 특별히 한정되지 않고 예를 들어, 이미다졸계 화합물, 트리페닐포스핀계 화합물, 아민계 화합물, 트리페닐보란계 화합물, 트리할로겐보란계 화합물 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이미다졸계 화합물로서는, 2-메틸이미다졸(상품명; 2MZ), 2-운데실이미다졸(상품명; CllZ), 2-헵타데실이미다졸(상품명; C17Z), 1,2-디메틸이미다졸(상품명; 1.2DMZ), 2-에틸-4-메틸이미다졸(상품명; 2E4MZ), 2-페닐이미다졸(상품명; 2PZ), 2-페닐-4-메틸이미다졸(상품명; 2P4MZ), 1-벤질-2-메틸이미다졸(상품명; 1B2MZ), 1-벤질-2-페닐이미다졸(상품명; 1B2PZ), 1-시아노에틸-2-메틸이미다졸(상품명; 2MZ-CN), 1-시아노에틸-2-운데실이미다졸(상품명; CllZ-CN), 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트(상품명; 2PZCNS-PW), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2MZ-A), 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진(상품명; CllZ-A), 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2E4MZ-A), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가물(상품명; 2MA-OK), 2-페닐-4,5-디히드록시메틸이미다졸(상품명; 2PHZ-PW), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명; 2P4MHZ-PW) 등을 들 수 있다(모두 시꼬쿠 카세(주)제).
상기 트리페닐포스핀계 화합물로서는 특별히 한정되지 않고 예를 들어, 트리페닐포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 디페닐트릴포스핀 등의 트리오가노포스핀, 테트라페닐포스포늄브로마이드(상품명; TPP-PB), 메틸트리페닐포스포늄(상품명; TPP-MB), 메틸트리페닐포스포늄클로라이드(상품명; TPP-MC), 메톡시메틸트리페닐포스포늄(상품명; TPP-MOC), 벤질트리페닐포스포늄클로라이드(상품명; TPP-ZC) 등을 들 수 있다(모두 호코 가가꾸사제). 또한, 상기 트리페닐포스핀계 화합물로서는, 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 것이 바람직하다. 에폭시 수지에 대하여 비용해성이면, 열경화가 과도하게 진행하는 것을 억제할 수 있다. 트리페닐 포스핀 구조를 갖고, 또한 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 열경화 촉매로서는, 예를 들어 메틸트리페닐포스포늄(상품명; TPP-MB) 등을 예시할 수 있다. 또한, 상기 「비용해성」이란, 트리페닐포스핀계 화합물을 포함하는 열경화 촉매의 에폭시 수지를 포함하는 용매에 대하여 불용성인 것을 의미하고, 보다 상세하게는, 온도 10 내지 40℃의 범위에서 10중량% 이상 용해하지 않는 것을 의미한다.
상기 트리페닐보란계 화합물로서는 특별히 한정되지 않고 예를 들어, 트리(p-메틸페닐)포스핀 등을 들 수 있다. 또한, 트리페닐보란계 화합물로서는, 또한 트리페닐포스핀 구조를 갖는 것도 포함된다. 당해 트리페닐포스핀 구조 및 트리페닐보란 구조를 갖는 화합물로서는 특별히 한정되지 않고 예를 들어, 테트라페닐포스포늄테트라페닐보레이트(상품명; TPP-K), 테트라페닐포스포늄테트라-p-트리보레이트(상품명; TPP-MK), 벤질트리페닐포스포늄테트라페닐보레이트(상품명; TPP-ZK), 트리페닐포스핀트리페닐보란(상품명; TPP-S) 등을 들 수 있다(모두 혹코 가가꾸사제).
상기 아미노계 화합물로서는 특별히 한정되지 않고 예를 들어, 모노에탄올아민트리플루오로보레이트(스텔라 케미파(주)제), 디시안디아미드(나카라이 테스크(주)제) 등을 들 수 있다.
상기 트리할로겐보란계 화합물로서는 특별히 한정되지 않고 예를 들어, 트리클로로보란 등을 들 수 있다.
(다른 첨가제)
또한, 본 실시 형태의 접착 필름에는, 상기 무기 충전제 이외에, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다.
상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은, 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은, 단독으로, 또는 2종 이상을 병용할 수 있다.
상기 접착 필름의 120℃에 있어서의 용융 점도는, 제1 반도체 소자의 포매성을 갖는 한 특별히 한정되지 않지만, 그 하한은 100Pa·s 이상이 바람직하고, 300Pa·s 이상이 보다 바람직하고, 500Pa·s 이상이 더욱 바람직하다. 한편, 상기 용융 점도의 상한은 3000Pa·s 이하가 바람직하고, 2000Pa·s 이하가 보다 바람직하고, 1500Pa·s 이하가 더욱 바람직하다. 이에 의해, 상기 접착 필름에 의한 제2 반도체 소자의 피착체에의 고정 시에, 제2 반도체 소자의 주연부로부터의 접착 필름의 비어져나옴을 억제하면서, 제1 반도체 소자의 상기 접착 필름에의 포매를 보다 용이하게 행할 수 있다.
열경화 전의 접착 필름의 25℃에서의 저장 탄성률은, 10MPa 이상 10000MPa 이하가 바람직하고, 50MPa 이상 7000MPa 이하가 보다 바람직하고, 100MPa 이상 5000MPa 이하가 더욱 바람직하다. 이에 의해, 접착 필름에 적당한 경도를 부여할 수 있고, 다이싱 시의 반도체 웨이퍼의 유지 및 다이싱 후의 반도체 칩(반도체 소자)의 픽업을 보다 효율적으로 행할 수 있다.
접착 필름의 구성은 특별히 한정되지 않고 예를 들어 접착 필름의 단층만을 포함하는 접착 필름이나, 코어 재료의 편면 또는 양면에 접착 필름을 형성한 다층 구조의 접착 필름 등을 들 수 있다. 여기서, 상기 코어 재료로서는, 필름(예를 들어 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다. 또한, 접착 필름과 다이싱 시트를 일체로 한 일체형 필름으로서 사용할 수도 있다.
<다이싱 필름>
상기 다이싱 필름으로서는, 예를 들어 기재(4) 위에 점착제층(3)을 적층한 것을 들 수 있다. 접착 필름(22)은 점착제층(3) 위에 적층된다. 또한 도 2에 도시한 바와 같이, 반도체 웨이퍼 부착 부분(22a)(도 1 참조)에만 접착 필름(22')을 형성한 구성이어도 된다.
(기재)
상기 기재(4)는 다이싱·다이 본드 필름(10, 10')의 강도 모체로 되는 것이다. 예를 들어, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 점착제층(3)이 자외선 경화형일 경우, 기재(4)는 자외선에 대하여 투과성을 갖는 것이 바람직하다.
또한 기재(4)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은, 비연신으로 사용해도 되고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용해도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(4)를 열수축시킴으로써 점착제층(3)과 접착 필름(22)과의 접착 면적을 저하시켜서, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(4)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
기재(4)는 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 사용할 수 있다. 또한, 기재(4)에는, 대전 방지 능을 부여하기 위해서, 상기의 기재(1) 위에 금속, 합금, 이들 산화물 등을 포함하는 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(4)는 단층 또는 2종 이상의 복층이어도 된다.
기재(4)의 두께는, 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
또한, 기재(4)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(예를 들어, 착색제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어 있어도 된다.
(점착제층)
점착제층(3)의 형성에 사용하는 점착제는, 접착 필름(3)을 박리 가능하게 제어할 수 있는 것이면 특별히 제한되지 않는다. 예를 들어, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 사용할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 싫어하는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 아크릴산에스테르를 주단량체 성분으로서 사용한 것을 들 수 있다. 상기 아크릴산에스테르로서는, 예를 들어 (메트)아크릴산알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하고, 본 발명의 (메트)란 모두 마찬가지의 의미이다.
상기 아크릴계 중합체는, 응집력, 내열성 등의 개질을 목적으로 하고, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하고 있어도 된다. 이러한 단량체 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, 4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은, 전체 단량체 성분의 40중량% 이하가 바람직하다.
또한, 상기 아크릴계 중합체는, 가교시키기 위해서, 다관능성 단량체 등도, 필요에 따라 공중합용 단량체 성분으로서 포함할 수 있다. 이러한 다관능성 단량체로서, 예를 들어 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상 사용할 수 있다. 다관능성 단량체의 사용량은, 점착 특성 등의 점에서, 전체 단량체 성분의 30중량% 이하가 바람직하다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합시키는 것에 의해 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에 대한 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이러한 점에서, 아크릴계 중합체의 수평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는, 베이스 중합체인 아크릴계 중합체 등의 수평균 분자량을 높이기 위해서, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 할 베이스 중합체와의 밸런스에 의해, 나아가, 점착제로서의 사용 용도에 의해 적절히 결정된다. 일반적으로는, 상기 베이스 중합체 100중량부에 대하여 10중량부 정도 이하, 나아가 0.1 내지 10중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 외에, 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용해도 된다.
점착제층(3)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜서 그 점착력을 용이하게 저하시킬 수 있다. 예를 들어, 도 2에 도시하는 점착제층(3)의 부분(3a)에만 방사선 조사함으로써, 부분(3b)과의 점착력의 차를 부여할 수 있다.
또한, 접착 필름(22')에 맞추어, 방사선 경화형 점착제층(3)을 경화시킴으로써, 점착력이 현저하게 저하한 부분(3a)을 용이하게 형성할 수 있다. 경화하여, 점착력이 저하한 부분(3a)에 접착 필름(22')이 부착되어 있기 때문에, 부분(3a)과 접착 필름(22')과의 계면은, 픽업 시에 용이하게 박리되는 성질을 갖는다. 한편, 방사선을 조사하지 않은 부분은 충분한 점착력을 갖고 있으며, 부분(3b)을 형성한다.
상술한 바와 같이, 도 1에 도시하는 다이싱·다이 본드 필름(10)의 점착제층(3)에 있어서, 미경화의 방사선 경화형 점착제에 의해 형성되어 있는 상기 부분(3b)은 접착 필름(22)과 점착하여, 다이싱할 때의 보유 지지력을 확보할 수 있다. 이렇게 방사선 경화형 점착제는, 반도체 칩을 기판 등의 피착체에 고정하기 위한 접착 필름(22)을 접착·박리의 밸런스 좋게 지지할 수 있다. 도 2에 도시하는 다이싱·다이 본드 필름(10')의 점착제층(3)에 있어서는, 상기 부분(3b)이 웨이퍼링을 고정할 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예를 들어 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화성 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 단량체 성분으로서는, 예를 들어 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 다양한 올리고머를 들 수 있고, 그 중량 평균 분자량이 100 내지 30000 정도의 범위의 것이 적당하다. 방사선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하할 수 있는 양을, 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여 예를 들어 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화성 점착제 외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 또는 주쇄 말단에 갖는 것을 사용한 내재형의 방사선 경화성 점착제를 들 수 있다. 내재형의 방사선 경화성 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제재 중을 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는, 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이러한 베이스 중합체로서는, 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리, 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이함 때문에, 히드록실기와 이소시아네이트기와의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 것 같은 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 되지만, 상기의 바람직한 조합에서는, 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기 예시의 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 방사선 경화성 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이며, 바람직하게는 0 내지 10중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시킨 경우에는 광중합 개시제를 함유시키는 것이 바람직하다. 광중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페닐-1,2-프로판디온-2-(O-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여 예를 들어 0.05 내지 20중량부 정도이다.
점착제층(3)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 부분(3a)의 점착력〈 부분(3b)의 점착력이 되도록 점착제층(3)의 일부를 방사선 조사하는 것이 바람직하다. 도 2의 다이싱·다이 본드 필름에서는, 예를 들어 피착체로서 SUS304판(#2000 연마)에 대한 관계에서, 부분(3a)의 점착력〈 부분(3b)의 점착력이 되도록 한다.
상기 점착제층(3)에 상기 부분(3a)을 형성하는 방법으로서는, 기재(4)에 방사선 경화형의 점착제층(3)을 형성한 후, 상기 부분(3a)에 부분적으로 방사선을 조사해 경화시키는 방법을 들 수 있다. 부분적인 방사선 조사는, 반도체 웨이퍼 부착 부분(22a)에 대응하는 점착제층(3)의 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 개재하여 행할 수 있다. 또한, 스폿적으로 자외선을 조사해 경화시키는 방법 등을 들 수 있다. 방사선 경화형의 점착제층(3)의 형성은, 세퍼레이터 상에 설치한 것을 기재(4) 상에 전사함으로써 행할 수 있다. 부분적인 방사선 경화는 세퍼레이터 상에 설치한 방사선 경화형의 점착제층(3)에 행할 수도 있다.
또한, 점착제층(3)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 기재(4)의 적어도 편면의, 반도체 웨이퍼 부착 부분(22a)에 대응하는 부분(3a) 이외의 부분의 전부 또는 일부가 차광된 것을 사용하고, 이것에 방사선 경화형의 점착제층(3)을 형성한 후에 방사선 조사하고, 반도체 웨이퍼 부착 부분(22a)에 대응하는 부분(3a)을 경화시켜, 점착력을 저하시킨 상기 부분(3a)을 형성할 수 있다. 차광 재료로서는, 지지 필름 상에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 제작할 수 있다. 그러한 제조 방법에 의하면, 효율적으로 본 발명의 다이싱·다이 본드 필름(10)을 제조 가능하다.
또한, 방사선 조사 시에, 산소에 의한 경화 저해가 일어나는 경우에는, 방사선 경화형의 점착제층(3)의 표면으로부터 어떤 방법으로든 산소(공기)를 차단하는 것이 바람직하다. 예를 들어, 상기 점착제층(3)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선의 조사를 행하는 방법 등을 들 수 있다.
점착제층(3)의 두께는, 특별히 한정되지 않지만, 칩 절단면의 절결 방지나 접착층의 고정 유지의 양립성 등의 관점으로부터 1 내지 50㎛ 정도인 것이 바람직하다. 바람직하게는 2 내지 30㎛, 나아가 바람직하게는 5 내지 25㎛이다.
또한, 점착제층(3)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(예를 들어, 착색제, 증점제, 증량제, 충전제, 점착 부여제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어 있어도 된다.
(접착 필름의 제조 방법)
본 실시 형태에 따른 접착 필름은, 예를 들어 다음과 같이 하여 제작된다. 우선, 접착 필름 형성용의 접착제 조성물을 제조한다. 제조 방법으로서는 특별히 한정되지 않고 예를 들어, 접착 필름의 항에서 설명한 열경화성 수지, 열가소성 수지, 다른 첨가제 등을 용기에 투입하고, 유기 용매에 용해시켜, 균일해지게 교반함으로써 접착제 조성물 용액으로서 얻을 수 있다.
상기 유기 용매로서는, 접착 필름을 구성하는 성분을 균일하게 용해, 혼선 또는 분산할 수 있는 것이면 제한은 없고, 종래 공지된 것을 사용할 수 있다. 이러한 용매로서는, 예를 들어 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 아세톤, 메틸에틸케톤, 시클로헥사논 등의 케톤계 용매, 톨루엔, 크실렌 등을 들 수 있다. 건조 속도가 빠르고, 저렴하게 입수할 수 있는 점에서 메틸에틸케톤, 시클로헥사논 등을 사용하는 것이 바람직하다.
상기와 같이 하여 제조한 접착제 조성물 용액을 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시킨다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등이 사용 가능하다. 또한, 도포 방법으로서는 특별히 한정되지 않고 예를 들어, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 70 내지 160℃, 건조 시간 1 내지 5분간의 범위 내에서 행해진다. 이에 의해, 본 실시 형태에 따른 접착 필름이 얻어진다.
(다이싱·다이 본드 필름의 제조 방법)
다이싱·다이 본드 필름(10, 10')은, 예를 들어 다이싱 필름 및 접착 필름을 따로따로 제작해 두고, 마지막에 이들을 접합함으로써 제작할 수 있다. 구체적으로는, 이하와 같은 수순에 따라서 제작할 수 있다.
우선, 기재(4)는 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 점착제층 형성용의 점착제 조성물을 제조한다. 점착제 조성물에는, 점착제층의 항에서 설명한 바와 같은 수지나 첨가물 등이 배합되어 있다. 제조한 점착제 조성물을 기재(4) 상에 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시켜(필요에 따라 가열 가교시켜), 점착제층(3)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고 예를 들어, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜서 점착제층(3)을 형성해도 된다. 그 후, 기재(4) 위에 점착제층(3)을 세퍼레이터와 함께 접합한다. 이에 의해, 기재(4) 및 점착제층(3)을 구비하는 다이싱 필름이 제작된다.
계속해서, 다이싱 필름으로부터 세퍼레이터를 박리하고, 접착 필름과 점착제층이 접합면이 되도록 하여 양자를 접합한다. 접합은, 예를 들어 압착에 의해 행할 수 있다. 이때, 라미네이트 온도는 특별히 한정되지 않고 예를 들어 30 내지 50℃가 바람직하고, 35 내지 45℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고 예를 들어 0.1 내지 20kgf/cm가 바람직하고, 1 내지 10kgf/cm가 보다 바람직하다. 이어서, 접착 필름 상의 세퍼레이터를 박리하여, 본 실시 형태에 따른 다이싱·다이 본드 필름이 얻어진다.
<반도체 장치의 제조 방법>
본 실시 형태에 따른 반도체 장치의 제조 방법에서는, 제1 고정 공정 및 제1와이어 본딩 공정을 거쳐, 적어도 1개의 제1 반도체 소자가 실장(고정)된 피착체를 미리 준비해 두고(피착체 준비 공정), 이 제1 반도체 소자를, 다이싱 및 픽업을 거친 접착 필름에 의해, 상기 제1 반도체 소자를 포매하면서 상기 제1 반도체 소자와는 다른 제2 반도체 소자를 상기 피착체에 고정한다. 도 3a 내지 도 3h는, 각각 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 일 공정을 모식적으로 도시하는 단면도이다.
(제1 고정 공정)
도 3a에 도시한 바와 같이, 제1 고정 공정에서는, 적어도 1개의 제1 반도체 소자(11)를 피착체(1) 상에 고정한다. 제1 반도체 소자(11)는 제1 접착 필름(21)을 개재하여 피착체(1)에 고정되어 있다. 도 3a 중에서는 제1 반도체 소자(11)는 1개만 도시하기는 하였지만, 목적으로 하는 반도체 장치의 사양에 따라서 2개, 3개, 4개 또는 5개 이상의 복수의 제1 반도체 소자(11)를 피착체(1)에 고정해도 된다.
(제1 반도체 소자)
제1 반도체 소자(11)로서는, 제2 단째에 적층되는 반도체 소자(제2 반도체 소자(12); 도 3f 참조)보다 평면에서 보아 치수가 작은 소자이면 특별히 한정되지 않고 예를 들어 반도체 소자의 1종인 컨트롤러나 메모리 칩이나 로직 칩을 적절하게 사용할 수 있다. 컨트롤러는 적층되어 있는 각 반도체 소자의 작동을 제어하는 점에서, 일반적으로 다수의 와이어가 접속된다. 반도체 패키지의 통신 속도는 와이어 길이의 영향을 받는 바, 본 실시 형태에서는 제1 반도체 소자(11)가 피착체(1)에 고정되어 최하단에 위치하므로, 와이어 길이를 단축할 수 있고, 이에 의해 반도체 소자의 적층수를 증가시켜도 반도체 패키지(반도체 장치)의 통신 속도의 저하를 억제할 수 있다.
제1 반도체 소자(11)의 두께는 특별히 한정되지 않지만, 통상 100㎛ 이하인 경우가 많다. 또한, 최근의 반도체 패키지의 박형화에 수반하여 75㎛ 이하, 나아가 50㎛ 이하의 제1 반도체 소자(11)도 사용되고 있다.
(접착체)
피착체(1)로서는, 기판이나 리드 프레임, 다른 반도체 소자 등을 들 수 있다. 기판으로서는, 프린트 배선 기판 등의 종래 공지된 기판을 사용할 수 있다. 또한, 상기 리드 프레임으로서는, Cu 리드 프레임, 42Alloy 리드 프레임 등의 금속리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등을 포함하는 유기 기판을 사용할 수 있다. 그러나, 본 실시 형태는 이것에 한정되는 것은 아니며, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
(제1 접착 필름)
제1 접착 필름(21)으로서는, 상기 포매용 접착 필름을 사용해도 되고, 종래 공지된 반도체 소자 고정용의 접착 필름을 사용해도 된다. 단, 포매용 접착 필름을 사용하는 경우, 제1 접착 필름(21)은 반도체 소자를 포매할 필요가 없으므로, 두께를 5㎛로부터 60㎛ 정도로 얇게 하여 사용하면 된다.
(고정 방법)
도 3a에 도시한 바와 같이, 제1 반도체 소자(11)를 제1 접착 필름(21)을 개재하여 피착체(1)에 다이 본드한다. 제1 반도체 소자(11)를 피착체(1) 상에 고정하는 방법으로서는, 예를 들어 피착체(1) 상에 제1 접착 필름(21)를 적층한 후, 이 제1 접착 필름(21) 상에 와이어 본드면이 상측이 되도록 하여 제1 반도체 소자(11)를 적층하는 방법을 들 수 있다. 또한, 미리 제1 접착 필름(21)이 부착된 제1 반도체 소자(11)를 피착체(1) 상에 배치하여 적층해도 된다.
제1 접착 필름(21)은 반경화 상태이므로, 제1 접착 필름(21)의 피착체(1) 상에의 적재 후, 소정 조건 하에서의 열처리를 행함으로써, 제1 접착 필름(21)을 열경화시켜서 제1 반도체 소자(11)를 피착체(1) 상에 고정시킨다. 열처리를 행할 때의 온도는, 100 내지 200℃에서 행하는 것이 바람직하고, 120℃ 내지 180℃의 범위 내에서 행하는 것이 보다 바람직하다. 또한, 열처리 시간은 0.25 내지 10시간으로 행하는 것이 바람직하고, 0.5 내지 8시간으로 행하는 것이 보다 바람직하다.
(제1 와이어 본딩 공정)
제1 와이어 본딩 공정은, 피착체(1)의 단자부(예를 들어 이너 리드)의 선단과 제1 반도체 소자(11) 상의 전극 패드(도시하지 않음)를 본딩 와이어(31)로 전기적으로 접속하는 공정이다(도 3b 참조). 본딩 와이어(31)로서는, 예를 들어 금선, 알루미늄선 또는 동선 등이 사용된다. 와이어 본딩을 행할 때의 온도는, 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행해진다. 또한, 그 가열 시간은 몇초 내지 몇분간 행해진다. 결선은, 상기 온도 범위 내로 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다.
(웨이퍼 접합 공정)
별도로, 도 3c에 도시한 바와 같이, 다이싱·다이 본드 필름(10)에 있어서의 포매용 접착 필름(22) 위에 반도체 웨이퍼(2)를 압착하고, 이것을 접착 유지시켜서 고정한다(접합 공정). 본 공정은, 압착 롤 등의 가압 수단에 의해 가압하면서 행한다.
(다이싱 공정)
이어서, 도 3d에 도시한 바와 같이, 반도체 웨이퍼(2)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(2)를 소정의 크기로 절단하여 개편화하여, 반도체 칩(12)을 제조한다(다이싱 공정). 다이싱은, 예를 들어 반도체 웨이퍼(2)의 회로면측에서 통상법에 따라 행해진다. 또한, 본 공정에서는, 예를 들어 다이싱 필름(5)까지 칼집넣기를 행하는 풀컷이라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고 종래 공지된 것을 사용할 수 있다. 또한, 반도체 웨이퍼는, 다이싱·다이 본드 필름(10)에 의해 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼(2)의 파손도 억제할 수 있다.
(픽업 공정)
도 3e에 도시한 바와 같이, 다이싱·다이 본드 필름(10)에 접착 고정된 반도체 칩(12)을 박리하기 위해서, 포매용 접착 필름(22)과 함께 반도체 칩(12)의 픽업을 행한다(픽업 공정). 픽업의 방법으로서는 특별히 한정되지 않고 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(12)을 기재(4) 측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(12)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
여기서 픽업은, 점착제층(3)이 자외선 경화형인 경우, 상기 점착제층(3)에 자외선을 조사한 후에 행한다. 이에 의해, 점착제층(3)의 접착 필름(22)에 대한 점착력이 저하하고, 반도체 칩(12)의 박리가 용이해진다. 그 결과, 반도체 칩을 손상시키지 않고 픽업이 가능하게 된다. 자외선 조사 시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고 적절히 필요에 따라 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로서는, 고압 수은등, 마이크로파 여기형 램프, 케미컬 램프 등을 사용할 수 있다.
(제2 고정 공정)
제2 고정 공정에서는, 제2 반도체 소자(12)와 함께 픽업한 포매용 접착 필름(22)에 의해, 별도 피착체(1) 상에 고정해 둔 제1 반도체 소자(11)를 포매하면서 상기 제1 반도체 소자(11)와는 다른 제2 반도체 소자(12)를 상기 피착체(1)에 고정한다(도 3f 참조). 포매용 접착 필름(22)은 상기 제1 반도체 소자(11)의 두께(T1)보다 두꺼운 두께(T)를 갖고 있다. 본 실시 형태에서는, 상기 피착체(1)와 상기 제1 반도체 소자(11)와의 전기적 접속이 와이어 본딩 접속에 의해 달성되는 점에서, 상기 두께(T)와 상기 두께(T1)와의 차는 40㎛ 이상 260㎛ 이하가 바람직하다. 상기 두께(T)와 상기 두께(T1)와의 차의 하한은 40㎛ 이상이 바람직하기는 하지만, 50㎛ 이상이 보다 바람직하고, 60㎛ 이상이 더욱 바람직하다. 또한, 상기 두께(T)와 상기 두께(T1)과의 차의 상한은 260㎛ 이하가 바람직하기는 하지만, 200㎛ 이하가 보다 바람직하고, 150㎛ 이하가 더욱 바람직하다. 이에 의해, 반도체 장치 전체의 박형화를 도모하면서도, 제1 반도체 소자(11)와 제2 반도체 소자(12)와의 접촉을 방지하면서 제1 반도체 소자(11) 전체를 포매용 접착 필름(22)의 내부에 포매할 수 있고, 컨트롤러로서의 제1 반도체 소자(11)의 피착체(1) 상으로의 고정(즉 와이어 길이가 최단이 되는 최하단에서의 고정)을 가능하게 한다.
포매용 접착 필름(22)의 두께(T)는 제1 반도체 소자(11)를 포매 가능하도록 제1 반도체 소자(11)의 두께(T1) 및 와이어 돌출량을 고려하여 적절히 설정하면 되지만, 그 하한은 80㎛ 이상이 바람직하고, 100㎛ 이상이 보다 바람직하고, 120㎛ 이상이 더욱 바람직하다. 한편, 두께(T)의 상한은 300㎛ 이하가 바람직하고, 200㎛ 이하가 보다 바람직하고, 150㎛ 이하가 더욱 바람직하다. 이렇게 접착 필름을 비교적 두껍게 함으로써, 일반적인 컨트롤러의 두께를 거의 커버할 수 있고, 제1 반도체 소자(11)의 포매용 접착 필름(22)에의 포매를 용이하게 행할 수 있다.
(제2 반도체 소자)
제2 반도체 소자(12)로서는 특별히 한정되지 않고 예를 들어 컨트롤러로서의 제1 반도체 소자(11)의 작동 제어를 받는 메모리 칩을 사용할 수 있다.
(고정 방법)
제2 반도체 소자(12)를 피착체(1) 상에 고정하는 방법으로서는, 제1 고정 공정과 마찬가지로, 예를 들어 피착체(1) 위에 포매용 접착 필름(22)을 적층한 후, 이 포매용 접착 필름(22) 상에 와이어 본드면이 상측이 되도록 하여 제2 반도체 소자(12)를 적층하는 방법을 들 수 있다. 또한, 미리 포매용 접착 필름(22)이 부착된 제2 반도체 소자(12)를 피착체(1)에 배치하여 적층해도 된다.
제1 반도체 소자(11)의 포매용 접착 필름(22)에의 진입 및 포매를 용이하게 하기 위해서, 다이 본드 시에는 포매용 접착 필름(22)에 대한 가열 처리를 행해도 된다. 가열 온도로서는 포매용 접착 필름(22)이 연화되고, 또한 완전히 열경화하지 않는 온도이면 되고, 80℃ 이상 150℃ 이하가 바람직하고, 100℃ 이상 130℃ 이하가 보다 바람직하다. 이때 0.1MPa 이상 1.0MPa 이하로 가압해도 된다.
포매용 접착 필름(22)은 반경화 상태이므로, 포매용 접착 필름(22)의 피착체(1) 상으로의 적재 후, 소정 조건 하에서의 열처리를 행함으로써, 포매용 접착 필름(22)을 열경화시켜서 제2 반도체 소자(12)를 피착체(1) 상에 고정시킨다. 열처리를 행할 때의 온도는, 100 내지 200℃에서 행하는 것이 바람직하고, 120℃ 내지 180℃의 범위 내에서 행하는 것이 보다 바람직하다. 또한, 열처리 시간은 0.25 내지 10시간으로 행하는 것이 바람직하고, 0.5 내지 8시간으로 행하는 것이 보다 바람직하다.
이때, 열경화 후의 포매용 접착 필름(22)의 피착체(1)에 대한 용단 접착력은, 25 내지 250℃에서 0.1MPa 이상인 것이 바람직하고, 0.2 내지 10MPa인 것이 보다 바람직하다. 포매용 접착 필름(22)의 용단 접착력을 0.1MPa 이상으로 하면, 제2 반도체 소자(12)에 대한 와이어 본딩 공정에서의 초음파 진동이나 가열에 의해, 포매용 접착 필름(22)과 제2 반도체 소자(12) 또는 피착체(1)와의 접착면에서의 전단 변형의 발생을 억제할 수 있다. 즉, 와이어 본딩 시의 초음파 진동에 의해 제2 반도체 소자(12)가 움직이는 것을 억제하고, 이에 의해 와이어 본딩의 성공율이 저하되는 것을 방지할 수 있다.
(제3 고정 공정)
제3 고정 공정에서는, 상기 제2 반도체 소자(12) 위에 상기 제2 반도체 소자와 동종 또는 이종의 제3 반도체 소자(13)를 고정한다(도 3g 참조). 제3 반도체 소자(13)는 제3 접착 필름(23)을 개재하여 제2 반도체 소자(12)에 고정되어 있다.
(제3 반도체 소자)
제3 반도체 소자(13)는 제2 반도체 소자(12)와 동종의 메모리 칩이나 제2 반도체 소자(12)와 이종의 메모리 칩이어도 된다. 제3 반도체 소자(13)의 두께도 목적으로 하는 반도체 장치의 사양에 따라서 적절히 설정할 수 있다.
(제3 접착 필름)
제3 접착 필름(23)으로서는, 제1 고정 공정에서의 제1 접착 필름(21)과 마찬가지의 것을 적절하게 사용할 수 있다. 제3 접착 필름(23)으로서 포매용 접착 필름(22)을 사용하는 경우에는, 다른 반도체 소자의 포매가 불필요하므로, 두께를 5㎛로부터 60㎛ 정도로 얇게 하여 사용하면 된다.
(고정 방법)
도 3g에 도시한 바와 같이, 제3 반도체 소자(13)를 제3 접착 필름(23)을 개재하여 제2 반도체 소자(12)에 다이 본드한다. 제3 반도체 소자(13)를 제2 반도체 소자(12) 상에 고정하는 방법으로서는, 예를 들어 제2 반도체 소자(12) 상에 제3 접착 필름(23)을 적층한 후, 이 제3 접착 필름(23) 상에 와이어 본드면이 상측이 되도록 하여 제3 반도체 소자(13)를 적층하는 방법을 들 수 있다. 또한, 미리 제3 접착 필름(23)이 부착된 제3 반도체 소자(13)를 제2 반도체 소자(12) 상에 배치하여 적층해도 된다. 단, 후술하는 제2 반도체 소자(12)와 제3 반도체 소자(13) 사이에서의 와이어 본딩을 위해서, 제2 반도체 소자(12)의 와이어 본드면(상면)의 전극 패드를 피하도록 제3 반도체 소자(13)를 제2 반도체 소자(12)에 대하여 어긋나게 고정하는 경우가 있다. 이 경우, 제3 접착 필름(23)을 먼저 제2 반도체 소자(12)의 상면에 부착해 두면, 제3 접착 필름(23)의 제2 반도체 소자(12)의 상면으로부터 밀려 나온 부분(소위 오버행부)이 절곡되어서 제2 반도체 소자(12)의 측면이나 포매용 접착 필름(22)의 측면에 부착되고, 예기하지 않은 문제가 발생할 우려가 있다. 따라서, 제3 고정 공정에서는, 미리 제3 접착 필름(23)을 제3 반도체 소자(13)에 부착해 두고, 이것을 제2 반도체 소자(12) 상에 배치하여 적층하는 것이 바람직하다.
제3 접착 필름(23)도 반경화 상태이므로, 제3 접착 필름(23)의 제2 반도체 소자(12) 상으로의 적재 후, 소정 조건 하에서의 열처리를 행함으로써, 제3 접착 필름(23)을 열경화시켜서 제3 반도체 소자(13)를 제2 반도체 소자(12) 상에 고정시킨다. 또한, 제3 접착 필름(23)의 탄성률이나 프로세스 효율을 고려하여, 열처리를 행하지 않고 제3 반도체 소자(13)를 고정시킬 수도 있다. 열처리를 행할 때의 온도는, 100 내지 200℃에서 행하는 것이 바람직하고, 120℃ 내지 180℃의 범위 내에서 행하는 것이 보다 바람직하다. 또한, 열처리 시간은 0.25 내지 10시간으로 행하는 것이 바람직하고, 0.5 내지 8시간으로 행하는 것이 보다 바람직하다.
(제2 와이어 본딩 공정)
제2 와이어 본딩 공정은, 제2 반도체 소자(12) 상의 전극 패드(도시하지 않음)와 제3 반도체 소자(13) 상의 전극 패드(도시하지 않음)를 본딩 와이어(32)로 전기적으로 접속하는 공정이다(도 3h 참조). 와이어의 재료나 와이어 본딩 조건은 제1 와이어 본딩 공정과 마찬가지의 것을 적절하게 채용할 수 있다.
(반도체 장치)
이상의 공정에 의해, 3개의 반도체 소자가 소정의 접착 필름을 개재하여 다단 적층된 반도체 장치(100)를 제조할 수 있다. 또한, 제3 고정 공정 및 제2 와이어 본딩 공정과 마찬가지의 수순을 반복함으로써, 4개 이상의 반도체 소자가 적층된 반도체 장치를 제조할 수 있다.
(밀봉 공정)
원하는 수의 반도체 소자를 적층한 후, 반도체 장치(100) 전체를 수지 밀봉하는 밀봉 공정을 행해도 된다. 밀봉 공정은, 밀봉 수지에 의해 반도체 장치(100)를 밀봉하는 공정이다(도시하지 않음). 본 공정은, 피착체(1)에 탑재된 반도체 소자나 본딩 와이어를 보호하기 위하여 행된다. 본 공정은, 예를 들어 밀봉용의 수지를 금형으로 성형함으로써 행한다. 밀봉 수지로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉 시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행해지지만, 본 실시 형태는 이것에 한정되지 않고, 예를 들어 165 내지 185℃도로 몇분간 큐어할 수 있다. 또한 본 공정에 있어서는, 수지 밀봉 시에 가압해도 된다. 이 경우, 가압하는 압력은 1 내지 15MPa인 것이 바람직하고, 3 내지 10MPa인 것이 보다 바람직하다.
(후경화 공정)
본 실시 형태에 있어서는, 밀봉 공정 후에, 밀봉 수지를 후경화하는 후경화 공정을 행해도 된다. 본 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지를 완전히 경화시킨다. 본 공정에서의 가열 온도는, 밀봉 수지의 종류에 따라 상이한데, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다. 밀봉 공정 또는 후경화 공정을 거침으로써 반도체 패키지를 제작할 수 있다.
[제2 실시 형태]
제1 실시 형태에서는, 제1 반도체 소자의 피착체에의 고정을 접착 필름에 의해 행하고, 양자 간의 전기적 접속을 와이어 본딩에 의해 도모하고 있었지만, 제2 실시 형태에서는, 제1 반도체 소자에 설치된 돌기 전극을 사용한 플립 칩 접속에 의해 양자 간의 고정 및 전기적 접속을 도모하고 있다. 따라서, 제2 실시 형태는, 제1 고정 공정에서의 고정 양식만 제1 실시 형태와 상이하므로, 이하에서는 주로 이 상위점에 대하여 설명한다.
(제1 고정 공정)
본 실시 형태에서는, 상기 제1 고정 공정에 있어서, 제1 반도체 소자(41)를 피착체(1)에 플립 칩 접속에 의해 고정한다(도 4a 참조). 플립 칩 접속에서는, 제1 반도체 소자(41)의 회로면이 피착체(1)와 대향하는 소위 페이스 다운 실장이 된다. 제1 반도체 소자(41)에는 범프 등의 돌기 전극(43)이 복수 설치되어 있고, 돌기 전극(43)과 피착체(1) 상의 전극(도시하지 않음)이 접속되어 있다. 또한, 피착체(1)와 제1 반도체 소자(41)와의 사이에는, 양자 간의 열팽창률의 차의 완화나 양자 간의 공간의 보호를 목적으로 하여, 언더필재(44)가 충전되어 있다.
접속 방법으로서는 특별히 한정되지 않고 종래 공지된 플립 칩 본더에 의해 접속할 수 있다. 예를 들어, 제1 반도체 소자(41)에 형성되어 있는 범프 등의 돌기 전극(43)을 피착체(1)의 접속 패드에 피착된 접합용의 도전재(땜납 등)에 접촉시켜서 가압하면서 도전재를 용융시킴으로써, 제1 반도체 소자(41)와 피착체(1)와의 전기적 도통을 확보하고, 제1 반도체 소자(41)를 피착체(1)에 고정시킬 수 있다(플립 칩 본딩). 일반적으로, 플립 칩 접속 시의 가열 조건으로서는 240 내지 300℃이고, 가압 조건으로서는 0.5 내지 490N이다.
돌기 전극(43)으로서 범프를 형성할 때의 재질로서는, 특별히 한정되지 않고 예를 들어, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
언더필재(44)로서는 종래 공지된 액상 또는 필름 형상의 언더필재를 사용할 수 있다.
(제2 고정 공정)
제2 고정 공정에서는, 제1 실시 형태와 마찬가지로, 포매용 접착 필름(22)에 의해, 상기 제1 반도체 소자(41)를 포매하면서 상기 제1 반도체 소자(41)와는 다른 제2 반도체 소자(12)를 상기 피착체(1)에 고정한다(도 4b 참조). 본 공정에서의 조건은 제1 실시 형태에서의 제2 고정 공정과 마찬가지이다.
포매용 접착 필름(22)은 상기 제1 반도체 소자(41)의 두께(T1)보다 두꺼운 두께(T)를 갖고 있다. 본 실시 형태에서는 상기 피착체(1)와 상기 제1 반도체 소자(41)가 플립 칩 접속되는 점에서, 상기 두께(T)와 상기 두께(T1)와의 차는 10㎛ 이상 200㎛ 이하가 바람직하다. 상기 두께(T)와 상기 두께(T1)과의 차의 하한은 10㎛ 이상이 바람직하기는 하지만, 20㎛ 이상이 보다 바람직하고, 30㎛ 이상이 더욱 바람직하다. 또한, 상기 두께(T)와 상기 두께(T1)와의 차의 상한은 200㎛ 이하가 바람직하기는 하지만, 150㎛ 이하가 보다 바람직하고, 100㎛ 이하가 더욱 바람직하다. 이와 같은 구성에 의해, 반도체 장치 전체의 박형화를 도모함과 동시에, 제1 반도체 소자(41)와 제2 반도체 소자(12)와의 접촉을 방지하면서 제1 반도체 소자(41) 전체를 포매용 접착 필름(22)의 내부에 포매할 수 있고, 컨트롤러로서의 제1 반도체 소자(41)의 피착체(1) 상에의 고정(즉 통신 경로 길이가 최단이 되는 최하단에서의 고정)을 가능하게 한다.
포매용 접착 필름(22)의 두께(T)는 제1 반도체 소자(41)를 포매 가능하도록 제1 반도체 소자(41)의 두께(T1) 및 돌기 전극의 높이를 고려하여 적절히 설정하면 되지만, 그 하한은 50㎛ 이상이 바람직하고, 60㎛ 이상이 보다 바람직하고, 70㎛ 이상이 더욱 바람직하다. 한편, 두께(T)의 상한은 250㎛ 이하가 바람직하고, 200㎛ 이하가 보다 바람직하고, 150㎛ 이하가 더욱 바람직하다. 이렇게 포매용 접착 필름(22)을 비교적 두껍게 함으로써, 일반적인 컨트롤러의 두께를 거의 커버할 수 있고, 제1 반도체 소자(41)의 포매용 접착 필름(22)에의 포매를 용이하게 행할 수 있다.
계속해서 제1 실시 형태와 마찬가지로, 제2 반도체 소자(12) 위에 상기 제2 반도체 소자(12)와 동종 또는 이종의 제3 반도체 소자(13)를 고정하는 제3 고정 공정(도 4c 참조) 및 상기 제2 반도체 소자(12)와 상기 제3 반도체 소자(13)를 본딩 와이어(32)에 의해 전기적으로 접속하는 제2 와이어 본딩 공정(도 4d 참조)을 거치는 것에 의해, 컨트롤러가 최하단에 적층되어, 그 상방에 반도체 소자가 복수단 적층된 반도체 장치(200)를 제작할 수 있다.
(기타 실시 형태)
제1 실시 형태에서는, 다이싱·다이 본드 필름을 사용하는 다이싱 공정 및 픽업 공정을 거쳐서 제2 반도체 소자(12)를 제작하고 있다. 또한, 제1 반도체 소자(11)도 마찬가지로 다이싱·다이 본드 필름을 사용하여 제작해도 된다. 이 경우, 제1 반도체 소자(11)를 잘라내기 위한 반도체 웨이퍼를 별도 준비하고, 그 후는 상기 웨이퍼 접합 공정, 다이싱 공정, 픽업 공정을 거쳐, 제1 반도체 소자(11)를 피착체(1)에 고정하면 된다. 제3 반도체 소자(13) 및 이것보다 상단에 적층되는 반도체 소자도 마찬가지로 제작할 수 있다.
피착체 위에 반도체 소자를 3차원 실장할 경우, 반도체 소자의 회로가 형성되는 면측에는, 버퍼 코팅막이 형성되어 있어도 된다. 당해 버퍼 코팅막으로서는, 예를 들어 질화규소막이나 폴리이미드 수지 등의 내열 수지를 포함하는 것을 들 수 있다.
각 실시 형태에 있어서는, 제2 반도체 소자 이후의 반도체 소자를 적층할 때마다 와이어 본딩 공정을 행하는 형태에 대하여 설명했지만, 복수의 반도체 소자를 적층시킨 후에, 일괄하여 와이어 본딩 공정을 행하는 것도 가능하다. 또한, 제1 반도체 소자에 대해서는 포매용 접착 필름에 의해 포매되므로, 일괄의 와이어 본딩의 대상으로 할 수는 없다.
플립 칩 접속의 형태로서는, 제2 실시 형태에서 설명한 돌기 전극으로서의 범프에 의한 접속에 한정되지 않고, 도전성 접착제 조성물에 의한 접속이나, 범프와 도전성 접착제 조성물을 조합한 돌기 구조에 의한 접속 등도 채용할 수 있다. 또한, 본 발명에서는, 제1 반도체 소자의 회로면이 피착체와 대향하여 접속되는 페이스 다운 실장이 되는 한, 돌기 전극이나 돌기 구조 등의 접속 양식의 상이에 관계 없이 플립 칩 접속이라고 칭하기로 한다. 도전성 접착제 조성물로서는, 에폭시 수지 등의 열경화성 수지에 금, 은, 구리 등의 도전성 필러를 혼합시킨 종래 공지된 도전성 페이스트 등을 사용할 수 있다. 도전성 접착제 조성물을 사용하는 경우, 피착체에의 제1 반도체 소자의 탑재 후, 80 내지 150℃에서 0.5 내지 10시간 정도 열경화 처리함으로써 제1 반도체 소자를 고정할 수 있다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 그들에만 한정하는 취지의 것이 아니고, 단순한 설명예에 지나지 않는다.
[실시예 1 내지 8 및 비교예 1 내지 4]
(접착 필름의 제작)
표 1에 나타낸 비율로 아크릴 수지A, 아크릴 수지B, 에폭시 수지A, 에폭시 수지B, 페놀 수지, 실리카 및 열경화 촉매를 메틸에틸케톤에 용해하여 농도 40 내지 50중량%의 접착제 조성물 용액을 제조하였다.
이 접착제 조성물 용액을, 박리 라이나로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 각각 하기 표 1에 나타내는 두께를 갖는 접착 필름을 제작하였다.
또한, 하기 표 1 중의 약호 및 성분의 상세한 것은 이하와 같다.
아크릴 수지A: 나가세 켐텍스사제 SG-700AS
아크릴 수지B: 나가세 켐텍스사제 SG-70L
에폭시 수지A: 도토 가세이 가부시끼가이샤 제조 KI-3000
에폭시 수지B: 미쯔비시 가가꾸 가부시끼가이샤 제조 JER828
페놀 수지: 메이와 가세이 가부시끼가이샤 제조 MEH-7851SS
실리카: 애드마텍스 가부시끼가이샤 제조 SE-2050MC,
열경화 촉매: 혹코 가가꾸 가부시끼가이샤 제조 TPP-K
(용융 점도의 측정)
각 실시예 및 비교예에서 제작한 열경화 전의 각 접착 필름에 대해서, 각각 120℃에서의 용융 점도를 측정하였다. 즉, 레오미터(HAAKE사제, RS-1)를 사용하여 패러렐 플레이트법에 의해 측정하였다. 각 실시예 또는 비교예에서 제작한 접착 필름으로부터 0.1g의 시료를 채취하고, 이것을 미리 120℃로 뜨거워져 있는 플레이트에 투입하였다. 이어서, 측정 개시부터 300초 후의 값을 용융 점도로 하였다. 플레이트간의 갭은 0.1mm로 하였다. 결과를 하기 표 1에 나타내었다.
(저장 탄성률의 측정)
각 실시예 및 비교예에서 제작한 열경화 전의 각 접착 필름에 대해서, 점탄성 측정 장치(레오메트릭스사제: 형식: RSA-II)를 사용해서 25℃에서의 저장 탄성률을 측정하였다. 보다 상세하게는, 제작한 접착 필름을 절단하여 샘플 크기를 길이 30mm×폭 10mm로 하고, 측정 시료를 필름 인장 측정용 지그에 세트해 130 내지 280℃의 온도 영역에서 주파수 10.0Hz, 왜곡 0.025%, 승온 속도 10℃/min의 조건 하에서 측정하였다. 결과를 표 1에 나타내었다.
(다이싱 필름의 제작)
기재로서, 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름(PET 필름)을 준비하였다.
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산-2-에틸헥실(이하, 「2EHA」라고도 함) 86.4부, 아크릴산-2-히드록시에틸(이하, 「HEA」라고도 함) 13.6부, 과산화벤조일 0.2부 및 톨루엔 65부를 넣고, 질소 기류 중에서 61℃에서 6시간 중합 처리를 하여, 아크릴계 중합체A를 얻었다.
아크릴계 중합체A에 2-메타크릴로일옥시에틸이소시아네이트(이하, 「MOI」라고도 함) 14.6부를 첨가하고, 공기 기류에서 50℃에서 48시간, 부가 반응 처리를 하여, 아크릴계 중합체A'를 얻었다.
이어서, 아크릴계 중합체A' 100부에 대하여 폴리이소시아네이트 화합물(상품명 「코로네이트L」, 닛본 폴리우레탄(주)제) 8부 및 광중합 개시제(상품명 「이르가큐어651」, 시바스페셜티 케미컬즈사제) 5부를 첨가하여, 점착제 조성물 용액을 얻었다.
준비한 상기 기재 상에, 얻어진 점착제 조성물 용액을 도포, 건조하여 두께 30㎛의 점착제층을 형성함으로써 다이싱 필름을 얻었다.
(다이싱·다이 본드 필름의 제작)
각 실시예 및 비교예에서 제작한 접착 필름을 상술한 다이싱 필름의 점착제층 상에 전사하여, 다이싱·다이 본드 필름을 얻었다. 또한, 라미네이트의 조건은 하기한 바와 같다.
<라미네이트 조건>
라미네이터 장치: 롤 라미네이터
라미네이트 속도: 1mm/min
라미네이트 압력: 0.5MPa
라미네이터 온도: 실온(23℃)
(컨트롤러 실장 기판의 제작)
실시예 1의 조성의 접착 필름을 두께 10㎛로 제작하고, 컨트롤러 칩용의 접착 필름으로 하였다. 이것을 온도 40℃의 조건 하에서, 2mm 각, 두께 50㎛의 컨트롤러 칩에 부착하였다. 또한, 접착 필름을 개재하여 반도체 칩을 BGA 기판에 접착하였다. 그 때의 조건은, 온도 120℃, 압력 0.1MPa, 1초로 하였다. 또한, 컨트롤러 칩이 접착된 BGA 기판을, 건조기에서 130℃, 4시간 열처리하여, 접착 필름을 열경화시켰다.
계속해서, 와이어 본더((주)신카와, 상품명 「UTC-1000」)를 사용하여 이하의 조건에서 컨트롤러 칩에 대하여 와이어 본딩을 행하였다. 이에 의해, BGA 기판에 컨트롤러 칩이 실장된 컨트롤러 실장 기판을 얻었다.
<와이어 본딩 조건>
온도: 175℃
Au-와이어: 23㎛
S-1-LEVEL: 50㎛
S-SPEED: 10mm/s
TIME: 15ms
US-POWER: 100
FORCE: 20gf
S-FORCE: 15gf
와이어 피치: 100㎛
와이어 루프 하이트: 30㎛
(반도체 장치의 제작)
별도로, 상기 다이싱·다이 본드 필름을 사용하여, 이하의 요령으로, 실제로 반도체 웨이퍼의 다이싱을 행한 후, 반도체 칩의 픽업을 거쳐서 반도체 장치를 제작함과 함께, 그 때의 비어져나옴의 유무 및 포매·고정성을 평가하였다.
편면 범프 첨부 실리콘 웨이퍼의 회로면과 반대측의 면에, 실시예 및 비교예의 다이싱·다이 본드 필름을, 접착 필름을 접합면으로 해서 접합하였다. 편면 범프 첨부 실리콘 웨이퍼로서는, 이하의 것을 사용하였다. 또한, 접합 조건은 이하와 같다.
<편면 범프 첨부 실리콘 웨이퍼>
실리콘 웨이퍼의 두께: 100㎛
저유전 재료층의 재질: SiN막
저유전 재료층의 두께: 0.3㎛
범프의 높이: 60㎛
범프의 피치: 150㎛
범프의 재질: 땜납
<접합 조건>
접합 장치: DR-300011(닛토 세이키(주)사제)
라미네이트 속도: 0.1mm/min
라미네이트 압력: 0.5MPa
라미네이터 온도: 75℃
접합 후, 하기 조건에서 다이싱을 행하였다. 또한, 다이싱은 10mm 각의 칩 크기로 되도록 풀컷하였다.
<다이싱 조건>
다이싱 장치: 상품명 「DFD-6361」디스코사제
다이싱 링: 「2-8-1」(디스코사제)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1; 디스코사제 「2030-SE27HCDD」
Z2; 디스코사제 「2030-SE27HCBB」
다이싱 블레이드 회전 수:
Z1; 40,000rpm
Z2; 45,000rpm
커트 방식: 스텝 커트
웨이퍼 칩 사이즈: 10.0mm 각
이어서, 기재측에서 자외선을 조사하여, 점착제층을 경화시켰다. 자외선 조사에는, 자외선 조사 장치(제품명: UM810, 제조원: 닛토 세이키(주)제)를 사용하고, 자외선 방사량은, 400mJ/㎠로 하였다.
그 후, 각 다이싱 필름의 기재측에서 니들에 의한 쳐올리기 방식으로, 접착 필름과 반도체 칩과의 적층체를 픽업하였다. 픽업 조건은 하기와 같다.
<픽업 조건>
다이 본드 장치: (주)신카와제, 장치명: SPA-300
니들 개수: 9개
니들 밀어올림량: 350㎛(0.35mm)
니들 밀어올림 속도: 5mm/초
흡착 유지 시간: 80ms
계속해서, 픽업한 적층체의 접착 필름에 의해 컨트롤러 실장 기판의 컨트롤러 칩을 포매하면서, 반도체 칩을 BGA 기판에 접착하였다. 그 때의 접착 조건은, 120℃, 압력 0.1MPa, 2초로 하였다. 또한, 반도체 칩을 접착한 BGA 기판을, 건조기에서 130℃, 4시간 열처리하여, 접착 필름을 열경화시켜서, 반도체 장치를 제작하였다.
(비어져나옴 평가)
제작한 반도체 장치의 상방으로부터 광학 현미경(100배)을 사용하여 반도체 칩의 주연부로부터의 접착 필름의 비어져나옴을 관찰하고, 반도체 소자의 주연부로부터의 초과 양이 200㎛ 이내인 경우를 「○」, 200㎛를 초과한 경우를 「×」라고 평가하였다.
(포매·고정성 평가)
접착 필름의 두께(T)(㎛)와 컨트롤러 칩의 두께(T1)(㎛)와의 차를 하기 표 1에 나타내었다. 또한, 제작한 반도체 장치를 컨트롤러 칩 고정 위치의 중심을 통과하는 위치에서 절단하고, 절단면을 광학 현미경(200배)을 사용하여 관찰하고, 컨트롤러 칩에 문제가 발생하지 않고 반도체 칩이 고정되어 있는 경우를 「○」, 컨트롤러 칩을 포매하지 못하고 접착 필름과 기판과의 계면에 있어서 10% 이상의 보이드가 확인된 경우, 또는 접착 필름의 두께가 불균일해졌을 경우를 「×」라고 평가하였다. 또한, 보이드는, 화상 처리 장치(가부시끼가이샤 히타치 엔지니어링·앤드·서비스사제, 상품명 「FineSAT FS300III」)를 사용하여, 반도체 칩을 포매하면서 접착 필름과 기판이 완전히 접합되었다고 할 경우의 접착 필름과 기판과의 접촉 면적(반도체 칩 면적은 제외함)에 대한 관찰된 보이드가 차지하는 면적의 비율(%)로서 구하였다. 결과를 하기 표 1에 나타내었다.
표 1의 결과로부터, 실시예에 관한 접착 필름에 의하면, 반도체 장치 제조 시의 접착 필름의 비어져나옴이 억제되고 있어, 주변 부재의 오염은 확인되지 않았다. 또한, 실시예에 관한 접착 필름을 사용하여 제작한 반도체 장치에서는, 컨트롤러 칩의 포매 및 반도체 칩의 고정이 양호하게 행해지고 있었다. 한편, 비교예 1 및 3의 접착 필름을 사용하여 제작한 반도체 장치에서는, 포매·고정성은 양호했지만, 반도체 칩의 주연부로부터의 비어져나옴이 확인되었다. 이것은, 접착 필름의 용융 점도가 너무 낮아, 반도체 칩의 포매에 접착 필름이 흘러 나온 것에 기인하는 것으로 생각된다. 또한, 비교예 2 및 4의 접착 필름을 사용하여 제작한 반도체 장치에서는, 접착 필름의 비어져나옴 평가는 양호했지만, 컨트롤러 칩을 포매하지 못하고, 보이드가 확인되었다. 이것은, 접착 필름의 용융 점도가 너무 높아, 반도체 칩의 포매가 불충분했던 것에 기인한다고 생각된다. 또한, 본 실시예에서는, 컨트롤러 칩과 BGA 기판과의 전기적 접속을 와이어 본딩에 의해 달성하고 있기는 하지만, 플립 칩 접속에 의한 고정에서도 마찬가지의 결과가 얻어진다고 추측된다.
1 피착체
2 반도체 웨이퍼
3 점착제층
4 기재
5 다이싱 필름
10 다이싱·다이 본드 필름
11 제1 반도체 소자
12 제2 반도체 소자
13 제3 반도체 소자
21 제1 접착 필름
22 접착 필름
23 제3 접착 필름
31, 32 본딩 와이어
100, 200 반도체 장치
T 접착 필름의 두께
T1 제1 반도체 소자의 두께
2 반도체 웨이퍼
3 점착제층
4 기재
5 다이싱 필름
10 다이싱·다이 본드 필름
11 제1 반도체 소자
12 제2 반도체 소자
13 제3 반도체 소자
21 제1 접착 필름
22 접착 필름
23 제3 접착 필름
31, 32 본딩 와이어
100, 200 반도체 장치
T 접착 필름의 두께
T1 제1 반도체 소자의 두께
Claims (10)
- 피착체 상에 고정된 제1 반도체 소자를 포매하고, 또한 상기 제1 반도체 소자와는 다른 제2 반도체 소자를 피착체에 고정하기 위한 접착 필름이며,
열가소성 수지 및 열경화성 수지를 포함하고,
하기 식으로 표현되는 열가소성 수지 존재비가 10% 이상 30% 이하인 접착 필름.
열가소성 수지 존재비(%)={A/(A+B)}×100
(식 중, A는 열가소성 수지의 중량, B는 열경화성 수지의 중량임) - 제1항에 있어서,
120℃에서의 용융 점도가 100Pa·s 이상 3000Pa·s 이하인 접착 필름. - 제1항에 있어서,
상기 열가소성 수지는 아크릴 수지이며,
상기 열경화성 수지는 에폭시 수지 및 페놀 수지 중 하나 또는 둘 다인 접착 필름. - 제1항에 있어서,
열경화 전의 25℃에서의 저장 탄성률이 10MPa 이상 10000MPa 이하인 접착 필름. - 제1항에 있어서,
무기 충전제를 포함하고,
상기 무기 충전제의 함유량이 25 내지 80중량%인 접착 필름. - 기재 및 상기 기재 상에 형성된 점착제층을 갖는 다이싱 필름과,
상기 점착제층 상에 적층된 제1항 내지 제5항 중 어느 한 항에 기재된 접착 필름
을 구비하는 다이싱·다이 본드 필름. - 제1 반도체 소자가 고정된 피착체를 준비하는 피착체 준비 공정,
제6항에 기재된 다이싱·다이 본드 필름의 접착 필름과 반도체 웨이퍼를 접합하는 접합 공정,
상기 반도체 웨이퍼 및 접착 필름을 다이싱하여 제2 반도체 소자를 형성하는 다이싱 공정,
상기 제2 반도체 소자를 상기 접착 필름과 함께 픽업하는 픽업 공정, 및
상기 제2 반도체 소자와 함께 픽업한 접착 필름에 의해, 상기 피착체에 고정된 상기 제1 반도체 소자를 포매하면서 상기 제2 반도체 소자를 상기 피착체에 고정하는 고정 공정
을 포함하는 반도체 장치의 제조 방법. - 제7항에 있어서,
상기 접착 필름은 상기 제1 반도체 소자의 두께(T1)보다 두꺼운 두께(T)를 갖고,
상기 피착체와 상기 제1 반도체 소자가 와이어 본딩 접속되고, 또한 상기 두께(T)와 상기 두께(T1)의 차가 40㎛ 이상 260㎛ 이하인 반도체 장치의 제조 방법. - 제7항에 있어서,
상기 접착 필름은 상기 제1 반도체 소자의 두께(T1)보다 두꺼운 두께(T)를 갖고,
상기 피착체와 상기 제1 반도체 소자가 플립 칩 접속되고, 또한 상기 두께(T)와 상기 두께(T1)의 차가 10㎛ 이상 200㎛ 이하인 반도체 장치의 제조 방법. - 제7항 내지 제9항 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2013-092758 | 2013-04-25 | ||
JP2013092758A JP2014216488A (ja) | 2013-04-25 | 2013-04-25 | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140127760A true KR20140127760A (ko) | 2014-11-04 |
Family
ID=51765457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140047952A KR20140127760A (ko) | 2013-04-25 | 2014-04-22 | 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2014216488A (ko) |
KR (1) | KR20140127760A (ko) |
CN (1) | CN104119812A (ko) |
TW (1) | TW201500507A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11404301B2 (en) | 2017-12-14 | 2022-08-02 | Lg Chem, Ltd. | Dicing die-bonding film |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6603479B2 (ja) * | 2015-05-18 | 2019-11-06 | 日東電工株式会社 | 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置 |
JP2017183686A (ja) * | 2016-03-29 | 2017-10-05 | 日本碍子株式会社 | 金属配線接合構造及びその製法 |
JP6877982B2 (ja) * | 2016-12-08 | 2021-05-26 | 日東電工株式会社 | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置 |
JP7046586B2 (ja) * | 2017-12-14 | 2022-04-04 | 日東電工株式会社 | 接着フィルムおよびダイシングテープ付き接着フィルム |
JP7046585B2 (ja) * | 2017-12-14 | 2022-04-04 | 日東電工株式会社 | 接着フィルムおよびダイシングテープ付き接着フィルム |
CN109186792B (zh) * | 2018-08-17 | 2021-03-16 | 中国空气动力研究与发展中心超高速空气动力研究所 | 一种预置引线式薄膜传感器的制作方法 |
JP2020098861A (ja) * | 2018-12-18 | 2020-06-25 | 日東電工株式会社 | 接着フィルム、ダイシングテープ付き接着フィルム、および半導体装置製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4188337B2 (ja) * | 2004-05-20 | 2008-11-26 | 株式会社東芝 | 積層型電子部品の製造方法 |
JP4754185B2 (ja) * | 2004-05-27 | 2011-08-24 | リンテック株式会社 | 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 |
JP2007063333A (ja) * | 2005-08-29 | 2007-03-15 | Nippon Steel Chem Co Ltd | 半導体素子固定用フィルム状接着剤、それを用いた半導体装置、及び、その半導体装置の製造方法 |
JP4519762B2 (ja) * | 2005-11-21 | 2010-08-04 | リンテック株式会社 | 樹脂封止型半導体装置の製造方法 |
JP2007270125A (ja) * | 2006-03-08 | 2007-10-18 | Hitachi Chem Co Ltd | 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法 |
WO2008108131A1 (ja) * | 2007-03-01 | 2008-09-12 | Nitto Denko Corporation | 熱硬化型ダイボンドフィルム |
JP2010118554A (ja) * | 2008-11-13 | 2010-05-27 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2010171402A (ja) * | 2008-12-24 | 2010-08-05 | Nitto Denko Corp | 熱硬化型ダイボンドフィルム |
JP5042297B2 (ja) * | 2009-12-10 | 2012-10-03 | 日東電工株式会社 | 半導体装置の製造方法 |
JP4976522B2 (ja) * | 2010-04-16 | 2012-07-18 | 日東電工株式会社 | 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法 |
JP4991921B2 (ja) * | 2010-09-06 | 2012-08-08 | 日東電工株式会社 | 半導体装置用フィルム、及び、半導体装置 |
CN102842541A (zh) * | 2011-06-22 | 2012-12-26 | 日东电工株式会社 | 层叠膜及其使用 |
JP5834662B2 (ja) * | 2011-09-13 | 2015-12-24 | 日立化成株式会社 | フィルム状接着剤、接着シート、半導体装置及びその製造方法 |
JP2013074184A (ja) * | 2011-09-28 | 2013-04-22 | Nitto Denko Corp | 半導体装置の製造方法 |
JP6101492B2 (ja) * | 2013-01-10 | 2017-03-22 | 日東電工株式会社 | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置 |
JP6135202B2 (ja) * | 2013-03-08 | 2017-05-31 | 日立化成株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2013
- 2013-04-25 JP JP2013092758A patent/JP2014216488A/ja active Pending
-
2014
- 2014-04-22 KR KR1020140047952A patent/KR20140127760A/ko not_active Application Discontinuation
- 2014-04-24 TW TW103114770A patent/TW201500507A/zh unknown
- 2014-04-25 CN CN201410171855.0A patent/CN104119812A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11404301B2 (en) | 2017-12-14 | 2022-08-02 | Lg Chem, Ltd. | Dicing die-bonding film |
Also Published As
Publication number | Publication date |
---|---|
JP2014216488A (ja) | 2014-11-17 |
TW201500507A (zh) | 2015-01-01 |
CN104119812A (zh) | 2014-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102190194B1 (ko) | 접착 필름, 다이싱·다이본딩 필름, 반도체 장치의 제조 방법 및 반도체 장치 | |
US20110084408A1 (en) | Thermosetting die-bonding film | |
CN104726032B (zh) | 粘接薄膜、切割/芯片接合薄膜、半导体装置的制造方法以及半导体装置 | |
KR20140127760A (ko) | 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치 | |
KR102402235B1 (ko) | 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치 | |
TWI648369B (zh) | 切晶黏晶膜、半導體裝置之製造方法及半導體裝置 | |
JP5715680B1 (ja) | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法 | |
TWI648368B (zh) | Film, dicing die, film manufacturing method, and semiconductor device | |
JP2015122425A (ja) | 半導体装置の製造方法、半導体装置、包埋用接着フィルム、及びダイシング・ダイボンドフィルム | |
JP2015120836A (ja) | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置 | |
JP6074357B2 (ja) | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置 | |
JP5714090B1 (ja) | 半導体装置用フィルムロール、半導体装置の製造方法、及び、半導体装置 | |
JP6193926B2 (ja) | 接着フィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法 | |
JP6312422B2 (ja) | ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置 | |
JP5714091B1 (ja) | 半導体装置用フィルムロール、半導体装置の製造方法、及び、半導体装置 | |
JP5715681B1 (ja) | 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法 | |
JP2015122427A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |