JP2010072397A - アクティブマトリックス型表示装置 - Google Patents

Abstract

【課題】配線間のショートが発生した場合に、有機ＥＬ素子の駆動に不可欠で幅が細い配線を切断することなく、ショート部分を簡単かつ迅速に修復できるようにする。
【解決手段】有機ＥＬ素子２０のカソード電極（上部電極）の電気抵抗を調整するための下層補助配線５５（抵抗調整配線）と、下層補助配線５５と同一層に設けられるとともに下層補助配線５５と平行する方向に配線された電源線５３と、下層補助配線５５と同一層に設けられるとともに下層補助配線５５と電源線５３との間に配線された走査線５２（第１配線）と、下層補助配線５５と同一層に設けられるとともに下層補助配線５５、電源線５３、及び走査線５２と交差する方向に配線された信号線５１（第２配線）とを有する。
【選択図】図１

Description

本発明は、マトリックス状に配列された複数の発光素子を備え、駆動手段によって各発光素子を発光させるアクティブマトリックス型表示装置に係るものである。そして、詳しくは、アクティブマトリックス型表示装置の歩留りの向上を図ることができるようにした技術に関するものである。

従来より、アクティブマトリックス型表示装置において、発光素子として有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」という）を使用した有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、有機ＥＬ素子をマトリックス状に配列するとともに、有機ＥＬ素子を駆動する駆動手段を設けたものである。そして、有機ＥＬ素子は、アノード電極とカソード電極との間に、有機物の正孔輸送層や有機物の発光層を積層した有機物層を配置した電流発光素子である。このような有機ＥＬディスプレイは、有機ＥＬ素子の有機物層に電子と正孔とを注入することによって発光する。そのため、有機ＥＬ素子に流れる電流値を駆動手段によってコントロールすることにより、発色の階調を得ることができる。

図７は、有機ＥＬディスプレイ１１０の配線構造の参考例を示す平面図である。
図７に示すように、有機ＥＬディスプレイ１１０は、有機ＥＬ素子１２０がｍ行×ｎ列（図７では、図面の簡略化のため、２行×３列）のマトリックス状に配列されたものである。なお、有機ＥＬ素子１２０は、光の三原色中の青を発光するＢ画素と、赤を発光するＲ画素と、緑を発光するＧ画素とが一組として配列されている。

また、有機ＥＬディスプレイ１１０には、各有機ＥＬ素子１２０を駆動するための信号線１５１が有機ＥＬ素子１２０の各列ごとに配線されている。さらにまた、各有機ＥＬ素子１２０を駆動するための走査線１５２及び電源線１５３が有機ＥＬ素子１２０の各行ごとに配線されている。さらに、各有機ＥＬ素子１２０の周囲を囲うようにして、補助配線１５４が配線されている。

ここで、補助配線１５４は、有機ＥＬ素子１２０の上部電極であるカソード電極の電気抵抗を調整するためのものである。具体的には、カソード電極は、有機ＥＬ素子１２０が発する光をカソード電極を通して外部に取り出せるようにするため、透明電極となっている。そして、透明電極となるような光透過率の高い導電性材料は、抵抗値が高い。そのため、上部のカソード電極から光を取り出すトップエミッション方式の有機ＥＬディスプレイ１１０では、カソード電極の低抵抗化を図るべく、補助配線１５４を配線している。なお、カソード電極と補助配線１５４とは、カソード接続部１５６を介して接続されている。

図８は、図７に示す有機ＥＬディスプレイ１１０の信号線１５１、走査線１５２、及び電源線１５３を示す平面図である。
図８に示すように、信号線１５１、走査線１５２、及び電源線１５３は、同一層に設けられている。そして、走査線１５２と電源線１５３とは、平行する方向に配線されている。また、信号線１５１は、走査線１５２及び電源線１５３と直交する方向に配線されている。

ここで、信号線１５１は、走査線１５２及び電源線１５３と接触しないように、走査線１５２及び電源線１５３と交差する位置の前後で分断されている。そして、分断された信号線１５１同士は、絶縁膜（図示せず）を介して走査線１５２及び電源線１５３の下層に設けられた信号接続線１５８によって接続されている。これにより、信号線１５１及び信号接続線１５８は、走査線１５２及び電源線１５３との間でショートが発生しないようになっている。

しかし、有機ＥＬディスプレイ１１０（図７参照）の製造工程で異物が混入等すると、その異物によってショートが発生することがある。そのため、有機ＥＬディスプレイ１１０の歩留りが低下してしまう。例えば、エッチングミス等があれば、信号線１５１、走査線１５２、及び電源線１５３の相互間でショートが発生する。また、ダスト等の付着が原因でショートが発生することもある。そして、ショートが起こった場合には、点欠陥や、有機ＥＬ素子１２０（図７参照）の横一列又は縦一列のすべてが線欠陥となり、歩留りが悪くなる。

そこで、ショートが発生した場合に、その修復作業を行うことができるようにしたマトリックス型配線基板が知られている。具体的には、ゲートライン上に交差するドレインラインを覆う層間絶縁膜に対し、両ラインの交点を挟むように予め一対の開口部を形成し、この開口部において、ドレインラインを露出させておく。そして、層間絶縁膜の欠陥により、両ラインの交点でショートが発生し、それを検査工程において検知した場合は、そのショート部分を挟む一対の開口部のそれぞれ内側（ショート側）の層間絶縁膜を破壊し、その下のドレインラインを切断する。その後、一対の開口部を介して、ショート部分を迂回するようにバイパスラインを形成し、切断したドレインラインを再び接続するようにした技術である（例えば、特許文献１参照）。
特開２０００−２４１８３３号公報

しかし、上記した特許文献１の技術は、ショートが発生する可能性のある交点の両側に予め一対の開口部を形成しておくだけであり、ショートが発生した後に、バイパスラインを形成するようにしている。そのため、新たにバイパスラインの形成工程が必要となり、ショートが発生した場合の修復作業には、手間と時間がかかるものであった。

そこで、本願出願人は、未開示の先願技術である特願２００８−７２６８２により、上層の配線と下層の配線とが交差する位置で、一方の配線を枝分かれさせる技術を既に提案している。この技術は、例えば、図８に示すように、上層の電源線１５３と下層の信号接続線１５８とが交差する位置で、電源線１５３にスリット１５３ａを形成して電源線１５３を２つに枝分かれさせる。そして、走査線１５２と電源線１５３とがショート（ショート箇所２）した場合や、信号線１５１と電源線１５３とがショート（ショート箇所３）した場合には、スリット１５３ａの両端部で電源線１５３のショート側を切断する。これにより、ショート部分を簡単かつ迅速に修復できる。

しかし、信号線１５１と走査線１５２とがショート（ショート箇所１）した場合には、そのショート部分を修復できない。具体的には、電源線１５３は、元々の幅が広い配線となっているので、スリット１５３ａを形成して枝分かれさせることができる。しかし、走査線１５２は、幅が狭い配線であるため、枝分かれさせることは困難である。また、走査線１５２を切断すると、有機ＥＬ素子１２０（図７参照）に線欠陥が発生してしまう。

したがって、本発明が解決しようとする課題は、配線間のショートが発生した場合に、有機ＥＬ素子の駆動に不可欠で幅が狭い配線を切断することなく、ショート部分を簡単かつ迅速に修復できるようにすることである。

本発明は、以下の解決手段によって、上述の課題を解決する。
本発明の請求項１に記載の発明は、マトリックス状に配列され、上部電極と下部電極との間に発光層を有する複数の発光素子と、各前記発光素子を駆動するための駆動手段と、前記上部電極と接続され、前記上部電極の電気抵抗を調整するための抵抗調整配線と、前記駆動手段と接続され、前記抵抗調整配線と同一層に設けられるとともに前記抵抗調整配線と平行する方向に配線された電源線と、前記駆動手段と接続され、前記抵抗調整配線と同一層に設けられるとともに前記抵抗調整配線と前記電源線との間に配線された第１配線と、前記駆動手段と接続され、前記抵抗調整配線と同一層に設けられるとともに前記抵抗調整配線、前記電源線、及び前記第１配線と交差する位置の前後で分断された第２配線と、絶縁膜を介して前記抵抗調整配線、前記電源線、及び前記第１配線の下層に設けられるとともに分断された前記第２配線同士を接続する接続配線とを有するアクティブマトリックス型表示装置である。なお、第１配線は、例えば、上記した走査線であり、第２配線は、例えば、上記した信号線である。

（作用）
上記の請求項１に記載の発明は、上部電極の電気抵抗を調整するための抵抗調整配線と、発光素子の駆動手段と接続され、抵抗調整配線と同一層に設けられた電源線と、駆動手段と接続され、抵抗調整配線と同一層に設けられた第１配線と、駆動手段と接続され、抵抗調整配線と同一層に設けられるとともに抵抗調整配線、電源線、及び第１配線と交差する方向の第２配線とを有している。そして、第１配線は、抵抗調整配線と電源線との間に配線されている。そのため、同一層に設けられていても、駆動手段と接続された第１配線と第２配線とがショートすることはない。

また、第１配線又は第２配線と抵抗調整配線とがショートすることはあるが、抵抗調整配線は、上部電極の電気抵抗を調整するためのものである。そのため、抵抗調整配線を部分的に切断したとしても、特に支障は生じない。したがって、このようなショートの場合には、抵抗調整配線を切断することができる。

上記の発明によれば、発光素子の駆動手段と接続された第１配線と第２配線とがショートすることはない。また、第１配線又は第２配線と抵抗調整配線とがショートすることはあるが、この場合には、抵抗調整配線を切断することができる。そのため、発光素子の駆動に不可欠な第１配線や第２配線を切断することなく、ショート部分を簡単かつ迅速に修復できる。その結果、アクティブマトリックス型表示装置における歩留りの向上を図ることができる。

以下、図面等を参照して、本発明の実施形態について説明する。
図１は、本発明のアクティブマトリックス型表示装置の一例である有機ＥＬディスプレイ１０の配線構造を示す平面図である。
図１に示すように、有機ＥＬディスプレイ１０は、有機ＥＬ素子２０（本発明における発光素子に相当するもの）がＭ行×Ｎ列（図１では、図面の簡略化のため、２行×３列）のマトリックス状に配列されたものである。なお、有機ＥＬ素子２０は、光の三原色中の青を発光するＢ画素２０ａと、赤を発光するＲ画素２０ｂと、緑を発光するＧ画素２０ｃとが一組として配列されている。

また、有機ＥＬディスプレイ１０は、各有機ＥＬ素子２０（各Ｂ画素２０ａ、各Ｒ画素２０ｂ、各Ｇ画素２０ｃ）に共通する上部電極（図示せず）の電気抵抗を調整するための下層補助配線５５（本発明における抵抗調整配線に相当するもの）を有している。さらにまた、各有機ＥＬ素子２０を駆動するための信号線５１（本発明における第２配線に相当するもの）、走査線５２（本発明における第１配線に相当するもの）、及び電源線５３を有している。さらに、有機ＥＬ素子２０の周囲を囲うようにして、上層補助配線５４（本発明における上部電極接続配線に相当するもの）が配線されている。

ここで、走査線５２及び電源線５３は、下層補助配線５５と同一層に設けられるとともに、下層補助配線５５と平行する方向であって、有機ＥＬ素子２０の各行ごとに配線されている。そして、走査線５２は、下層補助配線５５と電源線５３との間に挟まれて位置している。また、電源線５３は、下層補助配線５５及び走査線５２よりも幅が広い配線となっている。

一方、信号線５１は、下層補助配線５５と同一層に設けられているが、下層補助配線５５、走査線５２、及び電源線５３と交差する方向であって、有機ＥＬ素子２０の各列ごとに配線されている。また、上層補助配線５４は、有機ＥＬ素子２０の下部電極（図示せず）と同一層（下層補助配線５５よりも上層）に設けられている。そして、有機ＥＬ素子２０の上部電極（図示せず）とカソード接続部５６で接続され、下層補助配線５５と上下接続部５７で接続されている。

図２は、図１に示す有機ＥＬディスプレイ１０の等価回路図である。
図２に示すように、有機ＥＬディスプレイ１０は、アノード電極２１（本発明における下部電極に相当するもの）と、カソード電極２２（本発明における上部電極に相当するもの）とによって構成される有機ＥＬ素子２０を備えている。なお、有機ＥＬ素子２０は、アノード電極２１とカソード電極２２との間に有機物の発光層を有している。

ここで、有機ＥＬディスプレイ１０は、本発明の駆動手段であるＴＦＴ回路素子３０（３０ａ，３０ｂ）やキャパシタ４０を有機ＥＬ素子２０ごとにそれぞれ設けたアクティブマトリックス型表示装置である。具体的には、有機ＥＬディスプレイ１０は、カソード電極２２がＧＮＤ（グラウンド）及び補助配線５４に接続された有機ＥＬ素子２０と、ソース電極３２ａが有機ＥＬ素子２０のアノード電極２１に接続され、ドレイン電極３３ａが正電位の電源線５３に接続されたＴＦＴ回路素子３０ａと、ソース電極３２ｂがＴＦＴ回路素子３０ａのゲート電極３１ａに、ゲート電極３１ｂが走査線５２に、ドレイン電極３３ｂが信号線５１にそれぞれ接続されたＴＦＴ回路素子３０ｂと、ＴＦＴ回路素子３０ａのソース電極３２ａとＴＦＴ回路素子３０ｂのソース電極３２ｂとの間に接続されたキャパシタ４０とを備えている。

なお、図２において、上下層間（カソード接続部５６を介したカソード電極２２と上層補助配線５４との間、上下接続部５７を介した上層補助配線５４と下層補助配線５５との間、ゲート電極３１ｂと走査線５２との間）の配線は、点線で示している。また、信号線５１は、走査線５２、電源線５３、上層補助配線５４、及び下層補助配線５５と交差するが、交差する位置の前後で分断されている。そして、分断された信号線５１同士を下層の信号接続線５８で接続することにより、同一層の走査線５２、電源線５３、及び下層補助配線５５と信号線５１とがショートしないようにしている。

このような有機ＥＬディスプレイ１０は、ＴＦＴ回路素子３０ａが駆動トランジスタとなり、ＴＦＴ回路素子３０ｂがスイッチングトランジスタとなっている。そして、走査線５２に書込み信号を印加し、ＴＦＴ回路素子３０ｂのゲート電極３１ｂの電位を制御すると、信号線５１の信号電圧がＴＦＴ回路素子３０ａのゲート電極３１ａに印加される。この際、ゲート電極３１ａの電位は、次に走査線５２に書込み信号が印加されるまでの間、キャパシタ４０によって安定的に保持される。これにより、ＴＦＴ回路素子３０ａのゲート電極３１ａとソース電極３２ａとの間の電圧に応じた電流が有機ＥＬ素子２０に流れ、有機ＥＬ素子２０は、この電流値に応じた輝度で発光し続けることとなる。

このように、有機ＥＬディスプレイ１０は、有機ＥＬ素子２０に流れる電流値をコントロールして発光させている。また、電源線５３をパルス駆動（２回パルス）することにより、有機ＥＬ素子２０を駆動している。そして、１回目のパルスでＴＦＴ回路素子３０ａ（駆動トランジスタ）の特性バラツキである閾値電圧の補正を行い、２回目のパルスで書込み信号の印加と移動度の補正とを同時に行なっている。そのため、有機ＥＬ素子２０の経時劣化やＴＦＴ回路素子３０ａの特性のバラツキが抑制されたものとなっている。

図３は、図１に示す有機ＥＬディスプレイ１０の断面図（ａ−ａ’断面、ｂ−ｂ’断面）である。
また、図４は、図１に示す有機ＥＬディスプレイ１０の下層補助配線５５、走査線５２、及び電源線５３と信号線５１との交差部を示す平面図及び断面図である。
図１に示す有機ＥＬディスプレイ１０は、図３及び図４（ｂ）に示すように、遮光メタル１１を備えるガラス基板１２の上に絶縁膜１３を積層したものである。そして、絶縁膜１３の上に下層補助配線５５、走査線５２、及び電源線５３と信号線５１とが配線されている。また、絶縁膜１３の上には、ＴＦＴ回路素子３０も形成されている。そのため、下層補助配線５５、走査線５２、電源線５３、信号線５１、及びＴＦＴ回路素子３０は、同一層に設けられている。

ここで、図４に示すように、信号線５１は、下層補助配線５５、走査線５２、及び電源線５３と交差する部分の前後で分断されている。そして、この交差部では、ガラス基板１２上に信号接続線５８が配線されている。また、上層の信号線５１と下層の信号接続線５８とが信号接続部５９で接続されている。そのため、下層補助配線５５、走査線５２、及び電源線５３と信号線５１とが接触することはなく、下層補助配線５５、走査線５２、及び電源線５３と信号接続線５８とは、絶縁膜１３によって絶縁される。なお、電源線５３は、下層補助配線５５及び走査線５２よりも幅広く配線されるとともに信号接続線５８の上層で配線方向にスリット５３ａ（図４（ａ）参照）を有している。

また、絶縁膜１３の上には、平坦化膜１４が積層されている。この平坦化膜１４は、信号線５１、下層補助配線５５、走査線５２、電源線５３、及びＴＦＴ回路素子３０を相互に絶縁するだけでなく、これらの上面を凹凸のない平坦面とするものである。そして、平坦化膜１４の上に、有機ＥＬ素子２０（アノード電極２１）が配列されるとともに、上層補助配線５４が配線されている。

有機ＥＬ素子２０は、アノード電極２１とカソード電極２２との間に有機物層２３（本発明における発光層に相当するもの）を配置したものである。そして、アノード電極２１がＴＦＴ回路素子３０と接続されている。また、アノード電極２１の周囲は、開口規定膜１５によって覆われており、有機物層２３の部分だけが開口している。なお、有機物層２３は、注入された電子と正孔との再結合によって発光する有機物からなるものである。

したがって、有機物層２３が発する光は、開口規定膜１５の開口から取り出される。具体的には、アノード電極２１に反射率が高い金属等が用いられる一方で、カソード電極２２は、光透過率の高い導電性材料からなる透明電極となっている。そのため、有機物層２３が発する光は、ガラス基板１２と反対側のカソード電極２２側から取り出されることとなる。そして、このようなトップエミッション方式とすることにより、有機ＥＬ素子２０の開口率を効率的に確保している。

ここで、カソード電極２２を構成する光透過率の高い導電性材料は、抵抗値が高いものである。そのため、カソード電極２２の電気抵抗を調整し、カソード電極２２の低抵抗化を図るため、下層補助配線５５が設けられている。また、カソード電極２２と下層補助配線５５とを接続するため、アノード電極２１と同一層に上層補助配線５４が設けられ、アノード電極２１の周囲に配線されている。そして、カソード接続部５６（図３参照）を介してカソード電極２２と上層補助配線５４とが接続され、上下接続部５７（図３（ｂ）参照）を介して上層補助配線５４と下層補助配線５５とが接続されている。なお、上層補助配線５４及び下層補助配線５５は、カソード電極２２と同電位で、ＧＮＤ（図２参照）に接地されている。

図３及び図４に示すような断面（図３のａ−ａ’断面、ｂ−ｂ’断面、及び図４のｃ−ｃ’断面）の有機ＥＬディスプレイ１０（図１参照）を製造するには、最初に、遮光メタル１１を備えるガラス基板１２上に信号接続線５８を形成する。すなわち、Ｍｏ（モリブデン）等の高抵抗の導電性材料によってガラス基板１２上に金属層をパターニングし、信号接続線５８とする。そして、ガラス基板１２及び信号接続線５８の上を覆うようにして絶縁膜１３を形成する。なお、この絶縁膜１３は、例えば、Ｓｉ_３Ｎ_４（窒化ケイ素）又はＳｉＯ_２ （二酸化ケイ素）をＣＶＤ法（化学蒸着法）によって成膜して形成する。

次に、絶縁膜１３をパターニングして、信号接続線５８の両端部の上面を露出させる。そして、信号接続線５８の露出した上面に信号線接続部５９を形成する。その後、絶縁膜１３の上に、配線パターンとして金属層を形成し、下層補助配線５５、走査線５２、電源線５３、及び信号線５１とする。なお、絶縁膜１３上には、ＴＦＴ回路素子３０も形成する。また、電源線５３は、信号接続線５８の上層で配線方向にスリット５３ａが形成されるようにする。さらにまた、信号線５１は、下層補助配線５５、走査線５２、及び電源線５３と交差する部分の前後で分断されるようにし（図４（ｂ）参照）、分断された端部が信号線接続部５９と接続されるようにする。

このようにして下層補助配線５５、走査線５２、電源線５３、信号線５１、及びＴＦＴ回路素子３０を形成すると、絶縁膜１３の表面が凹凸になる。そこで、絶縁膜１３の上に、無機系薄膜（ＳＯＧ：Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）で平坦化膜１４を形成する。これにより、絶縁膜１３だけでなく、下層補助配線５５、走査線５２、電源線５３、信号線５１、及びＴＦＴ回路素子３０の上に平坦化膜１４が積層され、平坦化膜１４の表面では、凹凸のない平坦面となる。

続いて、平坦化膜１４の上に、Ａｌ（アルミニウム）等の低抵抗の金属材料によって上層補助配線５４をパターニングする。具体的には、各有機ＥＬ素子２０（図１参照）の周囲を囲うようにして金属層をプリントした後、エッチングすることにより、図１に示すような縦横にレイアウトされた上層補助配線５４とする。なお、この際、平坦化膜１４をパターニングして、下層補助配線５５の上面を部分的に露出させておく。そのため、上層補助配線５４の形成と同時に、下層補助配線５５の露出した上面に上下接続部５７が形成される。

また、平坦化膜１４及び上層補助配線５４の上には、開口規定膜１５を積層する。さらにまた、開口規定膜１５の上には、光透過率の高い導電性材料によってカソード電極２２及びカソード接続部５６を形成する。そして、カソード接続部５６を介してカソード電極２２と上層補助配線５４とを接続する。したがって、カソード電極２２は、カソード接続部５６、上層補助配線５４、及び上下接続部５７により、下層補助配線５５と接続されることとなる。

図５は、図１に示す有機ＥＬディスプレイ１０の下層補助配線５５、走査線５２、電源線５３、及び信号線５１を示す平面図である。
図５に示すように、カソード電極２２（図４参照）の低抵抗化を図るための下層補助配線５５は、有機ＥＬ素子２０（図４参照）を駆動するための走査線５２、電源線５３、及び信号線５１と同一層に設けられている。

ここで、下層補助配線５５、走査線５２、及び電源線５３は、互いに平行する方向に配線されている。そして、走査線５２は、下層補助配線５５と電源線５３との間に配線されている。また、電源線５３は、下層補助配線５５及び走査線５２よりも幅広く配線されている。

一方、信号線５１は、下層補助配線５５、走査線５２、及び電源線５３と直交する方向に配線されている。そして、下層補助配線５５、走査線５２、及び電源線５３と交差する位置の前後で分断されるとともに分断された信号線５１同士が信号接続線５８で接続されている。なお、電源線５３は、信号接続線５８の上層で配線方向にスリット５３ａを有している。

このように、信号線５１は、下層補助配線５５、走査線５２、及び電源線５３と同一層に設けられているので、これらと交差する位置の前後で分断されている。しかし、交差部分では、製造工程でのエッチングミスやダスト等の付着が原因でショートが発生しやすい状況にある。特に、有機ＥＬディスプレイ１０（図１参照）が大型化すると、交差部分が増え、ショートの発生頻度が増加して歩留まりが低下する。そのため、有機ＥＬディスプレイ１０の生産工程において、ショートを検出するための光学式検査を行う検査工程を設け、検出されたショート部分を表面からのレーザ照射によって修正するレーザリペア工程を設けている。

例えば、走査線５２と電源線５３のスリット５３ａの上の部分とがショート（ショート箇所３）していた場合には、ショート部分の両側で電源線５３（スリット５３ａの上の部分）を切断すれば良い。これにより、スリット５３ａの上の部分では、電源線５３が機能しなくなるが、ショート部分を回避したスリット５３ａの下の部分がバイパスラインとなるので、ショートが修復されたこととなる。

また、電源線５３のスリット５３ａの下の部分と信号線５１の端部とがショート（ショート箇所４）していた場合でも、ショート部分の両側で電源線５３（スリット５３ａの下の部分）を切断すれば良い。これにより、スリット５３ａの下の部分では、電源線５３が機能しなくなるが、ショート部分を回避したスリット５３ａの上の部分がバイパスラインとなるので、ショートが修復されたこととなる。

さらにまた、下層補助配線５５と走査線５２とがショート（ショート箇所１）している場合や、信号線５１の端部と下層補助配線５５とがショート（ショート箇所２）している場合もある。これらの場合、下層補助配線５５、走査線５２、及び信号線５１には、幅が広い電源線５３のようにスリット５３ａを形成できないので、電源線５３と同様のレーザリペア工程を適用することは困難である。しかも、有機ＥＬ素子２０（図４参照）を駆動するための走査線５２又は信号線５１を切断すると、有機ＥＬ素子２０に線欠陥が発生してしまう。しかし、本実施形態の有機ＥＬディスプレイ１０（図１参照）は、下層補助配線５５を切断することにより、このようなショート（ショート箇所１及びショート箇所２）を修復できる。

図６は、図５に示す下層補助配線５５、走査線５２、電源線５３、及び信号線５１におけるショート箇所１及びショート箇所２の修復状況を示す平面図である。
図６（ａ）に示すように、ショート箇所１では、同一層で平行する方向に配線された下層補助配線５５と走査線５２とがショートしている。このようなショート箇所１を修復するには、ショート部分の両側で下層補助配線５５を切断すれば良い。これにより、有機ＥＬ素子２０（図４参照）を駆動するための走査線５２を切断することなく、ショートを修復できる。

一方、下層補助配線５５は、ショート部分の両側で分断されることになるが、図１に示すように、複数の上下接続部５７及びカソード接続部５６を介して上層補助配線５４と接続されている。そして、上層補助配線５４は、各有機ＥＬ素子２０の周囲を囲うように縦横に配線されている。そのため、下層補助配線５５を切断しても、配線抵抗に大きな変化は生じない。したがって、カソード電極２２（図４参照）の電気抵抗を調整し、カソード電極２２の低抵抗化を図る下層補助配線５５の機能が損なわれることはない。

また、図６（ｂ）に示すように、ショート箇所２では、同一層で直交する方向に配線された信号線５１の端部と下層補助配線５５とがショートしている。このようなショート箇所２を修復するにも、ショート部分の両側で下層補助配線５５を切断すれば良い。これにより、有機ＥＬ素子２０（図４参照）を駆動するための信号線５１を切断することなく、ショートを修復できる。そして、下層補助配線５５を切断しても、上記の通り、下層補助配線５５の機能が損なわれることはない。

このように、本実施形態の有機ＥＬディスプレイ１０は、カソード電極２２の低抵抗化を図るための下層補助配線５５を走査線５２、電源線５３、及び信号線５１と同一層に形成している。そして、信号線５１との配線交差部に近い側に下層補助配線５５を配線し、下層補助配線５５と電源線５３との間に走査線５２を挟み込んでいる。そのため、走査線５２や信号線５１と下層補助配線５５とがショートすることはあるが、そのショートは、下層補助配線５５を切断することによって修復できる。したがって、本実施形態の有機ＥＬディスプレイ１０は、配線幅が狭く、有機ＥＬ素子２０を駆動するための走査線５２や信号線５１を切断しなくても、ショート部分を簡単かつ迅速に修復できる。その結果、アクティブマトリックス型表示装置における歩留りの向上を図ることができる。

以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されることなく、例えば、以下のような種々の変形が可能である。
（１）本実施形態では、有機ＥＬ素子２０が発した光をガラス基板１２と反対側から取り出すようにしたトップエミッション方式の有機ＥＬディスプレイ１０としている。しかし、有機ＥＬ素子２０が発した光をガラス基板１２と同じ側から取り出すようにしたボトムゲート方式にも適用できる。

（２）本実施形態では、発光素子に有機ＥＬ素子２０（有機エレクトロルミネッセンス素子）を用いている。しかし、無機エレクトロルミネッセンス素子や発光ダイオード等、上部電極と下部電極との間に発光層を形成することができる発光素子であればよく、有機エレクトロルミネッセンス素子に限られない。

本発明のアクティブマトリックス型表示装置の一例である有機ＥＬディスプレイの配線構造を示す平面図である。 図１に示す有機ＥＬディスプレイの等価回路図である。 図１に示す有機ＥＬディスプレイの断面図（ａ−ａ’断面、ｂ−ｂ’断面）である。 図１に示す有機ＥＬディスプレイの下層補助配線、走査線、及び電源線と信号線との交差部を示す平面図及び断面図である。 図１に示す有機ＥＬディスプレイの下層補助配線、走査線、電源線、及び信号線を示す平面図である。 図５に示す下層補助配線、走査線、電源線、及び信号線におけるショート箇所１及びショート箇所２の修復状況を示す平面図である。 有機ＥＬディスプレイの配線構造の参考例を示す平面図である。 図７に示す有機ＥＬディスプレイの信号線、走査線、及び電源線を示す平面図である。

符号の説明

１０ 有機ＥＬディスプレイ（アクティブマトリックス型表示装置）
２０ 有機ＥＬ素子（発光素子）
２１ アノード電極（下部電極）
２２ カソード電極（上部電極）
２３ 有機物層（発光層）
３０，３０ａ，３０ｂ ＴＦＴ回路素子（駆動手段）
５１ 信号線（第２配線）
５２ 走査線（第１配線）
５３ 電源線
５３ａ スリット
５４ 上層補助配線（上部電極接続配線）
５５ 下層補助配線（抵抗調整配線）
５８ 信号接続線（接続配線）

Claims (5)

1. マトリックス状に配列され、上部電極と下部電極との間に発光層を有する複数の発光素子と、
   各前記発光素子を駆動するための駆動手段と、
   前記上部電極と接続され、前記上部電極の電気抵抗を調整するための抵抗調整配線と、
   前記駆動手段と接続され、前記抵抗調整配線と同一層に設けられるとともに前記抵抗調整配線と平行する方向に配線された電源線と、
   前記駆動手段と接続され、前記抵抗調整配線と同一層に設けられるとともに前記抵抗調整配線と前記電源線との間に配線された第１配線と、
   前記駆動手段と接続され、前記抵抗調整配線と同一層に設けられるとともに前記抵抗調整配線、前記電源線、及び前記第１配線と交差する位置の前後で分断された第２配線と、
   絶縁膜を介して前記抵抗調整配線、前記電源線、及び前記第１配線の下層に設けられるとともに分断された前記第２配線同士を接続する接続配線と
   を有するアクティブマトリックス型表示装置。
2. 請求項１に記載のアクティブマトリックス型表示装置において、
   前記上部電極及び前記抵抗調整配線と接続され、前記下部電極と同一層に設けられるとともに各前記発光素子の周囲を囲うように配線された上部電極接続配線を有する
   アクティブマトリックス型表示装置。
3. 請求項１に記載のアクティブマトリックス型表示装置において、
   前記電源線は、前記抵抗調整配線及び前記第１配線よりも幅広く配線されるとともに前記接続線の上層で配線方向にスリットを有する
   アクティブマトリックス型表示装置。
4. 請求項１に記載のアクティブマトリックス型表示装置において、
   前記第１配線は、マトリックス状に配列された各前記発光素子の各行ごとに配線された走査線であり、
   前記第２配線は、マトリックス状に配列された各前記発光素子の各列ごとに配線された信号線である
   アクティブマトリックス型表示装置。
5. 請求項１に記載のアクティブマトリックス型表示装置において、
   前記発光素子は、有機物層を配置した有機エレクトロルミネッセンス素子である
   アクティブマトリックス型表示装置。

Images