KR20140112055A - 반도체장치 및 반도체장치의 제조방법 - Google Patents

반도체장치 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR20140112055A
KR20140112055A KR1020147021760A KR20147021760A KR20140112055A KR 20140112055 A KR20140112055 A KR 20140112055A KR 1020147021760 A KR1020147021760 A KR 1020147021760A KR 20147021760 A KR20147021760 A KR 20147021760A KR 20140112055 A KR20140112055 A KR 20140112055A
Authority
KR
South Korea
Prior art keywords
heat spreader
sheet member
edge portion
semiconductor device
edge
Prior art date
Application number
KR1020147021760A
Other languages
English (en)
Other versions
KR101591643B1 (ko
Inventor
켄 사카모토
타케토시 시카노
타이시 사사키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20140112055A publication Critical patent/KR20140112055A/ko
Application granted granted Critical
Publication of KR101591643B1 publication Critical patent/KR101591643B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

히트 스프레더를 내장하는 반도체장치에 있어서, 절연 파괴를 억제하도록 개선된 구성을 구비한 반도체장치를 제공한다. 반도체장치는, 바닥면을 갖는 전기전도성의 히트 스프레더와, 시트부재와, 반도체 소자인 IGBT 및 다이오드와, 몰드 수지를 구비하고 있다. 시트부재는, 표면 및 이면을 구비하고, 표면과 이면을 전기적으로 절연하고, 표면이 히트 스프레더의 바닥면에 접하고 또한 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한다. IGBT 및 다이오드는, 히트 스프레더에 고정되고, 히트 스프레더와 전기적으로 접속된다. 몰드 수지는, 시트부재의 표면, 히트 스프레더, 및 반도체 소자를 봉지하고, 또한 시트부재의 이면의 적어도 일부를 노출시킨다. 히트 스프레더는, 바닥면의 코너에, 평면에서 볼 때 모따기 형상 또는 곡면 형상이고 또한 단면에서 볼 때 사각 형상인 코너부를 구비한다.

Description

반도체장치 및 반도체장치의 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치에 관한 것으로서, 특히 히트 스프레더를 구비한 반도체장치 및 그 제조방법에 관한 것이다.
종래, 예를 들면, 하기의 특허문헌 1에 개시되어 있는 것과 같이, 절연 시트 위에 방열용의 금속 블록(히트 스프레더)을 탑재하고, 이 금속 블록에 반도체 소자를 설치한 전력용 반도체장치가 알려져 있다. 이 종류의 전력용 반도체장치는, IGBT 등의 소위 파워 반도체 소자를 내장하고 있다.
특허문헌 1에 기재된 반도체장치는, 금속 블록의 가장자리로부터 일정한 치수만큼 돌출하도록, 절연 시트를 금속 블록보다도 약간 크게 하고 있다. 게다가, 이 절연 시트를, 금속 블록측으로 절곡하고 있다. 더구나, 절곡된 절연 시트의 이면 부분을 덮도록, 봉지 수지를 설치하고 있다. 이와 같은 구성에 따르면, 절연 시트에 의한 절연성을 확보하도록, 연면거리(creeping distance)를 확보 할 수 있다. 더구나, 절연 시트를 절곡함으로써 반도체 패키지의 소형화를 달성할 수도 있다.
파워 반도체 소자를 내장하는 반도체장치는, 대전력을 사용한다. 이 때문에, 그것의 패키지 구조에는 높은 절연성이 요구된다. 이 점에 대해 상기 종래의 기술에서도 검토되어 있고, 파워 반도체 소자를 내장하는 반도체장치에서는 절연성 확보를 위한 기술개발이 진행되고 있다.
일본국 특개 2011-9410호 공보 일본국 특개 2010-267794호 공보 일본국 특개 2003-124406호 공보 일본국 특개평 6-302722호 공보
본 발명의 목적은, 히트 스프레더를 내장한 반도체장치에 있어서, 절연 파괴를 억제하도록 개선된 구성을 구비한 반도체장치 및 반도체장치의 제조방법을 제공하는 것이다.
제1 발명은, 반도체장치로서,
바닥면을 갖는 전기전도성의 히트 스프레더와,
표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
상기 히트 스프레더는, 상기 바닥면의 코너에, 평면에서 볼 때 모따기 형상 또는 곡면 형상이고 또한 단면에서 볼 때 사각 형상인 코너부를 구비한 것을 특징으로 한다.
제2 발명은, 반도체장치로서,
바닥면을 갖는 전기전도성의 히트 스프레더와,
표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
상기 가장자리부의 상기 표면에, 상기 봉지 수지체의 수지보다도, 절연성 및 상기 시트부재의 상기 표면에 대한 밀착성 중 적어도 한쪽이 높은 전기절연성 코팅 재료의 층이 설치된 것을 특징으로 한다.
제3 발명은, 반도체장치로서,
바닥면을 갖는 전기전도성의 히트 스프레더와,
표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
상기 시트부재의 상기 가장자리부는,
상기 바닥면과 나란하게 뻗는 평면부와,
상기 평면부의 외측에 상기 히트 스프레더의 코너의 근방 또는 상기 히트 스프레더의 변을 따라 설치되고, 상기 표면측으로 볼록하게 되는 굴곡부를 구비하고,
상기 봉지 수지체는, 상기 굴곡부에 있어서 상기 시트부재의 상기 이면을 덮는 것을 특징으로 한다.
제4 발명은, 반도체장치의 제조방법으로서,
바닥면을 갖는 전기전도성의 히트 스프레더와, 상기 히트 스프레더에 고정될 반도체 소자와, 표면 및 이면을 구비하고 상기 표면과 상기 이면을 전기적으로 절연하는 시트부재를 준비하는 공정과,
몰드 금형의 캐비티 내에 상기 시트부재, 상기 히트 스프레더 및 상기 히트 스프레더에 고정한 상기 반도체 소자를 넣고, 상기 몰드 금형의 상기 캐비티 바닥면에 상기 이면을 향하게 하여 해당 캐비티 바닥면에 상기 시트부재를 놓고, 상기 히트 스프레더의 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 생기게 하도록 상기 히트 스프레더를 상기 시트부재의 상기 표면에 놓고, 굴곡부 형성수단에 의해 상기 히트 스프레더 측으로 상기 가장자리부에 절곡을 실시하는 공정과,
상기 가장자리부에 절곡이 실시된 상태에서, 상기 시트부재의 상기 표면 및 상기 가장자리부에 있어서의 상기 이면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키도록, 수지밀봉을 행하는 공정을 구비한 것을 특징으로 한다.
제5 발명은, 반도체장치로서,
바닥면을 갖는 전기전도성의 히트 스프레더와,
표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자와를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
상기 가장자리부는, 상기 이면에, 상기 가장자리부의 선단에 걸쳐 상기 표면측으로 움푹 들어간 단차를 형성하도록 얇게 된 박후부(smaller-thickness portion)를 갖고,
상기 봉지 수지체가 상기 시트부재의 상기 단차를 덮는 것을 특징으로 한다.
제6 발명은, 반도체장치로서,
바닥면을 갖는 전기전도성의 히트 스프레더와,
표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
상기 가장자리부의 상기 표면에는, 적어도 1개의 볼록부 또는 오목부가 설치된 것을 특징으로 한다.
제7 발명은, 반도체장치로서,
바닥면을 갖는 전기전도성의 히트 스프레더와,
표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자와를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
상기 시트부재가, 상기 표면측에 위치하는 절연층과 상기 절연층보다도 상기 이면측에 위치하는 금속층을 적층한 것이고,
상기 가장자리부에는, 상기 표면과 상기 이면을 관통하는 적어도 1개의 관통공이 설치되고,
상기 금속층의 상기 이면측의 면에 있어서의 상기 관통공의 가장자리에는, 상기 이면측에 돌출하는 버(burr)가 설치되어 있고,
상기 봉지 수지체는, 상기 가장자리부의 상기 이면에 있어서의 상기 버가 설치된 부분을 덮는 것을 특징으로 한다.
제8 발명은, 반도체장치로서,
바닥면을 갖는 전기전도성의 히트 스프레더와,
표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하는 절연 시트와,
상기 절연 시트의 상기 이면에 접하고, 상기 절연 시트의 가장자리로부터 돌출된 가장자리부를 구비하고, 상기 가장자리부가 상기 히트 스프레더측을 향하는 윗면을 구비한 금속 시트와,
상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
상기 금속 시트의 상기 윗면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 금속 시트의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비한 것을 특징으로 한다.
본 발명에 따르면, 히트 스프레더를 내장하는 반도체장치에 있어서, 절연 파괴를 억제할 수 있다.
도 1은 본 발명의 실시형태 1에 관한 반도체장치의 단면도이다.
도 2는 본 발명의 실시형태 1에 관한 반도체장치의 평면도이다.
도 3은 본 발명의 실시형태 1에 관한 히트 스프레더의 코너부의 구성을 나타낸 부분 단면도이다.
도 4는 본 발명의 실시형태 1에 관한 반도체장치의 변형예를 도시한 도면이다.
도 5는 본 발명의 실시형태 2에 관한 반도체장치의 단면도이다.
도 6은 본 발명의 실시형태 2에 관한 반도체장치의 평면도이다.
도 7은 본 발명의 실시형태 2에 관한 반도체장치의 제조공정의 일부를 도시한 도면이다.
도 8은 본 발명의 실시형태 2에 관한 반도체장치의 변형예의 1개를 도시한 도면이다.
도 9는 본 발명의 실시형태 2에 관한 반도체장치의 변형예의 다른 1개를 도시한 도면이다.
도 10은 본 발명의 실시형태 2에 관한 반도체장치의 변형예의 또 다른 1개를 도시한 도면이다.
도 11은 본 발명의 실시형태 3에 관한 반도체장치의 단면도이다.
도 12는 본 발명의 실시형태 3에 관한 반도체장치의 평면도이다.
도 13은 본 발명의 실시형태 3에 관한 굴곡부 부근을 간략화해서 나타낸 부분 단면도이다.
도 14는 본 발명의 실시형태 3에 관한 반도체장치의 변형예를 나타낸 모식도이다.
도 15는 본 발명의 실시형태 3에 관한 반도체장치의 변형예를 나타낸 모식도이다.
도 16은 본 발명의 실시형태 3에 관한 반도체장치의 변형예를 나타낸 모식도이다.
도 17은 본 발명의 실시형태 3에 관한 반도체장치의 변형예를 나타낸 모식도이다.
도 18은 본 발명의 실시형태 3에 관한 반도체장치의 변형예를 나타낸 모식도이다.
도 19는 본 발명의 실시형태 3에 관한 반도체장치의 변형예를 나타낸 모식도이다.
도 20은 본 발명의 실시형태 4에 관한 반도체장치의 제조방법을 설명하기 위한 모식도이다.
도 21은 본 발명의 실시형태 4에 관한 반도체장치의 제조방법의 변형예를 설명하기 위한 모식도이다.
도 22는 본 발명의 실시형태 4에 관한 반도체장치의 제조방법의 변형예를 설명하기 위한 모식도이다.
도 23은 본 발명의 실시형태 4에 관한 반도체장치의 제조방법의 변형예를 설명하기 위한 모식도이다.
도 24는 본 발명의 실시형태 5에 관한 반도체장치의 가장자리부 근방을 부분적으로 나타낸 모식적인 단면도이다.
도 25는 본 발명의 실시형태 6에 관한 반도체장치의 단면도이다.
도 26은 본 발명의 실시형태 6에 관한 반도체장치의 평면도이다.
도 27은 본 발명의 실시형태 6에 관한 반도체장치의 변형예를 나타낸 모식적인 단면도이다.
도 28은 본 발명의 실시형태 6에 관한 반도체장치의 변형예를 나타낸 모식적인 단면도이다.
도 29는 본 발명의 실시형태 6에 관한 반도체장치의 변형예를 나타낸 모식적인 단면도이다.
도 30은 본 발명의 실시형태 6에 관한 반도체장치의 변형예를 나타낸 모식적인 단면도이다.
도 31은 본 발명의 실시형태 6에 관한 반도체장치의 변형예를 나타낸 모식적인 단면도이다.
도 32는 본 발명의 실시형태 7에 관한 반도체장치의 구성을 나타낸 모식적인 단면도이다.
도 33은 본 발명의 실시형태 8에 관한 반도체장치의 단면도이다.
도 34는 본 발명의 실시형태 8에 관한 반도체장치의 평면도이다.
도 35는 본 발명의 실시형태 8에 관한 반도체장치의 가장자리부 부근의 확대 단면도이다.
도 36은 본 발명의 실시형태 8에 관한 반도체장치의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
도 37은 본 발명의 실시형태 8에 관한 반도체장치의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
도 38은 본 발명의 실시형태 8에 관한 반도체장치의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
도 39는 본 발명의 실시형태 8에 관한 반도체장치의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
도 40은 본 발명의 실시형태 8에 관한 반도체장치의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
도 41은 본 발명의 실시형태 8에 관한 반도체장치의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
도 42는 본 발명의 실시형태 8에 관한 반도체장치의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
도 43은 본 발명의 실시형태 8에 관한 반도체장치의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
이하, 도면에 근거하여 본 발명의 실시형태에 대해 설명한다. 이때, 각 도면에 있어서 공통 또는 대응하는 요소에는, 동일한 부호를 붙이고 중복하는 설명을 생략한다. 또한, 이하의 실시형태에 의해 본 발명이 한정되는 것은 아니다.
실시형태 1.
[실시형태 1의 구성]
도 1은, 본 발명의 실시형태 1에 관한 반도체장치(10)의 단면도이다. 도 2는, 본 발명의 실시형태 1에 관한 반도체장치(10)의 평면도이다. 도 1은, 도 2에 있어서 A-A선에 따라 반도체장치(10)를 절단한 단면을 나타내고 있다. 도 2는, 도 1의 반도체장치(10)를 지면 위에서 아래쪽으로 내려다본 평면도로서, 편의상, 몰드 수지를 투시해서 반도체장치(10)의 내부 구조를 도시하고 있다.
반도체장치(10)는, 히트 스프레더(20)를 구비하고 있다. 히트 스프레더(20)는, 바닥면을 갖는 전기전도성의 금속 블록이다. 도 1 및 도 2에 나타낸 것과 같이, 히트 스프레더(20)는, 그것의 전체 형상이 대략 직방체이고, 대향하는 윗면(도 1의 지면 윗쪽을 향하는 면) 및 바닥면(도 1의 지면 아래쪽을 향하는 면)을 구비하고 있고, 이 윗면과 바닥면을 연결하는 측면도 구비하고 있다. 히트 스프레더(20)의 재료는, 구리(Cu)이고, 열전도성 및 전기전도성이 높다.
반도체장치(10)는, 시트부재(26)를 구비하고 있다. 시트부재(26)는, 절연층을 구성하는 절연 시트(22) 및 금속층을 구성하는 금속 시트(24)가 적층된 것이다. 절연 시트(22)는, 에폭시 수지성이며, 금속 시트(24)는, 동박이다. 절연 시트(22)는, 도전성 필러가 들어간 것이어도 된다.
시트부재(26)는 표면과 이면을 구비하고 있고, 이 표면은 히트 스프레더(20)의 바닥면에 접하고, 이 이면은 반도체장치(10)의 외부(몰드 수지(42)의 외부)에 노출되어 있다. 절연 시트(22)에 의해, 시트부재(26)의 표면과 이면이 전기적으로 절연되어 있다.
시트부재(26)는, 히트 스프레더(20)의 바닥면의 가장자리로부터 돌출된 가장자리부(27)를 구비한다. 이하, 시트부재에 있어서, 히트 스프레더 바닥면의 가장자리로부터 돌출된 부분을, 간단히 「가장자리부」라고도 칭한다. 도 2에 나타낸 것과 같이, 가장자리부(27)는, 히트 스프레더(20)의 4변의 가장자리로부터 사방으로 돌출되어 있고, 그것의 사이즈는 히트 스프레더(20)에 비해 약간 크다.
반도체장치(10)는, 반도체 소자로서, IGBT(절연 게이트 바이폴라 트랜지스터)(30)과, 프리휠 다이오드인 다이오드(32)를 구비하고 있다. IGBT(30)과 다이오드(32)는, 히트 스프레더(20)의 윗면에 땜납으로 고정되어 있다. IGBT(30)과 다이오드(32)는, 각각, 표면 전극과 이면 전극을 구비하고 있다. 그들 이면 전극이 땜납를 거쳐 히트 스프레더(20)와 접속됨으로써, 양자가 전기적으로 접속된다.
반도체장치(10)는, 주단자 36, 주단자 37, 및 신호 단자(38)를 구비하고 있다. 이들 단자는 모두 구리(Cu)로 형성된 전극판이다. 주단자 36은, 히트 스프레더(20)에 직접적으로 땜납으로 고정되어 있다. 주단자 37, 다이오드(32) 및 IGBT(30)이, 알루미늄(Al)으로 형성된 복수개(도에서는 5개)의 와이어(46)를 거쳐 서로 접속되어 있다. 신호 단자(38)는, 알루미늄(Al)으로 형성된 복수개(도면에서는 3개)의 와이어(44)를 거쳐, IGBT(30)의 게이트 전극에 접속하고 있다.
반도체장치(10)는, 몰드 수지(42)를 구비하고 있다. 몰드 수지(42)는, 시트부재(26)의 표면, 히트 스프레더(20), 및 IGBT(30) 및 다이오드(32)를 봉지하는 봉지 수지체이다. 몰드 수지의 외측에, 주단자 36, 주단자 37, 및 신호 단자(38)의 일부가 노출된다. 몰드 수지(42)는, 시트부재(26)의 이면 전체를 노출시키고 있다.
도 2에 나타낸 것과 같이, 히트 스프레더(20)는, 히트 스프레더(20)의 바닥면의 4개의 코너에 각각 코너부(21)를 갖고 있다. 코너부(21)는, 즉, 히트 스프레더(20)를 평면에서 볼 때에 4개의 코너의 부분이다. 도 2에 나타낸 것과 같이, 코너부(21)는, 히트 스프레더(20)를 평면에서 볼 때(혹은 반도체장치(10)를 평면에서 볼 때) 곡면의 형상이 되는 부분이다. 한편, 도 1에 나타낸 것과 같이, 코너부(21)는, 히트 스프레더(20)를 단면에서 볼 때(혹은 반도체장치(10)를 단면에서 볼 때) 사각 형상이다. 실시형태 1에 관한 코너부(21)는, 히트 스프레더(20)의 바닥면으로부터 윗면에 걸쳐, 균일한 곡면으로 되어 있다.
도 3은, 본 발명의 실시형태 1에 관한 히트 스프레더(20)의 코너부(21)의 구성을 나타낸 부분 단면도이다. 도 3a가 히트 스프레더(20)를 단면에서 볼 때 코너부(21)를 나타낸 도면이고, 도 3b가 히트 스프레더(20)를 평면에서 볼 때 코너부(21)를 도시한 도면이다. 도 3a는, 도 3b의 A1-A1선에 따른 단면도이다.
[실시형태 1의 작용]
반도체장치(10)와 같은 구성을 구비한 전력용 반도체장치에 있어서, 몰드 수지와 절연 시트 사이의 제한된 계면으로부터, 수분이 침입하는 것이 문제로 되고 있다. 이 수분은, 히트 스프레더와 동박 사이에 도전 패스를 형성하여, 절연 파괴를 초래한다. 수분에 의해, 히트 스프레더와 접촉하는 절연 시트의 절연 재료가 가수분해함으로써, 절연 재료의 절연 성능이 저하하여 버리기 때문이다.
여기에서, 본원 발명자는, 분석을 행한 결과, 이와 같은 절연 파괴의 발생 개소가, 히트 스프레더를 평면에서 볼 때 네 귀퉁이의 부분으로 절연 시트와의 접촉 부분(코너부 바로 아래)에 많다고 하는 것을 발견하였다.
도 3a에 화살표로 나타낸 경로는, 몰드 수지(42)와 시트부재(26)의 계면으로, 이하, 흡습 경로라고도 부른다. 흡습 경로 길이는, 연면 거리와 실질적으로 동일하다. 연면 거리란, 2개의 도전 부분 사이의, 절연물 계면을 따른 최단 거리를 말하는 것으로 되어 있다.
가령, 도 3b의 평면도에 있어서, 히트 스프레더(20)의 코너부가 곡면이 아니라, 종래와 같이 직각이었다고 가정한다. 그러면, 도 3b에 나타낸 2개의 흡습 경로를 따라 온 수분이, 그 직각의 코너부의 선단에 집중하여 버린다. 이에 대해, 본 실시형태와 같이 평면에서 볼 때 곡면 형상의 코너부(21)를 설치함으로써, 평면에서 볼 때 직각의 코너부의 경우와 비교해서 흡습 경로를 길게 할 수 있다(즉, 연면 거리를 확대할 수 있다).
코너부(21)의 곡면은, R 가공(R면의 모따기)을 실시함으로써 형성할 수 있다. 코너부(21)의 R 가공은, 금속 블록의 모서리의 부분에 실시되는 단순한 R 가공보다도 큰 R 가공을 실시함으로써 형성된다. 단순한 R 가공은, 코너부(21) 이외에도 히트 스프레더(20)의 모서리부에 대해서도 실시될 수 있다. 그러나, 코너부(21)의 R 가공은, 이것보다도 R 가공의 반경이 큰 것이다. 코너부(21)의 곡면의 R 가공의 반경은, 코너부(21) 이외의 히트 스프레더(20)의 모서리부의 R 가공의 반경보다도 크다.
본 실시형태에 따르면, 시트부재(26)와 몰드 수지(42)의 계면으로부터 흡습이 일어나도, 이 흡습에 의한 물이 반도체장치(10) 내부의 히트 스프레더(20) 네 귀퉁이 부분에 집중하는 것을, 억제할 수 있다. 이에 따라, 히트 스프레더(20)의 네 귀퉁이에서의 절연 파괴를 억제할 수 있다.
또한, 전술한 것과 같이 절연 파괴의 발생 개소가 히트 스프레더의 네 귀퉁이에 집중하는 이유의 하나로서, 히트 스프레더의 네 귀퉁이의 단부가 뾰족해져 있으면, 이 부분(예각의 부분)에 전계집중이 발생하는 것을 들 수 있다. 본 실시형태에 따르면, 코너부(21)가 곡면이기 때문에 그와 같은 뾰족한 부분을 없앨 수 있어, 전계집중의 정도를 완화할 수도 있다.
또한, 본 실시형태에 관한 코너부(21)는, 히트 스프레더(20)를 단면에서 볼 때(혹은 반도체장치(10)를 단면에서 볼 때), 사각 형상으로 되고 있고 평면에서 볼 때의 경우와 같은 곡면 형상은 갖고 있지 않다. 이 점은, 특허문헌 1(일본국 특개 2011-9410호 공보)의 도 7에 있어서의 모따기부 등과는 구성이 다르다.
본 실시형태의 코너부(21)의 유리한 효과로서, 예를 들면, 다음과 같은 효과가 있다. 전술한 것과 같이, 히트 스프레더의 네 귀퉁이로서, 히트 스프레더와 절연 시트 사이에 생기는 미소한 틈에 있어서, 절연 파괴가 발생하기 쉬운 것을 본원 발명자는 분석, 검토를 행함으로써 발견하였다. 특허문헌 1과 같이 단면에서 볼 때에도 R 등의 모따기를 행하는 구성으로 하면, 히트 스프레더와 절연 시트 사이에 생기는 미소한 틈에, 몰드 수지의 충전이 원활하게 행해지지 않을 우려가 있다. 이 점에서, 본 실시형태에서는, 평면에서 볼 때에는 곡면 형상이지만, 단면에서 볼 때에는 사각형이기 때문에, 단면에서 볼 때 R 등의 모따기를 한 경우의 몰드 수지의 충전의 곤란성은 생기지 않는다. 즉, 본 실시형태에서는, 사각형의 히트 스프레더를 사용하는 경우와 동일한 조건에서 몰드 수지 봉지공정을 행해도 된다. 이와 같이, 본 실시형태에 관한 반도체장치(10)에 따르면, 평면에서 볼 때의 구조에 있어서 흡습 거리 확대를 달성하면서, 한편으로, 단면에서 볼 때의 구조에 있어서 몰드 수지 봉지의 품질 확보를 할 수 있어, 절연성 확보의 관점에서 우수한 효과를 얻을 수 있다.
이상에서 설명한 것과 같이, 본 실시형태에 따르면, 히트 스프레더(20)와 시트부재(26)의 절연층(절연 시트(22)) 사이의 절연 파괴를 억제하여, 절연성을 확보한 반도체장치(10)가 제공된다.
[실시형태 1의 변형예]
도 4는, 본 발명의 실시형태 1에 관한 반도체장치(10)의 변형예를 도시한 도면이다. 이 변형예는, 히트 스프레더 20 대신에, 히트 스프레더 50을 갖고 있고, 그 이외는 도 1, 2에 나타낸 반도체장치(10)와 동일한 구성을 구비하고 있다. 도 4a가 히트 스프레더(50)를 단면에서 볼 때 코너부(51)를 나타낸 도면이고, 도 4b가 히트 스프레더(50)를 평면에서 볼 때 코너부(51)를 도시한 도면이다. 도 4a는, 도 4b의 A2-A2에 따른 단면도이다.
코너부(51)는, 평면에서 볼 때 모따기 형상이고, 단면에서 볼 때 사각 형상이다. 코너부(51)는, 히트 스프레더(20)를 평면에서 볼 때 4개의 코너의 부분을, C 모따기 가공한 것이다. 코너부(51)는, 코너부(21)와 동일한 절연성 확보와 함께, 가공 용이성도 갖고 있다.
실시형태 2.
[실시형태 2의 구성]
도 5는, 본 발명의 실시형태 2에 관한 반도체장치(100)의 단면도이다. 도 6은, 본 발명의 실시형태 2에 관한 반도체장치(100)의 평면도이다. 도 5는, 도 6에 있어서의 B-B선에 따라 반도체장치(100)를 절단한 단면을 나타내고 있다. 도 6은, 도 5의 반도체장치(100)를 도 5의 지면 위로부터 아래쪽으로 내려다 본 평면도이며, 편의상, 몰드 수지를 투시해서 반도체장치(100)의 내부 구조를 도시하고 있다.
반도체장치(100)는, 다음 두가지 차이점을 제외하고, 실시형태 1의 반도체장치(10)와 동일한 구성을 구비하고 있다. 제1 차이점은, 코팅층(122)을 구비하고 있는 점이다. 제2 차이점은, 히트 스프레더 20 대신에 히트 스프레더 120을 구비하고 있는 점이다.
히트 스프레더 120은, 실시형태 1의 히트 스프레더(20)와는 달리, 「평면에서 볼 때 곡면 형상으로 되는 코너부(21)」을 구비하지 않고 있다. 이 점을 제외하고는 히트 스프레더 120은 히트 스프레더 20과 동일한 구성으로, 사각 형상의 금속 블록인 점과, 구리(Cu)를 재료로 하는 점도 동일하다.
코팅층(122)은, 전기절연성 코팅 재료로 이루어진 층이다. 코팅층(122)은, 가장자리부(27)의 표면에 설치되어 있다. 도 6의 평면도에 나타낸 것과 같이, 실시형태 2에서는, 코팅층(122)은, 히트 스프레더(120)의 주위를 둘러싸도록, 가장자리부(27)의 전체를 덮고 있다.
코팅층(122)의 재료는, 몰드 수지(42)의 재료보다도, 절연성 및 시트부재(26)의 표면에 대한 밀착성이 높은 재료를 사용한다. 코팅층(122)의 재료는, 폴리이미드와, 폴리아미드와, 다관능기를 갖는 에폭시계 폴리머로 이루어진 군으로부터 선택된 1개의 재료인 것이 바람직하다. 또한, 코팅층(122)의 재료에는, 도전성 필러가 혼입되어 있지 않다. 이들 절연성 코팅 재료의 쪽이, 절연 시트(22)에 대한 밀착성이 높다. 몰드 수지(42)에는, 높은 방열성을 확보하기 위해, 필러가 충전되어 있기 때문이다.
도 7은, 실시형태 2에 관한 반도체장치(100)의, 제조공정의 일부를 도시한 도면이다. 도 7a에 나타낸 것과 같이, 시트부재(26)의 표면(가장자리부(27)의 표면)에, 코팅층(122)의 재료를 미리 도포해 둔다. 그후, 히트 스프레더(120)를 시트부재(26)에 놓고, 몰드 수지 봉지공정을 실시한다. 그 결과, 도 7(B)의 구성이 얻어진다.
[실시형태 2의 작용]
본 실시형태에 따르면, 시트부재(26)와 몰드 수지(42)의 계면에, 코팅층(122)을 설치하고 있다. 이 코팅층(122)은, 절연성 코팅 재료로 이루어진 층이다. 이 코팅층(122)에 의해, 계면을 따라 올라가 흡습이 일어나도, 절연 파괴를 억제할 수 있다. 또한, 코팅층(122)에 따르면, 절연 시트(22)보다도 높은 절연성을 확보하여, 절연 특성을 적극적으로 향상시킬 수도 있다. 이에 따라, 히트 스프레더의 네 귀퉁이에서의 절연 파괴를 억제할 수 있다.
[실시형태 2의 변형예]
(변형예 1)
도 8은, 본 발명의 실시형태 2에 관한 반도체장치(100)의 변형예의 1개를 도시한 도면이다. 코팅층(124)을, 시트부재(26)의 표면 뿐만 아니라 단부 측면까지 덮도록 설치한 것이다. 코팅층 126의 재료는, 코팅층 122와 같다.
(변형예 2)
도 9는, 본 발명의 실시형태 2에 관한 반도체장치(100)의 변형예의 다른 1개를 도시한 도면이다. 도 9에 나타낸 변형예에 관한 반도체장치는, 시트부재(140)를 구비하고 있다. 이 시트부재(140)는, 시트부재 26과는 달리, 절연 시트(142)보다도 약간 큰 금속 시트(144)를 구비하고 있다. 즉, 절연 시트(142)는, 표면이 히트 스프레더(120)의 바닥면에 접한다. 금속 시트(144)는, 절연 시트(142)의 이면에 접하고, 절연 시트(142)의 가장자리로부터 돌출된 가장자리부를 구비하고, 가장자리부가 히트 스프레더측을 향하는 윗면을 구비하고 있다.
본 변형예에서는, 코팅층(126)이, 절연 시트(142) 표면 및 금속 시트(144)의 윗면에 걸쳐 도포되어 있다. 코팅층 126의 재료는, 코팅층 122와 같다. 도 9의 변형예에 따르면, 코팅 재료와 동박 사이에서 높은 접착성이 얻어지기 때문에, 수분의 침입을 효과적으로 억제할 수 있다.
(변형예 3)
도 10은, 본 발명의 실시형태 2에 관한 반도체장치(100)의 변형예의 또 다른 1개를 도시한 도면이다. 도 10은, 도 6과 마찬가지로 반도체장치(100)의 평면도에 해당하고 있어, 내부 구성은 간략화해서 나타내고 있다. 도 10a와 같이, 히트 스프레더(120)의 네 귀퉁이에만, 부분적으로 코팅층(128)을 형성해도 된다. 절연 파괴의 발생 빈도가 높은 히트 스프레더(120)의 네 귀퉁이에 코팅층(128)을 설치하고 있으므로, 절연 파괴의 억제 효과를 확보할 수 있다. 또한, 적은 코팅 재료로 되어, 코스트 삭감에 이어진다. 또한, 도 10b와 같이, 히트 스프레더(120)의 짧은 변측에만, 부분적으로 코팅층(130)을 형성해도 된다. 또한, 도 10c와 같이, 히트 스프레더(120)의 긴 변측에만, 부분적으로 코팅층(132)을 형성해도 된다. 각 코팅층의 재료는, 코팅층 122와 동일하게 한다.
실시형태 3.
이하, 본 발명의 실시형태 3에 관한 반도체장치에 대해 설명한다. 이하에서 서술하는 실시형태 3에 관한 반도체장치 및 그 변형예는, 몰드 수지가, 시트부재의 가장자리부 표면으로부터 이면에 걸쳐, 시트부재의 가장자리부를 덮는다고 하는 구성을 공통적으로 구비하고 있다.
[실시형태 3의 구성]
도 11은, 본 발명의 실시형태 3에 관한 반도체장치(200)의 단면도이다. 도 12는, 본 발명의 실시형태 3에 관한 반도체장치(200)의 평면도이다. 도 11은, 도 12에 있어서의 C-C선을 따라 반도체장치(200)를 절단한 단면을 나타내고 있다. 도 12는, 도 11의 반도체장치(200)를 도 11의 지면 위로부터 아래쪽으로 내려다본 평면도이고, 편의상, 몰드 수지를 투시해서 반도체장치(200)의 내부 구조를 도시하고 있다.
반도체장치(200)는, 다음의 2개의 차이점을 제외하고, 실시형태 1의 반도체장치(10)와 동일한 구성을 구비하고 있다. 제1 차이점은, 시트부재 26 대신에 시트부재 226을 구비하고 있는 점이다. 제2 차이점은, 히트 스프레더 20 대신에, 실시형태 2에서 설명한 히트 스프레더 120을 구비하고 있다는 점이다.
시트부재 226은, 굴곡부 228을 구비하고 있는 점에서, 시트부재 26과 다르다. 그 이외의 점, 즉, 절연 시트(22)와 금속 시트(24)의 적층 구조인 점과, 가장자리부 27과 마찬가지로 가장자리부 227을 구비하고 있는 점은, 공통되고 있다.
시트부재(226)의 가장자리부(227)는, 평면부(229)와, 굴곡부(228)를 구비하고 있다. 평면부(229)는, 히트 스프레더(120)의 바닥면과 나란하게 뻗는 부분이다. 굴곡부(228)는, 평면부(229)의 외측에 히트 스프레더(120)의 짧은 변을 따라 설치되고, 히트 스프레더(120)측으로 볼록하게 되도록 굴곡된 부분이다. 본 실시형태에서는, 도 11에 나타낸 것과 같이, 시트부재(226)가 절곡됨으로써, 이 굴곡부(228)가 형성되어 있다.
도 13a는, 본 발명의 실시형태 3에 관한 굴곡부(228) 부근을 간략화해서 나타낸 부분 단면도이다. 본 실시형태에서는, 시트부재(226)를 각도 θ1으로 절곡함으로써 굴곡부(228)를 형성하고 있다.
이때, 이 각도 θ1은 예각이지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들면, 도 13b의 θ2와 같이 둔각으로 하여, 굴곡부(232) 및 평면부(233)를 설치해도 된다. 각도 θ의 범위는, 반도체장치(200)의 패키지 밑면(또는, 히트 스프레더(120)의 바닥면과 평행한 면)에 대해, 15도 내지 165도의 범위로 하는 것이 바람직하다. 이때, 각도 θ을 둔각(즉 90℃를 초과하는 각도)으로 하는 경우에는, 도 13b에 나타낸 것과 같이, 평면부(233)의 폭 치수는, 굴곡부(232)의 폭 치수보다도 큰 것이 바람직하다.
몰드 수지(42)는, 실시형태 3에 있어서도, 상기한 실시형태 1, 2와 마찬가지로, 반도체장치 내부의 각 구성을 봉지하고 있다. 즉, 몰드 수지(42)는, 시트부재(226)의 표면, 히트 스프레더(120), 및 IGBT(30) 등의 반도체 소자를 봉지하고, 또한 시트부재(226)의 이면을 노출시키는 봉지 수지체이다. 여기에서, 실시형태 3에서는, 도 13에 나타낸 것과 같이, 몰드 수지(42)가, 시트부재(226)의 이면측(금속 시트(24) 이면측)으로 돌아 들어간다. 이에 따라, 굴곡부(228)에 있어서의 시트부재(226)의 이면의 일부를 몰드 수지(42)가 덮고 있다.
[실시형태 3의 작용]
본 실시형태에 따르면, 굴곡부(228)에 있어서 시트부재(226)의 이면의 일부를 몰드 수지(42)가 덮고 있으므로, 시트부재(226)의 가장자리부(227)와 몰드 수지(42)의 계면을 따르는 흡습거리를 늘릴 수 있다. 즉, 시트부재(226)와 히트 스프레더(120) 사이의 연면 거리를 확대할 수 있다. 이에 따라, 절연 파괴의 원인이 되는 흡습을 억제할 수 있어, 히트 스프레더의 절연 파괴를 억제할 수 있다.
또한, 금속 시트(동박)와 몰드 수지의 밀착력은 높기 때문에, 양자의 접착 면적을 증대함로써, 한층 더 흡습을 억제할 수 있다.
더구나, 실시형태 3에 있어서는, 다음에, 서술하는 것 같이, 제조 프로세스 상의 장점도 얻어진다. 즉, 실시형태 3에 있어서는, 가장자리부(227)가, 평면부(229)를 구비하고 있다. 평면부(229)는, 시트부재(226)의 면 내에 있어서, 굴곡부(228)와 히트 스프레더(120) 사이에 일정한 간격을 생기게 할 수 있다. 이에 따라, 설계 마진을 확보하여, 제조공정중에 히트 스프레더(120)의 위치 어긋남이 생겨도 굴곡부(228)의 구부러짐을 확보할 수 있다.
즉, 가령, 특허문헌 1(일본국 특개 2011-9410호 공보)과 같이 , 히트 스프레더(120)의 가장자리의 가장 가까운 곳에 있어서 시트부재의 가장자리부를 구부리는 것으로 한다. 그러면, 자동제어장치를 사용한 배치시에 히트 스프레더(120)의 위치 어긋남이 있었을 때에, 시트부재의 가장자리부의 구부린 부분에 히트 스프레더(120)가 놓여 버릴 우려가 있다. 시트부재의 가장자리부의 구부린 부분에 히트 스프레더(120)가 놓이면, 히트 스프레더(120)가 눌러져 절곡을 없애도록 힘이 가해진다. 그 결과, 시트부재가 평탄하게 되도록 가장자리부가 불러져 버린다.
이 점에서, 실시형태 3에 따르면, 평면부(229)로 설계 마진이 확보되므로, 이와 같은 문제를 억제할 수 있다.
[실시형태 3의 변형예]
이하, 도면을 사용하여, 실시형태 3의 변형예를 설명한다. 이하의 도면에서는, 편의상, 몰드 수지(42)를 투시해서 반도체장치(200)의 내부 구조를 도시하고 있고, 구성을 간략화해서 도시한 도면이다. 구체적으로는, 몰드 수지(42), 히트 스프레더(120) 및 시트부재(226) 이외의 구성에 대해서는 생략 혹은 간략화되어 있다.
(변형예 1)
도 14는, 본 발명의 실시형태 3에 관한 반도체장치(200)의 변형예를 나타낸 모식도이다. 이 도면은, 도 13a에 나타낸 단면도에 대응하고 있고, 도 13a의 단면 구조를 변형시킨 것이다. 도 14a에 나타낸 것과 같이, 가장자리부(227)에 있어서, 평면부(235), 굴곡부(234)를 설치해도 된다. 굴곡부(234)가, 제1굴곡부(234a)와, 제2굴곡부(234b)를 구비하고 있어도 된다. 제1굴곡부(234a)는 평면부(235)와 접속하고 히트 스프레더(120)측(반도체장치(200)의 패키지 윗면측)으로 절곡되는 부분이고, 제2굴곡부 234a는, 제1굴곡부 234b와 접속하고 반도체장치(200)의 패키지 밑면측으로 절곡되는 부분이다.
이때, 2단계보다 다수의 다단계의 절곡을 행해도 된다. 예를 들면, 도 14b에 나타낸 것과 같이, 평면부(237)와 함께, Ω 타입의 형상의 굴곡부(236)를 설치해도 된다. 이것에 의해 좁은 스페이스에 있어서 절곡 회수를 증대시켜, 흡습거리(연면 거리)를 한층 더 확대할 수 있다.
(변형예 2)
도 15는, 본 발명의 실시형태 3에 관한 반도체장치(200)의 변형예를 나타낸 모식도이다. 이 도면은, 도 13a에 나타낸 단면도에 대응하고 있고, 도 13a의 단면 구조를 변형시킨 것이다. 도 15에 나타낸 것과 같이, 가장자리부(227)에 평면부(243) 및 굴곡부(241)가 설치되어 있다. 금속 시트(24)(동박)의 단부에 설치된 굴곡부(241)는, 언더커트면(undercut face)(241a) 및 버면(burr face)(241b)을 갖고 있다. 몰드 수지가 언더커트면(241a)의 표면을 덮는 동시에 버면(241b)이 돌출함으로써, 언더커트면(241a)이 없는 직각의 경우와 비교하여, 흡습거리(연면 거리)를 크게 할 수 있다.
시트부재의 절단 가공시에, 절단을 하기 위한 상하 금형의 클리어런스를 크게 하도록 하면, 큰 동박 언더커트를 형성하는 것이 가능하다. 또한, 제조공정상, 금형의 클리어런스의 크기를 제어하는 것으로 충분하기 때문에, 새로운 추가 공정을 필요로 하지 않아, 코스트 증가를 억제할 수 있다.
도 16은, 도 15와 동일한 개념으로 변형된, 본 발명의 실시형태 3에 관한 반도체장치(200)의 변형예를 나타낸 모식도이다. 도 15의 버면(241b) 만큼은 버가 크지 않지만, 도 16에서도 언더커트면(254)을 몰드 수지가 덮을 수 있다. 그 결과, 마찬가지로, 흡습거리(연면 거리) 확대를 꾀할 수 있다.
(변형예 3)
도 17은, 본 발명의 실시형태 3에 관한 반도체장치(200)의 변형예를 나타낸 모식도이다. 도 17에 나타낸 변형예에서는, 굴곡부(228)의 이면에, 홈(244)을 2개 설치한다. 홈(244)은, 도 17의 지면을 관통하는 방향으로 연속적으로 뻗어 있고, 소위 스크라이빙(scribing)을 행함으로써 재료(금속 시트(24))의 표면에 상처를 내서 선 형상의 홈을 설치한 것이다. 이 홈에 의해, 흡습거리(연면 거리)를 확대할 수 있다. 또한, 이 홈(244)으로 요철 형상을 설치한 결과, 몰드 수지(42)와 금속 시트(24) 표면 사이의 접착 면적을 확대하여, 밀착성을 향상시킬 수 있다. 이때, 이 홈(244)은, 1개이어도 되고, 또는 3개 이상이어도 된다. 연속적이 아니고, 소정 간격을 떼어서 불연속적으로 설치해도 된다.
(변형예 4)
도 18은, 본 발명의 실시형태 3에 관한 반도체장치(200)의 변형예를 나타낸 모식도이다. 몰드 수지(42)에 있어서의 가장자리부(227) 부근에, 모따기부(250)를 설치하고 있다. 모따기의 각도는, 가장자리부에 있어서의 굴곡부의 각도와 일치시켜도 된다. 이에 따라, 패키지 소형화, 몰드 수지 사용량의 저감이 가능해서 코스트 저감 효과가 있다. 이때, 도 18과 같이, 굴곡부의 근방에 있어서, 히트 스프레더(120)의 바닥면 코너부에 단면에서 볼 때 곡면 형상의 모따기를 실시해도 된다. 곡면이 아니라 직선적인 모따기(소위 C 모따기)로 해도 된다.
(변형예 5)
도 19는, 본 발명의 실시형태 3에 관한 반도체장치(200)의 변형예를 나타낸 모식도이다. 편의상, 몰드 수지(42)를 투시해서 반도체장치(200) 내부 구조를 도시하고 있고, 히트 스프레더(120) 및 시트부재(226)만을 나타낸 간략화한 도면이다. 상기한 도 14 내지 16에 관한 변형예는, 반도체장치(200)에 있어서의 가장자리부(227)에 대해, 그것의 단면 구조를 각종 변형시킨 것이다. 한편, 도 19에 나타낸 각 변형예는, 평면에서 볼 때, 반도체장치(200)에 있어서 가장자리부(227)를 설치하는 위치를 각종 변형시킨 것이다.
도 19a에 나타낸 변형예에서는, 시트부재(226)의 4변 전체의 가장자리부(274)에, 평면부(272) 및 굴곡부(270)를 설치한 구성으로 하고 있다.
도 19b에 나타낸 변형예에서는, 시트부재(226)의 4개의 코너에 부분적으로 평면부(278) 및 굴곡부(276)를 설치한 구성으로 하고 있다. 절연 파괴의 발생 빈도가 높은 히트 스프레더의 네 귀퉁이에만 부분적으로 굴곡부를 설치해도 된다.
도 19c에 나타낸 변형예에서는, 시트부재(226)의 대향하는 2개의 긴 변의 가장자리부(286)를, 평면부(282) 및 굴곡부(280)를 설치한 구성으로 하고 있다. 4변 모두에 굴곡부를 설치하는 경우에 비해, 절곡가공의 용이성이나, 절곡가공공정의 코스트가 낮은 것 등의 장점이 있다.
이때, 도 19에 나타낸 변형예에 있어서, 각 평면부 및 굴곡부의 단면 형상은, 실시형태 3의 도 13의 구성과 동일한 것으로 해도 되고, 또는 상기한 도 14 내지 16에 기재된 각종 변형예로 해도 된다.
실시형태 4.
이하에서, 본 발명의 실시형태 4에 관한 반도체장치의 제조방법에 대해 설명한다. 실시형태 4에 관한 제조방법은, 실시형태 3과 마찬가지로 시트부재(226)의 가장자리부에 굴곡부를 설치한 반도체장치를 제조하기 위한 것이다. 이하의 도 20 내지 23은, 각 도면의 지면 좌우에 있어서 대칭형상이기 때문에 지면 좌측의 부분만을 도시하고 있고, 도시를 간략화하고 있다.
또한, 도 20 내지 23은 간략화한 모식도이지만, 실제로는, 반도체장치 200과 마찬가지로, 히트 스프레더(120), 시트부재(226), 파워 반도체 소자로서의 IGBT(30) 및 다이오드(32)와, 몰드 수지(42)를 구비하고 있다. 그 밖에도, 반도체장치 200과 마찬가지로, 와이어 44, 46, 신호 단자(38), 및 주단자 36, 37도 구비되어 있다. 이들 각 부품의 탑재 개소와 상대적인 위치 관계는, 도 11 및 도 12에 나타낸 것과 같다.
도 20은, 본 발명의 실시형태 4에 관한 반도체장치의 제조방법을 설명하기 위한 모식도이다. 실시형태 4에 관한 제조방법에서는, 우선, 제1 스텝으로서, 준비공정이 행해진다. 이 준비공정에서는, 히트 스프레더(120), 반도체 소자(IGBT(30)및 다이오드(32))와, 시트부재(226)를 준비한다. 이 이외에 반도체장치 200과 마찬가지로, 와이어 44, 46, 신호 단자(38), 및 주단자 36, 37도 준비한다.
여기에서, 실시형태 4에서는, 「굴곡부 형성수단」으로서, 시트부재(226)의 가장자리부(227)에 돌기(290)를 설치한다. 굴곡부 형성수단은, 시트부재(226)의 가장자리부를 절곡하는 수단이다. 이 돌기(290)는, 바람직하게는, 수지 재료로 한다. 수지 재료에 의해 가공성 및 절연성을 확보하기 위해서이다. 구체적으로는, 시트부재(226)의 단부 이면측에, 각 변을 따라 그 변의 일단으로부터 타단에 걸쳐 연속적으로(또는 불연속적으로), 절연 재료를 코팅한다. 이 코팅 재료가 경화함으로써 돌기(290)가 된다.
상부 금형(291a) 및 하부 금형(291b)은, 몰드 수지 성형용의 금형이다. 수지 주입 경로는 도시를 생략하고 있다. 몰드 수지 성형을 위해 상부 금형(291a) 및 하부 금형(291b)에 의해 형성되는 캐비티 내에, 히트 스프레더(120), 시트부재(226) 등의 봉지 대상 부품을 설치한다. 히트 스프레더(120)의 바닥면의 가장자리로부터 돌출된 가장자리부(227)를 생기게 하도록, 히트 스프레더(120)를 시트부재(226)의 표면에 놓는다.
이때 돌기(290)가 굴곡부 형성수단으로서 기능하여, 도 20b에 나타낸 것과 같이, 히트 스프레더(120) 및 돌기(290)에 의해 시트부재(226)의 가장자리부(227)가 절곡된다. 도 20의 제조방법에 따르면, 시트부재(226)에 대한 가공(코팅 재료의 도포)에 의해, 기존의 몰드 금형(상부 금형(291a) 및 하부 금형(291b))을 유용하여, 시트부재(226)의 단부를 절곡할 수 있다.
가장자리부에 절곡이 실시된 상태에서, 도 20b에 나타낸 것과 같이, 수지 봉지공정이 실시된다. 이에 따라, 몰드 수지(42)에 의해, 시트부재(226)의 표면 및 가장자리부(227)에 있어서의 이면, 히트 스프레더(120), IGBT(30) 등의 반도체 소자, 및 도시하지 않은 주단자와 와이어 등의 구성부품을 봉지할 수 있다. 또한, 하부 금형 290의 바닥면과 접하는 시트부재(226) 이면(즉 금속 시트(24)의 일부의 이면)에는 몰드 수지(42)가 들어가지 않으므로, 시트부재(226)의 이면의 적어도 일부가 몰드 수지(42)로부터 노출된다.
(변형예 1)
이때, 굴곡부 형성수단이, 몰드 금형에 있어서의 캐비티 바닥면에 설치되고, 캐비티 내부로 돌출가능한 핀이어도 된다. 도 21은, 본 발명의 실시형태 4에 관한 반도체장치의 제조방법의 변형예를 설명하기 위한 모식도이다. 도 21에서는, 하부 금형(291c)에, 관통공 및 그 내부에서 축방향으로 진출과 후퇴가 가능한 가동 핀(292)을 설치한다. 가동 핀(292)의 선단이 맞닿는 위치에 시트부재(226)의 단부를 배치한 후에, 가동 핀(292)을 진출시킨다. 이에 따라, 도 21에 나타낸 것과 같이, 시트부재(226)의 단부를 절곡할 수 있다.
예를 들면, 몰드 공정시에, 먼저 가동 핀(292)을 눌러 절곡을 행하고, 절곡에 의한 굴곡부 형성후에, 가동 핀(292)을 후퇴시킨 상태에서 몰드 수지의 주입을 행해도 된다. 또는, 가동 핀(292)을 돌출된 상태에서 몰드 수지를 주입하고, 더구나 가동 핀(292)으로 생긴 구멍을 수지로 매립해도 된다. 이때, 가동 핀(292)은, 시트부재(226)가 배치되는 소정 구역의 가장자리를 따라, 복수개 구비되어 있어도 된다.
(변형예 2)
이때, 굴곡부 형성수단이, 몰드 금형에 있어서의 캐비티 바닥면에 설치된 볼록부이어도 된다. 도 22는, 본 발명의 실시형태 4에 관한 반도체장치의 제조방법의 변형예를 설명하기 위한 모식도이다. 도 22의 제조방법에서는, 바닥면에 볼록부(294)를 설치한 하부 금형(291d)을 사용해서 몰드 수지 봉지공정을 실시한다. 이 볼록부(294)는 각도 θ3의 경사를 갖는 경사면(294a)을 갖고 있다.
경사면(294a)에 단부측의 이면이 맞닿는 것 같이 시트부재(226)를 배치하고, 볼록부(294)보다도 지면 우측에 히트 스프레더(120)를 배치한다. 이에 따라, 도 22 에 나타낸 것과 같이, 시트부재(226)의 단부를 정밀도가 좋게 원하는 각도로 절곡할 수 있다.
(변형예 3)
이때, 굴곡부 형성수단이, 몰드 금형에 있어서의 캐비티 바닥면에 설치되고, 캐비티 내부로 돌출가능한 제1 핀과 함께, 이 핀과 대향하도록 몰드 금형의 캐비티 윗면에 설치되고 캐비티 내부로 돌출가능한 제2 핀이어도 된다. 제1 핀과 제2 핀 사이의 거리는, 가장자리부(227)의 치수 정도로 이격되어 있다.
도 23은, 본 발명의 실시형태 4에 관한 반도체장치의 제조방법의 변형예를 설명하기 위한 모식도이다. 도 23의 제조방법에서는, 전술한 가동 핀 292를 갖는 하부 금형(291c)과 함께, 가동 핀 298을 구비한 상부 금형(291e)을 사용한다. 가동 핀 292의 선단이 맞닿는 위치에 시트부재(226)의 단부를 배치한 후에, 가동 핀 292를 진출시킨다. 이때 가동 핀 298도 눌러, 가동 핀 298의 선단이, 도 23에 나타낸 것과 같이, 히트 스프레더(120)의 주위 근방에 있어서의 시트부재(226)의 표면을 누르도록 한다. 이에 따라, 도 23에 나타낸 것과 같이, 시트부재(226)의 단부를 절곡할 수 있고, 더구나 가동 핀 298의 누름에 의해 절곡 안정성이 향상된다.
예를 들면, 몰드 공정시에, 먼저 가동 핀 292, 298을 눌러 절곡을 행하여, 절곡에 의한 굴곡부 형성후에, 가동 핀 292, 298을 후퇴시킨 상태에서 몰드 수지의 주입을 행해도 된다. 또는, 가동 핀 292, 298을 돌출된 상태에서 몰드 수지를 주입하고, 더구나 가동 핀 292, 298로 생긴 구멍을 수지로 매립해도 된다.
이때, 가동 핀 292는, 시트부재(226)가 배치되는 소정 구역의 가장자리를 따라, 복수개 구비되어 있어도 된다. 또한, 가동 핀 298은, 히트 스프레더(120)가 배치되는 소정 구역의 외주를 따라, 복수개 구비되어 있어도 된다.
실시형태 5.
도 24는, 본 발명의 실시형태 5에 관한 반도체장치(202)의 가장자리부 근방을 부분적으로 나타낸 모식적인 단면도이다. 도 24에 나타낸 반도체장치(202)는, 시트부재(226)의 이면의 일부를 몰드 수지(42)로 덮는다는 점에서, 실시형태 3에 관한 반도체장치(200)와 공통된다. 그러나, 그 이외에, 이하에서 서술하는 기술적 특징도 갖고 있다.
우선, 도 24에 나타낸 실시형태 5에 관한 반도체장치(202)의 구성을 설명한다. 반도체장치 202도, 반도체장치 200과 마찬가지로, 히트 스프레더(120), 시트부재(226), 파워 반도체 소자로서의 IGBT(30) 및 다이오드(32)와, 몰드 수지(42)를 구비하고 있다. 그 밖에도, 반도체장치 200과 마찬가지로, 와이어, 신호 단자, 및 주단자도 구비되어 있다.
도 24a는, 반도체장치(202)의 제조 도중에 있어서, 히트 스프레더(120)의 탑재전의 상태를 나타낸 가장자리부 부근의 확대 단면도이다. 도 24b는, 몰드 수지 봉지후에 있어서, 반도체장치(202)의 가장자리부 부근을 확대한 단면도이다. 몰드 수지(42), 히트 스프레더(120) 및 시트부재(226) 이외의 구성은, 실시형태 3에 관한 반도체장치(200)와 동일하다. 즉, 그 밖에도, 반도체장치 200과 마찬가지로, 와이어 44, 46, 신호 단자(38), 및 주단자 36, 37도 구비되어 있다. 이들 각 부품의 탑재 개소와 상대적인 위치 관계는, 도 11 및 도 12에 나타낸 것과 같기 때문에, 설명의 편의상, 도시를 생략하고 있다.
도 24a에 나타낸 것과 같이, 시트부재(226)는, 가장자리부(227)에 박후부(296)를 갖고 있다. 박후부(296)는, 시트부재(226)의 이면(즉, 금속 시트(24)의 표면)에 단차(297)를 형성하도록 얇게 된 부분이다. 박후부(296)의 두께는, 시트부재(226)의 중앙측(두께가 두꺼운 부분)의 두께의 1/2로 한다. 이 단차(297)는, 시트부재(226)의 이면의 단부 근방 위치부터 가장자리부(227)의 선단에 걸쳐, 연속적으로 설치된 단차이다. 도 24b에 나타낸 것과 같이, 몰드 수지 봉지가 행해진 반도체장치(202)에서는, 몰드 수지(42)가, 단차(297)를 덮는 단차 봉지 수지부(299)를 구비하게 된다.
한편, 본 실시형태 5에서는, 반도체장치 200에 있어서 가장자리부(227)에 굴곡부(228)가 설치되오 있었던 것과 달리, 가장자리부(227)가 모두 평면부로 되어 있다. 즉, 시트부재(226)의 단부에 절곡 등의 실시되어 있지 않다.
실시형태 5에서는, 다음과 같은 작용 효과가 얻어진다.
우선, 시트부재(226)의 이면의 일부를, 몰드 수지(42)로 덮을 수 있다. 시트부재(226)의 이면의 단부 근방 위치로부터 가장자리부(227)의 선단까지 박후부(296)가 존재하고, 이 박후부(296)를 몰드 수지(42)가 봉지하고 있다. 따라서, 물의 침입 경로는, 박후부(296)와 몰드 수지(42)의 계면 분만큼, 확실하게 확대하고 있다. 흡습거리(연면 거리)의 확대, 몰드 수지의 밀착성 향상 효과가 얻어진다.
또한, 금속 시트(본 실시형태에서는 동박)와 몰드 수지 사이의 밀착력은, 금속 시트(본 실시형태에서는 동박)와 절연층(절연 시트) 사이의 밀착력보다도 높다. 또한, 몰드 수지와 접하는 금속 시트(본 실시형태에서는 동박)의 표면적을 확대함으로써, 앵커 효과가 발휘된다. 이에 따라, 높은 밀착성에 의한 흡습수 진입 방지를 행할 수 있다.
더구나, 실시형태 5에서는, 가장자리부(227)가 모두 평면부로 되어 있다. 이 때문에, 히트 스프레더(120)의 위치 어긋남이 있어도, 전술한 것과 같은 굴곡부(228)와 히트 스프레더(120) 사이의 설계 마진의 문제를 회피 할 수 있다. 이 때문에, 제조 프로세스 상의 이점이 있다.
이때, 금속 시트(24)(동박)의 단부에 대해 화학적 가공(하프 에칭)을 행함으로써, 박후부(296)를 형성해도 된다. 또한, 금속 시트(24)(동박)의 단부에 대해 기계적 가공(쉐이빙(shaving))을 행함으로써, 박후부(296)를 형성해도 된다.
실시형태 6.
이하, 본 발명의 실시형태 6에 관한 반도체장치에 대해 설명한다. 이하에서 서술하는 실시형태 6에 관한 반도체장치 및 그 변형예는, 시트부재의 가장자리부의 표면에, 적어도 1개의 볼록부 또는 오목부가 설치된 점에서 공통되고 있다.
[실시형태 6의 구성]
도 25는, 본 발명의 실시형태 6에 관한 반도체장치(300)의 단면도이다. 도 26은, 본 발명의 실시형태 6에 관한 반도체장치(300)의 평면도이다. 도 25는, 도 26에 있어서의 D-D선에 따라 반도체장치(300)를 절단한 단면을 나타내고 있다. 도 26은, 도 25의 반도체장치(300)를 도 25의 지면 위로부터 아래쪽으로 내려다 본 평면도로서, 편의상, 몰드 수지를 투시해서 반도체장치(300)의 내부 구조를 도시하고 있다.
반도체장치(300)는, 다음의 2개의 차이점을 제외하고, 실시형태 1의 반도체장치(10)와 동일한 구성을 구비하고 있다. 제1 차이점은, 시트부재 26 대신에 시트부재 326을 구비하고 있는 점이다. 제2 차이점은, 히트 스프레더 20 대신에, 실시형태 2에서 설명한 히트 스프레더 120을 구비하고 있는 점이다.
시트부재 326은, 오목부(328)를 구비하고 있는 점에서, 시트부재 26과 다르다. 그 이외의 점, 즉, 절연 시트(22)와 금속 시트(24)의 적층 구조인 점과, 가장자리부 27과 마찬가지로 가장자리부 327을 구비하고 있는 점은, 공통되고 있다.
도 26에 나타낸 것과 같이, 실시형태 6에서는, 시트부재(326)의 2개의 짧은 변에, 히트 스프레더(120)를 둘러싸도록, 각각, 복수의 오목부(328)가 설치되어 있다.
도 27a는, 본 발명의 실시형태 6에 관한 가장자리부 부근을 간략화해서 나타낸 부분 단면도이다. 도 27b는, 도 27a의 E-E선에 따른 단면도이다. 도면에 나타낸 것과 같이, 각 오목부(328)는 원형이고, 각 오목부(328)의 깊이는 절연 시트(22)의 도중까지이다. 오목부(328)는, 시트부재(326)의 끝으로부터 가장자리부(327)에 있어서의 히트 스프레더(120) 바로 부근까지 설치되어 있다.
이때, 오목부(328)는, 절연 시트(22)에 대해 가동 핀을 찌름으로써 형성해도 된다. 이에 따라, 가공이 용이하여, 코스트 저감 효과가 있다.
[실시형태 6의 작용]
본 실시형태에 관한 반도체장치(300)에 따르면, 시트부재(326)의 가장자리부(327)의 표면에, 복수의 오목부(328)가 설치된다. 이 오목부(328)는, 복수의 오목부를 형성한다. 복수의 오목부에 의해, 시트부재(326)가 단순히 평탄면인 경우와 비교하여, 흡습거리(연면 거리)가 확대된다.
더구나, 본 실시형태에 따르면, 복수의 오목부(328) 내부에 몰드 수지가 들어감으로써 접착 면적이 증대하여, 시트부재(326)의 가장자리부(327)와 몰드 수지(42)의 계면의 밀착성을 향상시킬 수 있다. 절연 파괴의 원인이 되는 흡습을 억제할 수 있다. 이에 따라, 히트 스프레더(120)의 절연 파괴를 억제할 수 있다.
[실시형태 6의 변형예]
이하, 도면을 사용하여, 실시형태 6의 변형예를 설명한다. 이하의 도면에서는, 편의상, 몰드 수지(42)를 투시해서 반도체장치(300) 내부 구조를 도시하고 있고, 구성을 간략화해서 도시한 도면이다. 구체적으로는, 몰드 수지(42), 히트 스프레더(120) 및 시트부재(326) 이외의 구성에 대해서는 생략 혹은 간략화되어 있다.
(변형예 1)
도 28은, 본 발명의 실시형태 6에 관한 반도체장치(300)의 변형예를 나타낸 모식적인 단면도이다. 도 28a는, 본 발명의 실시형태 6에 관한 가장자리부 부근을 간략화해서 나타낸 부분 단면도이다. 도 28b는, 도 27a의 F-F에 따른 단면도이다. 이 변형예 1에서는, 실시형태 6에 관한 오목부(328)와 동일한 위치, 개수로 복수의 구멍부(332)가 설치되는데, 이 구멍부(332)는 절연 시트(22)를 관통해서 금속 시트(24)의 표면을 노출시키는 점이 오목부(328)와 다르다. 이에 따라, 오목부(328)와 동일한 효과 이외에, 동박의 금속 시트(24)에 있어서의 표면과 몰드 수지(42) 사이의 접착을 생기게 할 수 있다.
또한, 금속 시트(본 실시형태에서는 동박)와 몰드 수지 사이의 밀착력은, 금속 시트(본 실시형태에서는 동박)와 절연층(절연 시트) 사이의 밀착력보다도 높다. 또한, 몰드 수지와 접하는 금속 시트(본 실시형태에서는 동박)의 표면적을 확대함으로써, 앵커 효과가 발휘된다. 이에 따라, 높은 밀착성에 의한 흡습수 진입 방지를 행할 수 있다.
이때, 구멍부(332)는, 절연 시트(22)에 대해 가동 핀을 찌름으로써 형성해도 된다. 이 경우, 가공이 용이하여, 코스트 저감 효과가 얻어진다.
(변형예 2)
도 29는, 본 발명의 실시형태 6에 관한 반도체장치(300)의 변형예를 나타낸 모식적인 단면도이다. 도 29에서는, 오목부(328) 대신에, 삼각 형상의 요철을 갖는 요철부(334)를 설치하고 있다. 이에 따라, 평탄한 경우와 비교하여, 시트부재(326)가 단순히 평탄면인 경우와 비교하여, 흡습거리(연면 거리)가 확대된다. 또한, 오목부(328)의 경우와 마찬가지로, 몰드 수지(42)와의 계면의 접촉 표면적 증대에 의해, 밀착성도 향상된다.
(변형예 3)
도 30은, 본 발명의 실시형태 6에 관한 반도체장치(300)의 변형예를 나타낸 모식적인 단면도이다. 도 30a는, 본 발명의 실시형태 6에 관한 가장자리부 부근을 간략화해서 나타낸 부분 단면도이다. 도 30b는, 도 30a의 G-G에 따른 단면도이다. 도 30에서는, 오목부 328 대신에, 사각 형상의 오목부를 갖는 오목부(336)를 설치하고 있다. 이에 따라, 평탄한 경우와 비교하여, 시트부재(326)가 단순히 평탄면인 경우와 비교하여, 흡습거리(연면 거리)가 확대된다. 또한, 오목부 328의 경우와 마찬가지로, 몰드 수지(42)와의 계면의 접촉 표면적 증대에 의해, 밀착성도 향상된다.
이때, 도 30b와 같이 평면에서 볼 때 직사각형 형상(선형)이 되는 오목부에 한정되지 않고, 평면에서 볼 때 정사각형의 오목부가 복수(다수) 늘어서 있어도 된다. 또한, 오목부의 평면에서 볼 때의 형상은 반드시 단순한 사각형이 아니어도 되고, 평면에서 볼 때 L자 형상이나 U자 형상, 고리 형상 등의 각종의 패턴을 포함해도 된다.
(변형예 4)
도 31a 및 도 31b는, 본 발명의 실시형태 6에 관한 반도체장치(300)의 변형예를 나타낸 모식적인 단면도이다. 도 31에 나타낸 변형예는, 시트부재(326)에 육후부(larger-thickness portion)(338)를 설치한 것이다. 육후부(338)가 있는 경우에는, 균일한 두께의 경우와 비교하여, 두께가 두꺼워진 두께만큼 흡습거리(연면 거리)가 확대된다. 또한, 절연층을 두껍게 함으로써, 히트 스프레더(120)의 단부(특히 네 귀퉁이)의 전계집중을, 완화할 수도 있다.
이때, 도 31에서는, 육후부(338)의 측면(338a)에, 히트 스프레더(120)의 측면을 접하도록 배치하였다. 그렇지만, 본 발명은 이것에 한정되지 않고, 측면(338a)과 히트 스프레더(120)의 측면을 이격해도 된다. 이격하여 생긴 그 스페이스에는, 몰드 수지(42)가 충전된다. 이에 따라, 흡습거리(연면 거리)의 확대를 더욱 더 꾀할 수 있다.
(변형예 5)
본 실시형태에서는, 시트부재(326)의 2개의 짧은 변에 각각 복수의 오목부(328)가 설치되어 있다. 그렇지만, 전술한 실시형태 6에 관한 오목부(328)나 변형예 1 내지 5의 각종 구성을, 반도체장치(300)를 평면에서 볼 때 시트부재(326)의 어느 위치에 설치할지는, 다양한 변형이 가능하다.
예를 들면, 실시형태 6에 있어서도, 실시형태 3에 있어서 도 19에 나타낸 것과 동일한 변형이 가능하다. 예를 들면, 도 19a에 나타낸 변형예와 같이, 시트부재(326)의 4변 전체의 가장자리부(327)에, 오목부(328)나 변형예 1 내지 5의 각종 구성을 설치해도 된다. 또는, 도 19b에 나타낸 변형예와 같이, 시트부재(326)의 4개의 코너에 부분적으로 오목부(328)나 변형예 1 내지 5의 각종 구성을 설치해도 된다. 또는, 도 19c에 나타낸 변형예와 같이, 시트부재(326)의 대향하는 2개의 긴 변의 가장자리부(327)에, 오목부(328)나 변형예 1 내지 5의 각종 구성을 설치해도 된다.
실시형태 7.
도 32는, 본 발명의 실시형태 7에 관한 반도체장치(302)의 구성을 나타낸 모식적인 단면도이다. 도 32a는, 반도체장치(302)의 제조 도중에 있어서, 히트 스프레더(120)의 탑재전의 형상을 나타낸 가장자리부 부근의 확대 단면도이다. 도 32b는, 몰드 수지 봉지후에 있어서, 반도체장치(302)의 가장자리부 부근을 확대한 단면도이다.
반도체장치 302도, 반도체장치 200과 마찬가지로, 히트 스프레더(120), 시트부재(326), 파워 반도체 소자로서의 IGBT(30) 및 다이오드(32)와, 몰드 수지(42)를 구비하고 있다. 그 밖에도, 반도체장치 200과 마찬가지로, 와이어, 신호 단자, 및 주단자도 구비되어 있다. 그러나, 몰드 수지(42), 히트 스프레더(120) 및 시트부재(326) 이외의 구성은, 실시형태 3에 관한 반도체장치(200)와 같기 때문에, 설명의 편의상, 도시를 생략하고 있다.
도 32a에 나타낸 것과 같이, 실시형태 7에서는, 시트부재(326)의 가장자리부에는, 복수의 관통공(342)이 설치되어 있다. 관통공(342)의 가장자리에는, 이면측으로 돌출하는 버(344)가 각각 설치되어 있다. 도 32b에 나타낸 것과 같이, 몰드 수지 봉지가 행해진 반도체장치(302)에서는, 몰드 수지(42)가, 몰드 수지(42)는, 가장자리부의 이면에 있어서의 벗(344)이 설치된 부분을 덮는 버 피복부(345)를 구비하게 된다.
이에 따라, 시트부재(326)의 이면을 덮음으로써 흡습거리(연면 거리)의 확대를 꾀할 수 있다. 또한, 버 피복부(345)가 버(344)를 덮음으로써, 버(344)가 없는 경우에 비해, 동박인 금속 시트(24)와 몰드 수지(42)의 접착 면적을 증대시킬 수 있다.
실시형태 8.
[실시형태 8의 구성]
도 33은, 본 발명의 실시형태 8에 관한 반도체장치(400)의 단면도이다. 도 34는, 본 발명의 실시형태 8에 관한 반도체장치(400)의 평면도이다. 도 33은, 도 34에 있어서의 H-H선에 따라 반도체장치(400)를 절단한 단면을 나타내고 있다. 도 34는, 도 33의 반도체장치(400)를 도 33의 지면 위로부터 아래쪽으로 내려다 본 평면도로서, 편의상, 몰드 수지를 투시해서 반도체장치(400)의 내부 구조를 도시하고 있다.
반도체장치 400은, 다음 2가지 차이점을 제외하고, 실시형태 1의 반도체장치(10)와 동일한 구성을 구비하고 있다. 제1 차이점은, 시트부재 26 대신에 시트부재 426을 구비하고 있는 점이다. 제2 차이점은, 히트 스프레더 20 대신에, 실시형태 2에서 설명한 히트 스프레더 120을 구비하고 있는 점이다.
도 35는, 본 발명의 실시형태 8에 관한 반도체장치(400)의 가장자리부 부근의 확대 단면도이다. 시트부재 426은, 시트부재 26, 226, 326과 마찬가지로, 절연 시트와 금속 시트가 적층된 것으로, 그들 시트부재와 마찬가지로 가장자리부(427)를 갖고 있다. 단, 시트부재(426)는, 절연 시트(422)보다도, 금속 시트(24) 쪽이 평면에서 볼 때 약간 큰 사이즈를 갖고 있다. 즉, 절연 시트(422)의 외형은 금속 시트(24)보다도 약간 작고, 금속 시트(24)가 절연 시트의 가장자리로부터 돌출된 가장자리부(428)를 더 구비하고 있다. 몰드 수지(42)는, 이 가장자리부(4280의 표면을 덮고 있다.
[실시형태 8의 작용]
본 실시형태에 따르면, 시트부재(426)의 가장자리부(427)와 몰드 수지(42)의 계면의 밀착성을 향상시킬 수 있다. 즉, 금속 시트(본 실시형태에서는 동박)와 몰드 수지 사이의 밀착력은, 금속 시트(본 실시형태에서는 동박)와 절연층(절연 시트) 사이의 밀착력보다도 높다. 또한, 몰드 수지와 접하는 금속 시트(본 실시형태에서는 동박)의 표면적을 확대함으로써, 앵커 효과가 발휘된다. 이에 따라, 높은 밀착성에 의한 흡습수 진입 방지를 행할 수 있다. 이에 따라, 절연 파괴의 원인이 되는 흡습을 억제할 수 있다. 이에 따라, 히트 스프레더(120)의 절연 파괴를 억제할 수 있다.
[실시형태 8의 변형예]
도 36 내지 도 43은, 본 발명의 실시형태 8에 관한 반도체장치(400)의 변형예를 나타낸, 가장자리부 부근의 모식적인 확대 단면도이다.
도 36과 같이, 가장자리부(428)에, 삼각 형상의 요철부(430)를 설치해도 된다.
도 37과 같이, 가장자리부(428)를 절곡하여, 굴곡부(435_을 설치해도 된다. 여기에서, 도 37a와 같이, 가장자리부(428)를 모두 절곡해도 된다. 또한, 도 37b와 같이, 가장자리부(428)를 절연 시트(422) 단부로부터 치수 L의 위치에서 도중에 절곡하여, 굴곡부(441) 및 평면부(442)를 설치해도 되고, 이 경우에는 절연 내압도 향상시킬 수 있다. 도 38과 같이, 소정의 둔각인 θ4만큼 절곡을 실시해서 굴곡부(444)를 설치하거나, 소정의 예각인 θ5만큼 절곡을 실시해서 굴곡부(446)를 설치해도 된다. 이 절곡 각도는, 15도∼165도의 범위로 하는 것이 바람직하다. 도 37 및 도 38에 나타낸 것과 같이, 절곡한 경우, 몰드 수지(42)는, 금속 시트(24)의 표면과 이면을 덮는다. 그러면, 금속 시트(본 실시형태에서는 동박)의 표리 양면에 몰드 수지가 접착되므로, 높은 밀착성을 얻을 수 있다.
도 39에 나타낸 것과 같이, 가장자리부(428)에, 복수의 오목부(458)를 설치해도 된다. 도 39b는, 도 39a의 화살표 J에 따라 본 평면도로서, 몰드 수지(42)를 편의상 투시한 도면이다.
도 40에 나타낸 것과 같이, 가장자리부(428)에 복수의 관통공(460)을 설치해도 된다.
도 41에 나타낸 것과 같이, 가장자리부(428)에, 사다리꼴의 오목부(4680을 설치해도 된다. 도 41b는, 도 41a에 있어서 오목부(468) 근방의 확대 단면도이다. 사다리꼴의 요철부 468에 따르면, 흡습거리의 더욱 더의 확대, 금속 시트와 몰드 수지의 접착 면적 향상의 효과가 있다. 이 이외에, 몰드 수지(42)가 오목부(468) 내부에 들어감으로써, 몰드 수지(42)와 금속 시트(24)를 기계적으로도 결합시킬 수 있다.
도 42는, 도 41에 나타낸 오목부(468)의 제조방법의 일례를 도시한 도면이다. 도 42a의 단면도 및 도 42b의 평면도에 나타낸 형상을 갖는 프레스 기구 선단(469)을, 금속 시트(24)에 대해 찌른다. 다음에, 도 42도의 화살표로 나타낸 것과 같이, 180℃ 또는 360℃만큼 프레스 기구 선단(469)을 회전시킨다. 그러면, 회전에 의해 금속 시트(24)가 도려내어져, 도 42c의 평면도에 있어서 점선의 원으로 나타낸 오목부(468)의 바닥부 외측 가장자리(468a) 및 입구부(468b)가 형성된다. 그후, 180℃ 혹은 360℃의 회전을 거친 후에, 입구부(468b)로부터 프레스 기구 선단(469)을 빼낸다. 그 결과, 도 42d의 평면도 및 도 42e의 단면도(도 42d의 K-K선에 따른 단면)에 나타낸 것과 같이, 오목부(468)가 형성된다.
도 43a 및 도 43b에 나타낸 것과 같이, 금속 시트(24)에 복수의 관통공(478)을 설치하고, 관통공(478)의 가장자리에 버(479)를 남겨도 된다. 이것은, 실시형태 7과 동일한 기술적 사상에 근거한 것이다. 그후, 몰드 수지(42)에 의한 수지 봉지에 의해, 도 43c와 같이, 몰드 수지(42)가 가장자리부의 이면에 있어서 버(479)가 설치된 부분을 덮는 버 피복부를 구비하게 된다.
이때, 본 실시형태에서는, 시트부재(426)의 4변에 있어서 가장자리부(428)가 설치되어 있다. 그렇지만, 반도체장치(400)를 평면에서 볼 때 시트부재(426)의 어느 위치에 가장자리부(428)를 설치할지는, 다양한 변형이 가능하다. 예를 들면, 실시형태 8에 있어서도, 시트부재(426)의 대향하는 긴 변이나 짧은 변이나, 네 귀퉁이에만 가장자리부(428)를 설치해도 된다.
이때, 상기한 각 실시형태는, 적절히 조합해서 사용할 수 있다. 또한, 평면에서 볼 때 시트부재의 양쪽 짧은 변, 양쪽 긴 변 및 네 귀퉁이의 어느 한 개의 개소에 대해, 상기 실시형태 2 내지 7의 코팅층, 굴곡부 및 구멍부 등을 적절히 설치할 수 있다.
이때, 상기한 각 실시형태에서는 파워 반도체 소자로서, IGBT를 사용하였다.
그렇지만, 본 발명은 이것에 한정되지 않고, 파워 반도체 소자로서 MOSFET를 사용해도 된다.
이때, 실시형태 1에 관한 히트 스프레더(20)를, 실시형태 2 내지 5에 있어서의 반도체장치의 히트 스프레더로서 사용해도 된다. 또한, 상기한 각 실시형태에서는 파워 반도체 소자로서의 IGBT와 프리휠 다이오드가 1세트만 수지 봉지된 반도체장치를 개시했지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 인버터 회로로서 복수 세트의 파워 반도체 소자를 내장하는 반도체장치에서도 본 발명은 적용가능하고, 구체적으로는, 예를 들면 3상 인버터로서 6세트의 IGBT 및 프리휠 다이오드를 구비한 반도체장치에 대해 본 발명을 적용할 수 있다.
10, 100, 200, 202, 300, 302, 400 반도체장치
20, 120 히트 스프레더
21, 51 코너부
22 절연 시트
24 금속 시트
26, 140, 226, 326, 426 시트부재
27 가장자리부
30 IGBT
32 다이오드
36, 37 주단자
38 신호 단자
42 몰드 수지
44, 46 와이어
122, 124, 126, 128, 130, 132 코팅층

Claims (19)

  1. 바닥면을 갖는 전기전도성의 히트 스프레더와,
    표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
    상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
    상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
    상기 히트 스프레더는, 상기 바닥면의 코너에, 평면에서 볼 때 모따기 형상 또는 곡면 형상이고 또한 단면에서 볼 때 사각 형상인 코너부를 구비한 것을 특징으로 하는 반도체장치.
  2. 바닥면을 갖는 전기전도성의 히트 스프레더와,
    표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
    상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
    상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
    상기 가장자리부의 상기 표면에, 상기 봉지 수지체의 수지보다도, 절연성 및 상기 시트부재의 상기 표면에 대한 밀착성 중 적어도 한쪽이 높은 전기절연성 코팅 재료의 층이 설치된 것을 특징으로 하는 반도체장치.
  3. 제 2항에 있어서,
    상기 전기절연성 코팅 재료는, 폴리이미드와, 폴리아미드와, 다관능기를 갖는 에폭시계 폴리머로 이루어진 군으로부터 선택된 1개의 재료인 것을 특징으로 하는 반도체장치.
  4. 바닥면을 갖는 전기전도성의 히트 스프레더와,
    표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
    상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
    상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
    상기 시트부재의 상기 가장자리부는,
    상기 바닥면과 나란하게 뻗는 평면부와,
    상기 평면부의 외측에 상기 히트 스프레더의 코너의 근방 또는 상기 히트 스프레더의 변을 따라 설치되고, 상기 표면측으로 볼록하게 되는 굴곡부를 구비하고,
    상기 봉지 수지체는, 상기 굴곡부에 있어서 상기 시트부재의 상기 이면을 덮는 것을 특징으로 하는 반도체장치.
  5. 제 4항에 있어서,
    상기 굴곡부는,
    상기 평면부로부터 뻗고, 상기 시트부재의 상기 가장자리부를 상기 표면측으로 절곡한 제1절곡부와,
    상기 제1절곡부의 외측에 설치된 제2절곡부를 갖는 것을 특징으로 하는 반도체장치.
  6. 바닥면을 갖는 전기전도성의 히트 스프레더와, 상기 히트 스프레더에 고정될 반도체 소자와, 표면 및 이면을 구비하고 상기 표면과 상기 이면을 전기적으로 절연하는 시트부재를 준비하는 공정과,
    몰드 금형의 캐비티 내에 상기 시트부재, 상기 히트 스프레더 및 상기 히트 스프레더에 고정한 상기 반도체 소자를 넣고, 상기 몰드 금형의 상기 캐비티 바닥면에 상기 이면을 향하게 하여 해당 캐비티 바닥면에 상기 시트부재를 놓고, 상기 히트 스프레더의 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 생기게 하도록 상기 히트 스프레더를 상기 시트부재의 상기 표면에 놓고, 굴곡부 형성수단에 의해 상기 히트 스프레더 측으로 상기 가장자리부에 절곡을 실시하는 공정과,
    상기 가장자리부에 절곡이 실시된 상태에서, 상기 시트부재의 상기 표면 및 상기 가장자리부에 있어서의 상기 이면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키도록, 수지 봉지를 행하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 6항에 있어서,
    상기 굴곡부 형성수단이, 상기 시트부재의 단부에 있어서 상기 이면에 설치된 돌기인 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 6항에 있어서,
    상기 굴곡부 형성수단이, 상기 몰드 금형에 있어서의 상기 캐비티 바닥면에 설치되고, 상기 캐비티 내부로 돌출이 가능한 핀인 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 6항에 있어서,
    상기 굴곡부 형성수단이, 상기 몰드 금형에 있어서 상기 캐비티 바닥면에 설치된 볼록부인 것을 특징으로 하는 반도체장치의 제조방법.
  10. 바닥면을 갖는 전기전도성의 히트 스프레더와,
    표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
    상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
    상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
    상기 가장자리부는, 상기 이면에, 상기 가장자리부의 선단에 걸쳐 상기 표면측으로 움푹 들어간 단차를 형성하도록 얇게 된 박후부를 갖고,
    상기 봉지 수지체가 상기 시트부재의 상기 단차를 덮는 것을 특징으로 하는 반도체장치.
  11. 바닥면을 갖는 전기전도성의 히트 스프레더와,
    표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
    상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
    상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
    상기 가장자리부의 상기 표면에는, 적어도 1개의 볼록부 또는 오목부가 설치된 것을 특징으로 하는 반도체장치.
  12. 제 11항에 있어서,
    상기 적어도 1개의 볼록부는,
    상기 가장자리부에 있어서 적어도 상기 바닥면의 코너의 근방에 설치되고 상기 시트부재의 중앙부분보다도 상기 표면측으로 볼록하게 되는 단차를 포함하는 것을 특징으로 하는 반도체장치.
  13. 제 11항에 있어서,
    상기 가장자리부의 상기 표면은, 상기 시트부재의 중앙부의 상기 표면보다도 표면 거칠기가 커지도록 설치된 오목 및 볼록으로 이루어진 요철부를 갖고,
    상기 적어도 1개의 볼록부가, 상기 요철부의 볼록이고,
    상기 적어도 1개의 오목부가, 상기 요철부의 오목인 것을 특징으로 하는 반도체장치.
  14. 제 11항에 있어서,
    상기 적어도 1개의 볼록부는, 상기 가장자리부에 설치되고 상기 봉지 수지체와 접하는 면으로 볼록하게 되는 산 및 골의 형상을 포함하는 것을 특징으로 하는 반도체장치.
  15. 제 11항에 있어서,
    상기 적어도 1개의 오목부는, 상기 가장자리부에 설치된 복수의 홈을 포함하는 것을 특징으로 하는 반도체장치.
  16. 바닥면을 갖는 전기전도성의 히트 스프레더와,
    표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하고 또한 상기 바닥면의 가장자리로부터 돌출된 가장자리부를 구비한 시트부재와,
    상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
    상기 시트부재의 상기 표면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 시트부재의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비하고,
    상기 시트부재가, 상기 표면측에 위치하는 절연층과 상기 절연층보다도 상기 이면측에 위치하는 금속층을 적층한 것이고,
    상기 가장자리부에는, 상기 표면과 상기 이면을 관통하는 적어도 1개의 관통공이 설치되고,
    상기 금속층의 상기 이면측의 면에 있어서 상기 관통공의 가장자리에는, 상기 이면측으로 돌출하는 버가 설치되어 있고,
    상기 봉지 수지체는, 상기 가장자리부의 상기 이면에 있어서 상기 버가 설치된 부분을 덮는 것을 특징으로 하는 반도체장치.
  17. 바닥면을 갖는 전기전도성의 히트 스프레더와,
    표면 및 이면을 구비하고, 상기 표면과 상기 이면을 전기적으로 절연하고, 상기 표면이 상기 히트 스프레더의 상기 바닥면에 접하는 절연 시트와,
    상기 절연 시트의 상기 이면에 접하고, 상기 절연 시트의 가장자리로부터 돌출된 가장자리부를 구비하고, 상기 가장자리부가 상기 히트 스프레더측을 향하는 윗면을 구비한 금속 시트와,
    상기 히트 스프레더에 고정되고, 상기 히트 스프레더와 전기적으로 접속된 반도체 소자와,
    상기 금속 시트의 상기 윗면, 상기 히트 스프레더, 및 상기 반도체 소자를 봉지하고, 또한 상기 금속 시트의 상기 이면의 적어도 일부를 노출시키는 봉지 수지체를 구비한 것을 특징으로 하는 반도체장치.
  18. 제 17항에 있어서,
    상기 금속 시트의 상기 가장자리부는, 상기 윗면에 설치된, 적어도 1개의 볼록부 또는 오목부를 구비한 것을 특징으로 하는 반도체장치.
  19. 제 17항에 있어서,
    상기 금속 시트의 상기 가장자리부는, 상기 히트 스프레더의 코너의 근방 또는 상기 히트 스프레더의 변을 따라 설치되고 또한 상기 윗면측으로 볼록하게 되는 굴곡부를 구비하고,
    상기 봉지 수지체는, 상기 굴곡부에 있어서 상기 금속 시트의 이면을 덮는 것을 특징으로 하는 반도체장치.
KR1020147021760A 2012-02-22 2012-02-22 반도체장치 및 반도체장치의 제조방법 KR101591643B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/054293 WO2013124988A1 (ja) 2012-02-22 2012-02-22 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20140112055A true KR20140112055A (ko) 2014-09-22
KR101591643B1 KR101591643B1 (ko) 2016-02-05

Family

ID=49005210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147021760A KR101591643B1 (ko) 2012-02-22 2012-02-22 반도체장치 및 반도체장치의 제조방법

Country Status (6)

Country Link
US (1) US9466548B2 (ko)
JP (1) JP5858135B2 (ko)
KR (1) KR101591643B1 (ko)
CN (1) CN104137252B (ko)
DE (1) DE112012005920B4 (ko)
WO (1) WO2013124988A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5940257B2 (ja) * 2011-08-01 2016-06-29 株式会社三井ハイテック リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
KR101833651B1 (ko) * 2013-09-11 2018-02-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
WO2015145752A1 (ja) * 2014-03-28 2015-10-01 三菱電機株式会社 半導体モジュールおよび半導体モジュールを搭載した駆動装置
JP2016162888A (ja) * 2015-03-02 2016-09-05 株式会社デンソー 電子装置
JP2019012712A (ja) * 2015-11-20 2019-01-24 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
DE102015120341A1 (de) * 2015-11-24 2017-05-24 Snaptrack, Inc. Bauelement mit Wärmeableitung
WO2017168537A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 樹脂封止型電力半導体装置の製造方法
WO2017217328A1 (ja) 2016-06-14 2017-12-21 三菱電機株式会社 半導体装置
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
TWI746883B (zh) 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
JP6810279B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 電子部品
JP2019096731A (ja) * 2017-11-22 2019-06-20 トヨタ自動車株式会社 半導体装置
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination
US10998255B2 (en) 2018-07-12 2021-05-04 Nxp Usa, Inc. Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
JP2020088200A (ja) * 2018-11-27 2020-06-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10998256B2 (en) 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
US11469149B2 (en) * 2019-11-15 2022-10-11 Semtech Corporation Semiconductor device and method of forming mold degating structure for pre-molded substrate
JP7491707B2 (ja) * 2020-03-09 2024-05-28 日立Astemo株式会社 電気回路体、電力変換装置、および電気回路体の製造方法
EP3951863A1 (de) * 2020-08-07 2022-02-09 Siemens Aktiengesellschaft Kontaktsystem mit zuverlässiger isolierung
CN112635419A (zh) * 2020-12-22 2021-04-09 国网智慧能源交通技术创新中心(苏州)有限公司 一种逆变器igbt模块的封装结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357249A (ja) 1989-07-25 1991-03-12 Mitsubishi Electric Corp 半導体装置
JPH05299528A (ja) 1992-04-16 1993-11-12 Mitsubishi Electric Corp 集積回路装置
JPH06302722A (ja) 1993-04-19 1994-10-28 Nippon Steel Corp 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH06334069A (ja) 1993-05-24 1994-12-02 Toyota Autom Loom Works Ltd ヒートスプレッダを内蔵した半導体パッケージ
JPH088373A (ja) 1994-06-23 1996-01-12 Toshiba Corp 放熱装置
JPH0878578A (ja) 1994-09-08 1996-03-22 Sanyo Special Steel Co Ltd 放熱基板用材料及びその製造方法
KR200171663Y1 (ko) 1994-10-27 2000-03-02 김영환 반도체패키지
JPH10261744A (ja) 1997-01-17 1998-09-29 Toshiba Corp 半導体装置及びその製造方法
JPH1187567A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 半導体装置
EP0962974B1 (en) 1998-05-28 2005-01-26 Hitachi, Ltd. Semiconductor device
JP3440824B2 (ja) 1998-05-28 2003-08-25 株式会社日立製作所 半導体装置
JP2000340719A (ja) 1999-05-26 2000-12-08 Hitachi Ltd パワー半導体装置
JP3807354B2 (ja) 2001-08-06 2006-08-09 株式会社デンソー 半導体装置
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP2005210006A (ja) 2004-01-26 2005-08-04 Toshiba Corp 半導体装置
JP2006086342A (ja) 2004-09-16 2006-03-30 Toyota Motor Corp 樹脂封入型半導体装置
JP2006179538A (ja) 2004-12-21 2006-07-06 Hitachi Ltd 半導体パワーモジュール
JP4458028B2 (ja) 2005-11-29 2010-04-28 三菱電機株式会社 半導体装置
JP4904104B2 (ja) * 2006-07-19 2012-03-28 三菱電機株式会社 半導体装置
JP2008258435A (ja) 2007-04-05 2008-10-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4867793B2 (ja) 2007-05-25 2012-02-01 株式会社豊田自動織機 半導体装置
JP5071719B2 (ja) 2008-02-18 2012-11-14 三菱電機株式会社 電力用半導体装置
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
JP2010267794A (ja) 2009-05-14 2010-11-25 Mitsubishi Electric Corp パワーモジュール
JP5279632B2 (ja) * 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
KR101067980B1 (ko) 2009-12-28 2011-09-26 주식회사 케이이씨 전력 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20140353814A1 (en) 2014-12-04
CN104137252A (zh) 2014-11-05
DE112012005920B4 (de) 2022-03-24
KR101591643B1 (ko) 2016-02-05
JP5858135B2 (ja) 2016-02-10
US9466548B2 (en) 2016-10-11
DE112012005920T5 (de) 2014-11-27
CN104137252B (zh) 2017-07-14
WO2013124988A1 (ja) 2013-08-29
JPWO2013124988A1 (ja) 2015-05-21

Similar Documents

Publication Publication Date Title
KR101591643B1 (ko) 반도체장치 및 반도체장치의 제조방법
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP2015195415A (ja) 半導体装置および半導体装置の製造方法
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US9006784B2 (en) Semiconductor device and manufacturing method thereof
US8536687B2 (en) Semiconductor device having separated heatsink and chip mounting portion
EP2700095A2 (en) Semiconductor device and manufacturing method thereof
US9337129B2 (en) Semiconductor device and method of manufacturing the same
JP2019212833A (ja) 半導体装置およびその製造方法
US20210225744A1 (en) Leadframe, Encapsulated Package with Punched Lead and Sawn Side Flanks, and Corresponding Manufacturing Method
US20160343630A1 (en) Semiconductor device and manufacturing method of the same
US20170069563A1 (en) Semiconductor package and method of manufacturing semiconductor package
KR101833651B1 (ko) 반도체 장치 및 그 제조 방법
CN111095537A (zh) 半导体装置及具备该半导体装置的功率转换装置
US10957633B2 (en) Semiconductor device packaging assembly, lead frame strip and unit lead frame with trenches or grooves for guiding liquefied molding material
US11978692B2 (en) Semiconductor package, semiconductor module and methods for manufacturing a semiconductor package and a semiconductor module
US10985030B2 (en) Method for manufacturing semiconductor device
JP2002231872A (ja) リードフレーム
JP2017195344A (ja) 半導体装置の製造方法および半導体装置
US20220199478A1 (en) Semiconductor Packages and Methods for Manufacturing Thereof
CN112768427A (zh) 氮化镓hemt的封装结构及封装方法
US20230378031A1 (en) Semiconductor module and method for manufacturing semiconductor module
US11848243B2 (en) Molded semiconductor package having a substrate with bevelled edge
US20230298956A1 (en) Semiconductor packages including a package body with grooves formed therein

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)