KR20140096613A - 쉬프트 레지스터와 이의 구동방법 - Google Patents

Abstract

본 발명의 쉬프트 레지스터는 게이트 전극에 인가되는 스타트 신호에 의해 턴온되어 고전위 구동 전압의 펄스 신호를 제1 노드에 공급하는 제1 스위칭 TFT(thin film transistor); 상기 제1 노드에 형성된 고전위 구동 전압의 펄스 신호에 의해 턴온되어 클럭 신호가 인가되는 동안 출력단으로 출력 신호를 출력하는 풀업 TFT; 상기 클럭 신호에 의해 부스팅 된 출력 신호에 의해 턴온되어 상기 고전위 구동 전압을 상기 제1 노드에 공급하는 제2 스위칭 TFT; 게이트 전극에 공급되는 리셋 신호에 의해 턴온되어 저전위 구동 전압을 상기 제1 노드에 공급하는 제3 스위칭 TFT; 및 게이트 전극에 공급되는 상기 리셋 신호에 의해 턴온되어 상기 저전위 구동 전압을 상기 출력단에 공급하여 상기 출력 신호를 하강시키는 풀다운 TFT를 포함하는 복수의 스테이지로 구성된다.

Description

쉬프트 레지스터와 이의 구동방법{SHIFT REGISTER AND METHOD FOR DRIVING THE SAME}

본 발명은 구동 신뢰성이 향상된 쉬프트 레지스터와 이의 구동방법에 관한 것이다.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이에 부응하여 액정 디스플레이 장치(LCD), 플라즈마 디스플레이 장치(PDP), 유기발광 디스플레이 장치(OLED) 등의 상용화되었다.

이러한, 디스플레이 장치들의 게이트 구동 회로는 복수의 게이트 라인에 게이트 펄스를 순차적으로 공급하기 위한 쉬프트 레지스터를 포함하고 있다. 상기 쉬프트 레지스터는 복수의 트랜지스터 및 커패시터를 포함하는 복수의 스테이지를 통해 게이트 펄스를 순차적으로 출력한다.

최근에는, GIP(gate in panel) 방식이 적용하여 상기 쉬프트 레지스터의 TFT(thin film transistor)를 디스플레이 패널의 기판에 내장시키고 있다.

GIP 방식의 쉬프트 레지스터를 구성하는 TFT는 표시 패널에 형성된 각 화소의 TFT에 게이트 펄스를 공급하는 역할을 한다. 따라서, 이동도, 누설 전류 등과 같은 기본적인 TFT의 특성뿐만 아니라, 장기간 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. TFT의 반도체층은 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다.

이러한, 문제점을 해결하기 위해 최근에는 산화물(Oxide) 반도체를 TFT의 반도체층으로 이용하는 연구가 진행되고 있다. 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 산화물 반도체를 TFT의 반도체층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 저온에서 TFT를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.

도 1은 산화물 TFT를 포함하는 종래 기술에 따른 쉬프터 레지스터의 회로도이고, 도 2는 도 1에 도시된 쉬프트 레지스터의 구동 파형을 나타내는 도면이다. 도 1에서는 쉬프트 레지스터를 구성하는 복수의 스테이지 중에서 하나의 스테이지의 회로를 도시하고 있다.

도 1 및 도 2를 참조하면, 종래 기술에 따른 쉬프트 레지스터는 입력된 스타트 신호(VST), 리셋 신호(RST), 복수의 클럭 신호(CLK, CLKB), 초기화 신호(Vinitial) 및 구동 전원(VDD, VSS)를 이용하여 고전위 구동 전압(VDD) 또는 저전위 구동 전압(VSS) 레벨의 스캔 신호를 생성하고, 복수의 스테이지에서 생성된 스캔 신호를 순차적으로 디스플레이 패널의 게이트 라인에 공급한다. 이를 위해, 쉬프트 레지스터의 각 스테이지는 제1 TFT(T1) 내지 제8 TFT(T8) 및 커패시터(C)를 포함하여 구성된다.

제1 TFT(T1) 내지 제6 TFT(T6)은 스위칭 TFT로써, 스타트 신호(VST), 리셋 신호(RST), 부스팅 클럭 신호(CLKB) 또는 초기화 신호(Vinitial)에 의해 턴온되어 Q 노드 또는 QB 노드에 구동 전압(VDD, VSS)을 공급한다.

제7 TFT(T7)은 고 전위 전압(VDD)을 출력시키기 위한 풀업(full up) TFT로써, Q 노드에 입력된 신호에 의해 턴온되어 출력단(OUT)에 고 전위 전압의 스캔 신호를 출력시킨다.

제8 TFT(T8)은 저 전위 전압(VSS)을 출력시키기 위한 풀다운(full down) TFT로써, QB 노드에 입력된 신호에 의해 턴온되어 출력단에 저 전위 전압의 스캔 신호를 출력시킨다. 즉, 고 전위 전압의 스캔 신호를 저 전위 전압 레벨로 낮춘다.

여기서, 제4 TFT(T4)와 제8 TFT(T8)의 게이트 노드인 QB 노드는 1프레임 기간 중에서 대부분의 시간 동안(90% 이상의 시간 동안) 하이 전압을 유지하게 된다.

도 3은 종래 기술에 따른 GIP 방식의 쉬프트 레지스터를 구성하는 산화물 TFT(Oxide TFT)의 포지티브 바이어스 열화(PBTS: Positive Bias Temperature Stress) 특성을 나타내는 도면이다.

도 3을 참조하면, QB 노드에 접속된 제4 TFT(T4) 및 제8 TFT(T8, 풀다운 TFT)는 포지티브 바이어스 열화(PBTS)로 인해 문턱 전압(Vth)가 포지티브 방향으로 쉬프트 된다. 이러한, 제4 TFT(T4) 및 제8 TFT(T8, 풀다운 TFT)의 쉬프트로 인해 폴링 타임(falling time) 동작에 영향을 주는 문제점이 있다.

종래 기술에 따른 쉬프트 레지스터는 클럭 신호(CLK)의 부스팅(Boosting)을 이용하여 출력 신호(VGH, VGL)을 만들기 때문에, 출력 신호는 클럭 신호의 폭(CLK width)에 영향을 받게된다. 신호의 출력 시간을 증가시키기 위해서는 클럭 신호의 폭(CLK width)를 증가시켜야 하지만, 클럭 신호의 폭이 증가되면 하이 출력 신호(VGH)와 로우 출력 신호(VGL)가 오버랩되어 쉬프트 레지스터가 정상적으로 동작하지 못하는 문제점이 있다.

또한, 제4 TFT(T4) 및 제8 TFT(T8, 풀다운 TFT)가 열화되면 Q 노드에 인가된 신호의 노이즈가 증가하게 되어 멀티 출력(multi output)에 불량이 발생되고, QB 노드의 전압을 저전위 구동 전압(VSS)으로 낮추는 제6 TFT(T6)의 출력 특성을 감소시켜 GIP 쉬프트 레지스터의 구동 신뢰성을 떨어뜨리게 되는 문제점이 있다.

산화물 TFT의 열화(BTS: Bias Temperature Stress) 특성은 게이트 바이어스(gate bias)의 전압준위, 시간 및 온도에 영향을 받게되며, 네거티브 바이어스 열화(NBTS)에 비해 포지티브 바이어스 열화(PBTS)가 문턱 전압(Vth) 쉬프트 현상이 뚜렷하게 발생한다.

따라서, 산화물 TFT를 포함하는 GIP 방식의 쉬프트 레지스터를 적용하면, 구동 시간에 따른 TFT의 열화로 인해 쉬프트 레지스터의 구동 신뢰성이 저하되고, 출력 신호에 왜곡이 발생되어는 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, GIP(gate in panel) 방식의 쉬프트 레지스터를 구성하는 TFT의 열화를 개선하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, GIP 방식의 쉬프트 레지스터의 구동 신뢰성을 높이고, 출력 신호의 왜곡이 발생되는 것을 방지하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 쉬프트 레지스터의 로직을 간소화시켜 네로우 베젤(narrow bezel)의 액정 패널을 형성할 수 있도록 하는 것을 기술적 과제로 한다.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 쉬프트 레지스터는 게이트 전극에 인가되는 스타트 신호에 의해 턴온되어 고전위 구동 전압의 펄스 신호를 제1 노드에 공급하는 제1 스위칭 TFT(thin film transistor); 상기 제1 노드에 형성된 고전위 구동 전압의 펄스 신호에 의해 턴온되어 클럭 신호가 인가되는 동안 출력단으로 출력 신호를 출력하는 풀업 TFT; 상기 클럭 신호에 의해 부스팅 된 출력 신호에 의해 턴온되어 상기 고전위 구동 전압을 상기 제1 노드에 공급하는 제2 스위칭 TFT; 게이트 전극에 공급되는 리셋 신호에 의해 턴온되어 저전위 구동 전압을 상기 제1 노드에 공급하는 제3 스위칭 TFT; 및 게이트 전극에 공급되는 상기 리셋 신호에 의해 턴온되어 상기 저전위 구동 전압을 상기 출력단에 공급하여 상기 출력 신호를 하강시키는 풀다운 TFT를 포함하는 복수의 스테이지로 구성되는 것을 특징으로 한다.

본 발명은 GIP(gate in panel) 방식의 쉬프트 레지스터를 구성하는 TFT들의 열화를 개선할 수 있다.

본 발명은 GIP 방식의 쉬프트 레지스터의 구동 신뢰성을 높이고, 출력 신호의 왜곡이 발생되는 것을 방지할 수 있다.

본 발명은 GIP 방식의 쉬프트 레지스터의 로직을 간소화시켜, 네로우 베젤(narrow bezel)의 액정 패널을 형성할 수 있다.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.

도 1은 산화물 TFT를 포함하는 종래 기술에 따른 쉬프터 레지스터의 회로도이다.
도 2는 도 1에 도시된 쉬프트 레지스터의 구동 파형을 나타내는 도면이다.
도 3은 종래 기술에 따른 GIP 방식의 쉬프트 레지스터를 구성하는 산화물 TFT(Oxide TFT)의 포지티브 바이어스 열화(Positive Bias Temperature Stress) 특성을 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 쉬프트 레지스터가 적용된 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 쉬프트 레지스터의 회로도이다.
도 6은 본 발명의 실시 예에 따른 쉬프트 레지스터의 구동 파형을 나타내는 도면이다.
도 7은 본 발명의 실시 예에 따른 쉬프트 레지스터의 구동 파형에 따른 스테이지의 구동방법을 나타내는 도면이다.
도 8은 4개의 클럭 신호(CLK)를 이용한 다단 쉬프트 레지스터의 출력 신호를 나타내는 도면이다.
도 9는 본 발명의 실시 예에 따른 쉬프트 레지스터의 TFT 및 시그널 라인이 감소된 효과를 나타내는 도면이다.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 쉬프트 레지스터와 이의 구동방법에 대하여 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 쉬프트 레지스터가 적용된 디스플레이 장치를 개략적으로 나타내는 도면이다.

도 4를 참조하면, 본 발명의 실시 예에 따른 쉬프트 레지스터(110)가 적용된 액정 디스플레이 장치는 화소들이 매트릭스 형태로 배열되어 공급되는 영상 데이터(데이터 전압)에 따라 화상을 표시하는 액정 패널(100); 상기 액정 패널(100)에 광을 공급하는 백라이트 유닛(미도시); 상기 액정 패널(100) 및 백라이트 유닛(미도시)의 광원을 구동시키기 위한 구동 회로부를 포함하여 구성된다.

액정 패널(100)은 대향 합착된 하부 기판(TFT 어레이 기판) 및 상부 기판(컬러필터 어레이 기판)과, 상기 하부 기판과 상부 기판 사이에 형성된 액정층을 포함한다. 하부 기판의 배면에는 하부 편광 필름이 배치되고, 상부 기판의 상면에는 상부 편광 필름이 배치된다.

액정 패널(100)의 상부 기판은 하부 기판의 화소를 경유하여 입사된 광을 색광으로 변환시켜 컬러 영상을 표시하기 위한 컬러 필터를 포함한다.

액정 패널(100)의 하부 기판은 M개의 게이트 라인(G1~Gn)과 N개의 데이터 라인(D1~Dn)을 포함한다. 또한, 하부 기판의 비 표시 영역에 쉬프트 레지스터(110)가 GIP 방식으로 형성되어 있다.

하부 기판에 형성된 게이트 라인들과 데이터 라인들이 교차에 의해 화소가 정의되고, 각 화소는 TFT(Thin Film Transistor) 및 스토리지 커패시터(Cst)를 포함한다. 또한, 액정 패널(100)은 화소에 데이터 전압을 인가하는 화소 전극과 공통 전압(Vcom)을 인가하는 공통 전극을 포함한다.

각 화소의 TFT는 게이트 라인을 통해 공급되는 스캔 신호에 의해 스위칭 되고, TFT가 온(on)되면 데이터 라인을 통해 공급되는 데이터 전압이 화소에 공급된다.

데이터 전압과 공통 전압의 전계차에 의해 각 화소에서 액정의 배열 상태가 변화되고, 액정의 배열을 조절하여 백라이트 유닛에서 입사되는 광의 투과율을 조절함으로써 화상을 표시한다.

구동 회로부는 메인 컨트롤러(200), 쉬프트 레지스터(110, 게이트 드라이버), 백라이트 구동부(미도시) 및 전원 공급부(미도시)를 포함한다.

여기서, 메인 컨트롤러(200)는 타이밍 컨트롤러(T-con) 및 데이터 드라이버가 하나의 칩(one chip)으로 구성된 것으로, TCP(tape carrier package)를 통해 액정 패널(100)의 패드 영역에 형성된 복수의 패드(300)와 연결될 수 있다.

메인 컨트롤러(200)는 디지털 영상 데이터(R, G, B)를 아날로그 영상 데이터(데이터 전압)으로 변환한다. 이후, 액정 패널(100)의 데이터 라인들을 통해 아날로그 데이터 전압을 각 화소에 공급한다.

메인 컨트롤러(200)는 외부로부터의 영상 신호를 프레임 단위로 정렬하여 디지털 영상 데이터(R, G, B)를 생성하고, 생성된 디지털 영상 데이터를 데이터 드라이버에 공급한다.

또한, 메인 컨트롤러(200)는 입력되는 타이밍 신호(TS)를 이용하여 쉬프트 레지스터(110)의 제어를 위한 게이트 제어 신호(GCS) 및 데이터 드라이버의 제어를 위한 데이터 제어 신호(DCS)를 생성한다.

여기서, 타이밍 신호(TS)는 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync), 클럭 신호(CLK)을 포함한다.

게이트 제어 신호(GCS)는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock) 및 게이트 출력 인에이블(GOE: Gate Output Enable) 등을 포함할 수 있다.

데이터 제어 신호(DCS)는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블(SOE: Source Output Enable), 극성 제어 신호(POL: Polarity) 등을 포함할 수 있다.

또한, 메인 컨트롤러(200)는 타이밍 신호(TS)를 이용하여 GIP 방식의 쉬프트 레지스터(110)를 구동시키기 위한 스타트 신호(VST), 리셋 신호(RST), 클럭 신호(CLK) 초기화 신호(Vinitial)를 생성하여 쉬프트 레지스터(110)에 공급한다. 아울러, 쉬프트 레지스터(110)에 구동 전원(VDD, VSS)를 공급한다.

쉬프트 레지스터(110)는 스캔 신호를 생성하여 복수의 게이트 라인 각각에 공급하는 것으로, 액정 패널(100)에 형성된 복수의 게이트 라인에 대응되는 복수의 스테이지를 포함하여 구성된다.

쉬프트 레지스터(110)는 입력된 스타트 신호(VST), 리셋 신호(RST), 클럭 신호(CLK) 초기화 신호(Vinitial)를 이용하여 스캔 신호를 생성하고, 출력 신호로써 상기 스캔 신호를 액정 패널(100)의 게이트 라인들에 순차적으로 공급한다. 이러한, 쉬프트 레지스터(110)는 액정 패널(100)이 대형화됨에 따라 하부 기판의 비표시 영역(패드 영역)의 좌측 및 우측에 형성될 수 있다.

도 5는 본 발명의 실시 예에 따른 쉬프트 레지스터의 회로도이고, 도 6은 본 발명의 실시 예에 따른 쉬프트 레지스터의 구동 파형을 나타내는 도면이다.

도 5 및 도 6을 참조하면, 본 발명의 실시 예에 따른 쉬프트 레지스터(110)를 구성하는 복수의 스테이지 각각은 스위칭 블록(A)과 버퍼 블록(B)을 포함하여 구성된다. 이러한, 쉬프트 레지스터(110)에 스타트 신호(VST), 리셋 신호(RST), 클럭 신호(CLK) 초기화 신호(Vinitial) 및 구동 전원(VDD, VSS)이 공급되어 스캔 신호가 생성된다.

여기서, 스타트 신호(VST)는 출력 신호의 상승(rising)이 시작되도록 하는 펄스 신호이고, 리셋 신호(RST)는 출력 신호의 하강(falling)이 시작되도록 하는 펄스 신호이다. 즉, 스타트 신호(VST)에 의해 출력 신호가 시작되고, 리셋 신호(RST)가 입력될 때까지 출력 신호가 유지된다.

스타트 신호(VST)와 리셋 신호(RST)는 2 수평(2H) 기간에 게이트 온 전압 레벨을 유지한 후 오프되는 펄스 신호로써, 스타트 신호(VST)에 의해 출력 신호의 출력이 개시되고, 리셋 신호(RST)에 의해 출력 신호의 출력이 종료된다. 스타트 신호(VST)와 리셋 신호(RST)는 출력 신호의 개시와 종료를 제어하는 신호이므로 서로 오버랩되지 않는다.

클럭 신호(CLK)는 2 수평(2H) 기간에 게이트 온 전압 레벨을 유지한 후, 일정 기간 동안 기전 전압이 반복되는 클럭 형태를 가지며, 스타트 신호(VST)와 동일 위상 또는 1 수평(1H) 기간이 오버랩 되는 위상을 가질 수 있다. 도 6에서는 클럭 신호(CLK)와 스타트 신호(VST)가 1 수평 기간(1H) 동안 오버랩된 것을 일 예로 도시하고 있다. 그러나, 이에 한정되지 않고, 1/2 클럭 또는 2 클럭 만큼씩 순차적으로 위상이 지연된 클럭 신호가 스테이지(ST)에 입력될 수도 있다.

스위칭 블록(A)은 제1 내지 제3 스위칭 TFT(111, 112, 113), 제1 커패시터(Ca) 및 제2 커패시터(Cb)를 포함한다. 그리고, 버퍼 블록(B)은 풀업 TFT(114) 및 풀다운 TFT(115)를 포함한다.

이러한, 스위칭 블록(A)에 구성된 복수의 스위칭 TFT(111, 112, 113) 및 버퍼 블록(B)에 형성된 풀업 TFT(114)와 풀다운 TFT(115)는 산화물(Oxide)로 이루어지는 N타입의 반도체층 또는 P타입의 반도체층을 포함하여 구성될 수 있다.

스위칭 블록(A)은 입력된 스타트 신호(VST), 리셋 신호(RST) 및 초기화 신호(Vinitial)를 이용하여 출력 신호를 상승(rising)시키고, Q 노드(제1 노드)의 신호를 쉬프트 시킨다. 출력 신호가 하강(falling) 즉, 출력 신호가 저전위 전압이 되도록 한다.

버퍼 블록(B)은 스타트 신호(VST)에 의해 쉬프트되어 입력된 신호에 따라 고전위 구동 전압(VDD) 레벨의 클럭 신호(CLK)를 쉬프트시켜 출력 신호로 출력하고, 고전위 구동 전압(VDD 레벨)의 출력 신호를 리셋 신호(RST)에 따라 저전위 구동 전압(VSS) 레벨로 리셋 시킨다.

여기서, 고전위 구동 전압(VDD)은 +20V~+30V로 공급될 수 있고, 저전위 구동 전압(VSS)는 -10V~-20V로 공급될 수 있다.

도 7은 본 발명의 실시 예에 따른 쉬프트 레지스터의 구동 파형에 따른 스테이지의 구동방법을 나타내는 도면이다.

도 5, 6과 함께 도 7을 결부하여 설명하면, 제1 스위칭 TFT(111)는 게이트 전극에 공급되는 스타트 신호(VST)에 의해 턴온(turn on)된다. 제1 스위칭 TFT(111)의 소스 전극은 제1 전원 라인(L1)에 접속되어 고전위 구동 전압(VDD)이 공급되고, 드레인 전극은 Q 노드(제1 노드)에 접속되어 고전위 구동 전압(VDD)을 Q 노드(제1 노드)에 공급한다.

도 7(A)에 도시된 바와 같이, 제1 스위칭 TFT(111)는 게이트 온 전압 레벨의 스타트 신호(VST)가 공급될 때에만 턴온되어 고전위 구동 전압(VDD)을 Q 노드(제1 노드)로 출력시킨다.

또한, 제1 스위칭 TFT(111)는 게이트 전극에 공급되는 초기화 신호(Vinitial)에 의해 턴온되어 Q 노드(제1 노드)에 고전위 구동 전압(VDD)을 공급하여 Q 노드(제1 노드)를 초기화 시킨다. 이러한, 제1 스위칭 TFT(111)는 초기 문턱 전압(Vth)의 네거티브 쉬프트에 따른 구동 불량 개선을 위해서 더블 게이트(double gate) 구조로 형성되어 있다.

제2 스위칭 TFT(112)의 게이트 전극은 출력단(OUT)과 연결된 제2 노드(n2)에 접속되어 있다. 제2 스위칭 TFT(112)의 소스 전극은 제1 전원 라인(L1)에 접속되어 고전위 구동 전압(VDD)이 공급되고, 드레인 전극은 Q 노드(제1 노드)에 접속되어 고전위 구동 전압(VDD)을 Q 노드(제1 노드에 공급한다.

여기서, 제2 스위칭 TFT(112)는 클럭 신호(CLK)가 종료된 이후, Q 노드(제1 노드)의 전압이 2VDD 레벨에서 고전위 구동 전압(VDD) 이하로 떨어질 때, 클럭 신호(CLK)에 의해 부스팅 된 출력 신호에 의해 턴온되어 Q 노드(제1 노드)를 일정하게 고전위 구동 전압(VDD)으로 유지시킨다. 이러한, 제2 스위칭 TFT(112)가 턴온되어, Q 노드(제1 노드)와 제2 노드(n2) 사이에 형성된 제1 커패시터(Ca)에 고전위 구동 전압(VDD)을 충전시킨다.

제3 스위칭 TFT(113)는 게이트 전극에 공급되는 리셋 신호(RST)에 의해 턴온된다. 제3 스위칭 TFT(113)의 소스 전극은 제2 전원 라인(L2)에 접속되어 저전위 구동 전압(VSS)이 공급되고, 드레인 전극은 Q 노드(제1 노드)에 접속되어 저전위 구동 전압(VSS)을 Q 노드(제1 노드)에 공급한다.

도 7(B)에 도시된 바와 같이, 제3 스위칭 TFT(113)는 게이트 온 전압 레벨의 리셋 신호(RST)가 공급될 때에만 턴온되어 저전위 구동 전압(VSS)을 Q 노드(제1 노드)로 출력시킨다.

제1 커패시터(Ca)의 제1 단자는 Q 노드(제1 노드)에 접속되고, 제2 단자는 출력단(OUT)과 연결된 제2 노드(n2)에 접속되어 있다. 이러한, 제1 제1 커패시터(Ca)는 Q 노드(제1 노드)를 일정하게 고전위 구동 전압(VDD)으로 유지시켜 클럭 신호(CLK)에 의해 부스팅 된 출력단OUT)에 출력 신호의 노이즈(noise)를 제거시킨다.

제2 커패시터(Cb)의 제1 단자는 Q 노드(제1 노드)에 접속되고, 제2 단자는 리셋 신호(RST)가 공급되는 제3 노드(n3)에 접속되어 있다. 이러한, 제2 커패시터(Cb)는 Q 노드(제1 노드) 및 제3 노드(n3)를 일정한 전압으로 유지시켜 리셋 신호(RST)의 노이즈(noise)를 제거시킨다.

풀업 TFT(114)의 게이트 전극은 Q 노드(제1 노드)에 접속되어 있고, Q 노드(제1 노드)에 인가된 고전위 구동 전압(VDD) 레벨의 펄스 신호에 의해 턴온된다. 풀업 TFT(114)의 소스 전극에는 고전위 구동 전압(VDD) 레벨의 클럭 신호(CLK)가 공급된다. 풀업 TFT(114)의 드레인 전극은 출력단(OUT)에 접속되어 고전위 구동 전압(VDD)의 출력 신호를 출력단(OUT)으로 출력시킨다.

도 7(A)에 도시된 바와 같이, 풀업 TFT(114)는 스타트 신호(VST)에 의해 Q 노드(제1 노드)에 인가된 고전위 구동 전압(VDD)의 클럭 신호에 의해 턴온된다. 풀업 TFT(114)는 상기 클럭 신호(CLK)가 인가되는 동안에 출력단(OUT)으로 출력 신호를 출력시키고, 리셋 신호(RST) 신호에 동기되어 오프(Off) 된다. 즉, 풀업 TFT(114)는 고전위 구동 전압(VDD) 레벨의 클럭 신호(CLK)를 이용하여 출력 신호를 상승(rising)시켜 출력단(OUT)으로 출력시킨다.

여기서, 스타트 신호(VST)에 의해 Q 노드(제1 노드)가 고전위 구동 전압(VDD)으로 셋팅 되어 풀업 TFT(114)가 턴온되고, 클럭 신호(CLK)에 의해 출력단을 2VDD 레벨로 부스트랩(Bootstrap) 시킨다.

도 6 및 도 7(B)에 도시된 바와 같이, 클럭 신호(CLK)가 종료되면 풀업 TFT(114)가 턴오프(turn off)되어 출력단의 전압이 2VDD 레벨에서 VDD 레벨로 하강한다. 이후, 리셋 신호가(RST) 제3 스위칭 TFT(113) 및 풀다운 TFT(115)에 인가되기 전까지 일정 시간 동안(예로서, 2.0us~2.5us) VDD 레벨을 유지하게 된다.

풀다운 TFT(115)의 게이트 전극은 제3 노드(n3)에 접속되어 있다. 풀다운 TFT(115)의 소스 전극은 제2 전원 라인(L2)에 접속되어 저전위 구동 전압(VSS)이 공급된다. 풀다운 TFT(115)의 드레인 전극은 출력단(OUT)에 접속되어 있다.

도 7(B)에 도시된 바와 같이, 풀다운 TFT(115)는 제3 노드(n3)에 인가되는 고전위 구동 전압(VDD)의 리셋 신호(RST)에 의해 턴온되어 출력단의 출력 신호를 저전위 구동 전압(VSS)으로 하강(falling) 시킨다.

본 발명의 실시 예에 따른 쉬프트 레지스터는 제1 스위칭 TFT(111)가 턴온될 때에는 Q 노드(제1 노드)에 고전위 구동 전압(VDD)이 공급되고, 제3 스위칭 TFT(113)가 턴온될 때에는 Q 노드(제1 노드)에 저전위 구동 전압(VSS)이 공급된다. 이를 통해, Q 노드(제1 노드)에 접속된 풀업 TFT(114)가 포지티브 또는 네거티브로 열화되는 것을 방지할 수 있다.

도 8은 4개의 클럭 신호(CLK)를 이용한 다단 쉬프트 레지스터의 출력 신호를 나타내는 도면이다.

도 8에 도시된 바와 같이, 2 수평(2H) 기간 중 1 수평(1H) 기간이 오버랩(overlap) 된 4개의 클럭 신호(CLK)를 이용하여 다단 쉬프트 레지스터의 출력 신호를 생성할 수 있다. 즉, 상기 4개의 클럭 신호(CLK)가 m개의 스테이지에 순차적으로 인가되어, m개의 스테이지에서 순차적으로 출력신호가 생성되게 된다. 도 7에서는 m개의 스테이지 중에서 N-1 번째 스테이지, N 번째 스테이지, N+1 번째 스테이지 및 N+2 번째 스테이지에 대한 출력 신호의 타이밍 나타내고 있다.

쉬프트 레지스터를 구성하는 m개의 스테이지(ST1 내지 STm) 각각의 출력 라인들은 액정 패널에 형성된 m개의 게이트 라인(GL1 내지 GLm)에 각각 접속된다.

m개의 스테이지(ST1 내지 STm) 각각은 상기 스타트 펄스 신호(SVST)에 의해 구동이 시작되어, 클럭 신호들(CLK1~CLK4)에 따라 1 수평(1H) 기간만큼씩 순차적으로 쉬프트되는 게이트 온 전압 레벨의 출력 신호(out)를 출력한다. 이에 따라, 복수의 게이트 라인(GL1 내지 GLm) 각각에는 일정 수평 기간 동안 게이트 온 전압 레벨(VDD)의 스캔 펄스가 공급되고, 일정 수평 기간 이후에는 게이트 오프 전압 레벨의 저전위 구동 전압(VSS)이 공급되도록 할 수 있다.

본 발명의 실시 예에 따른 쉬프트 레지스터는 종래 기술의 쉬프트 레지스터에 필수적으로 존재하던 QB 노드를 제거하여, QB 노드의 포지티브 바이어스 열화(PBTS) 현상을 제고하고 GIP 방식의 쉬프트 레지스터의 구동 신뢰성을 높일 수 있다.

도 9는 본 발명의 실시 예에 따른 쉬프트 레지스터의 TFT 및 시그널 라인이 감소된 효과를 나타내는 도면이다.

도 9를 참조하면, 본 발명의 실시 예에 따른 쉬프트 레지스터와 종래 기술에 따른 쉬프트 레지스터의 로직을 비교하여 살펴보면, 각 스테이지 별로 출력 신호의 상승 및 하강을 위한 스위칭 TFT의 개수를 3개 감소시킬 수 있다.

또한, 종래 기술에 따른 쉬프트 레지스터에서는 입력 신호 라인(input signal line)이 7개가 형성된 반면, 본 발명에서는 종래 기술에 형성되어 있던 QB 노드에 클럭 신호(CLKB)를 공급하는 신호 라인(signal line)을 삭제하여 6개의 입력 신호 라인이 형성되어 있다.

이를 통해, TFT 및 신호 라인의 개수를 감소시켜 기존 대비 쉬프트 레지스터를 형성하기 위한 GIP의 로직 면적을 20% 줄일 수 있고, 네로우 베젤(narrow bezel) 설계를 가능토록 하여 제품의 경쟁력을 높일 수 있다.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 액정 패널 110: 쉬프트 레지스터
111: 제1 스위칭 TFT 112: 제2 스위칭 TFT
113: 제3 스위칭 TFT 114: 풀업 TFT
115: 풀다운 TFT Ca: 제1 커패시터
Cb: 제2 커패시터 ST: 스테이지
200: 메인 컨트롤러 300: 패드

Claims (10)

1. 게이트 전극에 인가되는 스타트 신호에 의해 턴온되어 고전위 구동 전압의 펄스 신호를 제1 노드에 공급하는 제1 스위칭 TFT(thin film transistor);
   상기 제1 노드에 형성된 고전위 구동 전압의 펄스 신호에 의해 턴온되어 클럭 신호가 인가되는 동안 출력단으로 출력 신호를 출력하는 풀업 TFT;
   상기 클럭 신호에 의해 부스팅 된 출력 신호에 의해 턴온되어 상기 고전위 구동 전압을 상기 제1 노드에 공급하는 제2 스위칭 TFT;
   게이트 전극에 공급되는 리셋 신호에 의해 턴온되어 저전위 구동 전압을 상기 제1 노드에 공급하는 제3 스위칭 TFT; 및
   게이트 전극에 공급되는 상기 리셋 신호에 의해 턴온되어 상기 저전위 구동 전압을 상기 출력단에 공급하여 상기 출력 신호를 하강시키는 풀다운 TFT를 포함하는 복수의 스테이지로 구성된 것을 특징으로 하는 쉬프트 레지스터.
2. 제1 항에 있어서,
   제1 단자가 상기 제1 노드에 접속되고 제2 단자가 상기 출력 단과 연결된 제2 노드에 접속되며, 상기 제1 노드를 일정한 전압으로 유지시켜 상기 출력 신호의 노이즈를 제거하는 제1 커패시터를 더 포함하는 것을 특징으로 하는 쉬프트 레지스터.
3. 제1 항에 있어서,
   제1 단자가 상기 제1 노드에 접속되고 제2 단자가 상기 리셋 신호가 공급되는 제3 노드에 접속되며, 상기 제3 노드를 일정한 전압으로 유지시켜 상기 리셋 신호의 노이즈를 제거하는 제2 커패시터를 더 포함하는 것을 특징으로 하는 쉬프트 레지스터.
4. 제1 항에 있어서,
   상기 풀업 TFT는 고전위 구동 전압 레벨의 클럭 신호를 이용하여 상기 출력 신호를 상승시켜 상기 출력단으로 출력시키는 것을 특징으로 하는 쉬프트 레지스터.
5. 제1 항에 있어서,
   상기 제2 스위칭 TFT는 상기 클럭 신호가 종료된 후, 상기 제1 노드의 전압이 상기 고전위 구동 전압 이하로 떨어질 때 턴온되어 상기 제1 노드를 상기 고전위 구동 전압으로 유지시키는 것을 특징으로 하는 쉬프트 레지스터.
6. 제1 항에 있어서,
   상기 제1 스위칭 TFT의 게이트 전극에는 상기 스타트 신호가 공급되고, 소스 전극은 상기 고전위 구동 전압이 공급되는 제1 전원 라인에 접속되고, 드레인 전극은 상기 제1 노드에 접속되며,
   상기 제2 스위칭 TFT의 게이트 전극은 상기 출력단에 접속되고, 소스 전극은 상기 제1 전원 라인에 접속되고, 드레인 전극은 상기 제1 노드에 접속되며,
   상기 제3 스위칭 TFT의 게이트 전극에는 상기 리셋 신호가 공급되고, 소스 전극은 상기 저전위 구동 전압이 공급되는 제2 전원 라인에 접속되고, 드레인 전극은 상기 제1 노드에 접속되며,
   상기 풀업 TFT의 게이트 전극은 상기 제1 노드에 접속되고, 소스 전극은 상기 클럭 신호게 인가되는 신호 라인에 접속되고, 드레인 전극은 상기 출력단에 접속되며,
   상기 풀다운 TFT의 게이트 전극은 상기 리셋 신호가 인가되는 제3 노드에 접속되고, 소스 전극은 상기 저전위 구동 전압이 공급되는 제2 전원 라인에 접속되고, 드레인 전극은 상기 출력단에 접속된 것을 특징으로 하는 쉬프트 레지스터.
7. 제1 항에 있어서,
   상기 제1 스위칭 TFT는 더블 게이트 구조로 형성되고, 게이트 전극에 공급되는 초기화 신호에 의해 턴온되어 상기 제1 노드에 상기 고전위 구동 전압을 공급하는 것을 특징으로 하는 쉬프트 레지스터.
8. 제1 항에 있어서,
   상기 스타트 신호(VST)에 의해 상기 제1 노드에 고전위 구동 전압이 형성되어 상기 풀업 TFT가 턴온되고, 상기 풀업 TFT가 턴온되어 클럭 신호를 통해 출력단을 부스트랩(Bootstrap) 시키는 것을 특징으로 하는 쉬프트 레지스터.
9. 제1 항 내지 제8 항 중 어느 한 항의 쉬프트 레지스터의 구동방법에 있어서,
   클럭 신호에 의해 풀업 TFT가 턴온되어 출력단에 2배의 고전위 구동 전압이 형성되고,
   상기 클럭 신호가 종료되면 상기 풀업 TFT가 턴오프되어 상기 출력단의 전압이 상기 2배의 고전위 구동 전압에서 고전위 구동 전압으로 하강하고,
   리셋 신호가 풀다운 TFT에 인가되기 전까지 일정 시간 동안 상기 출력단의 전압이 상기 고전위 구동 전압으로 유지되고,
   상기 리셋 신호에 의해 상기 출력단의 전압이 상기 저전위 전압으로 하강되는 것을 특징으로 하는 쉬프트 레지스터의 구동방법.
10. 제9 항에 있어서,
    2수평 기간 중 1수평 기간이 오버랩 된 4개의 클럭 신호가 복수의 스테이지에 순차적으로 인가되어, 1수평 기간만큼 순차적으로 쉬프트되는 출력 신호를 출력시키는 것을 특징으로 하는 쉬프트 레지스터의 구동방법.

Images