KR20140086624A - 질화물 반도체 발광 소자 - Google Patents

질화물 반도체 발광 소자 Download PDF

Info

Publication number
KR20140086624A
KR20140086624A KR1020120157333A KR20120157333A KR20140086624A KR 20140086624 A KR20140086624 A KR 20140086624A KR 1020120157333 A KR1020120157333 A KR 1020120157333A KR 20120157333 A KR20120157333 A KR 20120157333A KR 20140086624 A KR20140086624 A KR 20140086624A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
semiconductor layer
ohmic contact
electrode
Prior art date
Application number
KR1020120157333A
Other languages
English (en)
Inventor
김정섭
이진섭
손철수
황경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120157333A priority Critical patent/KR20140086624A/ko
Priority to US13/973,720 priority patent/US9142724B2/en
Publication of KR20140086624A publication Critical patent/KR20140086624A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

질화물 반도체 발광 소자는 n 형 질화물 반도체층과, 활성층과, p 형 질화물 반도체층과, p 형 질화물 반도체층 상면의 일부만을 덮는 오믹 콘택층과, p 형 질화물 반도체층에 접하는 제1 부분 및 오믹 콘택층에 접하는 제2 부분을 가지는 p 전극을 포함한다.

Description

질화물 반도체 발광 소자{Nitride-based semiconductor light-emitting device}
본 발명의 기술적 사상은 질화물 반도체 발광 소자에 관한 것으로, 특히 질화물 반도체 오믹 콘택층을 구비한 질화물 반도체 발광 소자에 관한 것이다.
파장 200 ∼ 350 nm 대역의 발광 다이오드 (light-emitting diode: LED)가 살균, 정수, 각종 의료 분야, 공해 물질의 분해 처리, 바이오 엔지니어링 등 다양한 범위에 응용되고 있다. 심자외 LED를 사용하는 제품이 진화함에 따라 심자외 LED의 광추출 효율 (light extraction efficiency: LEE)을 개선하기 위한 노력이 요구되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 광추출 효율이 향상된 질화물 반도체 발광 소자를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 질화물 반도체 발광 소자는 n 형 질화물 반도체층과, 상기 n 형 질화물 반도체층 위에 형성된 활성층과, 상기 활성층 위에 형성된 p 형 질화물 반도체층과, 상기 p 형 질화물 반도체층 위에서 상기 p 형 질화물 반도체층 상면의 일부만을 덮는 오믹 콘택층과, 상기 오믹 콘택층 위에 형성되고 상기 p 형 질화물 반도체층에 접하는 제1 부분과, 상기 오믹 콘택층에 접하는 제2 부분을 가지는 p 전극을 포함한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 질화물 반도체 발광 소자는 활성층과, 전원 공급에 따라 상기 활성층에 전자를 공급하는 제1 질화물 반도체층과, 전원 공급에 따라 상기 활성층에 정공을 공하는 제2 질화물 반도체층과, 상기 제2 질화물 반도체층의 상면을 불연속적으로 덮는 오믹 콘택층과, 상기 제2 질화물 반도체층에 접하는 제1 부분과, 상기 오믹 콘택층에 접하는 제2 부분을 가지는 전극을 포함한다.
본 발명의 기술적 사상에 의한 질화물 반도체 발광 소자는 활성층을 덮는 질화물 반도체층과 전극과의 사이에 상기 질화물 반도체층 상면의 일부만을 덮도록 불연속적으로 형성된 오믹 콘택층이 개재되어 있다. 상기 질화물 반도체층과 전극과의 사이에 상기 오믹 콘택층이 개재되지 않은 영역에서는 활성층으로부터 발생된 빛이 반사 전극에 도달하거나 전극으로부터 기판측으로 빛이 반사될 때, 빛이 오믹 콘택층을 경유하지 않고 통과될 수 있으므로 기판측으로 추출되는 빛의 양이 증가하여 광 추출 효율을 증가시킬 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 질화물 반도체 발광 소자의 단면도이다.
도 2a 내지 도 2d는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 질화물 반도체 발광 소자에 포함되는 오믹 콘택층의 다양한 변형 실시예들을 예시한 평면도들이다.
도 3a 내지 도 3c는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 질화물 반도체 발광 소자에 포함되는 오믹 콘택층을 형성하기 위한 예시적인 과정을 순차적으로 보여주는 단면도들이다.
도 4a 및 도 4b는 본 발명의 기술적 사상에 의한 질화물 반도체 발광 소자의 형성 공정을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5는 본 발명의 기술적 사상에 의한 다른 일부 실시예들에 따른 질화물 반도체 발광 소자의 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 또 다른 일부 실시예들에 따른 질화물 반도체 발광 소자의 단면도이다.
도 7은 본 발명의 기술적 사상에 의한 또 다른 일부 실시예들에 따른 질화물 반도체 발광 소자의 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 발광 소자 패키지의 구조를 도시한 단면도이다.
도 9는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 광 처리 시스템의 블록 다이어그램이다.
도 10a는 p-GaN 층 표면의 광학 현미경 사진 (optical microscope image)이다.
도 10b는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 질화물 반도체 발광 소자에 포함될 수 있는 p-GaN 층 표면의 광학 현미경 사진이다.
도 10c는 본 발명의 기술적 사상에 의한 다른 일부 실시예들에 따른 질화물 반도체 발광 소자에 포함될 수 있는 p-GaN 층 표면의 광학 현미경 사진이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 질화물 반도체 발광 소자(100)의 단면도이다. 도 1에는 자외선 영역의 빛을 방출하는 자외선 발광 소자를 예시한다. 그러나, 본 발명은 이에 한정되는 것은 아니다.
도 1을 참조하면, 질화물 반도체 발광 소자(100)는 n 형 질화물 반도체층(110)과, 상기 n 형 질화물 반도체층(110) 위에 형성된 활성층(120)과, 상기 활성층(120) 위에 형성된 p 형 질화물 반도체층(130)을 포함한다.
상기 활성층(120)에서 파장이 약 200 ∼ 350 nm인 자외선 영역의 빛을 발생시키기 위하여, 상기 n 형 질화물 반도체층(110), 활성층(120), 및 p 형 질화물 반도체층(130)은 각각 AlGaN 화합물 반도체를 포함할 수 있다. 예를 들면, 상기 n 형 질화물 반도체층(110)은 n-AlGaN (n-doped AlGaN)으로 이루어지고, 상기 활성층(120)은 u-AlGaN (undoped AlGaN)으로 이루어지고, 상기 p 형 질화물 반도체층(130)은 p-AlGaN (p-doped AlGaN)으로 이루어질 수 있다. 상기 n 형 질화물 반도체층(110) 및 p 형 질화물 반도체층(130)에서의 Al 조성비는 각각 50 % 이상일 수 있다. 상기 활성층(120)에서의 Al 조성비는 상기 n 형 질화물 반도체층(110) 및 p 형 질화물 반도체층(130)에서의 Al 조성비보다 더 낮을 수 있다. 예를 들면, 상기 활성층(120)에서의 Al 조성비는 30 % 이상 50 % 미만일 수 있다.
전원 공급에 따라 상기 활성층(12)에 전자를 공급하는 상기 n 형 질화물 반도체층(110)은 n 형 불순물인 IV 족 원소로 이루어지는 불순물을 포함할 수 있다. 일부 실시예들에서, 상기 n 형 질화물 반도체층(110)은 Si, Ge, Se, 또는 Te 불순물을 포함할 수 있다. 일부 실시예들에서, 상기 n 형 질화물 반도체층(110)은 기판(140)상에서 MOCVD (metal-organic chemical vapor deposition), HVPE (hydride vapor phase epitaxy), 또는 MBE (molecular beam epitaxy) 공정에 의해 형성될 수 있다.
상기 기판(140)은 기판은 III-V 족 반도체층을 성장시키기 위한 투명 기판으로 이루어질 수 있다. 예를 들면, 상기 기판(140)은 사파이어, Si, GaN, 유리, ZnO, GaAs, SiC, MgAl2O4, MgO, LiAlO2, 및 LiGaO2 중에서 선택되는 재료로 형성될 수 있다. 상기 기판(140)이 사파이어로 이루어지는 경우, 상기 기판(140)은 c 면 ((0001) 면), a 면 ((1120) 면), 또는 m 면 ((1102) 면)의 결정면 (crystallographic plane)을 가질 수 있다. c 면 사파이어 기판은 그 위에 질화물 박막의 성장이 용이하고, 고온에서 안정적인 특성을 제공할 수 있다.
상기 n 형 질화물 반도체층(110)이 AlGaN으로 이루어지는 경우, 상기 기판(140)상에 버퍼층(150)을 형성한 후, 상기 버퍼층(150) 위에 상기 n 형 질화물 반도체층(110)을 성장시킬 수 있다. 상기 버퍼층(150)은 기판(140)과 n 형 질화물 반도체층(110)과의 사이의 격자 부정합을 완화시키기 위하여 삽입되는 것이다. 일부 실시예들에서, 상기 버퍼층(150)은 AlN 또는 GaN으로 이루어지는 단일층일 수 있다. 다른 일부 실시예들에서, 상기 버퍼층(150)은 AlGaN/AlN의 초격자층들 (superlattice layers)로 이루어질 수 있다.
상기 활성층(120)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 빛을 방출한다. 상기 활성층(120)은 양자우물층 (quantum well) 및 양자장벽층(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 상기 양자우물층은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(multi-quantum well) 구조를 가질 수 있다. 일부 실시예들에서, 상기 활성층(120)은 u-AlGaN으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 활성층(120)은 GaN/AlGaN, InAlGaN/InAlGaN, 또는 InGaN/AlGaN 의 다중 양자 우물 구조로 이루어질 수 있다. 상기 활성층(120)의 발광 효율을 향상시키기 위해, 활성층(120)에서의 양자우물의 깊이, 양자우물층 및 양자장벽층 쌍의 적층 수, 두께 등을 변화시킬 수 있다. 일부 실시예들에서, 상기 활성층(120)은 MOCVD, HVPE, 또는 MBE 공정을 이용하여 형성될 수 있다.
전원 공급에 따라 상기 활성층(120)에 정공을 공급하는 상기 p 형 질화물 반도체층(130)은 p 형 불순물인 II 족 원소로 이루어지는 불순물을 포함할 수 있다. 일부 실시예들에서, 상기 p 형 질화물 반도체층(130)은 Mg, Zn, 또는 Be 불순물을 포함할 수 있다. 일부 실시예들에서, 상기 p 형 질화물 반도체층(130)은 MOCVD, HVPE, 또는 MBE 공정을 이용하여 형성될 수 있다.
상기 p 형 질화물 반도체층(130) 위에는 p 전극(160)이 형성되어 있다. 상기 p 전극(160)은 상기 p 형 질화물 반도체층(130)의 상면의 일부 영역에 접해 있다. 상기 p 전극(160)은 활성층(120)에서 방출하는 광을 반사시키는 역할을 한다. 상기 p 전극(160)은 약 350nm 또는 그 이하의 파장 대역인 자외선 영역에서 반사율이 높은 금속 또는 합금으로 이루어질 수 있다. 일부 실시예들에서, 상기 p 전극(160)은 Al 또는 Al 합금을 포함한다. 여기서, 상기 Al 합금은 Al과, Al보다 큰 일함수를 가지는 금속을 포함할 수 있다. 다른 일부 실시예들에서, 상기 p 전극(160)은 Al과, Ni, Au, Ag, Ti, Cr, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, 및 Zn 중에서 선택되는 적어도 하나의 금속을 포함할 수 있다. 또 다른 일부 실시예들에서, 상기 반사 전극(160)은 오믹 콘택 향상을 위한 하부 전극막과, 상기 하부 전극막 위에 형성된 상부 전극막을 포함할 수 있다. 예를 들면, 상기 하부 전극막은 Ni, Au, Ag, Ti, 및 Cr 중에서 선택되는 적어도 하나의 금속을 포함하고, 상기 상부 전극막은 Al로 이루어질 수 있다. 상기 하부 전극막 및 상부 전극막 중 적어도 하나는 합금층으로 이루어지거나, 단일 금속층과 합금층의 조합으로 이루어질 수 있다.
상기 p 형 질화물 반도체층(130)과 상기 p 전극(160)과의 사이의 일부 영역에는 오믹 콘택층(170)이 형성되어 있다. 상기 오믹 콘택층(170)은 p형 질화물 반도체층으로 이루어질 수 있다. 예를 들면, 상기 오믹 콘택층(170)은 p-GaN 또는 p-InGaN으로 이루어질 수 있다.
상기 p 형 질화물 반도체층(130)이 AlGaN 층으로 이루어지는 경우, 상기 AlGaN 층은 Al이 포함되지 않은 GaN 층에 비하여 활성화 에너지가 크다. 따라서, AlGaN 층에 p 형 불순물을 주입해도 p 형 불순물의 도핑 농도가 GaN 층에서보다 더 낮아질 수 있다. 특히, AlGaN 층 내의 Al 함량이 증가할수록 AlGaN 층 내에서의 p 형 불순물의 도핑 농도는 더욱 낮아질 수 있다. 이 경우, 상기 p 형 질화물 반도체층(130)과 상기 p 전극(160)과의 사이에 오믹 콘택층(170)을 형성함으로써, 상기 p 형 질화물 반도체층(130) 내에서의 p 형 불순물 도핑 효율이 낮아짐으로써 발생될 수 있는 문제점을 보완할 수 있다.
상기 오믹 콘택층(170) 위에 형성된 p 전극(160) 중 상기 활성층(120)을 향하는 표면(160S)에는 상기 오믹 콘택층(170)의 윤곽에 대응하는 요철이 형성되어 있다. 상기 p 전극(160)의 표면(160S)은 상기 p 형 질화물 반도체층(130)에 접하는 제1 부분(160R)과, 오믹 콘택을 통한 전류 흐름을 위하여 상기 오믹 콘택층(170)에 접하는 제2 부분(160C)을 가진다. 상기 p 전극(160)의 표면(160S)에서 상기 제2 부분(160C)이 상기 제1 부분(160R)으로부터 리세스되어 있다.
상기 제1 부분(160R)에서는 활성층(120)으로부터 p 형 질화물 반도체층(130)을 통과한 빛이 오믹 콘택층(170)을 경유하지 않고 바로 반사될 수 있다. 상기 제2 부분(160C)에서는 상기 오믹 콘택층(170)과의 오믹 콘택이 형성될 수 있으며 활성층(120)으로부터 p 형 질화물 반도체층(130)을 통과한 빛이 오믹 콘택층(170)을 경유한 후 p 전극(160)에서 반사되고, 상기 오믹 콘택층(170)을 경유하면서 빛의 일부가 상기 오믹 콘택층(170)에 흡수될 수 있다.
상기 n 형 질화물 반도체층(110)에는 외부로부터 전원을 공급받기 위한 n 전극(180)이 연결되어 있다. 상기 n 전극(180)은 상기 p 전극(160)과 동일한 방향을 향하도록 배치되어 있다. 상기 n 전극(180)은 Ni, Al, Au, Ti, Cr, Ag, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, 및 Zn 중에서 선택되는 단일 금속막, 또는 이들의 조합으로 이루어지는 다층막 또는 합금막으로 이루어질 수 있다.
도 2a 내지 도 2d는 도 1의 오믹 콘택층(170)의 다양한 변형 실시예들을 예시한 평면도들이다.
도 2a를 참조하면, 상기 오믹 콘택층(170)은 복수의 아일랜드(islands)형 콘택 영역(170A)을 포함할 수 있다.
도 2a에는 상기 복수의 아일랜드형 콘택 영역(170A)이 균일한 형상을 가지고 규칙적으로 배열된 것으로 예시되어 있으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 복수의 아일랜드형 콘택 영역(170A)은 서로 다른 크기 및 형상을 가질 수 있으며, 이들 각각은 서로 다른 간격을 사이에 두고 배치될 수 있다.
상기 복수의 아일랜드형 콘택 영역(170A) 각각의 사이의 영역을 통해 상기 p 형 질화물 반도체층(130)의 상면(130T)과 상기 오믹 콘택층(170)이 서로 접할 수 있다.
도 2b를 참조하면, 상기 오믹 콘택층(170)은 복수의 아일랜드형 홀(170H1)이 형성되어 있는 박막(170B)으로 이루어질 수 있다.
도 2b에는 상기 복수의 아일랜드형 홀(170H1)이 균일한 형상을 가지고 규칙적으로 배열된 것으로 예시되어 있으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 복수의 아일랜드형 홀(170H1)은 서로 다른 크기 및 형상을 가질 수 있으며, 이들 각각은 서로 다른 간격을 사이에 두고 배치될 수 있다.
상기 복수의 아일랜드형 홀(170H1)을 통해 상기 p 형 질화물 반도체층(130)의 상면(130T)과 상기 오믹 콘택층(170)이 서로 접할 수 있다.
도 2c를 참조하면, 상기 오믹 콘택층(170)은 서로 다른 형상 및 크기를 가지는 불규칙한 형상의 복수의 아일랜드형 콘택 영역(170C)을 포함할 수 있다.
상기 복수의 아일랜드형 콘택 영역(170C) 각각의 사이의 영역을 통해 상기 p 형 질화물 반도체층(130)의 상면(130T)과 상기 오믹 콘택층(170)이 서로 접할 수 있다.
도 2d를 참조하면, 상기 오믹 콘택층(170)은 서로 다른 형상 및 크기를 가지는 불규칙한 형상의 복수의 아일랜드형 홀(170H2)이 형성되어 있는 박막(170D)으로 이루어질 수 있다.
상기 복수의 아일랜드형 홀(170H2)을 통해 상기 p 형 질화물 반도체층(130)의 상면(130T)과 상기 오믹 콘택층(170)이 서로 접할 수 있다.
상기 오믹 콘택층(170)의 형상은 도 2a 내지 도 2d에 예시한 바에 한정되는 것은 아니며, 다양한 형상 및 다양한 크기를 가질 수 있다. 일부 실시예들에서, 상기 오믹 콘택층(170)은 도 2a 내지 도 2d에 예시한 구성들을 조합한 구성을 가질 수 있다. 예를 들면, 상기 오믹 콘택층(170)의 일부 영역은 복수의 아일랜드형 콘택 영역과, 복수의 아일랜드형 홀에 형성된 박막을 함께 포함할 수 있다.
상기 오믹 콘택층(170)은 p 형 질화물 반도체층(130)의 상면(130T)의 면적의 적어도 15 %를 덮도록 형성될 수 있다. 예를 들면, 상기 오믹 콘택층(170)은 p 형 질화물 반도체층(130)의 상면(130T)의 면적의 약 15 ∼ 80 %을 덮도록 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 3a 내지 도 3c는 p 형 질화물 반도체층(130)의 상면(130T) 위에 오믹 콘택층(170)을 형성하는 예시적인 과정을 순차적으로 보여주는 단면도들이다. 도 3a 내지 도 3c에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 3a 내지 도 3c에 예시한 방법에서는 p-GaN으로 이루어지는 오믹 콘택층(170)을 형성하는 예를 설명한다.
도 3a를 참조하면, 기판(140)상에 버퍼층(150), n 형 질화물 반도체층(110), 활성층(120), 및 p 형 질화물 반도체층(130)을 차례로 형성한 후, 상기 p 형 질화물 반도체층(130)의 상면(130T)에 아일랜드 형상의 복수의 p-GaN층(172)을 형성한다.
상기 아일랜드 형상의 복수의 p-GaN층(172)을 형성하기 위하여, 상기 p 형 질화물 반도체층(130)의 상면(130T)에 Ga 소스, N 소스, 도판트 소스, 및 캐리어(carrier) 가스를 공급하면서 MOCVD 공정에 의해 p-GaN을 성장시킬 수 있다. 일부 실시예들에서, 상기 Ga 소스로서 트리메틸 갈륨 (trimethyl gallium) 또는 트리에틸 갈륨 (triethyl gallium)을 사용할 수 있다. 상기 N 소스로서 암모니아(NH3), 수산화 암모늄(NH4OH), 모노메틸아민, 디메틸아민, 디에틸아민, 제3 부틸아민 (tert-butylamine), 히드라진 (hydrazine) 계열의 물질, 또는 이들의 유도체들(derivatives)을 사용할 수 있다. 상기 도판트 소스로서 비스(시클로펜타디에닐)마그네슘 (bis(cyclopentadienyl)magnesium: Cp2Mg) 또는 비스(메틸시클로펜타디에닐)마그네슘 (bis(methylcyclopentadienyl)magnesium: (MeCp)2Mg)을 사용할 수 있다. 상기 캐리어 가스로서 H2, N2, He, Ne, Ar, 또는 이들의 조합을 사용할 수 있다.
상기 오믹 콘택층(170) 형성을 위한 p-GaN 성장시, 약 900 ∼ 1300 ℃의 공정 온도와, 약 5 ∼ 50 KPa의 공정 압력을 유지할 수 있다. 예를 들면, 상기 오믹 콘택층(170) 형성을 위한 p-GaN 성장 공정은 약 1000 ∼ 1200 ℃의 온도 및 약 10 ∼ 20 KPa의 압력하에서 행해질 수 있다.
상기 오믹 콘택층(170) 형성을 위한 p-GaN 성장시, N 소스 가스와 Ga 소스 가스와의 공급 몰비는 약 100:1 ∼ 10000:1 일 수 있다. 예를 들면, N 소스 가스와 Ga 소스 가스와의 공급 몰비는 약 1000:1 ∼ 3000:1 일 수 있다.
일부 실시예들에서, 상기 오믹 콘택층(170) 형성을 위한 p-GaN 성장 공정에서, N 소스 가스 및 Ga 소스 가스는 각각 연속적으로 공급될 수 있다. 다른 일부 실시예에서, 상기 N 소스 가스 및 Ga 소스 가스 중 적어도 하나의 가스는 소정 시간 간격을 두고 가스 공급의 온(ON) 및 오프(OFF)가 교대로 반복되는 펄스 모드 (pulsed mode) 방식으로 공급될 수 있다.
상기 오믹 콘택층(170) 형성을 위한 p-GaN 성장 공정에서, 공정 시간을 조절함으로써, 상기 오믹 콘택층(170)을 구성하는 p-GaN 아일랜드들의 크기 및 높이를 조절할 수 있다. 또한, 상기 공정 시간을 조절함으로써, p 형 질화물 반도체층(130)의 상면(130T)에서 상기 오믹 콘택층(170)을 구성하는 p-GaN 아일랜드들에 의해 덮이는 면적을 조절할 수 있다.
상기 오믹 콘택층(170) 형성을 위한 p-GaN 성장 공정이 진행됨에 따라, 도 3a에 예시한 바와 같이 아일랜드 형상의 복수의 p-GaN층(172)이 형성되는 아일랜드 성장 단계와, 도 3b에 예시한 바와 같이 상기 복수의 p-GaN층(172)이 측방향 성장하여 복수의 확장된 p-GaN층(174)이 형성되는 측방향 성장 (lateral growth) 단계와, 상기 복수의 확장된 p-GaN층(174)의 측방향 성장이 계속됨에 따라 도 3c에 예시한 바와 같이 상기 복수의 확장된 p-GaN층(174) 중 적어도 일부가 서로 융합되어 적어도 하나의 융합된 p-GaN층(176)이 형성되는 융합 단계를 거칠 수 있다.
도 3a에 예시한 바와 같이 아일랜드 형상의 복수의 p-GaN층(172)이 형성되는 아일랜드 성장 단계에서는 상기 p 형 질화물 반도체층(130)을 구성하는 물질의 격자 상수보다 상기 복수의 p-GaN층(172)을 구성하는 물질의 격자 상수가 더 커서 상기 복수의 p-GaN층(172)이 형성될 때 상기 p 형 질화물 반도체층(130)의 상면에 대하여 수직 방향으로의 p-GaN 성장이 우선적으로 이루어질 수 있다.
일부 실시예들에서, 상기 오믹 콘택층(170)을 형성하기 위한 MOCVD 공정을 도 3a에 예시한 아일랜드 성장 단계까지 행할 수 있다. 이 경우, 상기 오믹 콘택층(170)은 p 형 질화물 반도체층(130)의 상면(130T)을 약 50 % 이하의 면적으로 덮을 수 있다.
다른 일부 실시예들에서, 상기 오믹 콘택층(170)을 형성하기 위한 MOCVD 공정을 도 3b에 예시한 측방향 성장 단계까지 행할 수 있다. 이 경우, 상기 오믹 콘택층(170)은 복수의 확장된 p-GaN층(174)으로 이루어질 수 있다. 그리고, p 형 질화물 반도체층(130)의 상면(130T)을 덮는 오믹 콘택층(170)의 면적은 도 3a의 경우에 비해 더 커질 수 있다.
또 다른 일부 실시예들에서, 상기 오믹 콘택층(170)을 형성하기 위한 MOCVD 공정을 도 3c에 예시한 융합 단계까지 행할 수 있다. 이 경우, 상기 오믹 콘택층(170)은 p 형 질화물 반도체층(130)의 상면(130T)을 덮는 면적이 더 커질 수 있다.
도 4a 및 도 4b는 본 발명의 기술적 사상에 의한 일부 실시예들에 따라 도 1에 예시한 질화물 반도체 발광 소자(100)를 형성하는 공정을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 4a 및 도 4b를 참조하여, 도 3b의 결과물로부터 그 후속 공정을 행하는 과정을 예로 들어 설명한다. 도 4a 및 도 4b에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 4a를 참조하면, 도 3b를 참조하여 설명한 바와 같은 방법으로 p 형 질화물 반도체층(130) 위에 복수의 확장된 p-GaN층(174)을 형성하여 오믹 콘택층(170)을 형성한 후, 결과물을 메사 식각하여 n 형 질화물 반도체층(110)의 일부를 노출시킨다.
도 4b를 참조하면, p 형 질화물 반도체층(130)의 상면(130T)과 상기 오믹 콘택층(170)을 각각 덮는 p 전극(160)을 형성한다. 그리고, 노출된 n 형 질화물 반도체층(110) 상에 n 전극(180)을 형성한다. 상기 p 전극(160) 및 n 전극(180)의 형성 순서는 특별히 제한되는 것은 아니다. 예를 들면, p 전극(160)을 먼저 형성한 후 n 전극(180)을 형성할 수 있다. 또는, 상기 n 전극(180)을 먼저 형성한 후 p 전극(160)을 형성할 수도 있다.
도 5는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 질화물 반도체 발광 소자(200)의 단면도이다. 도 5에 있어서 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
상기 질화물 반도체 발광 소자(200)는 활성층(120)과 p 형 질화물 반도체층(130)과의 사이에 형성되어 있는 전자 블로킹층 (electron-blocking layer)(225)을 더 포함하는 것을 제외하고, 도 1에 예시한 질화물 반도체 발광 소자(100)의 구성과 대체로 동일하다.
상기 전자 블로킹층(225)은 발광 소자의 내부 양자 효율을 향상시키기 위한 것으로서, 밴드갭(band gap) 에너지가 큰 물질을 사용하여 형성할 수 있다. 상기 전자 블로킹층(225)의 밴드갭은 활성층(120)의 밴드갭보다 더 클 수 있다.
일부 실시예들에서, 상기 전자 블로킹층(225)은 AlGaN으로 이루어질 수 있다. 여기서, 상기 전자 블로킹층(225)이 상기 활성층(120)보다 큰 밴드갭 에너지를 가지도록 하기 위하여 전자 블로킹층(225) 내에서의 Al 조성비를 조절할 수 있다. 예를 들면, 상기 전자 블로킹층(225) 내에서의 Al 조성비는 약 50 % 이상일 수 있다. 상기 전자 블로킹층(225)은 n 형 질화물 반도체층(110)으로부터 활성층(120)으로 유입된 전자가 활성층(120)에서 재결합되지 않고 활성층(120) 상부에 있는 p 형 질화물 반도체층(130)으로 오버플로우(overflow) 되는 것을 차단하고, 전자를 활성층(120) 내에 구속함으로써 활성층(120) 내에서의 전자 및 정공의 재결합률을 향상시킬 수 있다.
도 6은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 질화물 반도체 발광 소자(300)의 단면도이다.
도 6에는 플립칩(flip-chip) 실장된 수평 구조를 가지는 질화물 반도체 발광 소자(300)가 예시되어 있다. 도 6에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
도 6을 참조하면, 질화물 반도체 발광 소자(300)에서 p 전극(160) 및 n 전극(180)이 도전성 접착층(310)을 통해 서브마운트(320)에 연결되어 있다.
상기 도전성 접착층(310)은 박막 (thin film) 또는 스터드 범프 (stud bump)로 이루어질 수 있다. 일부 실시예들에서, 상기 도전성 접착층(310)은 Au, Sn, Ag, Cu, Al, Ni, Ti, Pd, Pt, W, Cr, Rh, Ir, Ru, Mg, Zn, 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
상기 서브마운트(320)는 열전도도가 우수한 재료로 이루어질 수 있다 일부 실시예들에서, 상기 서브마운트(320)는 Si로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
일부 실시예들에서, 상기 질화물 반도체 발광 소자(300)는 기판(140)을 포함하지 않을 수 있다. 다른 일부 실시예들에서, 기판(140)의 표면 중 적어도 일부에 요철 패턴(도시 생략)이 형성될 수 있다. 기판(140)의 표면에 요철 패턴이 형성됨으로서, 기판(140) 표면에서의 빛의 난반사에 의한 추출 효율이 증가되어 질화물 반도체 발광 소자(300)의 광 추출 효율이 향상될 수 있다. 또 다른 일부 실시예들에서, 상기 질화물 반도체 발광 소자(300)를 형성한 후, 기판(140) 및 버퍼층(150)을 제거하고, 노출되는 n 형 질화물 반도체층(110)의 표면의 적어도 일부에 요철 패턴(도시 생략)을 형성하여 광 추출 효율을 높일 수 있다.
상기 질화물 반도체 발광 소자(300)에 있어서, 활성층(120)에서 발생하는 빛은 방향성 없이 방출될 수 있으며, p 전극(160)을 향하여 방출된 빛은 p 전극(160)에서 반사되어 기판(140)을 통해 추출될 수 있다. 상기 p 전극(160)은 p 형 질화물 반도체층(130)과의 사이에 오믹 콘택층(170)이 개재되지 않고 상기 p 형 질화물 반도체층(130)에 직접 접하는 제1 부분(160R)과, 오믹 콘택층(170)에 접하는 제2 부분(160C)을 포함한다. 따라서, 상기 활성층(120)으로부터 p 전극(160)을 향하여 방출되는 빛은 p 전극(160)에 도달하기 전 또는 후에 오믹 콘택층(170)을 통과하는 경로와, p 전극(160)에 도달하기 전 또는 후에 오믹 콘택층(170)을 통과하지 않는 경로를 통해 p 전극(160)에서 반사된다. 따라서, 상기 활성층(120)으로부터 p 전극(160) 방향으로 방출되는 모든 빛이 오믹 콘택층(170)을 경유하는 것은 아니며, 오믹 콘택층(170)을 경유하지 않고 상기 제1 부분(160R)에서 직접 반사되는 빛이 기판(140)을 통해 추출될 수 있다. 이와 같이 오믹 콘택층(170)을 경유하지 않고 상기 제1 부분(160R)에서 직접 반사되는 빛의 양은 상기 제1 부분(160R)의 면적이 커질수록 증가하게 된다.
상기 오믹 콘택층(170)을 통과하는 빛의 일부는 오믹 콘택층(170)에서 흡수될 수 있다. 예를 들면, 오믹 콘택층(170)이 약 100 ∼ 200 nm 두께를 가지는 p-GaN으로 이루어진 경우, 상기 오믹 콘택층(170)을 통과하는 빛 중 약 80 % 또는 그 이상이 상기 오믹 콘택층(170)에 흡수될 수 있다. 활성층(120)에서 발생한 빛이 오믹 콘택층(170)을 경유하여 p 전극(160)에 도달하고, 그 후 p 전극(160)에서 반사되어 오믹 콘택층(170)을 다시 경유하게 되는 경우에는 광 추출 효율이 약 10 % 또는 그 이하로 낮아질 수 있다. 그러나, 본 발명의 기술적 사상에 의한 질화물 반도체 발광 소자(300)에서는 활성층(120)에서 발생된 빛이 p 형 질화물 반도체층(130)의 제1 부분(160R)에서 반사되어 기판(140) 측에서 추출되기까지 상기 활성층(120)에서 발생된 빛 중 적어도 일부는 오믹 콘택층(170)을 경유하지 않는다. 따라서, 오믹 콘택층(170)에서의 광 흡수에 의한 광 손실을 줄임으로써 광추출 효율이 향상될 수 있다.
도 7은 본 발명의 기술적 사상에 의한 다른 일부 실시예들에 따른 질화물 반도체 발광 소자(400)의 단면도이다. 도 7에는 p 전극(460) 및 그에 연결되는 전극(470)과 n 전극(480)이 서로 반대 방향을 향하도록 배치된 수직 구조의 질화물 반도체 발광 소자(400)가 예시되어 있다. 도 7에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 7을 참조하면, 질화물 반도체 발광 소자(400)에서 p 전극(460)이 도전성 접착층(410)을 통해 리셉터(receptor) 기판(420)에 연결되어 있다. 상기 리셉터 기판(420)의 양측 표면 중 상기 p 전극(460)과 대면하는 표면의 반대측 표면에 전극(470)이 형성되어 있다.
상기 p 전극(460)에 대한 보다 상세한 사항은 도 1을 참조하여 p 전극(160)에 대하여 설명한 바와 대체로 동일하다. 상기 도전성 접착층(410)에 대한 보다 상세한 사항은 도 6을 참조하여 도전성 접착층(310)에 대하여 설명한 바를 참조한다. 상기 리셉터 기판(420)은 SiC, ZnO, GaN, Al, Cu, Si, SiAl, 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
도 7에 예시한 질화물 반도체 발광 소자(400)를 형성하기 위한 예시적인 공정에서는, 도 3a 내지 도 3b를 참조하여 설명한 바와 유사한 방법으로 기판(140)상에 버퍼층(150), n 형 질화물 반도체층(110), 활성층(120), 및 p 형 질화물 반도체층(130)을 차례로 형성한 후, 상기 p 형 질화물 반도체층(130) 위에 오믹 콘택층(170)을 형성한다. 일부 실시예들에서, 상기 오믹 콘택층(170)은 도 3b에 예시한 복수의 확장된 아일랜드형 p-GaN층(174)으로 이루어질 수 있다. 그 후, p 형 질화물 반도체층(130)의 상면(130T) 및 상기 오믹 콘택층(170)을 덮는 p 전극(460)을 형성한다. 그 후, 도전성 접착층(410)을 사용하여 서브마운트(420)를 상기 p 전극(460)에 접합시킨다. 레이저 리프트오프 (laser lift-off) 또는 화학적 분리법 (chemical lift-off)을 이용하여 상기 기판(140) 및 버퍼층(150)을 제거하여 n 형 질화물 반도체층(110)을 노출시킨다. 그 후, n 형 질화물 반도체층(110)의 노출 표면 위에 n 전극(480)을 형성한다. 상기 n 전극(480)은 상기 p 전극(460)과 서로 반대 방향을 향하도록 배치된다.
상기 질화물 반도체 발광 소자(400)에 있어서, 활성층(120)에서 발생하는 빛은 방향성 없이 방출될 수 있으며, p 전극(460) 방향으로 방출된 빛은 p 전극(460)에서 반사되어 n 형 질화물 반도체층(110)을 통해 외부로 방출될 수 있다. 상기 p 전극(460)은 p 형 질화물 반도체층(130)과의 사이에 오믹 콘택층(170)이 개재되지 않고 상기 p 형 질화물 반도체층(130)에 직접 접하는 제1 부분(460R)과, 오믹 콘택층(170)에 접하는 제2 부분(460C)을 포함한다. 따라서, 활성층(120)에서 발생된 빛이 p 전극(460)의 제1 부분(460R)에서 반사되어 n 형 질화물 반도체층(110) 측으로 추출되기까지 상기 활성층(120)에서 발생된 빛 중 적어도 일부는 오믹 콘택층(170)을 경유하지 않는다. 따라서, 오믹 콘택층(170)에서의 광 흡수에 의한 광 손실을 줄임으로써 광추출 효율이 향상될 수 있다.
도 8은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 발광 소자 패키지(500)의 구조를 도시한 단면도이다.
도 8을 참조하면, 본 발명의 제3 실시예에 따른 반도체 발광 소자 패키지(500)는 발광 소자(510)와, 상기 발광 소자(510)의 하부에 마련되어 상기 발광 소자(510)가 부착되는 제1 전극(516A) 및 제2 전극(516B)을 구비한다.
여기서, 상기 발광 소자(510)는 도 1에 예시한 질화물 반도체 발광 소자(100)로 이루어질 수 있다. 상기 제1 전극(516A) 및 제2 전극(516B) 위에 질화물 반도체 발광 소자(100)를 플립칩 본딩하여 상기 발광 소자(510)를 구성하도록 할 수 있다. 이를 위하여, 질화물 반도체 발광 소자(100)의 p 전극(160) 및 n 전극(180)이 각각 제1 전극(516A) 및 제2 전극(516B) 중 어느 하나의 전극에 연결될 수 있다.
상기 제1 전극(516A) 및 제2 전극(516B)은 서로 이격된 위치에 배치되어 상기 발광 소자(510)에 전압을 인가하는 동시에 상기 발광 소자(510)로부터 발생되는 열을 방열시키는 역할을 할 수 있다. 발광 소자(510)와 제1 전극(516A)과의 사이, 그리고 발광 소자(510)와 제2 전극(516B)과의 사이에는 각각 제1 본딩층(520A) 및 제2 본딩층(520B)이 개재되어 있다. 상기 제1 본딩층(520A) 및 제2 본딩층(520B)은 Au, In, Pb, Sn, Cu, Ag, 이들의 조합, 또는 이들의 합금으로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 본딩층(520A) 및 제2 본딩층(520B) 대신 도전성 접착제를 사용하여 발광 소자(510)가 제1 전극(516A) 및 제2 전극(516B) 위에 접착될 수도 있다.
상기 제1 전극(516A) 및 제2 전극(516B)의 상면에는 발광 소자(510)에서 발생되는 광을 반사시켜 발광 소자(510)의 상부로 향하도록 하기 위한 반사층(530A, 530B)이 코팅되어 있다. 일부 실시예들에서, 상기 반사층(530A, 530B)은 Ag 또는 Al로 이루어질 수 있다.
상기 제1 전극(516A) 및 제2 전극(516B)은 패키지 하우징(540)에 의하여 지지된다. 상기 패키지 하우징(540)은 고온에서 안정된 물질, 또는 세라믹 등과 같은 내열성 절연 물질로 이루어질 수 있다. 상기 패키지 하우징(540) 중 상기 제1 전극(516A) 및 제2 전극(516B) 사이에 개재되는 부분은 상기 제1 전극(516a)과 제2 전극(516b)과의 사이를 전기적으로 절연시키게 된다.
상기 발광 소자(510)는 렌즈(560)에 의해 인캡슐레이션된다. 일부 실시예들에서, 상기 렌즈(560)는 발광 소자(510)로부터의 빛을 집광하기 위한 것으로, 사파이어, 실리카, 또는 불화칼슘 (calcium fluoride)으로 이루어질 수 있다. 상기 렌즈(560)는 PMMA를 이용하여 상기 질화물 반도체 발광 소자(100)의 기판(140)상에 접착될 수 있다. 일부 실시예들에서, 상기 렌즈(560) 대신 렌즈 형상의 형광체층을 배치할 수 있다.
도 9는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 광 처리 시스템(600)의 블록 다이어그램이다.
도 9를 참조하면, 광 처리 시스템(600)은 카메라 시스템(610)과, 광원 시스템(620)과, 데이터 처리 및 분석 시스템(630)을 포함한다.
상기 카메라 시스템(610)은 광 처리 대상물에 직접 접촉하거나 광 처리 대상물로부터 소정 거리 이격된 상태에서 상기 광처리 대상물을 향하도록 배치하여 사용할 수 있다. 일부 실시예들에서, 상기 광처리 대상물은 피부 또는 치료 부위와 같은 생체 조직일 수 있다. 상기 카메라 시스템(610)은 광가이드(612)를 통해 광원 시스템(620)에 연결되어 있다. 상기 광 가이드(612)는 광 전송이 가능한 광 섬유(optical fiber) 광 가이드 또는 액상 광 가이드 (liquid light guide)를 포함할 수 있다.
상기 광원 시스템(620)은 상기 광 가이드(612)를 통해 광 처리 대상물에 조사되는 빛을 제공한다. 상기 광원 시스템(620)은 도 1, 도 5, 도 6 및 도 7을 참조하여 설명한 질화물 반도체 발광 소자(100, 200, 300, 400) 및 도 8을 참조하여 설명한 반도체 발광 소자 패키지(500) 중 적어도 하나를 포함한다. 상기 광원 시스템(620)으로부터 조사되는 광은 약 200 ∼ 350 nm의 파장을 가지도록 구성될 수 있다. 일부 실시예들에서, 상기 광원 시스템(620)에서 자외선을 발생 및 발진시켜 피부 또는 질환 부위와 같은 생체 조직에 조사할 수 있다.
상기 카메라 시스템(610)은 케이블(614)을 통해 데이터 처리 및 분석 시스템(630)에 연결되어 있다. 상기 카메라 시스템(610)으로부터 출력되는 영상 신호가 케이블(614)을 통해 데이터 처리 및 분석 시스템(630)으로 전송될 수 있다. 상기 데이터 처리 및 분석 시스템(630)은 제어기(632) 및 모니터(634)를 포함한다. 상기 데이터 처리 및 분석 시스템(630)에서는 카메라 시스템(610)으로부터 전송된 영상 신호를 처리, 분석, 및 저장할 수 있다.
도 9에 예시한 광 처리 시스템(600)은 피부 진단, 의료용 치료 기기, 소독 장치, 살균 장치, 세정 장치, 수술 용품, 미용 의료기기, 조명 장치, 정보 감지 장치 등과 같은 다양한 응용 분야에 적용될 수 있다.
평가예
UV LED를 제조하기 위하여, MOCVD 공정을 이용하여 다음과 같은 일련의 공정을 행하였다. 먼저, 약 1200 ℃의 온도 및 약 5 KPa의 압력이 유지되는 MOCVD 반응 챔버 내에서 c 면 (c-plane) 사파이어 기판상에 AlN 버퍼층을 약 400 nm의 두께로 성장시킨 후, 상기 온도 및 압력을 유지하면서 상기 AlN 버퍼층 위에 Si이 도핑된 n-AlGaN 층 (Al 조성비 55 원자%)를 2 μm 의 두께로 성장시켰다. 그 후, Al 조성비 40 원자%인 AlGaN 층과, Al 조성비 55 원자%인 AlGaN 층으로 이루어지는 활성층을 성장시켰다. 그 후, 상기 활성층 위에 약 30 nm 두께의 Mg 도핑된 p-AlGaN 층 (Al 조성비 55 원자%)을 성장시켰다.
다양한 공정 조건에 따른 MOCVD 공정에 의해 상기 p-AlGaN 층 위에 p-GaN 층을 형성하였다. 이 때, Ga 소스로서 트리메틸 갈륨 (trimethyl gallium: TMGa)을 사용하고, N 소스로서 암모니아(NH3)를 사용하고, 도판트 소스로서 비스(시클로펜타디에닐)마그네슘 (bis(cyclopentadienyl)magnesium: Cp2Mg)을 사용하였다. 또한, 캐리어 가스로서 H2 가스를 사용하였다. 여기서, N 소스 가스와 Ga 소스 가스는 각각 상기 p-GaN 층 형성을 위한 퇴적 공정 동안 연속적으로 공급하였다.
도 10a는 약 900 ℃의 온도 및 약 20 KPa의 압력을 유지하면서 상기 N 소스 가스와 Ga 소스 가스와의 공급 몰 비를 약 1000:1로 하여 MOCVD 공정에 의해 p-GaN 층을 약 380 nm의 대략 균일한 두께를 가지는 박막 형태로 형성한 결과 얻어진 p-GaN 층 표면의 광학 현미경 사진 (optical microscope image)이다.
도 10b는 약 1200 ℃의 온도 및 약 20 KPa의 압력을 유지하면서 N 소스 가스와 Ga 소스 가스와의 공급 몰 비를 약 2000:1로 하여 MOCVD 공정에 의해 p-GaN 층을 성장시킨 결과 얻어진 p-GaN 층 표면의 광학 현미경 사진이다.
도 10b에서, p-AlGaN 층(710) 위에 복수의 p-GaN 층(720)이 아일랜드 형상, 또는 서로 인접한 p-GaN 층(720)들끼리 서로 융합되어 확장된 아일랜드 형상으로 성장하여, 상기 p-AlGaN 층 표면을 불연속적으로 덮고 있는 것을 확인할 수 있다.
도 10b의 결과물을 얻는 데 적용된 공정 조건하에서 p-GaN의 성장 시간을 조절함으로써, 상기 p-AlGaN 층(710)을 덮는 p-GaN층(720)의 면적비를 조절할 수 있다. 이와 같은 방법으로, p-AlGaN 층(710) 중 p-GaN층(720)으로 덮이지 않는 부분, 즉 후속 공정에서 전극과 접촉하게 되는 AlGaN 층(710)의 면적을 최적화할 수 있다.
도 10c는 N 소스 가스와 Ga 소스 가스와의 공급 몰 비를 약 1000:1로 한 것을 제외하고, 도 10b의 결과물을 얻는 데 적용된 공정 조건과 동일한 조건하에서 p-AlGaN 층 위에 p-GaN층을 성장시킨 결과 얻어진 p-GaN 층 표면의 광학 현미경 사진이다.
도 10c에서, N 소스 가스와 Ga 소스 가스와의 공급 몰 비를 낮춤으로써, 상기 p-AlGaN 층(730) 표면을 불연속적으로 덮는 p-GaN층(740)이 얻어졌으며, 상기 p-GaN층(740)은 도 10b의 결과물에서의 p-GaN층(720)에 비해 평탄한 상면을 가지는 것으로 관찰되었다. 이와 같이 p-GaN층(740)의 상면이 평탄하게 형성되는 경우, 그 위에 전극을 형성하기 위한 금속 퇴적 공정이 용이하게 행해질 수 있다.
도 10b의 평가에 적용된 공정 조건과 동일한 공정 조건하에서 p-AlGaN 층 위에 p-GaN을 성장시켜 p-GaN 층을 형성하는 데 있어서, p-GaN의 성장 시간이 경과함에 따라 p-AlGaN 층 상에서의 p-GaN 층의 면적비(COVERAGE, %)를 구하고, 다양한 면적비를 가지는 UV LED 각각의 광 추출 효율 및 소자 효율을 평가하여 표 1에 나타내었다.
Figure pat00001
표 1의 결과로부터, p-GaN층이 p-AlGaN 층 상면을 완전히 덮는 경우 (COVERAGE = 100 %인 경우)에 비해, p-GaN층이 p-AlGaN 층 상면을 약 16 ∼ 82 %를 덮도록 형성될 때 소자 효율이 향상되는 것을 확인하였다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100: 질화물 반도체 발광 소자, 110: n 형 질화물 반도체층, 120: 활성층, 130: p 형 질화물 반도체층, 140: 기판, 150: 버퍼층, 160: p 전극, 170: 오믹 콘택층, 180: n 전극, 200, 300, 400: 질화물 반도체 발광 소자, 500: 반도체 발광 소자 패키지, 600: 광 처리 시스템.

Claims (10)

  1. n 형 질화물 반도체층과,
    상기 n 형 질화물 반도체층 위에 형성된 활성층과,
    상기 활성층 위에 형성된 p 형 질화물 반도체층과,
    상기 p 형 질화물 반도체층 위에서 상기 p 형 질화물 반도체층 상면의 일부만을 덮는 오믹 콘택층과,
    상기 오믹 콘택층 위에 형성되고 상기 p 형 질화물 반도체층에 접하는 제1 부분과, 상기 오믹 콘택층에 접하는 제2 부분을 가지는 p 전극을 포함하는 것을 특징으로 하는 질화물 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 오믹 콘택층은 p-GaN 또는 p-InGaN으로 이루어지는 것을 특징으로 하는 질화물 반도체 발광 소자.
  3. 제1항에 있어서,
    상기 오믹 콘택층은 복수의 아일랜드(islands)형 콘택 영역을 포함하는 박막으로 이루어지고,
    상기 복수의 아일랜드형 콘택 영역 각각의 사이의 영역을 통해 상기 p 형 질화물 반도체층과 상기 오믹 콘택층이 접해 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  4. 제1항에 있어서,
    상기 오믹 콘택층은 복수의 아일랜드형 홀 (holes)이 형성되어 있는 박막으로 이루어지고,
    상기 복수의 아일랜드형 홀을 통해 상기 p 형 질화물 반도체층과 상기 오믹 콘택층이 접해 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  5. 제1항에 있어서,
    상기 오믹 콘택층은 상기 p 형 질화물 반도체층 상면 중 15 ∼ 80 %의 면적을 덮는 것을 특징으로 하는 질화물 반도체 발광 소자.
  6. 제1항에 있어서,
    상기 n 형 질화물 반도체층 중 상기 활성층과 대면하는 표면의 반대측 표면 위에 배치된 기판과,
    상기 n 형 질화물 반도체층에 연결되어 있는 n 전극을 더 포함하고,
    상기 p 전극과 상기 n 전극은 서로 동일한 방향을 향하도록 배치되어 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  7. 제6항에 있어서,
    상기 기판과 상기 n 형 질화물 반도체층과의 사이에 이들의 격자 정합을 향상시키기 위하여 개재된 버퍼층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광 소자.
  8. 제1항에 있어서,
    상기 n 형 질화물 반도체층 중 상기 활성층과 대면하는 표면의 반대측 표면 위에서 상기 n 형 질화물 반도체층에 연결되어 있는 n 전극을 더 포함하고,
    상기 p 전극과 상기 n 전극은 서로 반대 방향을 향하도록 배치되어 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  9. 활성층과,
    전원 공급에 따라 상기 활성층에 전자를 공급하는 제1 질화물 반도체층과,
    전원 공급에 따라 상기 활성층에 정공을 공하는 제2 질화물 반도체층과,
    상기 제2 질화물 반도체층의 상면을 불연속적으로 덮는 오믹 콘택층과,
    상기 제2 질화물 반도체층에 접하는 제1 부분과, 상기 오믹 콘택층에 접하는 제2 부분을 가지는 전극을 포함하는 것을 특징으로 하는 질화물 반도체 발광 소자.
  10. 제9항에 있어서,
    상기 전극은 상기 활성층을 향하는 표면에 상기 오믹 콘택층의 윤곽에 대응하는 요철이 형성되어 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
KR1020120157333A 2012-12-28 2012-12-28 질화물 반도체 발광 소자 KR20140086624A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120157333A KR20140086624A (ko) 2012-12-28 2012-12-28 질화물 반도체 발광 소자
US13/973,720 US9142724B2 (en) 2012-12-28 2013-08-22 Nitride-based semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157333A KR20140086624A (ko) 2012-12-28 2012-12-28 질화물 반도체 발광 소자

Publications (1)

Publication Number Publication Date
KR20140086624A true KR20140086624A (ko) 2014-07-08

Family

ID=51016146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157333A KR20140086624A (ko) 2012-12-28 2012-12-28 질화물 반도체 발광 소자

Country Status (2)

Country Link
US (1) US9142724B2 (ko)
KR (1) KR20140086624A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016032192A1 (ko) * 2014-08-27 2016-03-03 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR20170023533A (ko) * 2015-08-24 2017-03-06 엘지이노텍 주식회사 발광소자
US10134956B2 (en) 2014-08-27 2018-11-20 Seoul Viosys Co., Ltd. Light emitting diode and manufacturing method thereof
KR20200004986A (ko) * 2018-07-05 2020-01-15 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6860293B2 (ja) * 2015-04-28 2021-04-14 日機装株式会社 発光素子および発光素子の製造方法
WO2017191624A1 (en) * 2016-05-04 2017-11-09 Syneron Medical Ltd. A transparent electrode
US20180182916A1 (en) * 2016-12-26 2018-06-28 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor light-emitting device and production method therefor
KR102524809B1 (ko) * 2017-12-19 2023-04-24 삼성전자주식회사 자외선 반도체 발광소자
DE102019103632A1 (de) * 2019-02-13 2020-08-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement mit ersten und zweiten bereichen einer ersten halbleiterschicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
JP6780083B1 (ja) * 2019-06-11 2020-11-04 日機装株式会社 半導体発光素子
JP6814902B1 (ja) * 2020-04-24 2021-01-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN112951955B (zh) * 2021-01-26 2023-03-14 华灿光电(浙江)有限公司 紫外发光二极管外延片及其制备方法
CN116825924B (zh) * 2023-08-24 2023-12-19 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291839B1 (en) * 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
TW579608B (en) * 2000-11-24 2004-03-11 High Link Technology Corp Method and structure of forming electrode for light emitting device
US7279718B2 (en) * 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
JP2004006970A (ja) 2003-07-31 2004-01-08 Toyoda Gosei Co Ltd 3族窒化物半導体発光素子
JP4130163B2 (ja) * 2003-09-29 2008-08-06 三洋電機株式会社 半導体発光素子
KR100586949B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
US7569863B2 (en) * 2004-02-19 2009-08-04 Panasonic Corporation Semiconductor light emitting device
KR100634503B1 (ko) * 2004-03-12 2006-10-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7943949B2 (en) * 2004-09-09 2011-05-17 Bridgelux, Inc. III-nitride based on semiconductor device with low-resistance ohmic contacts
KR100638732B1 (ko) * 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
KR100619415B1 (ko) 2005-04-26 2006-09-06 엘지전자 주식회사 발광 다이오드
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP5571870B2 (ja) * 2007-09-21 2014-08-13 株式会社東芝 極微細構造を有する光透過型金属電極およびその製造方法
JP2011513953A (ja) * 2008-02-25 2011-04-28 ライトウェーブ フォトニクス インク. 電流注入/トンネル発光デバイス及び方法
JP5651288B2 (ja) * 2008-03-25 2015-01-07 株式会社東芝 半導体発光素子及びその製造方法
KR101650840B1 (ko) * 2009-08-26 2016-08-24 삼성전자주식회사 발광소자 및 이의 제조방법
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
KR101103639B1 (ko) 2010-12-06 2012-01-11 광주과학기술원 분산브라그반사소자를 이용한 자외선 발광다이오드 및 그 제조방법
JP5479391B2 (ja) * 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016032192A1 (ko) * 2014-08-27 2016-03-03 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
US10134956B2 (en) 2014-08-27 2018-11-20 Seoul Viosys Co., Ltd. Light emitting diode and manufacturing method thereof
KR20170023533A (ko) * 2015-08-24 2017-03-06 엘지이노텍 주식회사 발광소자
US10763394B2 (en) 2015-08-24 2020-09-01 Lg Innotek Co., Ltd. Light emitting element having excellent contact between semiconductor layer and electrode
US11018279B2 (en) 2015-08-24 2021-05-25 Lg Innotek Co., Ltd. Light emitting element having excellent contact between semiconductor layer and electrode
KR20200004986A (ko) * 2018-07-05 2020-01-15 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법

Also Published As

Publication number Publication date
US9142724B2 (en) 2015-09-22
US20140183546A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
US9142724B2 (en) Nitride-based semiconductor light-emitting device
JP5084837B2 (ja) 深紫外線発光素子及びその製造方法
JP6472093B2 (ja) 紫外線発光素子及びそれを用いた電気機器
US9130119B2 (en) Non-polar and semi-polar light emitting devices
US9054269B2 (en) Semiconductor light-emitting device
JP5849215B2 (ja) 紫外半導体発光素子
KR101114782B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP2004281863A (ja) 窒化物半導体素子及びその製造方法
CN111819702B (zh) 一种红外发光二极管
US20060261353A1 (en) Group III nitride semiconductor stacked structure
JP2017139252A (ja) 紫外線発光素子
TW201742266A (zh) 深紫外線發光元件以及深紫外線發光元件的製造方法
JP2009302314A (ja) GaN系半導体装置
JP2009289965A (ja) GaN系半導体装置
US8916904B2 (en) Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
US8735927B2 (en) Group III nitride semiconductor light-emitting device
KR20160112373A (ko) 자외선 발광소자 및 조명시스템
US20180287015A1 (en) Semiconductor device
US20230268462A1 (en) Fully transparent ultraviolet or far-ultraviolet light-emitting diodes
JP2008118048A (ja) GaN系半導体発光素子
JP2013183032A (ja) 半導体発光素子
US8680551B1 (en) High power ultraviolet light sources and method of fabricating the same
JP2015043468A (ja) 紫外半導体発光素子
KR100809226B1 (ko) 질화물 반도체 발광 소자 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal