KR20140060451A - Bias circuit and amplifier using the same - Google Patents
Bias circuit and amplifier using the same Download PDFInfo
- Publication number
- KR20140060451A KR20140060451A KR1020130075706A KR20130075706A KR20140060451A KR 20140060451 A KR20140060451 A KR 20140060451A KR 1020130075706 A KR1020130075706 A KR 1020130075706A KR 20130075706 A KR20130075706 A KR 20130075706A KR 20140060451 A KR20140060451 A KR 20140060451A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current mirror
- circuit
- voltage
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 바이어스 회로 및 이를 이용한 증폭기에 관한 것이다.
The present invention relates to a bias circuit and an amplifier using the bias circuit.
트랜지스터를 이용한 증폭기에서는, 그 트랜지스터의 특성에 맞춰 바이어스 전압을 공급해서 적절한 동작점을 설정함으로써, 그 트랜지스터의 특성에 맞춰 증폭된 신호를 얻을 수 있다. 이 바이어스 전압을 공급하기 위한 회로로 바이어스 회로가 알려져 있다. 이러한 바이어스 회로에는 트랜지스터를 이용해 구성되는 것이 있다.
In an amplifier using a transistor, a bias voltage is supplied in accordance with the characteristics of the transistor to set an appropriate operating point, and a signal amplified in accordance with the characteristics of the transistor can be obtained. A bias circuit is known as a circuit for supplying the bias voltage. Such a bias circuit may be formed using a transistor.
한편, 트랜지스터를 이용해 구성된 바이어스 회로는 그 트랜지스터의 온도 특성에 의존하는 경우가 있다. 이를 위해, 상기 바이어스 회로는 온도가 변화하는 환경하에서 원하는 바이어스 전압을 안정적으로 공급하기 어려운 경우가 있다. 또한, 온도 특성은 주위 온도 변화에 대한 출력 변동량을 나타내며, 온도 특성이 향상되면 온도 변화에 대한 출력 변화량이 작아져 출력이 안정적으로 이루어진다.
On the other hand, a bias circuit constructed using a transistor may depend on the temperature characteristic of the transistor. To this end, the bias circuit may be difficult to stably supply a desired bias voltage under an environment in which the temperature changes. Also, the temperature characteristic represents the amount of output fluctuation with respect to the ambient temperature change. When the temperature characteristic is improved, the output change amount with respect to the temperature change becomes small, and the output is stable.
이러한 온도 특성에 주목한 발명으로는, 예를 들어, 특허문헌 1에 고주파를 처리하는 증폭기를 이용하는 경우에 있어, 고온영역에 있어서도 이득의 온도 보상을 행할 수 있는 온도보상회로와 관련된 발명이 개시되어 있다.
As an invention focused on such a temperature characteristic, for example, Patent Document 1 discloses an invention relating to a temperature compensation circuit capable of compensating temperature of gain even in a high-temperature region when an amplifier for processing a high frequency is used have.
그러나, 상술한 증폭기는 고온환경하에 제한되지 않고, 저온환경에 있어서도 안정적으로 동작하도록 요구된다. 즉, 저온환경도 포함하여 온도가 변화하는 환경하에서 원하는 바이어스 전압을 안정적으로 공급할 수 있는 바이어스 회로가 요구되고 있다.
However, the above-described amplifier is not limited to a high temperature environment, and is required to operate stably even in a low temperature environment. That is, a bias circuit capable of stably supplying a desired bias voltage under an environment in which the temperature changes including a low-temperature environment is required.
따라서, 본 발명은 상기 문제를 반영해 이루어진 것이며, 본 발명의 목적은 바이어스 전압의 온도 특성을 향상시키면서 새롭고 개선된 바이어스 회로를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a new and improved bias circuit while improving the temperature characteristic of the bias voltage.
상기 과제를 해결하기 위해, 본 발명의 일견지에 따르면, 커런트 미러 회로; 제어 단자와는 상이한 다른 단자 중 어느 한쪽에서 상기 커런트 미러 회로의 전류미러를 받는 제1 트랜지스터; 및 상기 제1 트랜지스터와 병렬 접속되고, 제어 단자와는 상이한 다른 단자 중 어느 한쪽에서 상기 전류미러를 받는 제2 트랜지스터; 를 구비하고, 상기 제1 트랜지스터와 상기 제2 트랜지스터가 서로 반대의 온도 특성을 갖는 것을 특징으로 하는 바이어스 회로가 제공된다.
In order to solve the above problems, according to one aspect of the present invention, there is provided a current mirror circuit comprising: a current mirror circuit; A first transistor receiving a current mirror of the current mirror circuit at either one of the terminals different from the control terminal; And a second transistor connected in parallel to the first transistor and receiving the current mirror from either of the other terminals different from the control terminal; And the first transistor and the second transistor have temperature characteristics opposite to each other.
상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 한쪽의 트랜지스터는 헤테로 접합 바이폴러 트랜지스터이고, 다른 한쪽의 트랜지스터는 MOS트랜지스터일 수 있다.
Either one of the first transistor and the second transistor may be a heterojunction bipolar transistor, and the other transistor may be a MOS transistor.
구동 전압이 상기 전류미러에 근거해 결정되고, 바이어스 전압을 출력하는 제3 트랜지스터를 구비하며, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 구동 전압은 상기 바이어스 전압에 근거해 결정될 수 있다.
And a third transistor having a driving voltage determined based on the current mirror and outputting a bias voltage, and a driving voltage of the first transistor and the second transistor may be determined based on the bias voltage.
상기 제3 트랜지스터는 제어단자에서 상기 전류미러를 받고, 상기 제어 단자와는 상이한 다른 단자 중 어느 한쪽을 출력단자로 해서 상기 바이어스 전압를 출력하고, 상기 제1 트랜지스터의 상기 제어단자와 상기 제2 트랜지스터의 제어단자가 상기 제3 트랜지스터의 상기 출력단자측에 접속될 수 있다.
Wherein the third transistor receives the current mirror at a control terminal and outputs the bias voltage with one of the other terminals different from the control terminal as an output terminal, and the control terminal of the first transistor and the second transistor And a control terminal may be connected to the output terminal side of the third transistor.
상기 커런트 미러 회로는 복수의 pMOS트랜지스터에 의해 구성되고, 상기 제1 트랜지스터 및 제2 트랜지스터 중 적어도 어느 하나와 상기 제3 트랜지스터가 nMOS트랜지스터일 수 있다.
The current mirror circuit may include a plurality of pMOS transistors, and at least one of the first transistor and the second transistor and the third transistor may be nMOS transistors.
또한, 상기 과제를 해결하기 위해, 본 발명의 다른 견지에 따르면, 증폭용 트랜지스터; 및 증폭용 트랜지스터 입력측에 설치된 바이어스 회로; 를 구비하고, 상기 바이어스 회로는 커런트 미러 회로; 및 제어 단자와는 상이한 단자 중 어느 한쪽에서 상기 커런트 미러 회로의 전류미러를 받는 제1 트랜지스터; 상기 제1 트랜지스터와 병렬 접속되고, 제어 단자와는 상이한 다른 단자 중 어느 한쪽에서 상기 전류미러를 받는 제2 트랜지스터; 를 구비하며, 상기 제1 트랜지스터와 상기 제2 트랜지스터가 서로 반대의 온도 특성을 갖는 것을 특징으로 하는 증폭기가 제공된다.
According to another aspect of the present invention, there is provided an amplifying transistor comprising: an amplifying transistor; And a bias circuit provided on an input side of the amplification transistor; Wherein the bias circuit comprises: a current mirror circuit; A first transistor receiving a current mirror of the current mirror circuit at any one of terminals different from the control terminal; A second transistor connected in parallel with the first transistor and receiving the current mirror from any one of the other terminals different from the control terminal; And the first transistor and the second transistor have temperature characteristics opposite to each other.
이상 설명한 본 발명에 따르면, 바이어스 전압의 온도 특성을 향상시킨 바이어스 회로를 제공할 수 있다.
According to the present invention described above, it is possible to provide a bias circuit improved in temperature characteristic of the bias voltage.
도 1은 본 발명의 실시형태에 따른 증폭기의 회로도이다.
도 2는 본 발명의 실시형태에 따른 바이어스 회로의 회로도이다.
도 3은 온도 특성에 대해 설명하기 위한 바이어스 회로의 비교예를 나타내는 회로도이다.
도 4는 전류미러를 받는 유닛의 일예를 모식적으로 나타내는 개략적인 회로도이다.
도 5는 전류미러를 받는 유닛의 다른 일예를 모식적으로 나타내는 개략적인 회로도이다.
도 6은 전류미러를 받는 유닛을 구성하는 트랜지스터의 온도 특성을 나타내는 그래프이다.
도 7은 전류미러를 받는 유닛을 구성하는 트랜지스터의 온도 특성을 나타내는 그래프이다.
도 8은 전류미러를 받는 유닛의 온도 특성을 나타내는 그래프이다.
도 9는 증폭기를 구성하는 트랜지스터의 베이스-이미터간 전압의 온도 특성을 비교한 그래프이다.
도 10은 증폭기를 구성하는 트랜지스터의 콜렉터 전류의 온도 특성을 비교한 그래프이다.
도 11은 증폭기의 이득의 온도 특성을 비교한 그래프이다.
도 12는 증폭기의 출력성능(P1dB)의 온도 특성을 비교한 그래프이다.1 is a circuit diagram of an amplifier according to an embodiment of the present invention.
2 is a circuit diagram of a bias circuit according to an embodiment of the present invention.
3 is a circuit diagram showing a comparative example of a bias circuit for explaining temperature characteristics.
4 is a schematic circuit diagram schematically showing an example of a unit that receives a current mirror.
5 is a schematic circuit diagram schematically showing another example of a unit that receives a current mirror.
6 is a graph showing temperature characteristics of a transistor constituting a unit that receives a current mirror.
7 is a graph showing the temperature characteristics of a transistor constituting a unit that receives a current mirror.
8 is a graph showing temperature characteristics of a unit receiving a current mirror.
9 is a graph comparing temperature characteristics of a base-emitter voltage of a transistor constituting the amplifier.
10 is a graph comparing the temperature characteristics of the collector current of the transistors constituting the amplifier.
11 is a graph comparing the temperature characteristics of the gain of the amplifier.
12 is a graph comparing the temperature characteristics of the output performance (P1dB) of the amplifier.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 또한, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. In addition, the shape and size of elements in the drawings may be exaggerated for clarity.
우선, 도 1을 참조해서 본 실시형태에 따른 증폭기의 구성에 대해 설명한다. 도 1은 본 실시형태에 따른 증폭기의 회로도이다. 도 1에 나타난 바와 같이, 상기 증폭기는 트랜지스터(PA); 출력저항(Rc); 입력부(RFin); 출력부(RFout); 바이어스 회로(100); 입력측 정합회로(200); 및 출력측 정합회로(300); 를 포함하여 구성된다. 입력부(RFin)는 이 증폭회로의 입력 인터페이스를 나타내고, 출력부(RFout)은 출력 인터페이스를 나타낸다.
First, the configuration of the amplifier according to the present embodiment will be described with reference to Fig. 1 is a circuit diagram of an amplifier according to the present embodiment. As shown in FIG. 1, the amplifier includes a transistor PA; Output resistance Rc; An input unit RFin; An output section RFout; A bias circuit (100); An
도 1에 도시된 예에서, 상기 증폭기는 트랜지스터(PA)를 이용한 이미터 접지형 증폭기로서 구성된다. 즉, 트랜지스터(PA)의 이미터측이 그랜드에 접속되고, 트랜지스터(PA)의 베이스측이 입력측에 해당되며, 콜렉터측이 출력측에 해당된다. 또한, 아래 설명에서는 이미터 접지형 증폭기로서 구성되는 경우를 예로 들어 설명하지만, 각 구성의 접속관계는 이에 제한되지 않는다. 예를 들어, 콜렉터 접지형 증폭기로 구성될 수도 있디. 이 경우, 바이어스 회로(100), 입력측 정합회로(200) 및 출력측 정합회로(300) 내의 구성을 콜렉터 접지형 증폭기의 경우에 맞춰 적절히 변경할 수 있다. 상기 트랜지스터(PA)는 '증폭용' 트랜지스터에 해당된다.
In the example shown in Fig. 1, the amplifier is configured as an emitter grounded amplifier using a transistor PA. That is, the emitter side of the transistor PA is connected to the ground, the base side of the transistor PA corresponds to the input side, and the collector side corresponds to the output side. In the following description, the case where the amplifier is configured as an emitter grounded type amplifier will be described as an example, but the connection relation of each configuration is not limited thereto. For example, it could consist of a collector grounded amplifier. In this case, the configurations in the
트랜지스터(PA)에는 일례로 헤테로 접합 바이폴러 트랜지스터(HBT: Heterojunction Bipolar Transistor)가 이용된다. 또한, 트랜지스터(PA)에는 HBT에 제한되지 않고, 예를 들어, MOS(Metal Oxide Semiconductor) 트랜지스터 등과 같은 다른 종류의 트랜지스터를 이용할 수도 있다. 이하, 트랜지스터(PA)로 HBT를 이용한 경우를 예로 들어 설명한다.
As the transistor PA, for example, a heterojunction bipolar transistor (HBT) is used. Also, the transistor PA is not limited to the HBT, and another type of transistor such as a MOS (Metal Oxide Semiconductor) transistor may be used, for example. Hereinafter, the case where HBT is used as the transistor PA will be described as an example.
입력측에 해당하는 트랜지스터(PA)의 베이스측에는 바이어스 회로(100)와 입력측 정합회로(200)가 접속된다. 또한, 출력측에 해당하는 트랜지스터(PA)의 콜렉터측에는 출력저항(Rc)과 출력측 정합회로(300)가 접속된다. 트랜지스터(PA)에는 구동 전압으로서 전압(Vcc)가 출력저항(Rc)을 통해 인가된다. 또한, 전압(Vcc)는, 예를 들어, 증폭기에 접속된 전원(미도시)에 의해 공급된다.
On the base side of the transistor PA corresponding to the input side, the
입력측 정합회로(200)는 트랜지스터(PA)의 입력측(즉, 베이스측)의 임피던스 매칭을 행하는 회로이다. 입력측 정합회로(200)의 어느 한 쪽은 입력부(RFin)에 접속되고, 다른 한쪽은 트랜지스터(PA)의 입력측에 접속된다.
The input
출력측 정합회로(300)는 트랜지스터(PA)의 출력측(즉, 콜렉터측)의 임피던스 매칭을 행하는 회로이다. 출력측 정합회로(300)의 어느 한 쪽은 트랜지스터(PA)의 출력측에 접속되고, 다른 한쪽은 출력부(RFout)에 접속된다.
The output
또한, 입력측 정합회로(200) 및 출력측 정합회로(300)의 구성은 트랜지스터(PA)의 특성이나 상기 증폭기의 입력측 및 출력측에 접속되는 기기 구성에 따라 적절히 변경할 수 있다.
The configurations of the input
바이어스 회로(100)
바이어스 회로(100)는 트랜지스터(PA)의 입력측에 접속되고 트랜지스터(PA)의 베이스에 바이어스 전압(Vb)을 부여해 동작점을 설정한다. 이렇게 설정된 동작점을 중심으로, 증폭된 신호가 트랜지스터(PA)로부터 출력된다. 이하, 도 2를 참조해서 바이어스 회로(100)의 상세한 구성에 대해 설명한다. 도 2에는 바이어스 회로(100)의 회로도가 도시되어 있다.
The
도 2에 나타난 바와 같이, 바이어스 회로(100)는 커런트 미러 회로(U1), 유닛(U2) 및 트랜지스터(M30)를 포함해 구성된다. 바이어스 회로(100)에는 구동 전압으로 전압(Vbias)이 인가된다. 또한, 전압(Vbias)은 예를 들어, 바이어스 회로(100)에 접속된 전원(미도시)에 의해 공급된다.
As shown in FIG. 2, the
커런트Current
미러mirror
회로( Circuit(
U1U1
))
커런트 미러 회로(U1)는 복수의 MOS트랜지스터를 포함해 구성되며, 원하는 회로에 원하는 전류값을 갖는 전류를 공급하기 위한 회로이다. 도 2에는 두 개의 트랜지스터(M11, M12)로 구성되고, 트랜지스터(M11, M12)로 pMOS트랜지스터를 이용한 경우가 도시되어 있다.
The current mirror circuit U1 includes a plurality of MOS transistors, and is a circuit for supplying a current having a desired current value to a desired circuit. FIG. 2 shows a case in which two transistors M11 and M12 are used and a pMOS transistor is used for the transistors M11 and M12.
트랜지스터(M11, M12) 각각의 소스는 전원 전압(Vbias)에 접속되어 있다. 또한, 트랜지스터(M11, M12) 각각의 게이트는 트랜지스터(M11)의 드레인측에 접속되어 있다. 상기 트랜지스터(M11)의 드레인측의 절점을 N11이라 한다. 절점(N11)은 저항(R11)을 통해 그랜드에 접속된다. 상기 저항(R11)의 저항값과 전원 전압(Vbias)으로 인해, 트랜지스터(M11, M12)의 구동 전압, 즉, 게이트 전압이 결정된다.
The sources of the transistors M11 and M12 are connected to the power supply voltage Vbias. The gate of each of the transistors M11 and M12 is connected to the drain side of the transistor M11. The node on the drain side of the transistor M11 is referred to as N11. And the node N11 is connected to the ground via the resistor R11. The driving voltage of the transistors M11 and M12, that is, the gate voltage, is determined by the resistance value of the resistor R11 and the power supply voltage Vbias.
또한, 트랜지스터(M12)의 드레인측에는 유닛(U2)과 트랜지스터(M30)의 게이트가 접속된다. 상기 트랜지스터(M12)의 드레인측의 절점을 N12라 한다. 상기 절점(N12)에 공급되는 전류를 전류 미러(Im)라 한다.
The unit U2 and the gate of the transistor M30 are connected to the drain side of the transistor M12. The node on the drain side of the transistor M12 is denoted by N12. The current supplied to the node N12 is referred to as a current mirror Im.
이러한 회로 구성으로 인해, 커런트 미러 회로(U1)는 예를 들어, 트랜지스터(M11)에 대한 트랜지스터(M12)의 크기(예를 들어, 게이트 길이)의 비율을 조정함으로써, 트랜지스터(M11)측을 흐르는 전류(IM11로 함)에 대한 트랜지스터(M12)측을 흐르는 전류(Im)의 비율을 조정할 수 있다. 예를 들어, 트랜지스터(M11)과 트랜지스터(M12)로 동일한 특성을 갖는 트랜지스터를 이용할 경우, 트랜지스터(M11)에 대한 트랜지스터(M12)의 크기를 3이라 하면, 이상적으로는 전류값Im=3IM11이 된다. 이렇게, 트랜지스터(M11)과 트랜지스터(M12) 각각의 특성을 반영하여 이들 트랜지스터 간의 크기 비율을 조정함으로써, 절점(N12)에 원하는 전류값의 전류미러(Im)가 공급되도록 제어할 수 있게 된다.
Due to such a circuit configuration, the current mirror circuit U1 can control the current flowing through the transistor M11 by adjusting the ratio of the size (for example, the gate length) of the transistor M12 to the transistor M11, for example The ratio of the current Im flowing through the transistor M12 to the current I M11 can be adjusted. For example, when a transistor having the same characteristics as the transistor M11 and the transistor M12 is used, if the size of the transistor M12 with respect to the transistor M11 is 3, the current value Im = 3I M11 do. In this way, by controlling the magnitude ratio between the transistors M11 and M12, the current mirror Im having a desired current value can be controlled to be supplied to the node N12.
본 실시형태에 따른 바이어스 회로(100)에서는, 상기 커런트 미러 회로(U1)에 의해, 후술하는 유닛(U2)에 전류미러(Im)가 공급된다.
In the
또한, 상기에서는, 커런트 미러 회로(U1)를 두 개의 pMOS트랜지스터(즉, 트랜지스터(M11, M12))를 이용해서 구성하는 경우에 대해 설명했으나, 커런트 미러 회로의 기능을 수행한다면 회로 구성은 이에 제한되지 않는다. 예를 들어, 트랜지스터(M11, M12)로 다른 종류의 트랜지스터를 이용할 수 있다. 또한, 트랜지스터 3개 이상을 마련해, 어느 하나의 트랜지스터의 전류미러(Im)를 유닛(U2)이 받을 수 있도록 구성할 수도 있다. 또한, 트랜지스터로부터의 전류미러(Im)를 유닛(U2)이 받을 수 있도록 하는 구성이라면, 커런트 미러 회로(U1)와 유닛(U2) 사이의 접속관계는 제한되지 않는다.
In the above description, the current mirror circuit U1 is configured by using two pMOS transistors (that is, the transistors M11 and M12). However, if the function of the current mirror circuit is performed, It does not. For example, the transistors M11 and M12 may use different kinds of transistors. It is also possible to provide three or more transistors so that the unit U2 can receive the current mirror Im of any one of the transistors. Further, if the unit U2 can receive the current mirror Im from the transistor, the connection relation between the current mirror circuit U1 and the unit U2 is not limited.
트랜지스터(transistor(
M30M30
))
다음으로, 도 2를 참조해서 트랜지스터(M30)의 구성에 대해 설명한다. 또한, 도 2에는 트랜지스터(M30)로 nMOS트랜지스터를 이용하는 경우가 도시되어 있다. 도 2에 나타난 바와 같이, 트랜지스터(M30)의 드레인은 전원 전압(Vbias)에 접속된다. 또한, 상기 트랜지스터(M30)가 '제3 트랜지스터'에 해당된다.
Next, the configuration of the transistor M30 will be described with reference to FIG. 2 shows a case where an nMOS transistor is used for the transistor M30. As shown in Fig. 2, the drain of the transistor M30 is connected to the power supply voltage Vbias. Also, the transistor M30 corresponds to a 'third transistor'.
트랜지스터(M30)의 소스측은 바이어스 회로(100)의 출력부분에 접속된다. 상기 트랜지스터(M30)의 소스측의 절점을 Nb라 한다. 상기 절점(Nb)에서의 전압(Vb)가 바이어스 회로(100)로부터 바이어스 전압(Vb)으로서 출력된다. 절점(Nb)은 저항(R30)을 통해 그랜드에 접속된다. 또한, 상기 소스측의 절점(Nb)이 트랜지스터(M30)의 '출력단자'에 해당된다.
The source side of the transistor M30 is connected to the output portion of the
트랜지스터(M30)의 게이트는 절점(N12)에 접속된다. 즉, 트랜지스터(M30)를 구동시키기 위한 구동 전압(게이트 전압)은 절점(N12)에 공급되는 전류미러(Im)에 근거해 결정된다. 또한, 상기 게이트가 트랜지스터(M30)의 '제어단자'에 해당되며, 소스 및 드레인이 '제어단자 이외의 다른 단자'에 해당된다.
The gate of the transistor M30 is connected to the node N12. That is, the driving voltage (gate voltage) for driving the transistor M30 is determined based on the current mirror Im supplied to the node N12. Further, the gate corresponds to the 'control terminal' of the transistor M30, and the source and drain correspond to the 'other terminal than the control terminal'.
전류미러(Im)의 온도 특성은 절점(N12)에 접속된 유닛(U2)의 온도 특성에 의해 결정된다. 바꿔 말하면, 유닛(U2)의 온도 특성을 향상시킴으로써, 전류미러(Im)의 온도 특성을 향상시킬 수 있다. 이로 인해, 온도가 변화하는 환경하에서도 트랜지스터(M30)의 동작이 안정적으로 이루어지며, 그 결과, 온도 변화에 대한 바이어스 회로(100)로부터 출력되는 바이어스 전압(Vb)의 변화량이 작아진다(즉, 바이어스 전압(Vb)의 온도 특성이 향상된다). 이하, 유닛(U2)의 구성 및 온도 특성에 대한 자세한 사항은 후술한다.
The temperature characteristic of the current mirror Im is determined by the temperature characteristic of the unit U2 connected to the node N12. In other words, by improving the temperature characteristic of the unit U2, the temperature characteristic of the current mirror Im can be improved. As a result, the variation of the bias voltage Vb output from the
상기에서는, 트랜지스터(M30)로 nMOS트랜지스터를 이용한 경우를 예로 들어 설명했지만, 상술한 바와 같이, 커런트 미러 회로(U1)와 유닛(U2)에 접속되고, 바이어스 전압(Vb)을 출력할 수 있다면, 트랜지스터(M30)의 종류는 이에 제한되지 않는다. 또한, 상기에서는, 트랜지스터(M30)의 소스측이 그랜드에 접속되는 예에 대해 설명했지만, 커런트 미러 회로(U1)나 유닛(U2)의 회로 구성에 맞춰, 드레인측을 그랜드에 접속시키는 구성을 취할 수도 있다.
In the above description, the nMOS transistor is used as the transistor M30. However, as described above, if the current mirror circuit U1 and the unit U2 are connected and can output the bias voltage Vb, The type of the transistor M30 is not limited to this. In the above example, the source side of the transistor M30 is connected to the ground. However, it is also possible to adopt a configuration in which the drain side is connected to the ground in accordance with the circuit configuration of the current mirror circuit U1 and the unit U2 It is possible.
유닛(unit(
U2U2
))
유닛(U2)은 트랜지스터(M21) 및 트랜지스터(M22)를 포함해 구성된다. 도 2에는, 트랜지스터(M21)로 nMOS트랜지스터를 사용하고, 트랜지스터(M22)로 HBT를 사용한 예가 도시되어 있다. 또한, 상세한 사항은 후술하지만, 트랜지스터(M21) 및 트랜지스터(M22)의 조합은 도 2에 도시된 예로 제한되지 않는다. 이하, 도 2에 도시된 예에 근거해 각 구성에 대해 설명한다. 또한, 상기 트랜지스터(M21) 및 트랜지스터(M22) 중 어느 한 쪽은 '제1 트랜지스터'에 해당되고, 다른 한쪽은 '제2 트랜지스터'에 해당된다.
The unit U2 includes a transistor M21 and a transistor M22. 2 shows an example in which an nMOS transistor is used for the transistor M21 and an HBT is used for the transistor M22. Further, although the details will be described later, the combination of the transistor M21 and the transistor M22 is not limited to the example shown in Fig. Hereinafter, each configuration will be described based on the example shown in Fig. One of the transistor M21 and the transistor M22 corresponds to a 'first transistor' and the other transistor corresponds to a 'second transistor'.
트랜지스터(M21)의 드레인측이 저항(R21)을 통해 노드(N12), 즉, 트랜지스터(M12)의 콜렉터측에 접속되고, 소스측은 그랜드에 접속된다. 또한, 트랜지스터(M21)의 게이트측은 저항(R30)을 통해 트랜지스터(M30)의 소스측에 접속된다. 또한, 상기 트랜지스터(M21)의 게이트측의 절점을 Ngb라 하고, 상기 절점(Ngb)에서의 전압을 Vgb라 한다. 이때, 트랜지스터(M21)의 구동 전압, 즉, 게이트 전압은 절점(Ngb)에서의 전압(Vgb)으로 나타나고, 상기 전압(Vgb)은 트랜지스터(M30)의 출력전압(즉, 바이어스 전압(Vb))과 저항(R30)의 저항값에 근거해 결정된다. 또한, 절점(Ngb)은 콘덴서(C30)를 통해 그랜드에 접속된다. 나아가, 트랜지스터(M21)는 게이트가 '제어단자'에 해당되고, 소스 및 드레인이 '제어단자 이외의 다른 단자'에 해당된다.
The drain side of the transistor M21 is connected to the node N12 via the resistor R21, that is, to the collector side of the transistor M12, and the source side is connected to the ground. The gate side of the transistor M21 is connected to the source side of the transistor M30 via the resistor R30. The node at the gate of the transistor M21 is denoted by Ngb, and the voltage at the node Ngb is denoted by Vgb. At this time, the driving voltage of the transistor M21, that is, the gate voltage is represented by the voltage Vgb at the node Ngb, and the voltage Vgb is the output voltage of the transistor M30 (i.e., the bias voltage Vb) And the resistance value of the resistor R30. Further, the node Ngb is connected to the ground via the capacitor C30. Further, the gate of the transistor M21 corresponds to a control terminal, and the source and drain correspond to a terminal other than the control terminal.
트랜지스터(M22)는 트랜지스터(M21)에 대해 병렬 접속된다. 구체적으로는, 트랜지스터(M22)의 콜렉터측이 노드(N12), 즉, 트랜지스터(M12)의 드레인측에 접속되고, 이미터측은 그랜드에 접속된다. 또한, 트랜지스터(M21)의 베이스측은 절점(Ngb)에 접속된다. 즉, 트랜지스터(M22)의 베이스측은 저항(R30)을 통해 트랜지스터(M30)의 소스측에 접속된다. 이로 인해, 트랜지스터(M21)의 경우와 마찬가지로 트랜지스터(M22)의 구동 전압, 즉, 베이스 전압은 절점(Ngb)에서의 전압(Vgb)으로 나타나고, 트랜지스터(M30)의 출력전압(즉, 바이어스 전압(Vb))과 저항(R30)의 저항값에 근거해 결정된다. 또한, 트랜지스터(M22)는 베이스가 '제어단자'에 해당되고, 콜렉터 및 이미터가 '제어단자 이외의 다른 단자'에 해당된다.
The transistor M22 is connected in parallel to the transistor M21. More specifically, the collector side of the transistor M22 is connected to the node N12, that is, the drain side of the transistor M12, and the emitter side is connected to the ground. The base side of the transistor M21 is connected to the node Ngb. That is, the base side of the transistor M22 is connected to the source side of the transistor M30 via the resistor R30. As a result, the drive voltage of the transistor M22, that is, the base voltage is represented by the voltage Vgb at the node Ngb and the output voltage of the transistor M30 (i.e., the bias voltage Vb) and the resistance value of the resistor R30. The base of the transistor M22 corresponds to a 'control terminal', and the collector and emitter correspond to a terminal other than the control terminal.
또한, 트랜지스터(M21)와 트랜지스터(M22)는 서로 반대의 온도 특성을 갖도록 구성된다. 우선, 트랜지스터의 온도 특성에 대해 설명한다.
The transistor M21 and the transistor M22 are configured to have temperature characteristics opposite to each other. First, the temperature characteristics of the transistor will be described.
트랜지스터(일례로, MOS트랜지스터)의 온도 특성은 예를 들어, 게이트-소스간 전압(Vgs), 역치 전압(Vth) 및 이동도(μ)를 조정함으로써, 원하는 특성으로 조정할 수 있다. 게이트-소스간 전압(Vgs), 역치 전압(Vth) 및 이동도(μ)와 트랜지스터의 온도 특성과의 관계에 대해, 이하 설명하는 수학식 1을 참조해 설명한다. 또한, 수학식1은 포화영역의 드레인전류(Ids)를 나타낸다.The temperature characteristic of a transistor (for example, a MOS transistor) can be adjusted to a desired characteristic by adjusting, for example, a gate-source voltage Vgs, a threshold voltage Vth and a mobility μ. The relationship between the gate-source voltage Vgs, the threshold voltage Vth and the mobility μ and the temperature characteristic of the transistor will be described with reference to the following Equation 1. Equation 1 represents the drain current Ids of the saturation region.
단,only,
Ids: 드레인 전류 Ids: drain current
μ: 이동도μ: mobility
Cox: 단위 면적당 게이트 산화막 용량 Cox: gate oxide capacity per unit area
Vgs: 게이트-소스간 전압Vgs: gate-source voltage
Vth: 역치 전압Vth: threshold voltage
λ: 채널길이변조계수λ: channel length modulation coefficient
Vds: 드레인-소스간 전압
Vds: drain-source voltage
일반적으로, 역치 전압(Vth)과 이동도(μ)는 온도가 오르면 내려간다. 즉, 역치 전압(Vth)과 이동도(μ)의 온도 특성은 마이너스가 된다. 한편, 역치 전압(Vth)의 온도 특성이 마이너스이기 때문에, 수학식 1에서의 (Vgs-Vth)는 플러스의 온도 특성을 갖게 된다. 즉, 이동도(μ)와 (Vgs-Vth)는 서로 반대의 온도 특성을 갖는다. 이로 인해, 상기 트랜지스터의 온도 특성이 플러스 및 마이너스 중 어느 쪽이 되는가는 게이트-소스간 전압(Vgs), 역치 전압(Vth) 및 이동도(μ) 값에 의존하게 된다. 따라서, 트랜지스터(M21) 및 트랜지스터(M22) 각각에 대해, 게이트-소스간 전압(Vgs), 역치 전압(Vth) 및 이동도(μ)를 적절히 조정함으로써, 서로 온도 특성이 반대가 되도록 트랜지스터(M21) 및 트랜지스터(M22)를 구성할 수 있다. 이러한 방법은 일례일 뿐이며, 또한, 트랜지스터(M21) 및 트랜지스터(M22)가 반대의 온도 특성이 되도록 구성할 수 있으면, 상기 방법에 제한되지 않는다.
Generally, the threshold voltage (Vth) and the mobility (μ) decrease when the temperature rises. That is, the temperature characteristics of the threshold voltage Vth and the mobility μ become negative. On the other hand, since the temperature characteristic of the threshold voltage Vth is negative, (Vgs-Vth) in Equation 1 has a positive temperature characteristic. That is, the mobility (μ) and (Vgs-Vth) have opposite temperature characteristics. Therefore, whether the temperature characteristic of the transistor becomes positive or negative depends on the gate-source voltage Vgs, the threshold voltage Vth, and the mobility μ value. Therefore, by appropriately adjusting the gate-source voltage Vgs, the threshold voltage Vth and the mobility μ for each of the transistor M21 and the transistor M22, the transistor M21 And a transistor M22. This method is merely an example, and it is not limited to the above method as long as the transistor M21 and the transistor M22 can be configured to have opposite temperature characteristics.
또한, 트랜지스터(M21)와 트랜지스터(M22)는 서로 반대의 온도 특성을 갖도록 구성되면 충분하고, 이들 트랜지스터의 종류는 한정되지 않는다. 도 2에서 MOS트랜지스터와 HBT를 병용하는 예에 대해 설명했으나, 예를 들어, 양쪽에 MOS트랜지스터를 이용할 수도 있고, 다른 종류의 트랜지스터를 이용할 수도 있다.
It is sufficient if the transistors M21 and M22 are configured to have opposite temperature characteristics, and the types of these transistors are not limited. Although an example in which the MOS transistor and the HBT are used together in FIG. 2 has been described, for example, MOS transistors may be used on both sides, or other types of transistors may be used.
다음, 트랜지스터(M21) 및 트랜지스터(M22) 각각의 온도 특성과 바이어스 회로(100)의 온도 특성과의 관계에 대해 구체적으로 설명한다. 우선, 도 3을 참조해서 비교예로서 바이어스 회로(100a)의 구성에 대해 설명한다. 도 3에는 비교예인 바이어스 회로(100a)의 회로도가 도시되어 있다. 도 3에 나타난 바와 같이, 상기 바이어스 회로(100a)는 유닛(U2) 대신에 단일의 트랜지스터(M21a)로 구성된 유닛(U2a)를 적용한다는 점에서 바이어스 회로(100)와 그 구성이 상이하다. 또한, 유닛(U2a) 이외의 기타 구성은 도 2에 도시된 바이어스 회로(100)와 동일하다.
Next, the relationship between the temperature characteristic of each of the transistor M21 and the transistor M22 and the temperature characteristic of the
이어, 도 4 및 도 5를 참조한다. 도 4는 도 3에 도시된 바이어스 회로(100a)의 유닛(U2a)을 모식적으로 나타낸 개략적인 회로도이다. 또한, 도 5는 도 2에 도시된 바이어스 회로(100)의 유닛(U2)을 모식적으로 나타낸 개략적인 회로도이다.
Reference is now made to Figs. 4 and 5. 4 is a schematic circuit diagram schematically showing the unit U2a of the
우선, 도 4를 참조한다. 도 4에서의 전류원(Im)은 커런트 미러 회로(U1)에 의해 분배된 전류미러(Im)를 개략적으로 나타낸다. 또한, Vgs는 트랜지스터(M21a)를 구동시키기 위한 전압, 즉, 트랜지스터(M21a)의 게이트-소스간 전압을 나타낸다. 상기 전압(Vgs)은 도 3의 절점(Ngb)에서의 전압, 즉, 전압(Vgb)에 해당된다.
First, refer to FIG. The current source Im in FIG. 4 schematically shows the current mirror Im distributed by the current mirror circuit U1. Vgs represents the voltage for driving the transistor M21a, that is, the gate-source voltage of the transistor M21a. The voltage Vgs corresponds to the voltage at the node Ngb in Fig. 3, that is, the voltage Vgb.
이어, 도 5를 참조한다. 도 5에서의 전류원(Im)은 커런트 미러 회로(U1)에 의해 분배된 전류미러(Im)를 모식적으로 나타낸다. 또한, Vgs는 트랜지스터(M21)를 구동시키기 위한 전압, 즉, 트랜지스터(M21)의 게이트-소스간 전압을 나타낸다. 또한, Vbe는 트랜지스터(M22)를 구동시키기 위한 전압, 즉, 트랜지스터(M22)의 베이스-이미터간 전압을 나타낸다. 또한, 상기 전압 Vgs 및 Vbe는 도 3의 절점(Ngb)에서의 전압, 즉, 전압(Vgb)에 해당된다. 이하, 설명을 간략하게 하기 위해, 도 4에 도시된 트랜지스터(M21a)와 도 5에 도시된 트랜지스터(M21)에 동일한 온도 특성의 MOS트랜지스터를 이용했다고 가정해 설명한다.
Reference is now made to Fig. The current source Im in FIG. 5 schematically shows the current mirror Im distributed by the current mirror circuit U1. Vgs represents the voltage for driving the transistor M21, that is, the gate-source voltage of the transistor M21. Vbe represents the voltage for driving the transistor M22, that is, the base-emitter voltage of the transistor M22. The voltages Vgs and Vbe correspond to the voltage at the node Ngb in Fig. 3, that is, the voltage Vgb. Hereinafter, for the sake of simplicity, it is assumed that a transistor M21a shown in FIG. 4 and a transistor M21 shown in FIG. 5 are MOS transistors having the same temperature characteristics.
여기서, 도 6을 참조한다. 도 6은 트랜지스터 M21a 및 상기 트랜지스터 M21로 이용된 MOS트랜지스터의 온도 특성을 나타낸 그래프이다. 도 6의 가로축은 온도(℃)를 나타내며, 세로축은 트랜지스터 M21a 및 상기 트랜지스터 M21로 이용된 MOS트랜지스터가 받는 전류(IM21)(A)를 나타낸다. 도 6의 그래프 G21에 나타난 바와 같이, 상기 MOS트랜지스터는 온도가 상승함에 따라, 출력전류(IM21)의 전류값이 감소하는 온도 특성을 갖는다.
Reference is now made to Fig. 6 is a graph showing the temperature characteristics of the MOS transistor used as the transistor M21a and the transistor M21. 6, the horizontal axis represents the temperature (占 폚), and the vertical axis represents the current (I M21 ) (A) received by the transistor M21a and the MOS transistor used for the transistor M21. As shown in the graph G21 of Fig. 6, the MOS transistor has a temperature characteristic in which the current value of the output current I M21 decreases as the temperature rises.
이어, 도 7을 참조한다. 도 7은 트랜지스터(M22)로 이용한 HBT의 온도 특성을 나타낸 그래프이다. 도 7의 가로축은 온도(?)를 나타내고, 세로축은 트랜지스터(M22)로 이용된 HBT가 받는 전류(IM22)(A)를 나타낸다. 도 7의 그래프 G22에 나타난 바와 같이, 상기 HBT는 온도가 상승함에 따라, 출력전류(IM21)의 전류값이 증대되는 온도 특성을 갖는다.
Reference is now made to Fig. 7 is a graph showing the temperature characteristics of the HBT used as the transistor M22. The horizontal axis of FIG. 7 represents the temperature (?) And the vertical axis represents the current (I M22 ) (A) received by the HBT used as the transistor M22. As shown in the graph G22 of FIG. 7, the HBT has a temperature characteristic in which the current value of the output current I M21 increases as the temperature rises.
여기서, 도 4에 도시된 유닛(U2a)에 주목한다. 유닛(U2a)은 단일의 트랜지스터(M21a)를 포함하여 구성된다. 이로 인해, 상기 유닛(U2a)의 온도 특성은 트랜지스터(M21a)의 온도 특성에 의존한다. 즉, 도 6의 그래프 G21에 나타난 바와 같이, 트랜지스터(M21a)는 마이너스의 온도 특성을 나타내기 때문에, 유닛(U2a)도 마찬가지로 마이너스 온도 특성을 갖게 된다.
Here, attention is paid to the unit U2a shown in Fig. The unit U2a comprises a single transistor M21a. For this reason, the temperature characteristic of the unit U2a depends on the temperature characteristic of the transistor M21a. In other words, as shown in the graph G21 in Fig. 6, since the transistor M21a exhibits the negative temperature characteristic, the unit U2a also has the negative temperature characteristic.
한편, 도 5에 도시된 유닛(U2)은 트랜지스터(M21)와 트랜지스터(M22)가 병렬 접속되어 구성된다. 상기 트랜지스터(M21)는 도 6의 그래프 G21에 나타난 바와 같이, 마이너스 온도 특성을 갖는다. 반면, 트랜지스터(M22)는 도 7의 그래프 G22에 나타난 바와 같이, 플러스의 온도 특성을 갖는다.
On the other hand, the unit U2 shown in FIG. 5 is configured by connecting the transistor M21 and the transistor M22 in parallel. The transistor M21 has a negative temperature characteristic as shown in a graph G21 in Fig. On the other hand, the transistor M22 has a positive temperature characteristic, as shown in the graph G22 in Fig.
여기서, 도 8을 참조한다. 도 8은 유닛(U2)의 온도 특성을 나타낸 그래프이다. 도 8의 가로축은 온도(?)를 나타내고, 세로축은 유닛(U2)이 받는 전류, 즉, 전류미러(Im)(A)를 나타낸다. 상술한 바와 같이, 유닛(U2)은 서로 반대의 온도 특성을 갖는 트랜지스터(M21) 및 트랜지스터(M22)를 구비한다. 이로 인해, 도 8의 그래프 G20에 나타난 바와 같이, 단일의 트랜지스터(M21a)로 구성된 유닛(U2a)의 경우(도 6 참조)에 비해, 온도 변화에 대한 전류값의 변화가 작고 안정적이다. 즉, 유닛(U2a)에 비해, 유닛(U2)의 온도 특성이 향상됨을 알 수 있다.
Reference is now made to Fig. 8 is a graph showing the temperature characteristic of the unit U2. The abscissa of FIG. 8 represents the temperature (?) And the ordinate represents the current received by the unit U2, that is, the current mirror Im (A). As described above, the unit U2 includes a transistor M21 and a transistor M22 having temperature characteristics opposite to each other. As a result, as shown in the graph G20 in Fig. 8, the change of the current value with respect to the temperature change is small and stable, as compared with the case of the unit U2a composed of the single transistor M21a (see Fig. 6). That is, it can be seen that the temperature characteristic of the unit U2 is improved as compared with the unit U2a.
이어, 유닛(U2)을 구비한 바이어스 회로(100, 도 2 참조)를 사용한 경우의 증폭기(도 1 참조)의 온도 특성에 대해 도 9에서 도 12를 참조해 설명한다. 또한, 상기 온도 특성에 대해 설명함에 있어, 비교예로 도 3에 도시된 바이어스 회로(100a)를 사용한 경우의 온도 특성을 함께 나타낸다. 이하, 유닛(U2)을 구비한 바이어스 회로(100)를 사용한 경우를 '본 실시예'라 하고, 바이어스 회로(100a)를 사용한 경우를 '비교예'라 한다.
Next, the temperature characteristic of the amplifier (see FIG. 1) when the bias circuit 100 (see FIG. 2) provided with the unit U2 is used will be described with reference to FIG. 9 and FIG. In describing the temperature characteristics, the temperature characteristic in the case of using the
우선, 도 9를 참조한다. 도 9는 증폭기를 구성하는 트랜지스터(PA)의 베이스-이미터간 전압의 온도 특성에 대해 본 실시예와 비교예를 비교한 그래프이다. 도 9의 가로축은 온도(?)를 나타내고, 세로축은 트랜지스터(PA, 도 1 참조)의 베이스-이미터간 전압(VPABE)(V)를 나타낸다. 또한, 도 9에서 G31은 본 실시예의 온도 특성을 나타내고, G32는 비교예의 온도 특성을 나타낸다.
First, refer to FIG. 9 is a graph comparing the temperature characteristics of the base-emitter voltage of the transistor PA constituting the amplifier with the present embodiment and the comparative example. 9, the horizontal axis represents the temperature (?) And the vertical axis represents the base-emitter voltage (V PABE ) (V) of the transistor PA (see FIG. 1). 9, G31 represents the temperature characteristic of this embodiment, and G32 represents the temperature characteristic of the comparative example.
도 9의 그래프 G32와 그래프 G31를 비교하면 알 수 있듯이, 본 실시예는 비교예에 비해 저온 영역 G321에 있어서 전압(VPABE)가 상승하고, 고온 영역(G322)에 있어서 전압(VPABE)가 하락한다.
As can be seen when comparing the 9 graph G32 and the graph G31 of the present embodiment is compared with the comparative example and the voltage (V PABE) increase in the low temperature area G321, the voltage (V PABE) in the high temperature region (G322) Down.
또한, 도 10은 증폭기를 구성하는 트랜지스터(PA)의 콜렉터 전류 Ic의 온도 특성에 대해 본 실시예와 비교예를 비교한 그래프이다. 도 10의 가로축은 온도(℃)를 나타내고, 세로축은 트랜지스터(PA, 도 1 참조)의 콜렉터 전류(Ic)(A)를 나타낸다. 또한, 도 10에서 G41은 본 실시예의 온도 특성을 나타내고, G42는 비교예의 온도 특성을 나타낸다.
10 is a graph comparing the temperature characteristics of the collector current Ic of the transistor PA constituting the amplifier with the present embodiment and the comparative example. 10, the horizontal axis represents the temperature (占 폚), and the vertical axis represents the collector current Ic (A) of the transistor PA (see Fig. 1). In Fig. 10, G41 represents the temperature characteristic of this embodiment, and G42 represents the temperature characteristic of the comparative example.
도 10의 그래프 G41과 그래프 G42를 비교하면 알 수 있듯이, 본 실시예는 비교예에 비해 온도 변화에 대한 콜렉터 전류(Ic)의 변화가 작고, 보다 안정적임을 알 수 있다.
As can be seen from the comparison between the graph G41 and the graph G42 in FIG. 10, it can be seen that the present embodiment has a smaller change in the collector current Ic with respect to the temperature change and is more stable than the comparative example.
여기서, 도 11를 참조한다. 도 11은 증폭기의 이득의 온도 특성에 대해 본 실시예와 비교예를 비교한 그래프이다. 도 11의 가로축은 온도(℃)를 나타내고, 세로축은 증폭기의 이득(Gain)(dB)을 나타낸다. 또한, 도 11에서 G51은 본 실시예의 온도 특성을 나타내고, G52는 비교예의 온도 특성을 나타낸다.
Reference is now made to Fig. 11 is a graph comparing the temperature characteristic of the gain of the amplifier with the present embodiment and the comparative example. 11, the horizontal axis represents the temperature (占 폚), and the vertical axis represents the gain (dB) of the amplifier. 11, G51 represents the temperature characteristic of this embodiment, and G52 represents the temperature characteristic of the comparative example.
도 11의 그래프 G52에 나타난 바와 같이, 비교예의 이득(Gain)은 -40℃의 환경하에서 약 7.4dB로 낮은 수치를 나타냈다가 온도가 상승함에 따라 급격히 증가하여 80?의 환경하에서는 약 9.8dB에 달했다. 즉, 비교예는 온도가 변화하는 환경하에서 이득(Gain)이 안정적이지 않다.
As shown in the graph G52 of FIG. 11, the gain of the comparative example showed a low value of about 7.4 dB under the environment of -40 DEG C, and increased sharply with increasing temperature, reaching about 9.8 dB under the environment of 80 DEG . That is, in the comparative example, the gain is not stable under an environment where the temperature changes.
반면, 그래프 G51에 나타난 바와 같이 본 실시예는 -40℃에서 80℃ 사이에 온도가 변화하는 경우에도, 이득(Gain)이 약 9.1dB 전후 수치를 나타낸다. 즉, 본 실시예는 온도가 변화하는 환경하에서도 이득(Gain)이 안정적이며, 비교예에 비해 온도 특성이 향상됨을 알 수 있다.
On the other hand, as shown in graph G51, the present embodiment shows a gain around 9.1 dB even when the temperature changes between -40 ° C and 80 ° C. That is, it can be seen that the gain of the present embodiment is stable even under an environment where the temperature changes, and the temperature characteristic is improved as compared with the comparative example.
또한, 도 12는 증폭기의 출력 성능(P1dB)의 온도 특성에 대해 본 실시예와 비교예를 비교한 그래프이다. 도 12의 가로축은 온도(℃)를 나타내고, 세로축은 증폭기의 출력 성능(P1dB)(dBm)을 나타낸다. 또한, 도 12에서 G61은 본 실시예의 온도 특성을 나타내고, G62는 비교예의 온도 특성을 나타낸다.
12 is a graph comparing the temperature characteristic of the output performance (P1dB) of the amplifier with the present embodiment and the comparative example. 12, the horizontal axis represents the temperature (占 폚), and the vertical axis represents the output performance (P1dB) (dBm) of the amplifier. In Fig. 12, G61 represents the temperature characteristic of this embodiment, and G62 represents the temperature characteristic of the comparative example.
도 12의 그래프 G62에 나타난 바와 같이, 비교예는 -10℃ 부근을 경계로, 온도가 하락함에 따라 출력 특성(P1dB)가 급격히 저하한다. 반면, 본 실시예는 상기 -10℃ 부근에서 온도가 더 하락해도, 출력 특성(P1dB)의 선형성이 유지됨을 알 수 있다. 이러한 점에서도, 본 실시예가 온도 변화에 의존하지 않고 안정적으로 동작하며, 비교예에 비해 온도 특성이 향상됨을 알 수 있다.
As shown in the graph G62 of Fig. 12, the output characteristic P1dB of the comparative example abruptly decreases with the temperature falling around -10 deg. C as a boundary. On the other hand, in the present embodiment, it can be seen that the linearity of the output characteristic P1dB is maintained even if the temperature further drops in the vicinity of -10 deg. From this point of view, it can be seen that the embodiment operates stably without depending on the temperature change, and the temperature characteristic is improved as compared with the comparative example.
이상, 본 실시형태에 따른 바이어스 회로(100)는 서로 반대의 온도 특성을 나타내는 트랜지스터(M21)와 트랜지스터(M22)가 병렬 접속되어 구성된 유닛(U2)을 구비하고, 상기 유닛(U2)에서 커런트 미러 회로(U1)의 전류미러를 받는 구성을 취하고 있다. 이러한 구성을 취함으로써, 본 실시형태에 따른 바이어스 회로(100)는 단일의 트랜지스터(M21a)로 구성된 유닛(U2a)을 적용하는 경우에 비해 온도 특성을 향상시킬 수 있다. 이로 인해, 트랜지스터(PA)를 이용한 증폭기의 바이어스 회로로 상기 바이어스 회로(100)를 적용함으로써, 트랜지스터(PA)의 이득과 선형성의 온도 특성 의존을 감소시킬 수 있다.
As described above, the
이상에서 본 발명의 실시형태에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
Although the embodiments of the present invention have been described in detail, it is to be understood that the scope of the present invention is not limited to the above embodiments and that various modifications and changes may be made thereto without departing from the scope of the present invention. It will be obvious to those of ordinary skill in the art.
100, 100a: 바이어스 회로 200: 입력측 정합회로
300: 출력측 정합회로 RFin: 입력부
RFout: 출력부 PA: 트랜지스터
U1: 커런트 미러 회로 M11, M12: 트랜지스터
U2, U2a: 유닛 M21, M21a, M22: 트랜지스터
M30: 트랜지스터100, 100a: Bias circuit 200: Input side matching circuit
300: Output matching circuit RFin: Input
RFout: Output part PA: Transistor
U1: current mirror circuit M11, M12: transistor
U2, U2a: units M21, M21a, M22: transistors
M30: transistor
Claims (6)
제어 단자와는 상이한 다른 단자 중 어느 한쪽에서 상기 커런트 미러 회로의 전류미러를 받는 제1 트랜지스터; 및
상기 제1 트랜지스터와 병렬 접속되고, 제어 단자와는 상이한 다른 단자 중 어느 한쪽에서 상기 전류미러를 받는 제2 트랜지스터;
를 구비하며,
상기 제1 트랜지스터와 상기 제2 트랜지스터가 서로 반대의 온도 특성을 갖는 바이어스 회로.Current mirror circuit;
A first transistor receiving a current mirror of the current mirror circuit at either one of the terminals different from the control terminal; And
A second transistor connected in parallel with the first transistor and receiving the current mirror from any one of the other terminals different from the control terminal;
And,
Wherein the first transistor and the second transistor have opposite temperature characteristics.
상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 한쪽의 트랜지스터는 헤테로 접합 바이폴러 트랜지스터이고, 다른 한쪽의 트랜지스터는 MOS트랜지스터인 바이어스 회로.The method according to claim 1,
Wherein one of the first transistor and the second transistor is a heterojunction bipolar transistor and the other transistor is a MOS transistor.
구동 전압이 상기 전류미러에 근거해 결정되고, 바이어스 전압을 출력하는 제3 트랜지스터를 구비하며,
상기 제1 트랜지스터 및 상기 제2 트랜지스터의 구동 전압이 상기 바이어스 전압에 근거해 결정되는 바이어스 회로.3. The method according to claim 1 or 2,
And a third transistor for determining a driving voltage based on the current mirror and outputting a bias voltage,
And a drive voltage of the first transistor and the second transistor is determined based on the bias voltage.
상기 제3 트랜지스터는 제어단자에서 상기 전류미러를 받고, 상기 제어 단자와는 상이한 다른 단자 중 어느 한쪽을 출력단자로 해서 상기 바이어스 전압을 출력하고,
상기 제1 트랜지스터의 상기 제어단자와 상기 제2 트랜지스터의 제어단자가 상기 제3 트랜지스터의 상기 출력단자측에 접속되는 바이어스 회로.The method of claim 3,
Wherein the third transistor receives the current mirror at a control terminal and outputs the bias voltage with one of the other terminals different from the control terminal as an output terminal,
And the control terminal of the first transistor and the control terminal of the second transistor are connected to the output terminal side of the third transistor.
상기 커런트 미러 회로는 복수의 pMOS트랜지스터에 의해 구성되고,
상기 제1 트랜지스터 및 제2 트랜지스터 중 적어도 어느 하나와 상기 제3 트랜지스터가 nMOS트랜지스터인 바이어스 회로5. The method of claim 4,
Wherein the current mirror circuit is constituted by a plurality of pMOS transistors,
Wherein at least one of the first transistor and the second transistor and the third transistor are bi-
상기 증폭용 트랜지스터의 입력측에 설치되고, 바이어스 전압을 인가하는 바이어스 회로;
를 구비하고,
상기 바이어스 회로는,
커런트 미러 회로; 및
제어 단자와는 상이한 단자 중 어느 한쪽에서 상기 커런트 미러 회로의 전류미러를 받는 제1 트랜지스터;
상기 제1 트랜지스터와 병렬 접속되고, 제어 단자와는 상이한 다른 단자 중 어느 한쪽에서 상기 전류미러를 받는 제2 트랜지스터;
를 구비하고,
상기 제1 트랜지스터와 상기 제2 트랜지스터가 서로 반대의 온도 특성을 갖는 증폭기.Amplifying transistors; And
A bias circuit provided on an input side of the amplification transistor for applying a bias voltage;
And,
The bias circuit includes:
Current mirror circuit; And
A first transistor receiving a current mirror of the current mirror circuit at any one of terminals different from the control terminal;
A second transistor connected in parallel with the first transistor and receiving the current mirror from any one of the other terminals different from the control terminal;
And,
Wherein the first transistor and the second transistor have opposite temperature characteristics.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2012-247285 | 2012-11-09 | ||
| JP2012247285A JP6061267B2 (en) | 2012-11-09 | 2012-11-09 | Bias circuit and amplifier using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140060451A true KR20140060451A (en) | 2014-05-20 |
| KR101983141B1 KR101983141B1 (en) | 2019-05-28 |
Family
ID=50889819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130075706A KR101983141B1 (en) | 2012-11-09 | 2013-06-28 | Bias circuit and amplifier using the same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6061267B2 (en) |
| KR (1) | KR101983141B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050162210A1 (en) * | 2003-12-25 | 2005-07-28 | Toru Tanzawa | Voltage subtracting circuit carrying out voltage subtraction by converting input voltage into current, intensity detecting circuit, and semiconductor integrated circuit device using the same |
| JP2010166312A (en) | 2009-01-15 | 2010-07-29 | Toshiba Corp | Temperature compensation circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323546A (en) * | 1976-08-18 | 1978-03-04 | Hitachi Ltd | Bias circuit |
| US6313705B1 (en) * | 1999-12-20 | 2001-11-06 | Rf Micro Devices, Inc. | Bias network for high efficiency RF linear power amplifier |
| US6753734B2 (en) * | 2001-06-06 | 2004-06-22 | Anadigics, Inc. | Multi-mode amplifier bias circuit |
| JP4901703B2 (en) * | 2007-11-28 | 2012-03-21 | 株式会社東芝 | Temperature compensation circuit |
-
2012
- 2012-11-09 JP JP2012247285A patent/JP6061267B2/en active Active
-
2013
- 2013-06-28 KR KR1020130075706A patent/KR101983141B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050162210A1 (en) * | 2003-12-25 | 2005-07-28 | Toru Tanzawa | Voltage subtracting circuit carrying out voltage subtraction by converting input voltage into current, intensity detecting circuit, and semiconductor integrated circuit device using the same |
| JP2010166312A (en) | 2009-01-15 | 2010-07-29 | Toshiba Corp | Temperature compensation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014096703A (en) | 2014-05-22 |
| KR101983141B1 (en) | 2019-05-28 |
| JP6061267B2 (en) | 2017-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7522001B2 (en) | Power amplifier | |
| US9203368B2 (en) | Power amplifier | |
| US20170126183A1 (en) | Power amplification circuit | |
| US8410854B2 (en) | Semiconductor integrated circuit device | |
| CN112543005B (en) | Amplitude modulation to phase modulation compensation circuit, radio frequency power amplifier and equipment | |
| US8618787B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| KR20040028963A (en) | Active bias circuit | |
| JP6187444B2 (en) | Power amplification module | |
| JP2015061294A (en) | Cascode amplifier | |
| US10637401B2 (en) | Current output circuit | |
| KR20160113350A (en) | Power amplifier | |
| US10050592B2 (en) | Output circuit | |
| US11855587B2 (en) | Power amplifier circuit | |
| JP2015222878A (en) | Power amplifier module | |
| US20230421123A1 (en) | Power amplifier and control method | |
| CN106656067B (en) | High-voltage high-power amplifying circuit designed by common operational amplifier | |
| KR101983141B1 (en) | Bias circuit and amplifier using the same | |
| JP5143943B1 (en) | Power amplifier circuit | |
| JP2009055438A (en) | Temperature compensation bias circuit, high-frequency amplifier, and high-frequency attenuator | |
| US11418154B1 (en) | Biasing technique for an operational amplifier | |
| JP5227295B2 (en) | Variable gain circuit | |
| CN117614395A (en) | Overvoltage regulating circuit of radio frequency power amplifier and communication device | |
| KR20200012711A (en) | Power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |