KR20140058557A - 반도체 패키지 수지 조성물 및 그의 사용 방법 - Google Patents

반도체 패키지 수지 조성물 및 그의 사용 방법 Download PDF

Info

Publication number
KR20140058557A
KR20140058557A KR1020147003608A KR20147003608A KR20140058557A KR 20140058557 A KR20140058557 A KR 20140058557A KR 1020147003608 A KR1020147003608 A KR 1020147003608A KR 20147003608 A KR20147003608 A KR 20147003608A KR 20140058557 A KR20140058557 A KR 20140058557A
Authority
KR
South Korea
Prior art keywords
semiconductor package
resin composition
package resin
substrate
particles
Prior art date
Application number
KR1020147003608A
Other languages
English (en)
Inventor
고히치로 가와테
히로코 아키야마
나오타 스기야마
브랜트 유 콜브
에릭 지 라손
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20140058557A publication Critical patent/KR20140058557A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/04—Ingredients treated with organic substances
    • C08K9/06—Ingredients treated with organic substances with silicon-containing compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Wire Bonding (AREA)
  • Polymerisation Methods In General (AREA)
  • Epoxy Resins (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)

Abstract

본 발명의 반도체 패키지 수지 조성물은 에폭시 수지, 경화제, 무기 입자, 광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자, 및 광중합 개시제를 포함한다.

Description

반도체 패키지 수지 조성물 및 그의 사용 방법 {SEMICONDUCTOR PACKAGE RESIN COMPOSITION AND USAGE METHOD THEREOF}
관련 출원에 대한 상호 참조
본 출원은 2011년 7월 15일자로 출원된 미국 가출원 제61/508,344호로부터의 우선권을 주장하며, 그 개시는 그의/그들의 전체로서 본 명세서에 참고로 포함된다.
관용적으로, 다양한 수지가 언더필링제(underfilling agent) 및 오버몰딩제와 같은 밀봉제로서 반도체 패키지에 사용되어 왔다. 언더필링제는 기판과 전자 구성요소(예를 들어, 반도체 칩, 레지스터, 커패시터, 인덕터, 트랜지스터 등) 사이에 배치되어, 기판을 전자 구성요소에 연결한다. 전자 구성요소와 기판은 솔더 범프를 통해 전기적으로 연결된다. 언더필링제는 기판, 솔더 범프, 및 전자 구성요소 사이의 모세관 현상에 의해 충전되므로, 언더필링제는 일반적으로 낮은 점도를 갖는다. 그러나, 구성요소가 확실히 연결됨을 보장하기 위하여, 경화 후에 언더필링제가 모듈(module), 열팽창 계수, 및 유리 전이점(Tg)에 있어서 적절한 범위를 갖는 것이 필수적이다. 문헌[Peng Su et al., Journal of Electronic Materials, Vol. 28, No. 9, 1999, page 1017]에는 적절한 범위가, 예를 들어, 각각 7 내지 20 GPa, 20 내지 40 ppm, 및 60 내지 120℃라고 보고되어 있다.
최근에는, 반도체 패키지에 3-차원 통합이 적용되었으며, 여기에서는 반도체 칩이 적층되고 수직 방향으로 배선이 실행된다. 다양한 3 차원 구조를 갖는 반도체 패키지 또한 등장했다. 예를 들어, 도 1에 나타낸 것과 같은 반도체 패키지에서는, 제1 전자 구성요소(11)가 솔더 범프(13)를 통해 기판(14)에 전기적으로 연결되고, 제1 전자 구성요소의 상부에 배치된 제2 전자 구성요소(12)가 본딩 와이어(15)에 의해 기판에 전기적으로 연결된다. 이러한 유형의 반도체 패키지에서는, 본딩 와이어(15)가 기판에 접촉되는 곳까지 언더필링제(16)의 에지가 연장될 경우에 연결 결함과 같은 문제가 발생할 수 있으므로, 언더필링제의 유동성을 조정함으로써 에지의 위치를 정확하게 제어해야 한다.
다른 해결책은, 도 2에 나타낸 바와 같이 오버몰딩제를 사용하여 기판을 전자 구성요소에 연결하는 것이다. 도 2의 실시 형태에서는, 솔더 범프(23)를 통해 기판(24) 상에 배치된 전자 구성요소(21)를 오버몰딩제(26)로 덮는다. 본딩 와이어와 같은, 기판 이외의 요소에 오버몰딩제(26)의 에지(261)가 유해 효과를 갖지 않도록 하기 위하여, 에지(261)의 위치를 제어해야 한다.
또한, 최근에는 반도체 칩 제조 공정의 효율을 증가시키기 위하여, 반도체 칩으로 다이싱하기 전에 반도체 웨이퍼 상에 반도체 패키지 수지 조성물을 직접 코팅하였다. 미국 특허 출원 공개 제US 2006/0194064 A1호에는 웨이퍼를 개별적인 칩으로 다이싱하기 전에 반도체 웨이퍼 상에 직접 코팅하는 경화성 언더필 봉지재 조성물이 기재되어 있다. 이러한 언더필링제를 반도체 웨이퍼 상에 코팅하고, 최종 완전 경화 전에 대략 100℃ 내지 대략 150℃의 온도에서 B-스테이지 고형화(B-stage solidification)를 실행하여, 웨이퍼를 개별적인 칩으로 다이싱하기 위해 평탄하고 비점착성인 고체 코팅을 형성한다. 이어서, 웨이퍼를 개별적인 칩으로 다이싱하고, 언더필링제를 가진 B-스테이지 가공된 칩을 이러한 언더필링제가 기판에 인접하도록 하는 상태로 기판 상에 배치하고, B-스테이지 전환 온도보다 더 높은 제2 온도에서 최종 완전 경화를 실행한다.
본 발명의 반도체 패키지 수지 조성물의 유익한 제품 속성은, 기판 또는 전자 구성요소 상에 사용되는 경우에 낮은 점도를 달성하기 위한 모듈, 열팽창 계수, 및 유리 전이점(Tg)에 있어서의 적절한 범위; 적용 후에 조성물의 점도(유동성)를 조정하는 능력; 및 완전 경화 후에 기판과 전자 구성요소 사이의, 또는 전자 구성요소들 사이의 연결의 확실성을 보장하는 능력을 포함한다. 또한, 기판 또는 전자 구성요소의 표면 상에 배치된 반도체 패키지의 일부에 그의 유동성을 조정하기 위하여 B-스테이지 전환을 적용하고(즉, 가열하는 경우에 조성물이 용융되지 않고 연화되도록 충분한 경화를 실행함), 다른 부분에는 B-스테이지 전환을 적용하지 않는 경우, 다른 유익한 제품 속성은, 양자 모두의 부분에 가열에 의한 최종 경화를 적용하는 경우에도 양자 모두의 부분이 유사한 모듈, 열팽창 계수, 및 유리 전이점(Tg)을 갖는다는 점을 포함한다.
일 태양에서, 본 개시는 반도체 패키지 수지 조성물을 제공하며, 그의 유동성은 광을 이용한 조사를 통한 경화에 의해 조정될 수 있고, 가열에 의한 최종 경화를 실행함으로써 이는 기판과 전자 구성요소 사이의, 또는 전자 구성요소들 사이의 확실한 연결을 보장할 수 있다.
일 실시 형태에서, 본 개시는 에폭시 수지, 경화제, 무기 입자, 및 광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자를 함유하는 반도체 패키지 수지 조성물을 포함한다.
다른 실시 형태에서, 본 개시는 (1) 전자 구성요소 및 기판 중 하나 이상을 제공하는 단계, (2) 제1 반도체 패키지 수지 조성물을 전자 구성요소 및/또는 기판 상에 배치하는 단계(여기서, 반도체 패키지 수지 조성물은 에폭시 수지, 경화제, 무기 입자, 및 광가교성 기를 함유하는 실란으로 표면 처리된 나노-입자를 함유함), (3) B-스테이지 전환 중에 제1 반도체 패키지 수지 조성물의 적어도 일부를 광으로 조사하는 단계, 및 (4) 가열에 의해 제1 반도체 패키지 수지 조성물을 경화시키는 단계를 포함하는, 반도체 패키지의 제조 방법을 제공한다.
<도 1>
도 1은, 선행 기술 반도체 패키지의 단면도이다.
<도 2>
도 2는, 오버몰딩제를 가진 선행 기술 반도체 패키지의 단면도이다.
<도 3>
도 3은, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법을 사용하여 제조한 반도체 패키지의 단면도이다.
<도 4a>
도 4a는, 반도체 패키지 수지 조성물이 전자 구성요소 상에 배치되는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략적 단면도이다.
<도 4b>
도 4b는, 반도체 패키지 수지 조성물의 일부에 광을 이용한 조사를 적용하는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략적 단면도이다.
<도 4c>
도 4c는, 전자 구성요소가 기판에 접촉 결합되는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략적 단면도이다.
<도 5a>
도 5a는, 반도체 패키지 수지 조성물이 그 위에 인쇄된 지지체가 범프가 제공된 웨이퍼 상에 적층되는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략도이다.
<도 5b>
도 5b는, 범프가 제공되고 그 위에 제1 반도체 패키지 수지 조성물이 배치된, 본 발명의 실시 형태에 따른 웨이퍼의 개략도이다.
<도 5c>
도 5c는, 반도체 패키지 수지 조성물의 B-스테이지 전환 후에 웨이퍼가 기판에 접촉 결합되는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략도이다.
<도 6>
도 6은, 범프가 제공되지 않은 표면 상에 반도체 패키지 수지 조성물이 배치되는, 본 발명의 실시 형태에 따른 전자 구성요소의 도면이다.
<도 7a>
도 7a는, 반도체 패키지 수지 조성물에 광을 이용한 조사에 의한 B-스테이지 전환을 적용하는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략적 단면도이다.
<도 7b>
도 7b는, 전자 구성요소가 기판에 접촉 결합되는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략적 단면도이다.
<도 7c>
도 7c는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법을 사용하여 제조한 반도체 패키지의 단면도이다.
<도 8a>
도 8a는, 제1 반도체 패키지 수지 조성물이 기판의 표면 상에 배치되는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략적 단면도이다.
<도 8b>
도 8b는, 제2 반도체 패키지 수지 조성물이 기판의 표면 상에 배치되는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법의 단계의 개략적 단면도이다.
<도 8c>
도 8c는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법을 사용하여 제조한 반도체 패키지의 단면도이다.
<도 9>
도 9는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법을 사용하여 제조한 반도체 패키지의 단면도이다.
<도 10>
도 10은, 본 발명의 실시 형태에 따른 반도체 패키지 수지 조성물의 유동성을 나타내는 그래프이다.
<도 11>
도 11은, 본 발명의 실시 형태에 따른 반도체 패키지 수지 조성물의 광경화성을 나타내는 그래프이다.
<도 12>
도 12는, 본 발명의 실시 형태에 따른 반도체 패키지 제조 방법을 사용하여 제조한 반도체 패키지의 단면을 나타내는 사진이다.
[발명의 상세한 설명]
본 명세서에서 모든 수는 용어 "약"에 의해 수식되는 것으로 간주된다. 종점에 의한 수치 범위의 언급은 그 범위 내에 포함되는 모든 수를 포함한다(예를 들어, 1 내지 5는 1, 1.5, 2, 2.75, 3, 3.80, 4, 및 5를 포함한다). 본 명세서에 언급된 모든 부는 달리 표시되지 않으면 중량 기준이다.
본 발명의 반도체 패키지 수지 조성물에 사용하기에 적합한 에폭시 수지는, 지방족, 지환족, 방향족, 또는 헤테로사이클릭 단량체성, 또는 올리고머성 에폭시 화합물을 포함하나 이로 제한되지 않는다. 일반적으로 이들 재료는, 평균적으로 분자당 하나 이상의 중합성 에폭시 기를 가지며, 분자당 1.5개 이상 또는 2개 이상의 중합성 에폭시 기를 가질 수 있다. 소정의 모드에서는, 분자당 3개 또는 4개의 중합성 에폭시 기를 갖는 다작용성 에폭시 화합물을 사용하는 것이 가능하다. 에폭시 화합물은 순수한 화합물일 수 있거나, 분자당 1개, 2개, 또는 그 이상의 에폭시 기를 함유하는 화합물의 혼합물일 수 있다.
상기 언급된 에폭시 화합물은 임의의 유형의 주쇄를 가질 수 있으며, 치환기를 함유할 수 있다. 적합한 치환기의 예는, 할로겐, 에스테르 기, 에테르, 설포네이트 기, 실록산 기, 니트로 기, 포스페이트 기 등을 포함하나 이로 제한되지 않는다. 에폭시 화합물의 에폭시 당량값은 일반적으로 50 내지 2000의 범위 내에서 변경될 수 있다.
올리고머성 에폭시 화합물의 예는, 말단 에폭시 기를 갖는 선형 올리고머(예를 들어, 폴리옥시알킬렌 글리콜의 다이글리시딜 에테르), 골격형 에폭시 단위를 갖는 올리고머(예를 들어, 폴리부타다이엔 폴리에폭사이드), 또는 펜던트 에폭시 기를 갖는 올리고머(예를 들어, 글리시딜 메타크릴레이트 올리고머 또는 코-올리고머)를 포함하나 이로 제한되지 않는다.
소정의 모드에서는, 하기의 화학식으로 나타내어지는 글리시딜 에테르 단량체를 사용하는 것이 가능하다.
Figure pct00001

상기 화학식에서, R은 n의 원자가를 갖는 라디칼이고, n은 1 내지 6의 정수이다. R은 방향족 기, 지환족 기, 지방족 기, 또는 그의 조합일 수 있다. 전형적인 에폭시 화합물은, 다가 페놀을 과량의 에피클로로하이드린과 같은 클로로하이드린과 반응시킴으로써 얻어진 다가 페놀의 글리시딜 에테르(예를 들어, 2,2-비스-(2,3-에폭시프로폭시페놀)-프로판)를 포함하나 이로 제한되지 않는다. 특히, 방향족 에폭시 화합물, 지환족 에폭시 화합물, 지방족 에폭시 화합물 등을 사용하는 것이 가능하다.
적합한 방향족 에폭시 화합물은, 비스페놀 A의 다이글리시딜 에테르(비스페놀 A 유형 에폭시 수지), 비스페놀 F의 다이글리시딜 에테르(비스페놀 F 유형 에폭시 수지), 4,4'-다이하이드록시바이페닐의 다이글리시딜 에테르, 이들 다이글리시딜 에테르의 올리고머, 크레졸 노볼락 수지의 폴리글리시딜 에테르(크레졸 노볼락 유형 에폭시 수지), 및 페놀 노볼락 수지의 폴리글리시딜 에테르(페놀 노볼락 유형 에폭시 수지)를 포함하나 이로 제한되지 않는다.
예시적인 지환족 에폭시 화합물은 상기 언급된 방향족 에폭시 화합물을 수소화함으로써 얻어진 화합물, 예를 들어, 수소화 비스페놀 A 유형 에폭시 화합물 및 수소화 비스페놀 F 유형 에폭시 화합물을 포함하나 이로 제한되지 않는다. 또한, 사이클로헥센 옥사이드 기를 함유하는 화합물, 예를 들어, 비닐 사이클로헥센 모노옥사이드, 1,2-에폭시-4-비닐 사이클로헥산, 1,2:8,9-다이에폭시리모넨, 3,4-에폭시사이클로헥센일메틸-3',4'-에폭시사이클로헥센 카르복실레이트, 및 에폭시 사이클로헥산 카르복실레이트, 예를 들어, 3,4-에폭시사이클로헥센일메틸-3,4-에폭시사이클로헥산 카르복실레이트, 3,4-에폭시-2-메틸사이클로헥실메틸-3,4-에폭시-2-메틸사이클로헥산 카르복실레이트, 및 비스(3,4-에폭시-6-메틸사이클로헥실메틸) 아디페이트를 사용하는 것이 가능하다.
적합한 지방족 에폭시 화합물은 지방족 다가 알코올의 글리시딜 에테르 또는 그의 알킬렌 옥사이드 부가물을 포함하나 이로 제한되지 않는다. 예를 들어, 에틸렌 글리콜 다이글리시딜 에테르, 다이(에틸렌 글리콜) 다이글리시딜 에테르, 프로필렌 글리콜 다이글리시딜 에테르, 트라이(프로필렌 글리콜) 다이글리시딜 에테르, 네오펜틸 글리콜 다이글리시딜 에테르, 1,4-부탄 다이올 다이글리시딜 에테르, 1,6-헥산 다이올 다이글리시딜 에테르, 트라이메틸올프로판 트라이글리시딜 에테르, 트라이메틸올프로판 다이글리시딜 에테르, 폴리(에틸렌 글리콜) 다이글리시딜 에테르 등을 그의 예로 들 수 있다.
상기 언급된 에폭시 수지에 부가하여, 할로겐화 에폭시 수지(예를 들어, 브롬화 비스페놀 유형 에폭시 수지) 또는 글리시딜아미노 기를 갖는 에폭시 화합물을 사용하는 것이 가능하다. 글리시딜아미노 기를 갖는 에폭시 화합물은 에피할로하이드린의 작용을 통해 아민을 에폭시화함으로써 얻어진 에폭시 화합물(에폭시 수지)이며, 그의 예는 아미노페놀 유형 에폭시 수지, 트라이글리시딜 아이소시아누레이트, 테트라글리시딜 다이아미노다이페닐메탄, 테트라글리시딜 메타-자일렌다이아민, 및 헥사글리시딜 트라이아미노벤젠을 포함한다.
아미노페놀 유형 에폭시 수지는 당업자에게 공지된 방법을 사용하여 아미노페놀을 에폭시화함으로써 얻어진다. 아미노페놀의 예는, 2-아미노페놀, 3-아미노페놀, 4-아미노페놀, 2-아미노-m-크레졸, 2-아미노-p-크레졸, 3-아미노-o-크레졸, 4-아미노-m-크레졸, 및 6-아미노-m-크레졸과 같은 아미노페놀 및 아미노크레졸을 포함하나 이로 제한되지 않는다.
사용하기에 적합한 다른 에폭시 수지는, 글리시돌의 아크릴산 에스테르(예를 들어, 글리시딜 아크릴레이트 및 글리시딜 메타크릴레이트)와 하나 이상의 공중합성 비닐 화합물과의 공중합체를 포함한다. 이러한 유형의 공중합체는 스티렌-글리시딜 메타크릴레이트 및 메틸 메타크릴레이트-글리시딜 아크릴레이트 공중합체를 포함한다. 또한, 에폭시-작용성 규소를 사용하는 것도 가능하며, 이는 규소 원자가 에폭시알킬 기로 치환된 폴리다이메틸 실록산이다.
상기 언급된 에폭시 수지 중에서, 비스페놀 A 유형 에폭시 수지, 비스페놀 F 유형 에폭시 수지, 또는 아미노페놀 유형 에폭시 수지를 사용하는 것이 반도체 패키지 수지 조성물의 최종 경화 후 특성의 관점에서 바람직하다. 또한, 반도체 패키지 수지 조성물의 점도와 최종 경화 후 특성 사이의 균형을 얻는 관점에서, 비스페놀 A 유형 에폭시 수지 및 비스페놀 F 유형 에폭시 수지 양자 모두 또는 비스페놀 A 유형 에폭시 수지 및 비스페놀 F 유형 에폭시 수지에 아미노페놀 유형 에폭시 수지를 추가로 첨가함으로써 얻어진 3-구성요소 시스템을 사용하는 것이 바람직하다. 구체적으로, 산물 ZX1059(니폰 스틸 케미칼 컴퍼니 리미티드(Nippon Steel Chemical Co., Ltd.)에 의해 제조된 비스페놀 A와 비스페놀 F의 혼합물) 또는 아미노페놀 유형 에폭시 jER(등록상표) 630(미쯔비시 케미칼 코포레이션(Mitsubishi Chemical Corporation)에 의해 제조)을 사용하는 것이 가능하며, 이들 양자 모두는 구매가능하다.
에폭시 수지의 블렌딩 양은 일반적으로 반도체 패키지 수지 조성물의 총량에 대해 50 질량% 이하, 일부 모드에서는 10 내지 40 질량%이다.
본 발명의 반도체 패키지 수지 조성물에 함유된 경화제는, 에폭시 화합물을 열경화시키기 위해 통상적으로 사용되는 경화제일 수 있다. 그의 구체적인 예는, 아미노 화합물, 산 무수물 화합물, 아미드 화합물, 페놀계 화합물, 트라이플루오르화 붕소 착물 화합물, 예를 들어, BF3-모노에탄올아민, 이미다졸, 예를 들어, 2-에틸-4-메틸이미다졸, 하이드라지드, 예를 들어, 아미노다이하이드라지드, 구아니딘, 예를 들어, 테트라메틸구아니딘, 및 다이시안다이아미드를 포함하나 이로 제한되지 않는다. 경화제는 단일 경화제 또는 상이한 경화제의 혼합물일 수 있다. 점도의 관점에서, 산 무수물 화합물이 바람직하다.
비-방향족 산 무수물 화합물을 사용하는 것이 적합하다. 예를 들어, 헥사하이드로프탈산 무수물, 3-메틸헥사하이드로프탈산 무수물, 4-메틸헥사하이드로프탈산 무수물, 1-메틸노르보르난-2,3-다이카르복실산 무수물, 5-메틸노르보르난-2,3-다이카르복실산 무수물, 노르보르난-2,3-다이카르복실산 무수물, 1-메틸나드산 무수물, 5-메틸나드산 무수물, 나드산 무수물, 테트라하이드로프탈산 무수물, 3-메틸테트라하이드로프탈산 무수물, 4-메틸테트라하이드로프탈산 무수물, 도데센일석신산 무수물 등을 사용하는 것이 적합하다.
이들 중에서, 화합물 내에 이중 결합을 갖지 않는 헥사하이드로프탈산 무수물, 3-메틸헥사하이드로프탈산 무수물, 4-메틸헥사하이드로프탈산 무수물, 1-메틸노르보르난-2,3-다이카르복실산 무수물, 5-메틸노르보르난-2,3-다이카르복실산 무수물, 또는 노르보르난-2,3-다이카르복실산 무수물이 특히 적합하다. 4-메틸헥사하이드로프탈산 무수물과 헥사하이드로프탈산 무수물의 혼합물(예를 들어, 뉴 재팬 케미칼 컴퍼니 리미티드(New Japan Chemical Co., Ltd.)에 의해 제조된 릭애시드(Rikacid) MH-700(4-메틸헥사하이드로프탈산 무수물/헥사하이드로프탈산 무수물 비 = 70/30))이 특히 적합하며, 이는 이 혼합물을 함유하는 반도체 패키지 수지 조성물이 낮은 점도를 가지며 거의 결정화되지 않기 때문이다.
예시적인 페놀계 경화제는, 비스페놀 A, 비스페놀 F, 비스페놀 S, 4,4'-바이페닐페놀, 테트라메틸 비스페놀 A, 다이메틸 비스페놀 A, 테트라메틸 비스페놀 F, 다이메틸 비스페놀 F, 테트라메틸 비스페놀 S, 다이메틸 비스페놀 S, 테트라메틸-4,4'-바이페놀, 다이메틸-4,4'-바이페닐페놀, 1-(4-하이드록시페닐)-2-[4-페닐]프로판, 2,2'-메틸렌-비스(4-메틸-6-tert-부틸페놀), 4,4'-부틸리덴-비스(3-메틸-6-tert-부틸페놀), 트리스하이드록시페닐메탄, 레소르시놀, 하이드로퀴논, 피로갈롤, 다이아이소프로필리덴, 테르펜 골격을 갖는 페놀, 플루오렌 골격을 갖는 페놀, 예를 들어,1,1-다이-4-하이드록시페닐플루오렌, 페놀화 폴리부타다이엔, 페놀, 크레졸, 에틸페놀, 부틸페놀, 옥틸페놀, 및 노볼락 수지, 예를 들어, 비스페놀 A, 비스페놀 F, 비스페놀 S, 나프톨, 테르펜 다이페놀 등과 같은 페놀을 원재료로 사용하여 얻어진 노볼락 수지, 자일릴렌 골격을 갖는 페놀 노볼락 수지, 다이사이클로펜타다이엔 골격을 갖는 페놀 노볼락 수지, 바이페닐 골격을 갖는 페놀 노볼락 수지, 플루오렌 골격을 갖는 페놀 노볼락 수지, 및 퓨란 골격을 갖는 페놀 노볼락 수지를 포함하나 이로 제한되지 않는다.
예시적인 아미노계 경화제는, 지방족 아민, 예를 들어, 다이에틸렌트라이아민, 트라이에틸렌테트라민, 또는 테트라에틸렌펜타민, 방향족 아민, 예를 들어, 다이아미노다이페닐메탄, 다이아미노다이페닐설폰, 메타-자일렌다이아민, 및 방향족 아민과 알데히드의 축합 산물, 폴리아미도아민을 포함하나 이로 제한되지 않는다.
얻어지는 경화 산물의 특성의 관점에서, 경화제의 블렌딩 양은 에폭시 수지의 블렌딩 양과 대략 동일하다. 일반적으로, 경화제의 블렌딩 양은 반도체 패키지 수지 조성물의 총 중량에 대해 5 내지 15 질량%이다.
무기 입자는 본 발명의 반도체 패키지 수지 조성물 내에 실질적으로 균질하게 분산된다. 반도체 패키지 수지 조성물에 높은 탄성률 및 낮은 열팽창 계수를 부여하기 위하여 무기 입자를 사용하며, 단일 유형 또는 2가지 이상의 유형의 무기 입자의 조합을 사용하는 것이 가능하다. 일반적으로, 이들 무기 입자는 실리카(용융 실리카, 결정질 실리카), 알루미나, 규산칼슘, 탄산칼슘, 티탄산칼륨, 탄화규소, 질화규소, 질화알루미늄, 질화붕소, 베릴리아, 지르코니아, 지르콘, 포스테라이트, 스테아타이트, 스피넬, 멀라이트, 또는 티타니아와 같은 분말, 또는 이들 분말을 구형화함으로써 얻어진 비드, 유리 섬유 등일 수 있다. 단일 유형 또는 2가지 이상의 유형의 조합의 이들 무기 입자를 사용하는 것이 가능하다.
상기 언급된 무기 입자 중에서, 열팽창 특성의 관점에서는 용융 실리카가 특히 적합하고, 높은 열 전도성을 갖는 관점에서는 결정질 실리카 및 알루미나가 특히 적합하다. 또한, 유기 졸로부터 실리카 입자를 무기 입자로서 제조하는 경우, 그의 입자 크기 분포가 좁으므로, 수지 조성물 내에 입자를 효과적으로 분포시키는 것이 가능하다. 또한, 무기 입자의 1차 입자의 형상이 특히 중요하지는 않으나, 미세한 갭 내로 유동하고 침투하는 것이 가능해지는 관점에서 구형 입자가 바람직하다.
또한, 반도체 패키지 수지 조성물의 유동성의 관점에서, 무기 입자는 작은 평균 입자 직경 및 좁은 입자 크기 분포를 갖는다. 반도체 패키지 수지 조성물을 좁은 갭 내로 밀어넣을 때 무기 입자가 적체되기 쉬우므로, 본 발명에 사용되는 무기 입자의 평균 입자 직경은 10 ㎛ 이하이다. 일 실시 형태에서, 무기 입자의 평균 입자 직경은 특히 5 ㎛ 이하, 더욱 특히 3 ㎛ 이하, 더욱 더 특히 2 ㎛ 이하이다. 그러나, 무기 입자의 평균 입자 직경의 하한은 특히 한정되지 않으나, 유동성의 관점에서, 평균 입자 직경은 실리카 입자의 경우에 0.05 ㎛ 이상이고 알루미나 입자의 경우에 0.1 ㎛ 이상이다. 일 실시 형태에서, 반도체 패키지 수지 조성물 내의 무기 입자의 입자 직경은 "평균 입자 직경 ± (평균 입자 직경 × 0.3)"(예를 들어, 1 ± 0.3 ㎛)의 범위 내에 있다. 무기 입자의 평균 입자 직경 및 입자 크기 분포는 전자 현미경 또는 레이저 산란 장치로 측정할 수 있다. 또한, 수지 조성물 내의 입자의 분산성을 훼손하지 않는 정도까지 무기 입자를 표면 처리할 수 있다.
졸-겔 방법에 의해 제조되고 입자 크기 분포가 좁은 실리카 입자가 무기 입자로서 특히 적합하고, 평균 입자 직경이 0.8 내지 1.8 ㎛인, 졸-겔 방법에 의해 제조되고 입자 크기 분포(평균 입자 직경 ± (평균 입자 직경 × 0.3))가 좁은 용융 실리카가 더욱 더 적합하다. 이러한 무기 입자는, 예를 들어, 실리카 KE-S150 및 KE-S10(니폰 쇼쿠바이 컴퍼니 리미티드(Nippon Shokubai Co., Ltd.)에 의해 졸-겔 방법을 사용하여 제조), 실리카 HPS-1000(토아고세이 컴퍼니 리미티드(Toagosei Co., Ltd.)에 의해 졸-겔 방법을 사용하여 제조), 또는 실리카 SS-07, SS-10, 및 SS-14(토쿠야마 코포레이션(Tokuyama Corporation)에 의해 졸-겔 방법에 의해 제조)로서 구매가능하다.
본 발명의 반도체 패키지 수지 조성물은 광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자를 함유한다. 광(예를 들어, 자외선 방사 및/또는 가시광)에 노출시킴으로써, 짧은 기간(수 초 내지 수십 초) 동안의 조사 및 B-스테이지 전환의 실행(즉, 가열하는 경우에 조성물이 용융되지 않고 연화되도록 충분한 경화를 실행함)에 의해 수지 조성물의 유동성을 조정하는 것이 가능하다.
일반적으로, 이들 나노-입자는 실리카(예를 들어, 용융 실리카 또는 결정질 실리카), 알루미나, 규산칼슘, 탄산칼슘, 티탄산칼륨, 탄화규소, 질화규소, 질화알루미늄, 질화붕소, 베릴리아, 지르코니아, 지르콘, 포스테라이트, 스테아타이트, 스피넬, 멀라이트, 또는 티타니아와 같은 분말, 또는 이들 분말을 구형화함으로써 얻어진 비드, 유리 섬유 등일 수 있다. 단일 유형 또는 2가지 이상의 유형의 조합의 이들 무기 입자를 사용하는 것이 가능하다.
나노-입자 중에서, 화학적 안정성의 관점에서는 실리카 입자가 특히 적합하고, 열 전도성의 관점에서는 알루미나가 바람직하다. 또한, 유기 졸로부터 실리카 입자를 나노-입자로서 제조하는 경우, 그의 입자 크기 분포가 좁으므로, 수지 조성물 내에 입자를 효과적으로 분포시키는 것이 가능하다. 또한, 나노-입자의 형상이 특히 중요하지는 않으나, 미세한 갭 내로 유동하고 침투하는 것이 가능해지는 관점에서 구형 입자가 특히 적합하다.
본 발명의 조성물에 사용하기에 적합한 나노-입자의 평균 입자 직경은 1 ㎚ 내지 1 ㎛ 미만의 범위이다. 광중합성 작용기의 반응성을 개선하기 위하여, 바람직하게는, 나노-입자의 평균 입자 직경은 작다. 일반적으로, 나노-입자의 평균 입자 직경은 5 ㎚ 내지 500 ㎚, 특히 10 ㎚ 내지 300 ㎚, 더욱 특히 10 ㎚ 내지 100 ㎚일 수 있다.
광에 의해 중합될 수 있는 작용기는 CH2=CH-C(=O)-O- 기, CH2=CCH3-C(=O)-O- 기, 글리시딜 기, 비닐 기 등을 포함한다.
광중합성 작용기를 함유하는 실란은 3-(트라이메톡시실릴)프로필 메타크릴레이트, 비닐트라이메톡시실란, 비닐트라이에톡시실란, p-스티릴트라이메톡시실란, 또는 (메트)아크릴레이트 실란, 예를 들어, 3-메타크릴옥시프로필 트라이메톡시실란, 3-메타크릴옥시프로필 트라이메톡시실란, 메틸다이메톡시실란, 또는 3-아크릴옥시프로필 트라이메톡시실란일 수 있다. 이들은 화학적 결합(공유 결합 또는 이온 결합)에 의하거나 강한 물리적 결합에 의해 나노-입자의 표면에 결합될 수 있다.
방법
광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자는, 예를 들어, 하기의 방법을 사용하여 제조할 수 있다.
광중합성 작용기를 함유하는 실란을 용매에 첨가함으로써 액체를 제조한 후, 이 액체를 콜로이드성 실리카에 교반 하에 첨가한다. 교반 후에, 10 내지 20 시간 동안 승온에서 가열함으로써 표면-개질된 나노-입자를 함유하는 반응 혼합물을 얻는다.
이어서, 반응 혼합물을 주위 온도로 냉각시키고, 회전식 증발기에 의해 혼합물로부터 물을 제거한다. 그 다음에, 용매를 첨가하고 임의의 잔류하는 물을 증발기에 의해 제거한다(이 단계는 수회 반복될 수 있음). 이어서, 반응 혼합물에 용매를 첨가하여 그 안의 고체 함량을 조정한다. 이어서, 1.0 ㎛ 유리 미세섬유 필터를 통해 반응 혼합물 분산액을 여과하여 침강물을 제거하고 광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자를 용매 중에 함유하는 분산액을 얻는다.
반도체 패키지 수지 조성물 내의 무기 입자 및 광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자의 양은, 얻어진 경화된 물체의 열팽창 계수의 관점에서는 반도체 패키지 수지 조성물의 전체량에 대해 60 질량% 이상이고, 수지 조성물의 점도의 관점에서는 반도체 패키지 수지 조성물의 전체량에 대해 90 질량% 이하이다. 무기 입자의 블렌딩 양이 이 범위 내에 들어오는 경우, 열팽창 계수가 35 ppm 이하인 경화 산물을 얻는 것이 일반적으로 가능하며, 본 발명의 반도체 패키지 수지 조성물을 반도체 패키지 수지 조성물로서 사용하는 것 또한 가능하다.
광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자의 양은 나노-입자 및 무기 입자의 총량에 대해 0.1 질량% 이상이고 10 질량% 이하이다. B-스테이지 전환을 실행하는 경우에, 첨가되는 나노-입자의 양은 수지 조성물의 목적하는 점도(유동성)를 얻기 위해 조정한다. 광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자의 양이 너무 적다면, 광으로 조사하는 경우에도 수지 조성물의 점도(유동성)를 조정하는 것이 불가능하고, 이 양이 너무 많다면, 완전한 경화가 일어나고, 광으로 조사한 후의 열 경화 중에 경화시의 수축이 일어나며, 경화 산물에 균열이 나타난다.
본 발명의 반도체 패키지 수지 조성물에 광중합 개시제를 첨가하는 것이 특히 적합하다. 광중합 개시제의 예는, 벤조인, 벤조인 메틸 에테르, 벤조인 에틸 에테르, 벤조인 n-프로필 에테르, 벤조인 n-부틸 에테르, 벤질(benzil), 벤조페논, p-메틸벤조페논, 다이아세틸, 에오신, 티오닌, 미힐러 케톤(Michler's ketone), 아세토페논, 2-클로로티오잔톤, 안트라퀴논, 클로로안트라퀴논, 2-메틸안트라퀴논, α-하이드록시아이소부틸페논, p-아이소프로필-α-하이드록시아이소부틸페논, α,α'-다이클로로-4-페녹시아세토페논, 1-하이드록시-1-사이클로헥실아세토페논, 2,2-다이메톡시-2-페닐아세토페논, 메틸벤조인 포르메이트, 2-메틸-1-[4-(메틸티오)페닐]-2-모폴리노프로펜, 다이클로로티오잔톤, 다이아이소프로필티오잔톤, 페닐다이설파이드-2-니트로소플루오렌, 부티로인, 아니소아이소에틸 에테르, 아조비스아이소부티로니트릴, 테트라메틸티우람 다이설파이드 등을 포함하나 이로 제한되지 않는다. 그의 하나 이상의 유형을 사용할 수 있다.
유기 티타늄 화합물을 반도체 패키지 수지 조성물에 첨가할 수 있다. 유기 티타늄 화합물은 화합물 내에 가수분해성 기 또는 소수성 기를 가질 수 있다. 이러한 유기 티타늄 화합물은 일반적으로 티타늄 커플링제로서 공지되어 있다. 유기 티타늄 화합물은 무기 입자의 표면 상의 -OH 기와 반응하며, 예를 들어, 가수분해에 의해 알코올을 제거함으로써 티타늄과 공유 결합을 형성한다. 이론에 구애됨이 없이, 이는 무기 입자의 표면을 유기화하여 에폭시 수지 내의 무기 입자의 양호한 분산성을 유발하는 것으로 생각된다.
유기 화합물 내의 가수분해성 기는, 예를 들어, R1O-, -O-CH2-CH2-O-, 또는 -O-CH2-C(=O)-O- 등일 수 있다. 여기서, R1은 치환되거나 비치환된, 직쇄 또는 분지쇄 알킬 기, 알켄일 기, 아릴 기, 또는 아랄킬 기일 수 있다. 무기 입자와의 반응 후에 R1이 제거되므로(예를 들어, 알코올을 형성함으로써 제거됨), 제거 후에 R1은 다소 더 낮은 비등점을 갖는 기가 되는 것이 바람직하다. 그러므로, 특히 적합한 R1은 몇 개의 탄소 원자를 갖는 기, 특히 1 내지 10개의 탄소 원자(더욱 특히 1 내지 8개의 탄소 원자)를 갖는 치환되거나 비치환된, 직쇄 또는 분지쇄 알킬 기이다.
또한, 유기 티타늄 화합물 내의 소수성 기는 -O-C(=O)-R2, -O-S(=O)2-Ph-R2, -O-P(=O)(-OH)-O-P(=O)-(OR2)2, -O-P(=O)-(OR2)2, HO-P-(OR2)2, -O-(CH2)m-NH-(CH2)n-NH2 등일 수 있다. 여기서, Ph는 페닐 기를 나타내고, m 및 n은 각각 1 내지 10의 정수이며, R2는 치환되거나 비치환된, 직쇄 또는 분지쇄 알킬 기, 알켄일 기, 아릴 기, 또는 아랄킬 기일 수 있다. 무기 입자의 표면을 덮는 효율을 개선하기 위하여, R2는 특히 다수의 탄소 원자를 갖는 기, 더욱 특히 8 내지 30개의 탄소 원자를 갖는 치환되거나 비치환된, 직쇄 또는 분지쇄 알킬 기이다.
이들 중에서, -O-C(=O)-R2, HO-P-(OR2)2, 및 -O-(CH2)m-NH-(CH2)n-NH2가 반도체 패키지 수지 조성물 내의 무기 입자와의 반응성 및 반도체 패키지 수지 조성물의 감소된 점도의 관점에서 특히 적합한 소수성 기이다. 유동성의 관점에서는 -O-C(=O)-R2 또는 HO-P-(OR2)2가 더 적합하고, 티타늄 커플링제의 안정성의 관점에서는 -O-C(=O)-R2가 더 적합하다. 여기서, R2는 8 내지 30개의 탄소 원자, 바람직하게는 10 내지 30개의 탄소 원자를 갖는 치환되거나 비치환된, 직쇄 또는 분지쇄 알킬 기이다.
구체적으로, 티타늄 커플링제는, 예를 들어, 테트라알콕시 티타늄(예를 들어, 테트라에톡시 티타늄, 테트라아이소프로폭시 티타늄, 또는 테트라부톡시 티타늄), 테트라(에틸렌 글리콜) 티타네이트, 다이-n-부틸비스(트라이에탄올아민) 티타네이트, 다이-아이소프로폭시 비스(아세틸 아세토네이트)티타늄, 아이소프로폭시 티타늄 옥타노에이트, 아이소프로필 티타늄 트라이메타크릴레이트, 아이소프로필 티타늄 트라이아크릴레이트, 아이소프로필 트라이아이소스테아로일 티타네이트, 아이소프로필 트라이데실벤젠설포닐 티타네이트, 아이소프로필 트라이(부틸, 메틸피로포스페이트) 티타네이트, 테트라아이소프로필 다이(다이라우릴 포스파이트) 티타네이트, 다이메타크릴옥시아세테이트 티타네이트, 다이아크릴옥시아세테이트 티타네이트, 다이(다이옥틸 포스파이트)에틸렌 티타네이트, 아이소프로폭시 티타늄 트라이(다이옥틸 포스페이트), 아이소프로필 트리스(다이옥틸 피로포스페이트) 티타네이트, 테트라아이소프로필 비스(다이옥틸 포스파이트) 티타네이트, 테트라옥틸 비스(다이-트라이데실 포스파이트) 티타네이트, 테트라(2,2-다이알릴옥시메틸-1-부틸) 비스(다이-트라이데실)포스파이트 티타네이트, 비스(다이옥틸 피로포스페이트)옥시아세테이트 티타네이트, 트리스(다이옥틸 피로포스페이트)에틸렌 티타네이트, 아이소프로필 트라이-n-도데실벤젠설포닐 티타네이트, 아이소프로필 트라이옥타노일 티타네이트, 아이소프로필 다이메타크릴로일 아이소스테아로일 티타네이트, 아이소프로필 아이소스테아로일 다이아크릴릭 티타네이트, 아이소프로필 트라이(다이옥틸 포스페이트) 티타네이트, 아이소프로필 트라이큐밀페닐 티타네이트, 아이소프로필 트라이(N-아미노에틸-아미노에틸) 티타네이트 등일 수 있다.
아지노모토 파인-테크노 컴퍼니 인코포레이티드(Ajinomoto Fine-Techno Co., Inc.)에 의해 판매되는 플레낙트(Plenact)(등록상표) 시리즈의 KRTTS(아이소프로필트라이아이소스테아로일 티타네이트(CH3)2CHOTi[OCO(CH2)14CH(CH3)2]3), KR 46B(테트라옥틸비스(다이-트라이데실포스파이트) 티타네이트), KR 55(테트라(2,2-다이알릴옥시메틸-1-부틸) 비스(다이-트라이데실) 포스파이트 티타네이트), KR 41B(테트라아이소프로필비스(다이옥틸포스파이트) 티타네이트), KR 38S(아이소프로필트리스(다이옥틸피로포스페이트) 티타네이트), KR 138S(비스(다이옥틸피로포스페이트)옥시아세테이트 티타네이트), KR 238S(트리스(다이옥틸피로포스페이트)에틸렌 티타네이트), 338X(아이소프로필다이옥틸피로포스페이트 티타네이트), KR 44(아이소프로필트라이(N-아미노에틸아미노에틸) 티타네이트), KR 9SA(아이소프로필트리스(도데실벤질페닐) 티타네이트) 등을 사용할 수 있다. 플레낙트 KR TTS, KR 46B, 및 KR 9SA 가 적합하고, 플레낙트 KR TTS 및 KR 46B가 더욱 적합하다.
반도체 패키지 수지 조성물의 점도를 감소시키는 관점에서, 유기 티타늄 화합물의 블렌딩 양은 반도체 패키지 수지 조성물의 총량에 대해 1 질량% 이상, 특히 2 질량% 이상, 더욱 특히 2.5 질량% 이상이다. 그러나, 얻어지는 경화 산물의 감소된 유리 전이 온도 및 탄성률의 관점에서, 유기 티타늄 화합물의 블렌딩 양은 반도체 패키지 수지 조성물의 총량에 대해 5 질량% 이하, 특히 4 질량% 이하, 더욱 특히 3 질량% 이하이다.
유기 인산 화합물 중에서, 본 발명의 반도체 패키지 수지 조성물에 사용될 수 있는 인산 에스테르는 인산과 알코올에 탈수축합(dehydrocondensation)을 적용함으로써 얻어지는 에스테르를 포함하나 이로 제한되지 않는다. 상기 언급된 유기 티타늄 화합물에 인산 에스테르를 추가로 첨가함으로써 인산 에스테르는 티타늄과 약한 결합, 예를 들어, 배위 결합을 형성한다. 결과적으로, 유기 티타늄 화합물에 의해 유기화되는 무기 입자의 표면 상의 유기층의 깊이가 증가한다.
구체적으로 인산 에스테르는, 인산(O-P(OH)3) 내의 3개의 수소 원자 중 일부 또는 전부가 유기 기에 의해 대체된 구조를 갖는다. 1개, 2개, 및 3개의 수소 원자가 대체된 화합물은 각각 인산 모노에스테르(P(OZ)3), 인산 다이에스테르(HOP(OZ)2), 및 인산 트라이에스테르((HO)2POZ)로서 공지되어 있다. 여기서, Z는 10 내지 50개의 탄소 원자를 갖는 치환되거나 비치환된 알킬 기, 페닐 기, 폴리에스테르, 또는 폴리카프로락톤 등을 나타낸다. 무기 입자의 표면 상에 형성되는 유기층의 두께를 증가시키는 관점에서, Z는 특히 높은 분자량을 갖는다. 특히 200 내지 20,000의 중량 평균 분자량, 및 더욱 특히 300 내지 10,000의 중량 평균 분자량.
예를 들어, 다이메틸 포스페이트, 다이에틸 포스페이트, 다이프로필 포스페이트, 모노부틸 포스페이트, 다이부틸 포스페이트, 모노-2-에틸헥실 포스페이트, 다이-2-에틸헥실 포스페이트, 모노페닐 포스페이트, 모노-2-에틸헥실 포스파이트, 다이옥틸 포스페이트, 다이페닐 포스페이트 등을 상기 언급된 화합물로서 사용할 수 있다. 적합한 구매가능한 산물은 일본 소재의 BYK 케미칼스(BYK Chemicals)에 의해 제조되는 디스퍼빅(Disperbyk) 111을 포함하나 이로 제한되지 않는다.
상기 언급된 인산 에스테르 중에서, 무기 입자의 분산의 관점에서 인산 다이에스테르가 특히 적합하며, Z가 폴리카프로락톤인 인산 다이에스테르가 더욱 특히 적합하다.
반도체 패키지 수지 조성물의 점도를 감소시키는 관점에서, 인산 에스테르의 블렌딩 양은 반도체 패키지 수지 조성물의 총량에 대해 0.5 질량% 이상, 특히 1 질량% 이상, 더욱 특히 1.2 질량% 이상이다. 그러나, 얻어지는 경화 산물의 전기적 특성(절연 특성)의 감소를 야기할 가능성의 관점에서는, 인산 에스테르의 블렌딩 양은 반도체 패키지 수지 조성물의 총량에 대해 3 질량% 이하, 특히 2 질량% 이하, 더욱 특히 1.8 질량% 이하이다.
상기 언급된 바와 같이, 유기 티타늄 화합물을 인산 에스테르와 조합함으로써, 에폭시 수지 내의 무기 입자의 분산성을 개선하고 얻어지는 반도체 패키지 수지 조성물의 유동성을 개선하는 것이 가능하다. 특히, R3OTi(OCOR4H)3 또는 (R3O)4Ti[HOP(OR4)2](여기서, R3은 3 내지 8개의 탄소 원자를 갖는 직쇄 또는 분지쇄 알킬 기를 나타내고 R4는 10 내지 20개의 탄소 원자를 갖는 직쇄 또는 분지쇄 알킬 기를 나타냄)에 의해 나타내어지는 화학 구조를 갖는 유기 티타늄 화합물과 200 내지 20,000의 중량 평균 분자량을 가지며 HOP(OZ)2(여기서, Z는 10 내지 50개의 탄소 원자를 갖는 치환되거나 비치환된 알킬 기, 페닐 기, 폴리에스테르, 또는 폴리카프로락톤을 나타냄)에 의해 나타내어지는 화학 구조를 갖는 인산 다이에스테르의 조합이 특히 적합하다.
상기 언급된 구성요소에 부가하여, 본 발명의 반도체 패키지 수지 조성물은 반응 촉진제(reaction accelerator) 또한 함유할 수 있다. 여기서, 에폭시 수지와 경화제 사이의 반응을 촉진하기 위해 사용되는 반응 촉진제는 당업자에게 공지된 반응 촉진제, 예를 들어, 사이클로아미딘 화합물, 3차 아민, 4차 암모늄 염, 이미다졸, 루이스산으로서 작용하는 유기 금속 화합물, 인계 화합물, 예를 들어, 유기 포스핀, 예를 들어, 트라이페닐 포스핀, 또는 그의 유도체 또는 테트라페닐 붕소 염일 수 있다. 단일 반응 촉진제 또는 그의 2가지 이상의 유형의 조합을 사용할 수 있다. 또한, 반응 촉진 효과가 달성되는 한, 반응 촉진제의 블렌딩 양은 특히 제한되지 않는다.
또한, 반도체 소자의 내습성 및 고온 노출 특성을 개선하기 위하여, 본 발명의 반도체 패키지 수지 조성물 내에 이온 포획제를 블렌딩하는 것이 가능하다. 이온 포획제는 특히 제한되지 않으며, 당업자에게 공지된 임의의 이온 포획제를 사용하는 것이 가능하다. 특히, 하이드로탈사이트 또는 마그네슘, 알루미늄, 티타늄, 지르코늄, 또는 비스무스와 같은 원소의 함수 옥사이드를 사용하는 것이 가능하다.
추가로, 응력 완화제(stress relaxing agent), 예를 들어, 실리콘 고무 분말, 염료, 착색제, 예를 들어, 카본 블랙, 평활제, 소포제, 및 다른 무기 충전제(예를 들어, 난연 효과를 갖는 무기 충전제, 예를 들어, 수산화알루미늄, 수산화마그네슘, 규산아연, 또는 몰리브덴산아연) 등을 본 발명의 목적을 훼손하지 않는 수준으로 본 발명의 반도체 패키지 수지 조성물 내에 블렌딩할 수 있다. 또한, 적린, 인산 에스테르, 멜라민, 멜라민 유도체, 트라이아진 고리를 갖는 화합물, 질소-함유 화합물, 예를 들어, 시아누르산 유도체 또는 아이소시아누르산 유도체, 인- 및 질소-함유 화합물, 예를 들어, 사이클로포스파젠, 금속 화합물, 예를 들어, 산화아연, 산화철, 산화몰리브덴, 및 페로센, 산화안티몬, 예를 들어, 삼산화안티몬, 사산화안티몬, 및 오산화안티몬, 및 난연제, 예를 들어, 브롬화 에폭시 수지 등 또한 본 발명의 반도체 패키지 수지 조성물 내에 블렌딩할 수 있다.
상기 언급된 구성요소를 균일하게 분산시키고 블렌딩할 수 있는 한, 임의의 유형의 제조 방법을 사용하여 본 발명의 반도체 패키지 수지 조성물을 제조할 수 있다. 통상적인 제조 방법은, 특정 블렌딩 양의 원재료를 함께 블렌딩하거나 별도로 블렌딩하고, 교반하고, 용해시키고, 혼합 롤러, 압출기, 행성형 혼합기(planetary mixer) 등에서 필요한 경우에는 가열 및 냉각 중에 이들 구성요소를 블렌딩 및 분산시킨 후에, 냉각시키고 필요한 경우에는 거품을 제거하고 파쇄하는 것이다. 또한, 무기 입자를 제외한 모든 구성요소의 혼합물을 먼저 제조한 후, 이 혼합물에 무기 입자를 첨가하여 반도체 패키지 수지 조성물을 얻는 것 또한 가능하다. 또한, 요구되는 경우에는 반도체 패키지 수지 조성물을 성형 조건에 적절한 치수 및 중량을 갖는 태블릿으로 형성하는 것 또한 가능하다.
B-스테이지 전환이 이루어지도록 본 발명의 반도체 패키지 수지 조성물을 광중합에 의해 충분히 경화시킬 수 있다(즉, 가열하는 경우에 조성물이 용융되지 않고 연화되도록 충분한 경화를 실행함).
일 실시 형태에서, 본 발명의 반도체 패키지 수지 조성물의 최종 경화 산물은 10 내지 35 ppm의 열팽창 계수를 갖는다. 규소는 낮은 열팽창 계수를 가지므로, 반도체를 밀봉하는 경우에 규소를 밀봉하기 위해 사용되는 재료 또한 낮은 열팽창 계수를 갖는 것이 바람직하다. 열팽창 계수가 35 ppm을 초과한다면, 열 응력으로 인해 균열이 발생할 우려가 있다. 또한, TMA(열기계 분석기(Thermal Mechanical Analyzer))를 사용하여 열팽창 계수를 측정하는 것이 가능하다. 구체적으로, 리가쿠 코포레이션(Rigaku Corporation)에 의해 제조된 TMA 8310 열역학적 분석 기구로 열팽창 계수를 측정하는 것이 가능하다. 샘플(크기: 4 × 5 × 10 ㎣)을 질소 스트림 내에서 20℃/분의 속도로 가열하고, 10 mN의 하중을 적용하고, 압축 모드로 측정을 실행한다.
일 실시 형태에서, 본 발명의 반도체 패키지 수지 조성물의 최종 경화 산물은 60 내지 120℃의 유리 전이 온도(Tg) 및 5 내지 40 GPa의 탄성률(동적 저장 탄성률; E')을 갖는다. 유리 전이 온도 및 탄성률은 DMA(동적 기계 분석(dynamic mechanical analysis)) 기구를 사용하여 측정할 수 있다. 본 측정 방법은 레오메트릭 사이언티픽(Rheometric Scientific)에 의해 제조된 3점 곡선 모드의 고체 분석기(RSA-III)(변형률: 0.05%, 주파수: 1 Hz) 및 3℃/분의 속도로 가열되는 샘플(크기: 2 × 10 × 35 ㎣)을 사용하는 것을 포함한다.
구체적으로, 상기 언급된 장방형 샘플(크기: 2 × 10 × 35 ㎣)을 2개의 나이프 에지(25 ㎜ 분리됨) 상에 위치시키고 샘플의 중앙부를 내리눌러 샘플을 변형시키기 위한 하중 사용을 측정함으로써, 3점 곡선 방법을 사용하여 탄성률(동적 저장 탄성률)을 측정하는 것이 가능하다. 이 경우에, 변형률은 0.05%의 최대값을 갖는 사인파로서 적용되며, 하중 또한 사인파로서 측정된다(사인파 주파수는 1 Hz임).
반도체 패키지의 제조 방법
일 실시 형태에서, 본 발명은 (1) 전자 구성요소 및/또는 기판을 제공하는 단계, (2) 에폭시 수지, 경화제, 무기 입자, 및 광가교성 기를 함유하는 실란으로 표면 처리된 나노-입자를 함유하는 제1 반도체 패키지 수지 조성물을 전자 구성요소 및/또는 기판 상에 배치하는 단계, (3) 제1 반도체 패키지 수지 조성물의 일부 또는 전부를 광으로 조사하는 B-스테이지 전환 단계, 및 (4) 가열에 의해 제1 반도체 패키지 수지 조성물을 경화시키는 단계를 포함하는, 반도체 패키지의 제조 방법을 제공한다. 본 발명의 반도체 패키지 제조 방법을 사용하여 전자 구성요소를 다른 전자 구성요소에 연결하거나 전자 구성요소를 기판에 연결할 수 있다.
본 발명의 일 실시 형태에서는, 도 3에 나타낸 바와 같이, 전자 구성요소(31)와 기판(34)이 연결된 반도체 패키지가 제조된다. 전자 구성요소(31) 및 기판(34)을 제조한 후에, 제1 반도체 패키지 수지 조성물(36)을 전자 구성요소(31) 및/또는 기판(34)의 표면 상에 배치한다. 수지 조성물을 배치하는 방법은 저압 이송 성형, 사출 성형, 압축 성형 등을 포함한다. 또한, 분배 방법(dispensing method), 주조 방법(casting method), 인쇄 방법(printing method) 등을 사용하는 것이 가능하다. 충전 특성의 관점에서는, 저압 조건 하에 성형을 가능하게 하는 성형 방법을 사용하는 것이 특히 적합하다.
제1 반도체 패키지 수지 조성물(36)을 기판(34)과 전자 구성요소(31) 사이의 공간 또는 인접한 범프들(33) 사이의 공간 내에 배치하는 경우, 충전되는 수지 조성물(36)의 점도가 낮으므로, 수지 조성물(36)이 기판(34)과 전자 구성요소(31) 사이의 공간 외부로 유동하는 것을 가능하게 한다. 그러나, 수지 조성물(36)의 불필요한 유출은 기판 상의 다른 요소에 유해 효과를 가질 수 있으므로, 광을 이용하는 조사를 통해 유출물(361)에 B-스테이지 전환을 적용한다. 광이 기판(34)과 전자 구성요소(31) 사이에 위치한 수지 조성물은 도달하지 않으므로, 이 공간에서는 B-스테이지 전환이 일어나지 않는다. 또한, B-스테이지 전환이 적용된 유출물(361)이 댐으로서 작용하여 추가의 유출을 방지한다.
조사에 사용되는 광은 수지 조성물의 광중합을 일으킬 수 있는 임의의 파장 영역의 광, 예를 들어, 자외선 방사 또는 가시광일 수 있다. 광원은 저압, 중압, 또는 고압 수은 증기 램프, 레이저, 제논 플래시 램프 등일 수 있다.
소정의 조건(즉, 시간 및 온도) 하에 제1 반도체 패키지 수지 조성물(36)을 가열함으로써 최종 경화를 실행한다. 유출물(361) 또한 경화된다.
일반적으로 최종 경화는 120℃ 이상 200℃ 이하의 온도에서 10 분 내지 3 시간의 기간 동안 가열함으로써 실행된다. 이 단계 중에, 에폭시 수지 내의 글리시딜 기가 경화제와 반응한다. 이러한 유형의 경화 산물은 3-차원적으로 가교결합된 화학 구조를 갖는다.
도 4a에 나타낸 바와 같이, 전자 구성요소(41) 또는 기판 상에 제1 반도체 패키지 수지 조성물(46)을 배치하는 단계는, 범프(43)가 제공된 전자 구성요소(41)의 표면 상에 제1 반도체 패키지 수지 조성물(46)을 전자 구성요소(41) 상의 범프들(43) 사이의 공간을 충전하도록 배치함으로써 실행될 수 있다.
또한, 도 5a에 나타낸 바와 같이, 범프(53)가 제공된 개별적으로 분할된 전자 구성요소(51)의 표면 상에 제1 반도체 패키지 수지 조성물(56)이 인쇄된 지지체(57), 예를 들어, 이형 필름 또는 이형지를 적층하는 것이 가능하다. 도 5b에 나타낸 바와 같이, 범프(53)가 제공된 전자 구성요소(51)의 표면에 제1 반도체 패키지 수지 조성물(56)을 이송하는 것 또한 가능하다. 이러한 배치 방법에서는, 전자 구성요소(51)를 투명 지지체(57)로 적층하고, 수지 조성물(56)에 B-스테이지 전환을 적용하여 유동성이 제거되도록 지지체 측면을 광으로 조사한 후, 지지체(57)를 전자 구성요소(51)로부터 박리시킬 수 있다. 이러한 유형의 배치 방법을 사용함으로써, 개별적으로 분할된 전자 구성요소 상에 수지 조성물을 용이하게 배치할 수 있다.
제1 반도체 패키지 수지 조성물(56)의 경화가 추가로 촉진되도록, 오븐과 같은 기구를 사용하여 전자 구성요소(51)를 가열하되, 최종 경화(겔화)가 일어나기 전에 반응을 중지한다. 도 5c에 나타낸 바와 같이, 이러한 방식으로 전자 구성요소(51)(범프(53)가 제공된 전자 구성요소의 표면 상에 형성된 수지 조성물(56)이 그 위에 경화되어 있음)를 기판(54)에 접촉 결합시킴으로써 반도체 패키지(500)를 제조하는 것이 가능하다.
추가로, 제1 반도체 패키지 수지 조성물을 전자 구성요소 또는 기판 상에 배치하는 단계는, 도 6에 나타낸 바와 같이, 범프(63)가 제공되지 않은 전자 구성요소(61)의 표면에 제1 반도체 패키지 수지 조성물(66)을 적가한 후 스핀 코팅함으로써 실행할 수 있다. 세라믹 충전제(실리카, 알루미나 등)를 이러한 반도체 패키지 수지 조성물에 첨가함으로써, 열 전도성 수지 조성물을 얻고 전자 구성요소에 의해 발생되는 열을 외부로 발산하는 것이 가능하다.
일 실시 형태에서, 전자 구성요소 및/또는 기판 상에 배치된 제1 반도체 패키지 수지 조성물에 광을 이용한 조사를 적용하는 단계는, 도 3에 나타낸 바와 같이, 유출물(361)을 광으로 조사하는 상기 언급된 단계일 수 있다. 다른 실시 형태에서, 제1 반도체 패키지 수지에 광을 이용한 조사를 적용하는 단계는 또한, 도 2에 나타낸 바와 같이, 전자 구성요소(21) 및 기판(26) 상에 수지 조성물(24)을 오버코팅제로서 배치한 후, 수지 조성물(26) 전체를 광으로 조사함으로써 실행될 수 있다.
또한, 도 4a에 나타낸 바와 같이, 제1 반도체 패키지 수지 조성물(46)을 전자 구성요소(41) 상에 배치하고, 도 4b에 나타낸 바와 같이, 범프(43)가 광에 노출되지 않도록 하는 방식으로 마스크(49)를 위치시킨 후, 제1 반도체 패키지 수지 조성물(46)을 광(48)으로 조사하는 것이 가능하다. 마스킹된 범프(43)에서 수지 조성물에는 B-스테이지 전환이 적용되지 않고 유체로 남아 있으므로, 도 4c에 나타낸 바와 같이, 기판(44) 상에 배치될 때 기판(44)의 표면 상의 전극(441)과 범프(43) 사이에 양호한 전기적 접촉이 얻어진다.
추가로, 도 7a에 나타낸 바와 같이, 제1 반도체 패키지 수지 조성물(76)을 기판(74) 상에 배치하고, 기판(74)의 표면 상의 전극(741)이 광에 노출되지 않도록 하는 방식으로 마스크(79)를 위치시킨 후, 제1 반도체 패키지 수지 조성물(76)을 광(78)으로 조사하는 것이 가능하다. 마스킹된 전극(741)에서 수지 조성물(761)에는 B-스테이지 전환이 적용되지 않고 유체로 남아 있으므로, 도 7b 및 도 7c에 나타낸 바와 같이, 전자 구성요소(71) 상에 배치될 때 전자 구성요소(71) 상의 전극(741)과 범프(73) 사이에 양호한 전기적 접촉이 얻어진다.
본 발명의 다른 실시 형태에서는, 도 8c에 나타낸 바와 같이, 전자 구성요소(81)와 기판(84)이 연결된 반도체 패키지가 제조된다. 이러한 반도체 패키지 제조 방법에서는, 도 8a에 나타낸 바와 같이, 전기적 구성요소(81) 및 기판(84)을 제조하고 기판(84)의 표면 상에 제1 반도체 패키지 수지 조성물(861)을 배치한다. 수지 조성물(861)을 배치하는 이 방법은 상기 언급된 다양한 방법 중 임의의 것일 수 있으나, 전자 구성요소(81)를 둘러싼 댐으로서 작용하도록 하는 방식으로 수지 조성물(861)을 배치한다.
그 다음에, 광(88)으로 조사함으로써 수지 조성물(861)에 B-스테이지 전환을 적용한 후, 도 8b에 나타낸 바와 같이, 제2 반도체 패키지 수지 조성물(862)을 기판(84)의 표면 상에 배치한다. 제2 반도체 패키지 수지 조성물(862) 또한 에폭시 수지, 경화제, 무기 입자, 및 광가교성 기를 함유하는 실란으로 표면 처리된 나노-입자를 함유한다. 최종 경화 후에 제1 반도체 패키지 수지 조성물과 대략 동일한 모듈, 열팽창 계수, 및 유리 전이점(Tg)을 얻기 위하여, 일 실시 형태에서 제2 반도체 패키지 수지 조성물(862)은 제1 반도체 패키지 수지 조성물(861)과 정확히 동일한 조성을 갖는다.
이어서, 최종 경화가 이루어지도록 제1 반도체 패키지 수지 조성물(861) 및 제2 반도체 패키지 수지 조성물(862)을 동시에 가열함으로써, 도 8c에 나타낸 반도체 패키지를 제조한다. 제1 반도체 패키지 수지 조성물(861) 및 제2 반도체 패키지 수지 조성물(862)을 별도로 가열할 수 있으나, 최종 경화 후에 거의 동일한 모듈, 열팽창 계수, 및 유리 전이점(Tg)을 달성하기 위하여, 바람직하게는 동시에 가열한다.
본 발명의 다른 실시 형태에서는, 도 9에 나타낸 바와 같이, 기판(94) 상에 배치된 반도체 패키지 수지 조성물(96) 상에 덮개(99)를 배치함으로써 얻어지는 반도체 패키지가 제조된다. 기판(94) 상에 마운팅된, 반도체 칩과 같은 전자 구성요소(91)를 둘러싸도록 하는 방식으로 반도체 패키지 수지 조성물(96)을 분배하고, 자외선 방사로 조사함으로써 B-스테이지 전환을 적용하고, 덮개(99)로 덮고, 수지 조성물(96)이 덮개(99)에 결합되도록 열 및 압력을 적용하고, 경화시킨다. 분배 및 자외선 방사 조사 단계를 수회 실행할 수 있으며, 수지 벽의 높이 또한 충분한 높이까지 증가시킬 수 있다.
실시예
본 발명은, 본 발명의 범주 내에 있는 많은 변형 및 변경이 당업자에게는 명백할 것이기 때문에 단지 예시로서 의도된 하기의 예에서 더욱 상세하게 설명된다. 달리 언급되지 않는다면, 하기 실시예에서 보고된 모든 부, 백분율, 및 비는 중량 기준이다.
반도체 패키지 수지 조성물의 제조에 사용된 구성요소를 표 1에 나타낸다.
[표 1]
Figure pct00002

나노 에폭시 20101104를 제조하기 위하여, 25.73 g의 3-(트라이메톡시실릴)프로필 메타크릴레이트(제품명 A174, 98% 3-(트라이메톡시실릴)프로필 메타크릴레이트, 알드리치(Aldrich)에 의해 제조) 및 0.5 g의 4-하이드록시-2,2,6,6-테트라메틸 피페리딘 1-옥실 자유 라디칼(도쿄 케미칼 인더스트리 컴퍼니 리미티드(Tokyo Chemical Industry Co., Ltd.)에 의해 제조)의 5 질량% 수용액을 450 g의 1-메톡시-2-프로판올에 첨가함으로써 액체를 먼저 제조하였다. 이어서, 액체를 400 g의 콜로이드성 실리카(제품명 O-40, 니산 케미칼 인더스트리스 리미티드(Nissan Chemical Industries, Ltd.)에 의해 제조, 고체 함량 40%)에 교반 중에 첨가하였다. 10 분 동안 교반한 후에, 16 시간 동안 80℃에서 액체를 가열함으로써 표면-개질된 나노-입자를 함유하는 반응 혼합물을 얻었다.
반응 혼합물을 주위 온도로 냉각시킨 후, 회전식 증발기를 사용하여 혼합물 중의 물을 제거하였다. 이어서, 200 g의 1-메톡시-2-프로판올을 액체에 첨가하고 증발기를 사용하여 임의의 잔류하는 물을 제거하였다. 이 단계를 2회 더 반복하여 실리카 나노-분산액을 얻었다. 이 실리카 나노-분산액에 1-메톡시-2-프로판올을 첨가함으로써 고체 함량을 대략 45 중량%로 조정하였다. 분산액으로부터 침강물을 제거하기 위하여 분산액을 1.0 ㎛ 유리 미세섬유 필터에 통과시켜, 1-메톡시-2-프로판올 중에 45 중량%의 A-174/실리카 나노-입자를 함유한 분산액을 얻었다.
비스페놀 A 유형 에폭시 수지와 비스페놀 F 유형 에폭시 수지의 혼합물(제품명 ZX1059, 니폰 스틸 케미칼 컴퍼니 리미티드에 의해 제조)을 나노-입자 분산액(고체 함량 45%)에 첨가하고 균질해질 때까지 교반하였다. 이어서, 회전식 증발기를 사용하여 1-메톡시-2-프로판올 용매를 완전히 제거하여, 광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자의 에폭시 수지 분산액인 나노 에폭시 20101104(나노-입자 함량 33%)를 얻었다.
실시예 1, 비교예 A, 및 참고예 B
표 2에 나타낸 블렌딩 양을 사용하여, 구성요소들을 DAC 혼합기(모델명 AR-250, 씽키(Thinky)에 의해 제조)에 첨가하고 실온에서 3000 rpm으로 교반함으로써 블렌딩하여, 실시예 1, 비교예 A, 및 참고예 B의 반도체 패키지 수지 조성물을 얻었다.
[표 2]
Figure pct00003

반도체 패키지 수지 조성물의 평가
유동성
40 ㎛의 갭에 의해 분리된 2개의 유리 플레이트(상위 플레이트 30 × 30 ㎜, 하위 플레이트 40 × 40 ㎜) 사이에서 실시예 1의 반도체 패키지 수지 조성물의 침투 시간 및 길이를 측정하였다. 유리 플레이트를 100℃의 온도에서 열판 위에 위치시키고 반도체 패키지 수지 조성물을 상위 플레이트의 에지에 적용하였다. 상위 플레이트의 에지로부터 반도체 패키지 수지 조성물의 침투 길이 및 이러한 침투에 요구되는 시간을 측정하고 기록하였다. 그 결과가 도 10에 나타나 있다.
광경화
금속 마스크를 사용하여 50 × 50 ㎜ 인쇄 회로 기판(암 일렉트로닉스 컴퍼니 리미티드(Arm Electronics Co., Ltd.)에 의해 제조) 상에 실시예 1의 반도체 패키지 수지 조성물을 인쇄하였다. 인쇄를 실행할 때, 금속 마스크를 회로 기판 상에 위치시키고 마스크에 의해 덮이지 않은 회로 기판의 부분 위에만 조성물을 인쇄하였다. 이들 인쇄된 샘플 2개를 제조하고, 그 중의 하나를 저압 수은 증기 램프를 사용하여 500 Mj/㎠에서 자외선 방사로 조사하였다(샘플 a). 이어서, 양자 모두의 샘플을 120℃에서 60 분 동안 오븐 내에서 가열한 후, 오븐으로부터 꺼내어 촬영하였다. 그 결과가 도 11에 나타나 있다. 도 11에서 알 수 있는 바와 같이, 자외선 방사로 조사한 수지 조성물은 고온에서 감소된 유동성을 나타냈으며 인쇄 중에 원래 형상을 유지하였다.
실시예 1 및 참고예 B의 반도체 패키지 수지 조성물을 각각 유리 플레이트(30 × 30 ㎜)에 적용하고 그 위에 유리 플레이트(6 × 6 ㎜)를 위쪽으로부터 위치시켰다. 이어서, 저압 수은 증기 램프를 사용하여 500 Mj/㎠에서 유리 플레이트를 자외선 방사로 조사한 후, 30 초 동안 열판 위에서 250℃로 가열하였다. 경화 후에, 실시예 1의 샘플에서는 외부 균열이 나타나지 않았으나, 참고예 B의 샘플은 자외선 방사를 이용한 조사의 적용에 의해 과도하게 경화되었으므로 수지에 균열이 발생하였다.
최종 경화 후의 Tg, 탄성률, 및 열팽창 계수
저압 수은 증기 램프를 사용하여 500 Mj/㎠에서 실시예 1의 반도체 패키지 수지 조성물을 자외선 방사로 조사한 후, 165℃에서 2 시간 동안 최종 경화를 실행함으로써, UV를 동반하는 실시예 1의 샘플을 제조하였다. 자외선 방사로 조사하지 않고 165℃에서 2 시간 동안 실시예 1의 반도체 패키지 수지 조성물에 최종 경화를 적용함으로써, UV를 동반하지 않는 실시예 1을 사용하는 다른 샘플을 제조하였다. 저압 수은 증기 램프를 사용하여 500 Mj/㎠에서 비교예 A의 반도체 패키지 수지 조성물을 자외선 방사로 조사한 후, 165℃에서 2 시간 동안 최종 경화를 실행함으로써, UV를 동반하는 비교예 A를 사용하는 또 다른 샘플을 제조하였다. DMA 방법 및 25℃에서의 탄성률을 사용하여 이들 샘플의 유리 전이 온도(Tg)를 측정하였다.
DMA 방법을 사용하는 Tg 측정은 레오메트릭 사이언티픽에 의해 제조된 3점 곡선 모드의 고체 분석기(RSA-III)(변형률: 0.05%, 주파수: 1Hz)의 사용을 포함하였다. 샘플의 크기는 2 × 10 × 35 ㎣였고, 샘플은 3℃/분의 속도로 가열하였다. 비탄성률 측정은 3점 곡선 방법을 사용하였으며, 상기 언급된 장방형 샘플(크기: 2 × 10 × 35 ㎣)을 2개의 나이프 에지(25 ㎜ 분리됨) 상에 위치시키고 샘플의 중앙부를 내리눌러 샘플을 변형시키기 위해 사용된 하중을 측정하는 단계를 포함하였다. 이 경우에, 변형률은 0.05%의 최대값을 갖는 사인파로서 적용되었으며, 하중 또한 사인파로서 측정되었다(사인파의 주파수는 1 Hz였음). 그 측정 결과를 표 3에 나타내었다.
[표 3]
Figure pct00004

UV를 동반하는 실시예 1을 사용하는 샘플 및 UV를 동반하지 않는 실시예 1을 사용하는 샘플을 기재된 바와 동일한 방식으로 제조하였다. TMA 방법 및 열팽창 계수(CTE)를 사용하여 그들의 유리 전이 온도(Tg)를 측정하였다.
TMA 방법 및 CTE를 사용하여 Tg를 측정하는 경우, 리가쿠 코포레이션에 의해 제조된 TMA 8310 열역학적 분석 기구를 사용하였다. 질소 스트림 내에서 20℃/분의 속도로 샘플을 가열하였다. 압축 모드로 측정을 실행하였으며, 측정 중에 10 mN의 하중을 적용하였다. 샘플 길이를 온도의 함수로서 측정하였으며, 함수의 기울기로부터 열팽창 계수를 얻었다. 또한, 길이 대 온도를 플로팅하는 경우에 기울기가 최대인 온도로부터 Tg 값을 얻었다. 그 측정 결과가 표 4에 나타나 있다. α1 및 α2는 각각 Tg 값 미만 및 초과의 열팽창 계수이다.
[표 4]
Figure pct00005

UV를 동반하는 실시예 1을 사용하는 샘플 및 UV를 동반하지 않는 실시예 1을 사용하는 샘플을 상기와 동일한 방식으로 제조하고 DSC 방법을 사용하여 측정하였다.
퍼킨 엘머(PERKIN ELMER)에 의해 제조된 파이리스(Pyris) 1을 사용하여 DSC 측정을 실행하였으며, 온도를 10℃/min의 증가 속도로 50℃로부터 300℃까지 증가시킬 때 열량 대 온도의 플롯의 면적을 결정하고 ΔH로 표현하였다. 또한, 이 플롯의 피크 온도를 결정하였다. 결과는 표 5에 주어져 있다.
[표 5]
Figure pct00006

반도체 패키지의 제조
전자 구성요소(칩)(톱 라인(Top Line)에 의해 제조된 0.5 ㎜ 피치 플라스틱 BGA) 및 5 ㎜ × 5 ㎜ 기판(암 일렉트로닉스 컴퍼니 리미티드에 의해 제조)을 제조하고, 분배기(dispenser)를 사용하여 기판의 표면에 실시예 1의 반도체 패키지 수지 조성물을 적용하였다. 플립 칩 본더(flip chip bonder)(니폰 아비오닉스 컴퍼니 리미티드(Nippon Avionics Co., Ltd.)에 의해 제조된 MB-4500)를 사용하는 광학 유닛을 이용하여 기판 및 칩의 위치를 식별하고 칩 상의 솔더 볼(solder ball)이 기판 상의 랜드(land)와 정렬되도록 하는 방식으로 열적으로 접촉 결합시킴으로써 기판 상에 칩을 마운팅하였다. 이어서, 자외선 램프(도시바 코포레이션(Toshiba Corporation)에 의해 제조된 FL10BL)를 사용하여 300 초 동안 자외선 방사로 조사함으로써 반도체 패키지 수지 조성물의 에지에 B-스테이지 전환을 적용하였다. 150℃에서 2 시간 동안 오븐 내에서 가열하여 반도체 패키지 수지 조성물에 최종 경화를 적용함으로써 반도체 패키지를 얻었다. 다이아몬드 블레이드를 사용하여 이 반도체 패키지의 단면을 절단하고 촬영하였다. 그 사진이 도 12에 나타나 있다.
반도체 패키지 수지 조성물의 에지에 B-스테이지 전환을 적용함으로써, 최종 경화 중에 고온에 노출된 경우에도 반도체 칩의 위치가 이동하지 않았다. 또한, B-스테이지 전환에 요구되는 시간은 극히 짧았으며, 즉, 300 초였다.
본 발명은 바람직한 실시 형태들을 참조하여 설명되었지만, 당업자는 본 발명의 사상 및 범주로부터 벗어남이 없이 형태 및 상세 사항에 있어서 변경이 이루어질 수 있음을 인식할 것이다.

Claims (9)

  1. 에폭시 수지;
    경화제;
    무기 입자;
    광중합성 작용기를 함유하는 실란으로 표면 처리된 나노-입자; 및
    광중합 개시제를 포함하는 반도체 패키지 수지 조성물.
  2. 제1항에 있어서, 실란이 (메트)아크릴레이트 기를 함유하는 반도체 패키지 수지 조성물.
  3. 제1항에 있어서, 실란으로 표면 처리된 나노-입자의 양이 나노-입자 및 무기 입자의 총량에 대해 약 0.1 질량% 내지 약 10 질량%인 반도체 패키지 수지 조성물.
  4. 제1항에 있어서, 언더필링 수지(underfilling resin)인 반도체 패키지 수지 조성물.
  5. 전자 구성요소 및 기판 중 하나 이상을 제공하는 단계;
    제1 반도체 패키지 수지 조성물을 전자 구성요소 및/또는 기판 상에 배치하는 단계(여기서, 반도체 패키지 수지 조성물은 에폭시 수지, 경화제, 무기 입자, 및 광가교성 기를 함유하는 실란으로 표면 처리된 나노-입자를 포함함);
    B-스테이지 전환(B-stage conversion) 중에 제1 반도체 패키지 수지 조성물의 적어도 일부를 광으로 조사하는 단계; 및
    가열에 의해 제1 반도체 패키지 수지 조성물을 경화시키는 단계를 포함하는, 반도체 패키지의 제조 방법.
  6. 제5항에 있어서, 전자 구성요소가 범프(bump)가 제공된 웨이퍼(wafer)인 방법.
  7. 제6항에 있어서, 제1 반도체 패키지 수지 조성물을 배치하는 단계가, 그 위에 범프가 제공된 웨이퍼의 표면 상에 제1 반도체 패키지 수지 조성물을 배치하는 단계를 포함하는 방법.
  8. 제6항에 있어서, 제1 반도체 패키지 수지 조성물의 적어도 일부를 광으로 조사하는 단계가, 제1 반도체 패키지 수지 조성물의 B-스테이지 전환 후에 웨이퍼를 기판에 접촉 결합시키는 단계를 추가로 포함하는 방법.
  9. 제5항에 있어서,
    제2 반도체 패키지 수지 조성물을 전자 구성요소 및/또는 기판 상에 배치하는 단계(여기서, 제2 반도체 패키지 수지 조성물은 에폭시 수지, 경화제, 무기 입자, 및 광가교성 기를 함유하는 실란으로 표면 처리된 나노-입자를 함유함); 및
    가열에 의해 제2 반도체 패키지 수지 조성물을 경화시키는 단계를 추가로 포함하는 방법.
KR1020147003608A 2011-07-15 2012-07-09 반도체 패키지 수지 조성물 및 그의 사용 방법 KR20140058557A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161508344P 2011-07-15 2011-07-15
US61/508,344 2011-07-15
PCT/US2012/045916 WO2013012587A2 (en) 2011-07-15 2012-07-09 Semiconductor package resin composition and usage method thereof

Publications (1)

Publication Number Publication Date
KR20140058557A true KR20140058557A (ko) 2014-05-14

Family

ID=47558664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147003608A KR20140058557A (ko) 2011-07-15 2012-07-09 반도체 패키지 수지 조성물 및 그의 사용 방법

Country Status (5)

Country Link
US (2) US9230873B2 (ko)
JP (2) JP6155261B2 (ko)
KR (1) KR20140058557A (ko)
TW (1) TWI550018B (ko)
WO (1) WO2013012587A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2691466B1 (en) * 2011-03-28 2017-12-27 3M Innovative Properties Company Curable composition, article, method of curing, and reaction product
JP6271164B2 (ja) * 2013-06-17 2018-01-31 日立オートモティブシステムズ株式会社 箱型車載制御装置
KR102186491B1 (ko) * 2014-01-02 2020-12-03 헨켈 아이피 앤드 홀딩 게엠베하 나노-미립자 충전제를 함유하는 필름
US9220183B1 (en) * 2014-07-16 2015-12-22 International Business Machines Corporation Devices employing semiconductor die having hydrophobic coatings, and related cooling methods
JP6872313B2 (ja) * 2015-10-13 2021-05-19 リンテック株式会社 半導体装置および複合シート
CN108463774A (zh) * 2016-01-12 2018-08-28 日立化成株式会社 感光性树脂组合物、使用其的干膜、印刷配线板、以及印刷配线板的制造方法
JP7454906B2 (ja) * 2016-10-14 2024-03-25 株式会社レゾナック アンダーフィル材、電子部品装置及び電子部品装置の製造方法
EP3756226B1 (en) * 2018-02-19 2021-10-27 Signify Holding B.V. Sealed device with light engine
JP7109940B2 (ja) * 2018-03-08 2022-08-01 日東電工株式会社 封止用接着シート

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228681B1 (en) 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6245595B1 (en) 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6281046B1 (en) 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US6573122B2 (en) 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
US6794761B2 (en) 2001-04-26 2004-09-21 Intel Corporation No-flow underfill material
US20030111519A1 (en) 2001-09-04 2003-06-19 3M Innovative Properties Company Fluxing compositions
DE60232942D1 (de) * 2001-10-09 2009-08-27 Mitsubishi Chem Corp Strahlungshärtbare Beschichtungszusammensetzung
US20030162911A1 (en) 2002-01-31 2003-08-28 Yue Xiao No flow underfill composition
US20060194064A1 (en) 2002-03-01 2006-08-31 Xiao Allison Y Underfill encapsulant for wafer packaging and method for its application
US20060147719A1 (en) * 2002-11-22 2006-07-06 Slawomir Rubinsztajn Curable composition, underfill, and method
US7022410B2 (en) 2003-12-16 2006-04-04 General Electric Company Combinations of resin compositions and methods of use thereof
US20040101688A1 (en) 2002-11-22 2004-05-27 Slawomir Rubinsztajn Curable epoxy compositions, methods and articles made therefrom
KR100774798B1 (ko) 2004-05-13 2007-11-07 닛토덴코 가부시키가이샤 반도체 캡슐화용 에폭시 수지 조성물 및 이것을 이용한 반도체 장치
KR101302277B1 (ko) 2005-10-28 2013-09-02 스미토모 오사카 세멘토 가부시키가이샤 무기산화물 투명 분산액과 무기산화물 입자 함유 수지조성물, 발광소자 밀봉용 조성물 및 발광소자,하드코트막과 광학 기능막 및 광학 부품, 그리고무기산화물 입자 함유 수지 조성물의 제조 방법
JP2008180992A (ja) * 2007-01-25 2008-08-07 Hitachi Chem Co Ltd 感光性樹脂組成物、永久レジスト用感光性フィルム、レジストパターンの形成方法、プリント配線板及び半導体パッケージ
EP2135276A2 (en) 2007-03-13 2009-12-23 Lord Corporation Die attachment method with a covex surface underfill
JP2008297373A (ja) 2007-05-29 2008-12-11 Somar Corp 液状エポキシ樹脂組成物からなるアンダーフィル材及びフリップチップ型半導体装置
JP5004351B2 (ja) 2007-11-30 2012-08-22 信越化学工業株式会社 半導体装置の製造方法
CN102333831B (zh) 2009-02-27 2015-05-06 Lg化学株式会社 突出的耐磨性和抗污染性的涂料组合物和涂膜
US8541485B2 (en) * 2009-05-26 2013-09-24 3M Innovative Properties Company Process for making filled resins

Also Published As

Publication number Publication date
TW201311806A (zh) 2013-03-16
JP6155261B2 (ja) 2017-06-28
US20150329740A1 (en) 2015-11-19
WO2013012587A2 (en) 2013-01-24
US20140217622A1 (en) 2014-08-07
US9230873B2 (en) 2016-01-05
JP2017133023A (ja) 2017-08-03
TWI550018B (zh) 2016-09-21
US9773714B2 (en) 2017-09-26
JP2014524957A (ja) 2014-09-25
WO2013012587A3 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
US9773714B2 (en) Semiconductor package resin composition and usage method thereof
JP4892164B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JPH10212395A (ja) 樹脂組成物およびこれを用いた半導体装置
JP5664220B2 (ja) 半導体封止材料及び半導体装置
WO2018221681A1 (ja) 封止用液状樹脂組成物及び電子部品装置
JP6233441B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2015193851A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP5367205B2 (ja) 封止用液状エポキシ樹脂組成物
JP2005054045A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
WO2012018684A1 (en) Encapsulating resin composition
KR20190133564A (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
JP2009057575A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP6657716B2 (ja) 封止用液状組成物、封止材、及び電子部品装置
JP5523816B2 (ja) 変性樹脂組成物、その製造方法、及びそれを含む硬化性樹脂組成物
JP2005171209A (ja) フィラー含有樹脂組成物及びその製造方法
JP5708666B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2016040393A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2015180760A (ja) 液状エポキシ樹脂組成物及び電子部品装置
CN114402029A (zh) 压缩成形用密封材及电子零件装置
JP2015110803A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP5664358B2 (ja) エポキシ樹脂組成物、半導体封止材料および半導体装置
JP5924443B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP5929977B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
KR101293791B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 소자
JP5804479B2 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application