JP5004351B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5004351B2
JP5004351B2 JP2007310970A JP2007310970A JP5004351B2 JP 5004351 B2 JP5004351 B2 JP 5004351B2 JP 2007310970 A JP2007310970 A JP 2007310970A JP 2007310970 A JP2007310970 A JP 2007310970A JP 5004351 B2 JP5004351 B2 JP 5004351B2
Authority
JP
Japan
Prior art keywords
agent
underfill agent
underfill
flux
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007310970A
Other languages
English (en)
Other versions
JP2009135308A (ja
Inventor
馨 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2007310970A priority Critical patent/JP5004351B2/ja
Priority to US12/323,056 priority patent/US7829381B2/en
Publication of JP2009135308A publication Critical patent/JP2009135308A/ja
Application granted granted Critical
Publication of JP5004351B2 publication Critical patent/JP5004351B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、フリップチップ接続におけるアンダーフィルの方法、及び、その方法を用いて製作された半導体装置に関する。
フリップチップ接続法は、シリコンチップの、電子回路が形成された面（以下「回路面」という）を基板側に向けて、該回路面に設けられた半田バンプを介して、該チップを基板に接続する方法である。アンダーフィル剤は、半田接続部のクラック等を防止して、装置の信頼性を確保するために、シリコンチップと基板の間に施与される。従来、アンダーフィル剤は、基板とシリコンチップの間に、毛細管現象を利用して充填されていた。しかしながら、ダイサイズの一辺が１０ｍｍ、２０ｍｍを超える物も有り、このような大型ダイを用いたフリップチップ半導体装置では、未充填が起き易い。アンダーフィル剤中の充填剤の量を低減すると充填され易くなるが、アンダーフィル剤の熱膨張係数が大きくなる為、アンダーフィル剤とチップ又は基板との界面で剥離が生じる等の問題が起こる。
更に、毛細管現象を利用する工程は、工数が多く製造コストアップの原因になっている。そこで、半導体素子を基盤に接続する際に、予めフラックス剤を混合したアンダーフィル剤を基板上に滴下し、その後、半田接続と同時にアンダーフィル剤を硬化させる方法、所謂ノンフロー型アンダーフィルが提案されている（特許文献１）。この方法によれば、製造コストを下げることができる。
前記フラックス剤は、アビエチン酸等のプロトン供与性物質であり、半田バンプ表面の酸化膜を還元する。しかし、この還元反応の際、水が生成され、この水が半田リフロー工程で水蒸気となり接続部のボイドとなる場合がある。
シリコンウエハにアンダーフィル剤を塗布してＢ−ステージ化し、その後ダイシングする方法が開示されている（特許文献２）。いわゆるＢ−ステージアンダーフィル若しくはウエハレベルアンダーフィルと呼ばれる手法である。さらに、この改良方法として、アンダーフィル剤を２層とし、半田バンプの周囲にフラックス作用を有するアンダーフィル剤を、基板の接合パッド上に、フィラーを含むアンダーフィル剤を用いることが提案されている（特許文献３）。しかし、ウエハと基板の夫々にアンダーフィル剤を施与する工程が必要であり、煩瑣である。また、パッド上でのフラックス成分が不足し、接続不良が生じる場合がある。さらに、フィラーを多く含む層は透明性が悪く、半田バンプの高さを越えて塗布されると、半田バンプの位置を特定することが困難になり、即ち、半田バンプの視認性が悪くなり、ダイシング時や、接続時の位置決めが困難となる。また、フラックス作用を有するアンダーフィル剤が半田バンプの周囲を覆っており、前述した水蒸気によるボイドの発生の問題が起こり易い。
アンダーフィル剤の塗布量を半田ボールの先端が突出する程度の厚みとし、予めＢ−ステージ化した後、半田ボールの先端にフラックスを塗付する方法が知られている（特許文献４）。しかしながら該方法はパッケージ個別にアンダーフィル剤を塗布しその後仮硬化を行った後さらに個別のパーケージに対しフラックスを塗布しなければならず工程が煩雑であるし、また塗布するフラックスとアンダーフィル剤が反応することによりアンダーフィル剤のモル比がずれアンダーフィル剤の硬化物物性を低下させる恐れがある。また、ウエハレベルアンダーフィルにおいて、ホットメルトタイプのアンダーフィル剤を、バンプの頂部が露出するまで研削し、その後ダイシングを行なう方法が提案されている（特許文献５）。しかし、これらの方法は、アンダーフィル剤の硬化収縮により、接続部にボイドが形成され易く、また、チップ周囲を覆うフィレットも形成され難い。さらに、半田露出部には酸化膜が形成され易く、接続工程において、市販のフラックス剤を基板等に塗布することになるが、通常の市販フラックスは希釈剤（溶剤）を大量に含んでいるため、ボイドの原因となり易い。
特開平０４−２８０４４３号公報 特開２０００−１７４０４４号公報 特開２００３−２４３４４９号公報 特開２００５−２６８７０４号公報 特開２００６−２２９１９９号公報
本発明者らは、鋭意検討した結果、アンダーフィル剤を２層構成とし、半田バンプ側面部を囲む第１アンダーフィル剤に高濃度の充填剤を配合し、その上、即ち、基板側に、熱硬化性樹脂とフラックス成分を含む第２アンダーフィル剤を施与すれば、上記問題を解決することができることを見出した。
即ち、本発明は、下記の方法である。
（１）フリップチップ接続用の半田バンプを備えたシリコンウエハの、該半田バンプを備えた表面上にアンダーフィル剤を塗付し、次いで、塗付されたアンダーフィル剤をＢ−ステージ化する工程、及び
（２）Ｂ−ステージ状態のアンダーフィル剤付きの前記シリコンウエハを切断して個片化する工程、
（３）前記個片を、基板上の接続すべき位置に、位置決めする工程、及び
（４）前記個片を、前記半田バンプを溶融して基板に接続する工程、
を含む半導体装置の製造方法において、
前記アンダーフィル剤が、第１アンダーフィル剤と第２アンダーフィル剤からなり、
前記工程（１）が、
（ｉ）第１アンダーフィル剤をシリコンウエハの表面上に塗付し、次いで、該第１アンダーフィル剤をＢ−ステージ化することにより、半田バンプの高さの０．５〜１．０倍の厚みの、Ｂ−ステージ状態の第１アンダーフィル剤の層を形成する工程、
及び
（ｉｉ）Ｂ−ステージ状態の第１アンダーフィル剤の層の上に、第２アンダーフィル剤を塗付し、次いで、該第２アンダーフィル剤をＢ−ステージ化して、前記Ｂ−ステージ状態の第１アンダーフィル剤の層と合計の厚みが、半田バンプの高さの１．０〜１．３倍である層を形成する工程を含み、
第１アンダーフィル剤はエポキシ樹脂及び固形分の３０〜８５質量％の充填剤を含有し、及び第２アンダーフィル剤はエポキシ樹脂と、樹脂分１００重量部に対し０．５〜３重量部となる量のフラックス剤及び／又はエポキシ樹脂中のエポキシ基に対する該エポキシ基と反応性の基の量がモル比で０．９５〜１．２５の範囲となるフラックス性を有する硬化剤とを含有することを特徴とする方法。
上記本発明の方法によれば、アンダーフィル剤をウエハ上に連続的に施与可能であると共に、半田バンプの位置合わせに支障が無い。また、第２アンダーフィル剤にフラックス性能の高い物質を配合すれば、パッドと半田バンプとの接続性がさらに高められる。
本発明の方法を、図１を参照しながら説明する。先ず、工程（ｉ）において、ウエハの回路面に第１アンダーフィル剤を塗布する。該ウエハは、複数の個片（チップ）に区切るスクライブが形成されており、各個片には回路と、フリップチップ接続用の複数の半田バンプが備えられている。塗布方法としては、公知の方法であってよいが、バンプ保護の観点からステンシル印刷、スピンコートによることが望ましい。スクリーン印刷では、マスクの網目を半田バンプに接触させることによりバンプを破壊する恐れがあるため好ましく無い。第１アンダーフィル剤が室温で固体状である場合には、該アンダーフィル剤が流動性を有する温度で、アンダーフィル剤及びウエハを加熱しながら、塗布してもよい。
次に、塗布された第１アンダーフィル剤をＢ−ステージ、即ち、組成物が流動性の無い状態であるが、完全には硬化していない状態にする。Ｂ−ステージ化は、第１アンダーフィル剤が溶剤を含む場合には、加熱して溶剤を揮発させることによって、又、室温で固体の場合は、塗布温度から室温に戻すことによって行なう。いずれの場合においても、第１アンダーフィル剤の硬化を進行させないよう、硬化開始温度より充分低い温度、好ましくは硬化開始温度（オンセット温度）から４０℃程度以上低い温度で行う。
得られたＢ−ステージ状態の第１アンダーフィル剤層の厚みは、半田バンプの高さの０．５倍〜１．０倍である。前記下限値より薄いと、半田接続部を保護する性能が不足し、前記上限値を超えると、半田バンプの接続性及び工程（３）で位置決めする際の半田バンプの視認性が低下する。
次いで、工程（ｉｉ）において、第２アンダーフィル剤を、第１アンダーフィル剤に関して述べたのと同様の方法で、Ｂ−ステージ状態の第１アンダーフィル剤の上に塗布する。次いで、第２アンダーフィル剤をＢ−ステージ化して、Ｂ−ステージ状態の第１アンダーフィル剤層と第２アンダーフィル剤層の合計の厚みが、半田バンプの高さの１．０〜１．３倍、好ましくは１．１〜１．２倍である２層構造のアンダーフィル剤層を得る。厚みが、前記下限値を下回ると、工程（４）の半田接続時に、アンダーフィル剤が流動して広がることによって、シリコンチップと基板の間を満たさず、ボイドが生じる恐れがある。一方、前記上限値を超えると、アンダーフィル剤が半導体素子上面に回りこみ、該素子を汚染し、また、フィレットが大きくなり、素子の高密度化を妨げる。
工程（２）では、シリコンウエハを個片化（ダイシング）する。ダイシングは、公知のダイサーを用いて行なってよい。この際、Ｂ−ステージ状態の第１及び第２アンダーフィル剤も個片化される。次いで、工程（３）で、個片（以下「チップ」という）がピックアップされて、回路基板上の該チップを接続すべきパッドに位置決めされる。位置決めは、公知のフリップチップボンダーを用い、下記工程（４）と連続して行なってよい。
工程（４）で、半田バンプを溶融して、チップを基板に半田接続する。半田接続は、パルスヒート型のフリップチップボンダーを用い２００℃以上に急速加熱を行ない上記位置決めと、半田接続を同一装置で行なう方法、第２アンダーフィル剤層の表面が液状となる程度の温度に基板及び／又はチップを加熱して、該アンダーフィル剤表面を基板に圧着し、その後、ＩＲリフロー装置において、半田接続を行なう方法等で行なうことができる。加熱によって、第１アンダーフィル剤及び第２アンダーフィル剤が低粘度になって、半田バンプと基板とのパッドが接触して半田接続されると共に、アンダーフィル剤の硬化が開始する。硬化触媒を選択する等によって、該硬化性を高め、半田接続終了と同時に樹脂の硬化過程を終了するようにできる。また、反応性の遅いアンダーフィル剤の場合は、半田接続後にさらにオーブン等で加熱し硬化を完了させることも可能である。
第１アンダーフィル剤に用いられるエポキシ樹脂は、２官能性以上であれば特に限定されない。例としては、ビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、シクロペンタジエン型エポキシ樹脂等が挙げられる。これらのエポキシ樹脂は１種単独で又は２種以上混合して用いることができる。Ｂ−ステージ状態で、タックフリー、即ち表面が粘着性で無いこと、が後工程で望ましいため、常温で固形である材料が望ましい。常温で液状の材料を用いると、Ｂ−ステージ状態で粘着性が残り、タックフリーとするために加熱して半硬化すると、半田接続時に低粘度にならず、半田接続性を阻害する恐れがある。より好ましくは、不純物の少ない、特にイオン性不純物が少ないグレードの樹脂を使用する。第２アンダーフィル剤のエポキシ樹脂としては、上述のものを使用することができ、第１アンダーフィル剤に含まれるものと異なっていてもよい。
第１アンダーフィル剤に含まれる充填剤は、アンダーフィル剤の機械的強度の向上及び熱膨張係数の低減のために配合される。無機充填剤としては、例えば、溶融シリカ、結晶シリカ、アルミナ、酸化チタン、シリカチタニア、窒化ホウ素、窒化アルミニウム、窒化ケイ素、マグネシア、マグネシウムシリケート、アルミニウム等を挙げることができ、これらは１種単独あるいは２種類以上組み合せて使用することができる。特に、真球状の溶融シリカが、工程（４）におけるアンダーフィル剤の低粘度化のため望ましい。また充填剤の粒径としては、半田バンプ間を良く充填させるため、平均粒径（Ｄ５０）が０．５〜１０μｍであることが好ましい。最大粒径（Ｄ９０）は、バンプの高さの１／２以下とすることが望ましい。また、均一な厚みのアンダーフィル剤層が形成されるように、アンダーフィル剤は高チクソ性であることが好ましく、充填剤の一部として、平均粒径が０．２μｍ以下の微粉充填剤、特に、微粉シリカを含む。該微粉シリカとしては、アエロジル１３０、アエロジル２００、アエロジル３００、アエロジル３８０（全て日本アエロジル（株）製、比表面積は順に１３０、２００、３００、３８０ｍ２／ｇ）等のヒュームドシリカが挙げられる。上記平均粒径は、遠心沈降法、レーザー回折法で、及び最大粒径は篩法で、夫々測定することができる。
第１アンダーフィル剤中のフィラーの量は、その固形分、即ち、揮発分を除いた重量、に対して、３０質量〜８５質量％であることが必要であり、より好ましくは５０〜８５質量％である。３０質量％未満であると、上述した機械的強度の向上及び熱膨張係数の低減が不足する傾向がある。第２アンダーフィル剤は必ずしも充填剤を含む必要は無い。位置合わせ工程（３）におけるバンプの視認性及び半田接続性の観点から、その固形分の３０質量％未満であり、好ましくは２０質量％未満である。３０質量％以上であると、第２アンダーフィル剤の透明性が低下し、基板に対し半導体素子を位置決めする際半田バンプの認識が困難となる。またフィラー噛み込みのため半田接続性が低下する。ここで、固形分は、各アンダーフィル剤から溶剤等の揮発性分を除外した質量である。
第２アンダーフィル剤は、良好な半田接続を形成するため、フラックス剤及び／又はフラックス性能を有する硬化剤（以下「フラックス成分」という）を含む。該フラックス成分は、冒頭に述べたように、半田表面の酸化膜を還元する性能を有する物質であり、代表的にはプロトン供与性の物質である。プロトン供与性のフラックス剤としては、例えばアビエチン酸、デヒドロアビエチン酸、ジヒドロアビエチン酸、テトラヒドロアビエチン酸、ネオアビエチン酸、イソピマール酸、ピマール酸、レボピマール酸、パラストリン酸、後者では安息香酸、ステアリン酸、乳酸、クエン酸、シュウ酸、コハク酸、アジピン酸、セバシン酸等を挙げることができる。フラックス性能を有する硬化剤としては、例えば、フェノール樹脂、酸無水物、アミン系硬化剤等が挙げられ、これらとアビエチン酸等の混合物であってもよい。フラックス成分の添加量としては、樹脂分、即ち、フィラーを含む場合には固形分からフィラーを除いた量、１００重量部に対し０．５〜３重量部程度が好ましい。前記下限値未満であるとフラックス性が低下し、またこれを超えると樹脂硬化物の物性が低下する恐れがある。また、硬化剤としての作用があるフェノール樹脂や酸無水物を用いる場合は、上述のとおり、エポキシ基と反応性の基の量／エポキシ基の量のモル比が０．９５〜１．２５の範囲とすることが望ましい。前記下限値を下回るとフラックス性が低下し接続性が低下する恐れがある。また前記モル比が１．０以下の場合はアビエチン酸等を併用することが望ましい。
第１アンダーフィル剤において、硬化剤は必須成分ではないが、本発明の目的を阻害しない範囲において硬化剤を含んでもよい。該硬化剤としては、第２アンダーフィル剤に関して上記したものを使うことができる。これらのうちでも、フェノール樹脂及び酸無水物硬化剤が好ましく用いられ、上述の理由により、不純物の少ないこと及び常温で固体であるものがより好ましい。硬化剤の量としては、硬化剤中の官能基とエポキシ樹脂中のエポキシ基のモル比（硬化剤中の官能基のモル量/エポキシ基のモル量）が０．９〜１．０５の範囲が望ましく、特に望ましくは０．９５〜１．０である。上記範囲を超えると硬化物物性が低下する恐れがあり、また、硬化の際、揮発ガスの増大を招き、硬化物中にボイドを発生させる恐れがある。また前記上限値を超えると、フラックス作用によりボイドを発生する恐れがある。また、第１アンダーフィル剤は、フラックス剤を含んでもよいが、その量は樹脂分１００重量部に対して０．５重量部未満であり、より好ましくはフラックス剤を含まない。
第１及び第２アンダーフィル剤に、上記各成分に加えて、塗布工程における作業性を向上するために、各種揮発性溶剤を添加してもよい。溶剤としては、例えばカルビトール系、セルソルブ系やＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）等を用いることができる。
また、ダイシング時の機械的強度を向上するため、熱可塑性ポリマーを添加することも可能である。その他、重合触媒、シランカップリング剤、イオントラップ材等を、本発明の目的を阻害しない範囲で、添加してよい。第１及び第２アンダーフィル剤は、これらの各材料をロール混練機等を用いて混練することによって、調製することができる。
実施例
以下実施例及び比較例を用い本発明を詳細に説明するが、本発明は下記実施例に制限されるものではない。
実施例１、比較例１〜３
表１に示す量（質量％）で、各成分を室温で、プラネタリーミキサーで混合した後、３本ロールを通過させ、再度プラネタリーミキサーで混合して、アンダーフィル剤組成物Ａ〜Ｃを得た。
表１中の各成分は以下の通りである。
エポキシ樹脂：クレゾールノボラック型エポキシ樹脂、エポキシ当量２００、室温で固形
硬化剤：フェノールノボラック樹脂、フェノール当量１１０、室温で固形
充填剤：平均粒子径 2.0μｍ、最大粒径 30μｍの真球状シリカ
微粉シリカ：アエロジル１３０（商品名、日本アエロジル（株）製、平均粒径：０．１５μｍ）
希釈剤：ジエチレングリコールモノエチルエーテルアセタート
硬化触媒Ａ：トラフェニルホスフィン・テトラフェニルボレート、北興化学製ＴＰＰ-Ｋ
硬化触媒Ｂ：２−フェニル−４，５−ジヒドロキシメチルイミダゾール（２ＰＨＺ）、四国化成製
熱可塑性樹脂：重量平均分子量１００００のフェノキシ樹脂
Figure 0005004351
評価用の半導体チップとしては、半田バンプが５７６個搭載された日立超ＬＳＩシステムズ社製フリップチップキットのＪＴＥＧ Ｐｈａｓｅ２Ｅ１７５鉛フリー仕様、バンプ高さ70μｍ（以下「評価用ＴＥＧ」と呼ぶ）を、基板として同社製ＪＫＩＴ ＴＹＰＥ−ＩＩＩを用いた。この半導体チップと基板は両者の接続によりデイジーチェーンを構成し、チップ内の全ての半田バンプが接続されたときに導通が可能となるものである。即ち５７６個のバンプの内１個でも接続できなければ導通試験で絶縁性を示し、接続性が良好な実装方法を用いなければ接続が困難である。
実施例１
第１アンダーフィル剤として組成物Ａを用い、個片化する前、即ちウエハの状態である評価用ＴＥＧに、ステンシル印刷法を用いて塗布した。その後、ウエハを１１０℃のオーブンに２時間投入し、希釈剤を除去して、Ｂ−ステージ状態にした。Ｂ−ステージ状態での平均膜厚を膜厚計で測定したところ、６０μｍであった。得られた組成物Ａ層上に、第２アンダーフィル剤として、組成物Ｂを、スピンコート法を用いて塗布後、組成物Ａと同様の条件にてＢ−ステージ化した。組成物ＡとＢの合計平均膜厚が９０μｍであった。
比較例１
第２アンダーフィル剤として、組成物Ｂに代えて組成物Ａを用いことを除き、実施例１と同様にして、評価ＴＥＧウエハ上に平均膜厚が９０μｍの層を形成した。
比較例２
第１アンダーフィル剤として、組成物Ａに代えて組成物Ｂを用いことを除き、実施例１と同様にして、評価ＴＥＧウエハ上に平均膜厚が９０μｍの層を形成した。
各ウエハにつき、以下の評価を行なった。
（１）位置決め性
ダイシングにより得られた個片を、フリップチップボンダー（アスリート社製 ＣＢ−５０）を用い、困難なく基板上のパッドと位置合わせできるかどうかを評価した。
（２）半田接続性
フリップチップボンダーで位置決めして、チップを配置した後、ＩＲリフロー炉（最高温度260℃）を通し、次いで、150℃のオーブンに4時間入れて、アンダーフィル剤を硬化させた。得られた装置１０個につき、テスターを用い導通性を確認した。
（３）信頼性
試験（２）で得られた装置を、熱サイクル試験（ＴＣＴ）（−５５℃〜１２５℃）を１０００サイクル行なった後、テスターを用い導通性を確認した。
下表２に上記4項目の評価結果を示す。
Figure 0005004351
比較例１は、半田バンプが充填剤濃度の高いアンダーフィル剤で覆われ、フリップチップボンダーで位置決めをする際、バンプが認識されず、位置決め不能であったため、接続性、信頼性試験を行なうことができなかった。比較例２は、充填剤の量が少なく、温度サイクル試験の間にクラックが生じ、接続不良となった。これらに対して、実施例１の装置は、全ての項目で良好であった。
実施例２、３及び比較例３、４
表３に示す量（質量％）で、各成分を室温で、プラネタリーミキサーで混合した後、３本ロールを通過させ、再度プラネタリーミキサーで混合して、アンダーフィル剤組成物Ｄ〜Ｆを得た。
Figure 0005004351
実施例２
第２アンダーフィル剤として、組成物Ｃを使用した点を除き、実施例１と同様にして、評価ＴＥＧウエハ上に平均合計膜厚が９０μｍの層を形成した。
実施例３
第１アンダーフィル剤として組成物Ｅ、第２アンダーフィル剤として組成物Ｆを用い、実施例１と同様の方法で、評価ＴＥＧウエハ上に平均合計膜厚が９０μｍの層を形成した。
実施例４
第２アンダーフィル剤として組成物Ｆを用いたことを除き、実施例１と同様にして、評価ＴＥＧウエハ上に平均合計膜厚が９０μｍの層を形成した。
比較例３
第２アンダーフィル剤として組成物Ｇを使用した点を除き、実施例３と同様にして、評価ＴＥＧウエハ上に平均合計膜厚が９０μｍの層を形成した。
比較例４
第１アンダーフィル剤として組成物Ｄを、第２アンダーフィル剤として組成物Ｃを用い、実施例１と同様の方法で、評価ＴＥＧウエハ上に平均合計膜厚が９０μｍの層を形成した。
比較例５
第１アンダーフィルとして組成物Ｄ、第２アンダーフィル剤として組成物Ｇを用い、実施例１と同様の方法で、評価ＴＥＧウエハ上に平均合計膜厚が９０μｍの層を形成した。
得られたウエハを、外周刃切断方式によるダイシング装置にて切断し個片化を行なった後、フリップチップボンダーを用い基板に位置決めを行ない、以下の評価を行なった。
（１）半田接続性
フリップチップボンダーで位置決めされたものを更にＩＲリフロー炉（最高温度260℃）を通して半田バンプを接合し、次いで、150℃のオーブンに4時間入れて、アンダーフィル剤を硬化させた。得られた装置１０個につき、テスターを用い導通の確認を行なった。
（２）ボイド
接続性試験を行なった半導体装置を、超音波断面観察装置（ＳＡＴ）を用いボイドの発生状況を観察した。
下記表４に評価結果を示す。
Figure 0005004351
比較例３は第２アンダーフィル剤のフラックス性が無く接続性が低い。比較例４は、第１アンダーフィル剤にも、硬化剤として作用しないフラックス成分が配合されている。接続性は良好であったが、接続部にボイドがあった。比較例５は、第１アンダーフィル剤がフラックス剤を含むが、接続部に当たる第２アンダーフィル剤のフラックス性が低いため接続性が悪く、かつボイド性も悪い結果となった。
本発明の方法によれば、半導体装置の位置決めが容易であり、信頼性の高い半田接続部を備える装置を作ることができる。
本発明の方法を示す図である。

Claims (8)

  1. （１）フリップチップ接続用の半田バンプを備えたシリコンウエハの、該半田バンプを備えた表面上にアンダーフィル剤を塗付し、次いで、塗付されたアンダーフィル剤をＢ−ステージ化する工程、及び
    （２）Ｂ−ステージ状態のアンダーフィル剤付きの前記シリコンウエハを切断して個片化する工程、
    （３）前記個片を、基板上の接続すべき位置に、位置決めする工程、及び
    （４）前記個片を、前記半田バンプを溶融して基板に接続する工程、
    を含む半導体装置の製造方法において、
    前記アンダーフィル剤が、第１アンダーフィル剤と第２アンダーフィル剤からなり、
    前記工程（１）が、
    （ｉ）第１アンダーフィル剤をシリコンウエハの表面上に塗付し、次いで、該第１アンダーフィル剤をＢ−ステージ化することにより、半田バンプの高さの０．５〜１．０倍の厚みの、Ｂ−ステージ状態の第１アンダーフィル剤の層を形成する工程、
    及び
    （ｉｉ）Ｂ−ステージ状態の第１アンダーフィル剤の層の上に、第２アンダーフィル剤を塗付し、次いで、該第２アンダーフィル剤をＢ−ステージ化して、前記Ｂ−ステージ状態の第１アンダーフィル剤の層と合計の厚みが、半田バンプの高さの１．０〜１．３倍である層を形成する工程を含み、
    第１アンダーフィル剤はエポキシ樹脂及び固形分の３０〜８５質量％の充填剤を含有し、及び第２アンダーフィル剤はエポキシ樹脂と、樹脂分１００重量部に対し０．５〜３重量部となる量のフラックス剤及び／又はエポキシ樹脂中のエポキシ基に対する該エポキシ基と反応性の基の量がモル比で０．９５〜１．２５の範囲となるフラックス性を有する硬化剤とを含有することを特徴とする方法。
  2. 前記工程（３）が、第１アンダーフィル剤及び第２アンダーフィル剤の表面が液状となる温度に基板及び／又は個片を加熱して、基板に圧着する工程を含む、請求項１記載の方法。
  3. 第２アンダーフィル剤が充填剤を含有し、該充填剤の含有量が該第２アンダーフィル剤の固形分の質量に対し３０質量％未満であることを特徴とする請求項１または２記載の方法。
  4. 第１アンダーフィル剤がフラックス性を有する硬化剤を含有し、該硬化剤の含有量が、該硬化剤中のエポキシ基に対し反応性を有する基のモル量がエポキシ樹脂中のエポキシ基のモル量に対しモル比で１．０未満となる量である、請求項１〜３のいずれか１項記載の方法。
  5. 前記フラックス性を有する硬化剤が、フェノール樹脂、酸無水物硬化剤及びアミン硬化剤から選ばれる少なくとも１種である、請求項１〜４のいずれか１項記載の方法。
  6. 前記工程（ｉ）及び（ｉｉ）における塗付が、ステンシル印刷又はスピンコートにより行なわれる、請求項１〜５のいずれか１項記載の方法。
  7. 第１アンダーフィル剤がフラックス剤を含有しないことを特徴とする請求項１〜６のいずれか１項に記載の方法。
  8. 第１アンダーフィル剤がフラックス剤を含有し、該フラックス剤の含有量が樹脂分１００重量部に対して０．５重量部未満であることを特徴とする、請求項１〜６のいずれか１項に記載の方法。
JP2007310970A 2007-11-30 2007-11-30 半導体装置の製造方法 Active JP5004351B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007310970A JP5004351B2 (ja) 2007-11-30 2007-11-30 半導体装置の製造方法
US12/323,056 US7829381B2 (en) 2007-11-30 2008-11-25 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007310970A JP5004351B2 (ja) 2007-11-30 2007-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009135308A JP2009135308A (ja) 2009-06-18
JP5004351B2 true JP5004351B2 (ja) 2012-08-22

Family

ID=40676152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007310970A Active JP5004351B2 (ja) 2007-11-30 2007-11-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7829381B2 (ja)
JP (1) JP5004351B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309481A1 (en) * 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
JP5557158B2 (ja) * 2010-09-30 2014-07-23 信越化学工業株式会社 フリップチップ接続用アンダーフィル剤、及びそれを用いる半導体装置の製造方法
JP5361840B2 (ja) * 2010-10-18 2013-12-04 信越化学工業株式会社 半導体装置の製造方法、及び該製造方法を用いて製作された半導体装置
JP2012089750A (ja) 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
JP2012124244A (ja) * 2010-12-07 2012-06-28 Sony Chemical & Information Device Corp 半導体素子の実装方法、及び実装体
JP5592820B2 (ja) * 2011-03-15 2014-09-17 積水化学工業株式会社 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体
JP2012238703A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
JP2012238704A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
JP2013021119A (ja) * 2011-07-11 2013-01-31 Shin Etsu Chem Co Ltd ウエハーレベルアンダーフィル剤組成物、これを用いた半導体装置及びその製造方法
WO2013012587A2 (en) 2011-07-15 2013-01-24 3M Innovative Properties Company Semiconductor package resin composition and usage method thereof
US8652941B2 (en) 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
JP2014091744A (ja) 2012-10-31 2014-05-19 3M Innovative Properties Co アンダーフィル組成物、半導体装置およびその製造方法
JP2016042581A (ja) * 2015-09-02 2016-03-31 日立化成株式会社 液状感光性接着剤
JP6399152B2 (ja) * 2017-05-31 2018-10-03 日立化成株式会社 液状感光性接着剤、接着剤層付き半導体ウェハの製造方法、半導体装置の製造方法及び半導体素子付き半導体ウェハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JP2000174044A (ja) 1998-12-08 2000-06-23 Sumitomo Bakelite Co Ltd 半導体素子の組立方法
US6924171B2 (en) * 2001-02-13 2005-08-02 International Business Machines Corporation Bilayer wafer-level underfill
JP3732148B2 (ja) * 2002-02-19 2006-01-05 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP2005268704A (ja) 2004-03-22 2005-09-29 Toshiba Corp 半導体装置、半導体装置の実装方法及び半導体装置を有する電子機器
US20060134901A1 (en) * 2004-12-22 2006-06-22 National Starch And Chemical Investment Holding Corporation Hot-Melt Underfill Composition and Methos of Application

Also Published As

Publication number Publication date
JP2009135308A (ja) 2009-06-18
US20090142884A1 (en) 2009-06-04
US7829381B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
JP5004351B2 (ja) 半導体装置の製造方法
US9431314B2 (en) Thermosetting resin composition for sealing packing of semiconductor, and semiconductor device
JP6800140B2 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
WO2010084858A1 (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
WO2004059721A1 (ja) 電子部品装置
JP6888749B1 (ja) 電子部品装置を製造する方法
JP2017197688A (ja) アンダーフィル用絶縁フィルム
CN117070169A (zh) 半导体用黏合剂及其制造方法、以及半导体装置及其制造方法
JP4254216B2 (ja) 半田ペースト及びそれを用いた半導体装置の組立方法
JP6885527B1 (ja) 電子部品装置を製造する方法、及び電子部品装置
TW202219220A (zh) 半導體用接著劑、以及半導體裝置及其製造方法
JP2013021119A (ja) ウエハーレベルアンダーフィル剤組成物、これを用いた半導体装置及びその製造方法
JP2012212922A (ja) 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP2008198745A (ja) 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
JP5557158B2 (ja) フリップチップ接続用アンダーフィル剤、及びそれを用いる半導体装置の製造方法
JP7276105B2 (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
JP2018160566A (ja) ギャングボンディングプロセス用アンダーフィル絶縁フィルム
JP5361840B2 (ja) 半導体装置の製造方法、及び該製造方法を用いて製作された半導体装置
JP4729873B2 (ja) 半導体素子の組立方法
JP5685030B2 (ja) 電子部品用接着剤
JP5698940B2 (ja) 電子部品用接着剤及び半導体装置の製造方法
JP5596468B2 (ja) 半導体素子の接合方法
JP7434758B2 (ja) 電子部品装置を製造する方法、及び電子部品装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101213

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5004351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150