KR20140048042A - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR20140048042A
KR20140048042A KR1020130118347A KR20130118347A KR20140048042A KR 20140048042 A KR20140048042 A KR 20140048042A KR 1020130118347 A KR1020130118347 A KR 1020130118347A KR 20130118347 A KR20130118347 A KR 20130118347A KR 20140048042 A KR20140048042 A KR 20140048042A
Authority
KR
South Korea
Prior art keywords
protrusions
wiring board
electronic component
protrusion
core substrate
Prior art date
Application number
KR1020130118347A
Other languages
English (en)
Inventor
다케미 마치다
다이스케 다키자와
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20140048042A publication Critical patent/KR20140048042A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

배선 기판은 전자 부품(50) 및 코어 기판(21)을 포함한다. 스루홀(22)은 코어 기판(21)을 통해 연장되며, 본체(51) 및 접속 단자(52)들을 포함하는 전자 부품(50)을 수용한다. 본체(51)는 대향하는 제 1 측면(51A)들, 대향하는 제 2 측면(51B)들, 및 대향하는 제 3 측면들(51C, 51D)을 포함한다. 접속 단자(52)들은 제 1 측면(51A)들을 덮는다. 제 1 돌출부(23)들은 스루홀(22)의 벽들로부터 제 1 측면(51A)들을 향해 돌출한다. 각각의 제 1 돌출부(23)는 접속 단자(52)들 중 하나에 접촉하는 말단부를 포함한다. 제 2 돌출부(24)들은 스루홀(22)의 벽들로부터 제 2 측면(51B)들을 향해 돌출한다. 대향하는 제 2 돌출부(24)들은, 제 2 측면(51B)들간의 거리(L2)보다 길고 각각의 제 1 측면(51A)의 주변부상의 2개의 가장 먼 지점들간의 거리(L3)보다 짧은 거리(L1)로 이격되는 말단부들을 포함한다.

Description

배선 기판{WIRING SUBSTRATE}
(관련 출원의 상호 참조)
본원은, 전체 내용이 여기에 참조로 포함되는, 2012년 10월 15일자로 출원된 일본국 특원2012-228210호로부터의 우선권에 기초하여 그 이익을 청구한다.
(기술분야)
본 개시물은 배선 기판에 관한 것이다.
일본국 특개2008-311275호 공보는 칩-타입 용량성 소자(칩 커패시터)와 같은 전자 부품을 포함하는 배선 기판의 일례를 기술한다.
본 발명의 일 양태는 코어 기판, 전자 부품, 및 절연재를 포함하는 배선 기판이다. 전자 부품은 본체 및 복수의 접속 단자를 포함한다. 본체는 본체의 x-방향에 있어서의 2개의 단부면에서 서로 대향되는 제 1 측면들, x-방향에 직교하는 본체의 y-방향에 있어서의 2개의 단부면에서 서로 대향되는 제 2 측면들, 및 x-방향 및 y-방향 모두에 직교하는 본체의 z-방향에 있어서의 2개의 단부면에서 서로 대향되는 제 3 측면들을 포함한다. 접속 단자들은 각각 제 1 측면들을 덮는다. 코어 기판은 제 1 면, 제 1 면에 대향하는 제 2 면, 제 1 면으로부터 제 2 면까지 연장되며 전자 부품이 내부에 배치되는 스루홀, 본체의 제 1 측면들에 대면하는 스루홀의 벽들로부터 본체의 제 1 측면들을 향해 각각 돌출하는 복수의 제 1 돌출부, 및 본체의 제 2 측면들에 대면하는 스루홀의 벽들로부터 본체의 제 2 측면들을 향해 돌출하는 복수의 제 2 돌출부를 포함한다. 각각의 제 1 돌출부는 전자 부품을 지지하기 위해 접속 단자들 중 대응하는 단자에 접촉하는 말단부를 포함한다. 절연재는 전자 부품과 스루홀의 벽들 사이에 채워진다. 제 2 돌출부들 중 대향하는 돌출부들은 각각, 제 2 측면들간의 거리보다 길고 각각의 제 1 측면의 주변부상의 2개의 가장 먼 지점간의 거리보다 짧은 거리로 이격되는 말단부를 포함한다.
본 발명의 다른 양태 및 장점은, 본 발명의 원리를 예로서 도시하는 첨부도면과 함께 취해진, 하기의 설명으로부터 분명해질 것이다.
본 발명은, 그 목적 및 장점과 함께, 본 발명의 바람직한 실시예의 하기의 설명을 첨부도면과 함께 참조하여 가장 잘 이해될 것이다.
도 1은 도 3의 1-1 선을 따라 취해진 배선 기판의 일 실시예를 도시하는 개략적인 단면도.
도 2는 도 3의 2-2 선을 따라 취해진 배선 기판을 도시하는 개략적인 단면도.
도 3은 코어 기판의 부분 확대 평면도.
도 4는 칩 커패시터의 개략적인 사시도.
도 5는 스루홀 내로 돌출하는 돌출부의 사시도.
도 6은 도 3의 6-6 선을 따라 취해진 배선 기판의 개략적인 단면도.
도 7은 배선 기판 제조 방법의 일 스텝을 도시하는 개략적인 단면도.
도 8a 및 도 8b는 각각 배선 기판 제조 방법의 일 스텝을 도시하는 단면도 및 평면도.
도 9a 및 도 9b는 각각 배선 기판 제조 방법의 일 스텝을 도시하는 단면도 및 평면도.
도 10은 배선 기판 제조 방법의 일 스텝을 도시하는 개략적인 단면도.
도 11a 및 도 11b는 칩 커패시터의 회전을 줄이는 구조를 도시하는 도면.
도 12는 배선 기판 제조 방법의 일 스텝을 도시하는 단면도.
도 13은 제 1 변형예의 돌출부를 도시하는 사시도.
도 14는 제 1 변형예의 배선 기판의 단면도.
도 15a 및 도 15b는 제 1 변형예의 칩 커패시터의 회전을 줄이는 구조를 도시하는 도면.
도 16a는 제 2 변형예의 돌출부를 도시하는 개략적인 사시도, 도 16b는 제 2 변형예의 코어 기판의 부분 확대 평면도.
도 17a는 제 3 변형예의 돌출부를 도시하는 개략적인 사시도, 도 17b는 제 3 변형예의 코어 기판의 부분 확대 평면도.
도 18a는 제 4 변형예의 돌출부를 도시하는 개략적인 사시도, 도 18b는 제 4 변형예의 코어 기판의 부분 확대 평면도, 도 18c는 도 18a의 둘출부를 포함하는 제 5 변형예의 코어 기판의 부분 확대 평면도.
도 19는 제 6 변형예의 코어 기판의 부분 확대 평면도.
도 20a 및 도 20b는 제 7 변형예의 배선 기판을 도시하는 개략적인 단면도.
도 21a 및 도 21b는 제 8 변형예의 배선 기판을 도시하는 개략적인 단면도.
도 22는 참고예의 배선 기판의 코어 기판을 도시하는 개략적인 평면도.
참고예에 따른 배선 기판은 도 22에 도시된다. 참고예에 있어서, 배선 기판의 코어 기판(90)은 전자 부품(80)을 수용하는 스루홀(91)을 포함한다. 2개의 원뿔형 돌출부(92)는 스루홀(91)의 벽으로부터 돌출해서 두 지점에서 전자 부품(80)을 지지한다. 원뿔형 돌출부(92) 또는 전자 부품(80)의 제조상의 오차는 돌출부(92)에 의한 전자 부품(80)의 지지를 약화시킬 수 있다. 상기와 같은 경우에, 전자 부품(80)은 2개의 원뿔형 돌출부(92)의 말단부들을 잇는 가상 축선을 중심으로 도 22에서 화살표로 지시된 방향으로 회전할 수 있다.
이제, 일 실시예를 도면을 참조하여 기술한다.
첨부도면에 있어서, 도면들의 요소들은 간단 명료하게 도시되며 반드시 실척으로 도시되어 있는 것은 아니다. 단면도들에 있어서는, 단면 구조의 이해를 돕기 위해 해칭선들이 생략될 수 있다.
도 1 및 도 2에 도시된 바와 같이, 전자 장치는 반도체 칩(10) 및 배선 기판(20)을 포함한다. 반도체 칩(10)은 배선 기판(20)의 상면에 실장된다. 배선 기판(20)은 마더보드와 같은 실장 기판에 실장된다. 배선 기판(20)은 CPU와 같은 칩을 실장하기 위해 반도체 패키지에 사용될 수도 있다.
배선 기판(20)은 코어 기판(21)을 포함한다. 코어 기판(21)은, 예컨대 보강재인 글래스 직물(글래스 직포)을 주성분이 에폭시 수지인 열경화성 절연 수지로 함침하는 글래스 에폭시 기판이다. 보강재는 글래스 직물에 한정되지 않으며, 예컨대 글래스 부직포, 아라미드 직포, 아라미드 부직포, 액정 폴리머(LCP) 직포, 및 LCP 부직포가 사용될 수 있다. 열경화성 절연 수지는 에폭시 수지에 한정되지 않으며, 예컨대 폴리이미드 수지 및 시아네이트 수지와 같은 절연성 수지일 수 있다.
스루홀(22)은 코어 기판(21)을 통해 상면(21A)(제 1 면)과 하면(21B)(제 2 면) 사이에서 연장된다. 도 3에 도시된 바와 같이, 스루홀(22)은 위에서 보았을 때 장방형이다. 도 3은 코어 기판(21)의 장방형 부분을 도시하며, 여기서 스루홀(22)이 확대하여 형성된다. 스루홀(22)은 상면(21A)과 하면(21B)에 개구를 갖는 세장형 수용 격실로서 인용될 수 있다.
칩 커패시터(50)는 스루홀(22) 내에 배치된다. 칩 커패시터(50)는 전자 부품으로서 기능한다.
도 4는 세장형 칩 커패시터(50)를 도시한다. 칩 커패시터(50)는 직육면체 형상의 커패시터체(51) 및 커패시터체(51)의 길이방향에 있어서의 커패시터체(51)의 2개의 단부에 배치된 접속 단자(52)들을 포함한다. 도시된 예에 있어서, 커패시터체(51)는 커패시터체(51)의 길이방향에 있어서의 2개의 단부면에 있는 제 1 측면(51A)들, 길이방향에 직교하는 커패시터체(51)의 측방향(폭방향)에 있어서의 2개의 단부면에 있는 제 2 측면(51B)들, 및 길이방향 및 측방향 모두에 직교하는 커패시터체(51)의 수직방향(두께방향)에 있어서의 2개의 단부면에 있는 제 3 측면들, 또는 상면 및 하면(51C, 51D)을 포함한다. 상면 및 하면(51C 및 51D)은 측면들(51A 및 51B)에 직교한다. 커패시터체(51)의 길이방향, 측방향 및 수직방향은 각각 3차원 데카르트 좌표계의 x 방향, y 방향 및 z 방향으로서 인용될 수 있다. 각각의 접속 단자(52)는 커패시터체(51)의 적어도 상응하는 제 1 측면(51A)을 전체적으로 덮는다. 도시된 예에 있어서, 각각의 접속 단자(52)는 커패시터체(51)의 상응하는 제 1 측면(51A) 전체, 각각의 제 2 측면(51B)의 일부분, 상면(51C)의 일부분, 및 하면(51D)의 일부분을 덮는다. 커패시터체(51)는, 예컨대 주로 세라믹, 및 구리 등과 같은 전극에 의해 형성된다. 접속 단자(52)의 재료는, 예컨대 구리 또는 구리 합금일 수 있다. 커패시터체(51)는 위에서 볼 때, 예컨대 약 1000㎛×500㎛의 사이즈를 가질 수 있다. 커패시터체(51)는, 예컨대 150㎛ 내지 600㎛의 두께를 가질 수 있다. 접속 단자(52)는, 예컨대 약 50㎛의 두께를 가질 수 있다.
도 3에 도시된 바와 같이, 코어 기판(21)은 칩 커패시터(50)의 길이방향에 있어서의 단부면들(커패시터체(51)의 측면(51A)들)에 대면하는 스루홀(22)의 벽으로부터 돌출하는 2개의 돌출부(23)를 포함한다. 2개의 돌출부(23)는 각각 스루홀(22)의 2개의 대향하는 벽에 형성된다. 각각의 돌출부(23)는 삼각형 프리즘 형상을 가질 수 있고, 스루홀(22)의 대응하는 장방형의 단변이 삼각형 프리즘의 3개의 면 중 하나를 형성한다. 둘출부(23)들은 커패시터체(51)의 측면(51A)들을 덮는 접속 단자(52)들을 향해 스루홀(22)의 벽들로부터 돌출한다. 각각의 돌출부(23)는 대향하는 접속 단자(52)에 접촉하는 말단부를 갖는다. 2개의 돌출부(23)의 말단부들간의 거리는 칩 커패시터(50)의 길이(2개의 접속 단자(52)간의 거리)와 실질적으로 동일하거나 또는 약간 짧게 설정된다. 하기에 있어서, 2개의 돌출부(23)의 말단부들간의 거리는 2개의 돌출부(23)의 말단부들 사이의 칩 커패시터(50)(커패시터체(51))의 길이로 인용된다. 돌출부(23)들은 칩 커패시터(50)를 스루홀(22) 내에 지지한다. 따라서, 칩 커패시터(50)는 접속 단자(52)의 2개의 위치에서만 돌출부(23)들에 의해 지지된다.
스루홀(22)의 장변의 길이는, 예컨대 약 1100㎛ 내지 1200㎛이다. 돌출부(23)들의 말단부들간의 거리는, 예컨대 약 900㎛ 내지 1000㎛이다. 길이방향에 있어서의 칩 커패시터(50)의 길이는, 예컨대 약 950㎛ 내지 1050㎛이다.
도 5에 도시된 바와 같이, 각각의 돌출부(23)의 말단부는 코어 기판(21)에서 상면(21A)으로부터 하면(21B)까지 연속으로 연장된다. 각각의 돌출부(23)의 말단부는 코어 기판(21)의 두께방향에서 직선으로 연장되어, 칩 커패시터(50)의 대응하는 접속 단자(52)와 선접촉하게 된다.
도 3에 도시된 바와 같이, 코어 기판(21)은 2개의 돌출부(24)를 더 포함한다. 2개의 돌출부(24)는 칩 커패시터(50)의 2개의 길이방향 측면, 즉 커패시터체(51)의 측면(51B)들에 대향하는 스루홀(22)의 벽들에 형성된다. 돌출부(24)들은 스루홀(22)의 대향하는 벽들에 형성된다. 각각의 돌출부(24)는 삼각형 프리즘 형상을 가질 수 있으며, 스루홀(22)의 대응하는 장방형의 장변은 삼각형 프리즘의 3개의 면 중 하나를 형성한다. 돌출부(24)들은 접속 단자(52)들에 의해 덮이지 않는 커패시터체(51)의 노출된 측면(51B)을 향해 스루홀(22)의 벽들로부터 돌출한다.
도 6에 도시된 바와 같이, 2개의 돌출부(24)의 말단부(24A)들 사이의 거리(L1)는 커페시터체(51)의 측면(51B)들간의 거리(L2)(커패시터체(51)의 폭)보다 길게 설정된다. 본 명세서에 있어서, 2개의 돌출부(24)의 말단부(24A)들간의 거리는 칩 커패시터(50)(커패시터체(51))의 길이방향에 직교하는 측방향, 즉 측면(51A)들에 평행한 방향에 있어서의 돌출부(24)들의 말단부(24A)들간의 거리로 인용된다. 도시된 예에 있어서, 돌출부(24)들의 말단부(24A)들은 커패시터체(51)의 대향하는 측면(51B)에 접촉하지 않는다. 2개의 돌출부(24)의 말단부(24A)들간의 거리(L1)는 길이방향에 직교하는 단면에 있어서의 커패시터체(51)의 두 지점간의 최대 거리(L3)(측면(51A)들간의 대각선 길이)보다 짧게 설정된다. 도 5에 도시된 바와 같이, 돌출부(24)의 말단부(24A)는 코어 기판(21)에서 상면(21A)으로부터 하면(21B)을 향해 연속으로 연장된다.
거리(L1)는 거리(L2)보다 10% 내지 20% 길게 설정되는 것이 바람직하다. 예컨대, 거리(L1)는 약 550㎛로 설정될 수 있으며, 거리(L2)는 약 500㎛로 설정될 수 있다.
돌출부들(23 및 24)은 코어 기판(21)과 동일한 재료, 즉 경화 수지로 이루어진다. 또한, 돌출부들(23 및 24)은 글래스 직물과 같은 보강재를 포함한다.
도 2에 도시된 바와 같이, 스루홀(22)은 절연재(25)로 채워진다. 절연재(25)는 수지가 스루홀(22)에 채워지는 것을 고려하는 점도를 갖는 수지로 형성된다. 수지는 스루홀(22)에 채워지고 나서 경화된다. 에폭시 수지, 폴리이미드 수지, 아크릴 수지 등과 같은 절연성 수지가 절연재(25)를 형성하는데 사용될 수 있다.
도 1 및 도 2에 도시된 바와 같이, 배선층(31), 절연층(32)(제 1 절연층), 및 배선층(33)은 이 순서로 코어 기판(21)의 상면측에 형성된다. 마찬가지로, 배선층(41), 절연층(42)(제 2 절연층), 및 배선층(43)은 이 순서로 코어 기판(21)의 하면측에 형성된다. 배선층(31)의 일부분의 패턴은 절연층(32)을 통해 연장되는 비아(34)를 거쳐 칩 커패시터(50)의 접속 단자(52)에 접속된다. 배선층들(31, 33, 41, 및 43)의 부분들의 패턴은 코어 기판(21) 및 절연층들(32 및 42)을 통해 연장되는 스루홀(35)들에 의해 서로 전기 접속된다. 스루홀(35)은 관형 도체를 포함할 수 있다. 절연재(36)는 각각의 스루홀(35)에 채워진다. 절연재(36)는 수지를 스루홀(35)에 채울 것을 고려하는 점도를 갖는 수지로 스루홀(35)을 채우고, 수지를 경화시킴으로써 형성된다. 도면에는 도시되어 있지 않지만, 배선층(31) 및 배선층(33)의 부분들의 패턴들은 절연층(32)을 통해 연장되는 비아들에 의해 서로 접속되고, 배선층(41) 및 배선층(43)의 부분들의 패턴들은 절연층(42)을 통해 연장되는 비아들을 통해 서로 접속된다. 코어 기판(21)의 2개의 대향하는 표면에 형성된 배선층(31) 및 배선층(41)은 코어 기판(21)에 형성된 관통 전극들에 의해 전기 접속될 수 있다.
예컨대, 구리 및 구리 합금이 배선층(31, 33, 41, 및 43)을 형성하는데 사용될 수 있다. 에폭시 수지, 폴리이미드 수지, 아크릴 수지 등과 같은 절연성 수지가 절연층(32 및 42) 및 절연재(36)를 형성하는데 사용될 수 있다.
솔더 레지스트층(37)은 절연층(32) 및 배선층(33)을 덮는다. 솔더 레지스트층(37)은 배선층(33)의 부분들을 접속 패드(33P)로서 노출시키는 개구(37X)를 포함한다.
절연층(42) 및 배선층(43)은 솔더 레지스트층(44)에 의해 덮인다. 솔더 레지스트층(44)은 개구(44X)들을 포함한다. 배선층(43)의 부분들은 외부 접속 패드(43P)로서 기능하도록 개구(44X)로부터 노출된다.
에폭시 수지, 아크릴 수지 등과 같은 절연성 수지가 솔더 레지스트층(37, 44)의 재료로 사용될 수 있다.
반도체 칩(10)은 패드(33P)에 접속되는 범프(11)를 포함한다. 그러므로, 반도체 칩(10)은 범프(11), 패드(33P)(배선층(33)), 및 비아(34)에 의해 칩 커패시터(50)에 연결된다. 도면에는 도시되어 있지 않지만, 패드(43P)는 외부 접속 단자(예컨대, 솔더 볼)에 의해 마더보드 등과 같은 실장 기판에 접속된다.
이제, 배선 기판(20) 제조 방법을 기술한다.
도 7에 도시된 바와 같이, 코어 기판(21)의 상면 및 하면에 형성된 금속박이 에칭 및 패터닝되어 배선층(31 및 41)을 형성한다. 이는 도 1에 도시된 스루홀(22)에 대응하여 배선층(31 및 41)에 형성되는 개구(31X 및 41X)를 형성한다.
이후, 도 8a 및 도 8b에 도시된 바와 같이, 스루홀(22) 및 돌출부(23 및 24)가 코어 기판(21)에 형성된다. 스루홀(22) 및 돌출부(23 및 24)는, 예컨대 프레스 기계 또는 레이저 처리 기계를 사용하여 형성될 수 있다.
이후, 도 9a 및 도 9b에 도시된 바와 같이, 칩 커패시터(50)는 코어 기판(21)의 스루홀(22)에 삽입된다. 여기서, 칩 커패시터(50)는, 칩 커패시터(50)의 각각의 접속 단자(52)가 대응하는 돌출부(23)의 말단부와 접촉하게 되도록, 스루홀(22)에 삽입된다. 도 9b에 도시된 바와 같이, 각각의 돌출부(24)는 칩 커패시터(50)(구체적으로, 돌출부(24)에 대면하는 커패시터체(51)의 측면(51B))에 접촉하지 않고, 각각의 돌출부(24)의 말단부는 조정된 거리만큼 칩 커패시터(50)로부터 이격된다. 이렇게 스루홀(22)에 삽입된 칩 커패시터(50)는 2개의 돌출부(23)에 의해서만 지지된다. 칩 커패시터(50)를 삽입하는 스텝에 있어서, 코어 기판(21)은 평평한 기준면을 갖는 지그상에 놓일 수 있으며, 스루홀(22)에 삽입된 칩 커패시터(50)는 기준면에 대하여 힘이 가해질 수 있다. 이 경우에, 돌출부(23)들은 칩 커패시터(50)의 기울어짐을 억제하도록 칩 커패시터(50)를 지지한다. 칩 커패시터(50)는, 칩 커패시터(50)의 접속 단자(52)의 주면(main surface)(스루홀(22)에 배치된 칩 커패시터(50)의 노출된 표면)이, 도 1에 도시된 바와 같이, 코어 기판(21)의 상면(21A)(제 1 면)에 평행(실질적으로 동일면)하도록 배치될 수 있다.
도 10에 도시된 바와 같이, 절연층(32 및 42)은 코어 기판(21)의 상면 및 하면에 형성된다. 예컨대, 코어 기판(21)의 상면 및 하면과 칩 커패시터(50)는 수지 필름으로 덮인다. 도시된 예에 있어서, 수지 필름은 열경화성 수지로 형성된다. 수지 필름은, 예컨대 B-스테이지 상태(반경화 상태)에 있다. 프레스 기계 등은 감압(진공) 환경하에서 수지 필름을 코어 기판(21)을 향해 가압해서, 스루홀(22)의 벽들과 칩 커패시터(50) 사이를 수지로 채운다. 이 경우에, 스루홀(22) 내로 수지에 힘을 가하기 위해 칩 커패시터(50)에 압력이 가해질 때, 칩 커패시터(50)가 2개의 돌출부(23)에 의해서만 지지되기 때문에, 칩 커패시터(50)는 스루홀(22) 내에서 회전할 수 있다. 예컨대, 도 11a를 참조하면, 칩 커패시터(50)는 두께방향에 있어서의 실질적으로 칩 커패시터(50)(커패시터체(51))의 중심에 놓이는 가상 회전 축선(A1)을 중심으로 스루홀(22) 내에서 회전할 수 있다. 그러나, 2개의 돌출부(24)의 말단부(24A)들간의 거리(L1)는 대각선의 길이, 즉 커패시터체(51)의 길이방향에 직교하는 단면에 있어서의 2개의 지점간의 최대 거리(L3)(도 6 참조)보다 짧게 설정된다. 따라서, 도 11b에 도시된 바와 같이, 커패시터체(51)는 칩 커패시터(50)가 회전할 때 돌출부(24)의 말단부(24A)에 맞닿는다. 이 맞닿음이 칩 커패시터(50)의 회전을 정지시킨다. 다시 말해, 스루홀(22)의 내면에 형성된 돌출부(24)들이 칩 커패시터(50)의 회전을 억제할 수 있다. 이는 칩 커패시터(50)의 변위(기울어짐)를 억제한다.
이후, 가열 프로세스가 수행되어 수지를 경화시키고, 절연재(25) 및 절연층(32 및 42)을 형성한다.
다음으로, 도 12에 도시된 바와 같이, 칩 커패시터(50)의 접속 단자(52)들의 부분들을 노출시키기 위해 절연층(32)에 개구(32X)들이 형성된다. 도 12에 도시된 바와 같이, 코어 기판(21)은 도 10에 도시된 스텝 이후에 상하가 뒤집힌다. 개구(32X)는, 예컨대 레이저 처리 기계에 의해 형성된다. 여기서, 돌출부(24)들이, 상술한 바와 같이, 칩 커패시터(50)의 회전을 억제한다(도 11 참조). 따라서, 칩 커패시터(50)의 각각의 접속 단자(52)의 주면(상면)은 코어 기판(21)의 상면(21A)에 실질적으로 평행하게 유지된다. 결국, 접속 단자(52)를 덮는 절연층(32)은 원하는 두께(예컨대, 설계값)를 갖도록 형성되거나, 또는 원하는 두께로부터 오차가 크지 않게 형성된다. 따라서, 개구(32X)는 접속 단자(52)의 상면의 노출을 보증하도록 형성될 수 있다. 이는 다음 스텝에서 형성되는 비아(34)(도 1 참조)의 접속 단자(52)에 대한 접속을 보증한다.
도면에는 도시되어 있지 않지만, 비아(34) 및 배선층(33 및 43)은 세미애디티브 프로세스 및 서브트랙티브 프로세스와 같은 다양한 유형의 배선 형성 프로세스에 의해 형성될 수 있다. 스루홀(35)은 레이저 처리 기계 또는 드릴링 머신에 의해 형성된 스루홀상에 비전해 도금 또는 전해 도금을 수행해서 형성될 수 있다. 이후, 예컨대, 감광성 수지 필름이 소정의 형상으로 패터닝되어 솔더 레지스트층(37 및 44)을 형성한다.
이제, 배선 기판(20)의 조작을 기술한다.
2개의 돌출부(24)는 칩 커패시터(50)의 접속 단자(52)들에 의해 덮이지 않는 커패시터체(51)의 노출된 측면(51B)들을 향해 스루홀(22)의 대향하는 벽들로부터 돌출한다. 2개의 돌출부(24)의 말단부(24A)들간의 거리(L1)는 커패시터체(51)의 측면(51B)들간의 거리(L2)보다 길게 설정된다. 그러므로, 접속 단자(52)들의 상면은 코어 기판(21)의 상면(21A)에 실질적으로 평행하며, 커패시터체(51)는 돌출부(24)들에 접촉하지 않는다. 따라서, 돌출부(24)들은 칩 커패시터(50)를 지지할 때 발생될 수 있는 응력을 커패시터체(51)에 가하지 않는다. 이는 커패시터체(51)에 대한 균열과 같은 손상을 억제한다. 2개의 돌출부(24)의 말단부(24A)들간의 거리(L1)는 대각선의 길이, 즉 커패시터체(51)의 길이방향에 직교하는 단면(측면(51A))에 있어서의 2개의 지점간의 최대 거리(L3)보다 짧게 설정된다. 따라서, 칩 커패시터(50)가 스루홀(22) 내에서 회전을 개시하는 경우에도, 커패시터체(51)가 회전할 때 커패시터체(51)는 돌출부(24)들의 말단부(24A)들에 맞닿는다. 이는 칩 커패시터(50)의 회전을 정지시킨다. 구체적으로, 스루홀(22) 내의 칩 커패시터(50)의 접속 단자들의 상면들은 코어 기판(21)의 상면에서 개방 단부로부터 노출되고, 2개의 돌출부(24)는 칩 커패시터(50)의 회전을 정지시킨다. 칩 커패시터(50)의 회전이 억제되기 때문에, 커패시터(50)의 회전에 의해 야기될 수 있는 접속 단자(52)에 대한 비아(34)의 접속 실패는 감소된다.
일반적으로, 커패시터체(51)에서의 치수상의 오차는 접속 단자(52)에서의 치수상의 오차보다 작다. 따라서, 돌출부(24) 및 커패시터체(51)가 치수상의 오차를 포함하는 경우에도, 커패시터체(51)가 회전되지 않는 한, 커패시터체(51)는 돌출부(24)와 교묘하게 접촉하게 된다. 회전을 제한하는 돌출부(24)는 상대적으로 작은 치수상의 오차를 갖는 커패시터체(51)를 향해 돌출하지만, 상대적으로 큰 치수상의 오차를 갖는 접속 단자(52)를 향해서는 돌출하지 않는다. 이는 칩 커패시터(50)(커패시터체(51))와 돌출부(24)의 불필요한 접촉을 억제한다.
본 실시예는 하기의 효과를 갖는다.
(1) 2개의 돌출부(24)는 스루홀(22)의 벽들에 형성되고, 접속 단자(52)들에 의해 덮이지 않는 커패시터체(51)의 노출된 측면(51B)을 향해 돌출된다. 2개의 돌출부(24)의 말단부(24A)들간의 거리(L1)는 커패시터체(51)의 측면(51B)들간의 거리(L2)보다 길게 설정된다. 또한, 거리(L1)는 대각선의 길이, 즉 커패시터체(51)의 측면(51A)들간의 최대 거리(L3)보다 짧게 설정된다. 이는, 커패시터체(51)에서의 균열과 같은 손상을 억제하면서, 스루홀(22)에서의 칩 커패시터(50)의 회전을 억제한다.
(2) 각각의 돌출부(24)는 코어 기판(21)의 두께 방향으로 연속으로 연장된다. 이 구조는, 돌출부(24)들이 두께방향에 있어서의 코어 기판(21)의 일부분에 형성되는 참고예에 비해, 칩 커패시터(50)의 회전 각도 및 변위량을 감소시킨다.
(3) 각각의 돌출부(23)의 말단부는 코어 기판(21)의 두께방향을 따라 연속으로 연장된다. 코어 기판(21)의 두께방향으로 직선으로 연장되는 돌출부(23)의 말단부는 대응하는 접속 단자(52)의 측면에 접촉한다. 이 구조는, 돌출부(23)들이 두께방향에 있어서의 코어 기판(21)의 일부분에 형성되는 참고예에 비해, 바람직한 방식으로 칩 커패시터(50)를 돌출부(23)들로 지지한다.
(4) 참고예의 배선 기판은 하기와 같이 제조된다. 먼저, 전자 부품보다 큰 스루홀을 포함하는 코어 기판이 준비된다. 스루홀을 막기 위해 코어 기판의 일측에 임시 고정 테이프가 부착된다. 전자 부품은 임시 고정 테이프에 의해 막히지 않은 코어 기판의 개방측으로부터 스루홀 내에 배치되고, 전자 부품은 임시 고정 테이프에 임시 고정된다. 이후, 전자 부품을 고정하기 위해 임시 고정 테이프로부터 자유로운 코어 기판의 표면상에 절연층이 형성된다. 이후, 임시 고정 테이프가 제거된다. 그러나, 코어 기판에 부착된 임시 고정 테이프로 절연층을 형성할 경우에는, 절연층을 형성할 때에 가해진 압력으로 인해 임시 고정 테이프가 코어 기판에 강하게 부착될 수 있다. 따라서, 임시 고정 테이프의 접착제 등은 코어 기판으로부터 임시 고정 테이프가 제거될 때 코어 기판상에 남게 될 수 있다.
그러나, 본 실시예의 배선 기판 제조 방법에서는, 스루홀(22) 내로 돌출하는 돌출부(23)들이 칩 커패시터(50)를 지지한다. 스루홀(22) 내에 칩 커패시터(50)를 유지하는 임시 고정 테이프가 필요 없기 때문에, 임시 고정 테이프의 접착제 등이 코어 기판(21)상에 남을 일이 없다. 또한, 잔류 접착제는 배선 기판(20)의 휨 및 절연층(32 및 42)의 박리를 야기할 수 있다. 잔류 접착제가 없기 때문에, 상기와 같은 휨 및 박리가 억제된다.
본 발명의 정신 또는 범위로부터 일탈함이 없이 본 발명이 다수의 다른 특정 형태로 구현될 수 있음은 당업자에게는 자명하다. 특히, 본 발명이 하기의 형태로 구현될 수 있음을 이해해야 한다.
상기 실시예에서의 돌출부(23)들의 형상은 변화될 수 있다. 예컨대, 도 13에 도시된 바와 같이, 각각의 돌출부(23)의 말단부와 대향하는 접속 단자(52)(도 3 참조) 사이의 거리는 코어 기판(21)의 두께방향에 있어서 서서히 변경될 수 있다. 도 14에 도시된 예에 있어서, 2개의 돌출부(23)의 말단부들간의 거리는 코어 기판(21)의 상면(21A)으로부터 하면(21B)을 향해 서서히 증가한다. 이 구조는 스루홀(22) 내로의 칩 커패시터(50)의 삽입을 용이하게 한다. 이는 상대적으로 약한 가압력으로 스루홀(22) 내로 칩 커패시터(50)가 삽입되는 것을 허용한다. 또한, 칩 커패시터(50)의 커패시터체(51)에 가해지는 응력은 작아지며, 커패시터체(51)의 손상이 억제될 수 있다.
도 14의 예에 있어서, 쌍을 이루는 돌출부(23)의 말단부들간의 거리가 가장 작은 가장 좁은 부분은 코어 기판(21)의 상부측에 형성되고, 칩 커패시터(50)는 가장 좁은 부분에서 2개의 돌출부(23)의 말단부들에 의해 유지된다. 도 15a에 도시된 바와 같이, 칩 커패시터(50)의 가상 회전 축선(A2)은 칩 커패시터(50)의 중심(도 11a 참조)으로부터 칩 커패시터(50)의 표면(예컨대, 상면)을 향해 두께방향으로 이동된다. 결과적으로, 도 15b에 도시된 바와 같이, 스루홀(22)에서의 칩 커패시터(50)의 회전 각도(θ2)는 도 11b의 예에 있어서의 회전 각도(θ1)보다 작아진다. 따라서, 가상 회전 축선(A2)이 칩 커패시터(50)의 표면(상면 또는 하면)에 가까워짐에 따라, 칩 커패시터(50)의 회전 및 변위량은 감소될 수 있다.
각각의 돌출부(24)는 위에서 보았을 때 실질적으로 삼각형 프리즘의 형상에 한정되는 것이 아니다. 칩 커패시터(50)의 회전이 정지될 수 있는 한, 그 형상은 변화될 수 있다. 예컨대, 도 13에 도시된 바와 같이, 각각의 돌출부(24)의 말단부와 대향하는 커패시터체(51) 사이의 거리(도 3 참조)는 코어 기판(21)의 두께방향으로 서서히 변경될 수 있다.
예컨대, 도 16a 및 도 16b에 도시된 바와 같이, 각각의 돌출부(24)는, 스루홀(22)의 장변에 의해 장방형 기저부(하부 바닥)가 형성되어 있는, 위에서 보았을 때 실질적으로 사다리꼴 형상을 가질 수 있다. 각각의 돌출부(24)는 평평한 말단부면(24B)을 갖는다. 평평한 말단부면(24B)은 커패시터체(51)의 대응하는 측면(51B)에 대면한다. 칩 커패시터(50)가 회전될 때, 커패시터체(51)는 돌출부(24)의 말단부면(24B)과 접촉하게 된다. 이 구조는 커패시터체(51)와 돌출부(24) 사이의 접촉 면적을 증가시킨다. 따라서, 커패시터체(51)에 가해지는 응력 등이 감소되어, 커패시터체(51)의 손상이 억제될 수 있다.
도 17a 및 도 17b에 도시된 바와 같이, 각각의 돌출부(24)는 만곡된 말단부(24A)를 가질 수 있다. 각각의 돌출부(24)는, 위에서 보았을 때 실질적으로 아치형을 가지도록 전체적으로 형성될 수 있다. 선택적으로, 각각의 돌출부(24)의 말단부 부근이 만곡될 수 있다. 어느 경우에든, 각각의 돌출부(24)는 모따기된 말단부(24A)를 가질 수 있다. 칩 커패시터(50)가 회전될 때, 커패시터체(51)는 돌출부(24)의 모따기된 말단부(24A)와 접촉하게 된다. 이는 커패시터체(51)와 돌출부(24)의 접촉 면적을 증가시켜서 커패시터체(51)의 손상을 억제한다. 또한, 모따기된 말단부(24A)와 커패시터체(51)의 국부적인 접촉이 회피되어, 커패시터체(51)는 손상되기 어렵다.
돌출부(23 및 24) 각각은 상술한 실시예에서와 유사하게 스루홀(22) 내의 대응하는 벽의 표면 전체로부터 돌출할 수 있다. 선택적으로, 돌출부(23 및 24) 각각은 스루홀(22) 내의 대응하는 벽의 일부분으로부터 돌출할 수 있다. 예컨대, 도 18a 및 도 18b에 도시된 바와 같이, 돌출부(23 및 24) 각각은 스루홀(22)의 대응하는 벽(22A)의 일부분으로부터 스루홀(22) 내로 돌출할 수 있다. 도 18b에 도시된 예에 있어서, 각각의 돌출부(23)는 스루홀(22)의 단면의 중심 부근에서 스루홀(22) 내의 대응하는 벽(22A)의 일부분으로부터 대응하는 접속 단자(52)를 향해 돌출한다. 각각의 돌출부(24)는 대응하는 스루홀(22)의 일부분으로부터 커패시터체(51)의 대응하는 측면(51B)을 향해 돌출한다.
2개의 돌출부(24)의 말단부(24A)(또는 말단부면(24B))는 상술한 실시예 및 변형예에서와 같이 서로 대면할 필요는 없다. 예컨대, 도 18c에 도시된 바와 같이, 2개의 돌출부(24)의 말단부(24A)들은 스루홀(22)의 길이방향에 있어서 서로 편위된 위치들에서 스루홀(22)의 대향하는 벽(22A)들에 형성될 수 있다. 각각의 돌출부(24)는 접속 단자(52)에 의해 덮이지 않는 커패시터체(51)의 대응하는 노출된 측면(51B)을 향해 돌출한다. 2개의 돌출부(24)의 말단부(24A)들간의, 커패시터체(51)의 측방향으로의 거리(L1)(즉, 측면(51A)에 평행한 방향의 거리)는 커패시터체(51)의 거리(L2)보다 길게 설정되는 한편, 커패시터체(51)의 길이방향에 직교하는 단면에 있어서, 2개의 지점간의 최대 거리(L3)(도 6 참조)인 대각선의 길이보다 짧게 설정된다.
선택적으로, 도 18c에 도시된 변형예는 커패시터체(51)의 측면(51B)에 대면하는 스루홀(22)의 각각의 벽(22A)에 복수의 돌출부(24)를 더 포함할 수 있다. 이 경우에, 대향하는 벽(22A)들에 형성된 2개의 돌출부(24)의 말단부(24A)들간의 거리의 측면(51A)에 평행한 방향에서의 거리는 커패시터체(51)의 거리(L2)보다 길게 설정되는 한편, 커패시터체(51)의 길이방향에 직교하는 단면에 있어서, 2개의 지점간의 최대 거리(L3)(도 6 참조)인 대각선의 길이보다 짧게 설정된다(조건 1). 상기 실시예의 장점은 적어도 2개의 돌출부(24)가 조건 1을 만족하는 경우에 얻어질 수 있다. 다시 말해, 상기 실시예와 동일한 장점은 측면(51A)들에 평행한 방향으로 2개의 돌출부(24)의 말단부(24A)들간의 가장 좁은 거리가 조건 1을 만족하는 경우에 얻어질 수 있다.
상기 실시예에 있어서, 돌출부(23 및 24)의 말단부들은 코어 기판(21)의 상면(21A)으로부터 하면(21B)을 향해 연속으로 연장된다. 대신에, 예컨대, 돌출부(23 및 24)는 코어 기판(21)의 두께방향에 있어서 코어 기판(21)의 한정된 부분에만 형성될 수 있다.
칩 커패시터(50)는 커패시터체(51)의 2개의 길이방향 단부에 접속 단자(52)를 포함할 필요는 없다. 예컨대, 도 19에 도시된 칩 커패시터(60)는 길이방향에 평행한 커패시터체(61)의 측방향 단부들 각각에 접속 단자(62)를 포함한다. 이 예에서는, 커패시터체(61)의 각각의 측방향 단부면(61A)(제 1 측면)의 표면 전체가 대응하는 접속 단자(62)에 의해 덮인다. 커패시터체(61)의 길이방향을 가로지르는 단부면(제 2 측면(61B))은 접속 단자(62)에 의해 덮이지 않는 노출된 부위를 포함한다. 각각의 돌출부(23)는 커패시터체(61)의 대응하는 측방향 단부면(61A)(제 1 측면)을 덮는 접속 단자(62)의 측면에 대면하는 스루홀(22)의 벽에 형성된다. 각각의 돌출부(24)는 커패시터체(61)의 제 2 측면(61B)에 대면하는 스루홀(22)의 벽에 형성된다. 각각의 돌출부(24)는 접속 단자(62)에 의해 덮이지 않는 커패시터체(61)의 대응하는 제 2 측면(61B)의 노출된 부분을 향해 돌출한다. 2개의 돌출부(24)의 말단부(24A)들간의 거리는 커패시터체(61)의 폭(즉, 커패시터체(61)의 제 2 측면(61B)들간의 거리)보다 길고, 단부면(61A)의 대각선의 길이보다 짧다. 도 19의 예에서의 2개의 돌출부(24)의 말단부(24A)들간의 거리는 커패시터체(61)의 길이방향에 있어서의 돌출부(24)의 말단부(24A)들간의 거리(즉, 단부면(61A)에 평행한 방향에 있어서의 거리)이다. 상기와 같은 구조는 상기 실시예의 장점 (1) 내지 (4)를 얻는다.
상기 실시예에 있어서, 각각의 접속 단자(52)의 상면은 코어 기판(21)의 상면(21A)과 실질적으로 동일면이다. 대신에, 예컨대, 도 20a 및 도 20b에 도시된 바와 같이, 접속 단자(52)의 상면은 배선층(31)의 상면과 실질적으로 동일면으로 될 수 있다.
상술한 실시예에 있어서, 커패시터체(51)는 장방형 형상을 갖는다. 대신에, 커패시터체(51)는 정방형 또는 5각형 등의 다각형과 같은 비-장방형으로 될 수 있다.
상기 실시예에서 길이방향에 직교하는 커패시터체(51)(측면(51A) 주변부)의 단면의 형상은 장방형일 필요는 없다. 예컨대, 커패시터체(51)의 길이방향에 직교하는 단면의 형상은 정방형, 사다리꼴, 또는 5각형 등의 다각형과 같은 비-장방형 형상으로 될 수 있다. 어느 경우에든, 돌출부(24)들의 말단부(24A)들간의 거리(L1)는, 직선 거리가 가장 먼, 측면(51A)의 주변부상의 2개의 지점간의 거리보다 짧게 설정된다.
도 21a 및 도 21b에 도시된 바와 같이, 스루홀(22)에 채워진 절연재(25) 및 절연층(32 및 42)은 상이한 스텝에서 형성될 수 있다. 또한, 스루홀(22)에 채워진 절연재(25) 및 절연층(32 및 42)은 상이한 재료로 형성될 수 있다.
상술한 실시예에서의 배선층의 수 및 절연층의 수는 변경될 수 있다.
상술한 실시예의 배선층(20)에 있어서는, 스루홀(35) 내에 절연재(36)가 채워진다. 그러나, 스루홀(35)은 스루홀이 도전재(예컨대, 구리)로 채워진 충전 비아일 수 있다.
상기 실시예에 있어서는, 스루홀(22)에 수용되는 전자 부품이 2개의 접속 단자(52)를 포함하는 칩 커패시터(50)에 한정되는 것은 아니다. 전자 부품은 3개 이상의 접속 단자(52)를 포함하는 커패시터, 칩 레지스터, 인덕터, 반도체 장치(LSI) 등일 수 있다.
본 예들 및 실시예들은 설명을 위한 것이며 비제한적인 것으로 간주되어야 하고, 본 발명은 본원에 개시된 상세에 한정되는 것이 아니라, 첨부된 청구항의 범위 및 등가물 내에서 수정될 수 있다.

Claims (13)

  1. 본체 및 복수의 접속 단자를 포함하는 전자 부품이며, 상기 본체는 본체의 x-방향에 있어서의 2개의 단부면에서 서로 대향되는 제 1 측면들, x-방향에 직교하는 본체의 y-방향에 있어서의 2개의 단부면에서 서로 대향되는 제 2 측면들, 및 x-방향 및 y-방향 모두에 직교하는 본체의 z-방향에 있어서의 2개의 단부면에서 서로 대향되는 제 3 측면들을 포함하고, 상기 접속 단자들은 각각 제 1 측면들을 덮는, 전자 부품과,
    제 1 면,
    제 1 면에 대향하는 제 2 면,
    제 1 면으로부터 제 2 면까지 연장되며 전자 부품이 내부에 배치되는 스루홀,
    본체의 제 1 측면들에 대면하는 스루홀의 벽들로부터 본체의 제 1 측면들을 향해 각각 돌출하는 복수의 제 1 돌출부―각각의 제 1 돌출부는 접속 단자들 중 대응하는 단자에 접촉하는 말단부를 포함함―, 및
    본체의 제 2 측면들에 대면하는 스루홀의 벽들로부터 본체의 제 2 측면들을 향해 돌출하는 복수의 제 2 돌출부를 포함하는 코어 기판과,
    전자 부품과 스루홀의 벽들 사이에 채워진 절연재를 포함하고,
    제 2 돌출부들 중 대향하는 돌출부들은 각각, 제 2 측면들간의 거리보다 길고 각각의 제 1 측면의 주변부상의 2개의 가장 먼 지점간의 거리보다 짧은 거리로 이격되는 말단부를 포함하는
    배선 기판.
  2. 제 1 항에 있어서,
    각각의 제 1 돌출부 및 각각의 제 2 돌출부는 코어 기판에서 제 1 면으로부터 제 2 면을 향해 연속으로 연장되는
    배선 기판.
  3. 제 1 항에 있어서,
    각각의 제 1 돌출부의 말단부는 접속 단자들 중 하나에 대면하고,
    각각의 제 1 돌출부의 말단부와 접속 단자들 중 대응하는 단자와의 사이의 거리는 제 1 면으로부터 제 2 면을 향해 서서히 변경되는
    배선 기판.
  4. 제 1 항에 있어서,
    각각의 제 2 돌출부는 사다리꼴 형상을 갖는
    배선 기판.
  5. 제 1 항에 있어서,
    각각의 제 2 돌출부의 말단부는 만곡되는
    배선 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    전자 부품의 본체는 길이방향으로 상자 형상의 세장형이고,
    제 1 측면들은 길이방향에 있어서의 본체의 2개의 단부면이며,
    제 2 측면들은 길이방향에 직교하는 측방향에 있어서의 본체의 대향하는 2개의 단부면이고,
    접속 단자들은 본체의 제 1 측면들을 전체적으로 덮는
    배선 기판.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    전자 부품은 칩 커패시터인
    배선 기판.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    코어 기판의 제 1 면 및 전자 부품을 덮는 제 1 절연층, 및
    코어 기판의 제 2 면 및 전자 부품을 덮는 제 2 절연층을 더 포함하고,
    제 1 절연층 및 제 2 절연층은 동일한 열경화성 수지로 형성되며,
    절연재는 제 1 절연층 및 제 2 절연층이 성형을 위해 가열 및 가압될 때 전자 부품과 스루홀의 벽들 사이에 제 1 절연층 및 제 2 절연층과 동일한 열경화성 수지를 채움으로써 형성되는
    배선 기판.
  9. 제 1 면, 제 2 면, 및 제 1 면 내의 개구 및 제 2 면 내의 개구를 갖는 세장형의 수용 격실을 포함하는 코어 기판이며, 상기 수용 격실은 수용 격실의 길이방향으로 돌출하는 복수의 제 1 돌출부 및 길이방향에 직교하는 측방향으로 돌출하는 복수의 제 2 돌출부를 포함하고, 상기 제 1 돌출부들 및 제 2 돌출부들은 각각 상기 수용 격실 내에서 말단부를 구비하는, 코어 기판과,
    수용 격실 내에 배치되며 제 1 돌출부들에 의해 지지되는 전자 부품과,
    전자 부품을 에워싸도록 수용 격실을 채우는 절연재를 포함하고,
    상기 전자 부품은 제 1 돌출부들의 말단부들에 각각 맞닿는 접속 단자들 및 접속 단자들 사이에 배치되는 본체를 포함하고,
    측방향에 있어서의 제 2 돌출부들의 말단부들간의 최소 간격은 제 1 돌출부들의 말단부들을 잇는 가상 회전 축선을 중심으로 한 전자 부품의 회전을 제한하도록 설정되며,
    제 2 돌출부들 중 적어도 하나의 말단부는 조정된 거리로 전자 부품의 본체로부터 이격되는
    배선 기판.
  10. 제 9 항에 있어서,
    제 2 돌출부들의 말단부들은 조정된 거리로 전자 부품의 본체로부터 이격되는
    배선 기판.
  11. 제 9 항에 있어서,
    각각의 제 1 돌출부의 말단부는 수용 격실의 개구들 사이의 세장형의 리지(ridge)인
    배선 기판.
  12. 제 9 항에 있어서,
    제 2 돌출부들의 말단부들은 길이방향에 직교하는 동일한 선을 따라 배치되는
    배선 기판.
  13. 제 9 항에 있어서,
    제 2 돌출부들의 말단부들은 길이방향으로 서로 편위되는
    배선 기판.
KR1020130118347A 2012-10-15 2013-10-04 배선 기판 KR20140048042A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012228210A JP5968753B2 (ja) 2012-10-15 2012-10-15 配線基板
JPJP-P-2012-228210 2012-10-15

Publications (1)

Publication Number Publication Date
KR20140048042A true KR20140048042A (ko) 2014-04-23

Family

ID=50475136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130118347A KR20140048042A (ko) 2012-10-15 2013-10-04 배선 기판

Country Status (3)

Country Link
US (1) US8804361B2 (ko)
JP (1) JP5968753B2 (ko)
KR (1) KR20140048042A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9743525B2 (en) 2014-12-09 2017-08-22 Samsung Electro-Mechanics Co., Ltd. Electronic device embedded substrate and manufacturing method thereof

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102105403B1 (ko) * 2013-11-28 2020-04-28 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
JP6384118B2 (ja) * 2014-05-13 2018-09-05 日立化成株式会社 半導体装置の製造方法、半導体装置及び半導体装置製造用部材
KR101591750B1 (ko) 2014-08-13 2016-02-11 주식회사 뉴마이크로 칼라 샤프심의 제조방법
KR101591752B1 (ko) 2014-08-13 2016-02-12 주식회사 뉴마이크로 칼라 샤프심
KR101591749B1 (ko) 2014-08-13 2016-02-05 주식회사 뉴마이크로 칼라 샤프심 제조용 식물성 가소제 및 이의 제조방법
KR101591751B1 (ko) 2014-08-13 2016-02-05 주식회사 뉴마이크로 컬러 샤프심 제조용 가공 수지, 및 이의 제조방법
JP6639934B2 (ja) * 2016-02-08 2020-02-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP6678090B2 (ja) * 2016-10-04 2020-04-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US11445596B2 (en) 2018-12-27 2022-09-13 Unimicron Technology Corp. Circuit board having heat-dissipation block and method of manufacturing the same
TWI694756B (zh) * 2018-12-27 2020-05-21 欣興電子股份有限公司 一種具有散熱塊的電路板及其製造方法
US20200279814A1 (en) * 2019-02-28 2020-09-03 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
KR20220001634A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
KR101384035B1 (ko) * 1999-09-02 2014-04-09 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2005116943A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP4882880B2 (ja) 2007-06-12 2012-02-22 株式会社デンソー プリント基板の製造方法およびプリント基板
JP2012079994A (ja) * 2010-10-05 2012-04-19 Yamaichi Electronics Co Ltd 部品内蔵プリント配線板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9743525B2 (en) 2014-12-09 2017-08-22 Samsung Electro-Mechanics Co., Ltd. Electronic device embedded substrate and manufacturing method thereof

Also Published As

Publication number Publication date
US8804361B2 (en) 2014-08-12
JP2014082276A (ja) 2014-05-08
US20140104797A1 (en) 2014-04-17
JP5968753B2 (ja) 2016-08-10

Similar Documents

Publication Publication Date Title
KR20140048042A (ko) 배선 기판
KR102100209B1 (ko) 배선 기판
JP6373574B2 (ja) 回路基板及びその製造方法
US8238109B2 (en) Flex-rigid wiring board and electronic device
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
JP6133549B2 (ja) 配線基板及び配線基板の製造方法
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR101475172B1 (ko) 부품내장 배선기판
TW200908819A (en) Wiring substrate with reinforcing member
US11075153B2 (en) Electronic component-incorporating substrate
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
KR101038482B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US9966331B2 (en) Wiring substrate and semiconductor device
KR102306719B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20140039993A (ko) 배선 기판
US9799596B2 (en) Wiring substrate and semiconductor device
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP5635958B2 (ja) 部品内蔵配線基板及びその製造方法
JP2014096584A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20090060551A (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법
KR20140060902A (ko) 인쇄회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application