KR20140023070A - 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지 - Google Patents

도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지 Download PDF

Info

Publication number
KR20140023070A
KR20140023070A KR1020120089658A KR20120089658A KR20140023070A KR 20140023070 A KR20140023070 A KR 20140023070A KR 1020120089658 A KR1020120089658 A KR 1020120089658A KR 20120089658 A KR20120089658 A KR 20120089658A KR 20140023070 A KR20140023070 A KR 20140023070A
Authority
KR
South Korea
Prior art keywords
electrode
conductive
semiconductor chip
stepped
semiconductor substrate
Prior art date
Application number
KR1020120089658A
Other languages
English (en)
Inventor
최형석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120089658A priority Critical patent/KR20140023070A/ko
Priority to US13/723,992 priority patent/US9059150B2/en
Publication of KR20140023070A publication Critical patent/KR20140023070A/ko
Priority to US14/707,910 priority patent/US9312232B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지를 개시한다. 이에 따르면, 접속전극의 일부분을 덮도록 반도체 칩 상에 형성된 단차부재; 및 상기 단차부재 및 노출된 접속전극 부분 상에 경사면을 갖도록 형성된 도전부재;을 포함하는 도전성 범프가 제공되며, 이를 갖는 반도체 칩은 제1면 및 상기 제1면과 대향하는 제2면을 갖는 반도체 기판; 상기 반도체 기판을 관통하고, 상기 반도체 기판의 제1면으로 노출되도록 형성된 관통전극; 상기 관통전극의 일부 영역에 단차를 형성하기 위해 구비된 단차부재와, 상기 관통전극 및 상기 단차부재 상에 상기 관통전극에 대해 경사진 경사면을 갖도록 형성된 도전부재를 포함하는 상부 범프;를 포함한다.

Description

도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지{Conductive bump, semiconductor chip and stacked semiconductor package using the same}
본 발명은 외부와의 접속을 위해 형성되는 도전성 범프 및 이를 이용한 반도체 칩과 스택 패키지에 관한 것이다.
반도체 집적 회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 효율성을 만족시키기 위해 지속적으로 발전하고 있다. 최근에 들어서는 전기/전자 제품의 소형화 및 고성능화가 요구됨에 따라 "적층"에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 "적층"이란 적어도 2개 이상의 칩 또는 패키지를 수직으로 쌓아 올리는 기술을 일컫는 것으로서, 이러한 적층 기술에 의하면 메모리 소자의 경우 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 갖는 제품을 구현할 수 있고, 또한 실장 면적 사용의 효율성을 높일 수 있다.
그런데, 기존의 적층 패키지는 각 칩에의 신호 연결이 와이어에 의해 이루어지므로 속도가 느려진다는 단점이 있으며, 또한 와이어 본딩을 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하는 단점이 있고, 게다가 각 칩의 본딩패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아지는 단점이 있다.
이에 따라 최근에는 통상적인 적층 패키지에서의 단점을 극복하기 위하여 관통전극(TSV : Through Silicon Via)을 이용한 적층 패키지의 구조가 제안되었다.
관통전극을 이용한 일반적인 적층 패키지(10)는 도 1에 도시된 바와 같이, 각 반도체 칩(12)들 내에 비아홀(도시 생략)을 형성한 후, 상기 비아홀 내에 도금공정을 통해 금속막을 매립하여 관통전극(13)을 형성하고, 이러한 관통전극(13)이 형성된 반도체 칩들을 적층하되 각 반도체 칩들 간의 전기적 연결이 상기 관통전극에 의해 이루어지도록 한 것이다.
따라서, 관통전극(13)을 이용한 적층 패키지는 기판(11)에 전기적 연결을 위한 추가 면적이 필요치 않고, 또한 각 반도체 칩(12)들 간 와이어 본딩을 위한 갭도 필요치 않으며, 게다가 각 반도체 칩들에의 신호 연결 길이가 짧기 때문에 기존의 칩 스택 패키지보다 전체 크기 및 높이를 줄일 수 있으며, 반도체 칩의 동작 속도를 향상시킬 수 있는 장점을 갖는다.
이때, 관통전극(13)에는 범프가 형성되어 외부 접속단자로 사용될 수 있다. 이와 같은 범프는 통상 반도체 칩의 일측면 또는 양측면에 언더 배리어 메탈을 소정 두께로 형성한 후, 이를 마스크 얼라인 하고 에칭하는 것으로 형성하고 있다.
이와 같은 공정으로 반도체 칩의 각 관통전극(13)에 소정 높이의 상부 범프(14) 및 하부 범프(15)를 형성시킨 후 이를 기판(11)에 직접 실장하여 사용하고, 기판의 하면에 별도의 솔더볼(16)을 부착시키고 적층된 복수의 반도체 칩을 에폭시 수지 등의 봉지부재(17)로 감쌈으로써 하나의 패키지로 구성하여 사용하기도 한다.
그런데, 관통전극을 이용한 적층 패키지를 제조할 때, 상부 반도체 칩과 하부 반도체 칩의 본딩시 간극을 메우기 위하여 NCP(Non conductive paste) 또는 NCF(Non conductive film) 등의 언더필부재(18)를 사용하고 있는데, 기존의 적층 패키지에서는 기계적 강도를 주기 위하여 첨가된 언더필부재(18)에 함유된 필러(18a)가 상부 범프(14)와 하부 범프(15) 사이에 트랩되어 반도체 칩 간의 접속 불량이나 범프의 접합 강도를 약화시키는 문제가 있다.
즉, 상부 반도체 칩이 하부 반도체 칩에 본딩되는 과정에서 필러(18a)가 범프 외측으로 원활하게 빠져나오는 것이 적층된 반도체 칩 간의 접속성을 향상시킬 수 있으나, 기존의 범프는 표면이 평평한 구조로 되어 있기 때문에 필러(18a)의 좌우 흐름성이 좋지 않으므로 적층된 반도체 칩 간의 접속 불량이나 접합 강도를 약화시키는 결과를 초래하는 것이다.
본 발명은 반도체 칩의 적층시 그 사이에 개재되는 언더필부재의 흐름성을 향상시킴으로써, 적층된 반도체 칩의 범프와 범프 간의 접속성 및 접착성을 향상시킬 수 있도록 한 도전성 범프, 이를 갖는 반도체 칩 및 스택 패키지를 제공한다.
전술한 과제를 해결하기 위하여, 본 발명은 접속패드의 일부 영역에 단차를 형성하기 위해 구비된 단차부재; 및 상기 접속패드 및 단차부재 상에 형성되고, 상기 접속패드에 대해 경사진 경사면을 갖는 도전부재;를 포함하는 도전성 범프를 제공한다.
상기 단차부재는 절연 물질로 이루어진 것을 특징으로 한다.
상기 단차부재는 상기 접속패드와 동일한 재질의 도전 물질로 이루어진 것을 특징으로 한다.
상기 도전부재의 경사면은 상기 단차부재의 형성 위치에 대향하는 방향으로 형성된 것을 특징으로 한다.
상기 도전부재의 경사면은 만곡면을 포함하는 것을 특징으로 한다.
상기 단차부재는 반구, 원기둥 또는 다각기둥 중 어느 하나의 형태를 포함하는 것을 특징으로 한다.
상기 단차부재는 상기 접속패드 및 반도체 칩 상에 형성되는 것을 특징으로 한다.
상기 단차부재와 상기 반도체 칩 사이에 절연부재를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 제1면 및 상기 제1면과 대향하는 제2면을 갖는 반도체 기판; 상기 반도체 기판을 관통하고, 상기 반도체 기판의 제1면으로 노출되도록 형성된 관통전극; 상기 관통전극의 일부 영역에 단차를 형성하기 위해 구비된 단차부재와, 상기 관통전극 및 상기 단차부재 상에 상기 관통전극에 대해 경사진 경사면을 갖도록 형성된 도전부재를 포함하는 상부 범프;를 포함하는 반도체 칩을 제공한다.
상기 단차부재는 절연 물질로 이루어진 것을 특징으로 한다..
상기 단차부재는 상기 접속패드와 동일한 재질의 도전 물질로 이루어진 것을 특징으로 한다.
상기 도전부재의 경사면은 상기 단차부재의 형성 위치에 대향하는 방향으로 형성된 것을 특징으로 한다.
상기 도전부재의 경사면은 만곡면을 포함하는 것을 특징으로 한다.
상기 단차부재는 반구, 원기둥 또는 다각기둥 중 어느 하나의 형태를 포함하는 것을 특징으로 한다.
상기 단차부재는 상기 관통전극 및 상기 반도체 기판의 제1면 상에 형성되는 것을 특징으로 한다.
상기 단차부재와 상기 반도체 기판의 제1면 사이에 절연부재를 더 포함하는 것을 특징으로 한다.
상기 반도체 기판의 제2면에 형성되며, 상기 관통전극과 전기적으로 연결된 하부 범프를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 제1면 및 상기 제1면과 대향하는 제2면을 갖는 반도체 기판; 상기 반도체 기판을 관통하고 상기 반도체 기판의 제1면으로 노출되도록 형성된 관통전극; 상기 관통전극의 일부 영역에 단차를 형성하기 위해 구비된 단차부재와, 상기 관통전극 및 상기 단차부재 상에 상기 관통전극에 대해 경사진 경사면을 갖도록 형성된 도전부재를 포함하는 상부 범프, 및 상기 반도체 칩의 제2면에 형성되며 상기 관통전극과 전기적으로 연결된 하부 범프;를 구비한 반도체 칩을 포함하며, 상기 반도체 칩은 상기 상부 범프와 상기 하부 범프를 매개로 하여 적어도 둘 이상 적층된 것을 특징으로 하는 스택 패키지를 제공한다.
상기 상부 범프와 상기 하부 범프를 연결하는 연결부재를 더 포함하는 것을 특징으로 한다.
상기 단차부재는 상기 관통전극 및 상기 반도체 기판의 제1면 상에 형성되는 것을 특징으로 한다.
상기 단차부재와 상기 반도체 기판의 제1면 사이에 절연부재를 더 포함하는 것을 특징으로 한다.
상기 적층된 각 반도체 칩의 사이에 채워지는 언더필부재를 더 포함하는 것을 특징으로 한다.
상기 적층된 반도체 칩 중 최하층에 위치하는 반도체 칩의 제2면과 마주하도록 배치되는 베이스부재를 더 포함하는 것을 특징으로 한다.
상기 베이스부재는 인터포저, 메모리 반도체 칩, 비메모리 반도체 칩, 반도체 패키지 또는 인쇄회로기판 중 어느 하나인 것을 특징으로 한다.
상기 적층된 반도체 칩을 밀봉하는 봉지부재를 더 포함하는 것을 특징으로 한다.
본 발명에 의하면, 접속전극 상에 범프를 형성할 경우 접속전극과 범프 사이에 단차부재를 미리 형성함으로써 범프가 일측으로 경사지게 형성될 수 있다. 이에 따라 반도체 칩의 적층시 언더필부재를 충진할 경우 적층된 반도체 칩의 범프와 범프 사이에 유입되는 필러의 흐름성을 향상시킴으로써 범프 간의 접속성 및 접착 강도를 상승시킬 수 있게 된다.
도 1은 일반적인 스택 패키지를 도시한 단면도.
도 2는 도 1의 "A"부를 확대하여 도시한 상세도.
도 3 내지 도 7은 각각 본 발명의 일 실시예에 의한 반도체 칩을 도시한 단면도.
도 8 내지 도 12는 각각 본 발명의 다른 실시예에 의한 반도체 칩을 도시한 단면도.
도 13a 내지 도 13c는 각각 도 11의 반도체 칩의 제조과정을 순차적으로 도시한 단면도.
도 14는 본 발명의 일 실시예에 의한 스택 패키지를 도시한 단면도.
도 15는 도 14의 "B"부를 확대하여 도시한 상세도.
도 16은 도 14의 "B"부의 다른 실시예를 도시한 단면도.
도 17은 본 발명에 따른 반도체 패키지를 적용한 전자 장치의 시스템 블록도.
도 18은 본 발명에 따른 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블록도.
이하에서는, 본 발명에 의한 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지의 바람직한 실시예를 첨부 도면을 참고하여 설명한다.
도 3은 본 발명의 일 실시예로서, 플립칩 형태의 반도체 칩 및 이에 적용되는 범프를 도시한 단면도이다.
도시된 바와 같이, 본 실시예의 반도체 칩(120)은 접속전극을 구비한 반도체 기판(121), 범프(140)를 포함한다.
반도체 기판(121)은 제1면(121a)과 이에 대향하는 제2면(121b)을 가지며, 접속전극은 예컨대 반도체 기판(121)의 제1면(121a)에 형성되는 접속패드(122)가 적용될 수 있다.
범프(140)는 접속패드(122)의 일부분을 덮도록 반도체 기판(121) 상에 형성된 단차부재(142), 상기 단차부재(142) 및 노출된 접속패드(122) 부분 상에 형성된 도전부재(141)를 포함한다. 도전부재(141)는 단차부재(142)가 형성된 위치와 대향되는 면에 대략 직선형의 경사면(141a)을 갖거나, 또는 도 4와 같이 소정의 곡률 반경을 갖는 만곡면(141b)을 포함할 수 있다.
단차부재(142)는 반도체 기판(121)의 제1면(121a) 상에 접속패드(122)의 일부분을 덮도록 형성되고, 도전부재(141)는 반도체 기판(121)의 제1면(121a) 즉, 상기 단차부재(142) 및 접속패드(122)의 노출된 부분 위에 형성된다.
본 실시예에서 단차부재(142)는 절연 물질로 형성될 수 있다. 또한, 단차부재(143)는 도 7과 같이 접속패드(122)와 동일한 도전 물질로 형성될 수도 있다. 단차부재(143)가 도전 물질로 형성될 경우 반도체 기판(121)의 제1면(121a)과 단차부재(143) 사이에는 절연 물질(122)이 개재된다.
한편, 본 실시예에서 단차부재(142)는 대략 반구형으로 형성되어 있으나, 원기둥 또는 다각기둥 형태로 형성될 수도 있다. 또한, 단차부재(142)는 그 위치를 변경하여 형성될 수 있다. 즉, 단차부재는 도 5 및 도 6과 같이 반도체 기판(121)의 제1면(121a) 일부분과 접속패드(122)의 일부분을 덮도록 형성될 수 있다. 이 경우에도, 도전부재(141)는 단차부재(142)의 일부분 및 접속패드(122)의 노출된 부분에 형성되고, 도 5와 같이 도전부재(141)는 단차부재(142)가 형성된 위치와 대향되는 면에 대략 직선형의 경사면(141a)을 갖거나, 또는 도 6과 같이 소정의 곡률 반경을 갖는 만곡면(141b)을 가질 수 있다.
도 8은 본 발명의 다른 실시예로서, 관통전극을 갖는 반도체 칩 및 이에 적용되는 범프를 도시한 단면도이다.
도시된 바와 같이, 본 실시예의 반도체 칩(120)은 접속전극을 구비한 반도체 기판(121), 범프(140)를 포함한다.
반도체 기판(121)은 제1면(121a)과 이에 대향하는 제2면(121b)을 가지며, 접속전극은 예컨대 반도체 기판(121)의 제1면(121a)과 제2면(121b)을 관통하는 관통전극(130)이 적용될 수 있다. 관통전극(130)은 비아홀에 매립되어 내부 접속단자로서의 역할을 수행한다. 관통전극(130)으로는 도전성 물질, 예컨대 구리가 적용될 수 있다.
범프(140)는 관통전극(130)의 일부분을 덮도록 반도체 기판(121) 상에 형성된 단차부재(142), 상기 단차부재(142) 및 노출된 관통전극(121) 위에 형성된 도전부재(141)를 포함한다. 도전부재(141)는 단차부재(142)가 형성된 위치와 대향되는 면에 경사면(141a)을 갖거나, 또는 도 9와 같이 소정의 곡률 반경을 갖는 만곡면(141b)을 포함할 수 있다.
단차부재(142)는 반도체 기판(121)의 제1면(121a) 상에 관통전극(130)의 일부분을 덮도록 형성되고, 도전부재(141)는 반도체 기판(121)의 제1면(121a) 즉, 상기 단차부재(142) 및 관통전극(130)의 노출된 부분 위에 형성된다.
본 실시예에서 단차부재(142)는 절연 물질로 형성될 수 있다. 또한, 단차부재(143)는 도 12와 같이 관통전극(130)과 동일한 도전 물질로 형성될 수도 있다. 단차부재(143)가 도전 물질로 형성될 경우 반도체 기판(121)의 제1면(121a)과 단차부재(143) 사이에는 절연 물질(122)이 개재된다.
한편, 본 실시예에서 단차부재(142)는 대략 반구형으로 형성되어 있으나, 원기둥 또는 다각기둥 형태로 형성될 수도 있다. 또한, 단차부재(142)는 그 위치를 변경하여 형성될 수 있다. 즉, 단차부재(142)는 도 10 및 도 11과 같이 반도체 기판(121)의 제1면(121a) 일부분과 관통전극(130)의 일부분을 덮도록 형성될 수 있다. 이 경우에도, 도전부재(141)는 단차부재(142)의 일부분 및 관통전극(130)의 노출된 부분에 형성되고, 도 10과 같이 도전부재(141)는 단차부재(142)가 형성된 위치와 대향되는 면에 경사면(141a)을 갖거나, 또는 도 11과 같이 소정의 곡률 반경을 갖는 만곡면(141b)을 가질 수 있다.
도 13a 내지 도 13c는 본 발명에 따른 도전성 범프를 구비한 반도체 칩의 제조과정을 간략하게 도시한 것으로, 범프가 형성되는 반도체 칩은 도 11에 도시된 형태를 적용한다.
본 실시예의 도전성 범프의 제조방법은, 반도체 칩(120)의 관통전극(130) 상의 일부면에 반도체 칩(120)과 소정의 높이 차가 발생하도록 단차부재(142)를 형성하는 단차부재 형성단계, 상기 단차부재(142) 및 관통전극(130) 상에 범프(150)를 도금하는 범프 형성단계를 포함한다.
도 13a를 참조하면, 반도체 칩(120)이 준비되면 제1면(121)으로부터 제2면(122)을 관통하는 적당한 직경의 비아홀을 형성한다. 비아홀은 주지된 방법, 예컨대 레이저 드릴링(laser drilling) 방법이나 드라이 에칭 방법 등으로 형성될 수 있다.
이와 같이 천공된 비아홀에 도전성 물질을 매립함으로써 관통전극(130)을 형성할 수 있다. 관통전극(130)으로 이용되는 전도성 금속은 예컨대 구리가 적용될 수 있다.
도 13b를 참조하면, 반도체 칩(120)의 제1면과 관통전극(130)의 상면에 단차부재(142)를 형성한다. 이때 단차부재(142)는 관통전극(130)의 상면 중 일부분만 노출되도록 형성된다. 즉, 이후에 단차부재(142)와 관통전극(130) 상에 형성되는 범프(140)가 관통전극(130)과 전기적으로 연결될 수 있도록 하기 위함이다. 본 실시예에서는 관통전극(130)의 직경 중 대략 절반을 덮고 나머지 절반은 노출되도록 단차부재(142)가 형성된다.
도 13c를 참조하면, 단차부재(142)가 형성된 반도체 칩(120)의 제1면(121a) 상에 포토 레지스트(PR)를 코팅하고, 이 코팅층의 관통전극(130) 형성 위치를 마스크 얼라인한 후, 마스크 얼라인된 코팅층을 노광 및 현상하여 관통전극(130)의 위치를 노출시키며, 그 후 노출된 부위에 도전성 물질을 도금하게 되면 단차부재(142)에 의해 반도체 칩(120)의 제1면(121a)에 단차가 형성됨으로써 도전부재(141)는 그 상면이 경사지게 형성될 수 있다.
그 이후, 반도체 칩(120)의 제1면(121a)에 잔존하는 포토 레지스트(PR)를 스트립함으로써 반도체 칩의 제조과정을 완료하게 된다.
도 14 및 도 15는 본 발명의 일 실시예에 의한 스택 패키지를 도시한 단면도이다.
도시된 바와 같이, 본 실시예의 스택 패키지는 베이스부재(110), 복수의 반도체 칩(120), 관통전극(130), 상부 범프(140), 언더필부재(160) 및 봉지부재(180)를 포함한다.
베이스부재(110)는 제1면(110a)과 이에 대향하는 제2면(110b)을 가지며, 제2면(110b)에는 솔더볼 등의 외부 접속단자(170)가 형성된다. 베이스부재(110)는 인터포저, 메모리 반도체 칩, 비메모리 반도체 칩, 반도체 패키지 또는 인쇄회로기판 중 어느 하나가 적용될 수 있다.
반도체 칩(120)은 기판(110)의 제1면(110a) 상에 하나 또는 그 이상 수직으로 적층될 수 있으며, 데이터를 저장하거나 데이터를 처리하기 위한 회로부를 포함할 수 있다. 반도체 칩(120)은 제1면(121a)과 이에 대향하는 제2면(121b)을 갖는다. 또한, 본 실시예에서 반도체 칩(120)은 제1면(121a)으로부터 제2면(121b)을 관통하는 비아홀을 적어도 하나 이상 구비한다.
관통전극(130)은 비아홀에 매립되어 내부 접속단자로서의 역할을 수행한다. 관통전극(130)으로는 도전성 물질, 예컨대 구리가 적용될 수 있다.
상부 범프(140)는 단차부재(142)와 도전부재(141)로 구분될 수 있다. 즉, 상부 범프(140)는 관통전극(130)의 일부분을 덮도록 반도체 칩(120) 상에 형성된 단차부재(142), 상기 단차부재(142) 및 노출된 관통전극(130) 위에 형성된 도전부재(141)를 포함한다.
단차부재(142)는 반도체 칩(120)의 제1면(121a) 상에 관통전극(130)의 일부분을 덮도록 형성되고, 도전부재(141)는 반도체 기판(121)의 제1면(121a) 즉, 상기 단차부재(142) 및 관통전극(130)의 노출된 부분 위에 형성된다.
본 실시예에서 단차부재(142)는 관통전극(130)이나 도전부재(141)와 도통되지 않도록 절연 물질, 예컨대 에폭시 수지로 형성될 수 있다. 또한, 단차부재(143)는 도 12와 같이 관통전극(130)과 동일한 도전 물질로 형성될 수도 있다. 단차부재(143)가 도전 물질로 형성될 경우 반도체 기판(121)의 제1면(121a)과 단차부재(143) 사이에는 절연 물질(122)이 개재된다.
한편, 본 실시예에서 단차부재(142)는 대략 반구형으로 형성되어 있으나, 원기둥 또는 다각기둥 형태로 형성될 수도 있다. 또한, 단차부재(142)는 그 위치를 변경하여 형성될 수 있다. 즉, 단차부재(142)는 도 10 및 도 11과 같이 반도체 기판(121)의 제1면(121a) 일부분과 관통전극(130)의 일부분을 덮도록 형성될 수 있다. 이 경우에도, 도전부재(141)는 단차부재(142)의 일부분 및 관통전극(130)의 노출된 부분에 형성되고, 도 10과 같이 도전부재(141)는 단차부재(142)가 형성된 위치와 대향되는 면에 경사면(141a)을 갖거나, 또는 도 11과 같이 소정의 곡률 반경을 갖는 만곡면(141b)을 가질 수 있다.
도전부재(141)는 관통전극(130)을 씨드로 단차부재(142) 및 관통전극(130) 상에 도금 공정으로 형성될 수 있다. 즉, 도전부재는 단차부재 및 노출된 관통전극 부분을 포함한 반도체 칩의 제1면 상에 씨드 금속을 형성하는 단계, 단차부재 및 노출된 접속전극 부분 상의 씨드 금속 부분을 노출시키는 마스크 패턴을 형성하는 단계, 노출된 씨드 금속 부분 상에 경사면을 갖도록 도전부재을 형성하는 단계, 마스크 패턴 및 그 아래의 씨드 금속 부분을 제거하는 단계를 수행하여 형성될 수 있다.
도전부재(141)는 단차부재(142)로부터 일부 노출된 관통전극(130)과 전기적으로 연결되도록 단차부재(142)와 관통전극(130)의 상측에 형성되며, 이와 같이 단차부재(142)에 의해 단차 형성된 상태에서 도금되므로 평면 형태로 형성되지 않고 자연스럽게 그 일측에 경사면(140a)이 형성될 수 있다. 즉, 도전부재(141)는 단차부재(142)가 형성된 위치와 대향되는 면에 경사면(141a)을 갖는다. 경사면은 도 9와 같이 소정의 곡률 반경을 갖는 만곡면(141b)을 포함할 수 있다.
언더필부재(160)는 예컨대 NCP(Non conductive paste)가 사용될 수 있으며, 언더필부재(160) 내에는 적층되는 반도체 칩(120) 간의 접착 강도를 향상시키기 위한 필러(161)가 함유될 수 있다.
한편, 본 실시예의 스택 패키지는 반도체 기판(121)의 제2면에 형성되며, 관통전극(130)과 전기적으로 연결된 하부 범프(150)를 더 포함한다.
다시 도 14 및 도 15를 참조하여, 본 실시예의 스택 패키지에 따른 효과를 설명하면 다음과 같다.
도시된 바에 따르면, 하부 반도체 칩(120)의 상측에 상부 반도체 칩(120)이 페이스다운(face down) 형태로 적층되어 있다. 이때 각 반도체 칩(120)에는 서로 마주보는 방향으로 상부 범프(140)와 하부 범프(150)가 상호 접속되도록 대응되는 위치에 형성되어 있다. 상부 범프(140) 및 하부 범프(150)는 구리를 포함하며, 하부 범프(150)는 리플로우에 의해 상부 범프(140)와 접속되도록 솔더 등의 연결부재(151)를 더 포함할 수 있다.
한편, 각 반도체 칩(120)의 상부 범프(140)는 단차부재가 형성된 방향과 대향되는 면이 일측으로 경사지게 형성됨으로써, 그 위에 적층된 반도체 칩(120)의 하부 범프(150)와의 접촉 면적이 최소화될 수 있다.
따라서, 이후에 적층된 각 반도체 칩(120) 사이에 언더필부재(160)를 투입할 때 언더필부재(160)는 하측의 반도체 칩(120)의 경사면(141a)이 형성된 상부 범프(140)로 인해 그 유동성이 증가하게 되고, 이로 인해 상부 범프(140)와 하부 범프(150) 사이에 잔류하는 필러(161)가 최소화될 수 있다.
도 16은 본 발명의 다른 실시예에 의한 스택 패키지를 도시한 단면도이다.
도시된 바와 같이, 본 실시예의 스택 패키지는 베이스부재(110), 상하 수직으로 적층되는 복수의 반도체 칩(120), 관통전극(130), 상부 범프(140), 하부 범프(150) 및 언더필부재(160)를 포함하며, 이는 도 6과 도 7에 도시된 본 발명의 일 실시예에 의한 스택 패키지의 구조와 유사하다. 따라서, 전술한 실시예와 유사한 부분에 대해서는 별도의 상세한 설명은 생략한다.
다만, 본 실시예의 상부 범프(140)는 도전부재와 동일한 도전 물질로 단차부재(143)를 형성하는 것이 전술한 실시예와 상이하다.
즉, 단차부재(143)는 반도체 칩(120)의 제1면(121a) 상에 소정 높이로 형성되되, 관통전극(130)의 일부가 노출되도록 위치한다. 반도체 칩(120)의 제1면(121a)에 단차지게 형성된 단차부재(143)로 인해 그 위에 형성되는 도전부재(141)는 자연스럽게 경사면(140a)을 가질 수 있다. 단차부재(143)는 도전부재(141)와 동일한 재질, 예컨대 구리로 형성될 수 있다. 이때, 단차부재(143)가 도전 물질로 형성됨으로써 반도체 칩(120)의 제1면(121a)과 단차부재(143) 사이에는 절연층(123)이 개재된다.
도전부재(141)는 관통전극(130)을 씨드로 단차부재(143) 및 관통전극(130) 상에 도금 공정으로 형성될 수 있다. 즉, 도전부재는 단차부재 및 노출된 관통전극 부분을 포함한 반도체 칩의 제1면 상에 씨드 금속을 형성하는 단계, 단차부재 및 노출된 접속전극 부분 상의 씨드 금속 부분을 노출시키는 마스크 패턴을 형성하는 단계, 노출된 씨드 금속 부분 상에 경사면을 갖도록 도전부재을 형성하는 단계, 마스크 패턴 및 그 아래의 씨드 금속 부분을 제거하는 단계를 수행하여 형성될 수 있다.
도전부재(141)는 단차부재(143)로부터 일부 노출된 관통전극(130)과 전기적으로 연결되도록 단차부재(143)와 관통전극(130)의 상측에 형성되며, 이와 같이 단차부재(143)에 의해 단차 형성된 상태에서 도금되므로 평면 형태로 형성되지 않고 자연스럽게 그 일측에 경사면(140a)이 형성될 수 있다.
상술한 반도체 패키지 기술은 다양한 종류의 반도체 소자들 및 이를 구비하는 패키지 모듈에 적용될 수 있다.
도 17을 참조하면, 본 발명의 반도체 패키지는 전자 시스템(1000)에 적용될 수 있다. 전자 시스템(1000)은 제어기(1100), 입출력 장치(1200) 및 기억장치(1300)를 포함할 수 있다. 제어기(1100), 입출력 장치(1200) 및 기억장치(1300)는 데이터들이 이동하는 통로를 제공하는 버스(1500)를 통하여 결합될 수 있다.
예컨대, 제어기(1100)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 제어기(1100) 및 기억장치(1300)는 본 발명 실시예에 따른 반도체 패키지를 적어도 어느 하나를 포함할 수 있다. 입출력 장치(1200)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 기억장치(1300)는 데이터 및/또는 제어기(1100)에 의해 실행되는 명령어 등을 저장할 수 있다.
기억장치(1300)는 디램과 같은 휘발성 기억 소자 및/또는 플래시 메모리와 같은 비휘발성 기억 소자를 포함할 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(100)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다.
전자 시스템(1000)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1400)를 더 포함할 수 있다. 인터페이스(1400)는 유무선 형태일 수 있다. 예컨대, 인터페이스(1400)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 전자 시스템(1000)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있다.
전자 시스템(1000)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 스마트폰(smart phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다.
전자 시스템(1000)이 무선 통신을 수행할 수 있는 장비인 경우에, 전자 시스템(1000)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDMA(Wideband Code Division Multiple Access), CDMA2000, LTE(Long Term Evolution), Wibro(Wireless Broadband Internet)과 같은 통신 시스템에서 사용될 수 있다.
도 18을 참조하면, 상술한 반도체 패키지는 메모리 카드(2000)의 형태로 제공될 수 있다. 일례로, 메모리 카드(2000)는 비휘발성 기억 소자와 같은 메모리(2100) 및 메모리 제어기(2200)를 포함할 수 있다. 메모리(2100) 및 메모리 제어기(2200)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다.
메모리(2100)는 본 발명에 따른 반도체 패키지 기술이 적용된 비휘발성 기억 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 메모리 제어기(2200)는 호스트(2300)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 메모리(2100)를 제어할 수 있다.
110 ; 베이스부재 120 ; 반도체 칩
121 ; 반도체 기판 122 ; 접속패드
123 ; 절연층 130 ; 관통전극
140 ; 상부 범프 141 ; 도전부재
142 ; 단차부재 150 ; 하부 범프
151 ; 도전부재 152 ; 연결부재
160 ; 언더필부재 161 ; 필러
170 ; 외부 접속부재 180 ; 봉지부재

Claims (25)

  1. 접속패드의 일부 영역에 단차를 형성하기 위해 구비된 단차부재; 및
    상기 접속패드 및 단차부재 상에 형성되고, 상기 접속패드에 대해 경사진 경사면을 갖는 도전부재;
    를 포함하는 도전성 범프.
  2. 제1항에 있어서,
    상기 단차부재는 절연 물질로 이루어진 것을 특징으로 하는 도전성 범프.
  3. 제1항에 있어서,
    상기 단차부재는 상기 접속패드와 동일한 재질의 도전 물질로 이루어진 것을 특징으로 하는 도전성 범프.
  4. 제1항에 있어서,
    상기 도전부재의 경사면은 상기 단차부재의 형성 위치에 대향하는 방향으로 형성된 것을 특징으로 하는 도전성 범프.
  5. 제1항에 있어서,
    상기 도전부재의 경사면은 만곡면을 갖는 것을 특징으로 하는 도전성 범프.
  6. 제1항에 있어서,
    상기 단차부재는 반구, 원기둥 또는 다각기둥 중 어느 하나의 형태를 포함하는 것을 특징으로 하는 도전성 범프.
  7. 제1항에 있어서,
    상기 단차부재는 상기 접속패드 및 상기 반도체 기판 상에 형성되는 것을 특징으로 하는 도전성 범프.
  8. 제7항에 있어서,
    상기 단차부재와 상기 반도체 기판 사이에 절연부재를 더 포함하는 것을 특징으로 하는 도전성 범프.
  9. 제1면 및 상기 제1면과 대향하는 제2면을 갖는 반도체 기판;
    상기 반도체 기판을 관통하고, 상기 반도체 기판의 제1면으로 노출되도록 형성된 관통전극;
    상기 관통전극의 일부 영역에 단차를 형성하기 위해 구비된 단차부재와, 상기 관통전극 및 상기 단차부재 상에 상기 관통전극에 대해 경사진 경사면을 갖도록 형성된 도전부재를 포함하는 상부 범프;
    를 포함하는 반도체 칩.
  10. 제9항에 있어서,
    상기 단차부재는 절연 물질로 이루어진 것을 특징으로 하는 반도체 칩.
  11. 제9항에 있어서,
    상기 단차부재는 상기 접속패드와 동일한 재질의 도전 물질로 이루어진 것을 특징으로 하는 반도체 칩.
  12. 제9항에 있어서,
    상기 도전부재의 경사면은 상기 단차부재의 형성 위치에 대향하는 방향으로 형성된 것을 특징으로 하는 반도체 칩.
  13. 제9항에 있어서,
    상기 도전부재의 경사면은 만곡면을 갖는 것을 특징으로 하는 반도체 칩.
  14. 제9항에 있어서,
    상기 단차부재는 반구, 원기둥 또는 다각기둥 중 어느 하나의 형태를 포함하는 것을 특징으로 하는 반도체 칩.
  15. 제9항에 있어서,
    상기 단차부재는 상기 관통전극 및 상기 반도체 기판의 제1면 상에 형성되는 것을 특징으로 하는 반도체 칩.
  16. 제15항에 있어서,
    상기 단차부재와 상기 반도체 기판의 제1면 사이에 절연부재를 더 포함하는 것을 특징으로 하는 반도체 칩.
  17. 제9항에 있어서,
    상기 반도체 기판의 제2면에 형성되며, 상기 관통전극과 전기적으로 연결된 하부 범프를 더 포함하는 것을 특징으로 하는 반도체 칩.
  18. 제1면 및 상기 제1면과 대향하는 제2면을 갖는 반도체 기판;
    상기 반도체 기판을 관통하고 상기 반도체 기판의 제1면으로 노출되도록 형성된 관통전극;
    상기 관통전극의 일부 영역에 단차를 형성하기 위해 구비된 단차부재와, 상기 관통전극 및 상기 단차부재 상에 상기 관통전극에 대해 경사진 경사면을 갖도록 형성된 도전부재를 포함하는 상부 범프; 및
    상기 반도체 칩의 제2면에 형성되며 상기 관통전극과 전기적으로 연결된 하부 범프;
    를 구비한 반도체 칩을 포함하며,
    상기 반도체 칩은 상기 상부 범프와 상기 하부 범프를 매개로 하여 적어도 둘 이상 적층된 것을 특징으로 하는 스택 패키지.
  19. 제18항에 있어서,
    상기 상부 범프와 상기 하부 범프를 연결하는 연결부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  20. 제18항에 있어서,
    상기 단차부재는 상기 관통전극 및 상기 반도체 기판의 제1면 상에 형성되는 것을 특징으로 하는 스택 패키지.
  21. 제20항에 있어서,
    상기 단차부재와 상기 반도체 기판의 제1면 사이에 절연부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  22. 제18항에 있어서,
    상기 적층된 각 반도체 칩의 사이에 채워지는 언더필부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  23. 제18항에 있어서,
    상기 적층된 반도체 칩 중 최하층에 위치하는 반도체 칩의 제2면과 마주하도록 배치되는 베이스부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
  24. 제23항에 있어서,
    상기 베이스부재는 인터포저, 메모리 반도체 칩, 비메모리 반도체 칩, 반도체 패키지 또는 인쇄회로기판 중 어느 하나인 것을 특징으로 하는 스택 패키지.
  25. 제18항에 있어서,
    상기 적층된 반도체 칩을 밀봉하는 봉지부재를 더 포함하는 것을 특징으로 하는 스택 패키지.
KR1020120089658A 2012-08-16 2012-08-16 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지 KR20140023070A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120089658A KR20140023070A (ko) 2012-08-16 2012-08-16 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지
US13/723,992 US9059150B2 (en) 2012-08-16 2012-12-21 Conductive bump, semiconductor chip and stacked semiconductor package using the same
US14/707,910 US9312232B2 (en) 2012-08-16 2015-05-08 Conductive bump, semiconductor chip and stacked semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120089658A KR20140023070A (ko) 2012-08-16 2012-08-16 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지

Publications (1)

Publication Number Publication Date
KR20140023070A true KR20140023070A (ko) 2014-02-26

Family

ID=50099490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120089658A KR20140023070A (ko) 2012-08-16 2012-08-16 도전성 범프, 이를 이용한 반도체 칩 및 스택 패키지

Country Status (2)

Country Link
US (2) US9059150B2 (ko)
KR (1) KR20140023070A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102647175B1 (ko) * 2016-12-13 2024-03-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN112687615A (zh) * 2019-10-17 2021-04-20 美光科技公司 微电子装置组合件、封装体和相关方法
CN112687614A (zh) 2019-10-17 2021-04-20 美光科技公司 包含多个装置堆叠的微电子装置组合件和封装体以及相关方法
US11362070B2 (en) 2019-10-17 2022-06-14 Micron Technology, Inc. Microelectronic device assemblies and packages including multiple device stacks and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130412A1 (en) * 1999-12-30 2002-09-19 Akira Nagai Semiconductor device and method of manufacture thereof
JP2006000483A (ja) * 2004-06-18 2006-01-05 Aruze Corp 遊技機
US20070105304A1 (en) * 2005-09-28 2007-05-10 Junichi Kasai Semiconductor device, fabrication method therefor, and film fabrication method
JP2008006048A (ja) * 2006-06-29 2008-01-17 Matsushita Electric Ind Co Ltd 洗濯機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US7262082B1 (en) * 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7268421B1 (en) * 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
KR101025349B1 (ko) 2007-07-25 2011-03-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
KR100929464B1 (ko) * 2007-12-21 2009-12-02 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 반도체칩 적층 패키지
KR20100023641A (ko) * 2008-08-22 2010-03-04 삼성전자주식회사 회로 기판을 관통하는 비아 플러그를 포함하는 반도체 칩, 반도체 칩 적층 구조 및 반도체 패키지
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
KR20100121857A (ko) 2009-05-11 2010-11-19 엘지이노텍 주식회사 솔더범프에 금속분말이 코팅된 반도체 패키지 및 반도체 패키징 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130412A1 (en) * 1999-12-30 2002-09-19 Akira Nagai Semiconductor device and method of manufacture thereof
JP2006000483A (ja) * 2004-06-18 2006-01-05 Aruze Corp 遊技機
US20070105304A1 (en) * 2005-09-28 2007-05-10 Junichi Kasai Semiconductor device, fabrication method therefor, and film fabrication method
JP2008006048A (ja) * 2006-06-29 2008-01-17 Matsushita Electric Ind Co Ltd 洗濯機

Also Published As

Publication number Publication date
US9059150B2 (en) 2015-06-16
US9312232B2 (en) 2016-04-12
US20140048930A1 (en) 2014-02-20
US20150243619A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
US11257801B2 (en) Stacked semiconductor package having mold vias and method for manufacturing the same
TWI502723B (zh) 多晶粒堆疊封裝結構
KR102110405B1 (ko) 반도체 패키지 및 그 제조방법
US10658332B2 (en) Stack packages including bridge dies
CN111490029A (zh) 包括桥接管芯的半导体封装
US9640473B2 (en) Semiconductor packages
KR20100034564A (ko) 반도체 패키지 및 그 제조방법
KR20100046760A (ko) 반도체 패키지
US9711482B2 (en) Semiconductor package embedded with plurality of chips and method of manufacturing the same
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
KR20120088013A (ko) 디커플링 반도체 커패시터를 포함하는 반도체 패키지
US9418875B2 (en) Substrate including a dam for semiconductor package, semiconductor package using the same, and manufacturing method thereof
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
US9312232B2 (en) Conductive bump, semiconductor chip and stacked semiconductor package using the same
US20130292818A1 (en) Semiconductor chip, semiconductor package having the same, and stacked semiconductor package using the semiconductor package
US8878349B2 (en) Semiconductor chip and stacked semiconductor package having the same
KR20160095731A (ko) 패키지 온 패키지 타입 적층 패키지 및 그의 제조방법
KR20130123722A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20120050828A (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
JP2013219317A (ja) 半導体基板、これを有する半導体チップおよび積層半導体パッケージ
KR20140120001A (ko) 관통 전극 및 접착 층을 갖는 반도체 패키지
KR20130123723A (ko) 적층 반도체 패키지
KR20130044050A (ko) 반도체 패키지 및 적층 반도체 패키지
KR20170034597A (ko) 복수의 칩들이 내장된 반도체 패키지
JP2013197584A (ja) 半導体基板、これを有する半導体チップおよび積層半導体パッケージ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application